TW202132493A - 研磨用組合物、研磨方法、及半導體基板之製造方法 - Google Patents

研磨用組合物、研磨方法、及半導體基板之製造方法 Download PDF

Info

Publication number
TW202132493A
TW202132493A TW110104223A TW110104223A TW202132493A TW 202132493 A TW202132493 A TW 202132493A TW 110104223 A TW110104223 A TW 110104223A TW 110104223 A TW110104223 A TW 110104223A TW 202132493 A TW202132493 A TW 202132493A
Authority
TW
Taiwan
Prior art keywords
polishing
polishing composition
mass
less
acid
Prior art date
Application number
TW110104223A
Other languages
English (en)
Inventor
伊藤大輝
Original Assignee
日商福吉米股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商福吉米股份有限公司 filed Critical 日商福吉米股份有限公司
Publication of TW202132493A publication Critical patent/TW202132493A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本發明之研磨用組合物含有二氧化矽、含氮鹼性化合物、及過氧化氫，且上述過氧化氫之含量相對於研磨用組合物之總質量而言超過0質量%且未達0.03質量%，上述研磨用組合物之pH值超過9。

Description

研磨用組合物、研磨方法、及半導體基板之製造方法
本發明係關於一種研磨用組合物、研磨方法、及半導體基板之製造方法。
近年來，伴隨半導體基板表面之多層佈線化，於製造元件時，利用所謂之化學機械研磨(Chemical Mechanical Polishing，CMP)技術對半導體基板進行研磨使其變得平坦。CMP係使用研磨用組合物(漿料)來使半導體基板等研磨對象物(被研磨物)之表面變得平坦之方法，上述研磨用組合物包含二氧化矽、氧化鋁、或氧化鈰等研磨粒、防蝕劑、界面活性劑等，研磨對象物(被研磨物)係包含矽、多晶矽、氧化矽膜(二氧化矽)、氮化矽、或金屬等之佈線、插塞等。
例如，作為對設置於具備分離區域之矽基板上的多晶矽膜進行研磨之技術，於日本專利特開2007-103515號公報(相當於美國專利申請公開2007/0077764號說明書、中國專利申請公開1939663號說明書及新加坡專利申請公開131099號說明書)中揭示有一種研磨方法，其具備以下步驟：使用含有研磨粒、鹼、水溶性高分子、及水之預研磨用組合物進行預研磨；及使用含有研磨粒、鹼、水溶性高分子、及水之精研磨用組合物進行精研磨。
[發明所欲解決之問題]
最近，作為半導體基板，開始使用同時包含不摻雜質之多晶矽、及摻有n型雜質之多晶矽的基板，且對於此類基板提出了選擇性地對不摻雜質之多晶矽進行研磨之新要求。針對此種要求，先前並未進行任何研究。
因此，本發明之目的在於提供一種研磨用組合物，其對不摻雜質之多晶矽之研磨速度足夠快，且不摻雜質之多晶矽之研磨速度與摻有n型雜質之多晶矽之研磨速度的比足夠大(即，選擇比大)。 [解決問題之技術方法]
為了解決上述新課題，本發明人反覆進行了銳意研究。結果發現，藉由如下研磨用組合物，可解決上述課題，從而完成本發明，上述研磨用組合物含有二氧化矽、含氮鹼性化合物、及過氧化氫，且上述過氧化氫之含量相對於研磨用組合物之總質量而言超過0質量%且未達0.03質量%，上述研磨用組合物之pH值超過9。
以下，對本發明之實施方式進行說明。再者，本發明並不僅限定於以下實施方式。又，於本說明書中，若無特別說明，則操作及物性等之測定係於室溫(20℃以上25℃以下)/相對濕度40%RH以上50%RH以下之條件下進行。
本發明之一形態之研磨用組合物含有二氧化矽、含氮鹼性化合物、及過氧化氫，且上述過氧化氫之含量相對於研磨用組合物之總質量而言超過0質量%且未達0.03質量%，上述研磨用組合物之pH值超過9。
具有上述構成的本發明之研磨用組合物對不摻雜質之多晶矽之研磨速度足夠快，且不摻雜質之多晶矽之研磨速度與摻有n型雜質之多晶矽之研磨速度的比足夠大(即，選擇比大)。
認為獲得如上所述之效果之機制如下。但，下述機制僅為推測，並不由此限定本發明之範圍。再者，於本說明書中，將不摻雜質之多晶矽亦簡稱為「無摻雜多晶矽」，將摻有n型雜質之多晶矽亦簡稱為「n型摻雜多晶矽」。又，將不摻雜質之多晶矽之研磨速度與摻有n型雜質之多晶矽之研磨速度的比亦簡稱為「選擇比」。
一般而言，於鹼性條件下，多晶矽之研磨速度較快，且pH值越高，則研磨速度越快。含氮鹼性化合物具有作為親核劑之功效，其與無摻雜多晶矽表面發生親核加成，弱化無摻雜多晶矽之矽-矽鍵，進一步提昇無摻雜多晶矽之研磨速度。又，本發明之研磨用組合物進而包含作為氧化劑之過氧化氫，容易被氧化之n型摻雜多晶矽之表面在過氧化氫之作用下成為二氧化矽(SiO2 )。由於SiO2 化學性穩定，不易受到pH值或親核劑之影響，因此n型摻雜多晶矽之研磨速度下降。另一方面，無摻雜多晶矽之表面亦同樣地發生氧化，但由於本發明之研磨用組合物中僅含有極少量之過氧化氫，因此無摻雜多晶矽之表面相較於n型摻雜多晶矽之表面而言，不易進行氧化反應。由此，無摻雜多晶矽之表面受研磨用組合物之pH值或含氮鹼性化合物之影響，而維持較高之研磨速度。認為由於此種機理，使得本發明之研磨用組合物能夠獲得上述效果。
[研磨對象物] 本發明之研磨對象物並無特別限制，較佳為包含不摻雜質之多晶矽(無摻雜多晶矽)、及摻有n型雜質之多晶矽(n型摻雜多晶矽)。
作為n型雜質之例，可例舉：磷(P)、砷(As)、鉍(Bi)、銻(Sb)等第15族元素。該等n型雜質之中，較佳為磷。
n型雜質之含量(摻雜量)之下限並無特別限制，較佳為藉由二次離子質量分析(SIMS，Secondary Ion Mass Spectrometry)測得為1.0×1013 atoms/cc以上，更佳為2.0×1013 atoms/cc以上。又，n型雜質之含量(摻雜量)之上限並無特別限制，較佳為5.0×1021 atoms/cc以下，更佳為4.0×1021 atoms/cc以下。
本發明之研磨對象物除了上述多晶矽以外，亦可包含其他材料。作為其他材料之例，可例舉：氮化矽、碳氮化矽(SiCN)、二氧化矽、金屬、SiGe等。
作為包含二氧化矽之研磨對象物之例，例如可例舉：使用原矽酸四乙酯作為前驅物而生成之TEOS(Tetraethyl orthosilicate，原矽酸四乙酯)型二氧化矽面(以下，亦簡稱為「TEOS」)、HDP(High Density Polyethylene，高密度聚乙烯)膜、USG(Undoped Silica Glass，無摻雜矽玻璃)膜、PSG(Phosphosilicate Glass，磷矽酸鹽玻璃)膜、BPSG(Boro-Phospho Silicate Glass，硼磷矽玻璃)膜、RTO(Rapid Thermal Oxidation，快速熱氧化)膜等。
作為上述金屬，例如可例舉：鎢、銅、鋁、鈷、鉿、鎳、金、銀、鉑、鈀、銠、釕、銥、鋨等。
[二氧化矽] 本發明之研磨用組合物包含二氧化矽作為研磨粒。作為二氧化矽之種類，較佳為膠體二氧化矽。作為膠體二氧化矽之製造方法，可例舉矽酸鈉法、溶膠凝膠法等，利用任一製造方法製得之膠體二氧化矽均適宜用作本發明之二氧化矽。然而，要想減少金屬雜質，較佳為利用溶膠凝膠法製得之膠體二氧化矽，上述溶膠凝膠法可以高純度製造膠體二氧化矽。
此處，二氧化矽之形狀並無特別限制，可為球狀，亦可為非球狀。作為非球狀之具體例，可例舉：三角柱或四角柱等多角柱狀、圓柱狀、圓柱之中央部較端部鼓出之袋狀、圓盤之中央部被貫通之圓環狀、板狀、中央部收窄之所謂繭狀、複數個粒子一體化而成之所謂聚集型球狀、於表面具有複數個突起之所謂金平糖形狀、橄欖球形狀等各種形狀，並無特別限制。
進而，該膠體二氧化矽之表面亦可利用矽烷偶合劑等進行表面修飾。
作為利用矽烷偶合劑對膠體二氧化矽之表面進行表面修飾之方法，可例舉如下所述之固定化方法。例如，可利用”Sulfonic acid-functionalized silica through of thiol groups”, Chem. Commun. 246-247(2003)中記載之方法來進行。具體而言，使3-巰丙基三甲氧基矽烷等具有硫醇基之矽烷偶合劑與膠體二氧化矽偶合後，利用過氧化氫使硫醇基氧化，藉此可獲得表面固定有磺酸之膠體二氧化矽。
或者，例如可利用“Novel Silane Coupling Agents Containing a Photolabile 2-Nitrobenzyl Ester for Introduction of a Carboxy Group on the Surface of Silica Gel”，Chemistry Letters，3，228-229(2000)中記載之方法來進行。具體而言，使包含光反應性2-硝基苄酯之矽烷偶合劑與膠體二氧化矽偶合後，進行光照射，藉此可獲得表面固定有羧酸之膠體二氧化矽。
上述膠體二氧化矽係具有陰離子性基者(陰離子改性膠體二氧化矽)，亦可使用具有陽離子性基之膠體二氧化矽(陽離子改性膠體二氧化矽)。作為具有陽離子性基之膠體二氧化矽，可例舉：表面固定有胺基之膠體二氧化矽。作為此類具有陽離子性基之膠體二氧化矽之製造方法，可例舉如日本專利特開2005-162533號公報中記載之方法，其使胺基乙基三甲氧基矽烷、胺基丙基三甲氧基矽烷、胺基乙基三乙氧基矽烷、胺基丙基三乙氧基矽烷、胺基丙基二甲基乙氧基矽烷、胺基丙基甲基二乙氧基矽烷、胺基丁基三乙氧基矽烷等具有胺基之矽烷偶合劑固定於膠體二氧化矽之表面。藉此，可獲得表面固定有胺基之膠體二氧化矽。
二氧化矽之大小並無特別限制。例如，於二氧化矽為球狀之情形時，二氧化矽之平均一次粒徑較佳為10 nm以上，更佳為20 nm以上，進而較佳為30 nm以上。二氧化矽之平均一次粒徑越大，則使用研磨用組合物對研磨對象物進行研磨之速度越快。又，二氧化矽之平均一次粒徑較佳為300 nm以下，更佳為250 nm以下，進而較佳為200 nm以下。二氧化矽之平均一次粒徑越小，則越容易藉由使用研磨用組合物進行研磨來獲得缺陷較少之表面。即，二氧化矽之平均一次粒徑較佳為10 nm以上300 nm以下，更佳為20 nm以上250 nm以下，進而較佳為30 nm以上200 nm以下。再者，二氧化矽之平均一次粒徑例如可基於藉由BET(Brunauer-Emmett-Teller，布厄特)法算出之二氧化矽比表面積(SA)，假定二氧化矽之形狀為真球狀而算出。於本說明書中，二氧化矽之平均一次粒徑係採用藉由實施例中記載之方法測得之值。
又，二氧化矽之平均二次粒徑較佳為30 nm以上，更佳為40 nm以上，進而較佳為50 nm。二氧化矽之平均二次粒徑越大，則研磨過程中之阻力越小，越能夠穩定地進行研磨。又，二氧化矽之平均二次粒徑較佳為400 nm以下，更佳為350 nm以下，進而較佳為300 nm以下。二氧化矽之平均二次粒徑越小，則每單位質量之二氧化矽所具有之表面積越大，與研磨對象物之接觸頻率越高，研磨速度越快。即，二氧化矽之平均二次粒徑較佳為30 nm以上400 nm以下，更佳為40 nm以上350 nm以下，進而較佳為50 nm以上350 nm以下。再者，二氧化矽之平均二次粒徑例如可利用以雷射繞射散射法為代表之動態光散射法來進行測定。
二氧化矽之平均聚集度較佳為5.0以下，更佳為4.0以下，進而較佳為3.0以下。二氧化矽之平均聚集度越小，則越能減少缺陷。又，二氧化矽之平均聚集度較佳為1.0以上，更佳為1.5以上，進而較佳為2.0以上。該平均聚集度係藉由將二氧化矽之平均二次粒徑之值除以平均一次粒徑之值而獲得。二氧化矽之平均聚集度越大，則越有提高研磨用組合物對研磨對象物之研磨速度之有利效果。
研磨用組合物中之二氧化矽之縱橫比之上限並無特別限制，較佳為未達2.0，更佳為1.8以下，進而較佳為1.5以下。若為此種範圍，則更能減少研磨對象物表面之缺陷。再者，縱橫比係藉由掃描式電子顯微鏡獲取與二氧化矽粒子圖像外接的最小長方形，將該長方形之長邊長度除以同一長方形之短邊長度而獲得之值的平均值，可使用一般之圖像解析軟體來求出縱橫比。研磨用組合物中之二氧化矽之縱橫比之下限並無特別限制，較佳為1.0以上。
二氧化矽之利用雷射繞射散射法求出之粒度分佈中，粒徑(D90)與粒徑(D10)之比即D90/D10之下限並無特別限制，較佳為1.1以上，更佳為1.3以上，進而較佳為1.5以上，進而更佳為1.7以上，最佳為2.0以上，上述粒徑(D90)係自微粒子側起累計粒子重量達到全部粒子重量之90%時之粒徑，上述粒徑(D10)係自微粒子側起累計粒子重量達到全部粒子全部粒子重量之10%時之粒徑。又，研磨用組合物中之二氧化矽之利用雷射繞射散射法求出之粒度分佈中，粒徑(D90)與粒徑(D10)之比即D90/D10之上限並無特別限制，較佳為2.04以下，上述粒徑(D90)係自微粒子側起累計粒子重量達到全部粒子重量之90%時之粒徑，上述粒徑(D10)係自微粒子側起累計粒子重量達到全部粒子全部粒子重量之10%時之粒徑。若為此種範圍，則更能減少研磨對象物表面之缺陷。
二氧化矽之大小(平均一次粒徑、平均二次粒徑、縱橫比、D90/D10等)可藉由選擇二氧化矽之製造方法等來適當控制。
二氧化矽之含量(濃度)並無特別限制，相對於研磨用組合物之總質量而言，較佳為0.1質量%以上，更佳為0.2質量%以上，進而較佳為1質量%以上。又，二氧化矽之含量之上限相對於研磨用組合物之總質量而言，較佳為20質量%以下，更佳為10質量%以下，進而較佳為5質量%以下，最佳為3質量%以下。即，二氧化矽之含量相對於研磨用組合物之總質量而言，較佳為0.1質量%以上20質量%以下，更佳為0.2質量%以上10質量%以下，進而較佳為1質量%以上5質量%以下，最佳為1質量%以上3質量%以下。若為此種範圍，則能夠抑制成本，同時提昇研磨速度。再者，於研磨用組合物包含2種以上之二氧化矽之情形時，二氧化矽之含量係指其等之合計量。
二氧化矽可單獨使用1種，或組合使用2種以上。又，二氧化矽可使用市售品，亦可使用合成品。
本發明之研磨用組合物只要包含二氧化矽作為研磨粒即可，亦可進而包含除了二氧化矽以外之其他研磨粒。作為其他研磨粒之例，例如可例舉：氧化鋁、氧化鋯、二氧化鈦等金屬氧化物。
[含氮鹼性化合物] 本發明之研磨用組合物含有含氮鹼性化合物。藉由包含此種化合物，可抑制研磨用組合物之導電率上升，作為研磨粒之二氧化矽表面之電雙層容易增厚，不易與被氧化氫氧化之研磨對象物(n型摻雜多晶矽)表面接觸。由此，n型摻雜多晶矽之研磨速度得到抑制，選擇比提高。
作為含氮鹼性化合物之例，例如可例舉：烯丙胺、異丙胺、二異丙胺、乙胺、二乙胺、三乙胺、2-乙基己胺、3-乙氧基丙胺、二異丁胺、3-二乙胺基丙胺、三正辛胺、第三丁胺、第二丁胺、丙胺、甲胺基丙胺、二甲胺基丙胺、正丙醇胺、丁醇胺、2-胺基-4-戊醇、2-胺基-3-己醇、5-胺基-4-辛醇、3-胺基-3-甲基-2-丁醇、單乙醇胺、N,N-二甲基乙醇胺、異丙醇胺、新戊醇胺、二甘醇胺、乙二胺、1,3-二胺基丙烷、1,2-二胺基丙烷、1,6-二胺基己烷、1,9-二胺基壬烷、1,12-二胺基十二烷、二聚脂肪酸二胺、2,4,4-三甲基六亞甲基二胺、六亞甲基二胺、N-胺基乙基哌𠯤、N-胺基丙基哌𠯤、N-胺基丙基二哌啶基二丙烷、哌𠯤等胺化合物；L-離胺酸、D-離胺酸、DL-離胺酸、L-精胺酸、D-精胺酸、DL-精胺酸、D-組胺酸、L-組胺酸、DL-組胺酸、D-瓜胺酸、L-瓜胺酸、DL-瓜胺酸、D-鳥胺酸、L-鳥胺酸、DL-鳥胺酸等鹼性胺基酸等。
該等之中，較佳為鹼性胺基酸，更佳為D-組胺酸、L-組胺酸、DL-組胺酸、L-精胺酸、D-精胺酸、DL-精胺酸，進而更佳為L-精胺酸、D-精胺酸、DL-精胺酸。
含氮鹼性化合物可單獨使用1種，或組合使用2種以上。又，含氮鹼性化合物可使用市售品，亦可使用合成品。
該等含氮鹼性化合物之中，較佳為鹼性胺基酸。認為鹼性胺基酸中所含之胺基容易與研磨對象物(尤其是被氧化之n型摻雜多晶矽)表面之矽烷醇基形成氫鍵，又，鹼性胺基酸中所含之伸烷基亦容易吸附於研磨對象物表面。認為由於此種作用，鹼性胺基酸發揮作為n型摻雜多晶矽表面之保護膜之作用，進一步抑制了n型摻雜多晶矽之研磨速度，進一步提高了選擇比。
進而，由於鹼性胺基酸中所含之羧基朝向與n型摻雜多晶矽表面側相反之側，因此n型摻雜多晶矽表面之ζ電位保持在負電位。於鹼性之本申請案之研磨用組合物中，作為研磨粒之二氧化矽表面之ζ電位為負電位，因此於研磨粒與n型摻雜多晶矽之表面之間產生靜電斥力，而進一步抑制n型摻雜多晶矽之研磨速度。
由於含氮鹼性化合物亦發揮作為研磨用組合物之pH值調整劑之作用，因此其添加量可以研磨用組合物之pH值超過9之方式來適當調整。作為一例，於使用L-精胺酸之情形時，其添加量相對於研磨用組合物之總質量而言，較佳為0.1質量%以上5質量%以下，更佳為0.5質量%以上3質量%以下。
[過氧化氫] 本發明之研磨用組合物包含過氧化氫。過氧化氫發揮作為使研磨對象物(尤其是n型摻雜多晶矽)之表面氧化之氧化劑的作用，可提高研磨速度。
過氧化氫之含量(濃度)相對於研磨用組合物之總質量而言，超過0質量%且未達0.03質量%。於過氧化氫之含量為0質量%、即不含過氧化氫之情形時，選擇比較低。另一方面，當過氧化氫之含量為0.03質量%以上時，無摻雜多晶矽之研磨速度下降。過氧化氫之含量較佳為超過0質量%且為0.02質量%以下，更佳為超過0質量%且未達0.01質量%。
[分散介質] 本發明之研磨用組合物較佳為包含用於使各成分分散之分散介質。作為分散介質，可例示：水；甲醇、乙醇、乙二醇等醇類；丙酮等酮類等；或其等之混合物等。該等之中，作為分散介質，較佳為水。即，根據本發明之更佳之形態，分散介質包含水。根據本發明之進而較佳之形態，分散介質實質上由水構成。再者，上述「實質上」係指可於達成本發明之目標效果之範圍內包含水以外之分散介質，更加具體而言，較佳為由90質量%以上100質量%以下之水與0質量%以上10質量%以下之水以外之分散介質構成，更佳為由99質量%以上100質量%以下之水與0質量%以上1質量%以下之水以外之分散介質構成。最佳為分散介質為水。
要想不妨礙研磨用組合物中所含之成分之作用，作為分散介質，較佳為儘可能不含雜質之水，具體而言，更佳為利用離子交換樹脂去除雜質離子後通過過濾器去除異物所得之純水或超純水、或者蒸餾水。
[pH值] 本發明之研磨用組合物之pH值超過9。於pH值為9以下之情形時，不摻雜質之多晶矽之研磨速度與摻有雜質之多晶矽之研磨速度的比(選擇比)下降。
該pH值較佳為10.0以上，更佳為10.5以上。另一方面，就安全性之觀點而言，研磨用組合物之pH值較佳為13.0以下，更佳為12.5以下，進而較佳為12.0以下，進而更佳為11.5以下，最佳為11.0以下。
再者，研磨用組合物之pH值可藉由pH計(堀場製作所股份有限公司製造、型號：LAQUA)來進行測定。
本發明之研磨用組合物以二氧化矽、含氮鹼性化合物、及過氧化氫作為必須成分，於僅憑該等成分難以獲得所需之pH值之情形時，亦可於不損害本發明之效果之範圍內，添加pH值調整劑來對pH值進行調整。
pH值調整劑可為酸、及除上述含氮鹼性化合物以外之鹼之任一種，又，亦可為無機化合物及有機化合物之任一種。pH值調整劑可單獨使用，或混合使用2種以上。
作為用作pH值調整劑之酸之具體例，例如可例舉：硫酸、硝酸、硼酸、碳酸、次磷酸、亞磷酸、及磷酸等無機酸；甲酸、乙酸、丙酸、丁酸、戊酸、2-甲基丁酸、正己酸、3,3-二甲基丁酸、2-乙基丁酸、4-甲基戊酸、正庚酸、2-甲基己酸、正辛酸、2-乙基己酸、苯甲酸、乙醇酸、水楊酸、甘油酸、草酸、丙二酸、琥珀酸、戊二酸、己二酸、庚二酸、馬來酸、鄰苯二甲酸、蘋果酸、酒石酸、檸檬酸及乳酸等羧酸、以及甲磺酸、乙磺酸及羥乙磺酸等有機硫酸等有機酸等。
作為用作pH值調整劑之鹼之具體例，可例舉上述含氮鹼性化合物以外之化合物，例如可例舉：第1族元素之氫氧化物或鹽、第2族元素之氫氧化物或鹽、氫氧化四級銨或其鹽等。作為鹽之具體例，可例舉：碳酸鹽、碳酸氫鹽、硫酸鹽、乙酸鹽等。
pH值調整劑之添加量並無特別限制，以研磨用組合物成為所需pH值之方式適當調整即可。
[其他成分] 本發明之研磨用組合物亦可於不會明顯妨礙本發明之效果之範圍內，視需要進而含有研磨用組合物可使用之公知添加劑，如：氧化劑、錯合劑、防腐劑、防黴劑等。
[研磨用組合物之導電率] 本發明之研磨用組合物之導電率較佳為0.25 mS/cm以下。若為該範圍，則二氧化矽表面之電雙層增厚，於包含n型摻雜多晶矽作為研磨對象物之情形時，二氧化矽與n型摻雜多晶矽之排斥力增大，研磨速度得到抑制，選擇比進一步提高。該導電率更佳為0.05 mS/cm以上0.25 mS/cm以下。再者，1 mS/cm＝100 mS/m。
研磨用組合物之導電率可藉由適當選擇含氮鹼性化合物之種類及添加量來進行控制。又，研磨用組合物之導電率可利用實施例中記載之方法來進行測定。
[研磨用組合物之製造方法] 本發明之研磨用組合物之製造方法並無特別限制，例如可將二氧化矽、含氮鹼性化合物、過氧化氫、及視需要存在之其他添加劑於分散介質(例如，水)中加以攪拌混合而獲得。各成分之詳情如上所述。因此，本發明提供一種本發明之研磨用組合物之製造方法，其包括將上述二氧化矽、上述含氮鹼性化合物、及過氧化氫進行混合之步驟。
將各成分混合時之溫度並無特別限制，較佳為10℃以上40℃以下，亦可進行加熱以加快溶解速度。又，關於混合時間，只要能夠均勻混合即可，無特別限制。
[研磨方法及半導體基板之製造方法] 如上所述，本發明之研磨用組合物適宜用於研磨包含不摻雜質之多晶矽、及摻有n型雜質之多晶矽的研磨對象物。由此，本發明提供一種利用本發明之研磨用組合物對包含不摻雜質之多晶矽、及摻有n型雜質之多晶矽的研磨對象物進行研磨之研磨方法。又，本發明提供一種半導體基板之製造方法，其包括利用上述研磨方法對包含不摻雜質之多晶矽、及摻有n型雜質之多晶矽的半導體基板進行研磨之步驟。
作為研磨裝置，可使用一般之研磨裝置，其安裝有保持具有研磨對象物之基板等之保持器、及可改變轉速之馬達等，且具有可貼附研磨墊(研磨布)之研磨研磨盤。
作為研磨墊，可無特別限制地使用一般之不織布、聚胺基甲酸酯、及多孔質氟樹脂等。較佳為對研磨墊實施如供積存研磨液之槽加工。
關於研磨條件，例如，研磨研磨盤之轉速較佳為10 rpm以上500 rpm以下。施加於具有研磨對象物之基板的壓力(研磨壓力)較佳為0.5 psi以上10 psi以下。向研磨墊供給研磨用組合物之方法亦無特別限制，例如可採用利用泵等連續進行供給之方法。研磨用組合物之供給量並無限制，較佳為研磨墊之表面始終被本發明之研磨用組合物覆蓋。
研磨結束後，於流水中洗淨基板，利用旋轉乾燥器等將基板上附著之水滴甩掉而使其乾燥，藉此獲得具有包含金屬之層的基板。
本發明之研磨用組合物可為一液型，亦可為以二液型為代表之多液型。又，本發明之研磨用組合物亦可藉由使用水等稀釋液將研磨用組合物之原液例如稀釋至10倍以上而製備。
詳細地說明了本發明之實施形態，但其僅用於說明及例示，並不具有限定性，本發明之範圍顯然應由隨附申請專利範圍來解釋。
本發明包含下述態樣及形態。
1.一種研磨用組合物，其係含有二氧化矽、含氮鹼性化合物、及過氧化氫者，且 上述過氧化氫之含量相對於研磨用組合物之總質量而言超過0質量%且未達0.03質量%， 上述研磨用組合物之pH值超過9。
2.如上述1.中記載之研磨用組合物，其中上述含氮鹼性化合物係鹼性胺基酸。
3.如上述1.或2.中記載之研磨用組合物，其中上述過氧化氫之含量超過0質量%且為0.02質量%以下。
4.如上述3.中記載之研磨用組合物，其中上述過氧化氫之含量超過0質量%且未達0.01質量%。
5.如上述1.至4.中任一項中記載之研磨用組合物，其導電率為0.25 mS/cm以下。
6.如上述5.中記載之研磨用組合物，其中上述導電率為0.05 mS/cm以上0.25 mS/cm以下。
7.如上述1.至6.中任一項中記載之研磨用組合物，其用於對包含不摻雜質之多晶矽、及摻有n型雜質之多晶矽的研磨對象物進行研磨的用途。
8.一種研磨方法，其包含使用如上述1.至7.中任一項中記載之研磨用組合物對研磨對象物進行研磨的步驟。
9.一種半導體基板之製造方法，其具有利用如上述8.中記載之研磨方法對包含不摻雜質之多晶矽、及摻有n型雜質之多晶矽的半導體基板進行研磨之步驟。 [實施例]
使用以下實施例及比較例對本發明進行更詳細之說明。但，本發明之技術範圍並不僅限制於以下實施例。再者，若無特別說明，則「%」及「份」分別表示「質量%」及「質量份」。
作為研磨對象物，準備無摻雜多晶矽、及磷摻雜多晶矽(摻雜量：3×1020 atoms/cc)之300 mm空白晶圓。將各晶圓切割為60 mm×60 mm之晶片，以所得之切片(coupon)作為試驗片，實施研磨試驗。
二氧化矽之平均一次粒徑係根據使用麥克默瑞提克(Micromeritics)公司製造之「Flow SorbII 2300」測定之BET法測得之二氧化矽比表面積、及二氧化矽密度而算出。又，二氧化矽之平均二次粒徑係利用日機裝股份有限公司製造之動態光散射式粒徑及粒度分佈裝置UPA-UTI151測得。
研磨用組合物(液溫：25℃)之pH值係利用pH計(堀場製作所股份有限公司製造、型號：LAQUA)來進行確認。
研磨用組合物(液溫：25℃)之導電率(單位：mS/cm)係使用桌上型導電率計(堀場製作所股份有限公司製造、型號：DS-71)來進行測定。
＜研磨用組合物之製備＞ (實施例1) 將膠體二氧化矽(平均一次粒徑：35 nm、平均二次粒徑：66.1 nm)、作為含氮鹼性化合物之L-精胺酸、及過氧化氫於分散介質(純水)中加以攪拌混合，藉此製備研磨用組合物(混合溫度：約25℃、混合時間：約10分鐘)。
研磨用組合物中之膠體二氧化矽之含量為2質量%，過氧化氫之含量為0.0027質量%。又，以研磨用組合物之pH值成為10.6之方式，添加對應量之L-精胺酸。
(實施例2～12、比較例1～7) 如下述表1所示般變更含氮鹼性化合物之種類、研磨用組合物之pH值、及過氧化氫之含量，除此以外，與實施例1同樣地製備研磨用組合物。以成為表1所示之研磨用組合物之pH值之方式，添加對應量之含氮鹼性化合物。再者，比較例1係不添加過氧化氫之例。
＜評價＞ 使用以上獲得之各研磨用組合物，於以下之研磨條件下研磨上述各研磨對象物，測定研磨時之研磨速度。
(研磨裝置及研磨條件) 研磨裝置：小型桌上研磨機(日本Engis股份有限公司製造、EJ380IN) 研磨墊：Nitta Haas股份有限公司製造之硬質聚胺基甲酸酯墊IC1010 研磨壓力：2.25 psi(1 psi＝6894.76 Pa) 壓板(研磨盤)轉速：60 rpm 研磨頭(載具)轉速：60 rpm 研磨用組合物之供給：放流 研磨用組合物供給量：100 mL/分鐘 研磨時間：無摻雜多晶矽：30秒鐘、磷摻雜多晶矽：60秒鐘。
(研磨速度) 研磨速度(研磨速率)係根據以下之式來進行計算。再者，1Å＝0.1 nm。
[數1]
Figure 02_image003
膜厚係利用SCREEN Semiconductor Solutions股份有限公司製造之光干涉式膜厚測定裝置Lambda ACE VM-2030來求出，並藉由將研磨前後之膜厚差除以研磨時間來進行評價。將結果示於下述表1中。
[表1]
表1
   研磨用組合物 研磨速度
含氮鹼性化合物 pH值 導電率 (mS/cm) 過氧化氫含量 (質量%) 無摻雜多晶矽(Å/min) 磷摻雜多晶矽(Å/min) 無摻雜/磷摻雜研磨速度比
實施例1 L-精胺酸 10.6 0.22 0.0027 2235 99 22.6
實施例2 L-精胺酸 10.6 0.22 0.0053 1904 57 33.4
實施例3 L-精胺酸 10.6 0.22 0.0106 1433 25 57.3
實施例4 L-精胺酸 10.6 0.22 0.0142 1429 14 102.1
實施例5 L-精胺酸 10.6 0.22 0.0170 1417 11 128.8
實施例6 L-精胺酸 10.6 0.22 0.0213 1272 9 141.3
實施例7 L-精胺酸 10.6 0.22 0.0248 1102 8 137.8
實施例8 L-精胺酸 10.6 0.22 0.0283 1003 10 100.3
實施例9 L-精胺酸 10.0 0.07 0.0170 1207 8 150.9
實施例10 L-組胺酸 10.5 0.08 0.0170 1421 29 49.0
實施例11 乙二胺 10.5 0.16 0.0170 1907 152 12.5
實施例12 二甘醇胺 10.5 0.16 0.0170 1878 160 11.7
比較例1 L-精胺酸 10.6 0.22 0 2660 2531 1.1
比較例2 L-精胺酸 10.6 0.22 0.0319 671 14 47.9
比較例3 L-精胺酸 10.6 0.22 0.0354 221 10 22.1
比較例4 L-精胺酸 10.6 0.22 0.0389 107 9 11.9
比較例5 L-精胺酸 10.6 0.22 0.0425 83 39 2.1
比較例6 L-精胺酸 9.0 0.02 0.0170 1101 404 2.7
比較例7 氫氧化鉀 10.5 0.26 0.0170 1454 1739 0.8
由上述表1可知，實施例之研磨用組合物相較於比較例之研磨用組合物而言，無摻雜多晶矽之研磨速度足夠快，且無摻雜多晶矽之研磨速度與磷摻雜多晶矽之研磨速度的比(選擇比)足夠高。尤其是，可知實施例1及2之研磨用組合物於無摻雜多晶矽之研磨速度與選擇比之平衡方面優異。
本申請案基於2020年2月18日提出申請之日本專利申請號第2020-25618號，其公開內容藉由參照整個併入本說明書中。

Claims (9)

  1. 一種研磨用組合物，其係含有二氧化矽、含氮鹼性化合物、及過氧化氫者，且 上述過氧化氫之含量相對於研磨用組合物之總質量而言超過0質量%且未達0.03質量%， 上述研磨用組合物之pH值超過9。
  2. 如請求項1之研磨用組合物，其中上述含氮鹼性化合物係鹼性胺基酸。
  3. 如請求項1之研磨用組合物，其中上述過氧化氫之含量超過0質量%且為0.02質量%以下。
  4. 如請求項3之研磨用組合物，其中上述過氧化氫之含量超過0質量%且未達0.01質量%。
  5. 如請求項1之研磨用組合物，其導電率為0.25 mS/cm以下。
  6. 如請求項5之研磨用組合物，其中上述導電率為0.05 mS/cm以上0.25 mS/cm以下。
  7. 如請求項1之研磨用組合物，其用於對包含不摻雜質之多晶矽、及摻有n型雜質之多晶矽的研磨對象物進行研磨之用途。
  8. 一種研磨方法，其包含使用如請求項1之研磨用組合物對研磨對象物進行研磨的步驟。
  9. 一種半導體基板之製造方法，其具有藉由如請求項8之研磨方法對包含不摻雜質之多晶矽、及摻有n型雜質之多晶矽的半導體基板進行研磨之步驟。
TW110104223A 2020-02-18 2021-02-04 研磨用組合物、研磨方法、及半導體基板之製造方法 TW202132493A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020025618A JP7409899B2 (ja) 2020-02-18 2020-02-18 研磨用組成物、研磨方法、および半導体基板の製造方法
JP2020-025618 2020-02-18

Publications (1)

Publication Number Publication Date
TW202132493A true TW202132493A (zh) 2021-09-01

Family

ID=77273444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104223A TW202132493A (zh) 2020-02-18 2021-02-04 研磨用組合物、研磨方法、及半導體基板之製造方法

Country Status (4)

Country Link
US (1) US11718768B2 (zh)
JP (1) JP7409899B2 (zh)
SG (1) SG10202101446XA (zh)
TW (1) TW202132493A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170790A (ja) 2000-11-30 2002-06-14 Showa Denko Kk 半導体基板研磨用組成物、半導体配線基板およびその製造方法
US6740589B2 (en) * 2000-11-30 2004-05-25 Showa Denko Kabushiki Kaisha Composition for polishing semiconductor wafer, semiconductor circuit wafer, and method for producing the same
JP4749775B2 (ja) 2005-06-23 2011-08-17 山口精研工業株式会社 ウェーハ研磨液組成物及びウェーハ研磨方法
JP5026710B2 (ja) 2005-09-02 2012-09-19 株式会社フジミインコーポレーテッド 研磨用組成物
JP2007103515A (ja) 2005-09-30 2007-04-19 Fujimi Inc 研磨方法
MY149975A (en) * 2007-09-21 2013-11-15 Cabot Microelectronics Corp Polishing composition and method utilizing abrasive particles treated with an aminosilane
US20130045599A1 (en) 2011-08-15 2013-02-21 Rohm and Electronic Materials CMP Holdings, Inc. Method for chemical mechanical polishing copper
SG11201700255UA (en) * 2014-07-15 2017-02-27 Basf Se A chemical mechanical polishing (cmp) composition
US20160053381A1 (en) * 2014-08-22 2016-02-25 Cabot Microelectronics Corporation Germanium chemical mechanical polishing
US9735030B2 (en) * 2014-09-05 2017-08-15 Fujifilm Planar Solutions, LLC Polishing compositions and methods for polishing cobalt films
JP6905836B2 (ja) 2017-03-02 2021-07-21 株式会社フジミインコーポレーテッド 研磨用組成物及び研磨用組成物の製造方法
JP7250530B2 (ja) 2018-03-15 2023-04-03 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、研磨方法、および半導体基板の製造方法

Also Published As

Publication number Publication date
US20210253905A1 (en) 2021-08-19
US11718768B2 (en) 2023-08-08
SG10202101446XA (en) 2021-09-29
JP7409899B2 (ja) 2024-01-09
JP2021132076A (ja) 2021-09-09

Similar Documents

Publication Publication Date Title
JP7250530B2 (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法、および半導体基板の製造方法
TWI829666B (zh) 研磨用組成物、研磨用組成物之製造方法、研磨方法及半導體基板之製造方法
TW202233796A (zh) 研磨用組合物、研磨用組合物的製造方法、研磨方法
CN112480824B (zh) 研磨用组合物、研磨方法及半导体基板的制造方法
TW202305072A (zh) 研磨用組合物、研磨方法及半導體基板之製造方法
CN112500798A (zh) 研磨用组合物、研磨用组合物的制造方法、研磨方法及半导体基板的制造方法
TW202244212A (zh) 研磨用組合物、研磨方法及半導體基板之製造方法
US11718768B2 (en) Polishing composition, polishing method, and method of producing semiconductor substrate
JP7409918B2 (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法および半導体基板の製造方法
US11339312B2 (en) Polishing composition, production method of the same, polishing method, and manufacturing method of semiconductor substrate
TW202413586A (zh) 研磨用組合物、研磨用組合物之製造方法、研磨方法、半導體基板之製造方法
JP2023042685A (ja) 研磨用組成物、研磨方法、および半導体基板の製造方法
KR20220131152A (ko) 연마용 조성물, 연마 방법, 및 반도체 기판의 제조 방법
KR20230161436A (ko) 연마용 조성물, 연마 방법 및 반도체 기판의 제조 방법
US20240101866A1 (en) Polishing composition, production method of polishing composition, polishing method, and manufacturing method of semiconductor substrate
JP2022047860A (ja) 研磨用組成物、研磨方法、および半導体基板の製造方法
US20230312981A1 (en) Method for producing inorganic particle-containing slurry and zirconia particle-containing slurry
WO2023021963A1 (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法、半導体基板の製造方法
JP2021158278A (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法および半導体基板の製造方法
JP2022038966A (ja) 研磨用組成物
JP2023044279A (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法、半導体基板の製造方法