TW202117994A

TW202117994A - 靜電放電保護裝置及其佈局設計

Info

Publication number: TW202117994A
Application number: TW108137862A
Authority: TW
Inventors: 湯乾紹; 林廷叡; 周祥明; 張芳瑜
Original assignee: 晶豪科技股份有限公司
Priority date: 2019-10-21
Filing date: 2019-10-21
Publication date: 2021-05-01
Also published as: TWI767151B

Abstract

一種用於半導體裝置的一靜電放電(ESD)保護裝置，其包括一閘極、一源極以及一汲極，該源極包括具有多個源極接觸點的矽化部，該汲極包括具有多個汲極接觸點的矽化部，其中該源極以及該汲極沿一裝置軸線遠離該閘極延伸。該靜電放電保護裝置包括一電阻保護氧化部，其個別地位於該等汲極接觸點之間以及該等源極接觸點之間的該半導體裝置。

Description

靜電放電保護裝置及其佈局設計

本發明係有關於一種半導體基板的靜電放電(ESD)保護裝置。本發明亦有關於製造一靜電放電(ESD)保護裝置。

靜電放電(ESD)是指具有不同靜電勢的兩個物體之間的靜電電荷的自然且快速的轉移。靜電放電的常見例子包括相對比較無害的例子(例如：在地毯上拖曳移動並觸摸門把之後可能會受到的電擊)到一些比較極端例子(例如：閃電)。在電子設備領域，特別是積體電路(IC)中，靜電放電是一個非常顯著的問題。靜電放電所產生的高溫會導致積體電路元件的金屬因融化、接面電熱短路、氧化物破裂或其他嚴重損壞而開路。隨著技術規模的縮小，對靜電放電的敏感性增加，並且直接連接到I/O焊盤的元件特別容易受到影響。

有鑑於上述情況，現有IC中都存在靜電放電保護裝置。靜電放電（ESD）保護電路可以在許多應用中提供靜電放電保護。各種不同的靜電放電保護裝置可用於此類電路中。它們通常與要保護的電路並聯放置，以便可以安全地分流由靜電放電事件引起的瞬間放電電流(大電流)。這種裝置有時被稱為靜電放電“箝位器”，因為節點電壓被箝位到安全準位。

本發明之目的已闡明於申請專利範圍，獨立請求項可適當地與附屬請求項的特徵結合，而不限於申請專利範圍所揭示之內容。

根據本發明的第一目的，提供一種用於半導體裝置的靜電放電(ESD)保護裝置，其包括一閘極、一源極以及一汲極，該源極包括具有多個源極接觸點的矽化部(silicide portion)，該汲極包括具有多個汲極接觸點的矽化部(silicide portion)，其中該源極以及該汲極沿著一裝置軸線遠離該閘極延伸。該靜電放電保護裝置包括一電阻保護氧化(RPO)部，該電阻保護氧化部個別地位於該半導體裝置中的該等汲極接觸點之間以及該等源極接處點之間。

根據本發明的該第一目的的一實施例中，該電阻保護氧化部不位於該半導體裝置的該閘極。

根據本發明的該第一目的的一實施例中，該電阻保護氧化部包括多個電阻保護氧化區(RPO region)，該等電阻保護氧化區與其所位於的該半導體區域具有相同的寬度。

在根據本發明的該第一目的的一個實施例中，該等電阻保護氧化區分別位於該等汲極接觸點之間和該等源極接觸點之間。

在根據本發明的該第一目的的一個實施例中，該半導體裝置的該等汲極接觸點群組化為多個汲極接觸部，該等電阻保護氧化區位於該等汲極接觸部之間。

在根據本發明的該第一目的的一個實施例中，該半導體裝置的該等源極接觸點群組化為多個源極接觸部，該等電阻保護氧化區位於該等源極接觸部之間。

在根據本發明的該第一目的的一個實施例中，該靜電放電保護裝置包括一保護層，該保護層用於避免該電阻保護氧化部於製程中矽化。

在根據本發明的第二目的的一個實施例中，其根據上述實施例，提供一種包括該靜電保護裝置的靜電放電保護電路。

根據本發明的第三目的的一個實施例中，提出一種佈局樣式(layout pattern)，其包括一閘極區、一源極區以及一汲極區，該源極區具有多個源極接觸點，該汲極區具有多個汲極接觸點，其中該源極區以及該汲極區沿著一裝置軸線遠離該閘極區延伸。該佈局樣式包括一電阻保護氧化(RPO)部，其分別在該等漏極接觸點之間的該漏極區上以及在該等源極接觸點之間的該源極區上部分地覆蓋該半導體裝置。

根據本發明的該第三目的的一個實施例中，該電阻保護氧化區不覆蓋該半導體裝置的該閘極區。

根據本發明的該第三目的的一個實施例中，該電阻保護氧化部包括多個電阻保護氧化區，該等電阻保護氧化區具有與其覆蓋的該半導體裝置的區域相同的寬度。

根據本發明的該第三目的的一個實施例中，該等電阻保護氧化區於該等汲極接觸點間的該汲極區上以及該等源極接觸點間的該源極區上覆蓋該半導體裝置。

根據本發明的該第三目的的一個實施例中，該半導體裝置的該等汲極接觸點群組化為多個汲極接觸部，該等電阻保護氧化區部分地覆蓋該等汲極接觸部之間的該汲極區。

根據本發明的該第三目的的一個實施例中，該半導體裝置的該等源極接觸點群組化為多個源極接觸部，該等電阻保護氧化區部分地覆蓋該等源極接觸部之間的該源極區。

根據本發明的該第三目的的一個實施例中，該佈局樣式包括一保護區，其覆蓋該電阻保護氧化區，以避免該電阻保護氧化區於製程中矽化。

根據本發明的至少一目的，該靜電放電保護裝置/電路提供一電阻保護氧化層，其位於該半導體裝置的汲極接觸點之間及源極接觸點之間，用於阻斷該半導體裝置中的矽化物擴散(silicided diffusion)，即來自該半導體裝置的一輸出端且位於汲極及/或源極表面上的靜電放電電流。

請參閱圖1，其示出了關於本發明之一半導體裝置的一靜電放電(electrostatic discharge, ESD)保護裝置之較佳實施例。該半導體裝置位於一半導體基板之上。該基板可包括矽(silicon)。該基板可包括一主體區(body region)，其位於該半導體裝置的各個部件的所在位置之中或之上。

該半導體裝置具有一主動區125。該主動區125包括一閘極122、一源極120以及一汲極130。該閘極122、該源極120以及該汲極130可位於該基板的一主表面(major surface)。在此例中，該閘極122、該源極120以及該汲極130為細長狀且具有一長邊，該長邊正交於該半導體裝置的一裝置軸線，該裝置軸線為圖1中被標記為A的虛線。該裝置軸線為該半導體裝置的軸線，該源極120以及該汲極130遠離該閘極122延伸。其中，該源極120可遠離該閘極122並以一第一方向沿著該裝置軸線延伸，該汲極130可遠離該閘極122並以一第二方向沿著該裝置軸線延伸，該第一方向以及該第二方向彼此大致相反。

該主動區125包括具有矽化部(silicide portion)的多個區域以及具有電阻保護氧化(resist protective oxide, RPO)部135的多個區域。在一實施例中，該電阻保護氧化部135可以由任何非矽化物材料(non-silicide material)所產生，但本發明不以此為限制，本發明所屬技術領域之通常知識者可以任何合適的材料製作電阻保護氧化物。例如，任何可以避免矽與金屬反應的介電材料。該電阻保護氧化部135更包括了多個電阻保護氧化區135A~135F(圖1中具有交叉陰影處)。該交叉陰影處的外邊為包括矽化物(silicide)的該半導體裝置。例如，該半導體裝置的該源極120以及該汲極130包括鈷矽化物(Cobalt-Silicide)。然而，應當理解的是，亦可使用其他類型的矽化物。

如圖1所示，該半導體裝置亦包括一個或多個源極接觸點112以及一個或多個汲極接觸點116。然而，實際上，可預想到的是，該半導體裝置可具有多個這樣的接觸點以增加可以通過該半導體裝置的電流量。

如圖1所示，每個汲極接觸點116相對於其相鄰的該等源極接觸點112橫向偏移。例如，圖1中所示的該裝置的左下側的該汲極接觸點116相對於最左側的該源極接觸點112偏移。因此，可以預想到的是，至少在一些例子中，該源極120的一區域不具有源極接觸點112，該源極120的該區域直接面對於該汲極130的一區域，且該汲極130的該區域具有一汲極接觸點116。類似地，若該汲極130的該區域直接面對該源極120其具有一源極接觸點112的該區域，該汲極130的該區域將不具有一汲極接觸點116。該等汲極接觸點116相對於該等源極接觸點112的這種橫向偏移沿著大致垂直於該裝置軸線的方向。可預想的是，該等源極接觸點112對準於對應的汲極接觸點。

如圖1所示，根據本發明一實施例之該靜電放電保護裝置135，即電阻保護氧化部，以該等交叉陰影區135A~135F來示例。該等電阻保護氧化區135A~135F可使用一適當圖樣光罩以於製程中形成，該適當圖樣光罩包括某種的保護層來避免該等電阻保護氧化區135A~135F矽化。下述與圖2相關的該裝置亦可以此方法製造。

如圖1所示，該電阻保護氧化區135位於該汲極130且位於該等汲極接觸點116之間。該電阻保護氧化區135亦位於該源極120且位於該等源極接觸點112之間。因此，如上所述在該裝置內橫向流動的電流必須通過該電阻保護氧化區135。藉此，該等電阻保護氧化區135A~135F（其可以例如包括摻雜的矽或任何其他合適的材料）所增加的薄膜電阻(sheet resistance)，其相較於矽化物可以為該裝置提供鎮流電阻(ballast resistance)，並以不用大幅增加或減小該裝置尺寸的方式改善了該裝置的靜電放電的穩健性。

需注意的是，在本發明中，在任何情況下，該等電阻保護氧化區都不會覆蓋該半導體裝置的該閘極122。其原因在於，如果該半導體裝置的閘極122無論如何被任何的電阻保護氧化區135A~135F覆蓋，用於覆蓋的電阻保護氧化區將會成為該閘極122的寄生電阻，因此其閘極被覆蓋的金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)的切換的速度將會減慢。

根據圖1所示的例子，該電阻保護氧化部135設置為多個分開區域135A、135B、135C、135D、135E和135F。每一個區段位於該等汲極接觸點116之間或該等源極接觸點112之間。可以根據預期實現的所需鎮流電阻來選擇該電阻保護氧化部135的該等區域的寬度。在一較佳實施例中，該電阻保護氧化部135的該等區域的寬度設定為與該等區域所在的位置相同。也就是說，該等電阻保護氧化區135A、135B以及135C具有該半導體裝置的該源極120的寬度，而該等電阻保護氧化區135D、135E以及135F具有該半導體裝置的汲極130的寬度。

請參考圖2，圖2是根據本發明另一較佳實施例的半導體裝置的靜電放電保護裝置的佈局設計的俯視圖。如圖2所示，圖2中用於該靜電放電保護裝置的該半導體裝置與圖1中的該半導體裝置基本相同。其差別在於，圖2中的該半導體裝置的該等汲極接觸點和該等源極接觸點分別進一步群組化為多個汲極接觸部112a和多個源極接觸部116a。該等汲極接觸部112a包括多個汲極接觸點而該等源極接觸部116a包括多個源極接觸點。

於圖2中，該靜電放電保護裝置135，即該電阻保護氧化部，亦包括多個電阻保護氧化區135A~135F。該等電阻保護氧化區135A~135C位於該等汲極接觸部112a之間，而該等電阻保護氧化區135D~135F位於該等源極接觸部116a之間。

類似於圖1中的該靜電放電保護裝置，在本實施例中，該靜電放電保護裝置135也從不覆蓋該半導體裝置的閘極區，以避免其所導致的任何切換延遲，其中，閘極區被覆蓋的該電阻保護氧化部135所伴隨的寄生電阻將引起切換的延遲。

綜以上所述，本發明提出了一種形成於半導體基底上的半導體裝置的靜電放電保護裝置及其佈局樣式。在一些實施例中，本發明還提出了利用上述該靜電放電保護裝置的靜電放電保護電路。例如，本發明所屬技術領域之通常知識者可以採用由根據本發明的該靜電放電保護裝置作為一開關電路使用的金屬氧化物半導體場效電晶體。

在一些情況下，習知的特徵、結構或運作未詳細的示出或說明。此外，前述的特徵、結構或運作可以在一個或多個實施例中以任何合適的方式組合。可以理解的是，本發明附圖中所描述和說明的實施例的組件，其可以各種不同的配置來佈置和設計。

雖然為了簡潔而省略敘述，然在本發明之較佳實施例中，包括本發明所述之方法、裝置以及系統的所有組合和置換。

上述實施例僅用以說明本發明的技術方案，而非對其限制；本領域的普通技術人員應當理解：其依然可以對上述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍。

112:源極接觸點 116:汲極接觸點 120:源極 122:閘極 125:主動區 130:汲極 135:電阻保護氧化部 135A~135F:電阻保護氧化區 112a:汲極接觸部 116a:源極接觸部 A:裝置軸線

為了提供對本發明的進一步理解，提出以下附圖，並且附圖包含在本說明書中並構成本說明書的一部分。附圖示出了本發明的實施例，並與說明書一起用於說明本發明。

圖1為根據本發明之一較佳實施例之一半導體裝置的一靜電放電保護裝置的一佈局設計的俯視圖。

圖2為根據本發明之另一較佳實施例之一半導體裝置的一靜電放電保護裝置的一佈局設計的俯視圖。

112:源極接觸點

116:汲極接觸點

120:源極

122:閘極

125:主動區

130:汲極

135:電阻保護氧化部

135A~135F:電阻保護氧化區

A:裝置軸線

Claims

一種用於半導體裝置的靜電放電保護裝置，其具有一閘極、一源極以及一汲極，該源極包括一矽化部，其具有多個源極接觸點，該汲極包括一矽化部，其具有多個汲極接觸點，其中該源極以及該汲極沿一裝置軸線遠離該閘極延伸，該靜電放電保護裝置包括：一電阻保護氧化部，位於該等汲極接觸點之間以及該等源極接觸點之間的該半導體裝置上。
如請求項1所述之用於半導體裝置的靜電放電保護裝置，其中該電阻保護氧化部不位於該半導體裝置的該閘極上。
如請求項1所述之用於半導體裝置的靜電放電保護裝置，其中該電阻保護氧化部包括多個電阻保護氧化區，該等電阻保護氧化區與其所位於的半導體區域具有相同寬度。
如請求項3所述之用於半導體裝置的靜電放電保護裝置，其中，該等電阻保護氧化區個別地位於該等汲極接觸點之間以及該等源極接觸點之間。
如請求項3所述之用於半導體裝置的靜電放電保護裝置，其中，該半導體裝置的該等汲極接觸點群組化為多個汲極接觸部，該等電阻保護氧化區位於該等汲極接觸部之間。
如請求項3所述之用於半導體裝置的靜電放電保護裝置，其中，該半導體裝置的該等源極接觸點群組化為多個源極接觸部，該等電阻保護氧化區位於該等源極接觸部之間。
如請求項1所述之用於半導體裝置的靜電放電保護裝置，其中該靜電放電保護裝置包括一保護層，該保護層用於避免該電阻保護氧化部於製程中矽化。
一種靜電放電保護電路，其包括：請求項1至7中任一項之該靜電放電保護裝置。
一種用於半導體裝置的佈局樣式，其包括一閘極區的一佈局、具有多個源極接觸點的一源極區以及具有多個汲極接觸點的一汲極區，其中該源極區以及該汲極區沿一裝置軸線遠離該閘極區延伸，該佈局樣式包括：一電阻保護氧化部，其於該等汲極接觸點之間的該汲極區上以及在該等源極接觸點之間的該源極區上個別地部分覆蓋該半導體裝置。
如請求項9所述的用於半導體裝置的佈局樣式，其中該電阻保護氧化部不覆蓋該半導體裝置的該閘極區。
如請求項9所述的用於半導體裝置的佈局樣式，其中該電阻保護氧化部包括多個電阻保護氧化區，該等電阻保護氧化區與其覆蓋的該半導體裝置的該區域具有相同的寬度。
如請求項10所述的用於半導體裝置的佈局樣式，其中該等電阻保護氧化區覆蓋於該等汲極接觸點之間的該汲極區上以及該等源極接觸點之間的該源極區上的該半導體裝置。
如請求項10所述的用於半導體裝置的佈局樣式，其中，該半導體裝置的該等源極接觸點群組化為多個汲極接觸部，該等電阻保護氧化區部分地覆蓋該等汲極接觸部之間的該汲極區。
如請求項10所述的用於半導體裝置的佈局樣式，其中，該半導體裝置的該等源極接觸點群組化為多個源極接觸部，該等電阻保護氧化區部分地覆蓋該等源極接觸部之間的該源極區。
如請求項9所述的用於半導體裝置的佈局樣式，該佈局樣式包括覆蓋該電阻保護氧化區的保護區，該保護區用於避免該電阻保護氧化區於製程中矽化。