TW202115795A - 用於裸晶對裸晶進行鍵合的方法和結構 - Google Patents

用於裸晶對裸晶進行鍵合的方法和結構 Download PDF

Info

Publication number
TW202115795A
TW202115795A TW108144048A TW108144048A TW202115795A TW 202115795 A TW202115795 A TW 202115795A TW 108144048 A TW108144048 A TW 108144048A TW 108144048 A TW108144048 A TW 108144048A TW 202115795 A TW202115795 A TW 202115795A
Authority
TW
Taiwan
Prior art keywords
die
carrier wafer
bonding
layer
dies
Prior art date
Application number
TW108144048A
Other languages
English (en)
Other versions
TWI722692B (zh
Inventor
峻 劉
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI722692B publication Critical patent/TWI722692B/zh
Publication of TW202115795A publication Critical patent/TW202115795A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/80048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)
  • Non-Volatile Memory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供了立體（立體）記憶體設備的裸晶對裸晶鍵合方案的實施例。在一示例中，一種用於鍵合的方法包括：對一個或多個元件晶圓進行分割以獲得多個裸晶，將多個裸晶中的至少一個第一裸晶放置到第一載體晶圓上，以及將多個裸晶中的至少一個第二裸晶放置到第二載體晶圓上，以及將至少一個第一裸晶各自與相對應的第二裸晶鍵合。至少一個第一裸晶和至少一個第二裸晶均具有功能性。在一些實施例中，該方法還包括分別去除第一載體晶圓和第二載體晶圓以各自形成具有第一裸晶中的一者和相對應的第二裸晶的多個鍵合半導體元件。

Description

用於裸晶對裸晶進行鍵合的方法和結構
本發明內容的實施例，涉及在裸晶(die)對裸晶鍵合方案中所使用的方法和結構。
透過改進製程技術、電路設計、程式設計演算法和製造製程，將平面記憶體單元縮放到較小的尺寸。然而，隨著記憶體單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且成本高。結果，平面記憶體單元的記憶體密度接近上限。立體（3D）記憶體架構可以解決平面記憶體單元中的密度限制。立體記憶體架構包括記憶體陣列和用於控制進出記憶體陣列的信號的週邊元件。
立體半導體元件，可以透過堆疊半導體晶圓或裸晶，並使用例如透過矽孔（TSV）或銅對銅（Cu-Cu）連接將它們垂直互連來形成，進而與傳統平面製程相比，得到的結構可以用作單個元件，而以降低的功率和較小的佔用面積來實現性能改進。在用於堆疊半導體晶圓或裸晶的各種技術中，鍵合被認為是有前途的技術之一。
本文公開了用於裸晶對裸晶進行鍵合的方法和結構的實施例。
在一個示例中，一種用於鍵合的方法包括：對一個或多個元件晶圓進行分割以獲得多個裸晶，將多個裸晶中的至少一個第一裸晶放置到第一載體晶圓上，以及將多個裸晶中的至少一個第二裸晶放置到第二載體晶圓上，以及將至少一個第一裸晶各自與相對應的第二裸晶鍵合。至少一個第一裸晶和至少一個第二裸晶均具有功能性。在一些實施例中，該方法還包括分別去除第一載體晶圓和第二載體晶圓以各自形成具有第一裸晶中的一者和相對應的第二裸晶的多個鍵合半導體元件。
在另一示例中，一種用於鍵合的方法包括：對一個或多個元件晶圓進行分割以獲得多個裸晶，將多個裸晶中的至少一個第一裸晶放置到第一載體晶圓中的相對應第一開口中。至少一個第一裸晶包括在第一載體晶圓上進行的均勻分佈。在一些實施例中，該方法還包括將至少一個第一裸晶與第二載體晶圓上的元件層鍵合，以及分別去除第一載體晶圓和第二載體晶圓。
在又一示例中，一種用於鍵合的結構包括：第一載體晶圓中的多個第一開口，在多個第一開口中的每一個第一開口的底部上的第一黏合部分；以及附著到多個第一開口中的每一個第一開口中的黏合部分中的第一裸晶。
儘管論述了具體的配置和佈置，但應該理解的是，這僅僅是為了說明的目的而進行的。相關領域的技術人員將認識到的是，在不脫離本發明內容的精神和範圍的情況下，可以使用其他配置和佈置。對於相關領域的技術人員將顯而易見的是，本發明內容還可以用於各種其他應用中。
應注意到的是，在說明書中對“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定的特徵、結構或特性，但是各個實施例可能不一定包括該特定的特徵、結構或特性。而且，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其他實施例來實現這樣的特徵、結構或特性都在相關領域的技術人員的知識範圍內。
通常，可以至少部分地從上下文中的用法理解術語。例如，如本文所用的術語“一個或多個”至少部分地取決於上下文，可以用於以單數意義描述任何特徵、結構或特性，或可以用於以複數意義描述特徵、結構或特徵的組合。類似地，至少部分地取決於上下文，例如“一”、“一個”或“該”的術語同樣可以被理解為表達單數用法或表達複數用法。另外，術語“基於”可以被理解為不一定旨在傳達排他性的因素集合，而是可以允許存在不一定明確描述的另外的因素，這同樣至少部分地取決於上下文。
應當容易理解的是，本發明內容中的“在……上”、“在……之上”和“在……上方”的含義應以最寬泛的方式來解釋，使得“在……上”不僅意味著“直接在某物上”，而且還包括其間具有中間特徵或層的“在某物上”的含義，以及“在……之上”或“在……上方”不僅意味著“在某物之上”或“在某物上方”的含義，而且還可以包括其間沒有中間特徵或層的“在某物之上”或“在某物上方”的含義（即，直接在某物上）。
此外，為了便於描述，可以在本文使用例如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等的空間相對術語來描述如圖所示的一個元件或特徵與另一個元件或特徵的關係。除了附圖中所描繪的取向之外，空間相對術語旨在涵蓋設備在使用或操作步驟中的不同取向。該裝置可以以其他方式定向（旋轉90度或在其他取向）並且同樣可以相對應地解釋本文所使用的空間相關描述詞。
如本文所使用的，術語“基底”是指在其上添加後續材料層的材料。基底本身可以被圖案化。添加在基底頂部的材料可以被圖案化或可以保持未被圖案化。此外，基底可以包括各種各樣的半導體材料，例如矽，鍺、砷化鎵、磷化銦等。可替換地，基底可以由非導電材料製成，例如玻璃、塑膠或藍寶石晶圓。
如本文所使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在整個下層或上層結構上延伸，或者可以具有小於下層或上層結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均勻或不均勻連續結構的區域。例如，層可以位於連續結構的頂表面和底表面之間或在頂表面和底表面處的任何一對水平平面之間。層可以水平、垂直和/或沿著錐形表面延伸。基底可以是層，其中可以包括一層或多層，和/或可以在其上、上方和/或其下具有一層或多層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層（其中形成有互連線和/或通孔接觸）以及一個或多個介電層。
如本文所使用的，術語“標稱/標稱地”是指在產品或製程的設計階段期間設定的部件或​​製程操作步驟的特性或參數的期望值或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可以是由於製造製程或公差的輕微變化而引起。如本文所使用的，術語“約”表示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定的技術節點，術語“約”可以表示給定量的值，該給定量在例如該值的10-30％內變化（例如，值的±10％、±20％或±30％）。
如本文所使用的，術語“立體記憶體設備”是指在橫向取向的基底上具有垂直取向的記憶體單元電晶體串（在本文中被稱為“記憶體串”，例如NAND記憶體串）的半導體元件，使得記憶體串相對於基底在垂直方向上延伸。如本文所使用的，術語“垂直/垂直地”表示標稱垂直於基底的橫向表面。
如本文所使用的，“元件晶圓”是用於在其內部和/或其上構建半導體元件，以及其在被分離成裸晶(die)之前可以經歷各種製造製程的一塊半導體材料。如本文所使用的，“載體晶圓”（也被稱為“載體”或“支撐晶圓”）是用於臨時支撐被附著在其上的結構，以及不包括永久構建在其中和/或其上的任何半導體元件的一類晶圓。載體晶圓的材料可以包括半導體材料或任何其他適當的材料，例如玻璃、聚合物、藍寶石等。
傳統上，用於堆疊半導體元件（例如，立體記憶體設備）的方式包括鍵合方案（例如晶片對晶片鍵合、晶片對晶圓鍵合、集合裸晶對晶圓鍵合以及晶圓對晶圓鍵合）。圖6示出了（I）晶片對晶圓鍵合、（II）裸晶對晶圓鍵合以及（III）晶圓對晶圓鍵合的示例。在（I）中，晶片602被鍵合到晶圓601上；在（II）中，將被附著到載體晶圓604的裸晶605鍵合到晶圓603上；以及在（III）中，將晶圓607鍵合到晶圓606上。通常，晶圓的佈局圖案位置可能會限制晶片和裸晶的放置，導致浪費空間，並降低晶片對晶片鍵合和晶片對晶圓鍵合的產量。晶圓對晶圓鍵合可以具有較高的產量，但是由於製造製程的不確定性，而具有較低的成品率問題。集合裸晶對晶圓鍵合可以具有較高的產量，但是其成品率受晶圓的元件成品率的限制，以及裸晶在載體晶圓上的分佈可能是不均勻的，這導致浪費了晶圓和載體晶圓上的空間。因此，需要改進用於元件堆疊的鍵合方法。
根據本發明內容的各種實施例，提供了在元件堆疊中使用的方法和結構。具體地，提供了用於裸晶對裸晶鍵合的方法和結構。為了提高成品率，在一些實施例中，對元件晶圓進行分割，以及選擇功能性裸晶進行鍵合。然後將功能性裸晶放置到相對應的載體晶圓上。然後將一個載體晶圓上下顛倒，使得一個載體晶圓上的裸晶可以與另一個載體晶圓上的裸晶對準。一個載體晶圓上的各個裸晶與另一載體晶圓上的相對應裸晶鍵合。在一些實施例中，在至少一個載體晶圓中形成開口/插槽以固定相對應的裸晶，使得裸晶的對準和放置可以具有較高的精準度。在開口中，各個裸晶的頂表面可以等於或高於載體晶圓的頂表面，以便於後續剝離載體晶圓。可以以任何適當的分佈，將裸晶放置到載體晶圓上。在一些實施例中，裸晶以均勻分佈的方式放置到相對應的載體晶圓上，例如，相鄰裸晶與鄰近裸晶以大約相同的間隔分開。在一些實施例中，裸晶完全覆蓋在相對應的載體晶圓上方。即，可以將裸晶放置到載體晶圓上的所有可用區域上以增加產量。
圖1A示出了根據一些實施例的載體晶圓對和被附著到載體晶圓以進行裸晶對裸晶鍵合的裸晶的示意性俯視圖。如圖1A所示，將多個第一裸晶（例如，第一裸晶102-1、第一裸晶102-3、第一裸晶102-5和第一裸晶102-7）附著到第一載體晶圓，以及將多個第二裸晶（例如，第二裸晶102-2、第二裸晶102-4、第二裸晶102-6和第二裸晶102-8）附著到第二載體晶圓。第一裸晶和第二裸晶中的至少一些具有功能性。在一些實施例中，所有第一裸晶和所有第二裸晶都具有功能性。
第一裸晶和第二裸晶可以各自包括各種類型的結構/元件。例如，第一裸晶可以包括多個記憶體單元（例如，具有與導體層相交的記憶體串的記憶體疊層），以及相對應的第二裸晶可以包括用於控制記憶體單元的操作步驟的多個電路部件（例如，頁緩衝器、解碼器、感測放大器、驅動器、電荷泵、電流或電壓基準、或電路的任何主動或被動部件（例如電晶體、二極體、電阻器或電容器）。第一裸晶和第二裸晶可以選自透過對一個或多個元件晶圓進行分割而形成的裸晶。可以隨後將各個第一裸晶鍵合到相對應的第二裸晶，以促進第一裸晶和第二裸晶之間的導電性連接。第一裸晶和第二裸晶可以以任何期望的圖案/分佈放置到相對應的載體晶圓上。在一些實施例中，第一裸晶在第一載體晶圓上方均勻分佈。因此，第二裸晶在第二載體晶圓上方也均勻分佈。即，第一和第二裸晶各自以標稱上相同的間隔與相鄰/鄰近的裸晶分開。在一些實施例中，第一裸晶和第二裸晶各自完全覆蓋在相對應的載體晶圓上方。例如，可以將最大數量的第一裸晶和第二裸晶放置到相對應載體晶圓的可用區域（例如，所有可用區域）上以增加產量。
圖1B示出了根據一些實施例的透過裸晶對裸晶鍵合方法/方案形成的多個鍵合半導體元件的示意性截面圖。將各個第一裸晶鍵合到相對應的第二裸晶。如圖1B所示，將第一裸晶102-1、第一裸晶102-3、第一裸晶102-5和第一裸晶102-7分別鍵合到第二裸晶102-2、第二裸晶102-4、第二裸晶102-6和第二裸晶102-8。各個所鍵合的第一裸晶和第二裸晶可以形成鍵合半導體元件。可以例如透過任何適當的鍵合方法，在各個第一裸晶和相對應的第二裸晶之間形成介面。可以在介面處將第一裸晶和相對應的第二裸晶之間形成鍵合。在一些實施例中，可以使用混合鍵合將第一裸晶鍵合至第二裸晶，以及介面包括熔融鍵合和共價鍵合。可以透過介面傳輸電信號（例如，電壓）。在各種實施例中，可以例如使用多於兩個載體晶圓來垂直地堆疊多於兩個裸晶。
圖2示出了根據一些實施例的鍵合半導體元件200的示例性結構。鍵合半導體元件200可以代表鍵合半導體元件的示例。鍵合半導體元件200可以包括第二裸晶102-4和堆疊在第二裸晶102-4上方的第一裸晶102-3。第一裸晶102-3和第二裸晶102-4在其之間的鍵合介面206處連結。應當注意的是，鍵合半導體元件200僅表示由兩個裸晶（例如，第一裸晶102-3和第二裸晶102-4）的鍵合所導致的結構的示例，以及並不意味著限制可以在裸晶中形成的結構/元件。第一裸晶102-3和第二裸晶102-4各自還可以包括可以鍵合以形成鍵合半導體元件的任何適當的結構/元件。如圖2所示，第二裸晶102-4可以包括基底208，基底208可以包括矽（例如，單晶矽）、矽鍺（SiGe）、砷化鎵（GaAs）、鍺（Ge）、絕緣體上矽（SOI）或任何其他適當的材料。
第二裸晶102-4可以包括在基底208上方的元件層210。要注意的是，在圖2中添加了x 和z 軸，以進一步示出鍵合半導體元件200中的部件的空間關係。基底208包括沿x 方向（橫向方向或寬度方向）橫向延伸的兩橫向表面（例如，頂表面和底表面）。如本文所使用的，當基底在z 方向上位於半導體元件的最低平面中時，在z 方向（垂直方向或厚度方向）上相對於半導體元件的基底（例如，基底208）確定一個部件（例如，層或元件）是在半導體元件（例如，鍵合半導體元件200）的另一部件（例如，層或元件）的“上”、“上方”還是“下方”。遍及本發明內容應用了用於描述空間關係的相同概念。
元件層210可以包括可以鍵合到第一裸晶102-3的任何適當的元件/結構。在一些實施例中，元件層210包括在基底208上的週邊電路212以及在基底208上並且在週邊電路212外部的嵌入式DRAM（動態隨機存取記憶體）單元214的陣列。在一些實施例中，週邊電路212包括多個週邊電晶體216，其形成用於促進鍵合半導體元件200的操作步驟的任何適當的數位、類比和/或混合信號週邊電路，包括但不限於頁緩衝器、解碼器（例如，行解碼器和列解碼器）、感測放大器、驅動器、電荷泵、電流或電壓基準。週邊電晶體216可以形成在基底208“上”，其中週邊電晶體216的全部或一部分形成在基底208中（例如，在基底208的頂表面下方）和/或直接在基底208上。也可以在基底208中形成隔離區（例如，淺溝槽隔離（STI））和摻雜區（例如，週邊電晶體216的源極區和汲極區）。
在一些實施例中，各個嵌入式DRAM單元214包括DRAM選擇電晶體218和電容器。嵌入式DRAM單元214可以是由n個電晶體和n個電容器組成的nTnC （例如，1T1C、2T1C等）單元，其中n是正整數。在一些實施例中，DRAM選擇電晶體218形成在基底208“上”，其中DRAM選擇電晶體218完全或其中一部分形成在基底208中（例如，在基底208的頂表面下方）和/或直接在基底208上。根據一些實施例，各個DRAM選擇電晶體218的節點電性連接到嵌入式DRAM的位元線219。要理解的是，可以在週邊電路212旁邊形成任何其他適當的結構。
在一些實施例中，鍵合半導體元件200的第二裸晶102-4進一步包括在元件層210上方的互連層222，以往來於週邊電路212和嵌入式DRAM單元214的陣列傳輸電信號。互連層2​​22可以包括多個互連（在本文中也被稱為“接觸”），包括橫向互連線和垂直互連訪問（通孔）接觸。互連層222中的互連線和通孔接觸可以包括導電材料，包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。
如圖2所示，鍵合半導體元件200的第二裸晶102-4可以進一步包括在鍵合介面206處並且在互連層222和元件層210上方的鍵合層224。鍵合層224可以包括多個鍵合接觸226和電性隔離鍵合接觸226的介電層。鍵合接觸226可以包括導電材料，包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。鍵合層224的剩餘區域可以由介電形成，包括但不限於氧化矽、氮化矽、氧氮化矽、低k介電或其任何組合。鍵合層224中的鍵合接觸226和周圍的介電可以用於混合鍵合。
如圖2所示，鍵合半導體元件200的第一裸晶102-3還可以包括在鍵合介面206處，並且位在第二裸晶102-4的鍵合層224上方的鍵合層228。鍵合層228可以包括多個鍵合接觸230和電性隔離鍵合接觸230的介電層。鍵合接觸230可以包括導電材料，包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。鍵合層228的剩餘區域可以由介電形成，其包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。鍵合層228中的鍵合接觸230和周圍的介電可以用於混合鍵合。
如上所述，第一裸晶102-3可以在鍵合介面206處以面對面的方式鍵合在第二裸晶102-4的頂部上。在一些實施例中，作為混合鍵合（也被稱為“金屬/介電混合鍵合”）的結果，鍵合介面206被設置在鍵合層224與鍵合層228之間，混合鍵合是直接鍵合技術（例如，在表面之間形成鍵合，而不使用例如焊料或黏合劑的中間層），以及可以同時獲得金屬-金屬鍵合和介電-介電鍵合。在一些實施例中，鍵合介面206是鍵合層224和鍵合層228相遇並鍵合的位置。實際上，鍵合介面206可以是具有一定厚度的層，其包括第二裸晶102-4的鍵合層224的頂表面和第一裸晶102-3的鍵合層228的底表面。
在一些實施例中，鍵合半導體元件200的第一裸晶102-3還包括在鍵合層228上方的互連層232，以傳送電信號。互連層232可以包括多個互連，以及可以進一步包括可以在其中形成互連線和通孔接觸的一個或多個層間介電層（ILD）層。互連層232中的互連線和通孔接觸可以包括導電材料，包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。互連層232中的層間介電層（ILD）層可以包括介電材料，包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。
在一些實施例中，鍵合半導體元件200的第一裸晶102-3包括NAND快閃記憶體記憶體元件，其中以互連層232和鍵合層228上方的立體 NAND記憶體串238的陣列的形式提供記憶體單元。根據一些實施例，各個立體 NAND記憶體串238垂直延伸穿過各自包括導體層和介電層的多個對。堆疊和交錯的導體層和介電層在本文中，或許還被稱為記憶體疊層233。根據一些實施例，記憶體疊層233中的交錯的導體層和介電層在垂直方向上交替。換言之，除了在記憶體疊層233的頂部或底部的那些層之外，各個導體層可以在上下兩側由兩個介電層鄰接或包夾，以及各個介電層可以在上下兩側由兩個導體層鄰接或包夾。導體層和介電層可以各自具有相同的厚度或不同的厚度。導體層可以包括導體材料，包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、摻雜的矽、矽化物或其任何組合。介電層可以包括介電材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。
在一些實施例中，各個立體 NAND記憶體串238是“電荷陷阱”型NAND記憶體串，包括半導體溝道和記憶體膜。在一些實施例中，半導體溝道包括矽，例如非晶矽、多晶矽或單晶矽。在一些實施例中，記憶體膜是包括穿隧層、儲存層（也被稱為“電荷陷阱/儲存層”）和阻隔層的複合介電層。各個記憶體串238可以具有圓柱形狀（例如，柱形）。根據一些實施例，記憶體膜的半導體溝道、穿隧層、儲存層和阻隔層沿著從柱的中心朝向外表面的方向依次排列。穿隧層可以包括氧化矽、氮氧化矽或其任何組合。儲存層可以包括氮化矽、氮氧化矽、矽或其任何組合。阻隔層可以包括氧化矽、氮氧化矽、高介電常數（高k）介電或其任何組合。在一個示例中，阻隔層可以包括氧化矽/氮氧化矽/氧化矽（ONO）的複合層。在另一個示例中，阻隔層可以包括高k介電層，例如氧化鋁（Al2 O3 ）或氧化鉿（HfO2 ）或氧化鉭（Ta2 O5 ）層等。在一些實施例中，立體 NAND記憶體串238還包括多個控制閘極（各個控制閘極是字元線的一部分）。記憶體疊層233中的各個導體層可以充當立體 NAND記憶體串238的各個記憶體單元的控制閘極。
在一些實施例中，第一裸晶102-3進一步包括設置在記憶體疊層233和立體 NAND記憶體串238上方的半導體層248。其中半導體層248可以是一經減薄的基底，在其上形成有記憶體疊層233和立體 NAND記憶體串238。在一些實施例中，半導體層248包括單晶矽。在一些實施例中，半導體層248可以包括多晶矽、非結晶矽、SiGe、GaAs、Ge或任何其他適當的材料。
如圖2所示，鍵合半導體元件200的第一裸晶102-3可以進一步包括在半導體層248上方的焊盤引出互連層250。焊盤引出互連層250包括一個或多個層間介電層（ILD）層中的互連（例如，接觸焊盤252）。焊盤引出互連層250和互連層232可以形成在半導體層248的相對側。在一些實施例中，焊盤引出互連層250中的互連可以在鍵合半導體元件200和外部電路之間傳送電信號，（例如，用於焊盤引出目的）。
在一些實施例中，第一裸晶102-3進一步包括一個或多個接觸254，其延伸穿過半導體層248，以將焊盤引出互連層250與互連層232和互連層222電性連接。結果，嵌入式DRAM單元214的陣列可以透過互連層222和互連層232以及鍵合接觸226和鍵合接觸230電性連接到立體 NAND記憶體串238的陣列。此外，週邊電路212、嵌入式DRAM單元214的陣列和立體 NAND記憶體串238的陣列可以透過接觸254和焊盤引出互連層250電性連接到外部電路。
圖3A-3G示出了根據一些實施例的用於形成鍵合半導體元件的示例性製造方法300。圖5A示出了製造方法300的流程圖500。為了便於說明，一起描述圖3A-3G和圖5A。要理解的是，方法300中所示出的操作步驟不是窮舉的（也就是說，並非僅以圖上所示的操作步驟為限制），而其他操作步驟也可以在任何所示出的操作步驟之前、之後或之間執行。此外，一些操作步驟可以同時執行，或者以與圖5A所示不同的順序執行。
參考圖5A，方法300在操作步驟502處開始，如圖3A所示，其中在一個或多個元件晶圓上方形成保護層。如圖3A所示，在元件晶圓302上方形成保護層304。在一些實施例中，元件晶圓302在膠帶306上方，並被附著到膠帶306上，以用於例如進行分割的後續製造操作步驟。保護層304可以包括可以防止元件晶圓302免於在隨後的進行分割操作步驟中被損壞的任何適當的材料。保護層304可以包括軟材料（例如，光阻材料或微影膠），硬質材料（例如，碳、氧化矽和氮化矽）或其組合。保護層304可以是單層結構或多層結構。在一些實施例中，保護層304包括微影膠層並且被旋塗在元件晶圓302上。
元件晶圓302包括用於在後續操作步驟中進行鍵合的任何結構/元件。在一些實施例中，元件晶圓302包括半導體層（例如，半導體層248）和在該半導體層中和/或該半導體層上形成的多個結構/元件。所述結構/元件可以形成在裸晶中，裸晶可以在隨後的進行分割操作步驟中被分離。在一些實施例中，元件晶圓302中的結構/元件包括記憶體陣列和與記憶體陣列接觸的互連。例如，記憶體陣列可以包括多個記憶體疊層（例如，記憶體疊層233）和記憶體串（例如，立體 NAND記憶體串238），以及可以包括互連層（例如，互連層232）中的各種互連。元件晶圓302還可以包括鍵合層（例如，鍵合層228）和在鍵合層中並且曝露於元件晶圓302的頂表面處的多個鍵合接觸（例如，鍵合接觸230）。元件晶圓302還可以包括其他結構/元件，例如週邊電路（例如，週邊電路212）、儲存元件（例如，DRAM單元）、鍵合層（例如，鍵合層224）、鍵合層中的多個鍵合接觸（例如，鍵合接觸226）以及可以與記憶體陣列形成在同一半導體層上，以在隨後的操作步驟中進行分割並鍵合的任何其他適當的結構/元件。
在一些實施例中，分別在多於一個的元件晶圓上形成保護層，隨後將對其進行分割以提供用於鍵合製程的裸晶。各個元件晶圓可以包括相同或不同的結構/元件。元件晶圓以及在元件晶圓上形成的結構/元件的數量不應受到本發明內容的實施例的限制。
方法300進行到操作步驟504，如圖3B所示，其中利用保護層對一個或多個元件晶圓進行分割，以各自形成在相對應保護層部分區塊下方的多個裸晶。如圖3B所示，可以對元件晶圓302和保護層304進行分割以形成多個裸晶312，各個裸晶在保護層部分區塊314下方。裸晶312可以被附著到膠帶306。在一些實施例中，將裸晶312的底表面附著到膠帶306，以及保護層部分區塊314覆蓋裸晶312的頂表面。可以執行任何適當的進行分割操作步驟以對元件晶圓302進行分割並形成裸晶312。各個裸晶312可以包括用於後續鍵合製程的所期望的元件/結構。在一些實施例中，對多於一個元件晶圓進行分割以提供所期望的裸晶。對多於一個元件晶圓進行分割類似於對元件晶圓302進行分割，因此本文不再重複詳細描述。
方法300進行到操作步驟506，如圖3C所示，其中將多個第一裸晶放置到第一載體晶圓上，以及將多個第二裸晶放置到第二載體晶圓上，各個第一裸晶對應於相對應的第二裸晶。如圖3C所示，（I）可以將各自在相對應的保護層部分區塊314下方的多個第一裸晶322放置到第一載體晶圓310上，以及（II）可以將各自在相對應的保護層部分區塊326下方的多個第二裸晶324放置到第二載體晶圓330上。第一載體晶圓310和第二載體晶圓330可以包括具有足夠的硬度、以在鍵合製程期間支撐相對應裸晶的任何適當的材料，例如矽和/或玻璃。可以從在操作步驟504中形成的裸晶中選擇第一裸晶322和第二裸晶324（例如，透過裸晶拾取製程），以及將其用於鍵合。在一些實施例中，第一裸晶322和第二裸晶324可以是功能性元件。在一些實施例中，各個第一裸晶322對應於相對應的第二裸晶324。各個第一裸晶322和相對應的第二裸晶324可以包括用於彼此鍵合（例如，鍵合層和/或鍵合接觸）的適當的結構。
黏著接合層308可以在第一裸晶322和第一載體晶圓310之間，以將各個第一裸晶322的底表面附著到第一載體晶圓310。然後，可以在鍵合製程期間將第一裸晶322保持在適當的位置。類似地，黏著接合層328可以在第二裸晶324與第二載體晶圓330之間，以將各個第二裸晶324的底表面附著到第二載體晶圓330，以及在鍵合製程期間將第二裸晶324保持在適當的位置。黏著接合層308和黏著接合層328可以各自包括多個黏合部分，各個黏合部分在相對應的裸晶下方，以及各自彼此橫向接觸，例如，黏著接合層308和黏著接合層328可以沿橫向方向（例如，沿x 方向）一致地延伸）。黏著接合層308和黏著接合層328可以透過任何適當的製程形成，例如利用黏合劑在第一載體晶圓310和第二載體晶圓330上的沉積和/或旋塗。在一些實施例中，第一裸晶322可以在第一載體晶圓310上均勻分佈，以及第二裸晶324可以在第二載體晶圓330上均勻分佈。在一些實施例中，第一裸晶322完全覆蓋在第一載體晶圓310上，以及第二裸晶324完全覆蓋在第二載體晶圓330上。
方法300進行到操作步驟508，如圖3D和3E所示，其中去除各個第一裸晶和第二裸晶上方的相對應保護層部分區塊，以及在第一裸晶和第二裸晶上執行表面處理。如圖立體所示，從各個第一裸晶322去除保護層部分區塊314，以及從各個第二裸晶324去除保護層部分區塊326。可以分別曝露第一裸晶322和第二裸晶324。取決於保護層部分區塊314和保護層部分區塊326的材料，對保護層部分區塊的去除可以包括任何適當的製程。例如，如果保護層部分區塊（例如，保護層部分區塊314和保護層部分區塊``326）包括硬質材料（例如，碳、氧化矽和/或氮化矽），去除製程可以包括蝕刻（例如，乾蝕刻和/或濕蝕刻）和/或化學機械平坦化（CMP）製程。在一些實施例中，保護層部分區塊（例如，保護層部分區塊314和保護層部分區塊326）包括微影膠，以及去除製程可以包括在微影膠去除劑中沖洗和/或電漿處理（例如，氧電漿燃燒）。
如圖3E所示，在第一裸晶322和第二裸晶324上執行相對應的表面處理，以製備用於鍵合的第一裸晶322和第二裸晶324。根據鍵合的類型和裸晶之間所形成的鍵合，可以執行任何適當的表面處理。在一些實施例中，鍵合製程包括混合鍵合，以及表面處理包括電漿活化製程。在一些實施例中，表面處理還包括濕處理和/或熱處理。
方法300進行到操作步驟510，如圖3F所示，其中將第一載體晶圓和第二載體晶圓中的其中一者翻轉，以鍵合第一裸晶和第二裸晶。如圖3F所示，將第一載體晶圓310上下翻轉，進而使各個第一裸晶322與相對應的第二裸晶324對準並鍵合到相對應的第二裸晶324。在一些實施例中，各個第一裸晶322和相對應的第二裸晶324處於面對面的方式，因此，第一裸晶322的鍵合層和/或鍵合接觸可以被對準並面向第二裸晶324的鍵合層和/或鍵合接觸。在一些實施例中，鍵合製程包括混合鍵合，以及可以將壓力和/或熱處理施加在第一載體晶圓310和第二載體晶圓330中的一者或兩者上。可以在第一裸晶322和相對應的第二裸晶324之間形成鍵合介面325。在一些實施例中，在接觸時，第一裸晶322和第二裸晶324的鍵合接觸可以在鍵合介面325處形成熔融鍵合，以及第一裸晶322和第二裸晶324的介電材料可以在鍵合介面325處形成共價鍵合。各個第一裸晶322和相對應的第二裸晶324可以因此形成相對應的鍵合半導體元件。
方法300進行到操作步驟512，如圖3G和3H所示，其中分別從鍵合半導體元件中去除第一載體晶圓和第二載體晶圓。如圖3G和3H所示，去除第二載體晶圓330和黏著接合層328，以及隨後去除第一載體晶圓310和黏著接合層308。在一些實施例中，在去除第二載體晶圓330和黏著接合層328之前，去除第一載體晶圓310和黏著接合層308。可以採用任何適當的剝離製程來去除載體晶圓和相對應的黏著接合層。例如，剝離製程可以包括用以去除黏著接合層的適當的蝕刻製程（例如，乾蝕刻和/或濕蝕刻）。在一些實施例中，可以溶解和/或蝕刻掉黏著接合層以將鍵合半導體元件與相對應的載體晶圓分離。在一些實施例中，可以施加力以去除載體晶圓。進而可以從第一載體晶圓310和第二載體晶圓330剝離多個鍵合半導體元件，其各自包括在鍵合介面325處鍵合的一對第一裸晶322和第二裸晶324。
圖4A-4H示出了根據一些實施例的用於形成鍵合半導體元件的另一示例性製造方法400。圖5B示出了製造方法400的流程圖550。為了便於說明，一起描述圖4A-4H和圖5B。要理解的是，方法400中所示出的操作步驟不是窮舉的（也就是說，並非僅以圖上所示的操作步驟為限制），其他操作步驟也可以在任何所示出的操作步驟之前、之後或之間執行。此外，一些操作步驟可以同時執行，或者以與圖5B所示不同的循序執行。為了描述的簡單，未詳細描述方法400中與方法300中的操作步驟相同或相似的操作步驟。
參考圖5B，方法400在操作步驟552處開始，如圖4A所示，其中在一個或多個元件晶圓上方形成保護層。如圖4A所示，在元件晶圓402上方形成保護層404，該元件晶圓402被附著到膠帶406。方法400進行到操作步驟554，如圖4B所示，其中利用相應的保護層對一個或多個元件晶圓進行分割，以各自形成在相對應保護層部分區塊下方的多個裸晶。如圖4B所示，可以對元件晶圓402和保護層404進行分割以形成多個裸晶412，各個裸晶412在保護層部分區塊414下方。操作步驟552和操作步驟554可以分別與操作步驟502和操作步驟504相似或相同，以及本文不再重複詳細描述。
方法400進行到操作步驟556，如圖4C所示，分別形成第一載體晶圓和第二載體晶圓以各自包括多個開口。各個開口可以各自被部分地填充有黏合部分。可以在放置裸晶之前的任何適當的時間執行操作步驟556。在一些實施例中，操作步驟556也可以在操作步驟552和操作步驟554之前或與之同時執行。
如圖4C所示，形成（I）第一載體晶圓410和（II）第二載體晶圓430。在一些實施例中，第一載體晶圓410和第二載體晶圓430可以包括具有足夠的硬度、以在鍵合製程中保持和支撐相對應裸晶的任何適當的材料。在一些實施例中，第一載體晶圓410和第二載體晶圓430包括矽。第一載體晶圓410可以包括多個開口，各個開口在開口的底部被部分地填充有黏合部分408。可以保留開口中在黏合部分408上方的剩餘空間424，以用於放置相對應的第一裸晶。空間424的橫向尺寸（例如，沿x 方向的寬度/長度）可以足以用於放置相對應的第一裸晶。空間424的垂直尺寸（例如，沿z 方向的深度）可以小於或等於相對應的第一裸晶的厚度。開口還可以被稱為插槽。類似地，第二載體晶圓430包括多個開口，各個開口在開口的底部被部分地填充有黏合部分428。可以保留開口中在黏合部分428上方的剩餘空間434，以用於放置相對應的第二裸晶。空間434的橫向尺寸（例如，沿x 方向的寬度/長度）可以足以用於放置相對應的第二裸晶。空間434的垂直尺寸（例如，沿z 方向的深度）可以小於或等於相對應的第二裸晶的厚度。可以執行例如乾蝕刻和/或濕蝕刻的適當的蝕刻製程以在載體晶圓中形成開口。黏合部分408和黏合部分428可以由相對應的載體晶圓沿橫向方向（例如，沿x 方向）彼此斷開。黏合部分408和黏合部分428可以透過任何適當的方法形成，例如在黏合劑在相對應載體晶圓410或430的各個開口中的沉積和/或旋塗。
方法400進行到操作步驟558，如圖4D所示，其中將多個第一裸晶放置到第一載體晶圓上，以及將多個第二裸晶放置到第二載體晶圓上，各個第一裸晶對應於相對應的第二裸晶。去除第一裸晶和第二裸晶上方的相對應保護層部分區塊。
如圖4D所示，（I）可以將多個第一裸晶432放置到第一載體晶圓410中的多個開口中，以及（II）可以將多個第二裸晶442放置到第二載體晶圓430中的多個開口中。可以去除第一裸晶432和第二裸晶442上方的保護層部分區塊。第一裸晶432和第二裸晶442可以是功能性裸晶，選自操作步驟554中所形成的裸晶中，類似於第一裸晶322和第二裸晶324。各個第一裸晶432可以透過相對應的黏合部分408被附著到第一載體晶圓410，以及各個第二裸晶442可以透過相對應的黏合部分428被附著到第二載體晶圓430。對在第一裸晶432和第二裸晶442上方的保護層部分區塊的去除方式，可以類似於對在第一裸晶322和第二裸晶324上方的保護層部分區塊的去除方式，因此本文不再重複詳細描述。在一些實施例中，第一裸晶432可以在第一載體晶圓410上均勻分佈，以及第二裸晶442可以在第二載體晶圓430上均勻分佈。在一些實施例中，第一裸晶432完全覆蓋在第一載體晶圓410上方，以及第二裸晶442完全覆蓋在第二載體晶圓430上方。
方法400進行到操作步驟560，如圖4E所示，其中在第一裸晶和第二裸晶上執行表面處理。如圖4E所示，分別在第一裸晶432和第二裸晶442上執行表面處理。該表面處理可以與施加在第一裸晶322和第二裸晶324上的表面處理相似或相同，因此本文不再重複詳細描述。
方法400進行到操作步驟562，如圖4F所示，其中將第一載體晶圓和第二載體晶圓中的其中一者翻轉，以鍵合第一裸晶和第二裸晶。如圖4F所示，將第一載體晶圓410上下翻轉以鍵合第一裸晶432和第二裸晶442。第一裸晶432和第二裸晶442的對準和鍵合可以與第一裸晶322和第二裸晶324的對準和鍵合相似或相同，因此，本文不再重複詳細描述。在一些實施例中，第一裸晶432的頂表面可以與第一載體晶圓410的頂表面共面或高於第一載體晶圓410的頂表面。在一些實施例中，第二裸晶442的頂表面可以與第二載體晶圓430頂表面共面或高於第二載體晶圓430的頂表面。在一些實施例中，在第一裸晶432和第二裸晶442上執行混合鍵合，以在各個第一裸晶432和相對應的第二裸晶442之間的鍵合介面435處形成熔融鍵合和共價鍵合。可以形成鍵合半導體元件。在一些實施例中，在第一載體晶圓410和第二載體晶圓430之間形成很少的鍵合或沒有形成鍵合。
方法400進行到操作步驟564，如圖4G和4H所示，其中分別從鍵合半導體元件中去除第一載體晶圓和第二載體晶圓。如圖4G和4H所示，去除第二載體晶圓430和黏合部分428，隨後去除第一載體晶圓410和黏合部分408。對第一載體晶圓410和第二載體晶圓430以及各自的黏合部分的去除可以與對第一載體晶圓310和第二載體晶圓330以及各自的黏著接合層的去除相似或相同，因此本文不再重複詳細描述。
在一些實施例中，一種用於鍵合的方法包括：對一個或多個元件晶圓進行分割以獲得多個裸晶，將多個裸晶中的至少一個第一裸晶放置到第一載體晶圓上，以及將多個裸晶中的至少一個第二裸晶放置到第二載體晶圓上，以及將至少一個第一裸晶各自與相對應的第二裸晶鍵合。至少一個第一裸晶和至少一個第二裸晶均具有功能性。在一些實施例中，該方法還包括分別去除第一載體晶圓和第二載體晶圓以各自形成具有第一裸晶中的一者和相對應的第二裸晶的多個鍵合半導體元件。
在一些實施例中，該方法包括在進行分割之前在一個或多個元件晶圓上方形成相對應的保護層。在一些實施例中，該方法還包括利用相對應的保護層對一個或多個元件晶圓進行分割，以各自形成在相對應的保護層部分區塊下方的多個裸晶。
在一些實施例中，第一載體晶圓和第二載體晶圓各自在與相對應裸晶接觸的表面上包括相對應的黏著接合層。在一些實施例中，將至少一個第一裸晶和至少一個第二裸晶放置到相對應的載體晶圓上包括將至少一個第一裸晶和至少一個第二裸晶附著到相對應的黏著接合層。相對應保護層的部分背對黏著接合層。
在一些實施例中，形成黏著接合層包括在與相對應裸晶接觸的表面上形成多個黏合部分，多個黏合部分彼此接觸。在一些實施例中，將至少一個第一裸晶和至少一個第二裸晶放置到相對應的載體晶圓上包括將至少一個第一裸晶和至少一個第二裸晶附著到相對應黏著接合層的相對應黏合部分。
在一些實施例中，該方法還包括在第一載體晶圓和第二載體晶圓中形成多個相對應的開口。形成黏著接合層可以包括在各個開口的底部上形成黏合部分，以及將至少一個第一裸晶和至少一個第二裸晶附著到相對應的黏著接合層可以包括將至少一個第一裸晶和至少一個第二裸晶各自放置到相對應載體晶圓的相對應開口中。
在一些實施例中，該方法還包括從至少一個第一裸晶和至少一個第二裸晶中的每一者中去除相對應的保護層部分區塊。
在一些實施例中，該方法還包括在去除相對應的保護層部分區塊之後，在至少一個第一裸晶和至少一個第二裸晶中的每一者上執行相對應的表面處理。
在一些實施例中，該方法還包括在鍵合之前，將第一載體晶圓和第二載體晶圓中的一者進行翻轉。在一些實施例中，該方法還包括將至少一個第一裸晶中的每一者與相對應的第二裸晶對準。
在一些實施例中，鍵合包括混合鍵合。
在一些實施例中，放置至少一個第一裸晶包括將至少一個第一裸晶均勻分佈地放置到第一載體晶圓上。
在一些實施例中，該方法還包括將至少一個第一裸晶完全覆蓋地放置到第一載體晶圓上方。
在一些實施例中，一種用於鍵合的方法包括：對一個或多個元件晶圓進行分割以獲得多個裸晶，以及將多個裸晶中的至少一個第一裸晶放置到第一載體晶圓中的相對應第一開口中。至少一個第一裸晶包括在第一載體晶圓上進行的均勻分佈。在一些實施例中，該方法還包括將至少一個第一裸晶與第二載體晶圓上的元件層鍵合，以及分別去除第一載體晶圓和第二載體晶圓。
在一些實施例中，該方法還包括將至少一個第一裸晶完全覆蓋地放置到第一載體晶圓上方。
在一些實施例中，該方法還包括將多個裸晶中的至少一個第二裸晶放置到第二載體晶圓中的相對應第二開口中以形成元件層，以及在鍵合之前，將第一載體晶圓和第二載體晶圓中的一者進行翻轉以將至少一個第一裸晶中的每一者與至少一個第二裸晶中相對應的一個對準。
在一些實施例中，該方法還包括在一個或多個元件晶圓上方形成相對應的保護層，以及利用相對應的保護層對一個或多個元件晶圓進行分割以各自形成在相對應的保護層部分區塊下方的多個第一裸晶和多個第二裸晶。
在一些實施例中，該方法還包括在第一載體晶圓中形成第一開口，以及在第二載體晶圓中形成第二開口，在第一開口和第二開口中的每一者的底部上形成黏合部分，以及將至少一個第一裸晶和至少一個第二裸晶各自附著到相對應開口中的相對應黏合部分。
在一些實施例中，該方法還包括從至少一個第一裸晶和至少一個第二裸晶中的每一者中去除相對應的保護層部分區塊。
在一些實施例中，該方法還包括在去除相對應的保護層的部分之後，在至少一個第一裸晶和至少一個第二裸晶中的每一者上執行相對應的表面處理。
在一些實施例中，鍵合包括混合鍵合。
在一些實施例中，一種用於鍵合的結構包括：第一載體晶圓中的多個第一開口，在多個第一開口中的每一者的底部上的第一黏合部分；以及被附著到多個第一開口中的每一者中的黏合部分的第一裸晶。
在一些實施例中，該結構還包括在第二載體晶圓中的多個第二開口，在多個第二開口中的每一者的底部上的第二黏合部分，以及被附著到多個第二開口中的每一者中的第二黏合部分的第二裸晶。多個第一裸晶的頂表面被鍵合到多個第二裸晶的頂表面，進而形成多個鍵合半導體元件。
在一些實施例中，多個第一裸晶的頂表面與第一載體晶圓的頂表面共面或高於第一載體晶圓的頂表面，以及多個第二裸晶的頂表面與第二載體晶圓的頂表面共面或高於第二載體晶圓的頂表面。
在一些實施例中，多個第一裸晶和多個第二裸晶之間的鍵合包括熔融鍵合和共價鍵合。
在一些實施例中，多個鍵合半導體元件在第一載體晶圓和第二載體晶圓上方均勻分佈。
在一些實施例中，多個鍵合半導體元件完全覆蓋在第一載體晶圓和第二載體晶圓上方。
以上對具體實施例的描述將揭示本發明內容的一般性質，以使得本領域技術人員能夠在不脫離本發明內容的一般概念的情況下，透過應用本領域技術內的知識容易地修改和/或適應這樣的具體實施例的各種應用，而無需過度實驗。因此，基於本文所給出的教導和指導，這樣的適應和修改旨在處於所公開的實施例的等效物的含義和範圍內。要理解的是，本文中的措辭或術語是出於描述的目的而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據教導和指導來解釋。
上面已經借助於功能性構件塊描述了本發明內容的實施例，該功能性構件塊示出了特定功能及其關係的實施方式。為了描述的方便，本文任意定義了這些功能性構件塊的邊界。只要適當地執行了特定功能和關係，就可以定義可替換的邊界。
發明內容和摘要部分可以闡述由發明人所設想的本發明內容的一個或多個但不是全部的示例性實施例，以及因此不旨在以任何方式限制本發明內容和所附申請專利範圍書。
本發明內容的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據所附申請專利範圍及其等同要件來限定。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
102-1:第一裸晶 102-2:第二裸晶 102-3:第一裸晶 102-4:第二裸晶 102-5:第一裸晶 102-6:第二裸晶 102-7:第一裸晶 102-8:第二裸晶 200:鍵合半導體元件 206:鍵合介面 208:基底 210:元件層 212:週邊電路 214:嵌入式DRAM（動態隨機存取記憶體）單元 216:週邊電晶體 218:DRAM選擇電晶體 219:嵌入式DRAM的位元線 222:互連層 224:鍵合層 226:鍵合接觸 228:鍵合層 230:鍵合接觸 232:互連層 233:記憶體疊層 238:立體 NAND記憶體串 248:半導體層 250:焊盤引出互連層 252:接觸焊盤 254:接觸 300:方法 302:元件晶圓 304:保護層 306:膠帶 308:黏著接合層 310:第一載體晶圓 312:裸晶 314:保護層部分區塊 322:第一裸晶 324:第二裸晶 325:鍵合介面 326:保護層部分區塊 328:黏著接合層 330:第二載體晶圓 402:元件晶圓 404:保護層 406:膠帶 408:黏合部分 410:第一載體晶圓 412:裸晶 414:保護層部分區塊 424:空間 428:黏合部分 430:第二載體晶圓 432:第一裸晶 434:空間 435:鍵合介面 442:第二裸晶 500:流程圖 502:操作步驟 504:操作步驟 506:操作步驟 508:操作步驟 510:操作步驟 512:操作步驟 550:流程圖 552:操作步驟 554:操作步驟 556:操作步驟 558:操作步驟 560:操作步驟 562:操作步驟 564:操作步驟 601:晶圓 602:晶片 603:晶圓 604:載體晶圓 605:裸晶 606:晶圓 607:晶圓
併入本文並形成說明書的一部分的附圖示出了本發明內容的實施例，以及與說明書一起進一步用於解釋本發明內容的原理並且使得相關領域的技術人員能夠構成和使用本發明內容。 圖1A示出了根據一些實施例的用於鍵合的示例性載體晶圓對的示意性俯視圖。 圖1B示出了根據一些實施例的由圖1A中的載體晶圓對中的裸晶的鍵合形成的多個鍵合半導體元件的示意性截面圖。 圖2示出了根據一些實施例的示例性鍵合半導體元件的詳細示意性截面圖。 圖3A-3H示出了根據一些實施例的用於形成多個鍵合半導體元件的示例性製造製程。 圖4A-4H示出了根據一些實施例的用於形成多個鍵合半導體元件的另一示例性製造製程。 圖5A和圖5B分別是根據一些實施例的用於裸晶對裸晶鍵合的示例性方法的流程圖。 圖6示出了相關鍵合方案的示例。 將參考附圖描述本發明內容的實施例。
102-1:第一裸晶
102-2:第二裸晶
102-3:第一裸晶
102-4:第二裸晶
102-5:第一裸晶
102-6:第二裸晶
102-7:第一裸晶
102-8:第二裸晶

Claims (20)

  1. 一種用於鍵合的方法，包括： 對一個或多個元件晶圓進行分割，以獲得多個裸晶； 將所述多個裸晶中的至少一個第一裸晶放置到一第一載體晶圓上，並且將所述多個裸晶中的至少一個第二裸晶放置到一第二載體晶圓上，所述至少一個第一裸晶和所述至少一個第二裸晶各自具有功能性； 將所述至少一個第一裸晶各自與相對應的所述第二裸晶鍵合；以及 分別去除所述第一載體晶圓和所述第二載體晶圓，以各自形成包括所述多個第一裸晶中的至少一個第一裸晶和所述相對應的第二裸晶的多個鍵合半導體元件。
  2. 根據申請專利範圍第1項所述的方法，還包括： 在所述進行分割之前，在所述一個或多個元件晶圓上方形成相對應的一保護層；以及 利用所述相對應的保護層，對所述一個或多個元件晶圓進行分割，以各自形成在相對應的保護層部分區塊下方的所述多個裸晶。
  3. 根據申請專利範圍第2項所述的方法，其中： 所述第一載體晶圓和所述第二載體晶圓各自在與相對應裸晶接觸的表面上包括相對應的一黏著接合層；以及 將所述至少一個第一裸晶和所述至少一個第二裸晶放置到相對應的載體晶圓上包括：將所述至少一個第一裸晶和所述至少一個第二裸晶附著到所述相對應的黏著接合層，所述相對應的保護層的部分背對所述黏著接合層。
  4. 根據申請專利範圍第3項所述的方法，其中： 形成所述黏著接合層包括：在與所述相對應裸晶接觸的所述表面上形成多個黏合部分，所述多個黏合部分彼此接觸；以及 將所述至少一個第一裸晶和所述至少一個第二裸晶放置到所述相對應的載體晶圓上包括：將所述至少一個第一裸晶和所述至少一個第二裸晶附著到所述相對應的黏著接合層的相對應的黏合部分。
  5. 根據申請專利範圍第3項所述的方法，還包括在所述第一載體晶圓和所述第二載體晶圓中形成多個相對應的開口，其中： 形成所述黏著接合層包括：在所述開口中的各個開口的一底部形成一黏合部分；以及 將所述至少一個第一裸晶和所述至少一個第二裸晶附著到所述相對應的黏著接合層包括：將所述至少一個第一裸晶和所述至少一個第二裸晶各自放置到所述相對應的載體晶圓的相對應開口中。
  6. 根據申請專利範圍第3項所述的方法，還包括從各個所述至少一個第一裸晶和各個所述至少一個第二裸晶，去除所述相對應的保護層部分區塊。
  7. 根據申請專利範圍第6項所述的方法，還包括在去除所述相對應的保護層部分區塊之後，在各個所述至少一個第一裸晶和各個所述至少一個第二裸晶上執行相對應的一表面處理。
  8. 根據申請專利範圍第1項所述的方法，其中，所述鍵合包括一混合鍵合。
  9. 根據申請專利範圍第1項所述的方法，其中，放置所述至少一個第一裸晶包括：將所述至少一個第一裸晶均勻分佈地放置到所述第一載體晶圓上。
  10. 根據申請專利範圍第9項所述的方法，還包括將所述至少一個第一裸晶完全覆蓋地放置到所述第一載體晶圓上方。
  11. 一種用於鍵合的方法，包括： 對一個或多個元件晶圓進行分割，以獲得多個裸晶； 將所述多個裸晶中的至少一個第一裸晶放置到一第一載體晶圓中相對應的一第一開口中，其中，所述至少一個第一裸晶在所述第一載體晶圓上均勻排列分佈； 將所述至少一個第一裸晶與一第二載體晶圓上的一元件層鍵合；以及 分別去除所述第一載體晶圓和所述第二載體晶圓。
  12. 根據申請專利範圍第11項所述的方法，還包括將所述至少一個第一裸晶完全覆蓋地放置到所述第一載體晶圓上方。
  13. 根據申請專利範圍第11項所述的方法，還包括： 將所述多個裸晶中的至少一個第二裸晶放置到所述第二載體晶圓中相對應的一第二開口中，以形成所述元件層；以及 在所述鍵合之前，將所述第一載體晶圓和所述第二載體晶圓中的其中之一進行翻轉，以將各個所述至少一個第一裸晶與各個相對應的所述至少一個第二裸晶的其中一個對準。
  14. 根據申請專利範圍第13項所述的方法，還包括： 在所述一個或多個元件晶圓上方形成相對應的一保護層；以及 利用所述相對應的保護層，對所述一個或多個元件晶圓進行分割，以各自形成在相對應的保護層部分區塊下方的多個第一裸晶和多個第二裸晶。
  15. 根據申請專利範圍第14項所述的方法，還包括： 在所述第一載體晶圓中形成所述第一開口，並且在所述第二載體晶圓中形成所述第二開口； 在所述第一開口和第二開口中的每一個的底部形成一黏合部分；以及 將所述至少一個第一裸晶和所述至少一個第二裸晶各自附著到相對應開口中的相對應的所述黏合部分。
  16. 根據申請專利範圍第11項所述的方法，其中，所述鍵合包括一混合鍵合。
  17. 一種用於鍵合的結構，包括： 在一第一載體晶圓中的多個第一開口； 在所述多個第一開口中的每一個的底部上的一第一黏合部分；以及 被附著到所述多個第一開口中的每一個中的所述第一黏合部分的一第一裸晶。
  18. 根據申請專利範圍第17所述的結構，還包括： 在一第二載體晶圓中的多個第二開口； 在所述多個第二開口中的每一個的底部上的一第二黏合部分；以及 被附著到所述多個第二開口中的每一個中的所述第二黏合部分的一第二裸晶，其中，多個第一裸晶的一頂表面鍵合到多個第二裸晶的一頂表面，進而形成多個鍵合半導體元件。
  19. 根據申請專利範圍第18所述的結構，其中，所述多個鍵合半導體元件在所述第一載體晶圓和所述第二載體晶圓上方均勻分佈。
  20. 根據申請專利範圍第19所述的結構，其中，所述多個鍵合半導體元件完全覆蓋在所述第一載體晶圓和所述第二載體晶圓上方。
TW108144048A 2019-10-12 2019-12-03 用於裸晶對裸晶進行鍵合的方法和結構 TWI722692B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/110727 WO2021068225A1 (en) 2019-10-12 2019-10-12 Methods and structures for die-to-die bonding
WOPCT/CN2019/110727 2019-10-12

Publications (2)

Publication Number Publication Date
TWI722692B TWI722692B (zh) 2021-03-21
TW202115795A true TW202115795A (zh) 2021-04-16

Family

ID=69753522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144048A TWI722692B (zh) 2019-10-12 2019-12-03 用於裸晶對裸晶進行鍵合的方法和結構

Country Status (6)

Country Link
US (1) US11798914B2 (zh)
JP (1) JP7378503B2 (zh)
KR (1) KR102612976B1 (zh)
CN (2) CN110892521B (zh)
TW (1) TWI722692B (zh)
WO (1) WO2021068225A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7378503B2 (ja) * 2019-10-12 2023-11-13 長江存儲科技有限責任公司 ダイ同士の接合のための方法および構造
EP4287243A4 (en) * 2021-03-10 2024-08-21 Changxin Memory Tech Inc SEMICONDUCTOR STRUCTURE AND METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE
US12068284B2 (en) * 2021-03-22 2024-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interconnect structures with integrated circuits
US11978723B2 (en) * 2021-03-31 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interconnect structures in three-dimensional integrated circuits
US20230394113A1 (en) * 2022-06-07 2023-12-07 Yangtze Memory Technologies Co., Ltd. Wafer pattern identification system and method
US20240170452A1 (en) * 2022-11-22 2024-05-23 Applied Materials, Inc. Method for collective dishing of singulated dies
CN117042451B (zh) * 2023-10-08 2024-02-02 芯盟科技有限公司 半导体结构及其形成方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887769B2 (en) * 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US7700410B2 (en) * 2007-06-07 2010-04-20 International Business Machines Corporation Chip-in-slot interconnect for 3D chip stacks
JP5104495B2 (ja) * 2008-04-08 2012-12-19 株式会社ニコン 積層半導体素子製造方法および積層半導体素子製造装置
US8242543B2 (en) 2009-08-26 2012-08-14 Qualcomm Incorporated Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers
US8378480B2 (en) * 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies
CN101863449B (zh) * 2010-06-21 2012-05-23 东南大学 具有红外线聚焦功能的mems红外传感器的封装方法
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
US8461017B2 (en) * 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
JP2012114214A (ja) * 2010-11-24 2012-06-14 Elpida Memory Inc 半導体装置及びその製造方法
WO2013007029A1 (en) * 2011-07-14 2013-01-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Chip-on-package structure for multiple die stacks
US20130285259A1 (en) * 2012-04-30 2013-10-31 Caleb C. Han Method and system for wafer and strip level batch die attach assembly
JP6212720B2 (ja) 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US10224307B2 (en) * 2015-07-14 2019-03-05 Goertek, Inc. Assembling method, manufacturing method, device and electronic apparatus of flip-die
US9640498B1 (en) * 2015-10-20 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out (InFO) package structures and methods of forming same
US9881896B2 (en) * 2015-12-17 2018-01-30 International Business Machines Corporation Advanced chip to wafer stacking
US10446532B2 (en) * 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10163675B2 (en) * 2016-06-24 2018-12-25 Invensas Corporation Method and apparatus for stacking devices in an integrated circuit assembly
US10515837B2 (en) * 2017-04-13 2019-12-24 Raytheon Company Method of wafer bonding of dissimilar thickness die
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
CN107123604A (zh) * 2017-06-01 2017-09-01 中芯长电半导体（江阴）有限公司 一种双面成型的封装方法
TWI618160B (zh) * 2017-06-19 2018-03-11 Semiconductor device having a multi-wafer stack, a gold bond wire, and a fan-out type RDL layer Low cost manufacturing method
CN108336037B (zh) * 2017-09-30 2022-02-11 中芯集成电路（宁波）有限公司 一种晶圆级系统封装结构和电子装置
JP7005281B2 (ja) 2017-10-31 2022-01-21 株式会社ディスコ 被加工物の加工方法
US10312201B1 (en) * 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond
CN109659267B (zh) * 2018-12-21 2021-04-23 中芯集成电路（宁波）有限公司 半导体器件制作方法
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
JP7328344B2 (ja) * 2019-04-30 2023-08-16 長江存儲科技有限責任公司 三次元メモリデバイス
US11069608B2 (en) * 2019-08-22 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
JP7378503B2 (ja) * 2019-10-12 2023-11-13 長江存儲科技有限責任公司 ダイ同士の接合のための方法および構造

Also Published As

Publication number Publication date
TWI722692B (zh) 2021-03-21
CN112530863B (zh) 2023-10-10
US11798914B2 (en) 2023-10-24
JP7378503B2 (ja) 2023-11-13
CN112530863A (zh) 2021-03-19
CN110892521B (zh) 2021-01-29
WO2021068225A1 (en) 2021-04-15
JP2022535235A (ja) 2022-08-05
KR20210154835A (ko) 2021-12-21
CN110892521A (zh) 2020-03-17
KR102612976B1 (ko) 2023-12-13
US20210111150A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
US11699657B2 (en) Three-dimensional memory devices having a plurality of NAND strings located between a substrate and a single crystalline silicon layer
TWI722692B (zh) 用於裸晶對裸晶進行鍵合的方法和結構
US11805646B2 (en) Three-dimensional memory devices and methods for forming the same
US20210265377A1 (en) Embedded pad structures of three-dimensional memory devices
US10748851B1 (en) Hybrid bonding using dummy bonding contacts and dummy interconnects
EP3916784B1 (en) Three-dimensional memory devices and methods for forming the same
TWI804314B (zh) 半導體裝置與三維記憶體裝置
TW202002179A (zh) 具有遮罩層的三維記憶體元件以及其製造方法
US11462503B2 (en) Hybrid bonding using dummy bonding contacts
US20230307413A1 (en) Methods for multi-wafer stacking and dicing
US11450637B2 (en) Methods for bonding semiconductor structures and semiconductor devices thereof