TW202111560A - 積體電路、匯流排系統及排程方法 - Google Patents

積體電路、匯流排系統及排程方法 Download PDF

Info

Publication number
TW202111560A
TW202111560A TW108132900A TW108132900A TW202111560A TW 202111560 A TW202111560 A TW 202111560A TW 108132900 A TW108132900 A TW 108132900A TW 108132900 A TW108132900 A TW 108132900A TW 202111560 A TW202111560 A TW 202111560A
Authority
TW
Taiwan
Prior art keywords
alert
warning
handshaking
slave
pin
Prior art date
Application number
TW108132900A
Other languages
English (en)
Other versions
TWI719633B (zh
Inventor
邱康富
黃之鴻
邱俊瑋
張豪揚
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW108132900A priority Critical patent/TWI719633B/zh
Priority to CN202010020640.4A priority patent/CN112486899B/zh
Priority to US17/010,401 priority patent/US11321258B2/en
Application granted granted Critical
Publication of TWI719633B publication Critical patent/TWI719633B/zh
Publication of TW202111560A publication Critical patent/TW202111560A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本發明提供一種積體電路。該積體電路包括一特定接腳、一輸出電路、一電壓偵測器以及一控制器。該輸出電路耦接於該特定接腳。該電壓偵測器耦接於該特定接腳，並從該特定接腳得到一偵測電壓值。相應於一警示需求，該控制器根據該偵測電壓值而提供一控制信號至該輸出電路，以便控制該輸出電路是否傳送一警示信號至該特定接腳。當該控制信號指示該積體電路是操作在一擋住模式時，該輸出電路阻擋該警示信號被傳送至該特定接腳。當該控制信號指示該積體電路是操作在一傳遞模式時，該輸出電路傳送該警示信號至該特定接腳。

Description

積體電路、匯流排系統及排程方法
本發明係有關於一種匯流排系統，且特別係有關於一種具有複數從屬元件之匯流排系統。
以往在電腦系統中，晶片組如南橋晶片(south bridge chip)是藉由低接腳數(Low Pin Count，LPC)介面來與其他的電路模組，例如具不同功能的系統單晶片(System-on-a-chip，SoC)相電性連接。透過低接腳數介面連接的這些外接電路模組可分配到不同的獨立位址，南橋晶片可因此以一對多的方式和外接電路模組通訊。然而近年來，部分新提出的匯流排架構，例如增強序列週邊設備介面(Enhanced Serial Peripheral Interface，eSPI)匯流排，僅允許晶片組和外接電路模組間以一對一的機制通訊。
因此，需要一種能排程多個電路模組之匯流排的機制。
本發明提供一種積體電路。該積體電路包括一特定接腳、一輸出電路、一電壓偵測器以及一控制器。該輸出電路耦接於該特定接腳。該電壓偵測器耦接於該特定接腳，並從該特定接腳得到一偵測電壓值。相應於一警示需求，該控制器根據該偵測電壓值而提供一控制信號至該輸出電路，以便控制該輸出電路是否傳送一警示信號至該特定接腳。當該控制信號指示該積體電路是操作在一擋住模式時，該輸出電路阻擋該警示信號被傳送至該特定接腳。當該控制信號指示該積體電路是操作在一傳遞模式時，該輸出電路傳送該警示信號至該特定接腳。
再者，本發明提供一種匯流排系統。該匯流排系統包括一主控元件、一匯流排以及複數從屬元件。該等從屬元件經由該匯流排電性連接於該主控元件。每一該從屬元件包括一警示交握接腳，以及該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起。當該等從屬元件之至少一者操作在一擋住模式時，該等從屬元件之至少該者不會經由所對應之該警示交握接腳驅動該警示交握控制線。
再者，本發明提供排程方法，適用於一匯流排系統之複數從屬元件之一者。該等從屬元件是經由一匯流排電性連接於一主控元件，其中每一該從屬元件包括一警示交握接腳，且該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起。該排程方法包括：經由該警示交握接腳，得到該警示交握控制線之一偵測電壓值；以及，相應於一警示需求，根據該偵測電壓值判斷是否經由該警示交握接腳傳送一警示信號至該警示交握控制線。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
第1圖係顯示根據本發明一些實施例所述之匯流排系統1。匯流排系統1包括主控(master)元件10、匯流排12以及複數從屬(slave)元件14A-14D。在一些實施例中，主控元件10是南橋晶片。在一些實施例中，主控元件10可電性連接於一電腦系統(未顯示)的處理模組20，以便相應於處理模組20的指令而經由匯流排12與從屬元件14A-14D進行資料存取。在一些實施例中，處理模組20可電性連接於電腦系統的記憶體22，以便根據不同應用程式的需求來存取記憶體22。在一些實施例中，匯流排12為增強序列週邊設備介面(Enhanced Serial Peripheral Interface，eSPI)匯流排。主控元件10是經由匯流排12而電性連接於從屬元件14A-14D。此外，主控元件10是以一對一機制與從屬元件14A-14D通訊，而從屬元件14A-14D是根據仲裁機制與主控元件10進行通訊。值得注意的是，從屬元件14A-14D的數量僅是個例子，並非用以限定本發明。
第2圖係顯示根據本發明一些實施例所述之第1圖中匯流排系統1之連接配置圖。在此實施例中，匯流排12包括重置信號線eSPI_RST、晶片選擇(chip select)信號線eSPI_CS、時脈信號eSPI_CLK以及輸入輸出信號線eSPI_IO。主控元件10是藉由晶片選擇信號線eSPI_CS與從屬元件14A-14D以一對一機制來進行通訊。此外，透過仲裁機制，從屬元件14A-14D可經由輸入輸出信號線eSPI_IO與主控元件10進行通訊(例如傳輸資料與指令)。當主控元件10經由匯流排12與從屬元件14A-14D進行通訊時，時脈信號eSPI_CLK可做為參考時脈。
一般來說，根據晶片選擇信號線eSPI_CS的運作機制，主控元件10僅能選擇單一元件進行通訊。然而，藉由使用仲裁機制，於匯流排系統1中單一時間僅由從屬元件14A-14D之一者與主控元件10進行回應。因此，在主控元件10仍以一對一通訊機制運作的情形下，匯流排12可對應一個晶片選擇信號線eSPI_CS而連接從屬元件14A-14D進行通訊，因而可提高匯流排系統1的擴充性。
在第2圖中，從屬元件14A-14D包括位址區段選擇接腳18A-18D、位址進入選擇接腳16A-16D以及警示交握(handshake)接腳Alert_1-Alert_4。從屬元件14A-14D所對應的位址可藉由位址區段選擇接腳18A-18D以及位址進入選擇接腳16A-16D所接收的電壓準位的組合來進行配置，以使從屬元件14A-14D具有互異的位址區段。例如，從屬元件14A與14C的位址區段選擇接腳18A及18C是耦接於接地端GND，以對應於第一位址區段。從屬元件14A與14C的位址進入選擇接腳16A及16C分別耦接於接地端GND以及電源VDD，以分別對應不同的位址進入碼，例如分別對應於第一位址區段的第一位址及第二位址。此外，從屬元件14B與14D的位址區段選擇接腳18B及18D是耦接於電源VDD，以對應於第二位址區段。從屬元件14B與14D的位址進入選擇接腳16B及16D分別耦接於接地端GND以及電源VDD，以分別對應不同的位址進入碼，例如分別對應於第二位址區段的第一位址及第二位址。
從屬元件14A-14D的警示交握接腳Alert_1-Alert_4是彼此電性連接至警示交握控制線ALERT_HAND。在此實施例中，警示交握控制線ALERT_HAND是經由上拉(pull-up)電阻R而電性連接至電源VDD，以使警示交握控制線ALERT_HAND為高電壓位準(例如高邏輯信號“H”)。此外，從屬元件14A-14D內的控制器145A-145D可藉由控制所對應之警示交握接腳Alert_1-Alert_4為低電壓位準(例如低邏輯信號“L”)，來驅動警示交握控制線ALERT_HAND，以使警示交握控制線ALERT_HAND為低電壓位準。於是，每一從屬元件14A-14D可藉由控制警示交握控制線ALERT_HAND的電壓位準，來取得主動和主控元件10通訊的權利。警示交握接腳Alert_1-Alert_4為雙向輸入/輸出接腳(bi-directional input/output)，且在輸出模式下為汲極開路(open drain)。
在一些實施例中，警示交握控制線ALERT_HAND是經由下拉(pull-down)電阻(未顯示)而電性連接至接地端GND，以使警示交握控制線ALERT_HAND為低電壓位準(例如低邏輯信號“L”)。於是，從屬元件14A-14D內的控制器145A-145D可藉由控制所對應之警示交握接腳Alert_1-Alert_4為高電壓位準(例如高邏輯信號“L”)，來驅動警示交握控制線ALERT_HAND，以使警示交握控制線ALERT_HAND為高電壓位準。因此，每一從屬元件14A-14D可藉由控制警示交握控制線ALERT_HAND的電壓位準，來取得主動和主控元件10通訊的權利。
第3圖係顯示根據本發明一些實施例所述之從屬元件14_1。從屬元件14_1包括警示交握接腳Alert、電壓偵測器130、控制器145以及輸出電路150_1。電壓偵測器130以及輸出電路150_1電性連接於警示交握接腳Alert。此外，控制器145會提供控制信號Ctrl_Block至輸出電路150_1，用以通知輸出電路150_1，從屬元件14_1是操作在擋住(block)模式或是傳遞模式。
在第3圖中，中斷需求Alert_REQ是表示從屬元件14_1欲與第2圖之主控元件10進行通訊。在一些實施例中，中斷需求Alert_REQ是由從屬元件14_1內的其他電路(未顯示)所提供。在一些實施例中，中斷需求Alert_REQ是由控制器145所產生。當接收到中斷需求Alert_REQ時，控制器145會提供控制信號Ctrl_REQ至輸出電路150_1，以便經由輸出電路150_1將控制信號Ctrl_REQ傳送到警示交握接腳Alert，以驅動警示交握控制線ALERT_HAND。在驅動警示交握控制線ALERT_HAND之後，控制器145更經由電壓偵測器130來偵測/量測警示交握接腳Alert，以得到警示交握控制線ALERT_HAND的偵測電壓值DET。接著，控制器145會根據偵測電壓值DET來判斷警示交握控制線ALERT_HAND是否被其他從屬元件所驅動。舉例來說，當警示交握控制線ALERT_HAND的偵測電壓值DET小於電源VDD的電源電壓位準時，控制器145可判斷出警示交握控制線ALERT_HAND已被其他從屬元件所驅動。反之，當警示交握控制線ALERT_HAND的偵測電壓值DET大體上相同於電源VDD的電源電壓位準時，控制器145可判斷出警示交握控制線ALERT_HAND未被其他從屬元件所驅動。在確定警示交握控制線ALERT_HAND未被其他從屬元件所驅動之後，控制器145會提供控制信號Ctrl_Alert至輸出電路150_1。當控制信號Ctrl_Block指示從屬元件14_1是操作在擋住模式時，輸出電路150_1不會將控制信號Ctrl_Alert傳送到警示交握接腳Alert，即控制信號Ctrl_Alert會被擋住。於是，從屬元件14_1無法經由警示交握接腳Alert來驅動警示交握控制線ALERT_HAND。反之，當控制信號Ctrl_Block指示從屬元件14_1是操作在傳遞模式時，輸出電路150_1會將控制信號Ctrl_Alert傳送到警示交握接腳Alert，以便驅動警示交握控制線ALERT_HAND。於是，從屬元件14_1便可與第2圖之主控元件10進行通訊(例如處理中斷需求)。在完成與主控元件10的通訊之後，控制器145會停止提供控制信號Ctrl_Alert至輸出電路150_1。於是，從屬元件14_1不會經由警示交握接腳Alert來驅動警示交握控制線ALERT_HAND，即停止驅動警示交握控制線ALERT_HAND。
在第3圖中，電壓偵測器130可經由警示交握接腳Alert對警示交握控制線ALERT_HAND進行偵測/量測，以得到警示交握控制線ALERT_HAND的偵測電壓值DET。此外，輸出電路150_1包括邏輯電路152以及154。在此實施例中，邏輯電路152可以是及邏輯閘(AND gate)，而邏輯電路154可以是或邏輯閘(OR gate)。邏輯電路152可根據控制信號Ctrl_Alert與控制信號Ctrl_REQ來控制警示交握接腳Alert。邏輯電路154可根據控制信號Ctrl_Block來決定是否提供控制信號Ctrl_Alert至邏輯電路152。如先前所描述，當控制信號Ctrl_Block指示從屬元件14_1是操作在擋住模式時，邏輯電路154不會提供控制信號Ctrl_Alert至邏輯電路152。反之，當控制信號Ctrl_Block指示從屬元件14_1是操作在傳遞模式時，邏輯電路154會提供控制信號Ctrl_Alert至邏輯電路152。值得注意的是，邏輯電路152與154僅作為例子，並未用以限定本發明。
第4圖係顯示根據本發明一些實施例所述之匯流排系統1之排程控制方法的流程圖。第4圖之排程控制方法可由匯流排系統1中從屬元件14A-14D之每一控制器145A-145D所執行。第5圖係顯示警示交握控制線ALERT_HAND的示範波形圖，用以說明從屬元件14A-14D根據第4圖之排程控制方法來驅動警示交握控制線ALERT_HAND的操作。此外，第5圖所顯示之時脈信號clk1-clk4與警示交握控制線ALERT_HAND的波形僅是個例子，並非用以限定本發明。
同時參考第4圖與第5圖，從屬元件14A-14D是使用相同頻率之時脈信號clk1-clk4來作為控制器145A-145D的計數依據。在一些實施例中，時脈信號clk1-clk4具有相同的相位。在一些實施例中，時脈信號clk1-clk4具有不同的相位。時脈信號clk1-clk4具有相同的頻率，因此時脈信號clk1-clk4具有相同的時間週期。在一些實施例中，控制器145A-145D是根據時脈信號clk1-clk4的上升邊緣(rising edge)而進行計數或監看。在一些實施例中，控制器145A-145D是根據時脈信號clk1-clk4的下降邊緣(falling edge)而進行計數或監看。
首先，控制器145A-145D會控制從屬元件14A-14D進入待機等待階段(idle wait stage)ST_IdleWait(步驟S410)。在待機等待階段ST_IdleWait中，每一從屬元件14A-14D的控制器145A-145D會控制所對應之警示交握接腳Alert_1-Alert_4為輸入模式，以便監看警示交握控制線ALERT_HAND是否被任一從屬元件14A-14D所驅動，例如警示交握控制線ALERT_HAND由高電壓位準改變為低電壓位準。
在待機等待階段ST_IdleWait中，當任一從屬元件14A-14D的控制器145A-145D接收到中斷需求Alert_REQ時，匯流排系統1會進入同步階段ST_Sync。當匯流排系統1進入同步階段ST_Sync後，有中斷需求的從屬元件會控制其警示交握接腳為輸出模式並輸出低電壓位準，以驅動警示交握控制線ALERT_HAND超過特定數量的時脈週期(例如驅動3個時脈週期以上)，以便讓匯流排系統1的其他從屬元件能分辨出匯流排系統1進入同步階段ST_Sync而非其他階段(例如分發階段ST_Ass)。
例如，在時間點t11，從屬元件14A的控制器145A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1，例如經由第3圖的輸出電路150_1，以便驅動警示交握控制線ALERT_HAND。於是，警示交握控制線ALERT_HAND會由高電壓位準改變為低電壓位準。接著，在時間點t12，從屬元件14B的控制器145B會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_2，例如經由第3圖的輸出電路150_1，以便驅動警示交握控制線ALERT_HAND。
當警示交握控制線ALERT_HAND被驅動超過3個時脈週期之後，有中斷需求的從屬元件(例如14A與14B)會停止驅動警示交握控制線ALERT_HAND，並控制其警示交握接腳Alert_1與Alert_2為輸入模式，以監看警示交握控制線ALERT_HAND。同時地，匯流排系統1的其他從屬元件(例如14C與14D)也會偵測到警示交握控制線ALERT_HAND恢復為高電壓位準，於是所有從屬元件同時進入同步結束階段ST_SyncEnd(在時間點t13)。
在同步結束階段ST_SyncEnd中，每一控制器145A-145D會等待至少一個時脈週期，以確保匯流排系統1的每一從屬元件14A-14D皆完成同步階段ST_Sync，然後控制器145A-145D會控制從屬元件14A-14D從同步結束階段ST_SyncEnd進入分發階段ST_Ass。
在分發階段ST_Ass中，每一從屬元件14A-14D會在每一分發週期(assignment period)中經由所對應之警示交握接腳Alert_1-Alert_4來監看警示交握控制線ALERT_HAND的狀態。在分發階段ST_Ass中，每一從屬元件14A-14D具有相同時間週期的分發週期。在此實施例中，每一分發週期具有8個時脈週期。此外，每一分發週期可劃分成4個階段(phase)PH1-PH4，而每一階段包括2個時脈週期。在分發階段ST_Ass中，每一從屬元件14A-14D是依據階段PH1-PH4來分別執行相對應之操作。在此實施例中，從屬元件14A是對應於階段PH1、從屬元件14B是對應於階段PH2、從屬元件14C是對應於階段PH3(未顯示)，而從屬元件14D是對應於階段PH4(未顯示)。藉由指派分發週期中所對應的階段，可進一步對從屬元件14A-14D設定驅動警示交握控制線ALERT_HAND的優先性。例如，在每一分發週期中，階段PH1是對應於第一個和第二個時脈週期、階段PH2是對應於第三個和第四個時脈週期、階段PH3是對應於第五個和第六個時脈週期，以及階段PH4是對應於第七個和第八個時脈週期。因此，對應於階段PH1的從屬元件14A具有驅動警示交握控制線ALERT_HAND的最高優先性，而對應於階段PH4的從屬元件14D具有驅動警示交握控制線ALERT_HAND的最低優先性。
在一些實施例中，從屬元件14A-14D與階段PH1-PH4的對應關係是由第2圖之位址區段選擇接腳18A-18D與位址進入選擇接腳16A-16D所決定。在其他實施例中，可使用其他硬體或是軟體的設定來決定從屬元件14A-14D與階段PH1-PH4的對應關係。在第5圖中，從屬元件14A-14D是依據其內部之時脈信號clk1-clk4的上升邊緣來計數分發週期中的時脈週期並進行監看(如箭頭512、514所表示)。
在分發階段ST_Ass中，若任一從屬元件與主控元件10進行通訊的話，則該從屬元件僅能在分發週期中所對應的階段內有權力能驅動警示交握控制線ALERT_HAND。以從屬元件14A作為例子來說明，當從屬元件14A與主控元件10進行通訊的話，則從屬元件14A僅能在分發週期的階段PH1中有權力能驅動警示交握控制線ALERT_HAND。具體而言，當從屬元件14A與主控元件10進行通訊時，從屬元件14A的控制器145A會在階段PH1中控制警示交握接腳Alert_1為輸出模式，並輸出控制信號Ctrl_Alert以驅動警示交握控制線ALERT_HAND，即控制警示交握控制線ALERT_HAND為低電壓位準。若從屬元件14A不需與主控元件10進行通訊，則從屬元件14A的控制器145A會在階段PH1中控制警示交握接腳Alert_1為輸入模式，即不驅動警示交握控制線ALERT_HAND。
在分發週期的階段PH2-PH4中，從屬元件14A是藉由監看警示交握控制線ALERT_HAND的電壓位準，以判斷主控元件10是否與從屬元件14B-14D進行通訊。換言之，在階段PH2-PH4中，從屬元件14A的控制器145A會控制警示交握接腳Alert_1為輸入模式。例如，在分發週期中，從屬元件14A會在階段PH2(如箭頭512所顯示)經由警示交握接腳Alert_1來監看警示交握控制線ALERT_HAND的電壓位準，以判斷從屬元件14B是否與主控元件10進行通訊。假如從屬元件14A在階段PH2中偵測到警示交握控制線ALERT_HAND為高電壓位準，則控制器145A會判斷從屬元件14B並未與主控元件10進行通訊。假如從屬元件14A在階段PH2中偵測到警示交握控制線ALERT_HAND為低電壓位準，則控制器145A會判斷從屬元件14B正與主控元件10進行通訊。
在第5圖中，藉由監看所對應之階段之外的其他階段，每一從屬元件14A-14D可判斷出是哪一個從屬元件正與主控元件10進行通訊。此外，藉由監看每一階段中間的上升邊緣(如箭頭512所顯示)或是下降邊緣(未顯示)，則可避免因為時脈信號clk1-clk4之相位偏差所引起的時間差。
參考回第4圖，當任一從屬元件14A-14D的控制器145A-145D偵測到警示交握控制線ALERT_HAND有中斷需求Alert_REQ存在時，例如進入同步階段ST_Sync(步驟S420)，每一控制器145A-145D更判斷所對應之從屬元件14A-14D是否操作在擋住模式(步驟S430)。假如從屬元件是操作在傳遞模式，則判斷在分發階段ST_Ass中警示交握控制線ALERT_HAND是否被其他從屬元件所驅動(步驟S440)。假如警示交握控制線ALERT_HAND被其他從屬元件所驅動，則該從屬元件會返回待機等待階段(步驟S410)。假如警示交握控制線ALERT_HAND未被其他從屬元件所驅動，則該從屬元件會在所對應的階段(例如PH1-PH4)來驅動警示交握控制線ALERT_HAND(步驟S450)，以便與主控元件10進行通訊。在完成與主控元件10進行通訊之後，該從屬元件會從傳遞模式進入擋住模式(步驟S460)，並返回待機等待階段(步驟S410)。
另一方面，在步驟S430中，假如該從屬元件是操作在擋住模式，則該從屬元件在分發階段ST_Ass中不驅動警示交握控制線ALERT_HAND(步驟S470)，即擋住控制信號Ctrl_Alert被傳送至該警示交握接腳。接著，該從屬元件更判斷在分發階段ST_Ass中警示交握控制線ALERT_HAND是否被其他從屬元件所驅動(步驟S480)。假如警示交握控制線ALERT_HAND被其他從屬元件所驅動，則該從屬元件會返回待機等待階段(步驟S410)。假如警示交握控制線ALERT_HAND未被其他從屬元件所驅動，則該從屬元件會從擋住模式進入傳遞模式(步驟S490)，並返回待機等待階段(步驟S410)。
參考回第5圖，在分發階段ST_Ass中，操作在傳遞模式下且具有最高優先權的從屬元件14A會取得警示交握控制線ALERT_HAND的控制權，以便與主控元件10通訊。例如，在時間點t14，警示交握控制線ALERT_HAND會在從屬元件14A之分發週期中的階段PH1變為低電壓位準。於是，從屬元件14A可取得與主控元件10進行通訊的權力。接著，其他從屬元件14B-14D會在分發週期之階段PH1中偵測到警示交握控制線ALERT_HAND為低電壓位準。於是，從屬元件14B-14D可得知對應於階段PH1的從屬元件14A與主控元件10正在進行通訊(例如處理中斷需求)。在此實施例中，控制信號Ctrl_Block1- Ctrl_Block4是分別指示從屬元件14A-14D是否操作在擋住模式下。例如，當控制信號Ctrl_Block1為低邏輯位準時，從屬元件14A是操作在傳遞模式，以及當控制信號Ctrl_Block1為高邏輯位準時，從屬元件14A是操作在擋住模式。值得注意的是，控制信號Ctrl_Block1- Ctrl_Block4的邏輯位準僅是個例子，並非用以限定本發明。
當從屬元件14A與主控元件10正在進行通訊時，從屬元件14A會經由其輸入輸出信號線eSPI_IO1提供事件警示信號alert至匯流排12的輸入輸出信號線eSPI_IO，以便傳送事件警示信號alert至主控元件10。事件警示信號alert是表示從屬元件14A對主控元件10要求通訊的請求信號。當偵測到從屬元件14A驅動警示交握控制線ALERT_HAND時，其他的從屬元件14B-14D如果欲與主控元件10進行通訊，則會將事件訊息進行儲存，以待之後取得警示交握控制線ALERT_HAND的控制權時再與主控元件10通訊。
當從屬元件14A與主控元件10進行通訊時，從屬元件14A會在分發階段ST_Ass之每一分發週期的階段PH1來驅動警示交握控制線ALERT_HAND，直到與主控元件10結束通訊。在與主控元件10結束通訊之後，從屬元件14A會停止在分發週期的階段PH1驅動警示交握控制線ALERT_HAND，於是全部的從屬元件14A-14D會進入待機等待階段ST_IdleWait(在時間點t15)。如先前所描述，在待機等待階段ST_IdleWait中，每一從屬元件14A-14D的控制器145A-145D會控制所對應之警示交握接腳Alert_1-Alert_4為輸入模式，以便監看警示交握控制線ALERT_HAND是否被任一從屬元件14A-14D所驅動。此外，在進入待機等待階段ST_IdleWait之前，從屬元件14A會從傳遞模式切換至擋住模式，即控制信號Ctrl_Block1會從低邏輯位準改變成高邏輯位準。
接著，在時間點t16，操作在擋住模式之從屬元件14A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1並在時脈信號clk1的3個時脈週期內輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。此外，在時間點t17，從屬元件14B亦會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_2，以驅動警示交握控制線ALERT_HAND。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。
因為從屬元件14A是操作在擋住模式，所以從屬元件14A不會在分發階段ST_Ass中驅動警示交握控制線ALERT_HAND。換言之，從屬元件14A會將自己的優先權擋住，即從屬元件14A不會佔用警示交握控制線ALERT_HAND。於是，警示交握控制線ALERT_HAND便可釋放給其他從屬元件14B-14D使用。接著，具有較高優先權的從屬元件14B可在其分發週期的階段PH2中有權力能驅動警示交握控制線ALERT_HAND。在分發階段ST_Ass中，操作在傳遞模式(即控制信號Ctrl_Block2為低邏輯位準)的從屬元件14B會在階段PH2中控制警示交握接腳Alert_2為輸出模式並輸出控制信號Ctrl_Alert，以驅動警示交握控制線ALERT_HAND，並進行後續通訊。當從屬元件14B與主控元件10正在進行通訊時，從屬元件14B會經由其輸入輸出信號線eSPI_IO2提供事件警示信號alert至匯流排12的輸入輸出信號線eSPI_IO，以便傳送事件警示信號alert至主控元件10。當從屬元件14B與主控元件10結束通訊之後，從屬元件14B停止在分發週期中驅動警示交握控制線ALERT_HAND，於是全部的從屬元件14A-14D會進入待機等待階段ST_IdleWait(在時間點t18)。此外，在進入待機等待階段ST_IdleWait之前，從屬元件14B會從傳遞模式切換至擋住模式，即控制信號Ctrl_Block2會從低邏輯位準改變成高邏輯位準。
第6圖係顯示警示交握控制線ALERT_HAND的示範波形圖，用以說明從屬元件14A-14D根據第4圖之排程控制方法來驅動警示交握控制線ALERT_HAND的操作。同時參考第4圖與第6圖，首先，控制器145A-145D會控制從屬元件14A-14D進入待機等待階段ST_IdleWait(步驟S410)。此時，從屬元件14A與14B是操作在擋住模式，而從屬元件14C與14D是操作在傳遞模式。接著，在時間點t21，操作在擋住模式(即控制信號Ctrl_Block1為高邏輯位準)之從屬元件14A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1並在時脈信號clk1的3個時脈週期內輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。
如先前所描述，因為從屬元件14A是操作在擋住模式，所以從屬元件14A不會在在分發階段ST_Ass中驅動警示交握控制線ALERT_HAND(步驟S470)。再者，從屬元件14A會判斷警示交握控制線ALERT_HAND是否在分發階段ST_Ass中被其他從屬元件所驅動(步驟S480)。在分發階段ST_Ass中，當警示交握控制線ALERT_HAND被其他從屬元件驅動時，匯流排系統1會返回待機等待階段ST_IdleWait(步驟S410)。此外，當分發階段ST_Ass結束時(在時間點t22)，從屬元件14A與14B會從擋住模式切換至傳遞模式，即控制信號Ctrl_Block1與Ctrl_Block2會從高邏輯位準改變成低邏輯位準。換言之，當執行在擋住模式的任一從屬元件需要再次與主控元件10進行通訊時，該從屬元件需要先經由警示交握控制線ALERT_HAND發出中斷需求Alert_REQ，並判斷警示交握控制線ALERT_HAND是否被其他從屬元件所驅動。若警示交握控制線ALERT_HAND沒有被其他從屬元件所驅動，則該從屬元件會解除警示交握接腳的擋住狀態，以便能繼續透過警示交握接腳來驅動警示交握控制線ALERT_HAND。
在時間點t24，操作在傳遞模式(即控制信號Ctrl_Block1為低邏輯位準)之從屬元件14A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1並在時脈信號clk1的3個時脈週期內輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。在分發階段ST_Ass中，警示交握控制線ALERT_HAND會在從屬元件14A之分發週期中的階段PH1變為低電壓位準。於是，從屬元件14A可再次取得與主控元件10進行通訊的權力。相同地，在與主控元件10結束通訊之後，從屬元件14A不會在分發週期的階段PH1驅動警示交握控制線ALERT_HAND，於是全部的從屬元件14A-14D會進入待機等待階段ST_IdleWait(在時間點t25)。如先前所描述，在進入待機等待階段ST_IdleWait之前，從屬元件14A會從傳遞模式切換至擋住模式，即控制信號Ctrl_Block1會從低邏輯位準改變成高邏輯位準。
第7A-7C圖係顯示警示交握控制線ALERT_HAND的示範波形圖，用以說明匯流排系統1中從屬元件14A-14D根據第4圖之排程控制方法來驅動警示交握控制線ALERT_HAND的操作。
在第7A圖中，從屬元件14A-14D初始是操作在傳遞模式下。接著，在時間點t31，從屬元件14A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1並在時脈信號clk1的3個時脈週期內輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。接著，在時間點t32，從屬元件14B會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_2，以驅動警示交握控制線ALERT_HAND。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。
在時間點t33，具有較高優先權之從屬元件14A會在分發週期中的階段PH1控制警示交握控制線ALERT_HAND為低電壓位準。於是，從屬元件14A可取得與主控元件10進行通訊的權力。此外，從屬元件14B-14D會在各自分發週期之階段PH1中偵測到警示交握控制線ALERT_HAND為低電壓位準。於是，從屬元件14B-14D可得知對應於階段PH1的從屬元件14A與主控元件10正在進行通訊(例如處理中斷需求)。在完成與主控元件10的通訊之後，從屬元件14A會從傳遞模式切換至擋住模式(在時間點t34)，即控制信號Ctrl_Block1會從低邏輯位準改變成高邏輯位準。接著，從屬元件14A-14D會進入待機等待階段ST_IdleWait。
在時間點t35，操作在擋住模式之從屬元件14A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1並在時脈信號clk1的3個時脈週期內輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。此外，在時間點t36，從屬元件14B與14C亦會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_2和Alert_3，以驅動警示交握控制線ALERT_HAND。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。
在分發階段ST_Ass中，從屬元件14A是操作在擋住模式，所以不會佔用警示交握控制線ALERT_HAND。於是。可將警示交握控制線ALERT_HAND釋放給其他從屬元件14B-14D使用。因此，具有較高優先權的從屬元件14B可在其分發週期的階段PH2中有權力能驅動警示交握控制線ALERT_HAND。如先前所描述，當從屬元件14B與主控元件10結束通訊之後，從屬元件14B會從傳遞模式切換至擋住模式，即控制信號Ctrl_Block2會從低邏輯位準改變成高邏輯位準(在時間點t37)。此外，從屬元件14A-14D會進入待機等待階段ST_IdleWait。
在第7B圖中，操作在擋住模式之從屬元件14A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1並在時脈信號clk1的3個時脈週期內輸出低電壓位準(時間點t41)，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。同時地，操作在傳遞模式之從屬元件14D會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_4並在時脈信號clk4的3個時脈週期內輸出低電壓位準。接著，在時間點t42，操作在傳遞模式之從屬元件14C會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_3並在時脈信號clk3的3個時脈週期內輸出低電壓位準。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。
在分發階段ST_Ass中，從屬元件14A是操作在擋住模式，所以不會佔用警示交握控制線ALERT_HAND。於是，可將警示交握控制線ALERT_HAND釋放給其他從屬元件14B-14D使用。因此，具有較高優先權的從屬元件14C可在其分發週期的階段PH3中有權力能驅動警示交握控制線ALERT_HAND。如先前所描述，當從屬元件14C與主控元件10結束通訊之後，從屬元件14C會從傳遞模式切換至擋住模式，即控制信號Ctrl_Block3會從低邏輯位準改變成高邏輯位準(在時間點t43)。此外，從屬元件14A-14D會進入待機等待階段ST_IdleWait。
在時間點t44，操作在擋住模式之從屬元件14A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1並在時脈信號clk1的3個時脈週期內輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。在同步階段ST_Sync中，從屬元件14C與14D亦根據其中斷需求Alert_REQ而驅動警示交握控制線ALERT_HAND。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。
在分發階段ST_Ass中，從屬元件14A與14C是操作在擋住模式，所以不會佔用警示交握控制線ALERT_HAND。於是，可將警示交握控制線ALERT_HAND釋放給從屬元件14D使用。因此，從屬元件14D可在其分發週期的階段PH4中有權力能驅動警示交握控制線ALERT_HAND。如先前所描述，當從屬元件14D與主控元件10結束通訊之後，從屬元件14D會從傳遞模式切換至擋住模式，即控制信號Ctrl_Block4會從低邏輯位準改變成高邏輯位準(在時間點t45)。此外，從屬元件14A-14D會進入待機等待階段ST_IdleWait。
如第7A圖與第7B圖所顯示，當有多個中斷需求Alert_REQ發生時，優先權較高的從屬元件14A可先驅動警示交握控制線ALERT_HAND。在完成對應於中斷需求Alert_REQ的通訊之後，從屬元件14A會將自己的優先權擋住，以便將警示交握控制線ALERT_HAND釋出供其他具有較低優先權的從屬元件14A-14D使用。換言之，每一從屬元件14A-14D在驅動完警示交握控制線ALERT_HAND之後，會將自己的優先權擋住。因此，警示交握控制線ALERT_HAND不會一直被具有較高優先權之從屬元件所佔用。
在第7C圖中，操作在擋住模式之從屬元件14A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1並在時脈信號clk1的3個時脈週期內輸出低電壓位準(時間點t51)，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。同時地，操作在擋住模式之從屬元件14B會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_2並在時脈信號clk2的3個時脈週期內輸出低電壓位準。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。
在分發階段ST_Ass中，從屬元件14A與14B是操作在擋住模式，所以不會佔用警示交握控制線ALERT_HAND。在分發階段ST_Ass中，每一從屬元件14A-14D會偵測警示交握控制線ALERT_HAND是否被驅動。當判斷出警示交握控制線ALERT_HAND在分發階段ST_Ass中沒有被驅動時，操作在擋住模式的從屬元件14A-14D會切換至傳遞模式(時間點t52)。
在時間點t53，操作在傳遞模式之從屬元件14A會根據其中斷需求Alert_REQ而提供控制信號Ctrl_REQ至警示交握接腳Alert_1並在時脈信號clk1的3個時脈週期內輸出低電壓位準，以驅動警示交握控制線ALERT_HAND，以便通知從屬元件14B-14D進入同步階段ST_Sync。在同步階段ST_Sync中，從屬元件14B與14C亦根據其中斷需求Alert_REQ而驅動警示交握控制線ALERT_HAND。接著，匯流排系統1會依序進入同步結束階段ST_SyncEnd以及分發階段ST_Ass。
在分發階段ST_Ass中，由於從屬元件14A具有最高的優先權，所以可在其分發週期的階段PH1中有權力能驅動警示交握控制線ALERT_HAND。如先前所描述，當從屬元件14A與主控元件10結束通訊之後，從屬元件14A會從傳遞模式切換至擋住模式，即控制信號Ctrl_Block1會從低邏輯位準改變成高邏輯位準。此外，從屬元件14A-14D會進入待機等待階段ST_IdleWait(在時間點t54)。
如第7C圖所顯示，當有任一從屬元件14A-14D有中斷需求Alert_REQ發生時(即同步階段ST_Sync)，假如在分發階段ST_Ass中警示交握控制線ALERT_HAND沒有被驅動，則每一從屬元件14A-14D會解除所對應之警示交握接腳的擋住狀態，即從擋住模式切換成傳遞模式。於是，每一從屬元件14A-14D便可根據其優先權順序來驅動警示交握控制線ALERT_HAND。
第8圖係顯示根據本發明一些實施例所述之從屬元件14_2。從屬元件14_2包括警示交握接腳Alert、電壓偵測器130、控制器145以及輸出電路150_2。相較於第3圖之輸出電路150_1，輸出電路150_2包括邏輯電路156以及158。在此實施例中，邏輯電路156可以是及邏輯閘(AND gate)，而邏輯電路158可以是或邏輯閘(OR gate)。邏輯電路156可根據控制信號Ctrl_Alert與控制信號Ctrl_REQ而提供控制信號S1。邏輯電路158可根據控制信號Ctrl_Block來決定是否提供控制信號S1至警示交握接腳Alert。在此實施例中，當控制信號Ctrl_Block指示從屬元件14_2是操作在擋住模式時，邏輯電路158不會提供控制信號S1至警示交握接腳Alert。反之，當控制信號Ctrl_Block指示從屬元件14_2是操作在傳遞模式時，邏輯電路158會提供控制信號S1至警示交握接腳Alert。換言之，當接收到中斷需求Alert_REQ時，操作在擋住模式下的從屬元件14_2是不會在同步階段ST_Sync中驅動警示交握控制線ALERT_HAND。在此情況下，當從屬元件14_2在一特定時間內偵測到驅動警示交握控制線ALERT_HAND都未被驅動，則可解除警示交握接腳Alert的擋住狀態，即從屬元件14_2會從擋住模式切換至傳遞模式。值得注意的是，邏輯電路156與158僅作為例子，並未用以限定本發明。
根據本發明實施例所述之排程控制方法可避免匯流排系統之eSPI匯流排會被具有固定優先順序中較高優先權的從屬元件所佔據。藉由設定從屬元件可操作在擋住模式，可平衡從屬元件的優先權，以確保每一從屬元件都有相同的機會來使用eSPI匯流排。於是，可提高匯流排系統的通訊效率。例如，藉由使用平衡優先權的方式，當透過eSPI匯流排來傳送顯示資訊到多個顯示器/螢幕時，可避免具有較高優先權的顯示器不斷地透過eSPI匯流排來傳輸資訊而使得具有較低優先權的顯示器的顯示資訊無法被處理(例如螢幕無法更新資訊)。因此，根據本發明實施例所述之排程控制方法，具有不同優先權之顯示器可平均分配使用eSPI匯流排來傳送顯示資訊。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1:匯流排系統 10:主控元件 12:匯流排 130:電壓偵測器 14_1、14_2、14A-14D:從屬元件 145、145A-145D:控制器 150_1、150_2:輸出電路 152、154、156、158:邏輯電路 16A-16D:位址進入選擇接腳 18A-18D:位址區段選擇接腳 20:處理模組 22:記憶體 Alert、Alert_1-Alert_4:警示交握接腳 ALERT_HAND:警示交握控制線 Alert_REQ:中斷需求 clk1-clk4、eSPI_CLK:時脈信號 Ctrl_Alert、Ctrl_Block、Ctrl_Block1- Ctrl_Block4、Ctrl_REQ、S1:控制信號 DET:偵測電壓值 eSPI_CS:晶片選擇信號線 eSPI_IO、eSPI_IO1-eSPI_IO4:輸入輸出信號線 eSPI_RST:重置信號線 GND:接地端 PH1-PH4:階段 R:上拉電阻 S410-S490:步驟 ST_Ass:分發階段 ST_IdleWait:待機等待階段 ST_Sync:同步階段 ST_SyncEnd:同步結束階段以及 VDD:電源
第1圖係顯示根據本發明一些實施例所述之匯流排系統。 第2圖係顯示根據本發明一些實施例所述之第1圖中匯流排系統之連接配置圖。 第3圖係顯示根據本發明一些實施例所述之從屬元件。 第4圖係顯示根據本發明一些實施例所述之匯流排系統1之排程控制方法的流程圖。 第5圖係顯示警示交握控制線ALERT_HAND的示範波形圖，用以說明從屬元件根據第4圖之排程控制方法來驅動警示交握控制線ALERT_HAND的操作。 第6圖係顯示警示交握控制線ALERT_HAND的示範波形圖，用以說明從屬元件根據第4圖之排程控制方法來驅動警示交握控制線ALERT_HAND的操作。 第7A-7C圖係顯示警示交握控制線ALERT_HAND的示範波形圖，用以說明匯流排系統中從屬元件根據第4圖之排程控制方法來驅動警示交握控制線ALERT_HAND的操作。 第8圖係顯示根據本發明一些實施例所述之從屬元件。
S410-S490:步驟

Claims (11)

  1. 一種積體電路，包括： 一特定接腳； 一輸出電路，耦接於該特定接腳； 一電壓偵測器，耦接於該特定接腳，用以從該特定接腳得到一偵測電壓值；以及 一控制器，用以相應於一警示需求並根據該偵測電壓值而提供一控制信號至該輸出電路，以便控制該輸出電路是否傳送一警示信號至該特定接腳； 其中當該控制信號指示該積體電路是操作在一擋住模式時，該輸出電路阻擋該警示信號被傳送至該特定接腳，以及當該控制信號指示該積體電路是操作在一傳遞模式時，該輸出電路傳送該警示信號至該特定接腳。
  2. 如申請專利範圍第1項所述之積體電路，其中當該控制器接收到該警示需求且該控制信號指示該積體電路是操作在該傳遞模式時，該控制器更判斷該偵測電壓值是否等於一預設電壓值，其中當該偵測電壓值等於該預設電壓值時，該控制器提供該警示信號至該輸出電路，以便經由該輸出電路傳送該警示信號至該特定接腳。
  3. 如申請專利範圍第2項所述之積體電路，其中當該偵測電壓值不等於該預設電壓值時，該控制器不會提供該警示信號至該輸出電路。
  4. 如申請專利範圍第1項所述之積體電路，其中當該控制器接收到該警示需求且該控制信號指示該積體電路是操作在該擋住模式時，該控制器更判斷該偵測電壓值是否等於一預設電壓值，當該偵測電壓值等於該預設電壓值時，該控制器改變該控制信號，以控制該輸出電路操作在該傳遞模式。
  5. 一種匯流排系統，包括： 一主控元件； 一匯流排；以及 複數從屬元件，經由該匯流排電性連接於該主控元件； 其中每一該從屬元件包括一警示交握接腳，以及該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起； 其中當該等從屬元件之至少一者操作在一擋住模式時，該等從屬元件之至少該者不會經由所對應之該警示交握接腳驅動該警示交握控制線。
  6. 如申請專利範圍第5項所述之匯流排系統，其中每一該從屬元件更包括： 一輸出電路，耦接於該警示交握接腳； 一電壓偵測器，耦接於該警示交握接腳，用以從該警示交握接腳得到該警示交握控制線之一偵測電壓值；以及 一控制器，用以相應於一警示需求並根據該偵測電壓值而提供一控制信號至該輸出電路，以便控制該輸出電路是否傳送一警示信號至該警示交握接腳； 其中當該控制信號指示該從屬元件是操作在該擋住模式時，該輸出電路阻擋該警示信號被傳送至該警示交握接腳，以及當該控制信號指示該從屬元件是操作在一傳遞模式時，該輸出電路傳送該警示信號至該警示交握接腳。
  7. 如申請專利範圍第6項所述之匯流排系統，其中當該控制器接收到該警示需求且該控制信號指示該從屬元件是操作在該傳遞模式時，該控制器更判斷該偵測電壓值是否等於一預設電壓值，其中當該偵測電壓值等於該預設電壓值時，該控制器提供該警示信號至該輸出電路，以便經由該輸出電路傳送該警示信號至該警示交握接腳。
  8. 如申請專利範圍第6項所述之匯流排系統，其中當該控制器接收到該警示需求時，該控制器更提供一需求信號至該輸出電路，以便控制該輸出電路是否傳送該需求信號至該警示交握接腳，當該控制信號指示該從屬元件是操作在該擋住模式時，該輸出電路阻擋該需求信號被傳送至該警示交握接腳，以及當該控制信號指示該從屬元件是操作在該傳遞模式時，該輸出電路傳送該需求信號至該警示交握接腳。
  9. 一種排程方法，適用於一匯流排系統之複數從屬元件之一者，其中該等從屬元件是經由一匯流排電性連接於一主控元件，其中每一該從屬元件包括一警示交握接腳，且該等從屬元件的該警示交握接腳係經由一警示交握控制線而電性連接在一起，該排程方法包括： 經由該警示交握接腳，得到該警示交握控制線之一偵測電壓值；以及 相應於一警示需求，根據該偵測電壓值判斷是否經由該警示交握接腳傳送一警示信號至該警示交握控制線。
  10. 如申請專利範圍第9項所述之排程方法，其中相應於該警示需求，根據該偵測電壓值判斷是否經由該警示交握接腳傳送該警示信號至該警示交握控制線之步驟更包括： 當該偵測電壓值等於一預設電壓值且該從屬元件操作在一傳遞模式時，經由該警示交握接腳傳送該警示信號至該警示交握控制線；以及 在傳送該警示信號至該警示交握控制線之後，控制該從屬元件從該傳遞模式切換至一擋住模式。
  11. 如申請專利範圍第10項所述之排程方法，其中相應於該警示需求，根據該偵測電壓值判斷是否經由該警示交握接腳傳送該警示信號至該警示交握控制線之步驟更包括： 當該從屬元件操作在該擋住模式時，阻擋該警示信號經由該警示交握接腳被傳送至該警示交握控制線；以及 在阻擋該警示信號經由該警示交握接腳被傳送至該警示交握控制線之後，控制該從屬元件從該擋住模式切換至該傳遞模式。
TW108132900A 2019-09-12 2019-09-12 積體電路、匯流排系統及排程方法 TWI719633B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108132900A TWI719633B (zh) 2019-09-12 2019-09-12 積體電路、匯流排系統及排程方法
CN202010020640.4A CN112486899B (zh) 2019-09-12 2020-01-09 集成电路、汇流排系统及排程方法
US17/010,401 US11321258B2 (en) 2019-09-12 2020-09-02 Integrated circuit, bus system and scheduling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108132900A TWI719633B (zh) 2019-09-12 2019-09-12 積體電路、匯流排系統及排程方法

Publications (2)

Publication Number Publication Date
TWI719633B TWI719633B (zh) 2021-02-21
TW202111560A true TW202111560A (zh) 2021-03-16

Family

ID=74868502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108132900A TWI719633B (zh) 2019-09-12 2019-09-12 積體電路、匯流排系統及排程方法

Country Status (3)

Country Link
US (1) US11321258B2 (zh)
CN (1) CN112486899B (zh)
TW (1) TWI719633B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775436B (zh) 2021-05-17 2022-08-21 新唐科技股份有限公司 匯流排系統
TWI813104B (zh) * 2021-12-23 2023-08-21 新唐科技股份有限公司 匯流排系統

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901432B2 (en) * 2001-11-27 2005-05-31 Eaton Corporation Translator apparatus for two communication networks
GB0509738D0 (en) * 2005-05-12 2005-06-22 Cambridge Consultants Processor and interface
CN101253686B (zh) * 2005-09-02 2010-12-29 松下电器产业株式会社 半导体集成电路
DE502006001388D1 (de) * 2006-02-23 2008-10-02 Siemens Ag Verfahren zum betreiben einer Erweiterungskarte
TWI347516B (en) * 2007-09-04 2011-08-21 Inventec Corp Multi-voltage power supply and power enable circuit with power-on sequence consideration
KR20140124548A (ko) * 2013-04-17 2014-10-27 에스케이하이닉스 주식회사 집적회로 및 메모리 장치
TWI526997B (zh) * 2013-07-05 2016-03-21 華碩電腦股份有限公司 警示裝置
TWI508096B (zh) * 2013-08-27 2015-11-11 Mstar Semiconductor Inc 輸出驅動裝置、輸出驅動器以及電位轉換系統
EP3010129A1 (en) * 2014-10-16 2016-04-20 Nxp B.V. Front-end circuits for wireless power receivers, wireless chargers and wireless charging
CN106598891B (zh) * 2015-10-15 2021-04-30 恩智浦美国有限公司 集成电路间i2c总线系统中的从设备报警信号
TWI567561B (zh) * 2015-11-26 2017-01-21 新唐科技股份有限公司 匯流排系統
US10270440B2 (en) * 2016-07-20 2019-04-23 Semiconductor Components Industries, Llc Output driver having pull-down capability
US10120829B2 (en) * 2016-11-23 2018-11-06 Infineon Technologies Austria Ag Bus device with programmable address
CN108811265B (zh) * 2017-04-27 2020-11-10 神讯电脑(昆山)有限公司 供电电路
TW201905724A (zh) * 2017-06-23 2019-02-01 致伸科技股份有限公司 電流／電壓量測系統及其方法
KR102567314B1 (ko) * 2018-04-27 2023-08-17 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Also Published As

Publication number Publication date
US11321258B2 (en) 2022-05-03
TWI719633B (zh) 2021-02-21
CN112486899B (zh) 2023-06-30
CN112486899A (zh) 2021-03-12
US20210081341A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
TWI671638B (zh) 匯流排系統
TWI706257B (zh) 匯流排系統
US11256651B2 (en) Multiple master, multi-slave serial peripheral interface
US10102177B2 (en) Serial communication system, communication control unit, and electronic device for finding and assigning unused addresses
US20090234998A1 (en) Connection system
CN102339267A (zh) I2c地址转换
TWI719633B (zh) 積體電路、匯流排系統及排程方法
WO2005106689A1 (en) Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore
AU2016369271A1 (en) Enhanced serial peripheral interface with hardware flow-control
TWI694336B (zh) 匯流排系統以及其偵測方法
US11907155B2 (en) Bus system connecting slave devices with single-wire data access communication
US6912609B2 (en) Four-phase handshake arbitration
JP7111695B2 (ja) 画像センサ、および伝送システム
TWI836871B (zh) 匯流排系統
US10901935B2 (en) IC, bus system and control method thereof
TWI813104B (zh) 匯流排系統
US6934782B2 (en) Process and apparatus for managing use of a peripheral bus among a plurality of controllers
TW202431108A (zh) 匯流排系統
US6968406B2 (en) System and method for arbitrating access between common access requests on a bus
US10803008B2 (en) Flexible coupling of processor modules
JP2005100015A (ja) シリアルデバイス回路