TW202109691A - 封裝結構及其製備方法 - Google Patents

封裝結構及其製備方法 Download PDF

Info

Publication number
TW202109691A
TW202109691A TW108129892A TW108129892A TW202109691A TW 202109691 A TW202109691 A TW 202109691A TW 108129892 A TW108129892 A TW 108129892A TW 108129892 A TW108129892 A TW 108129892A TW 202109691 A TW202109691 A TW 202109691A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
conductive
circuit
package structure
Prior art date
Application number
TW108129892A
Other languages
English (en)
Other versions
TWI711095B (zh
Inventor
陳富揚
簡俊賢
吳政惠
林緯迪
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW108129892A priority Critical patent/TWI711095B/zh
Priority to US16/690,143 priority patent/US11037869B2/en
Application granted granted Critical
Publication of TWI711095B publication Critical patent/TWI711095B/zh
Publication of TW202109691A publication Critical patent/TW202109691A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一種封裝結構的製法，包含提供承載板，包含支持層、第一剝離層以及第一金屬層；形成第一介電層於第一金屬層上並具有複數孔洞，各孔洞具有端部且實質上在同一平面上彼此齊平；形成複數導電凸塊且填滿各孔洞，各導電凸塊具有相對之第一端及第二端；形成線路層結構，包含至少一線路層及至少一第二介電層，線路層連接於第二端上，第二介電層位於線路層上；移除承載板；以及移除部分第一介電層以暴露出這些導電凸塊。另提供一種以前述製法所獲得的封裝結構。

Description

封裝結構及其製備方法
本發明是有關於一種封裝結構及其製備方法，且特別是有關於一種具高共面性導電凸塊的封裝結構及其製備方法。
一般封裝基板、線路板或載板要與晶片接合時，若採用金屬-金屬直接對接(不需使用焊料)方法，則需封裝基板、線路板或載板上的導電凸塊與晶片上的導電凸塊進行對接。此外，封裝基板、線路板或載板在與晶片進行金屬-金屬直接對接時，需要高共面性才能達成高良率。
傳統導電凸塊的製程係將光阻曝光顯影形成一高深寬比之孔洞後再電鍍填銅以形成導電凸塊。然而，以此法形成之各導電凸塊間其高度均勻性不佳，通常會再以化學或物理研磨的方式使導電凸塊之間具有更高的共面性，然而目前產業現況即便是已採用化學或物理研磨的方式其共面性仍不符合業界需求，這也導致製造成本上高居不下以及在規格上難以控制。
有鑑於此，本揭露之一實施方式之一目的在於提出一種可解決上述問題的封裝結構及其製備方法。
為了達到上述目的，本揭露之一實施方式是提供了一種封裝結構的製備方法，包含：提供承載板，承載板包含支持層、第一金屬層以及配置於支持層與第一金屬層之間的第一剝離層；形成第一介電層於第一金屬層上，第一介電層具有複數孔洞，其中各孔洞鄰近第一金屬層具有端部，各端部實質上在同一平面上彼此齊平；形成複數導電凸塊，各導電凸塊填滿各孔洞，各導電凸塊具有第一端以及與其相對之第二端，其中各第一端對應於各端部；形成線路層結構於第一介電層以及這些導電凸塊上，其中線路層結構包含至少一線路層以及至少一第二介電層，線路層連接於各導電凸塊的第二端上，第二介電層位於線路層上；將第一介電層與承載板分離；以及移除部分第一介電層以暴露出這些導電凸塊。
在一些實施方式中，承載板更包含第二金屬層以及配置於支持層與第二金屬層之間的第二剝離層，第一剝離層與第二剝離層分別配置於支持層的相對兩表面上，其中，形成第一介電層的步驟中，分別於第一金屬層與第二金屬層上形成第一介電層。
在一些實施方式中，至少一線路層為多個線路層，且至少一第二介電層為多個第二介電層。
在一些實施方式中，各孔洞以雷射控制形狀， 且各導電凸塊的形狀對應形成。
在一些實施方式中，各導電凸塊係呈圓錐或角錐，各孔洞的端部與第一金屬層不相連接。
本揭露之一實施方式提供了一種封裝結構，包含第一介電層、複數導電凸塊、線路層結構。第一介電層具有相對的上表面與下表面。這些導電凸塊具有相對的第一端與第二端，各導電凸塊向上延伸貫穿第一介電層，其中各第一端位於各導電凸塊的頂部，且這些第一端實質上在同一平面上彼此齊平，其中這些第二端與第一介電層的下表面齊平。線路層結構配置於第一介電層下，線路層結構包含第一線路層、第二介電層、複數第一導電孔以及第二線路層。第一線路層配置於第一介電層的下表面之下，且這些導電凸塊的這些第二端電性連接第一線路層。第二介電層覆蓋該第一線路層與該第一介電層並具有複數暴露出第一線路層之第一開口。這些第一導電孔配置於第二介電層之這些第一開口中，這些第一導電孔電性連接第一線路層。第二線路層配置於第二介電層下，並電性連接這些第一導電孔。
在一些實施方式中，封裝結構更包含第三介電層，第三介電層覆蓋第二線路層與第二介電層，並具有至少一暴露出第二線路層之第二開口。
在一些實施方式中，導電凸塊係呈圓錐、圓柱、梯形柱、或長方體。
在一些實施方式中，封裝結構更包含另一封裝結構，各封裝結構的各導電凸塊的各第一端彼此對接。
在一些實施方式中，封裝結構更包含晶片，晶片具有多個導電接觸點，各導電凸塊的各第一端分別與各導電接觸點對接。
10‧‧‧方法
S11-S16‧‧‧步驟
100、200、300、400、500‧‧‧封裝結構
110‧‧‧承載板
111‧‧‧支持層
112‧‧‧第一剝離層
113‧‧‧第二剝離層
114‧‧‧第一金屬層
115‧‧‧第二金屬層
120‧‧‧第一介電層
120a‧‧‧上表面
120b‧‧‧下表面
121‧‧‧孔洞
122‧‧‧端部
130‧‧‧導電凸塊
131‧‧‧第一端
132‧‧‧第二端
140‧‧‧線路層結構
141‧‧‧線路層
142‧‧‧第二介電層
143‧‧‧導電孔
144‧‧‧開口
145‧‧‧第一線路層
146‧‧‧第二介電層
147‧‧‧第二線路層
148‧‧‧第三介電層
149‧‧‧第一導電孔
150‧‧‧第二開口
900‧‧‧晶片
910‧‧‧導電接觸點
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示本揭露之一實施方式之封裝結構的製備方法的流程圖。
第2-11圖繪示本揭露之多個實施方式之製備方法中各製程階段的剖面示意圖。
第12-15圖為本揭露之其他實施方式之封裝結構的剖面示意圖。
第16圖為本揭露之一些實施方式之兩兩封裝結構金屬-金屬直接對接的剖面示意圖。
第17圖為本揭露之一些實施方式之封裝結構與晶片金屬-金屬直接對接的剖面示意圖。
為使本揭露的敘述更加詳盡與完備，下文針對本發明的實施態樣與具體實施例提出說明性的描述，但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在 以下描述中，將詳細敘述許多特定細節，以使讀者能夠充分理解以下的實施例。然而，亦可在無此等特定細節之情況下實踐本發明之實施例。
另外，空間相對用語，如「下」、「上」、「底」、「頂」等，是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。這些空間相對用語旨在包含除了圖式中所示之方位以外，裝置在使用或操作時的不同方位。裝置可被另外定位(例如旋轉90度或其他方位)，而本文所使用的空間相對敘述亦可相對應地進行解釋。
於本文中，除非內文中對於冠詞有所特別限定，否則『一』與『該』可泛指單一個或多個。將進一步理解的是，本文中所使用之『包含』、『包括』、『具有』及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其它的特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。
雖然下文中利用一系列的操作或步驟來說明在此揭露之方法，但是這些操作或步驟所示的順序不應被解釋為本發明的限制。例如，某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外，並非必須執行所有繪示的操作、步驟及/或特徵才能實現本發明的實施方式。此外，在此所述的每一個操作或步驟可以包含數個子步驟或動作。
本發明之一態樣是提供一種封裝結構的製備方法，藉由此製備方法所得到的封裝結構可提升封裝結構的導 電凸塊的共平面性，並能提升封裝結構與晶片、或封裝結構對接的良率。第1圖繪示本發明一實施方式之封裝結構100的製備方法10的流程圖，第2-11圖繪示方法10中各製程階段的剖面示意圖。如第1圖所示，方法10包含步驟S11至步驟S16。
在步驟S11中，提供承載板110，如第2圖所示。具體的說，此承載板110包含支持層111、第一剝離層112、第二剝離層113、第一金屬層114以及第二金屬層115。第一剝離層112與第二剝離層113分別配置於支持層111的相對兩表面上。第一金屬層114配置於第一剝離層112上，第二金屬層115配置於第二剝離層113上。在一些實施方式中，支持層111之材質例如可以是雙順丁烯二酸醯亞胺/三氮阱(Bismaleimide triazine，BT)等的有機聚合材料或是玻璃，且支持層111亦可為相對兩表面全面結合有介電材(例如為預浸材(prepreg))之銅箔基板(Copper Clad Laminate，CCL)(圖未示)。在一些實施方式中，第一剝離層112和第二剝離層113可各自為離型膜(release film)，或者可運用其他技術來提供第一剝離層112和第二剝離層113，如：Mitsui、Nippon-Denk、Furukawa、或Olin等公司所提供之銅箔結合剝離層等材料。在一些實施方式中，第一金屬層114與第二金屬層115的厚度例如可選自1微米至10微米的範圍，但不限於此，且第一金屬層114與第二金屬層115之材質例如可為銅、鋁、鎳、銀、金或其合金，但不限於此。在其他實施方式中，第一金屬層114與第二金 屬層115不侷限為單層，也可以為多層第一金屬層114與多層第二金屬層115的疊層。
在另一實施方式中，支持層111之相對兩表面與第一剝離層112或與第二剝離層113之間亦可包括另一金屬層(圖未示)，且該另一金屬層的厚度可選自5微米至40微米的範圍，其材料可相同或不同於金屬層114/115，例如可為銅、鋁、鎳、銀、金或其合金，但不限於此。
在步驟S12中，形成第一介電層120於第一金屬層114與第二金屬層115上，如第3圖所示。可以理解的是，步驟S12及其後續的步驟S13-S16可形成在承載板110的某一表面上，也可以形成在承載板110的相對兩表面上。在本實施方式中，將以承載板110的雙面製作為例說明。第一介電層120之材質可包含樹脂或玻璃纖維。舉例來說，樹脂可為酚醛樹脂、環氧樹脂、聚亞醯胺樹脂或聚四氟乙烯。或者，第一介電層120之材質也可包含感光介電材料(Photo-imageable Dielectric)。在一些實施方式中，形成第一介電層120的方法例如可為層壓(Lamination)、塗佈或其他合適的製程。
如第4圖所示，第一介電層120具有複數孔洞121，其中各孔洞121鄰近第一金屬層114或第二金屬層115處具有端部122，各端部122實質上在同一平面上彼此齊平。在一些實施方式中，這些孔洞121藉由控制雷射的光圈尺寸，做出形狀與一致深度的孔洞121，使各孔洞121的端部122實質上在同一平面上彼此齊平。在一實施方式中，「同 一平面」可以是指同一水平面。在一實施方式中，「同一平面」可以是與支持層111的表面平行。
在步驟S13中，形成複數導電凸塊130，各導電凸塊130填滿各孔洞121，如第5圖所示。各導電凸塊130具有第一端131以及與其相對之第二端132，其中各第一端131對應於各端部122。在一些實施方式中，這些導電凸塊130的材質可為含任何導電金屬包括，但不限於銅。由於在步驟S12中孔洞121藉由雷射控制形狀與深度一致，因此各導電凸塊130的形狀對應形成。在本實施方式中，各導電凸塊130係呈圓錐狀，且各導電凸塊130實質上在同一平面上彼此齊平。
在本實施方式中，當各導電凸塊130的第一端131為圓錐狀時，若各第一端131接觸到第一金屬層114或第二金屬層115，由於接觸面積小，容易在各第一端131從第一金屬層114或第二金屬層115移除時形成不平整的撕裂。為保持各第一端131實質上在同一平面上彼此齊平，各孔洞121的端部122與第一金屬層114不相連接。亦即，各孔洞121以雷射進行鑽孔時，不會貫通也不暴露出第一金屬層114或第二金屬層115。
在步驟S14中，形成線路層結構140於第一介電層120以及這些導電凸塊130上，如第5-7圖所示。具體來說，線路層結構140包含至少一線路層141以及至少一第二介電層142。本發明所屬技術領域中具有通常知識者可以視實際需要彈性選擇介電層以及線路層的層數。可以理解的 是，構成線路層結構140之最小單位為一介電層以及一線路層。線路層141連接於各導電凸塊130的第二端132上；在一些實施方式中，各導電凸塊130與最底層的線路層141是一起形成的，且材質相同。第二介電層142位於線路層141上，其中第二介電層142具有複數導電孔143，並電性連接於線路層141。
在一些實施方式中，第二介電層142之材質可包含樹脂與玻璃纖維。舉例來說，樹脂可為酚醛樹脂、環氧樹脂、聚亞醯胺樹脂或聚四氟乙烯。或者，第二介電層142之材質也可包含感光介電材料(Photo-imageable Dielectric)。在一些實施方式中，形成第二介電層142的方法例如可為層壓(Lamination)、塗佈或其他合適的製程。在一些實施方式中，形成製作導電孔143所需盲孔的方法包括，但不限於對第二介電層142使用雷射燒蝕(Laser ablation)形成盲孔，或是當第二介電層142之材質選用感光介電材料時，使用曝光顯影以形成盲孔，用於製作導電孔143。
以下簡述根據本揭露之一些實施方式形成線路層141的方法。首先，在第一介電層120上形成例如是乾膜的光阻層(圖未示)，而光阻層再經由微影製程而圖案化露出部分的第一介電層120。之後，再進行電鍍製程與光阻層的移除製程而形成線路層141。在第二介電層142上形成例如是乾膜的光阻層(圖未示)，而光阻層再經由微影製程而圖案化露出部分的第二介電層142。之後，再進行電鍍製程與光 阻層的移除製程而形成線路層141與導電孔143。在一實施例中，線路層141與導電孔143之材質例如可為銅。在其他實施方式中，可於形成線路層141之前，先在介電層120/142上形成晶種層(seed layer)(圖未示)。晶種層可為單層結構或是由不同材料之子層所組成的多層結構，例如可為包含鈦層以及位於鈦層上的銅層之金屬層，或者是化鍍鈀銅層等，但不限於此。晶種層的形成方法包括但不限於物理方式，例如濺鍍鈦銅，或者化學方式，例如化鍍鈀銅層。
在一些實施方式中，線路層結構140包含複數線路層141以及複數第二介電層142，其中最上層的第二介電層142作為保護層，如第8圖所示，其中保護層具有多個開口144，使得線路層結構140之部分表面外露於開口144中。具體而言，如第8圖所示，線路層結構140最外層之線路層141之部分表面外露於開口144中。在多個實施方式中，保護層之材質可為防焊材料，也可為樹脂材料，例如環氧樹脂。或者，保護層之材質也可與上述第一介電層120或第二介電層142之材質一致。保護層的形成方法可例如為貼合、印刷或塗佈等方式。
在步驟S15中，將第一介電層120與承載板110分離，如第9-10圖所示。從第8圖繪示的結構中移除支持層111、第一剝離層112以及第二剝離層113以形成兩封裝結構100。接著，移除第一金屬層114與第二金屬層115。在一實施方式中，移除第一金屬層114與第二金屬層115的方式包括，但不限於蝕刻(etching)。
在步驟S16中，移除部分第一介電層120以暴露出這些導電凸塊130，如第10-11圖所示。在一實施方式中，移除第一介電層120的方式包括，但不限於電漿減薄(plasma thinning)。在本實施方式中，各導電凸塊130係呈圓錐。
第12圖繪示本發明另一實施方式之封裝結構200的剖面示意圖。封裝結構200包含複數導電凸塊130以及線路層結構140。相較於第11圖所繪示的封裝結構100，第12圖所繪示的封裝結構200上的這些導電凸塊130呈梯形柱狀。本實施方式的封裝結構200的製備方法與上述的封裝結構100的製備方法相似，差異在於步驟S13中孔洞121(對應參照第5圖)藉由雷射控制形狀，使各導電凸塊130的形狀對應形成梯形柱狀。在一實施方式中，各孔洞121的端部122與第一金屬層114可相連接。亦即，各孔洞121以雷射進行鑽鑿時，可貫通並暴露出第一金屬層114或第二金屬層115。在另一實施方式中，各孔洞121的端部122與第一金屬層114不相連接。亦即，各孔洞121以雷射進行鑽鑿時，不會貫通也不暴露出第一金屬層114或第二金屬層115。
第13圖繪示本發明另一實施方式之封裝結構300的剖面示意圖。封裝結構300包含複數導電凸塊130以及線路層結構140。相較於第11圖所繪示的封裝結構100，第13圖所繪示的封裝結構300上的這些導電凸塊130呈長方體。本實施方式的封裝結構300的製備方法與上述的封裝結構100的製備方法相似，差異在於步驟S13中孔洞121(對 應參照第5圖)藉由雷射控制形狀，使各導電凸塊130的形狀對應形成長方體。
本揭露之一實施方式提供另一種封裝結構的製備方法，如第14圖所示，為本實施方式之封裝結構400的剖面示意圖。此封裝結構400的製備方法基本上類似於封裝結構100的製備方法，其不同之處在於封裝結構400的製備方法係於承載板110上進行單面製作，以形成封裝結構400。有關單面製作中的各層、各元件及層和元件的材質已於前文討論，在此不再贅述。在一些實施例中，支持層111之材質可以選擇為玻璃。由於玻璃材質的剛性及平整度高，可避免支持層111兩端發生翹曲現象。因此當支持層111之材質為玻璃時，除了可在支持層111的相對兩表面進行製程來形成封裝結構100外，僅在支持層111的一表面進行製程來形成封裝結構400也是可行的。
第15圖繪示本發明另一實施方式之封裝結構500的剖面示意圖。封裝結構500包含第一介電層120、複數導電凸塊130、以及線路層結構140。第一介電層120具有相對的上表面120a與下表面120b。這些導電凸塊130具有相對的第一端131與第二端132，各導電凸塊130向上延伸貫穿第一介電層120。各第一端131位於各導電凸塊130的頂部(即，各第一端131高於上表面120a)，且這些第一端131實質上在同一平面上彼此齊平。這些第二端132與第一介電層120的下表面120b齊平。線路層結構140配置於第一介電層120下，線路層結構140包含第一線路層145、第二 介電層146、第二線路層147、複數第一導電孔149以及第三介電層148。第一線路層145配置於第一介電層120的下表面120b之下，且這些導電凸塊130的這些第二端132電性連接第一線路層145。第二介電層146覆蓋第一線路層145與第一介電層120並具有複數暴露出第一線路層145之第一開口。複數第一導電孔149配置於第二介電層146之這些第一開口中，這些第一導電孔149電性連接第一線路層145。第二線路層147配置於第二介電層146下，並電性連接這些第一導電孔149。第三介電層148覆蓋第二介電層146與第二線路層147，並具有至少一暴露出第二線路層147的第二開口150。在一實施例中，第三介電層148又稱為防焊層，其材質可為防焊材料、也可為樹脂材料，例如環氧樹脂。防焊層的形成方法可例如為貼合、印刷或塗佈等方式。
本揭露之一實施方式提供利用具高共平面性的導電凸塊，使兩兩封裝結構金屬-金屬直接對接，如第16圖所示。下方的封裝結構100與上方的封裝結構200，藉由各自的導電凸塊130的第一端131，使兩個封裝結構彼此對接。
本揭露之一實施方式提供利用具高共平面性的導電凸塊，使封裝結構100與晶片900採用金屬-金屬直接對接，如第17圖所示。所述晶片900具有多個導電接觸點910，藉由各導電接觸點910分別與各第一端131直接對接。
本揭露之一實施方式的封裝結構及其製備方法中，利用內埋式線路基板(embedded trace substrate，ETS)的製法，搭配可控制深度一致的孔洞以形成高度共平 面性的導電凸塊，取代以往需要用化學研磨或物理研磨銅柱的製法。具體而言，以雷射將介電層控制深度一致的孔洞後、再形成具有高共平面性的導電凸塊與線路層，最後再移除部分介電層以暴露出導電凸塊。因此，利用具高共平面性的導電凸塊，將使封裝結構與晶片、兩兩線路板、或兩兩封裝結構等採用金屬-金屬直接對接時有更高的良率。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧封裝結構
120‧‧‧第一介電層
130‧‧‧導電凸塊

Claims (10)

  1. 一種封裝結構的製備方法，包含：提供一承載板，該承載板包含一支持層、一第一金屬層以及配置於該支持層與該第一金屬層之間的一第一剝離層；形成一第一介電層於該第一金屬層上，該第一介電層具有複數孔洞，其中各孔洞鄰近該第一金屬層具有一端部，各該端部實質上在同一平面上彼此齊平；形成複數導電凸塊，各該導電凸塊填滿各該孔洞，各該導電凸塊具有一第一端以及與其相對之一第二端，其中各該第一端對應於各該端部；形成一線路層結構於該第一介電層以及各該導電凸塊上，其中該線路層結構包含至少一線路層以及至少一第二介電層，該線路層連接於各該導電凸塊的該第二端上，該第二介電層位於該線路層上；將該第一介電層與該承載板分離；以及移除部分該第一介電層以暴露出各該導電凸塊。
  2. 如請求項1所述之封裝結構的製備方法，其中該承載板更包含一第二金屬層以及配置於該支持層與該第二金屬層之間的一第二剝離層，該第一剝離層與該第二剝離層分別配置於該支持層的相對兩表面上，其中，形成該第一介電層的步驟中，分別於該第一金屬層與該第二金屬層上形成該第一介電層。
  3. 如請求項1所述之封裝結構的製備方法，其 中該至少一線路層為多個線路層，且該至少一第二介電層為多個第二介電層。
  4. 如請求項1所述之封裝結構的製備方法，其中各該孔洞以雷射控制形狀，且各該導電凸塊的形狀對應形成。
  5. 如請求項1所述之封裝結構的製備方法，其中各該導電凸塊係呈圓錐，各該孔洞的端部與該第一金屬層不相連接。
  6. 一種封裝結構，包含：一第一介電層，具有相對的一上表面與一下表面；複數導電凸塊，具有相對的一第一端與一第二端，各該導電凸塊向上延伸貫穿該第一介電層，其中各該第一端位於各該導電凸塊的頂部，且各該第一端實質上在同一平面上彼此齊平，其中各該第二端與該第一介電層的該下表面齊平；以及一線路層結構，配置於該第一介電層下，該線路層結構包含：一第一線路層，配置於該第一介電層的該下表面之下，且各該導電凸塊的各該第二端電性連接該第一線路層；一第二介電層，該第二介電層覆蓋該第一線路層與該第一介電層並具有複數暴露出第一線路層之第一開口；複數第一導電孔，配置於第二介電層之各該第一開 口中，各該第一導電孔電性連接該第一線路層；以及一第二線路層，配置於該第二介電層下，且電性連接各該第一導電孔。
  7. 如請求項6所述之封裝結構，其更包含一第三介電層，該第三介電層覆蓋該第二線路層與該第二介電層，並具有至少一暴露出該第二線路層之第二開口。
  8. 如請求項6所述之封裝結構，其中該導電凸塊係呈圓錐、圓柱、梯形柱、或長方體。
  9. 如請求項6所述之封裝結構，其更包含另一封裝結構，各該封裝結構的各該導電凸塊的各該第一端彼此對接。
  10. 如請求項6所述之封裝結構，其更包含一晶片，該晶片具有多個導電接觸點，各該導電凸塊的各該第一端分別與各該導電接觸點對接。
TW108129892A 2019-08-21 2019-08-21 封裝結構及其製備方法 TWI711095B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108129892A TWI711095B (zh) 2019-08-21 2019-08-21 封裝結構及其製備方法
US16/690,143 US11037869B2 (en) 2019-08-21 2019-11-21 Package structure and preparation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108129892A TWI711095B (zh) 2019-08-21 2019-08-21 封裝結構及其製備方法

Publications (2)

Publication Number Publication Date
TWI711095B TWI711095B (zh) 2020-11-21
TW202109691A true TW202109691A (zh) 2021-03-01

Family

ID=74202510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129892A TWI711095B (zh) 2019-08-21 2019-08-21 封裝結構及其製備方法

Country Status (2)

Country Link
US (1) US11037869B2 (zh)
TW (1) TWI711095B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121793A (zh) * 2021-11-26 2022-03-01 长电集成电路(绍兴)有限公司 一种多层金属布线层及其制备方法、封装结构
CN116487267A (zh) * 2022-01-13 2023-07-25 芯爱科技(南京)有限公司 线路结构的制法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
KR100763709B1 (ko) * 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성 방법
KR100868100B1 (ko) * 2007-03-05 2008-11-11 삼성전자주식회사 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자
KR100933685B1 (ko) * 2007-12-18 2009-12-23 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
US8138014B2 (en) * 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
TWI419302B (zh) * 2010-02-11 2013-12-11 Advanced Semiconductor Eng 封裝製程
TWI476888B (zh) 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US20160172292A1 (en) * 2014-12-16 2016-06-16 Mediatek Inc. Semiconductor package assembly
TWI559488B (zh) * 2014-12-27 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
US10381301B2 (en) * 2017-02-08 2019-08-13 Micro Technology, Inc. Semiconductor package and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121793A (zh) * 2021-11-26 2022-03-01 长电集成电路(绍兴)有限公司 一种多层金属布线层及其制备方法、封装结构
CN116487267A (zh) * 2022-01-13 2023-07-25 芯爱科技(南京)有限公司 线路结构的制法

Also Published As

Publication number Publication date
TWI711095B (zh) 2020-11-21
US11037869B2 (en) 2021-06-15
US20210057320A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
TWI579978B (zh) 多層電子支撐結構及其製造方法
US10383228B2 (en) Electronic component device and method for manufacturing the same
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US9603263B2 (en) Manufacturing method of circuit substrate
US11018082B2 (en) Space transformer and manufacturing method thereof
JP5363384B2 (ja) 配線基板及びその製造方法
US9899235B2 (en) Fabrication method of packaging substrate
TWI530238B (zh) 晶片封裝基板及其製作方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
TW201403769A (zh) 具有一體化金屬芯的多層電子支撐結構
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
TWI711095B (zh) 封裝結構及其製備方法
US9818702B2 (en) Wiring substrate and semiconductor device
TWI701981B (zh) 線路載板及其製作方法
TWI771534B (zh) 佈線板及其製造方法
CN112420522B (zh) 封装结构及其制备方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
US20230282565A1 (en) Packaging structure and manufacturing method thereof
TWI626871B (zh) Circuit board manufacturing method
JP6223858B2 (ja) 配線基板及び配線基板の製造方法
JP4398550B2 (ja) バンプ付き多層基板の製造方法
JP5269757B2 (ja) 多層配線基板
KR20130028583A (ko) 회로기판의 제조방법 및 회로기판