TW202105925A - 具有多個接收器的電路 - Google Patents

具有多個接收器的電路 Download PDF

Info

Publication number
TW202105925A
TW202105925A TW109120554A TW109120554A TW202105925A TW 202105925 A TW202105925 A TW 202105925A TW 109120554 A TW109120554 A TW 109120554A TW 109120554 A TW109120554 A TW 109120554A TW 202105925 A TW202105925 A TW 202105925A
Authority
TW
Taiwan
Prior art keywords
signal
reference voltage
input
input terminal
circuit
Prior art date
Application number
TW109120554A
Other languages
English (en)
Other versions
TWI752531B (zh
Inventor
吳忠樺
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202105925A publication Critical patent/TW202105925A/zh
Application granted granted Critical
Publication of TWI752531B publication Critical patent/TWI752531B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45332—Indexing scheme relating to differential amplifiers the AAC comprising one or more capacitors as feedback circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供了一種包括參考電壓產生器和多個接收器的電路，其中，參考電壓產生器被配置為產生參考電壓，每一個接收器被配置為接收該參考電壓和相應的輸入信號以產生相應的輸出信號。另外，對於多個接收器中的至少一個特定接收器，該特定接收器包括至少一個放大級，該放大級包括：被配置為接收相應的輸入信號的第一輸入端，被配置為接收該參考電壓的第二輸入端，被配置為產生第一信號的第一輸出端，以及，被配置為產生第二信號的第二輸出端；該特定接收器還包括：耦接在第一輸出端和第二輸入端之間的第一反饋電路。

Description

具有多個接收器的電路
本發明一般涉及一種接收器，以及更特別地，涉及一種具有利用相同參考電壓的多個接收器的電路。
在並行總線（parallel bus）應用中，諸如動態隨機存取記憶體（dynamic random access memory，DRAM）或高帶寬記憶裝置，位於記憶裝置的前端電路（front-end circuit）內的多個接收器被配置為將接收到的信號與參考電壓（reference voltage）進行比較，以產生供後續電路使用的輸出信號。然而，由於被提供給該多個接收器的參考電壓是由單個（single）參考電壓產生器產生的，因此，參考電壓的電平（level）因接收到的信號和參考電壓之間的寄生電容而受接收到的信號的影響，進而導致參考電壓不穩定。特別地，如果大多數接收器接收具有採樣模式（sample pattern）的信號，則參考電壓被嚴重地影響，而這種不穩定的參考電壓會惡化一個或多個其它接收器（例如，其接收具有不同模式的信號）的操作。
因此，本發明的目的是提供一種具有多個接收器的電路，其能夠減少耦合至參考電壓的雜訊。
在一示例中，本發明實施例提供了一種具有多個接收器的電路，其包括參考電壓產生器和該多個接收器。參考電壓產生器被配置為產生參考電壓；以及，該多個接收器中的每一個接收器被配置為接收該參考電壓和相應的輸入信號，以產生相應的輸出信號；其中，該多個接收器包括至少一個特定接收器，該至少一個特定接收器中的每一個特定接收器包括至少一個放大級，該至少一個放大級中用作輸入級的放大級包括：被配置為接收相應的輸入信號的第一輸入端，被配置為接收該參考電壓的第二輸入端，被配置為產生第一信號的第一輸出端；以及，被配置為產生第二信號的第二輸出端。其中，該每一個特定接收器還包括：耦接在該第一輸出端和該第二輸入端之間的反饋電路。
在另一示例中，該第一輸出端用作與該第一輸入端相對應的反相輸出端。
在另一示例中，該第一輸入端接收的輸入信號經由寄生電容耦合至該第二輸入端而導致該參考電壓具有第一雜訊，以及，該第一信號的相位與該第一雜訊的相位相反，該反饋電路提供由該第一信號產生的反饋信號至該第二輸入端，以減少該第一雜訊。
在另一示例中，該反饋電路包括電容器，該電容器的第一端耦接至該第一輸出端，以及，該電容器的第二端耦接至該第二輸入端。
在另一示例中，該反饋電路是一種通交流阻直流的電路結構。
在另一示例中，該多個接收器中的每一個接收器包括該至少一個放大級，該放大級包括：被配置為接收相應的輸入信號的第一輸入端，被配置為接收該參考電壓的第二輸入端，被配置為產生該第一信號的第一輸出端，以及被配置為產生該第二信號的第二輸出端；以及，該多個接收器中的每一個接收器還包括：耦接在該第一輸出端和該第二輸入端之間的反饋電路。或者說，特定接收器的數量等於該多個接收器的數量。
在另一示例中，該至少一個特定接收器中的至少一個還包括：低通濾波器，該低通濾波器耦接在該參考電壓產生器與該放大級的第二輸入端之間。
在另一示例中，沒有低通濾波器被設置在該參考電壓產生器與該放大級的該第二輸入端之間。
在另一示例中，沒有電容器被刻意設置在該參考電壓和地電壓之間。
在另一示例中，該電路位於記憶裝置內，且該多個接收器被配置為從該記憶裝置的焊盤或引腳接收該相應的輸入信號。
在下面的詳細描述中描述其它實施例和優點。本發明內容並非旨在限定本發明。本發明由申請專利範圍限定。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
第1圖是根據本發明一實施例示出的電路100的示意圖，電路100具有多個接收器，例如，可在並行總線應用中應用電路100，如記憶裝置、裸晶至裸晶的鏈路（Die-to-die link）裝置等等。如第1圖所示，電路100包括參考電壓產生器（reference voltage generator）110和多個接收器（plurality of receivers）120_1-120_N，其中，接收器120_1-120_N中的每一個包括低通濾波器（low-pass filter）、多個放大級（amplifying stage）和反饋電路（feedback circuit）。例如，接收器120_1包括用作（serving as）輸入級的放大級122_1，用作輸出級的放大級124_1，用作反饋電路的電容器CFB_1，以及低通濾波器126_1，例如，低通濾波器126_1包括電阻器R_1和電容器C_1。接收器120_N包括用作輸入級的放大級122_N，用作輸出級的放大級124_N，用作反饋電路的電容器CFB_N，以及低通濾波器126_N，例如，低通濾波器126_N包括電阻器R_N和電容器C_N。第1圖示出的接收器包括兩個放大級的示例情形，但應當說明的是，該示例並不是對本發明的限制，例如，任一接收器除包括用作輸入級和用作輸出級的兩個放大級外，還可以包括用作中間級的至少一個放大級。在一實施例中，電路100可以是位於芯片（諸如DRAM或任何其它的記憶裝置）內的前端電路，以及，接收器120_1-120_N連接至該芯片的焊盤（pads）或引腳（pins）102_1-102_N，接收器120_1-102_N被配置為從焊盤或引腳102_1-102_N接收輸入信號Vin_1-Vin_N，以產生輸出信號Vout_1-Vout_N。例如，接收器120_1被配置為從焊盤或引腳102_1接收相應的輸入信號Vin_1，以產生相應的輸出信號Vout_1；以此類推，接收器120_N被配置為從焊盤或引腳102_N接收相應的輸入信號Vin_N，以產生相應的輸出信號Vout_N。應當說明的是，本發明提出的電路並不限於記憶裝置，例如，該電路可以適用於具有多個接收器且該多個接收器接收相同的參考電壓的任意裝置，具體地，本發明實施例對此不做任何限制。
在第1圖所示的實施例中，參考電壓產生器110被配置為產生參考電壓Vref至接收器120_1–120_N，以及，放大級122_1–122_N中的每一個被配置為接收參考電壓Vref和對應的/相應的（corresponding）輸入信號Vin_1–Vin_N以產生第一信號（例如，第1圖中標註為V1）和第二信號（例如，第1圖中標註為V2），以及，放大級124_1–124_N中的每一個被配置為根據相應的第一信號和相應的第二信號產生相應的輸出信號（如輸出信號Vout_1–Vout_N）。由於接收器120_1-120_N中的每一個接收器的兩個輸入端之間存在寄生電容，因此，參考電壓Vref的電平由於（due to）輸入信號Vin_1-Vin_N而被暫時改變（be temporarily shifted），此外，由於所有的接收器120_1-120_N均從參考電壓產生器110接收相同的參考電壓Vref，因此，不穩定的參考電壓Vref影響接收器120_1-120_N的操作。例如，接收器120_1（或者說，接收器120_1的放大級122_1）具有第一輸入端Nin1、第二輸入端Nin2、第一輸出端Nout1和第二輸出端Nout2，當接收器120_1在第一輸入端Nin1接收到輸入信號Vin_1時，輸入信號Vin_1經由接收器120_1內的寄生電容耦接至第二輸入端Nin2，從而，由於此耦接的輸入信號，耦接到第二輸入端Nin2的參考電壓Vref將不具有穩定的電平。為了消除或減少耦合到參考電壓Vref的雜訊（noise），例如，消除或減少第一輸入端Nin1上的輸入信號Vin_1經由接收器內的寄生電容到達第二輸入端Nin2的耦合輸入信號部分導致的使得參考電壓Vref不穩定的雜訊，接收器120_1還具有耦接在第一輸出端Nout_1和第二輸入端Nin2之間的反饋電路（例如，第1圖中以電容器CFB_1進行示例說明），從而，從第一信號V1和電容器CFB_1產生的且被輸入到第二輸入端Nin2的反饋信號能夠消除或減少耦合到參考電壓Vref的雜訊。在本發明實施例中，所述反饋電路是一種通交流阻直流的電路結構，也就是說，該反饋電路只允許第一輸出端上的交流分量通過。優選地，該反饋電路可對第一輸出端上的交流分量進行縮放，從而，反饋至第二輸入端的反饋信號不僅能夠被設計成與第一輸入端Nin1上的輸入信號Vin_1經由接收器內的寄生電容到達第二輸入端Nin2處的耦合信號的相位相反，而且能夠通過設計反饋電路來使得反饋信號與該耦合信號的幅度大致相同，從而完全消除掉或大致消除掉耦合到第二輸入端的耦合信號/雜訊。應當說明的是，本發明實施例中的反饋電路並不限於電容器，電容器僅是本發明實施例的優選實施方式，該優選實施方式具有較小的面積且耗電少，其能夠使得被設計成減少或完全消除掉到達第二輸入端Nin2處的該耦合信號的實現更簡單。
在本實施例中，第一輸出端Nout1用作與第一輸入端Nin1相對應的反相輸出端，即，第一信號V1的相位可以被視為與輸入信號Vin_1的相位相反。因此，由於參考電壓Vref的雜訊與輸入信號Vin_1具有相同的相位，所以從第一信號V1和電容器CFB_1產生的並被輸入到第二輸入端Nin2的反饋信號的確消除（indeed eliminate）或減少了參考電壓Vref的雜訊。
另外，接收器120_1還包括低通濾波器126_1，該低通濾波器126_1用於使參考電壓Vref更穩定。因為參考電壓Vref的雜訊是通過使用電容器CFB_1消除或減少的，所以低通濾波器126_1可以被設計為具有較小尺寸的電容器C_1，以減小芯片面積並節省製造成本。
在第1圖所示的實施例中，接收器120_1-120_N中的每一個接收器具有反饋電路（如電容器CFB_1-CFB_N），該反饋電路位於放大級的第一輸出端和該放大級的第二輸入端之間（其中，該放大級的第一輸入端用於接收輸入信號，該第二輸入端用於接收參考電壓，該第一輸出端是與該第一輸入端相對應的輸出端，即第一輸出端處的信號與第一輸入端處的信號反相），以消除參考電壓Vref的雜訊。在本發明的其它實施例中，接收器120_1-120_N中僅一部分接收器（例如其中的一個或多個）用作特定接收器，以及，該特定接收器被設計為具有諸如電容器CFB_1的反饋電路，而接收器120_1–120_N中的其它接收器被設計為沒有諸如電容器CFB_1的反饋電路。這些替代設計將落入本發明的範圍內。
在第1圖所示的實施例中，電容器CFB_1用作反饋電路且被刻意地設置（intentionally positioned）在第一輸出端Nout1和第二輸入端Nin2之間，但這並不是對本發明的限制。在另一實施例中，反饋電路可以由電晶體來實現，例如，電晶體的第一電極（例如，汲極）耦接到第一輸出端Nout1，電晶體的第二電極（例如，源極）耦接到第二輸入端Nin2，以及，電晶體的閘極耦接到偏置電壓。
第2圖是示出根據本發明的另一實施例的電路200的示意圖。如第2圖所示，電路200包括參考電壓產生器210和多個接收器220_1-220_N，其中，接收器220_1-220_N中的每一個包括多個放大級和反饋電路。例如，接收器220_1包括：放大級222_1、放大級224_1以及電容器CFB_1，放大級222_1作為輸入級，放大級224_1作為輸出級，電容器CFB_1作為反饋電路。接收器220_N包括：用作輸入級的放大級222_N，用作輸出級的放大級224_N，用作反饋電路的電容器CFB_N。在一些實施例中，電路200是位於芯片（諸如DRAM或任何其它記憶裝置）內的前端電路，以及，接收器220_1-220_N耦接到芯片的焊盤或引腳202_1-202_N，且接收器220_1-220_N被配置為從焊盤或引腳202_1-202_N接收輸入信號Vin_1-Vin_N，以產生輸出信號Vout_1-Vout_N。
在第2圖所示的實施例中，參考電壓產生器210被配置為產生參考電壓Vref給接收器220_1–220_N，以及，放大級222_1–222_N中的每一個被配置為接收參考電壓Vref和相應的輸入信號Vin_1–Vin_N，以產生第一信號（例如，接收器220_1的V1）和第二信號（例如，接收器220_1的V2），以及，放大級224_1–224_N中的每一個被配置為：根據第一信號和第二信號產生相應的輸出信號Vout_1–Vout_N。由於接收器220_1-220_N中的每一個接收器的兩個輸入端之間存在寄生電容，因此，參考電壓Vref的電平會因輸入信號Vin_1-Vin_N而被暫時改變；而且，由於所有的接收器220_1-220_N從參考電壓產生器110接收相同的參考電壓Vref，所以，不穩定的參考電壓Vref會影響接收器220_1-220_N的操作。例如，接收器220_1（或者說，接收器220_1內的放大級222_1）具有第一輸入端Nin1、第二輸入端Nin2、第一輸出端Nout1和第二輸出端Nout2，當接收器220_1（或者，放大級222_1）在第一輸入端Nin1接收到輸入信號Vin_1時，輸入信號Vin_1經由接收器220_1內的寄生電容耦接到第二輸入端Nin2，從而，由於此耦接的輸入信號，被耦接到第二輸入端Nin2的參考電壓Vref將不具有穩定的電平。為了消除或減少耦接至參考電壓Vref的雜訊，即消除或減少輸入信號Vin_1經由寄生電容耦合至第二輸入端Nin2的影響，接收器220_1還具有耦接在第一輸出端Nout_1與第二輸入端Nin2之間的電容器CFB_1，從而，從第一信號V1和電容器CFB_1產生的並被輸入到第二輸入端Nin2的反饋信號能夠消除耦合到參考電壓Vref的雜訊。
在本實施例中，第一輸出端Nout1用作與第一輸入端Nin1相對應的反相輸出端，即第一信號V1的相位可以被視為與輸入信號Vin_1的相位相反。因此，由於參考電壓Vref的雜訊與輸入信號Vin_1具有相同的相位，所以，從第一信號V1和電容器CFB_1產生的並被輸入到第二輸入端Nin2的反饋信號確實消除或減少了參考電壓Vref的雜訊。
此外，由於參考電壓Vref的雜訊是通過使用電容器CFB_1來消除或減少的，因此，電路200即便不具有低通濾波器也可以較好地穩定參考電壓Vref，也就是說，低通濾波器是可選的，例如，在第1圖中示出了包括低通濾波器的示例情形，第2圖示出了不包括低通濾波器的示例情形。例如，在參考電壓產生器210與放大級222_1的第二輸入端Nin2之間不存在低通濾波器，或者，在參考電壓Vref和地電壓之間沒有特意放置電容器，以減小芯片面積並節省製造成本。應當說明的是，在另一變型實現中，在一部分特定接收器中，其用作輸入級的放大級的第二輸入端與參考電壓產生器之間設置有低通濾波器，而在另一部分特定接收器中，其用作輸入級的放大級的第二輸入端與參考電壓產生器之間沒有設置低通濾波器。
第3圖是示出根據本發明一實施例的放大級300的示意圖，其中，放大級300是放大級122_1/222_1和電容器CFB_1的示例。如第3圖所示，放大級300包括電流源（current source）302，兩個P型電晶體MP1和MP2，兩個N型電晶體MN1和MN2，耦接在第一輸出端Nout1和第二輸入端Nin2之間且用作第一反饋電路的電容器CFB_1，以及，電阻器R2，R3和R4，其中，電阻器R2耦接在節點N1和第一輸出端Nout1之間，電阻器R3耦接在節點N1和第二輸出端Nout2之間，以及，電阻器R4耦接在節點N1和N型電晶體MN1的閘極之間。在第3圖中，電流源302耦接至電源電壓（supply voltage）VDD，P型電晶體MP1的源極耦接到電流源302，P型電晶體MP1的汲極耦接第一輸出端Nout1，以及，P型電晶體MP1的閘極接收輸入信號Vin_1，P型電晶體MP2的源極耦接電流源302，P型電晶體MP2的汲極耦接第二輸出端Nout2，以及，P型電晶體MP2的閘極接收參考電壓Vref。N型電晶體MN1的源極耦接到地電壓，N型電晶體MN1的汲極耦接到第一輸出端Nout1，以及，N型電晶體MN2的源極耦接到接地電壓，N型電晶體MN2的汲極耦接到第二輸出端Nout2，以及，N型電晶體MN1的閘極耦接到N型電晶體MN2的閘極。在本實施例中，如第1圖和第2圖的實施例中所述，電容器CFB_1被配置為產生反饋信號至第二輸入端Nin2，以根據第一信號V1消除參考電壓Vref的雜訊並提高帶寬。
在本發明的另一實施例中，放大級300還可以包括第二反饋電路，該第二反饋電路耦接在內部節點和第一輸入端Nin1之間，以提高帶寬。例如，第二反饋電路可以位於N型電晶體MN1的閘極和第一輸入端MN1之間，以及，第二反饋電路被配置為產生另一反饋信號至第一輸入端Nin1，以根據N型電晶體MN1的閘極處的內部信號提高帶寬，其中，第二反饋電路可以是電容器，以及，內部信號Vint是根據第一信號V1產生的。
簡要地概述，在本發明的電路中，通過設計反饋電路以引入反饋信號來消除被作用到（applied to）多個接收器的參考電壓的雜訊，從而，參考電壓變得是穩定的且不受輸入信號的影響。因此，接收器能具有更好的性能，以及，該電路只需要設計面積較小的低通濾波器來穩定參考電壓，或者，該電路不需要設計任何濾波器就能穩定參考電壓以減少芯片面積和製造成本。
雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100,200:電路 110,210:參考電壓產生器 102_1,102_N,202_1,202_N:焊盤或引腳 120_1,120_N,220_1,220_N:接收器 122_1,122_N,124_1,124_N,300:放大級 222_1,2122_N,224_1,224_N:放大級 126_1,126_N:低通濾波器 R_1,R_N:電阻器 C_1,C_N:電容器 CFB_1,CFB_N:電容器 Nin1:第一輸入端 Nin2:第二輸入端 Nout1:第一輸出端 Nout2:第二輸出端 Vin_1,Vin_N:輸入信號 Vref:參考電壓 V1:第一信號 V2:第二信號 Vout_1,Vout_N:輸出信號 MP1,MP2:P型電晶體 MN1,MN2:N型電晶體 R2,R3,R4:電阻器 302:電流源 VDD:電源電壓
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出。 第1圖是示出根據本發明一實施例的電路的示意圖。 第2圖是示出根據本發明一實施例的電路的示意圖。 第3圖是示出根據本發明一實施例的放大級的示意圖。 在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的是，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例或不同實施例中披露的不同特徵可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
100:電路
110:參考電壓產生器
102_1,102_N:焊盤或引腳
120_1,120_N:接收器
122_1,122_N,124_1,124_N:放大級
126_1,126_N:低通濾波器
R_1,R_N:電阻器
C_1,C_N:電容器
CFB_1,CFB_N:電容器
Nin1:第一輸入端
Nin2:第二輸入端
Nout1:第一輸出端
Nout2:第二輸出端
Vin_1,Vin_N:輸入信號
Vref:參考電壓
V1:第一信號
V2:第二信號
Vout_1,Vout_N:輸出信號

Claims (10)

  1. 一種具有多個接收器的電路，包括： 參考電壓產生器，被配置為產生參考電壓；以及， 該多個接收器，該多個接收器中的每一個接收器被配置為接收該參考電壓和相應的輸入信號，以產生相應的輸出信號； 其中，該多個接收器包括至少一個特定接收器，該至少一個特定接收器中的每一個特定接收器包括至少一個放大級，該至少一個放大級中用作輸入級的放大級包括：被配置為接收相應的輸入信號的第一輸入端，被配置為接收該參考電壓的第二輸入端，被配置為產生第一信號的第一輸出端；以及，被配置為產生第二信號的第二輸出端； 其中，該每一個特定接收器還包括：耦接在該第一輸出端和該第二輸入端之間的反饋電路。
  2. 根據申請專利範圍第1項所述的電路，其中，該第一輸出端用作與該第一輸入端相對應的反相輸出端。
  3. 根據申請專利範圍第1項所述的電路，其中，該第一輸入端接收的輸入信號經由寄生電容耦合至該第二輸入端而導致該參考電壓具有第一雜訊，以及，該第一信號的相位與該第一雜訊的相位相反，該反饋電路提供由該第一信號產生的反饋信號至該第二輸入端，以減少該第一雜訊。
  4. 根據申請專利範圍第1項所述的電路，其中，該反饋電路包括電容器，該電容器的第一端耦接至該第一輸出端，以及，該電容器的第二端耦接至該第二輸入端。
  5. 根據申請專利範圍第1項所述的電路，其中，該反饋電路是一種通交流阻直流的電路結構。
  6. 根據申請專利範圍第1項所述的電路，其中，該多個接收器中的每一個接收器包括該至少一個放大級，該至少一個放大級中用作輸入級的放大級包括：被配置為接收相應的輸入信號的第一輸入端，被配置為接收該參考電壓的第二輸入端，被配置為產生該第一信號的第一輸出端，以及，被配置為產生該第二信號的第二輸出端；其中，該多個接收器中的每一個接收器還包括：耦接在該第一輸出端和該第二輸入端之間的反饋電路。
  7. 根據申請專利範圍第1項所述的電路，其中，該至少一個特定接收器中的至少一個還包括：低通濾波器，該低通濾波器耦接在該參考電壓產生器與該放大級的第二輸入端之間。
  8. 根據申請專利範圍第1項所述的電路，其中，沒有低通濾波器被設置在該參考電壓產生器與該放大級的該第二輸入端之間。
  9. 根據申請專利範圍第1項所述的電路，其中，沒有電容器被刻意設置在該參考電壓和地電壓之間。
  10. 根據申請專利範圍第1項所述的電路，其中，該電路位於記憶裝置內，且該多個接收器被配置為從該記憶裝置的焊盤或引腳接收該相應的輸入信號。
TW109120554A 2019-06-28 2020-06-18 具有多個接收器的電路 TWI752531B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962868022P 2019-06-28 2019-06-28
US62/868,022 2019-06-28
US16/900,981 US11295802B2 (en) 2019-06-28 2020-06-14 Circuit having a plurality of receivers using the same reference voltage
US16/900,981 2020-06-14

Publications (2)

Publication Number Publication Date
TW202105925A true TW202105925A (zh) 2021-02-01
TWI752531B TWI752531B (zh) 2022-01-11

Family

ID=71120126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109120554A TWI752531B (zh) 2019-06-28 2020-06-18 具有多個接收器的電路

Country Status (4)

Country Link
US (1) US11295802B2 (zh)
EP (1) EP3758222A1 (zh)
CN (1) CN112152653B (zh)
TW (1) TWI752531B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344767B1 (en) * 2000-01-28 2002-02-05 The Hong Kong University Of Science And Technology Switched-opamp technique for low-voltage switched capacitor circuits
JP2007109337A (ja) 2005-10-14 2007-04-26 Elpida Memory Inc 半導体メモリ装置及びメモリモジュール
JP2009522905A (ja) 2006-01-09 2009-06-11 エヌエックスピー ビー ヴィ シングルエンド増幅器
US7453305B2 (en) 2006-07-27 2008-11-18 Analog Devices, Inc. Voltage level shifting circuit, a differential input stage circuit, and a method for providing a level shifted differential signal to a differential input buffer circuit
US7692486B2 (en) 2007-10-05 2010-04-06 Qualcomm, Incorporated Configurable feedback for an amplifier
CN101674049B (zh) 2008-09-09 2012-09-26 联咏科技股份有限公司 用于一混频装置的噪声抑制电路及其相关混频装置
US9590676B2 (en) 2014-11-18 2017-03-07 Mediatek Inc. Signal receiving apparatus and signal receiving method
CN105846840B (zh) * 2015-01-15 2018-11-13 澜起科技（上海）有限公司 接收机电路以及用于控制接收机电路增益的方法

Also Published As

Publication number Publication date
CN112152653B (zh) 2021-11-30
US11295802B2 (en) 2022-04-05
TWI752531B (zh) 2022-01-11
US20200411074A1 (en) 2020-12-31
CN112152653A (zh) 2020-12-29
EP3758222A1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
US10461734B2 (en) Active load generation circuit and filter using same
JP3863508B2 (ja) 電源電圧検出回路及び半導体集積回路装置
JP2002142356A (ja) 電源回路および非接触ｉｃカード
US8106706B2 (en) DC biasing circuit for a metal oxide semiconductor transistor
JP4468229B2 (ja) コンパレータ回路および赤外線リモコン受信機
TWI752531B (zh) 具有多個接收器的電路
US7436246B2 (en) Pin number reduction circuit and methodology for mixed-signal IC, memory IC, and SOC
TWI716840B (zh) 片上系統、電路及向負載供電的方法
TWI572137B (zh) 封裝式積體電路（ic）元件及其電源彈跳減少方法
US20230327621A1 (en) Device for copying a current
US20230009631A1 (en) Electrostatic discharge protection network for chip
CN113126685B (zh) 一种噪声滤波电路及低压差线性稳压器
JP2003347921A (ja) 半導体装置及びシステム
JP2002033653A (ja) 信号レベル変換回路およびそれを備える半導体装置
US7071772B2 (en) Differential amplifier
JP5045370B2 (ja) 半導体回路装置
JP5254596B2 (ja) 半導体集積回路および電子回路
US10756707B1 (en) Area-efficient dynamic capacitor circuit for noise reduction in VLSI circuits
KR20080024549A (ko) 반도체 메모리 장치의 전압 레벨 검출기
JP7191598B2 (ja) 増幅装置
US20010028585A1 (en) Integrated circuit with a differential amplifier
US8437483B2 (en) Active snubber for improving stability of headphone amplifiers
JP2002329791A (ja) 電圧発生回路
TW202349873A (zh) 時脈緩衝器
JPH10270988A (ja) 基板バイアス効果を利用した遅延回路