CN101674049B

CN101674049B - 用于一混频装置的噪声抑制电路及其相关混频装置

Info

Publication number: CN101674049B
Application number: CN200810215083A
Authority: CN
Inventors: 杨智勋
Original assignee: Novatek Microelectronics Corp
Current assignee: Novatek Microelectronics Corp
Priority date: 2008-09-09
Filing date: 2008-09-09
Publication date: 2012-09-26
Anticipated expiration: 2028-09-09
Also published as: CN101674049A

Abstract

用于一混频装置的噪声抑制电路包括有一第一信号端耦接于一射频输入级电路的一第一输出端；一第二信号端耦接于该射频输入级电路的一第二输出端；一第一可变电流源包含有一第一端、一第二端及一第三端，用来根据该第二端的信号，调整该第一端至该第三端的电流大小；一第二可变电流源包含有一第一端、一第二端及一第三端，用来根据该第二端的信号，调整该第一端至该第三端的电流大小；以及一相位移转装置耦接于该第一信号端与该第二可变电流源的该第二端之间，用转换将该第一信号端的一第一信号的相位，以产生一第二信号，并输出至该第二可变电流源的该第二端。

Description

用于一混频装置的噪声抑制电路及其相关混频装置

技术领域

本发明系指一种用于一混频装置的噪声抑制电路及其相关混频装置，尤指一种可大幅降低闪烁噪声，提升信息接收质量的噪声抑制电路及其相关混频装置。

背景技术

混频器是无线通信系统中必要的组件，用以进行频率合成，以达到升频或降频的目的。在现有混频器电路中，采用直接转换架构的混频器具有成本低、能耗低、便于系统微小化等诸多优势，其中一例为吉尔伯特双平衡混频器。

请参考图1，图1为现有技术中一吉尔伯特双平衡混频器10的示意图。吉尔伯特双平衡混频器10包含有一射频输入级电路100、一混频电路102及一输出级电路104。射频输入级电路100由场效晶体管M1、M2所组成，用以透过栅极接收天线(或低噪声放大器)所传送来的差动射频信号VRF+、VRF-，并由漏极产生对应的电流IRF+、IRF-。混频电路102由场效晶体管M3、M4、M5、M6所组成，用以根据差动本地振荡信号VLO+、VLO-，控制场效晶体管M3、M4、M5、M6的启闭，以进行混频处理。其操作原理如下，场效晶体管M1、M2所发出的电流IRF+、IRF-的大小变化可分别控制场效晶体管M3、M4与M5、M6的增益；于是，当差动本地振荡信号VLO+、VLO-的电压亦呈高低起伏变化时，混频电路102输出至输出级电路104的电流IIF+、IIF-为场效晶体管M3～M6的栅极电压VLO+、VLO-与源极电流IRF+、IRF-的相乘结果。最后，输出级电路104的电阻R1、R2将电流IIF+、IIF-转换为一组差动低频信号VIF+、VIF-。换言之，差动低频信号VIF+、VIF-可视为差动射频信号VRF+、VRF-与差动本地振荡信号VLO+、VLO-的相乘结果。

在吉尔伯特双平衡混频器10中，混频电路102的四个场效晶体管(M3～M6)可因混频电路102的场效晶体管本身的特性及场效晶体管源级耦合处所寄生的电容的影响，而产生「闪烁噪声」。闪烁噪声会大幅降低接收机电路的信号噪声比，导致系统效能降低。闪烁噪声与真实信号的频谱重迭，无法经由其频谱特性的差异，以滤波器滤除闪烁噪声。同时，闪烁噪声的频谱响应大约是与频率成反比，造成频率越小时，其能量值越大。换言之，闪烁噪声愈接近直流时其值愈大，使得接近直流频率且有意义的基频信号埋没在以闪烁噪声为主的噪声中。因此，欲提升信息接收的质量，降低信息接收的错误率，必须有效降低真实信号被闪烁噪声污染的程度。

发明内容

因此，本发明的主要目的即在于提供一种可用于一混频装置的噪声抑制电路及其相关的混频装置。

本发明揭露一种可用于一混频装置的噪声抑制电路，包含有一第一信号端，耦接于该混频装置的一射频输入级电路的一第一输出端；一第二信号端，耦接于该混频装置的该射频输入级电路的一第二输出端；一第一可变电流源，包含有一第一端耦接于该第一信号端，一第二端耦接于该第二信号端，及一第三端耦接于一第一电源，该第一可变电流源用来根据该第二端的信号，调整该第一端至该第三端的电流大小；一第二可变电流源，包含有一第一端耦接于该第二信号端，一第二端，及一第三端耦接于该第一电源揭露，该第二可变电流源用来根据该第二端的信号，调整该第一端至该第三端的电流大小；以及一相位移转(shift)装置，耦接于该第一信号端与该第二可变电流源的该第二端之间，用来转换该第一信号端的一第一信号的相位，以产生一第二信号，并将该第二信号输出至该第二可变电流源的该第二端。

本发明另揭露一种可抑制噪声的混频装置，包含有一射频输入级电路，包含有一第一接收端、一第二接收端、一第一输出端及一第二输出端，用来由该第一接收端及该第二接收端接收一差动输入信号，以由该第一输出端及该第二输出端输出一前级差动信号；一混频电路，耦接于该射频输入级电路的该第一输出端及该第二输出端，用来对该前级差动信号及一差动振荡频率进行乘法运算，以输出一差动混频信号；一输出级电路，耦接于该混频电路，用来根据该差动混频信号，产生一差动低频信号；以及一噪声抑制电路，包括有一第一信号端，耦接于该射频输入级电路的该第一输出端；一第二信号端，耦接于该射频输入级电路的该第二输出端；一第一可变电流源，包含有一第一端耦接于该第一信号端，一第二端耦接于该第二信号端，及一第三端耦接于一第一电源，该第一可变电流源用来根据该第二端的信号，调整该第一端至该第三端的电流大小；一第二可变电流源，包含有一第一端耦接于该第二信号端，一第二端，及一第三端耦接于该第一电源，该第二可变电流源用来根据该第二端的信号，调整该第一端至该第三端的电流大小；以及一相位移转装置，耦接于该第一信号端与该第二可变电流源的该第二端之间，用来转换该第一信号端的一第一信号的相位，以产生一第二信号，并将该第二信号输出至该第二可变电流源的该第二端。

附图说明

图1为现有技术中一吉尔伯特双平衡混频器的示意图。

图2为本发明实施例一混频装置的示意图。

图3为图2中噪声抑制电路的一实施例示意图。

图4为图3的噪声抑制电路的较佳实施例示意图。

图5为本发明实施例一混频装置的示意图。

图6为一噪声指数示意图。

图7为一转换电压增益示意图。

图8至图13为本发明的变化实施例示意图。

图14为本发明实施例一噪声抑制电路的示意图。

【主要组件符号说明】

10 吉尔伯特双平衡混频器

100 射频输入级电路

102 混频电路

104 输出级电路

20 混频装置

200 射频输入级电路

202 混频电路

204 输出级电路

206、1206 噪声抑制电路

300 第一可变电流源

302 第二可变电流源

304 相位移转装置

M1～M6 PMOS晶体管

M7～M12、M31～M36 NMOS晶体管

C1、C2、C3 电容

R1、R2 电阻

VRF+、VRF- 差动射频信号

VLO+、VLO- 差动本地振荡信号

VIF+、VIF- 差动低频信号

MUL+、MUL- 差动混频信号

INP_1 第一接收端

INP_2 第二接收端

MRF_1 第一输出端

MRF_2 第二输出端

FNC_1 第一信号端

FNC_2 第二信号端

SIG_1 第一信号

SIG_2 第二信号

I1、I2 电流

GND 地端

具体实施方式

请参考图2，图2为本发明实施例一混频装置20的示意图。混频装置20可抑制噪声，其包含有一射频输入级电路200、一混频电路202、一输出级电路204及一噪声抑制电路206。射频输入级电路200包含有一第一接收端INP_1、一第二接收端INP_2、一第一输出端MRF_1及一第二输出端MRF_2，用来由第一接收端INP_1及第二接收端INP_2接收差动射频信号VRF+及VRF-，并由第一输出端MRF_1及第二输出端MRF_2输出前级差动信号IRF+及IRF-。混频电路202耦接于第一输出端MRF_1及第二输出端MRF_2，用来接收前级差动信号IRF+及IRF-，以对前级差动信号IRF+及IRF-及差动本地振荡信号VLO+、VLO-进行乘法运算，从而输出差动混频信号MUL+、MUL-。输出级电路204耦接于混频电路202，用来根据差动混频信号MUL+、MUL-，产生差动低频信号VIF+、VIF-。噪声抑制电路206耦接于射频输入级电路200与混频电路202之间，用来调整前级差动信号IRF+及IRF-中闪烁噪声的相位，以抑制噪声对差动低频信号VIF+、VIF-的影响。

简单来说，在混频装置20中，噪声抑制电路206透过调整前级差动信号IRF+及IRF-的相位，使得前级差动信号IRF+及IRF-中闪烁噪声得以共模信号方式呈现。由于差动混频信号MUL+、MUL-为差动信号，因此可透过相减运算，去除其中的共模信号成分，以消除闪烁噪声。

关于噪声抑制电路206的实现方式，请继续参考图3，图3为噪声抑制电路206的示意图。噪声抑制电路206包含有一第一信号端FNC_1、一第二信号端FNC_2、一第一可变电流源300、一第二可变电流源302及一相位移转装置304。第一信号端FNC_1及第二信号端FNC_2分别耦接于射频输入级电路200的第一输出端MRF_1及第二输出端MRF_2，用以接收前级差动信号IRF+、IRF-。相位移转装置304耦接于第一信号端FNC_1与第二可变电流源302之间，用来将第一信号端FNC_1的一第一信号SIG_1转换为一第二信号SIG_2，并将第二信号SIG_2输出至第二可变电流源302。第一可变电流源300耦接于第一信号端FNC_1、第二信号端FNC_2及一地端GND，用来根据第二信号端FNC_2的信号，调整一电流I1的大小。第二可变电流源302耦接于第二信号端FNC_2、相位移转装置304及地端GND，用来根据相位移转装置304所输出的信号SIG_2，调整一电流I2的大小。

在噪声抑制电路206中，较佳地，相位移转装置304转换第一信号SIG_1的相位以产生第二信号SIG_2，使得第二信号SIG_2与第一信号SIG_1呈共轭关系，如相位差为90°或270°。在此情形下，当噪声抑制电路206于稳态操作情况时，第一信号端FNC_1与第二信号端FNC_2相位差会呈180°关系。换言之，前级差动信号IRF+及IRF-中闪烁噪声得以共模信号方式呈现。如此一来，可透过相减运算，去除其中的共模信号成分，以消除闪烁噪声。

特别注意的是，图3所示为噪声抑制电路206的实施例示意图，本领域普通技术人员当可据以做不同的修饰，而不限于此。举例来说，请参考图4，图4为噪声抑制电路206的较佳实施例示意图。在图4中，噪声抑制电路206的第一可变电流源300由NMOS晶体管M11、M12及一旁路电容C1所组成。NMOS晶体管M12的功用为一增益开关，用以控制电流I1的大小。NMOS晶体管M11与旁路电容C1可形成一电流源，以根据一电压产生器(未绘于图4中)所产生的电压VB1，提供NMOS晶体管M12适当的操作电流。在图4中，第二可变电流源302由NMOS晶体管M9、M10及一旁路电容C3所组成，其架构与第一可变电流源300相同，故不赘述。

另一方面，在图4中，相位移转装置由NMOS晶体管M7、M8、一旁路电容C2及一负载电阻R3所组成。NMOS晶体管M8及负载电阻R3将第一信号SIG_1的相位延迟，使得第二信号SIG_2与第一信号SIG_1呈共轭关系，而达到相位移转的目的。NMOS晶体管M7及旁路电容C2可形成一电流源，以提供NMOS晶体管M8适当的操作电流，其运作方式与第一可变电流源300中的NMOS晶体管M11与旁路电容C1的组合或第二可变电流源302中NMOS晶体管M9与旁路电容C3的组合相同，在此不赘述。

因此，透过图4所示的噪声抑制电路206，相位移转装置304可转换第一信号SIG_1的相位，使得第二信号SIG_2与第一信号SIG_1呈共轭关系。如此一来，当噪声抑制电路206于稳态操作情况时，噪声抑制电路206即达共振现象，而第一信号端FNC_1与第二信号端FNC_2相位差会呈180°。换言之，前级差动信号IRF+及IRF-中闪烁噪声得以因共振现象而以共模信号方式呈现，因而可透过相减运算，去除其中的共模信号成分，以消除闪烁噪声。

在图2中，射频输入级电路200、混频电路202及输出级电路204为混频装置20的基础架构，其可以是现有技术中常见的混频器电路，如图1所示的吉尔伯特双平衡混频器10，且不限于此。举例来说，请参考图5，图5为本发明较佳实施例一混频装置50的示意图。混频装置50为图1的吉尔伯特双平衡混频器10与图4的噪声抑制电路206的组合，因此，为方便清楚解释电路的操作原理，图5仍沿用图1与图4所使用的符号与定义。在图5中，NMOS晶体管M12的漏极耦接于场效晶体管M1的漏极及场效晶体管M3、M4的源极；NMOS晶体管M12的栅极耦接于场效晶体管M2的漏极及场效晶体管M5、M6的源极；NMOS晶体管M10的漏极耦接于场效晶体管M2的漏极及场效晶体管M5、M6的源极；以及NMOS晶体管M8的栅极耦接于场效晶体管M1的漏极及场效晶体管M3、M4的源极。

混频装置50的运作方式如下。首先，场效晶体管M1及M2接收差动射频信号VRF+、VRF-，并转换为差动电流信号IRF+、IRF-，用以控制场效晶体管M3、M4、M5及M6的增益，使场效晶体管M3、M4、M5及M6实现差动电流信号IRF+、IRF-与差动本地振荡信号VLO+、VLO-的乘法运算，进而输出差动混频信号MUL+、MUL-。在此同时，噪声抑制电路206达到稳态共振的效果，将场效晶体管M3、M4、M5及M6的源极所产生的闪烁噪声以共模信号方式于差动混频信号MUL+、MUL-中呈现。最后，电阻R1、R2将差动混频信号MUL+、MUL-转变为差动低频信号VIF+、VIF-。换言之，透过噪声抑制电路206，前级差动信号IRF+及IRF-中的闪烁噪声以共模信号方式呈现，因而可透过相减运算，去除其中的共模信号成分，以消除闪烁噪声，进而有效降低真实信号被闪烁噪声污染的程度。

为清楚比较混频装置50与现有吉尔伯特双平衡混频器10的差异，请继续参考图6及图7。图6为一噪声指数(Noise Figure)示意图，图7为一转换电压增益示意图。在图6中，虚线所形成的曲线系对应吉尔伯特双平衡混频器10的噪声指数，而实线所形成的曲线则对应于混频装置50的噪声指数。同样的，在图7中，虚线所形成的曲线系对应吉尔伯特双平衡混频器10的转换电压增益，而实线所形成的曲线则对应于混频装置50的转换电压增益。由图6可知，本发明在噪声指数上的低频部分所呈现的性能较现有技术所呈现的性能为佳。例如，混频装置50的噪声指数于操作频率10KHz的值为6.7dB，而现有吉尔伯特双平衡混频器10于同等情形下所得值为20.5dB。亦即，本发明的噪声指数较现有技术降低了有13.8dB之多。同样的，在噪声指数部分，若合计操作频率1KHz至10KHz的综合值，混频装置50的噪声指数为5.23dB，而现有吉尔伯特双平衡混频器10于同等情形下所得值为5.47dB，本发明的噪声指数较现有技术降低了0.24dB。由图7可知，混频装置50的转换电压增益较现有吉尔伯特双平衡混频器10增加约9.8dB。因此，本发明无论在低频部分的噪声指数或转换电压增益皆较现有吉尔伯特双平衡混频器10有显著改善。此外，经实验室量测混频装置50加上前级低噪声放大器的操作电流为7.53mA，现有吉尔伯特双平衡混频器10加上前级低噪声放大器的操作电流为7.03mA，本发明较现有技术的电流消耗约增加0.5mA。此外，上述量测结果是依照TSMC 0.18微米制程所制造的成品据以量测，电路操作电压为1.8Volt。

因此，透过噪声抑制电路206，前级差动信号IRF+及IRF-中的闪烁噪声以共模信号方式呈现，使得混频装置50可透过相减运算，去除其中的共模信号成分，以消除闪烁噪声，进而有效降低真实信号被闪烁噪声污染的程度。特别注意的是，混频装置50为图1的吉尔伯特双平衡混频器10与图4的噪声抑制电路206的组合，当然，噪声抑制电路206亦可应用于不同混频器架构中，而不限于此。例如，在混频装置50中，吉尔伯特双平衡混频器由PMOS晶体管(M1～M6)所组成，实际上，亦可如图8所示，将部分场效晶体管改由NMOS晶体管(M31～M36)所组成。当然，除了图8的例，噪声抑制电路206亦可应用于其它不同种类的混频器，如图9至图13所示，混频器的相关运作方式应为本领域普通技术人员所熟知。

另外，在图3及图4中，噪声抑制电路206主要由NMOS晶体管所组成。当然，亦可改由PMOS晶体管实现，如图14示。图14为本发明实施例一噪声抑制电路1206的示意图。比较图14及图4可知，噪声抑制电路1206与噪声抑制电路206不同的处在于噪声抑制电路1206主要以PMOS晶体管实现，其它如结构、运作方式等皆相似，故应为本领域具通常知识可参考前述说明而推衍得出，在此不赘述。同样的，噪声抑制电路1206亦可取代噪声抑制电路206而应用于相关混频器，如图5或图8至图13所示的混频器。

其中，如图8至图11所示，差动射频信号VRF+及VRF-是以数种不同组态而功效相似的方式输入至混频装置50。图8是以共源极输入组态(Common Source Input Stage)的方式输入差动射频信号VRF+及VRF-，其系最常见于现有混波器架构中。图9是以共栅极输入组态(Common Gate InputStage)的方式输入差动射频信号VRF+及VRF-，此输入组态虽然增益相对较小，但在增益的线性度及信号隔离度(差动射频信号VRF+、VRF-与差动本地振荡VLO+、VLO-之间)等方面表现较好。图10亦属于共源极输入组态，是在图8的基础上再加上偏压电流的混波器架构。图11是属于互补式输入组态(Complementary Input Stage)，差动射频信号VRF+及VRF-各自先以一互补式放大器提供信号增益外，还可以有类似于电流导引(Current Steering)的效果。

如前所述，闪烁噪声会大幅降低接收机电路的信号噪声比，导致系统效能降低，且其无法以滤波器滤除。同时，闪烁噪声的频谱响应是与频率成反比，造成愈接近直流时其值愈大，以致基频信号埋没在以闪烁噪声为主的噪声中。在此情形下，本发明可透过调整前级差动信号中闪烁噪声的相位，使得闪烁噪声以共模信号方式呈现于前级差动信号中，因而可透过相减运算，去除其中的共模信号成分，以消除闪烁噪声，进而有效降低真实信号被闪烁噪声污染的程度，并提升信息接收的质量，降低信息接收的错误率。

综上所述，本发明透过移转信号相位的方式，使混频电路所产生的闪烁噪声于输出时以共模信号方式呈现，并以相减运算消除闪烁噪声，进而提升信号噪声比与通信系统的整体效能。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种用于一混频装置的噪声抑制电路，包括有：

一第一信号端，耦接于该混频装置的一射频输入级电路的一第一输出端；

一第二信号端，耦接于该混频装置的该射频输入级电路的一第二输出端；

一第一可变电流源，包含有一第一端耦接于该第一信号端，一第二端耦接于该第二信号端，及一第三端耦接于一第一电源，该第一可变电流源用来根据该第二端的信号，调整该第一端至该第三端的电流大小；

一第二可变电流源，包含有一第一端耦接于该第二信号端，一第二端，及一第三端耦接于该第一电源，该第二可变电流源用来根据该第二端的信号，调整该第一端至该第三端的电流大小；以及

一相位移转装置，耦接于该第一信号端与该第二可变电流源的该第二端之间，用来转换该第一信号端的一第一信号的相位，以产生一第二信号，并将该第二信号输出至该第二可变电流源的该第二端。

2.如权利要求1所述的噪声抑制电路，其中该第一可变电流源包含有：

一增益开关，包含有一第一端耦接于该第一信号端，一第二端耦接于该第二信号端，及一第三端，该增益开关用来根据该第二端的信号，导通该第一端至该第三端的信号连结；以及

一电流源，耦接于该增益开关的该第三端与该第一电源之间，用来提供电流。

3.如权利要求2所述的噪声抑制电路，其中该电流源包含有：

一电压产生器，用来产生电压；

一晶体管，其一漏极耦接于该增益开关的该第三端，一栅极耦接于该电压产生器，及一源极耦接于该第一电源；以及

一旁路电容，耦接于该增益开关的该第三端与该第一电源之间。

4.如权利要求3所述的噪声抑制电路，其中该第一电源是一低电压电源。

5.如权利要求4所述的噪声抑制电路，其中该增益开关是一N型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

6.如权利要求4所述的噪声抑制电路，其中该电流源的该晶体管是一N型金属氧化半导体晶体管。

7.如权利要求3所述的噪声抑制电路，其中该第一电源是一高电压电源。

8.如权利要求7所述的噪声抑制电路，其中该增益开关是一P型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

9.如权利要求7所述的噪声抑制电路，其中该电流源的该晶体管是一P型金属氧化半导体晶体管。

10.如权利要求1所述的噪声抑制电路，其中该第二可变电流源包含有：

一增益开关，包含有一第一端耦接于该第二信号端，一第二端耦接于该相位移转装置，及一第三端，该增益开关用来根据该第二端的所接收的该第二信号，导通该第一端至该第三端的信号连结；以及

11.如权利要求10所述的噪声抑制电路，其中该电流源包含有：

一电压产生器，用来产生电压；

12.如权利要求11所述的噪声抑制电路，其中该第一电源是一低电压电源。

13.如权利要求12所述的噪声抑制电路，其中该增益开关是一N型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

14.如权利要求12所述的噪声抑制电路，其中该电流源的该晶体管是一N型金属氧化半导体晶体管。

15.如权利要求11所述的噪声抑制电路，其中该第一电源是一高电压电源。

16.如权利要求15所述的噪声抑制电路，其中该增益开关是一P型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

17.如权利要求15所述的噪声抑制电路，其中该电流源的该晶体管是一P型金属氧化半导体晶体管。

18.如权利要求1所述的噪声抑制电路，其中该相位移转装置包含有：

一电阻，其一端耦接于一第二电源，另一端耦接于该第二可变电流源；

一增益开关，包含有一第一端耦接于该第二可变电流源，一第二端耦接于第一信号端，及一第三端，该增益开关用来根据该第二端的信号，导通该第一端至该第三端的信号连结；以及

19.如权利要求18所述的噪声抑制电路，其中该电流源包含有：

一电压产生器，用来产生电压；

20.如权利要求19所述的噪声抑制电路，其中该第一电源是一低电压电源，而该第二电源是一高电压电源。

21.如权利要求20所述的噪声抑制电路，其中该增益开关是一N型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

22.如权利要求20所述的噪声抑制电路，其中该电流源的该晶体管是一N型金属氧化半导体晶体管。

23.如权利要求19所述的噪声抑制电路，其中该第一电源是一高电压电源，而该第二电源是一低电压电源。

24.如权利要求23所述的噪声抑制电路，其中该增益开关是一P型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

25.如权利要求23所述的噪声抑制电路，其中该电流源的该晶体管是一P型金属氧化半导体晶体管。

26.如权利要求1所述的噪声抑制电路，其中该第一信号与该第二信号的相位差为一特定角度。

27.如权利要求26所述的噪声抑制电路，其中该特定角度是90°。

28.如权利要求26所述的噪声抑制电路，其中该特定角度是-270°。

29.一种可抑制噪声的混频装置，包含有：

一射频输入级电路，包含有一第一接收端、一第二接收端、一第一输出端及一第二输出端，用来由该第一接收端及该第二接收端接收一差动输入信号，以由该第一输出端及该第二输出端输出一前级差动信号；

一混频电路，耦接于该射频输入级电路的该第一输出端及该第二输出端，用来对该前级差动信号及一差动振荡频率进行乘法运算，以输出一差动混频信号；

一输出级电路，耦接于该混频电路，用来根据该差动混频信号，产生一差动低频信号；以及

一噪声抑制电路，包括有：

一第一信号端，耦接于该射频输入级电路的该第一输出端；

一第二信号端，耦接于该射频输入级电路的该第二输出端；

30.如权利要求29所述的混频装置，其中该第一可变电流源包含有：

31.如权利要求30所述的混频装置，其中该电流源包含有：

一电压产生器，用来产生电压；

32.如权利要求31所述的混频装置，其中该第一电源是一低电压电源。

33.如权利要求32所述的混频装置，其中该增益开关是一N型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

34.如权利要求32所述的混频装置，其中该电流源的该晶体管是一N型金属氧化半导体晶体管。

35.如权利要求31所述的混频装置，其中该第一电源是一高电压电源。

36.如权利要求35所述的混频装置，其中该增益开关是一P型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

37.如权利要求35所述的混频装置，其中该电流源的该晶体管是一P型金属氧化半导体晶体管。

38.如权利要求29所述的混频装置，其中该第二可变电流源包含有：

39.如权利要求38所述的混频装置，其中该电流源包含有：

一电压产生器，用来产生电压；

40.如权利要求39所述的混频装置，其中该第一电源是一低电压电源。

41.如权利要求40所述的混频装置，其中该增益开关是一N型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

42.如权利要求40所述的混频装置，其中该电流源的该晶体管是一N型金属氧化半导体晶体管。

43.如权利要求39所述的混频装置，其中该第一电源是一高电压电源。

44.如权利要求43所述的混频装置，其中该增益开关是一P型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

45.如权利要求43所述的混频装置，其中该电流源的该晶体管是一P型金属氧化半导体晶体管。

46.如权利要求29所述的混频装置，其中该相位移转装置包含有：

47.如权利要求46所述的混频装置，其中该电流源包含有：

一电压产生器，用来产生电压；

48.如权利要求47所述的混频装置，其中该第一电源是一低电压电源，而该第二电源是一高电压电源。

49.如权利要求48所述的混频装置，其中该增益开关是一N型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

50.如权利要求48所述的混频装置，其中该电流源的该晶体管是一N型金属氧化半导体晶体管。

51.如权利要求47所述的混频装置，其中该第一电源是一高电压电源，而该第二电源是一低电压电源。

52.如权利要求51所述的混频装置，其中该增益开关是一P型金属氧化半导体晶体管，该第一端是一漏极，该第二端是一栅极，及该第三端是一源极。

53.如权利要求51所述的混频装置，其中该电流源的该晶体管是一P型金属氧化半导体晶体管。

54.如权利要求29所述的混频装置，其中该第一信号与该第二信号的相位差为一特定角度。

55.如权利要求54所述的混频装置，其中该特定角度是90°。

56.如权利要求54所述的混频装置，其中该特定角度是-270°。