CN112152653B - 具有多个接收器的电路 - Google Patents

具有多个接收器的电路 Download PDF

Info

Publication number
CN112152653B
CN112152653B CN202010558839.2A CN202010558839A CN112152653B CN 112152653 B CN112152653 B CN 112152653B CN 202010558839 A CN202010558839 A CN 202010558839A CN 112152653 B CN112152653 B CN 112152653B
Authority
CN
China
Prior art keywords
input
reference voltage
signal
circuit
receivers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010558839.2A
Other languages
English (en)
Other versions
CN112152653A (zh
Inventor
吴忠桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN112152653A publication Critical patent/CN112152653A/zh
Application granted granted Critical
Publication of CN112152653B publication Critical patent/CN112152653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45332—Indexing scheme relating to differential amplifiers the AAC comprising one or more capacitors as feedback circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种包括参考电压产生器和多个接收器的电路，其中，参考电压产生器被配置为产生参考电压，每一个接收器被配置为接收该参考电压和相应的输入信号以产生相应的输出信号。另外，对于多个接收器中的至少一个特定接收器，该特定接收器包括至少一个放大级，该放大级包括：被配置为接收相应的输入信号的第一输入端，被配置为接收该参考电压的第二输入端，被配置为产生第一信号的第一输出端，以及，被配置为产生第二信号的第二输出端；该特定接收器还包括：耦接在第一输出端和第二输入端之间的第一反馈电路。该电路能够减少耦合至参考电压的噪声。

Description

具有多个接收器的电路
技术领域
本发明一般涉及一种接收器，以及更特别地，涉及一种具有利用相同参考电压的多个接收器的电路。
背景技术
在并行总线(parallel bus)应用中，诸如动态随机存取存储器(dynamic randomaccess memory，DRAM)或高带宽存储装置，位于存储装置的前端电路(front-end circuit)内的多个接收器被配置为将接收到的信号与参考电压(reference voltage)进行比较，以产生供后续电路使用的输出信号。然而，由于被提供给该多个接收器的参考电压是由单个(single)参考电压产生器产生的，因此，参考电压的电平(level)因接收到的信号和参考电压之间的寄生电容而受接收到的信号的影响，进而导致参考电压不稳定。特别地，如果大多数接收器接收具有采样模式(sample pattern)的信号，则参考电压被严重地影响，而这种不稳定的参考电压会恶化一个或多个其它接收器(例如，其接收具有不同模式的信号)的操作。
发明内容
有鉴于此，本发明的目的是提供一种具有多个接收器的电路，其能够减少耦合至参考电压的噪声。
在一示例中，本发明实施例提供了一种具有多个接收器的电路，其包括参考电压产生器和该多个接收器。参考电压产生器被配置为产生参考电压；以及，该多个接收器中的每一个接收器被配置为接收该参考电压和相应的输入信号，以产生相应的输出信号；其中，该多个接收器包括至少一个特定接收器，该至少一个特定接收器中的每一个特定接收器包括至少一个放大级，该至少一个放大级中用作输入级的放大级包括：被配置为接收相应的输入信号的第一输入端，被配置为接收该参考电压的第二输入端，被配置为产生第一信号的第一输出端；以及，被配置为产生第二信号的第二输出端。其中，该每一个特定接收器还包括：耦接在该第一输出端和该第二输入端之间的反馈电路。
在另一示例中，该第一输出端用作与该第一输入端相对应的反相输出端。
在另一示例中，该第一输入端接收的输入信号经由寄生电容耦合至该第二输入端而导致该参考电压具有第一噪声，以及，该第一信号的相位与该第一噪声的相位相反，该反馈电路提供由该第一信号产生的反馈信号至该第二输入端，以减少该第一噪声。
在另一示例中，该反馈电路包括电容器，该电容器的第一端耦接至该第一输出端，以及，该电容器的第二端耦接至该第二输入端。
在另一示例中，该反馈电路是一种通交流阻直流的电路结构。
在另一示例中，该多个接收器中的每一个接收器包括该至少一个放大级，该放大级包括：被配置为接收相应的输入信号的第一输入端，被配置为接收该参考电压的第二输入端，被配置为产生该第一信号的第一输出端，以及被配置为产生该第二信号的第二输出端；以及，该多个接收器中的每一个接收器还包括：耦接在该第一输出端和该第二输入端之间的反馈电路。或者说，特定接收器的数量等于该多个接收器的数量。
在另一示例中，该至少一个特定接收器中的至少一个还包括：低通滤波器，该低通滤波器耦接在该参考电压产生器与该放大级的第二输入端之间。
在另一示例中，没有低通滤波器被设置在该参考电压产生器与该放大级的该第二输入端之间。
在另一示例中，没有电容器被刻意设置在该参考电压和地电压之间。
在另一示例中，该电路位于存储装置内，且该多个接收器被配置为从该存储装置的焊盘或引脚接收该相应的输入信号。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明。
图1是示出根据本发明一实施例的电路的示意图。
图2是示出根据本发明一实施例的电路的示意图。
图3是示出根据本发明一实施例的放大级的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
图1是根据本发明一实施例示出的电路100的示意图，电路100具有多个接收器，例如，可在并行总线应用中应用电路100，如存储装置、裸晶至裸晶的链路(Die-to-die link)装置等等。如图1所示，电路100包括参考电压产生器(reference voltage generator)110和多个接收器(plurality of receivers)120_1-120_N，其中，接收器120_1-120_N中的每一个包括低通滤波器(low-passfilter)、多个放大级(amplifying stage)和反馈电路(feedback circuit)。例如，接收器120_1包括用作(serving as)输入级的放大级122_1，用作输出级的放大级124_1，用作反馈电路的电容器CFB_1，以及低通滤波器126_1，例如，低通滤波器126_1包括电阻器R_1和电容器C_1。接收器120_N包括用作输入级的放大级122_N，用作输出级的放大级124_N，用作反馈电路的电容器CFB_N，以及低通滤波器126_N，例如，低通滤波器126_N包括电阻器R_N和电容器C_N。图1示出的接收器包括两个放大级的示例情形，但应当说明的是，该示例并不是对本发明的限制，例如，任一接收器除包括用作输入级和用作输出级的两个放大级外，还可以包括用作中间级的至少一个放大级。在一实施例中，电路100可以是位于芯片(诸如DRAM或任何其它的存储装置)内的前端电路，以及，接收器120_1-120_N连接至该芯片的焊盘(pads)或引脚(pins)102_1-102_N，接收器120_1-102_N被配置为从焊盘或引脚102_1-102_N接收输入信号Vin_1-Vin_N，以产生输出信号Vout_1-Vout_N。例如，接收器120_1被配置为从焊盘或引脚102_1接收相应的输入信号Vin_1，以产生相应的输出信号Vout_1；以此类推，接收器120_N被配置为从焊盘或引脚102_N接收相应的输入信号Vin_N，以产生相应的输出信号Vout_N。应当说明的是，本发明提出的电路并不限于存储装置，例如，该电路可以适用于具有多个接收器且该多个接收器接收相同的参考电压的任意装置，具体地，本发明实施例对此不做任何限制。
在图1所示的实施例中，参考电压产生器110被配置为产生参考电压Vref至接收器120_1–120_N，以及，放大级122_1–122_N中的每一个被配置为接收参考电压Vref和对应的/相应的(corresponding)输入信号Vin_1–Vin_N以产生第一信号(例如，图1中标注为V1)和第二信号(例如，图1中标注为V2)，以及，放大级124_1–124_N中的每一个被配置为根据相应的第一信号和相应的第二信号产生相应的输出信号(如输出信号Vout_1–Vout_N)。由于接收器120_1-120_N中的每一个接收器的两个输入端之间存在寄生电容，因此，参考电压Vref的电平由于(due to)输入信号Vin_1-Vin_N而被暂时改变(be temporarily shifted)，此外，由于所有的接收器120_1-120_N均从参考电压产生器110接收相同的参考电压Vref，因此，不稳定的参考电压Vref影响接收器120_1-120_N的操作。例如，接收器120_1(或者说，接收器120_1的放大级122_1)具有第一输入端Nin1、第二输入端Nin2、第一输出端Nout1和第二输出端Nout2，当接收器120_1在第一输入端Nin1接收到输入信号Vin_1时，输入信号Vin_1经由接收器120_1内的寄生电容耦接至第二输入端Nin2，从而，由于此耦接的输入信号，耦接到第二输入端Nin2的参考电压Vref将不具有稳定的电平。为了消除或减少耦合到参考电压Vref的噪声(noise)，例如，消除或减少第一输入端Nin1上的输入信号Vin_1经由接收器内的寄生电容到达第二输入端Nin2的耦合输入信号部分导致的使得参考电压Vref不稳定的噪声，接收器120_1还具有耦接在第一输出端Nout_1和第二输入端Nin2之间的反馈电路(例如，图1中以电容器CFB_1进行示例说明)，从而，从第一信号V1和电容器CFB_1产生的且被输入到第二输入端Nin2的反馈信号能够消除或减少耦合到参考电压Vref的噪声。在本发明实施例中，所述反馈电路是一种通交流阻直流的电路结构，也就是说，该反馈电路只允许第一输出端上的交流分量通过。优选地，该反馈电路可对第一输出端上的交流分量进行缩放，从而，反馈至第二输入端的反馈信号不仅能够被设计成与第一输入端Nin1上的输入信号Vin_1经由接收器内的寄生电容到达第二输入端Nin2处的耦合信号的相位相反，而且能够通过设计反馈电路来使得反馈信号与该耦合信号的幅度大致相同，从而完全消除掉或大致消除掉耦合到第二输入端的耦合信号/噪声。应当说明的是，本发明实施例中的反馈电路并不限于电容器，电容器仅是本发明实施例的优选实施方式，该优选实施方式具有较小的面积且耗电少，其能够使得被设计成减少或完全消除掉到达第二输入端Nin2处的该耦合信号的实现更简单。
在本实施例中，第一输出端Nout1用作与第一输入端Nin1相对应的反相输出端，即，第一信号V1的相位可以被视为与输入信号Vin_1的相位相反。因此，由于参考电压Vref的噪声与输入信号Vin_1具有相同的相位，所以从第一信号V1和电容器CFB_1产生的并被输入到第二输入端Nin2的反馈信号的确消除(indeed eliminate)或减少了参考电压Vref的噪声。
另外，接收器120_1还包括低通滤波器126_1，该低通滤波器126_1用于使参考电压Vref更稳定。因为参考电压Vref的噪声是通过使用电容器CFB_1消除或减少的，所以低通滤波器126_1可以被设计为具有较小尺寸的电容器C_1，以减小芯片面积并节省制造成本。
在图1所示的实施例中，接收器120_1-120_N中的每一个接收器具有反馈电路(如电容器CFB_1-CFB_N)，该反馈电路位于放大级的第一输出端和该放大级的第二输入端之间(其中，该放大级的第一输入端用于接收输入信号，该第二输入端用于接收参考电压，该第一输出端是与该第一输入端相对应的输出端，即第一输出端处的信号与第一输入端处的信号反相)，以消除参考电压Vref的噪声。在本发明的其它实施例中，接收器120_1-120_N中仅一部分接收器(例如其中的一个或多个)用作特定接收器，以及，该特定接收器被设计为具有诸如电容器CFB_1的反馈电路，而接收器120_1–120_N中的其它接收器被设计为没有诸如电容器CFB_1的反馈电路。这些替代设计将落入本发明的范围内。
在图1所示的实施例中，电容器CFB_1用作反馈电路且被刻意地设置(intentionally positioned)在第一输出端Nout1和第二输入端Nin2之间，但这并不是对本发明的限制。在另一实施例中，反馈电路可以由晶体管来实现，例如，晶体管的第一电极(例如，漏极)耦接到第一输出端Nout1，晶体管的第二电极(例如，源极)耦接到第二输入端Nin2，以及，晶体管的栅极耦接到偏置电压。
图2是示出根据本发明的另一实施例的电路200的示意图。如图2所示，电路200包括参考电压产生器210和多个接收器220_1-220_N，其中，接收器220_1-220_N中的每一个包括多个放大级和反馈电路。例如，接收器220_1包括：放大级222_1、放大级224_1以及电容器CFB_1，放大级222_1作为输入级，放大级224_1作为输出级，电容器CFB_1作为反馈电路。接收器220_N包括：用作输入级的放大级222_N，用作输出级的放大级224_N，用作反馈电路的电容器CFB_N。在一些实施例中，电路200是位于芯片(诸如DRAM或任何其它存储装置)内的前端电路，以及，接收器220_1-220_N耦接到芯片的焊盘或引脚202_1-202_N，且接收器220_1-220_N被配置为从焊盘或引脚202_1-202_N接收输入信号Vin_1-Vin_N，以产生输出信号Vout_1-Vout_N。
在图2所示的实施例中，参考电压产生器210被配置为产生参考电压Vref给接收器220_1–220_N，以及，放大级222_1–222_N中的每一个被配置为接收参考电压Vref和相应的输入信号Vin_1–Vin_N，以产生第一信号(例如，接收器220_1的V1)和第二信号(例如，接收器220_1的V2)，以及，放大级224_1–224_N中的每一个被配置为：根据第一信号和第二信号产生相应的输出信号Vout_1–Vout_N。由于接收器220_1-220_N中的每一个接收器的两个输入端之间存在寄生电容，因此，参考电压Vref的电平会因输入信号Vin_1-Vin_N而被暂时改变；而且，由于所有的接收器220_1-220_N从参考电压产生器110接收相同的参考电压Vref，所以，不稳定的参考电压Vref会影响接收器220_1-220_N的操作。例如，接收器220_1(或者说，接收器220_1内的放大级222_1)具有第一输入端Nin1、第二输入端Nin2、第一输出端Nout1和第二输出端Nout2，当接收器220_1(或者，放大级222_1)在第一输入端Nin1接收到输入信号Vin_1时，输入信号Vin_1经由接收器220_1内的寄生电容耦接到第二输入端Nin2，从而，由于此耦接的输入信号，被耦接到第二输入端Nin2的参考电压Vref将不具有稳定的电平。为了消除或减少耦接至参考电压Vref的噪声，即消除或减少输入信号Vin_1经由寄生电容耦合至第二输入端Nin2的影响，接收器220_1还具有耦接在第一输出端Nout_1与第二输入端Nin2之间的电容器CFB_1，从而，从第一信号V1和电容器CFB_1产生的并被输入到第二输入端Nin2的反馈信号能够消除耦合到参考电压Vref的噪声。
在本实施例中，第一输出端Nout1用作与第一输入端Nin1相对应的反相输出端，即第一信号V1的相位可以被视为与输入信号Vin_1的相位相反。因此，由于参考电压Vref的噪声与输入信号Vin_1具有相同的相位，所以，从第一信号V1和电容器CFB_1产生的并被输入到第二输入端Nin2的反馈信号确实消除或减少了参考电压Vref的噪声。
此外，由于参考电压Vref的噪声是通过使用电容器CFB_1来消除或减少的，因此，电路200即便不具有低通滤波器也可以较好地稳定参考电压Vref，也就是说，低通滤波器是可选的，例如，在图1中示出了包括低通滤波器的示例情形，图2示出了不包括低通滤波器的示例情形。例如，在参考电压产生器210与放大级222_1的第二输入端Nin2之间不存在低通滤波器，或者，在参考电压Vref和地电压之间没有特意放置电容器，以减小芯片面积并节省制造成本。应当说明的是，在另一变型实现中，在一部分特定接收器中，其用作输入级的放大级的第二输入端与参考电压产生器之间设置有低通滤波器，而在另一部分特定接收器中，其用作输入级的放大级的第二输入端与参考电压产生器之间没有设置低通滤波器。
图3是示出根据本发明一实施例的放大级300的示意图，其中，放大级300是放大级122_1/222_1和电容器CFB_1的示例。如图3所示，放大级300包括电流源(current source)302，两个P型晶体管MP1和MP2，两个N型晶体管MN1和MN2，耦接在第一输出端Nout1和第二输入端Nin2之间且用作第一反馈电路的电容器CFB_1，以及，电阻器R2，R3和R4，其中，电阻器R2耦接在节点N1和第一输出端Nout1之间，电阻器R3耦接在节点N1和第二输出端Nout2之间，以及，电阻器R4耦接在节点N1和N型晶体管MN1的栅极之间。在图3中，电流源302耦接至电源电压(supply voltage)VDD，P型晶体管MP1的源极耦接到电流源302，P型晶体管MP1的漏极耦接第一输出端Nout1，以及，P型晶体管MP1的栅极接收输入信号Vin_1，P型晶体管MP2的源极耦接电流源302，P型晶体管MP2的漏极耦接第二输出端Nout2，以及，P型晶体管MP2的栅极接收参考电压Vref。N型晶体管MN1的源极耦接到地电压，N型晶体管MN1的漏极耦接到第一输出端Nout1，以及，N型晶体管MN2的源极耦接到接地电压，N型晶体管MN2的漏极耦接到第二输出端Nout2，以及，N型晶体管MN1的栅极耦接到N型晶体管MN2的栅极。在本实施例中，如图1和图2的实施例中所述，电容器CFB_1被配置为产生反馈信号至第二输入端Nin2，以根据第一信号V1消除参考电压Vref的噪声并提高带宽。
在本发明的另一实施例中，放大级300还可以包括第二反馈电路，该第二反馈电路耦接在内部节点和第一输入端Nin1之间，以提高带宽。例如，第二反馈电路可以位于N型晶体管MN1的栅极和第一输入端MN1之间，以及，第二反馈电路被配置为产生另一反馈信号至第一输入端Nin1，以根据N型晶体管MN1的栅极处的内部信号提高带宽，其中，第二反馈电路可以是电容器，以及，内部信号Vint是根据第一信号V1产生的。
简要地概述，在本发明的电路中，通过设计反馈电路以引入反馈信号来消除被作用到(applied to)多个接收器的参考电压的噪声，从而，参考电压变得是稳定的且不受输入信号的影响。因此，接收器能具有更好的性能，以及，该电路只需要设计面积较小的低通滤波器来稳定参考电压，或者，该电路不需要设计任何滤波器就能稳定参考电压以减少芯片面积和制造成本。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)，例如，不同实施例中的不同特征的组合或替换。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (9)

1.一种具有多个接收器的电路，包括：
参考电压产生器，被配置为产生参考电压；以及，
该多个接收器，该多个接收器中的每一个接收器被配置为接收该参考电压和相应的输入信号，以产生相应的输出信号；
其中，该多个接收器包括至少一个特定接收器，该至少一个特定接收器中的每一个特定接收器包括至少一个放大级，该至少一个放大级中用作输入级的放大级包括：被配置为接收相应的输入信号的第一输入端，被配置为接收该参考电压的第二输入端，被配置为产生第一信号的第一输出端；以及，被配置为产生第二信号的第二输出端；
其中，该每一个特定接收器还包括：耦接在该第一输出端和该第二输入端之间的反馈电路，其中，该第一输出端用作与该第一输入端相对应的反相输出端。
2.根据权利要求1所述的电路，其特征在于，该第一输入端接收的输入信号经由寄生电容耦合至该第二输入端而导致该参考电压具有第一噪声，以及，该第一信号的相位与该第一噪声的相位相反，该反馈电路提供由该第一信号产生的反馈信号至该第二输入端，以减少该第一噪声。
3.根据权利要求1所述的电路，其特征在于，该反馈电路包括电容器，该电容器的第一端耦接至该第一输出端，以及，该电容器的第二端耦接至该第二输入端。
4.根据权利要求1所述的电路，其特征在于，该反馈电路是一种通交流阻直流的电路结构。
5.根据权利要求1所述的电路，其特征在于，该多个接收器中的每一个接收器包括该至少一个放大级，该至少一个放大级中用作输入级的放大级包括：被配置为接收相应的输入信号的第一输入端，被配置为接收该参考电压的第二输入端，被配置为产生该第一信号的第一输出端，以及，被配置为产生该第二信号的第二输出端；其中，该多个接收器中的每一个接收器还包括：耦接在该第一输出端和该第二输入端之间的反馈电路。
6.根据权利要求1所述的电路，其特征在于，该至少一个特定接收器中的至少一个还包括：低通滤波器，该低通滤波器耦接在该参考电压产生器与该放大级的第二输入端之间。
7.根据权利要求1所述的电路，其特征在于，没有低通滤波器被设置在该参考电压产生器与该放大级的该第二输入端之间。
8.根据权利要求1所述的电路，其特征在于，没有电容器被刻意设置在该参考电压和地电压之间。
9.根据权利要求1所述的电路，其特征在于，该电路位于存储装置内，且该多个接收器被配置为从该存储装置的焊盘或引脚接收该相应的输入信号。
CN202010558839.2A 2019-06-28 2020-06-18 具有多个接收器的电路 Active CN112152653B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962868022P 2019-06-28 2019-06-28
US62/868,022 2019-06-28
US16/900,981 US11295802B2 (en) 2019-06-28 2020-06-14 Circuit having a plurality of receivers using the same reference voltage
US16/900,981 2020-06-14

Publications (2)

Publication Number Publication Date
CN112152653A CN112152653A (zh) 2020-12-29
CN112152653B true CN112152653B (zh) 2021-11-30

Family

ID=71120126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010558839.2A Active CN112152653B (zh) 2019-06-28 2020-06-18 具有多个接收器的电路

Country Status (4)

Country Link
US (1) US11295802B2 (zh)
EP (1) EP3758222A1 (zh)
CN (1) CN112152653B (zh)
TW (1) TWI752531B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080528A1 (en) * 2006-01-09 2007-07-19 Nxp B.V. Single-ended amplifier
CN101674049A (zh) * 2008-09-09 2010-03-17 联咏科技股份有限公司 用于一混频装置的噪声抑制电路及其相关混频装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344767B1 (en) * 2000-01-28 2002-02-05 The Hong Kong University Of Science And Technology Switched-opamp technique for low-voltage switched capacitor circuits
JP2007109337A (ja) 2005-10-14 2007-04-26 Elpida Memory Inc 半導体メモリ装置及びメモリモジュール
US7453305B2 (en) 2006-07-27 2008-11-18 Analog Devices, Inc. Voltage level shifting circuit, a differential input stage circuit, and a method for providing a level shifted differential signal to a differential input buffer circuit
US7692486B2 (en) 2007-10-05 2010-04-06 Qualcomm, Incorporated Configurable feedback for an amplifier
US9590676B2 (en) 2014-11-18 2017-03-07 Mediatek Inc. Signal receiving apparatus and signal receiving method
CN105846840B (zh) * 2015-01-15 2018-11-13 澜起科技（上海）有限公司 接收机电路以及用于控制接收机电路增益的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080528A1 (en) * 2006-01-09 2007-07-19 Nxp B.V. Single-ended amplifier
CN101674049A (zh) * 2008-09-09 2010-03-17 联咏科技股份有限公司 用于一混频装置的噪声抑制电路及其相关混频装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《High-quality recording of bioelectric events.Part2.Low-noise,low-power multichannel amplifier design》;A.C.Metting van Rijn ET;《Medical & Biological & Engineering & Computing》;19910701;第433页-第439页、附图1-7 *

Also Published As

Publication number Publication date
US11295802B2 (en) 2022-04-05
TWI752531B (zh) 2022-01-11
US20200411074A1 (en) 2020-12-31
CN112152653A (zh) 2020-12-29
TW202105925A (zh) 2021-02-01
EP3758222A1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
JP3874247B2 (ja) 半導体集積回路装置
JP2005055362A (ja) 容量検出回路及び容量検出方法
US10461734B2 (en) Active load generation circuit and filter using same
KR100576491B1 (ko) 이중 내부전압 발생장치
US20060044023A1 (en) Integrated circuit comparators and devices that compensate for reference voltage fluctuations
JP3863508B2 (ja) 電源電圧検出回路及び半導体集積回路装置
KR100825769B1 (ko) 온-칩 기준전류 발생회로 및 기준전압 발생회로
US20060164127A1 (en) High speed peak amplitude comparator
US6617924B2 (en) Operational amplifier having large output current with low supply voltage
US6922474B2 (en) Shock sound prevention circuit
CN114356008A (zh) 一种低压差线性稳压器
CN112152653B (zh) 具有多个接收器的电路
US6664857B2 (en) Two-stage operational amplifier
CN113126685B (zh) 一种噪声滤波电路及低压差线性稳压器
US20100164611A1 (en) Leakage independent vry low bandwidth current filter
US6477099B2 (en) Integrated circuit with a differential amplifier
US20050083106A1 (en) Analog voltage distribution on a die using switched capacitors
US11171612B2 (en) Gain modulation circuit
US7071772B2 (en) Differential amplifier
JP4213330B2 (ja) 基準電圧発生回路
US20060208768A1 (en) High speed peak amplitude comparator
US10756707B1 (en) Area-efficient dynamic capacitor circuit for noise reduction in VLSI circuits
US20230113143A1 (en) Low power quadrature phase detector
US8437483B2 (en) Active snubber for improving stability of headphone amplifiers
JP2008271449A (ja) 減衰器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant