TW202105535A

TW202105535A - 晶片封裝結構

Info

Publication number: TW202105535A
Application number: TW108147206A
Authority: TW
Inventors: 林欣翰; 林育民; 張道智
Original assignee: 財團法人工業技術研究院
Priority date: 2019-07-30
Filing date: 2019-12-23
Publication date: 2021-02-01
Also published as: TWI753337B

Abstract

一種晶片封裝結構，其包括第一絕緣層、第一線路結構、第一晶片、第二線路結構、包封體、導通孔、第二絕緣層、第一散熱層以及第二散熱層。所述第一絕緣層具有彼此相對的第一表面與第二表面。所述第一線路結構設置於所述第一表面處。所述第一晶片設置於所述第一線路結構上，其中所述第一晶片具有頂部電極與底部電極，且所述底部電極與所述第一線路結構電性連接。所述第二線路結構設置於所述第一晶片上，且與所述頂部電極電性連接。所述包封體設置於所述第一絕緣層上，包覆所述第一線路結構、所述第一晶片與所述第二線路結構。所述導通孔設置於所述包封體中，且連接所述第一線路結構與所述第二線路結構。所述第二絕緣層設置於所述第二線路結構上。所述第一散熱層設置於所述第二表面上。所述第二散熱層設置於所述第二絕緣層上。

Description

晶片封裝結構

本申請是有關於一種晶片封裝結構，且特別是有關於一種功率晶片（power chip）的晶片封裝結構。

在傳統的製程中，一般是將電動馬達中的驅控系統晶片及功率模組晶片分開製作，並將前述兩種晶片成品於組裝電路板上。為追求微小化的目標，目前發展出將驅控系統晶片及功率模組晶片結合成一種整合式功率模組（intelligent power module，IPM）的製程技術，以達到減少結構體積及簡化製程的目的。

現今的半導體元件依據製程需求而採用多種封裝型式如：雙列直插封裝（dual in-line package，DIP）、薄小型封裝（thin small outline package，TSOP）以及四方形平面無引腳封裝（quad-flat no-leads，QFN）等。上述各種封裝形式多採用金屬線材的打線接合（wire bonding）技術將晶片與導線架（lead frame）相結合，使晶片得以與外部的電路連接。之後，以包封體（encapsulant）包覆上述的結構。然而，上述類型的封裝結構具有散熱效率不佳的問題，使得電動馬達產品可應用的規格受到限制。

本申請提供一種晶片封裝結構，其包括不具有傳送電訊號的功能的散熱層。

本申請的晶片封裝結構包括第一絕緣層、第一線路結構、第一晶片、第二線路結構、包封體、導通孔、第二絕緣層、第一散熱層以及第二散熱層。所述第一絕緣層具有彼此相對的第一表面與第二表面。所述第一線路結構設置於所述第一表面處。所述第一晶片設置於所述第一線路結構上，其中所述第一晶片具有頂部電極與底部電極，且所述底部電極與所述第一線路結構電性連接。所述第二線路結構設置於所述第一晶片上，且與所述頂部電極電性連接。所述包封體設置於所述第一絕緣層上，包覆所述第一線路結構、所述第一晶片與所述第二線路結構。所述導通孔設置於所述包封體中，且連接所述第一線路結構與所述第二線路結構。所述第二絕緣層設置於所述第二線路結構上。所述第一散熱層設置於所述第二表面上。所述第二散熱層設置於所述第二絕緣層上。

為讓本申請的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1E為根據本申請的第一實施例所繪示的晶片封裝結構的製造流程剖面示意圖。請參照圖1A，於承載基板100上形成離型層（release layer）102。承載基板100例如為矽基板或玻璃基板。然後，於離型層102上形成第一線路結構104。在本實施例中，第一線路結構104例如為銅線路層，但本揭露不以此為限。第一線路結構104可以各種熟知的製程來形成，例如化學氣相沉積製程、物理氣相沉積製程、濺鍍製程、減成製程（subtractive process）、加成製程（additive process）、半加成製程（semi-additive process，SAP）或改良半加成製程（modified semi-additive process，MSAP）。

接著，於第一線路結構104上設置第一晶片106與第二晶片108。在本實施例中，第一晶片106與第二晶片108不同，第一晶片106為功率晶片，而第二晶片108則不為功率晶片（例如驅動晶片）。第一晶片106具有頂部電極106a與底部電極106b。第二晶片108具有頂部電極108a。在本實施例中，第一晶片106直接接合在第一線路結構104上，使得第一晶片106的底部電極106b與第一線路結構104直接連接。在其他實施例中，第一晶片106的底部電極106b與第一線路結構104之間可具有金屬連接層，使得第一晶片106的底部電極106b與第一線路結構104能夠穩固地接合。上述的金屬連接層例如為銀層、銅層或錫層。或者，第一晶片106的底部電極106b與第一線路結構104也可藉由導電膠、導電柱或其他合適的方式而接合。此外，第二晶片108藉由黏著層110而接合在第一線路結構104上。

此外，在本實施例中，第一線路結構104上設置有第一晶片106與第二晶片108，但本揭露不限於此。在其他實施例中，第一線路結構104上也可以僅設置有第一晶片106，亦即第一線路結構104上僅設置有功率晶片。另外，第一晶片106與第二晶片108的數量並不限於圖1A中示，可視實際需求而設置多個第一晶片106與第二晶片108。

請參照圖1B，於承載基板112上形成離型層114。承載基板112例如為矽基板或玻璃基板。然後，於離型層114上形成第二線路結構116。在本實施例中，第二線路結構116例如為銅線路層，但本揭露不以此為限。第二線路結構116可以各種熟知的製程來形成，例如化學氣相沉積製程、物理氣相沉積製程、濺鍍製程、減成製程、加成製程、半加成製程或改良半加成製程。

接著，以第二線路結構116朝向第一晶片106與第二晶片108的方式，將第二線路結構116接合至第一晶片106與第二晶片108。如此一來，第一晶片106的頂部電極106a與第二線路結構116可直接連接，且第二晶片108的頂部電極108a也可與第二線路結構116直接連接。在其他實施例中，第一晶片106的頂部電極106a與第二線路結構116之間以及第二晶片108的頂部電極108a與第二線路結構116之間可具有金屬連接層。也就是說，在將第二線路結構116接合至第一晶片106與第二晶片108之前，可先於第二線路結構116上或第一晶片106的頂部電極106a與第二晶片108的頂部電極108a上形成金屬連接層。或者，第一晶片106的頂部電極106a以及第二晶片108的頂部電極108a與第二線路結構116也可藉由導電膠、導電柱或其他合適的方式而接合。

請參照圖1C，在將第二線路結構116接合至第一晶片106與第二晶片108之後，移除承載基板112與離型層114。接著，經由模封製程（mold process），形成包封體118。包封體118包覆第一線路結構104、第一晶片106、第二晶片108與第二線路結構116。在本實施例中，包封體118僅暴露出第二線路結構116的頂面，亦即第二線路結構116是整個內埋於包封體118中且第二線路結構116的頂面與包封體118的表面齊平，但本揭露不限於此。在其他實施例中，第二線路結構116可以是部分地內埋於包封體118中，亦即第二線路結構116的頂面可自包封體118的表面突出。

請參照圖1D，在形成包封體118之後，移除承載基板100與離型層102。接著，於第一線路結構104與第二線路結構116上分別形成第一絕緣層120與第二絕緣層122，以及於第一絕緣層120與第二絕緣層122上分別形成第一導體層124與第二導體層126。可藉由壓合製程（lamination process）來形成第一絕緣層120、第二絕緣層122、第一導體層124以及第二導體層126，但本揭露不限於此。

在本實施例中，第一絕緣層120具有間隔部120a以將第一導體層124區分為散熱層124a與第三線路結構124b，且第二絕緣層122具有間隔部122a以將第二導體層126區分為散熱層126a與第四線路結構126b。此外，在本實施例中，第一絕緣層120覆蓋整個第一線路結構104，且第二絕緣層122覆蓋整個第二線路結構116。也就是說，在本實施例中，包封體118的上側與下側可視為具有對稱的架構。如此一來，可便於後續製程的進行與結構的設計，且可避免所形成的晶片封裝結構產生翹曲。在上述的對稱架構中，間隔部120a的位置與間隔部122a的位置可視實際需求而彼此對應或不對應。舉例來說，如圖6所示，間隔部120a的位置與間隔部122a的位置彼此不對應，亦即第一導體層124與第二導體層126具有不同的圖案，但包封體118的上側與下側仍可視為具有對稱的架構。

請參照圖1E，進行鑽孔製程，形成通孔128。在本實施例中，通孔128貫穿第三線路結構124b、第一絕緣層120、第一線路結構104、包封體118、第二線路結構116、第二絕緣層122以及第四線路結構126b。上述的鑽孔製程例如為機械鑽孔製程或雷射鑽孔製程。接著，進行電鍍製程，以於通孔128的側壁、第一導體層124與第二導體層126上形成導體層130。如此一來，完成了本實施例的晶片封裝結構10的製造。在本實施例中，位於通孔128中的導體層130連接第一線路結構104、第二線路結構116、第三線路結構124b與第四線路結構126b，因此位於通孔128中的導體層130可視為導通孔130a。

以下將以晶片封裝結構10對本申請的第一實施例的晶片封裝結構作說明。

請參照圖1E，晶片封裝結構10包括第一線路結構104、第一晶片106、第二晶片108、第二線路結構116、第一絕緣層120、包封體118、第二絕緣層122、第一導體層124、第二導體層126以及導通孔130a。第一絕緣層120具有彼此相對的第一表面121a與第二表面121b。第一線路結構104設置於第一表面121a處。第一晶片106與第二晶片108設置於第一線路結構104上。第一晶片106的底部電極106b與第一線路結構104電性連接。第二晶片108藉由黏著層110而接合在第一線路結構104上。第二線路結構116設置於第一晶片106與第二晶片108上。第二線路結構116與第一晶片106的頂部電極106a以及第二晶片108的頂部電極108a電性連接。包封體118設置於第一絕緣層120上，且包覆第一線路結構104、第一晶片106、第二晶片108與第二線路結構116。第二絕緣層122設置於第二線路結構116上，並覆蓋整個第二線路結構116。第一導體層124設置於第二表面121b上，且包括散熱層124a與第三線路結構124b。第二導體層126設置於第二絕緣層122上，且包括散熱層126a與第四線路結構126b。導通孔130a貫穿第三線路結構124b、第一絕緣層120、第一線路結構104、包封體118、第二線路結構116、第二絕緣層122以及第四線路結構126b，以連接第一線路結構104、第二線路結構116、第三線路結構124b與第四線路結構126b。

在晶片封裝結構10中，散熱層124a藉由間隔部120a而與第三線路結構124b電性絕緣，因此散熱層124a僅用於將第一晶片106與第二晶片108在運作時所產生的熱傳導至外界而不具有傳送電訊號的功能，亦即第一晶片106與第二晶片108在運作時所產生的熱可經由散熱層124a以及與其連接的散熱器（未繪示）而傳導至外界。同樣地，散熱層126a藉由間隔部122a而與第四線路結構126b電性絕緣，因此散熱層126a僅用於將第一晶片106與第二晶片108在運作時所產生的熱傳導至外界而不具有傳送電訊號的功能，亦即第一晶片106與第二晶片108在運作時所產生的熱可經由散熱層126a以及與其連接的散熱器（未繪示）而傳導至外界。

第一線路結構104、第二線路結構116、第三線路結構124b以及第四線路結構126b藉由導通孔130a而彼此電性連接，因此可將第一晶片106與第二晶片108在運作時所產生的電訊號傳送至外部裝置。舉例來說，當第三線路結構124b以及第四線路結構126b與連接裝置（例如打線（bonding wire）、連接螺絲、導線等）連接時，電訊號可自第一晶片106與第二晶片108經由第一線路結構104、第二線路結構116、第三線路結構124b、第四線路結構126b以及上述的連接裝置而傳送至外部的訊號接收裝置。

在本實施例中，作為散熱元件的散熱層124a、126a分別位於晶片封裝結構10上下兩側的中央區域，因此可以具有較大的散熱面積，以提高散熱效果。此外，由於散熱層124a、126a位於晶片封裝結構10的中央區域，且傳送電訊號的線路結構與導通孔位於晶片封裝結構10的周邊部分，因此可降低使用者觸及導電區域的機會。另外，位於散熱層124a、126a周圍的導通孔與線路結構除了具有傳送電訊號的功能之外，亦具有散熱的功能。

在晶片封裝結構10中，包封體118的上側與下側具有對稱的結構，但本揭露不限於此。在其他實施例中，可視實際需求而在包封體118的上側與下側設置非對稱結構，以下將對此進行說明。

圖2為根據本申請的第二實施例所繪示的晶片封裝結構的剖面示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。

請參照圖2，在本實施例中，晶片封裝結構20包括第一線路結構104、第一晶片106、第二晶片108、第二線路結構116、第一絕緣層120、包封體118、第二絕緣層200、第一導體層124、第二導體層202以及導通孔130b。第二絕緣層200暴露出部分第二線路結構116，且第二導體層202設置於第二絕緣層200上以與第二線路結構116電性絕緣。此外，通孔204貫穿第三線路結構124b、第一絕緣層120、第一線路結構104、包封體118以及第二線路結構116，使得位於通孔204中的導體層130連接第一線路結構104、第二線路結構116與第三線路結構124b，因此位於通孔204中的導體層130可視為導通孔130b。

第二絕緣層200僅設置於晶片封裝結構20的中央區域，因此整個第二導體層202可作為散熱層且不包括線路結構。也就是說，在本實施例中，第二導體層202僅作為散熱元件而不具有傳送電訊號的功能。此外，散熱層124a與第二導體層202也同時具有遮蔽雜訊的功能。

第一線路結構104、第二線路結構116與第三線路結構124b藉由導通孔130b而彼此電性連接，因此可將第一晶片106與第二晶片108在運作時所產生的電訊號傳送至外部裝置。舉例來說，當第二線路結構116以及第三線路結構124b與連接裝置（例如打線、連接螺絲、導線等）連接時，電訊號可自第一晶片106與第二晶片108經由第一線路結構104、第二線路結構116、第三線路結構124b以及上述的連接裝置而傳送至外部的訊號接收裝置。

此外，在本實施例中，作為散熱元件的第二導體層202與散熱層124a具有相同的尺寸，但本揭露不限於此。在其他實施例中，作為散熱元件的第二導體層202的尺寸可大於或小於散熱層124a的尺寸。

圖3為根據本申請的第三實施例所繪示的晶片封裝結構的剖面示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。

請參照圖3，在本實施例中，晶片封裝結構30包括第一線路結構104、第一晶片106、第二晶片108、第二線路結構116、第一絕緣層120、包封體118、第二絕緣層122、第一導體層124、第二導體層126以及導通孔130c。通孔300貫穿包封體118、第二線路結構116、第二絕緣層122以及第四線路結構126b並暴露出部分第一線路結構104，使得位於通孔300中的導體層130連接第一線路結構104、第二線路結構116與第四線路結構126b，因此位於通孔300中的導體層130可視為導通孔130c。由於導通孔130c並未與第一導體層124連接，因此整個第一導體層124可作為散熱層且不包括線路結構。也就是說，在本實施例中，第一導體層124作為散熱元件而不具有傳送電訊號的功能，且因此可使晶片封裝結構30的下側的散熱面積最大化。此外，第一導體層124與散熱層126a也同時具有遮蔽雜訊的功能。

第一線路結構104、第二線路結構116與第四線路結構126b藉由導通孔130c而彼此電性連接，因此可將第一晶片106與第二晶片108在運作時所產生的電訊號傳送至外部裝置。舉例來說，當第四線路結構126b與連接裝置（例如打線、連接螺絲、導線等）連接時，電訊號可自第一晶片106與第二晶片108經由第一線路結構104、第二線路結構116、第四線路結構126b以及上述的連接裝置而傳送至外部的訊號接收裝置。

圖4為根據本申請的第四實施例所繪示的晶片封裝結構的剖面示意圖。在本實施例中，與第一實施例、第二實施例以及第三實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。

請參照圖4，在本實施例中，晶片封裝結構40包括第一線路結構104、第一晶片106、第二晶片108、第二線路結構116、第一絕緣層120、包封體118、第二絕緣層200、第一導體層124、第二導體層202以及導通孔130d。第二絕緣層200暴露出部分第二線路結構116，第二導體層202設置於第二絕緣層200上以與第二線路結構116電性絕緣。通孔400貫穿包封體118與第二線路結構116並暴露出部分第一線路結構104，使得位於通孔400中的導體層130連接第一線路結構104與第二線路結構116，因此位於通孔400中的導體層130可視為導通孔130d。由於導通孔130d並未與第一導體層124連接，因此整個第一導體層124可作為散熱層且不包括線路結構。也就是說，在本實施例中，第一導體層124作為散熱元件而不具有傳送電訊號的功能，且因此可使晶片封裝結構40的下側的散熱面積最大化。此外，第一導體層124與第二導體層202也同時具有遮蔽雜訊的功能。

此外，第二絕緣層200僅設置於晶片封裝結構40的中央區域，因此整個第二導體層202可作為散熱層且不包括線路結構。也就是說，在本實施例中，第二導體層202僅作為散熱元件而不具有傳送電訊號的功能。

第一線路結構104與第二線路結構116藉由導通孔130d而彼此電性連接，因此可將第一晶片106與第二晶片108在運作時所產生的電訊號傳送至外部裝置。舉例來說，當第二線路結構116與連接裝置（例如打線、連接螺絲、導線等）連接時，電訊號可自第一晶片106與第二晶片108經由第一線路結構104、第二線路結構116以及上述的連接裝置而傳送至外部的訊號接收裝置。

在上述各實施例中，第一晶片106與第二晶片108直接被包封體118所包覆，但本揭露不限於此。在其他實施例中，第一晶片106與第二晶片108也可以是設置於線路板的凹槽中，且包封體118包覆上述的線路板，以下將對此進行說明。

圖5為根據本申請的第五實施例所繪示的晶片封裝結構的剖面示意圖。在本實施例中，與第一實施例相同的元件將以相同的元件符號表示，且不再對其進行說明。

請參照圖5，在本實施例中，晶片封裝結構50與晶片封裝結構10的差異在於：在晶片封裝結構50中，第一晶片106與第二晶片108設置於線路板500的凹槽500a中，且絕緣層502填滿凹槽500a以包覆第一晶片106與第二晶片108。此外，包封體118包覆線路板500，導通孔504a設置於包封體118中以連接第一晶片106的頂部電極106a與第二線路結構116，導通孔504b設置於包封體118中且穿過線路板500以連接第一晶片106的底部電極106b與第一線路結構104，導通孔506設置於包封體118中以連接第二晶片108的頂部電極108a與第二線路結構116。

此外，對於本申請的包括線路板的晶片封裝結構來說，亦可具有類似於上述第二實施例、第三實施例與第四實施例的結構，於此不再另行說明。

雖然本申請已以實施例揭露如上，然其並非用以限定本申請，任何所屬技術領域中具有通常知識者，在不脫離本申請的精神和範圍內，當可作些許的更動與潤飾，故本申請的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30、40、50:晶片封裝結構 100、112:承載基板 102、114:離型層 104:第一線路結構 106:第一晶片 106a、108a:頂部電極 106b:底部電極 108:第二晶片 110:黏著層 116:第二線路結構 118:包封體 120:第一絕緣層 120a、122a:間隔部 121a:第一表面 121b:第二表面 122、200:第二絕緣層 124:第一導體層 124a、126a:散熱層 124b:第三線路結構 126、202:第二導體層 126b:第四線路結構 128、300、400:通孔 130:導體層 130a、130b、130c、130d:導通孔 500:線路板 500a:凹槽 502:絕緣層 504a、504b、506:導通孔

圖1A至圖1E為根據本申請的第一實施例所繪示的晶片封裝結構的製造流程剖面示意圖。圖2為根據本申請的第二實施例所繪示的晶片封裝結構的剖面示意圖。圖3為根據本申請的第三實施例所繪示的晶片封裝結構的剖面示意圖。圖4為根據本申請的第四實施例所繪示的晶片封裝結構的剖面示意圖。圖5為根據本申請的第五實施例所繪示的晶片封裝結構的剖面示意圖。圖6為根據本申請的另一實施例所繪示的晶片封裝結構的剖面示意圖。

10:晶片封裝結構

104:第一線路結構

106:第一晶片

106a、108a:頂部電極

106b:底部電極

108:第二晶片

110:黏著層

116:第二線路結構

118:包封體

120:第一絕緣層

120a、122a:間隔部

121a:第一表面

121b:第二表面

122、200:第二絕緣層

124:第一導體層

124a、126a:散熱層

124b:第三線路結構

126、202:第二導體層

126b:第四線路結構

128:通孔

130:導體層

130a:導通孔

Claims

一種晶片封裝結構，包括：第一絕緣層，具有彼此相對的第一表面與第二表面；第一線路結構，設置於所述第一表面處；第一晶片，設置於所述第一線路結構上，其中所述第一晶片具有頂部電極與底部電極，且所述底部電極與所述第一線路結構電性連接；第二線路結構，設置於所述第一晶片上，且與所述頂部電極電性連接；包封體，設置於所述第一絕緣層上，包覆所述第一線路結構、所述第一晶片與所述第二線路結構；導通孔，設置於所述包封體中，且連接所述第一線路結構與所述第二線路結構；第二絕緣層，設置於所述第二線路結構上；第一散熱層，設置於所述第二表面上；以及第二散熱層，設置於所述第二絕緣層上。
如申請專利範圍第1項所述的晶片封裝結構，其中所述第一晶片包括功率晶片。
如申請專利範圍第1項所述的晶片封裝結構，更包括第三線路結構，設置於所述第二表面上，且與所述第一散熱層電性絕緣，其中所述導通孔設置於所述包封體與所述第一絕緣層中，且連接所述第一線路結構、所述第二線路結構與所述第三線路結構。
如申請專利範圍第1項所述的晶片封裝結構，更包括第四線路結構，設置於所述第二絕緣層上，且與所述第二散熱層電性絕緣，其中所述導通孔設置於所述包封體與所述第二絕緣層中，且連接所述第一線路結構、所述第二線路結構與所述第四線路結構。
如申請專利範圍第1項所述的晶片封裝結構，更包括第三線路結構與第四線路結構，所述第三線路結構設置於所述第二表面上且與所述第一散熱層電性絕緣，所述第四線路結構設置於所述第二絕緣層上且與所述第二散熱層電性絕緣，其中所述導通孔設置於所述包封體、所述第一絕緣層與所述第二絕緣層中，且連接所述第一線路結構、所述第二線路結構、所述第三線路結構與所述第四線路結構。
如申請專利範圍第5項所述的晶片封裝結構，其中所述包封體的上側處與下側處具有對稱的架構。
如申請專利範圍第1項所述的晶片封裝結構，其中所述第二絕緣層暴露出部分所述第二線路結構。
如申請專利範圍第1項所述的晶片封裝結構所述第二絕緣層覆蓋整個所述第二線路結構。
如申請專利範圍第1項所述的晶片封裝結構，更包括第二晶片，設置於所述第一線路結構上，所述第二晶片具有頂部電極，且所述頂部電極與所述第二線路結構電性連接。
如申請專利範圍第9項所述的晶片封裝結構，其中所述第二晶片不包括功率晶片。
如申請專利範圍第9項所述的晶片封裝結構，其中所述第二晶片的所述頂部電極與所述第二線路結構直接連接。
如申請專利範圍第1項所述的晶片封裝結構，其中所述第一晶片的所述底部電極與所述第一線路結構直接連接。
如申請專利範圍第1項所述的晶片封裝結構，其中所述第一晶片的所述頂部電極與所述第二線路結構直接連接。
如申請專利範圍第1項所述的晶片封裝結構，更包括線路板，設置於所述第一線路結構與所述第二線路結構之間，其中所述第一晶片位於所述線路板的凹槽中，且一絕緣層填滿所述凹槽。
如申請專利範圍第1項所述的晶片封裝結構，其中所述第一散熱層包括金屬層。
如申請專利範圍第1項所述的晶片封裝結構，其中所述第二散熱層包括金屬層。