TW202105467A - 使用電性及光學標記之半導體元件的晶粒級唯一認證與編序方法 - Google Patents

使用電性及光學標記之半導體元件的晶粒級唯一認證與編序方法 Download PDF

Info

Publication number
TW202105467A
TW202105467A TW109108169A TW109108169A TW202105467A TW 202105467 A TW202105467 A TW 202105467A TW 109108169 A TW109108169 A TW 109108169A TW 109108169 A TW109108169 A TW 109108169A TW 202105467 A TW202105467 A TW 202105467A
Authority
TW
Taiwan
Prior art keywords
unique
wiring structure
pattern
die
wiring
Prior art date
Application number
TW109108169A
Other languages
English (en)
Inventor
Ｈ 吉姆 富爾福德
安東尼 舍皮斯
安東 Ｊ 德維利耶
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202105467A publication Critical patent/TW202105467A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

在晶粒級提供唯一認證與編序的標記一半導體基板的一方法，包含使用基於光罩的微影術投影光化輻射的第一圖案至位於基板上的光阻層，該第一圖案界定半導體元件結構，以及使用直寫式投影術投影光化輻射的第二圖案至光阻層，該第二圖案界定具有唯一電子圖徵的唯一佈線結構。

Description

使用電性及光學標記之半導體元件的晶粒級唯一認證與編序方法
[相關申請案的交互參照]本申請案主張以下優先權：美國臨時專利申請案第62/834093號，發明名稱「METHOD FOR DIE-LEVEL UNIQUE AUTHENTICATION AND SERIALIZATION OF SEMICONDUCTOR DEVICES USING ELECTRICAL AND OPTICAL MARKING」，申請於西元2019年4月15日；及美國非臨時專利申請案第16/528099號，發明名稱「METHOD FOR DIE-LEVEL UNIQUE AUTHENTICATION AND SERIALIZATION OF SEMICONDUCTOR DEVICES USING ELECTRICAL AND OPTICAL MARKING」，申請於西元2019年7月31日。上述申請案的全部內容藉由參照全部於此納入。
本申請案關聯於用於仿冒品管控以及唯一電子認證的半導體元件的唯一標記。更具體地說，這是關聯於使用直寫式微影術的一方法，用以將唯一佈線結構放在半導體元件的晶圓上的一特定位置。
仿冒半導體元件的販賣代表了一個造成晶片製造商每年損失數十億美元的全球問題。單看以美國為主要活動範圍的晶片製造商，每年便損失了超過七十億美元。五角大廈估計其購買的所有備品及汰換品晶片中，有15%為仿冒品。不成比例數量的有問題晶片源自國外，且不被發現地進入供應鏈。因此，對防止仿冒半導體元件的使用有著強烈的期望。
對付仿冒晶片的問題有著許多的挑戰及層面。一種打擊仿冒品販售的基礎能力是能夠識別仿冒品元件且/或識別正版元件。能夠準確且可靠地識別仿冒品對於將仿冒品移出商業活動是有用的。而且，能夠在市場上所有元件中驗證正版元件，在國際貿易法被違反時的損害估計是有用的。現存有若干習知系統，用以驗證半導體的真實性/功能性。例如：有來自工業協會（如SEMI）的標準，這些標準試圖將來自可信任製造者的批次號加密。然而，在仿冒元件進入開放市場之後，對於確認真實性能做得非常有限。
在此揭露的技術使晶片製造者在元件層次能夠唯一識別它們的元件，以提供認證機制來對抗現存的仿冒元件。在此揭露的技術提供系統及方法，使用現存或習知的半導體處理方法，允許在晶粒級的唯一光學編序，用於晶片驗證且/或關聯的硬體層次識別。相應地，經濟且唯一的識別能被有效地加入半導體製程中。
除此之外，在此揭露的方法，在多個晶圓的製程階段中，提供逐一晶粒為基礎的唯一識別元。習知的編序方式不具備如此的唯一晶粒級標記。更具體地來說，在此的標記是藉由使用被配置為提供逐一晶粒唯一處理的直寫式圖案化系統來達成。使用常見的基於光罩的微影術會產生令人卻步的成本，而在此的直寫式系統提供了一經濟的標記方案。
在一實施例中，直寫式微影被用在將唯一佈線結構，例如一導電路徑陣列，放置在一晶圓的一晶粒的特定位置上。除此之外，基於光罩的曝光法被用在放置一電路圖案於晶粒上。唯一標記的曝光可以發生在基於光罩的曝光的之前或之後。晶粒上的一光阻層被顯影來產生一浮雕圖案。
該佈線結構的形狀會隨著線長、線寬、線路徑、線轉向、及線橫剖面積中的至少其中一項的改變而改變，提供多樣的電阻或電容值。該佈線結構的唯一電子數值與唯一視覺圖徵一起提供了一雙重電子/圖形識別元。
除了光學編序之外，在此說明的技術也使得能夠定製晶粒級電路表現以進行唯一電子認證。藉由使用能夠逐一晶粒唯一處理的直寫圖案化系統，使唯一晶粒級電路表現為可能的。
在此描述的不同步驟的順序只是為了清晰表現。一般來說，這些步驟可以在任何合適的順序被施作。此外，雖然每個不同的特徵、技術、配置等，在此揭露可能被放在不同的位置加以討論，這是為了此等概念每一者可彼此獨立或彼此結合而加以執行。因此，本申請案的特徵可以在不同方式中被具體化或觀察。
此發明內容章節未詳細說明本申請案的每個實施例與/或新穎觀點。而是，此發明內容章節僅提供了不同實施例與相對於習知技術的新穎處的一初步討論。被揭露實施例的更多細節與/或可能觀點在實施方法章節中被呈現，而本揭露的相關圖式在下述討論。
本專利說明書所提及之「一實施例」，意指與該實施例相連描述的特定的特徵、結構、材料，或特性至少被包含在本申請案的一實施例，但不表示它們在每個實施例中皆出現。因此，在本專利說明書中不同地方裡「一實施例」的表示法，不必然指稱本申請案中的相同實施例。此外，該特定的特徵、結構、材料，或特性可能以任何合適的方法在一或數實施例中結合。
此處的技術了使用習知的可用的半導體處理技術在多個晶圓與批次之間的晶粒級唯一識別半導體晶片的方法。這包含了使用提供逐一晶粒唯一標記的直寫式製程。
半導體的圖案化通常包含了使用一光學微影系統。這種系統使用了，諸如，深紫外光（DUV）電磁輻射在感光性光阻材料中產生高解析浮雕影像圖案。該浮雕影像圖案接著被用作選擇性沉積、蝕刻製程、及其他微加工製程的樣板。光阻中實現的影像是光罩上的主圖案的投影。該光罩通常以鉻與石英製造，鉻與石英整合而產生不透明與透明區域以決定在光罩表面處源輻射的傳播。此光罩有效地界定到達感光材料膜或層之光化輻射的圖案。如此，透過改變位於光的圖案與材料互動處的材料溶解度，在感光材料中產生了一潛影圖案。該潛影圖案利用一或多顯影化學品加以顯影，而在基板上產生了一浮雕圖案。雖然基於光罩的微影術是有效的，但此製程的一個限制為該光罩的製造並不容易。製作一光罩是耗時且相對昂貴的。不僅如此，一已給定的光罩圖案對所有以該光罩處理的晶圓都是固定或相同的。圖1A表示，藉由施加於例如晶圓1與晶圓2的一組晶圓之基於光罩投影微影術而產生的固定圖案。
存在應用直寫技術的替代的無光罩式圖案化技術。直寫式系統包含電子束微影、電漿子微影、柵光閥微影，及數位光投影圖案化系統。運行中的直寫式微影通常包含將一設計檔案饋送至一寫入引擎。該寫入引擎引導一曝光製程基於一座標網格而界定在一感光材料中的圖案以驅動寫入頭。直寫式系統的一優勢是曝光圖案未被物理介質（如光罩）限制，而是數位地加以產生。因此，每一曝光可使用一不同的設計檔案或是修改過的設計檔案，如此每一獨立曝光可與之前和之後的曝光不同。差異可小可大。圖1B顯示直寫式微影術如何能夠對不同的晶圓（例如，晶圓1與晶圓2）產生一不同的曝光圖案（例如，「A」與「B」）。如同此處的使用，在圖案曝光之前藉由改變數位領域中的資訊，每一晶圓與/或每一晶粒能夠包含唯一資訊。
在一非限制性實施例中，直寫式微影術被用來以每一晶圓或每一元件為基礎放置一電子識別元於光阻中的特定位置。如此唯一標記的放置，能夠作為在感光性材料中的一潛影圖案，其與習知的塗佈/顯影製程整合。如此的一唯一直寫式標記，可在不需考慮實體遮罩（光罩）的開銷而被加入，因為晶圓圖案資料被儲存在數位領域中。習知的濕或乾蝕刻製程可以接著被用於永久地將編序轉移至一下伏層。該下伏層可能在若干實施例中成為一導電層或介電層。在其他實施例中，下伏層可能為氧化物層或氮化物層。
在此被描述的標記方法裡採用的一特定類型的電子識別是可依據每一使用者或系統控制器、及/或所需的識別、認證類型而選擇的。該唯一標記可以簡單或廣泛的包含資訊。例如，給定的唯一識別元可以是針對每個晶粒的簡單序列數字。或者，唯一識別元可包含製造日期、晶片規格、技術的世代、來源晶圓廠、批號等等。
在此描述的技術包含一獨立方法，該方法提供了可在晶片級基礎上調整的簡單、唯一的電路性能參數的標記。可調整的特徵包含了電組率及電容等。例如，簡單摻雜的聚合矽電阻器可以具有基於其長度之調整的電阻，如圖2A及2B所示。圖2A之晶粒上的一長度之導線有15歐姆的電阻，而圖2B之晶粒上的一長度的導線有30歐姆的電阻。另外，可使用不同的金屬而不用額外（不同於直寫曝光）的處理步驟。例如，一直寫式圖案作為雙鑲嵌金屬化製程的一部份加以填充。在封裝時，可製作一可電子測試配置，如此該電阻便可被簡單地讀取以識別給予一特定晶粒的光學編序是否吻合其電子特徵。另一實施例中，在此的技術被應用在需要用於編碼/解碼的加密奇偶性安全程序。換句話說，簡單、電子可調整電路元件可被使用在唯一認證。
在一些實施例中，唯一標記可以包含分配或設計ID標記的一特定區域。圖3顯示一典型的2x2晶粒列舉，被用來掃描四晶粒以供列舉。注意區域主體是用做特定的電路設計。該電路設計能夠包含電晶體、場效電晶體、邏輯閘、記憶體、佈線等等的佈置。在晶粒邊界內一較小的區域，接著被設計或分配為唯一電子佈線。在此例中，該區域是每一晶粒左上角的一小方型（ID 001、ID 002、ID 003、ID 004）。被指定的唯一識別標記的區域可能小於1平方公釐。
唯一佈線結構的曝光可以發生在基於光罩的曝光的之前或之後。例如，於一塗佈-顯影（軌道）工具中，藉由以一光阻膜塗佈一晶圓，為該晶圓準備微影曝光。該晶圓接著準備運送到一掃描器或步進機。在送入掃描機之前，該晶圓可移到另一工具或塗佈-顯影機中的另一模組，以直寫曝光的方式曝光一唯一標記。或者，一基於光罩的曝光先被執行，接著進行直寫式曝光（例如，使用一雷射振鏡投影儀（laser galvanometer projection device））。
圖4表示一唯一佈線結構如何在給定晶粒的一區域以直寫式微影曝光加以形成，而晶粒電路也可在晶粒剩下的其他區域內加以形成。值得注意的是，剩下的電路也可以藉由直寫式微影加以形成，但是對於相對較小的解析度，為了解析度與產出量，通常需要使用基於光罩的微影。在此的唯一佈線結構不需要以先進半導體節點的尺度製作，且可具有在不同的雷射振鏡與其他直寫式投影科技的能力範圍內之寬鬆的解析度。只要唯一佈線結構以唯一電子圖徵在該晶粒內加以形成，直寫式與基於光罩的微影可能不是必要的。
在此的唯一佈線結構可以是簡單或複雜的，且可納入圖形設計元素。在一實施例中，導電路徑的一集合或矩陣可被用於創造任何數值的組合，如此提供一唯一電子識別元。以一非侷限性的方式舉例，圖5表示一導電路徑的陣列或矩陣。在這個例子中，顯示了六個導電路徑。每個導電路徑被標示為位元1、位元2、位元3、位元4、位元5、及位元6。可使用較多或較少的導電路徑，取決於所欲的不同的唯一識別元組合的數量。這些導電路徑也可以被當作是數元或數值或數值字元位置。
每一導電路徑可具有一對應數值。該數值可以是電阻/電容的值。在一給定的導電路徑中可能的不同電阻值的數量可依需求設定。舉例來說，數值可介在0-10、0-500，或一千以上的範圍內。一初始值可以如圖6般為0。值得注意的是，並沒有導體在位元1及接地（或其他導電目標，或一對應電路的部分）間形成。因此，這有著無限大的電阻，且此狀態可以當作第一碼（例如，碼00）的第一數值。同樣地，沒有金屬完成其他地導電路徑（例如，位元2到接地）。每一導電路徑接點（位元1、位元2、……）可以被連接到一多工器。在沒有多晶矽或金屬的情況，所有的導電路徑都是開路。
現在參考圖7，這裡有將位元1接點連接到接地的導電結構，因此一電子信號可以藉由位元1的導電路徑從位元1接點到接地/目標加以傳輸。例如，在位元1接點與接地間形成一相對細的佈線，這整個電子結構透過直寫式微影術加以圖案化。因為相對細的佈線，位元1接點與接地間的電阻會相對地高。此電阻值可被關聯於一第二數值或碼（例如，碼01）。
該第一導電路徑因而可以不同的幾何形狀加以形成，以製造一不同的電阻值。圖8顯示一製造不同電阻值的例子。在圖8中，一直寫式圖案設計界定了導電路徑的一部份，使其有較大的粗度。這可以視作該線路上的一塊體。因為此部分增加的粗度，電阻率會降低而導致位元1與接地間的電阻值與圖7中沿著位元1的導電路徑（在位元1與接地之間）相比有一不同的電阻值。此不同的電阻值可成為第三數值（例如，碼03）。
每一晶粒或晶圓的導電路徑電阻可更進一步透過針對每一導電路徑直接地寫入新幾何形狀而加以調整。例如，圖9表示，對於這段特定導電路徑的長度，可將高達8個塊體加入此導電路徑中。塊體的數量可以藉由調整塊體大小和/或調整導電路徑長度來增加。在高達8個塊體被加到此佈線中的情況下，位元1導電路徑可以支援對應不同的電阻值的十個不同的數元/數值/碼。例如，一數元對應無佈線，第二數元對應僅有佈線，第三到第十數元則對應到高達八個塊體。多工器或其他電路可被用於測試每一導電路徑的電阻值。在加入了八個多晶矽塊體的情況下，該電阻會小於七個多晶矽塊體（在一條佈線上）。相同的，有總共六塊體在佈線上時，該電阻會小於有7個塊體的情形。
使用各種不同的幾何形狀，可改變佈線結構的電阻。例如，除了在佈線上添加塊體或節段之外，核心線或核心佈線的寬度可以改變。在圖10佈線結構的例子中，值得注意到延伸在位元1接點及接地間的佈線（線）的寬度相較在圖9的一佈線寬度來得粗。如果一給定的設計使得每一導電路徑有10種不同的線寬度，且每一線寬度有0-8個塊體（9種不同的電阻值），該位元1導電路徑可以支援91種不同的碼（包括沒有線的）。每一導電路徑的不同碼（電阻值）的總額藉由幾合圖形改變可以有著任何數量的不同數值。
與此相同的電阻/電容設計製程可以被重複在下一個導電路徑，以及後續的導電路徑。值得注意到，為了測量電容，可以使用下伏板。如果圖10中的每一導電路徑可支援100種不同數值，且有著6導電路徑，那麼可創造1e12 個唯一數值。使用一多工器類型電路或其他讀取電阻（或電容）的電路，每一導電路徑/位元線可以有一電阻讀出。
在另一實施例中，來自該唯一電子結構的唯一電子圖徵或唯一電阻值可與來自幾合圖形的一光學圖徵連結。如果希望的話，這組合可以提供一個二係數認證。可以理解，有各種佈線結構的幾何配置，包括塊體的佈置。現在參考圖11及位元1的導電路徑，此處形成有可能的8個塊體中的5個塊體。由上至下，該等塊體被放在第一、第三、第五、第六、及第8的位置。同樣的電阻可以藉由在第一到第五位置放置這些塊體來達成。儘管電阻相同，但視覺位置卻不同。此視覺差異可用於基於佈線幾何形狀而創造不同的光學/圖象的圖案。在位元3的導電路徑，四塊體被放置在第五到第八位點，而非第一到第四位點，或偶數位點或奇數位點等等。可以理解，每一導電路徑可容納取決於與開放空間相比的塊體數量的特定電阻值的不同物理排列。也值得注意到，即便當接點與目標間沒有佈線時塊體也可被生成。例如，導電路徑位元2與位元5在接點與目標之間沒有佈線，但仍有塊體的放置。
藉由可調整之塊體的放置選項，塊體的物理排列可以作為圖形圖徵或象形圖。線寬度也可作為光學鑰匙的一部份。換句話說，塊體沿導電路徑的放置可作為一影像的像素。此佈線結構接著可被檢測以得唯一電子數值，且也可以藉由顯微鏡觀察，以驗證唯一圖形圖徵。因此，佈線結構可同時作為唯一電子識別元以及圖形/光學識別元。此光學的、數位的圖案提供了第二層安全性。
在此的唯一佈線結構或電阻結構可建構在給定晶片的任何一層上。例如，此唯一佈線結構可放置在金屬層01或金屬層10或頂層。如果該唯一結構建構在較低的層，則貫孔會延伸數層。該唯一結構可圍繞主動平行板。該唯一結構可與對應晶片電性連接，或者與該晶片隔離開且與分離的處理器相連。每一晶片的唯一電子識別元可在已封裝的晶片加以量測。在光學識別元的情形，必須移除若干封裝以夠看到光學圖形。一多工器可用來最小化通往唯一電子式圖案的接點/接腳。放置一多工器元件於內部，可幫助每一位元線的獨立檢測。例如，可有通往多工器的一輸入與通往該多工器的一輸出。如此該多工器便能夠決定該讀哪條時脈線。
在先前的描述中，特定細節已被闡明，如一處理系統的特定幾合圖形與其中使用的各種元件和製程的描述。然而，需要理解，在此的技術可能在其他實施例中背離這些特定細節被實踐，且該等細節是為了說明而非限制。在此揭露的實施例已參考隨附圖示進行說明。同樣地，為了解釋的目的，已提出具體的數字、材料、以及配置以提供完整的理解。儘管如此，實施例可能在沒有此等特定的細節下被實踐。有基本上相同功能構造的元件由相同的參考文字所表示，且因此可能省略任何的冗贅描述。
許多技術已被描述為複數個獨立的操作，以協助理解各種不同實施例。描述的順序不應被理解為這些操作是必須順序相依的。實際上，這些操作不需要以呈現的順序被施行。被描述的操作可能以不同於該被描述實施例的順序被執行。各種不同額外的操作可能被執行，且/或被描述的操作可能在額外的實施例中被省略。
「基板」或「目標基板」在此被使用於普遍地指涉為依照本發明被處理的物體。該基板可能包含任何地材料部份或裝置的結構，特別是一半導體或其他電子裝置；且舉例來說，可能是一基礎基板結構，如半導體晶圓、光罩，或位於一基礎基板結構之上的層或上覆，如薄膜。因此，基板並未被任何特定的基礎結構、下伏層或上覆層、圖案或非圖案限制，而是被設想為包含任何的這類的層或基礎結構，並且任何的層與/或基礎結構的組合也包含其中。該說明可能參考特定類型的基板，但這只是為了方便說明而已。
熟悉此技藝者也會了解，可對上述解釋的技術操作進行許多變化而仍能達成相同目標。這些變化是本揭露內容意圖涵蓋的範圍。同樣的，前述關於實施例的描述不是侷限性的。實際上，任何對實施例的限制將在以下的申請專利範圍呈現。
參照以非限定方式提供的實施方式章節，伴隨隨附圖式，本申請案可較佳地加以理解：
圖1A是來自施加於一組晶圓之基於光罩的投影微影術的例示圖案的示意圖。
圖1B是來自施加於一組晶圓的直寫式微影術的例示圖案的示意圖。
圖2A是一晶粒上的佈線圖案的示意圖。
圖2B是一晶粒上的佈線圖案的示意圖。
圖3是來自施加於一組晶粒之直寫式微影術的例示圖案分派的示意圖。
圖4是晶粒大小基板部分的例式橫剖面示意圖，該基板有著以直寫識別元製程所形成的唯一佈線結構與以基於光罩的曝光術所形成的晶粒電路。
圖5是以在晶粒上形成的導電路徑陣列為形式的唯一佈線結構的示意圖。
圖6是以在晶粒上形成的導電路徑陣列為形式的一唯一佈線結構的示意圖。
圖7是以在晶粒上形成的導電路徑陣列為形式的唯一佈線結構的示意圖。
圖8是以在晶粒上形成的導電路徑陣列為形式的唯一佈線結構的示意圖。
圖9是以在晶粒上形成的導電路徑陣列為形式的唯一佈線結構的示意圖。
圖10是以在晶粒上形成的導電路徑陣列為形式的唯一佈線結構示意圖。
圖11是以在晶粒上形成的導電路徑陣列為形式的唯一佈線結構示意圖。

Claims (19)

  1. 一種標記一基板的方法，該方法包含： 在一基板上形成一光阻層； 使用一基於光罩的微影系統，投影光化輻射的一第一圖案至該光阻層，該第一圖案界定半導體元件結構； 使用一直寫式投影系統，投影光化輻射的一第二圖案至該光阻層，該第二圖案界定具有一唯一電子圖徵的一唯一佈線結構； 顯影該光阻層以產生浮雕圖案；及 形成具有該唯一電子圖徵的該唯一佈線結構。
  2. 如請求項1之方法，其中該佈線結構是一電性線。
  3. 如請求項1之方法，更包含藉由改變該唯一佈線結構的形狀來逐一晶粒地改變該唯一佈線結構的電阻。
  4. 如請求項1之方法，其中藉由改變線長、線寬、線路徑、線轉向、及線截面積中至少一項，以改變該唯一佈線結構的形狀。
  5. 如請求項1之方法，其中該佈線結構是導電路徑的一矩陣，其中每一線路徑的幾何形狀不同以提供數個電阻值其中之一。
  6. 如請求項1之方法，其中該電子特徵包含一唯一的電阻或電容值。
  7. 如請求項1之方法，其中該唯一佈線結構被放在一相應晶粒上的與晶粒電路分離的位置。
  8. 如請求項1之方法，其中導電路徑上塊體的放置在座標位置上變化，以界定該唯一佈線結構的不同圖形配置。
  9. 如請求項1之方法，其中第一圖案的投影在該第二圖案的投影之後。
  10. 如請求項1之方法，其中第二圖案的投影在第一圖案的投影之後。
  11. 如請求項1之方法，其中該唯一佈線結構表示製造的一序列數字或日期、晶片規格、或技術的世代。
  12. 一種標記一基板的方法，該方法包含： 在具備場效電晶體的一積體電路的預定層上形成一佈線層次，該佈線層次包含第一導電材料，其與該積體電路的至少一其他層形成電性連接；及 在該積體電路中與該佈線層次同平面的該預定層上，形成具有唯一電子圖徵的唯一佈線結構，該唯一佈線結構藉由與該佈線層次電性分隔的該第一導電材料的一結構所界定，其中該佈線層次與該唯一佈線結構是在相同的金屬化步驟期間加以形成。
  13. 如請求項12之方法，其中該佈線層次是使用一基於光罩的微影系統加以圖案化，且該唯一佈線結構是使用一直寫式投影系統加以圖案化。
  14. 如請求項12之方法，其中該電子圖徵包含一唯一電阻或電容值。
  15. 如請求項12之方法，其中該唯一佈線結構的形狀藉由改變線長、線寬、線路徑、線轉向、及線截面積中的至少其中之一加以改變。
  16. 一種標記一基板的方法，該方法包含： 在一積體電路的一預定層上使用一基於光罩的微影系統來圖案化一佈線層次； 在該積體電路中與該佈線層次同平面的該預定層上，將具備一唯一電子圖徵的唯一佈線結構圖案化，該唯一佈線結構使用直寫式微影系統加以圖案化；及 同時金屬化該佈線層次與該唯一佈線結構，該唯一佈線結構與該佈線層次電性分隔。
  17. 一種具有認證機制的元件，該元件包含： 由一半導體基板形成且包含一積體電路的一晶粒，該晶粒具有複數個場效電晶體與多個佈線層次，該多個佈線層次使用基於光罩的微影系統加以圖案化； 一唯一佈線結構，在該晶粒的一預定區域上形成，該唯一佈線結構已使用直寫式投影系統加以圖案化，該唯一佈線結構具備一唯一電子圖徵以相對於其他晶粒識別該晶粒。
  18. 如請求項17之元件，其中該唯一佈線結構是導電路徑的一矩陣，其中每一導電路徑的幾何形狀不同以提供數個電阻值其中之一。
  19. 如請求項17之元件，其中該電子圖徵包含一唯一電阻或電容值。
TW109108169A 2019-04-15 2020-03-12 使用電性及光學標記之半導體元件的晶粒級唯一認證與編序方法 TW202105467A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962834093P 2019-04-15 2019-04-15
US62/834,093 2019-04-15
US16/528,099 US11133206B2 (en) 2019-04-15 2019-07-31 Method for die-level unique authentication and serialization of semiconductor devices using electrical and optical marking
US16/528,099 2019-07-31

Publications (1)

Publication Number Publication Date
TW202105467A true TW202105467A (zh) 2021-02-01

Family

ID=72748083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108169A TW202105467A (zh) 2019-04-15 2020-03-12 使用電性及光學標記之半導體元件的晶粒級唯一認證與編序方法

Country Status (6)

Country Link
US (2) US11133206B2 (zh)
JP (1) JP2022529123A (zh)
KR (1) KR20210140732A (zh)
CN (1) CN113785384A (zh)
TW (1) TW202105467A (zh)
WO (1) WO2020214256A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532490B2 (en) * 2019-08-22 2022-12-20 Micron Technology, Inc. Semiconductor packages with indications of die-specific information

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576469B1 (ko) * 2001-12-19 2006-05-08 주식회사 하이닉스반도체 열판 오븐 및 이를 이용한 패턴 형성방법
JP2005268669A (ja) * 2004-03-19 2005-09-29 Sanyo Electric Co Ltd 半導体装置の製造方法
US7119025B2 (en) * 2004-04-08 2006-10-10 Micron Technology, Inc. Methods of eliminating pattern collapse on photoresist patterns
US20090326703A1 (en) * 2007-04-30 2009-12-31 Presley Bryan S Integrated miniature microelectronic device factory
KR100983708B1 (ko) * 2007-12-28 2010-09-24 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
JP5588135B2 (ja) * 2009-08-10 2014-09-10 ホーヤ レンズ マニュファクチャリング フィリピン インク 光学物品の製造方法
US8507191B2 (en) * 2011-01-07 2013-08-13 Micron Technology, Inc. Methods of forming a patterned, silicon-enriched developable antireflective material and semiconductor device structures including the same
US8492267B1 (en) 2012-10-02 2013-07-23 International Business Machines Corporation Pillar interconnect chip to package and global wiring structure
CN104076991B (zh) * 2013-03-25 2018-02-09 上海天马微电子有限公司 一种触摸屏、触摸显示面板和触摸显示装置
US9941223B2 (en) 2014-08-08 2018-04-10 The Charles Stark Draper Laboratory, Inc. Devices and methods for detecting counterfeit semiconductor devices
US9613912B2 (en) 2014-12-16 2017-04-04 Deca Technologies Inc. Method of marking a semiconductor package
US9502405B1 (en) 2015-08-27 2016-11-22 International Business Machines Corporation Semiconductor device with authentication code
US9721948B1 (en) * 2016-02-02 2017-08-01 Globalfoundries Inc. Switch improvement using layout optimization
US9899332B2 (en) * 2016-02-18 2018-02-20 Texas Instruments Incorporated Visual identification of semiconductor dies
FR3066291B1 (fr) 2017-05-10 2022-10-07 Commissariat Energie Atomique Procede de securisation d'un circuit integre lors de sa realisation
US10643006B2 (en) 2017-06-14 2020-05-05 International Business Machines Corporation Semiconductor chip including integrated security circuit

Also Published As

Publication number Publication date
US11133206B2 (en) 2021-09-28
KR20210140732A (ko) 2021-11-23
JP2022529123A (ja) 2022-06-17
WO2020214256A1 (en) 2020-10-22
US20210351053A1 (en) 2021-11-11
US20200328103A1 (en) 2020-10-15
CN113785384A (zh) 2021-12-10
US11862497B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
US7316935B1 (en) Reticle for layout modification of wafer test structure areas
JP4838061B2 (ja) 半導体集積回路におけるチップｉｄ付加方法
US6960481B2 (en) Evaluation method
US5840627A (en) Method of customizing integrated circuits using standard masks and targeting energy beams for single resist development
US11862497B2 (en) Method for die-level unique authentication and serialization of semiconductor devices using electrical and optical marking
US20090075178A1 (en) Mask with Registration Marks and Method of Fabricating Integrated Circuits
TW202101114A (zh) 半導體元件的晶粒級唯一認證與編序方法
US7745067B2 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
KR20020086474A (ko) 개별화된 하드웨어
US7830028B2 (en) Semiconductor test structures
US6893806B2 (en) Multiple purpose reticle layout for selective printing of test circuits
US6130173A (en) Reticle based skew lots
US7932157B2 (en) Test structure formation in semiconductor processing
US5985518A (en) Method of customizing integrated circuits using standard masks and targeting energy beams
CN114077166A (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
US20230259039A1 (en) Method of determining overlay error during semiconductor fabrication
TWI809828B (zh) 疊對量測標記
US20230260924A1 (en) Overlay metrology mark
JP4748337B2 (ja) 半導体回路のテスト用設計回路パタン
JP2001201844A (ja) 半導体集積回路装置の製造方法およびフォトマスクの製造方法
JP3459794B2 (ja) 半導体装置の製造方法
JP2004265983A (ja) 半導体装置及びその製造方法
JP2004193487A (ja) 露光方法及び露光装置
JP2017053999A (ja) 半導体装置および検査パターン配置方法
KR20090024953A (ko) 반도체 소자의 제조를 위한 마스크 및 그 검사 방법