KR20090024953A - 반도체 소자의 제조를 위한 마스크 및 그 검사 방법 - Google Patents

반도체 소자의 제조를 위한 마스크 및 그 검사 방법 Download PDF

Info

Publication number
KR20090024953A
KR20090024953A KR1020070089949A KR20070089949A KR20090024953A KR 20090024953 A KR20090024953 A KR 20090024953A KR 1020070089949 A KR1020070089949 A KR 1020070089949A KR 20070089949 A KR20070089949 A KR 20070089949A KR 20090024953 A KR20090024953 A KR 20090024953A
Authority
KR
South Korea
Prior art keywords
mask
region
radiation
partition
area
Prior art date
Application number
KR1020070089949A
Other languages
English (en)
Inventor
전진호
이중현
여기성
이두열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070089949A priority Critical patent/KR20090024953A/ko
Publication of KR20090024953A publication Critical patent/KR20090024953A/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

반도체 소자의 제조를 위한 마스크 및 그 검사 방법을 개시한다. 본 발명에 따른 반도체 소자의 제조를 위한 마스크는 제1 영역 및 상기 제1 영역 이외의 공간인 제2 영역을 가지며, 상기 제1 영역은 적어도 하나의 제1 분할 구획 및 적어도 하나의 제2 분할 구획으로 구성되며, 상기 제2 영역은 상기 제2 분할 구획과 동일한 마스크 레이아웃을 가지며, 상기 제1 영역과 소정 간격이 분리되도록 배치되는 복사 구획을 포함한다. 이를 통하여 한개의 칩이 포함되는 마스크에서 비반복 패턴의 마스크 불량 검사를 할 수 있다.
마스크, 불량 검사, 비반복 패턴

Description

반도체 소자의 제조를 위한 마스크 및 그 검사 방법{Mask for fabrication of semiconductor device and inspection method thereof}
본 발명은 반도체 소자의 제조를 위한 마스크 및 그 테스트 방법에 관한 것으로, 보다 비반복 패턴에 대한 불량 검사가 가능하도록 레이아웃을 구성한 마스크 및 그 마스크를 이용한 비반복 패턴에 대한 불량 검사 방법에 관한 것이다.
반도체 소자가 고집적화하면서, 개별 전자 소자의 크기는 점점 감소되고 있다. 그러나 고집적화와 함께 대용량화의 요구로 인하여, 칩 크기는 오히려 증가되고 있다. 구체적으로는 살펴보면, 고집적화에 의한 개별 전자 소자의 크기 감소에 비하여 고용량화의 요구에 의하여 하나의 칩에 포함되는 개별 전자 소자의 개수 증가가 더 빠르기 때문이다. 또한 디자인 룰(design)의 감소에 따라서 라인 패턴의 피치는 급격하게 감소되고 있으나, 콘택 홀 크기는 감소 속도를 따라가지 못하고 있다. 이에 따라, 기존에 2개 이상의 칩으로 구성되던 마스크(레티클, reticle)에 하나의 칩밖에는 구성하지 못하게 되고 있다.
한편, 마스크의 불량 여부를 검사하는 방법에는, 마스크 레이아웃 정보에 따라서 마스크가 제대로 형성되었는지를 검사하는 방법과, 마스크를 이용하여 반도체 기판(웨이퍼) 상에 패터닝을 한 후 검사하는 방법이 포함된다. 예를 들어, 반복 패턴이 다량 포함된 반도체 메모리 소자를 제조하는 과정에서 후자의 방법으로 마스크의 불량 검사를 하는 경우, 셀 어레이(cell array)와 같은 반복 패턴은 하나의 칩 내에서 비교가 가능하나 비반복 패턴은 하나의 칩 내에 비교 대상이 없게 된다.
따라서 2개 이상의 칩으로 구성되는 마스크의 경우, 동일 마스크 내의 각 칩 간의 비교를 통하여, 비반복 패턴의 불량 검사를 실시하였으나, 고집적화 및 고용량화에 따라서 하나의 칩으로 구성되는 마스크에서는 비반복 패턴의 불량 검사가 불가능하게 된다.
본 발명은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 비반복 패턴의 불량 검사가 가능한 반도체 소자의 제조를 위한 마스크 및 그 마스크를 이용하는 마스크 불량 검사 방법을 제공하는 것이다. 특히, 하나의 칩에 대응하는 마스크에서 비반복 패턴의 불량 검사를 가능하도록, 레이아웃을 구성하는 마스크 및, 그 마스크를 이용하여, 반도체 기판 상에 패터닝을 하여 비반복 패턴의 불량 검사를 하는 검사 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 소자의 제조를 위한 마스크를 제공한다.
본 발명에 따른 반도체 소자의 제조를 위한 마스크는 제1 영역 및 상기 제1 영역 이외의 공간인 제2 영역을 가지며, 상기 제1 영역은 적어도 하나의 제1 분할 구획 및 적어도 하나의 제2 분할 구획으로 구성되며, 상기 제2 영역은 상기 제2 분할 구획과 동일한 마스크 레이아웃을 가지며, 상기 제1 영역과 소정 간격이 분리되도록 배치되는 복사 구획을 포함한다.
상기 제2 분할 구획은 직사각형 형태인 것이 바람직하다. 또한 상기 복사 구획과 상기 제1 영역은 간격은 적어도 500㎛인 것이 바람직하다.
상기 제1 분할 구획 및 상기 제2 분할 구획은 각각 독립된 공간에 배치되는 것이 바람직하다. 또한 상기 제1 분할 구획 및 상기 제2 분할 구획은 각각 반복 패 턴 및 비반복 패턴으로만 구성되는 것이 바람직하다.
상기 제2 영역에서 상기 복사 구획 및 상기 복사 구획 이외의 영역은 노광 차단 영역으로 구성되는 것이 바람직하다.
또한 상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 소자의 제조를 위한 마스크의 검사 방법을 제공한다.
본 발명에 따른 반도체 소자의 제조를 위한 마스크의 검사 방법은 제1 영역 및 상기 제1 영역 이외의 공간인 제2 영역을 가지며, 상기 제1 영역은 적어도 하나의 제1 분할 구획 및 적어도 하나의 제2 분할 구획으로 구성되며, 상기 제2 영역은 상기 제2 분할 구획과 동일한 마스크 레이아웃을 가지며, 상기 제1 영역과 소정 간격이 분리되도록 배치되는 복사 구획을 포함하는 마스크를 준비하는 단계; 포토레지스트 층이 형성된 반도체 기판 상에, 상기 복사 구획 및 상기 복사 구획과 동일한 마스크 레이아웃을 가지는 상기 제2 분할 구획을 각각 번갈아서 노광하여, 상기 복사 구획 및 상기 제2 분할 구획에 대응되는 복사 패턴 및 제2 분할 패턴을 형성하는 단계; 및 상기 복사 패턴 및 상기 제2 분할 패턴을 비교하여 상기 마스크의 불량을 검출하는 단계;를 포함한다.
상기 제2 분할 구획은 직사각형 형태인 것이 바람직하다. 또한 상기 복사 구획과 상기 제1 영역은 간격은 적어도 500㎛인 것이 바람직하다.
상기 제1 분할 구획 및 상기 제2 분할 구획은 각각 독립된 공간에 배치되는 것이 바람직하다. 또한 상기 제1 분할 구획 및 상기 제2 분할 구획은 각각 반복 패턴 및 비반복 패턴으로만 구성되는 것이 바람직하다.
상기 제2 영역에서 상기 복사 구획 및 상기 복사 구획 이외의 영역은 노광 차단 영역으로 구성되는 것이 바람직하다.
본 발명에 의한 반도체 소자의 제조를 위한 마스크 및 마스크의 검사 방법은 비반복 패턴을 가지는 마스크의 불량 검사를 할 수 있다. 특히, 하나의 마스크에 하나의 칩이 포함되는 경우에 있어서, 시간과 비용이 많이 소요되는 마스크 상태에서의 불량 검사가 아니라, 시간과 비용이 절약되는 패턴 형성 후 마스크 불량 검사가 가능하게 된다. 또한 반도체 소자 제조를 하는 경우에 있어서는 메인 샷 영역을 조절하여 실제 칩에 대한 영역만을 노광하여 본 발명에 의한 마스크를 그대로 사용 가능하다. 따라서 하나의 마스크로 마스크 불량 검사와 반도체 소자의 제조가 모두 가능하게 된다.
이하에서는 바람직한 실시 예를 통해 당업자가 본 발명을 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다. 그러나 다음에 예시하는 본 발명의 실시 예는 동일한 발명의 범위 내에서 여러 가지 다른 형태로 변형될 수 있으며 본 발명의 범위가 다음에 상술하는 실시 예 및 첨부 도면에 도시된 바에 한정되는 것은 아니다.
도 1은 본 발명의 실시 예에 의한 반도체 소자의 제조를 위한 마스크의 레이아웃을 나타낸 개략도이다.
도 1을 참조하면, 마스크(1)는 제1 영역(100) 및 제1 영역(100) 이외의 영역 인 제2 영역(200)으로 구성된다. 제1 영역(100)은 반도체 기판(웨이퍼) 상에 형성될 칩에 대응되는 영역으로, 실제 반도체 소자 제조 시에 메인 샷(main shot)에 노출되는 부분이다.
제1 영역(100)은 반복 패턴이 배치된 제1 분할 구획(100-1A, 100-1B) 및 비반복 패턴이 배치된 제2 분할 구획(100-2A 내지 100-2E)으로 구성된다. 제1 영역(100)의 구성 및 배치는 반도체 소자의 한 예를 들어놓은 것으로, 도 1의 보인 구성 및 배치에 발명 범위가 제한되는 것은 아니다. 제2 영역(200)은 복사 구획(200-A 내지 200-E) 및 노광 차단 영역(200-X)로 구성된다.
제1 분할 구획(100-1A, 100-1B)은 예를 들면, 반도체 메모리 소자의 경우 셀 어레이 영역과 같은 반복 패턴이 밀집하고 배치된 곳이다. 제1 분할 구획(100-1A, 100-1B)은 하나의 영역일 수 있으나, 도 1에 보인 것과 같이 적어도 2개의 제1 세부 구획으로 이루어질 수 있다. 제2 분할 구획(100-2A 내지 100-2E)은 코어(core) 영역 또는 페리(peri) 영역과 같이 비 반복 패턴이 주로 배치된 곳이다. 그러나 제2 분할 구획(100-2A 내지 100-2E)에도 일부 반복 패턴이 배치될 수 있다. 또한 제1 분할 구획(100-1A, 100-1B)과 제2 분할 구획(100-2A 내지 100-2E)은 일부 중복되는 곳이 있을 수 있다. 그러나 제1 분할 구획(100-1A, 100-1B)과 제2 분할 구획(100-2A 내지 100-2E)은 서로 중복되지 않는 독립적인 공간인 것이 바람직하다.
제2 분할 구획(100-2A 내지 100-2E)은 적어도 하나의 제2 세부 구획(각각 100-2A 내지 100-2E)으로 구분될 수 있다. 상기 제2 세부 구획(각각 100-2A 내지 100-2E)은 각각 직사각형 형태로 구성되는 것이 바람직하다. 상기 각 제2 세부 구 획(각각 100-2A 내지 100-2E)은 독립적인 영역일 수도 있으나, 일부 중복되는 곳이 있을 수 있다. 상기 각 제2 세부 구획(각각 100-2A 내지 100-2E)은 각각 직사각형 형태인 것이 바람직하다.
복사 구획(200-A 내지 200-E)은 적어도 하나의 복사 세부 구획(각각 200-A 내지 200-E)으로 구분될 수 있다. 제2 분할 구획(100-2A 내지 100-2E)과 동일한 마스크 레이아웃을 가진다. 구체적으로 복사 구획(200-A 내지 200-E)을 구성하는 상기 복사 세부 구획(각각 200-A 내지 200-E)는 각각 제2 세부 구획(각각 100-2A 내지 100-2E)와 동일한 마스크 레이아웃을 가진다. 즉, 반도체 기판 상에 형성될 칩에 대응되는 영역인 제1 영역(100) 중에서 비반복 패턴이 배치된 제2 분할 구획(100-2A 내지 100-2E)을 각각 직사각형 형태인 상기 제2 세부 구획(각각 100-2A 내지 100-2E)로 구분한 후, 상기 제2 세부 구획(각각 100-2A 내지 100-2E)과 동일한 마스크 레이아웃을 제2 영역(200) 내에 상기 복사 세부 구획(각각 200-A 내지 200-E)으로 형성한다.
도 1에 보인 것과 같이(200-B 및 200-C) 상기 복사 세부 구획 중 적어도 한 변의 길이가 일치하는 경우, 각 상기 복사 세부 구획은 인접하여 배치할 수 있다. 바람직하게는 상기 복사 세부 구획은 대응되는 상기 제2 세부 구획과 수평 또는 수직 방향으로 평행 이동한 형태로 배치할 수 있다. 이는 마스크 검사를 위한 리소그래피 공정에서 상기 복사 세부 구획 및 대응되는 상기 제2 세부 구획을 반복적으로 노광하기 때문이다.
복사 구획(200-A 내지 200-E)은 제1 영역(100)과 소정의 제1 간격(D1)이 떨 어지도록 배치한다. 제1 간격(D1)은 적어도 500㎛인 것이 바람직하다. 제1 간격(D1)은 마스크(1) 상의 모든 곳에서 일정할 필요는 없고, 필요한 최소값 이상의 간격을 가지면 된다. 제1 간격(D1)은 제1 영역(100)을 메인 샷으로 반도체 기판에 리소그래피(lithography) 공정을 실시할 때, 복사 구획(200-A 내지 200-E)에 의한 영향이 없도록 한다.
제2 영역(200)의 노광 차단 영역(200-X)은, 리소그래피 공정에서 노광이 차단되도록 형성한다. 노광 차단 영역(200-X)은 예를 들면, 투과형 크롬(Cr) 마스크의 경우, 크롬막이 형성되어 있어서, 빛이 투과하는 것을 막아준다.
도 2 내지 도 6은 마스크 불량 검사를 하기 위하여 반도체 기판 상에 노광할 때, 각각의 제2 세부 구획 및 복사 세부 구획이 배치되는 모습을 나타내는 개략도이다.
도 2를 참조하면, 제2 세부 구획A(100-2A) 및 복사 세부 구획A(200-A)를 반복적으로 번갈아가면서 노광을 한다. 반도체 기판(2) 상에 포토레지스트층을 형성한 후 상기 포토레지스트층에 제2 세부 구획A(100-2A) 및 복사 세부 구획A(200-A)를 각각 번갈아가면서 반복적으로 노광한다. 그 결과 제2 세부 구획A(100-2A)에는 제2 분할 패턴A가 형성되고, 복사 세부 구획A(200-A)에는 복사 패턴A가 형성된다.
제2 세부 구획 A(100-2A) 및 복사 세부 구획A(200-A)을 노광할 때, 주변에 소정의 제2 간격(D2)을 각각 포함하여 함께 노광하는 것이 바람직하다. 상기 제2 간격(D2)은 제2 세부 구획 A(100-2A) 및 복사 세부 구획A(200-A)의 경계 부분에서 패터닝이 잘 될 수 있도록 하고, 불량 검사시에 영역 구분이 가능하도록 하는 마진 에 해당한다. 복사 세부 구획A(200-A)는 상기 제2 간격(D2) 내에 노광 차단 영역(200-X)만이 포함되나, 제2 세부 구획A(100-2A)는 상기 제2 간격(D2) 내에 인접한 다른 구획인 제1 세부 구획A(100-1A), 제2 세부 구획A(100-2A), 제2 세부 구획E(100-2E)이 포함된다.
반도체 기판(2) 상에 상기 제2 분할 패턴A 및 상기 복사 패턴A를 형성한 후, 패턴 검사 장치에서 반도체 기판(2)을 검사한다. 패턴 검사 장치에서는 상기 제2 분할 패턴A 및 상기 복사 패턴A의 각각 왼쪽 위 모서리를 기준점으로 삼아, 상기 제2 분할 패턴A 및 상기 복사 패턴A를 비교한다. 이와 같은 검사 방법은 다이 비교(Die-to-Die) 검사라고도 한다. 일반적으로 다이 비교 검사는, 반도체 웨이퍼 상에 형성된 다수의 다이들 각각을 비교하는 방법으로, 본 실시 예에서는 각각의 구획을 하나의 다이로 취급하여 비교하여 불량 검사를 할 수 있다.
도 3 내지 도 6를 참조하면, 제2 세부 구획B(100-2B) 및 복사 세부 구획B(200-B), 제2 세부 구획C(100-2C) 및 복사 세부 구획C(200-C), 제2 세부 구획D(100-2D) 및 복사 세부 구획D(200-D), 그리고 제2 세부 구획D(100-2D) 및 복사 세부 구획D(200-D)를 각각 반복적으로 번갈아가면서 노광을 한다. 이를 통하여 패턴을 형성한 후, 상술한 바와 같이 패턴 검사 장치에서 비교를 한다.
도 7은 마스크 불량 검사를 하기 위하여 반도체 기판 상에 노광할 때, 제1 세부 구획이 배치되는 모습을 나타내는 개략도이다.
도 7을 참조하면, 제1 세부 구획A(100-1A) 및 제1 세부 구획B(100-1B)를 반복적으로 번갈아가면서 노광을 한다. 제1 세부 구획A(100-1A) 및 제2 세부 구획 A(100-1B)는 반복 패턴이므로, 각각 내부에서 반복 구간을 정하여 비교가 가능하다. 그러나 상술한 비반복 패턴의 경우와 동일하게 불량 검사가 가능하다. 이는 밀집된 반복 패턴을 가지는 일반적인 반도체 메모리 소자의 경우, 일정한 크기를 가지는 반복 패턴 영역이 반복적으로 복수개가 포함되기 때문에 가능하다.
도 1은 본 발명의 실시 예에 의한 반도체 소자의 제조를 위한 마스크의 레이아웃을 나타낸 개략도이다.
도 2 내지 도 6은 마스크 불량 검사를 하기 위하여 반도체 기판 상에 노광할 때, 각각의 제2 세부 구획 및 복사 세부 구획이 배치되는 모습을 나타내는 개략도이다.
도 7은 마스크 불량 검사를 하기 위하여 반도체 기판 상에 노광할 때, 제1 세부 구획이 배치되는 모습을 나타내는 개략도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 마스크 2 : 반도체 기판
100 : 제1 영역 200 : 제2 영역
100-1A, 100-1B : 각각 제1 세부 구획A 및 B
100-2A, 100-2B, 100-2C, 100-2D, 100-2E : 각각 제2 세부 구획A 내지 E
200-A, 200-B, 200-C, 200-D, 200-E : 각각 복사 세부 구획A 내지 E
200-X : 노광 차단 영역

Claims (12)

  1. 제1 영역 및 상기 제1 영역 이외의 공간인 제2 영역을 가지며,
    상기 제1 영역은 적어도 하나의 제1 분할 구획 및 적어도 하나의 제2 분할 구획으로 구성되며,
    상기 제2 영역은 상기 제2 분할 구획과 동일한 마스크 레이아웃을 가지며, 상기 제1 영역과 소정 간격이 분리되도록 배치되는 복사 구획을 포함하는 반도체 소자의 제조를 위한 마스크.
  2. 제1 항에 있어서,
    상기 제2 분할 구획은 직사각형 형태인 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크.
  3. 제1 항에 있어서,
    상기 복사 구획과 상기 제1 영역은 간격은 적어도 500㎛인 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크.
  4. 제1 항에 있어서,
    상기 제1 분할 구획 및 상기 제2 분할 구획은 각각 독립된 공간에 배치되는 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크.
  5. 제1 항에 있어서,
    상기 제1 분할 구획은 반복 패턴으로 구성되고, 상기 제2 분할 구획은 비반복 패턴으로 구성되는 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크.
  6. 제1 항에 있어서,
    상기 제2 영역에서 상기 복사 구획 및 상기 복사 구획 이외의 영역은 노광 차단 영역으로 구성되는 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크.
  7. 제1 영역 및 상기 제1 영역 이외의 공간인 제2 영역을 가지며, 상기 제1 영역은 적어도 하나의 제1 분할 구획 및 적어도 하나의 제2 분할 구획으로 구성되며, 상기 제2 영역은 상기 제2 분할 구획과 동일한 마스크 레이아웃을 가지며, 상기 제1 영역과 소정 간격이 분리되도록 배치되는 복사 구획을 포함하는 마스크를 준비하는 단계;
    포토레지스트층이 형성된 반도체 기판 상에, 상기 복사 구획 및 상기 복사 구획과 동일한 마스크 레이아웃을 가지는 상기 제2 분할 구획을 각각 번갈아서 노광하여, 상기 복사 구획 및 상기 제2 분할 구획에 대응되는 복사 패턴 및 제2 분할 패턴을 형성하는 단계; 및
    상기 복사 패턴 및 상기 제2 분할 패턴을 비교하여 상기 마스크의 불량을 검출하는 단계;를 포함하는 반도체 소자의 제조를 위한 마스크의 검사 방법.
  8. 제7 항에 있어서,
    상기 제2 분할 구획은 직사각형 형태인 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크의 검사 방법.
  9. 제7 항에 있어서,
    상기 복사 구획과 상기 제1 영역은 간격은 적어도 500㎛인 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크의 검사 방법.
  10. 제7 항에 있어서,
    상기 제1 분할 구획 및 상기 제2 분할 구획은 각각 독립된 공간에 배치되는 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크의 검사 방법.
  11. 제7 항에 있어서,
    상기 제1 분할 구획은 반복 패턴으로 구성되고, 상기 제2 분할 구획은 비반복 패턴으로 구성되는 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크의 검사 방법.
  12. 제 7항에 있어서,
    상기 제2 영역에서 상기 복사 구획 및 상기 복사 구획 이외의 영역은 노광 차단 영역으로 구성되는 것을 특징으로 하는 반도체 소자의 제조를 위한 마스크의 검사 방법.
KR1020070089949A 2007-09-05 2007-09-05 반도체 소자의 제조를 위한 마스크 및 그 검사 방법 KR20090024953A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070089949A KR20090024953A (ko) 2007-09-05 2007-09-05 반도체 소자의 제조를 위한 마스크 및 그 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070089949A KR20090024953A (ko) 2007-09-05 2007-09-05 반도체 소자의 제조를 위한 마스크 및 그 검사 방법

Publications (1)

Publication Number Publication Date
KR20090024953A true KR20090024953A (ko) 2009-03-10

Family

ID=40693560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070089949A KR20090024953A (ko) 2007-09-05 2007-09-05 반도체 소자의 제조를 위한 마스크 및 그 검사 방법

Country Status (1)

Country Link
KR (1) KR20090024953A (ko)

Similar Documents

Publication Publication Date Title
CN109752930B (zh) 掩模版的形成方法及掩模版
EP1597631B1 (en) Multiple exposure method for circuit performance improvement and maskset
KR100718216B1 (ko) 반도체 장치, 패턴 레이아웃 작성 방법, 노광 마스크
US8392854B2 (en) Method of manufacturing semiconductor device by using uniform optical proximity correction
US7316935B1 (en) Reticle for layout modification of wafer test structure areas
KR20050063725A (ko) 레이아웃 설계 방법 및 포토마스크
CN101192007B (zh) 掩膜版、掩膜版的版图设计方法和缺陷修复方法
US4610940A (en) Method for fabricating a photomask pattern
US7008731B2 (en) Method of manufacturing a photomask and method of manufacturing a semiconductor device using the photomask
KR980003788A (ko) 공정 마진 테스트용 포토 마스크와 테스트 방법
CN112631069A (zh) 掩膜板和修正套刻精度的方法
TWI569160B (zh) 多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組
US7745067B2 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
JP2013080816A (ja) 半導体装置の製造方法及び半導体装置
US20100202181A1 (en) Semiconductor memory device
US20060160001A1 (en) Systems and methods for determining width/space limits for mask layout
KR20090024953A (ko) 반도체 소자의 제조를 위한 마스크 및 그 검사 방법
US6893806B2 (en) Multiple purpose reticle layout for selective printing of test circuits
TW201433879A (zh) 產生方法,儲存媒體及資訊處理裝置
US6635388B1 (en) Contact hole fabrication with the aid of mutually crossing sudden phase shift edges of a single phase shift mask
US10818504B2 (en) Method for producing a pattern of features by lithography and etching
KR102436642B1 (ko) 패턴 위치 오차의 측정 방법 및 시스템
US20150380320A1 (en) Test pattern for feature cross-sectioning
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
KR20100089503A (ko) 반도체 소자 패턴 및 이를 이용한 패턴 선폭 측정 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination