TW202044781A - 解碼裝置、接收裝置、編碼方法及接收方法 - Google Patents
解碼裝置、接收裝置、編碼方法及接收方法 Download PDFInfo
- Publication number
- TW202044781A TW202044781A TW109124809A TW109124809A TW202044781A TW 202044781 A TW202044781 A TW 202044781A TW 109124809 A TW109124809 A TW 109124809A TW 109124809 A TW109124809 A TW 109124809A TW 202044781 A TW202044781 A TW 202044781A
- Authority
- TW
- Taiwan
- Prior art keywords
- time
- parity check
- ldpc
- formula
- check
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/157—Polynomial evaluation, i.e. determination of a polynomial sum at a given value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本發明提供一種錯誤修正能力高之時變LDPC-CC的編碼方法及編碼器。在使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多項式進行時變周期q之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的編碼方法中,前述時變周期q係比3大之質數,將資訊序列作為輸入,使用式(1)作為前述時變周期q之序號第g個即#g(序號#g=0、1、...、q-1)滿足0之前述奇偶校驗多項式,將前述資訊序列予以編碼。
(D a#g,1,1+D a#g,1,2+D a#g,1,3)X 1(D)+(D a#g,2,1+D a#g,2,2+D a#g,2,3)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+D a#g,n-1,3)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(1)
式(1)中,對資訊X、或者奇偶校驗位元P之各係數D的次數a、或者次數b之資訊X的序號p=k=1、2、...、n-1滿足下述之值。“a#0,k,1%q=a#1,k,1%q=a#2,k,1%q=a#3,k,1%q=...=a#g,k,1%q=...=a#q-2,k,1%q=a#q-1,k,1%q=vp=k(vp=k係固定值)”
“b#0,1%q=b#1,1%q=b#2,1%q=b#3,1%q=...=b#g,1%q=...=b#q-2,1%q=b#q-1,1%q=w(w係固定值)”
“a#0,k,2%q=a#1,k,2%q=a#2,k,2%q=a#3,k,2%q=...=a#g,k,2%q=...=a#q-2,k,2%q=a#q-1,k,2%q=yp=k(yp=k係固定值)”
“b#0,2%q=b#1,2%q=b#2,2%q=b#3,2%q=...=b#g,2%q=...=b#q-2,2%q=b#q-1,2%q=z(z係固定值)”
“a#0,k,3%q=a#1,k,3%q=a#2,k,3%q=a#3,k,3%q=...=a#g,k,3%q=...=a#q-2,k,3%q=a#q-1,k,3%q=sp=k(sp=k係固定值)”
其中,“%”表示模數,“a#0,k,1%q”表示將“a#0,k,1”除以q時之餘數,
此外,式(1)中,次數a#g,k,1、次數a#g,k,2、次數a#g,k,3係1以上之自然數,且a#g,k,1≠a#g,k,2、a#g,k,1≠a#g,k,3、a#g,k,2≠a#g,k,3成立。此外,次數b#g,1、次數b#g,2係1以上之自然數,且b#g,1≠b#g,2成立。
此外,式(1)中,存在(vp=k、yp=k、sp=k)≠(w、z、0)的前述資訊X的序號p=k。
Description
本發明係關於一種使用可對應於複數個編碼率之低密度奇偶校驗迴旋碼(LDPC-CC:Low Density Parity Check-Convolutional Codes)的編碼方法、解碼方法、編碼器及解碼器。
近年來,作為以可實現的電路規模發揮較高的錯誤修正能力的錯誤修正編碼,低密度奇偶校驗(LDPC:Low-Density Parity-Check)碼備受矚目。由於LDPC碼錯誤修正能力較高且容易安裝,所以在IEEE802.11n的高速無線區域網路(LAN;Local Area Network)系統或數位廣播系統等錯誤修正編碼方式中採用該LDPC碼。
LDPC碼係以低密度之奇偶校驗矩陣H定義的錯誤修正碼。另外,LDPC碼係具有與校驗矩陣H的列數N相等的區塊長度之區塊碼(參照非專利文獻1、非專利文獻2、非專利文獻3)。例如,提出有隨機性之LDPC碼、QC-LDPC碼(QC:類循環)。
但是,當前的通訊系統大部分具有如乙太網路
(Ethernet)(註冊商標)般的、將發送資訊匯集為每個可變長度的封包(packet)或訊框(frame)而傳輸的特徵。在將區塊碼即LDPC碼適用於此種系統時,例如,產生如何使固定長度的LDPC碼的區塊與可變長度的乙太網路(註冊商標)的訊框對應之問題。在IEEE802.11n中,藉由對發送資訊序列實施填充(padding)處理或穿孔(puncture)處理,進行發送資訊序列之長度及LDPC碼之區塊長度的調節。但是,難以避免因填充或穿孔而編碼率變化或發送冗餘之序列。
針對此種區塊碼之LDPC碼(以下,將其表示為“LDPC-BC:Low-Density Parity-Check Block Code”(低密度奇偶校驗區塊碼),正在研討可對任意長度之資訊序列進行編碼和解碼的LDPC-CC(LDPC-CC:Low-Density Parity-Check Convolutional Code,低密度奇偶校驗迴旋碼)(例如,參照非專利文獻8和非專利文獻9)。
LDPC-CC係藉由低密度的奇偶校驗矩陣而定義之迴旋碼。例如,第1圖顯示編碼率R=1/2(=b/c)之LDPC-CC的奇偶校驗矩陣HT[0,n]。在此,HT[0,n]之元素h1(m)(t)取0或1。此外,h1(m)(t)以外之元素全部係0。M表示LDPC-CC中的記憶長度、n表示LDPC-CC的碼字之長度。如第1圖所示,LDPC-CC之校驗矩陣具有以下的特徵,即僅在矩陣之對角項與其附近之元素中配置1,而矩陣之左下及右上的元素為零,且為平行四邊形型之矩陣。
在此,第2圖顯示,在h1(0)(t)=1,h2(0)(t)=1時,由校驗矩陣HT[0,n]T定義之LDPC-CC的編碼器。如
第2圖所示,LDPC-CC之編碼器由2×(M+1)個位元長度c的移位暫存器和mod2加法(互斥或運算)器構成。因此,與進行生成矩陣的乘法之電路或進行基於後向(前向)代入法的運算之LDP,C-BC的編碼器相比,LDPC-CC的編碼器具有能夠以非常簡單的電路來實現的特徵。此外,第2圖係迴旋碼的編碼器,所以可對任意長度的資訊序列進行編碼而不需要將資訊序列劃分為固定長度的區塊來進行編碼。
在專利文獻1中,敘述基於奇偶校驗多項式之LDPC-CC的生成方法。特別是在專利文獻1中,敘述使用時變周期2、時變周期3、時變周期4及時變周期為3之倍數的奇偶校驗多項式的LDPC-CC之生成方法。
先行技術文獻
專利文獻
專利文獻1:日本特開2009-246926號公報
非專利文獻
非專利文獻1:R. G. Gallager, “Low-density parity check codes,” IRE Trans. Inform. Theory, IT-8, pp-21-28, 1962.
非專利文獻2:D. J. C. Mackay, “Good error-correcting codes based on very sparse matrices,” IEEE Trans. Inform. Theory, vol.45, no.2, pp399-431, March 1999.
非專利文獻3:M. P. C. Fossorier, “Quasi-cyclic low-density parity-check codes from circulant permutation matrices,” IEEE Trans. Inform. Theory, vol.50, no.8,
pp.1788-1793, Nov. 2001.
非專利文獻4:M. P. C. Fossorier, M. Mihaljevic, andH. Imai, “Reduced complexity iterative decoding of low density parity check codes based on belief propagation,” IEEE Trans. Commun., vol.47., no.5, pp.673-680, May 1999.
非專利文獻5:J. Chen, A. Dholakia, E. Eleftheriou, M. P. C. Fossorier, and X.-Yu Hu, “Reduced-complexity decoding of LDPC codes,” IEEE Trans. Commun., vol.53., no.8, pp.1288-1299, Aug. 2005.
非專利文獻6:J. Zhang, and M. P. C. Fossorier, “Shuffled iterative decoding,” IEEE Trans. Commun., vol.53, no.2, pp.209-213, Feb. 2005.
非專利文獻7:IEEE Standard for Local and Metropolitan Area Networks, IEEE P802.16e/D12, Oct. 2005.
非專利文獻8:A. J. Feltstrom, and K. S. Zigangirov, “Time-varying periodic convolutional codes with low-density parity-check matrix,” IEEE Trans. Inform. Theory, vol.45, no.6, pp.2181-2191, Sep. 1999.
非專利文獻9:R. M. Tanner, D. Sridhara, A. Sridharan, T. E. Fuja, and D. J. Costello Jr., “LDPC block and convolutional codes based on circulant matrices,” IEEE Trans. Inform. Theory, vol.50, no.12, pp.2966-2984, Dec. 2004.
非專利文獻10:H. H. Ma, and J. K. Wolf, “On tail biting convolutional codes,” IEEE Trans. Commun., vol.com-34,
no.2, pp.104-111, Feb. 1986.
非專利文獻11:C. Wei刍, C. Bettstetter, and S. Riedel, “Code construction and decoding of parallel concatenated tail-biting codes,” IEEE Trans. Inform. Theory, vol.47, no.1, pp.366-386, Jan. 2001.
非專利文獻12:M. B. S. Tavares, K. S. Zigangirov, and G. P. Fettweis, “Tail-biting LDPC convolutional codes,” Proc. of IEEE ISIT 2007, pp.2341-2345, June 2007.
非專利文獻13:G. Muller, and D. Burshtein, “Bounds on the maximum likelihood decoding error probability of low-density parity check codes,” IEEE Trans. Inf. Theory, vol.47, no.7, pp.2696-2710, Nov. 2001.
非專利文獻14:R. G. Gallager, “A simple derivation of the coding theorem and some applications,” IEEE Trans. Inf. Theory, vol.IT-11, no.1, pp.3-18, Jan. 1965.
非專利文獻15:A. J. Viterbi, “Error bounds for convolutional codes and an asymptotically optimum decoding algorithm,” IEEE Trans. Inf. Theory, vol.IT-13, no.2, pp.260-269, April 1967.
非專利文獻16:A. J. Viterbi, and J. K. Omura, “Principles of digital communication and coding,” McGraw-Hill, New York 1979.
但是,在專利文獻1中,針對時變周期2、3、4及時變周期為3之倍數的LDPC-CC,雖詳細記載生成方法,但時變周期係限定性。
本發明之目的為提供一種錯誤修正能力高之時變LDPC-CC的編碼方法、解碼方法、編碼器及解碼器。
本發明之編碼方法的一種樣態係使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多項式進行時變周期q之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼,前述時變周期q係比3大之質數,將資訊序列作為輸入,使用式(116)作為第g個(g=0、1、...、q-1)滿足0之前述奇偶校驗多項式,將前述資訊序列予以編碼。
本發明之編碼方法的一種樣態係使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多項式進行時變周期q之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼,前述時變周期q係比3大之質數,將資訊序列作為輸入,在式(117)表示之第g個(g=0、1、...、q-1)滿足0之奇偶校驗多項式中,使用對k=1、2、...、n-1滿足
“a#0,k,1%q=a#1,k,1%q=a#2,k,1%q=a#3,k,1%q=...=a#g,k,1%q=...=a#q-2,k,1%q=a#q-1,k,1%q=vp=k(vp=k:固定值)”、
“b#0,1%q=b#1,1%q=b#2,1%q=b#3,1%q=...=b#g,1%q=...=b#q-2,1%q=b#q-1,1%q=w(w:固定值)”、
“a#0,k,2%q=a#1,k,2%q=a#2,k,2%q=a#3,k,2%q=...=a#g,k,2%q=...=a#q-2,k,2%q=a#q-1,k,2%q=yp=k(yp=k:固定值),,、
“b#0,2%q=b#1,2%q=b#2,2%q=b#3,2%q=...=b#g,2%q=...=b#q-2,2%q=b#q-1,2%q=z(z:固定值)”、
以及
“a#0,k,3%q=a#1,k,3%q=a#2,k,3%q=a#3,k,3%q=...=a#g,k,3%q=...=a#q-2,k,3%q=a#q-1,k,3%q=sp=k(sp=k:固定值)”之奇偶校驗多項式,將前述資訊序列予以編碼。
本發明之編碼器的一種樣態係使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多項式進行時變周期q之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼,前述時變周期q係比3大之質數,輸入時刻i之資訊位元Xr[i](r=1,2,...,n-1),前述編碼器包括:生成單元,將與式(116)表示之第g個(g=0、1、...、q-1)滿足0之前述奇偶校驗多項式等價的式作為式(118),於i%q=k時,使用在式(118)之g中代入k的式,而生成時刻i之奇偶校驗位元P[i];以及輸出單元,輸出前述奇偶校驗位元P[i]。
本發明之解碼方法的一種樣態係將在使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多項式進行時變周期q(比3大之質數)之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的上述編碼方法中,使用式(116)作為第g個(g=0、
1、...、q-1)滿足0之前述奇偶校驗多項式而編碼所得之編碼資訊序列予以解碼,並將前述編碼資訊序列作為輸入,依據使用第g個滿足0之前述奇偶校驗多項式的式(116)而生成之奇偶校驗矩陣,並利用可靠度傳遞(BP:Belief Propagation)將前述編碼資訊序列予以解碼。
本發明之解碼器的一種樣態係將在使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多項式進行時變周期q(比3大之質數)之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的上述編碼方法中,使用式(116)作為第g個(g=0、1、...、q-1)滿足0之前述奇偶校驗多項式而編碼所得之編碼資訊序列予以解碼,將前述編碼資訊序列作為輸入,前述解碼器包括:解碼單元,依據使用第g個滿足0之前述奇偶校驗多項式的式(116)而生成之奇偶校驗矩陣,並利用可靠度傳遞(BP:Belief Propagation)將前述編碼資訊序列予以解碼。
根據本發明,可獲得高錯誤修正能力,所以可確保高資料品質。
100、2907、2914、3204、3103、3208、3212:LDPC-CC編碼器
110:資料運算單元
120:奇偶運算單元
130:權重控制單元
140:mod2加法(互斥或運算)器
111-1~111-M、121-1~121-M、221-1~221-M、231-1~231-M:
移位暫存器
112-0~112-M、122-0~122-M、222-0~222-M、232-0~232-M:權重乘法器
1910、2114、2617、2605:發送裝置
1911、2900、3200:編碼器
1912:調變單元
1920、2131、2609、2613:接收裝置
1921:接收單元
1922:對數似然比生成單元
1923、3310:解碼器
2110、2130、2600、2608:通訊裝置
2112、2312、2603:消失修正編碼相關處理單元
2113、2604:錯誤修正編碼單元
2120、2607:通訊路徑
2132、2610:錯誤修正解碼單元
2133、2433、2611:消失修正解碼相關處理單元
2211:封包生成單元
2215、2902、2909、3101、3104、3202、3206、3210:重排單元
2216:消失修正編碼器(奇偶封包生成單元)
2217、2317:錯誤檢測碼附加單元
2314:消失修正編碼單元
2316、2560:消失修正編碼器
2435:錯誤檢測單元
2436:消失修正解碼器
2561:第1消失修正編碼器
2562:第2消失修正編碼器
2563:第3消失修正編碼器
2564:選擇單元
3313:BP解碼器
4403:已知資訊插入單元
4405:編碼器
4407:已知資訊刪減單元
4409:調變單元
4603:對數似然比插入單元
4605:解碼單元
4607:已知資訊刪減單元
44100:錯誤修正編碼單元
44200:發送裝置
46100:錯誤修正解碼單元
5800:編碼器
5801:資訊生成單元
5802-1:第1資訊運算單元
5802-2:第2資訊運算單元
5802-3:第3資訊運算單元
5803:奇偶運算單元
5804、5903、6003:加法單元
5805:編碼率設定單元
5806、5904、6004:權重控制單元
5901-1~5901-M、6001-1~6001-M:移位暫存器
5902-0~5902-M、6002-0~6002-M:權重乘法器
6100:解碼器
6101:對數似然比設定單元
6102:矩陣處理運算單元
6103:記憶單元
6104:行處理運算單元
6105:列處理運算單元
6200、6300:通訊裝置
6201:編碼器
6202:調變單元
6203:編碼率決定單元
第1圖係顯示LDPC-CC的校驗矩陣之圖。
第2圖係顯示LDPC-CC編碼器的結構的圖。
第3圖係顯示時變周期m的LDPC-CC的校驗矩陣的結構之一例的圖。
第4A圖係顯示時變周期3的LDPC-CC的奇偶校驗多項
式和校驗矩陣H的結構的圖。
第4B圖系顯示關於第4A圖的“校驗式#1”~“校驗式#3”的X(D)的各項之間的可靠度傳遞之關係的圖。
第4C圖系顯示關於“校驗式#1”~“校驗式#6”的X(D)的各項之間的可靠度傳遞之關係的圖。
第5圖係顯示(7,5)迴旋碼的校驗矩陣的圖。
第6圖係顯示編碼率2/3、時變周期2的LDPC-CC的校驗矩陣H的結構之一例的圖。
第7圖係顯示編碼率2/3、時變周期m的LDPC-CC的校驗矩陣的結構之一例的圖。
第8圖係顯示編碼率(n-1)/n、時變周期m的LDPC-CC的校驗矩陣的結構之一例的圖。
第9圖係顯示LDPC-CC編碼單元的結構之一例的圖。
第10圖係顯示奇偶校驗矩陣之一例的方塊圖。
第11圖係顯示時變周期6的LDPC-CC的樹形(tree)之一例的圖。
第12圖係顯示時變周期6的LDPC-CC的樹形之一例的圖。
第13圖係顯示編碼率(n-1)/n、時變周期6的LDPC-CC的校驗矩陣的結構之一例的圖。
第14圖係顯示時變周期7的LDPC-CC的樹形之一例的圖。
第15A圖係顯示編碼率1/2的編碼器之電路例的圖。
第15B圖係顯示編碼率1/2的編碼器之電路例的圖。
第15C圖係顯示編碼率1/2的編碼器之電路例的圖。
第16圖係用於說明零終止(zero termination)之方法的圖。
第17圖係顯示進行零終止時之校驗矩陣的一例的圖。
第18A圖係顯示進行咬尾(tail biting)時之校驗矩陣的一例的圖。
第18B圖係顯示進行咬尾時之校驗矩陣的一例的圖。
第19圖係顯示通訊系統之概略的圖。
第20圖係利用基於LDPC碼的消失修正編碼之通訊系統的概念圖。
第21圖係通訊系統之全體結構圖。
第22圖係顯示消失修正編碼相關處理單元之結構的一例的圖。
第23圖係顯示消失修正編碼相關處理單元之結構的一例的圖。
第24圖係顯示消失修正解碼相關處理單元之結構的一例的圖。
第25圖係顯示消失修正編碼器之結構的一例的圖。
第26圖係通訊系統之全體結構圖。
第27圖係顯示消失修正編碼相關處理單元之結構的一例的圖。
第28圖係顯示消失修正編碼相關處理單元之結構的一例的圖。
第29圖係顯示對應於複數個編碼率之消失修正編碼單
元之結構的一例的圖。
第30圖係用於說明編碼器之編碼的概略的圖。
第31圖係顯示對應於複數個編碼率之消失修正編碼單元之結構的一例的圖。
第32圖係顯示對應於複數個編碼率之消失修正編碼單元之結構的一例的圖。
第33圖係顯示對應於複數個編碼率之解碼器之結構的一例的圖。
第34圖係顯示對應於複數個編碼率之解碼器使用的奇偶校驗矩陣之結構的一例的圖。
第35圖係顯示進行消失修正編碼時、以及不進行消失修正編碼時之封包結構的一例的圖。
第36圖係用於說明相當於奇偶校驗多項式#α及#β之檢查節點與變數節點之關係的圖。
第37圖係顯示在奇偶校驗矩陣H中,僅提取關於X1(D)之部分而生成的子矩陣的圖。
第38圖係顯示時變周期7的LDPC-CC的樹之一例的圖。
第39圖係顯示時變周期6之LDPC-CC的樹形時變周期h之一例圖。
第40圖係顯示表9之#1、#2、#3之正規TV11-LDPC-CC的BER特性的圖。
第41圖係顯示對應於編碼率(n-1)/n、時變周期h之第g(g=0、1、...、h-1)奇偶校驗多項式(83)之奇偶校驗矩陣的圖。
第42圖係顯示分別構成資訊封包與奇偶封包(parity packet)時之重排圖案的一例的圖。
第43圖係顯示不區分構成資訊封包與奇偶封包時之重排圖案的一例的圖。
第44圖係用於說明在比實體層(physical layer)高層的編碼方法(以封包層(packet level)之編碼方法)之細節的圖。
第45圖係用於說明在比實體層高層的另一個編碼方法(以封包層之編碼方法)之細節的圖。
第46圖係顯示奇偶校驗群及子奇偶封包(sub parity packet)之結構例的圖。
第47圖係用於說明縮短(shortening)方法[方法#1-2]之圖。
第48圖係用於說明縮短方法[方法#1-2]之插入規則的圖。
第49圖係用於說明插入已知資訊之位置與錯誤修正能力之關係的圖。
第50圖係顯示奇偶校驗多項式與時刻之對應關係的圖。
第51圖係用于說明縮短方法[方法#2-2]之圖。
第52圖係用于說明縮短方法[方法#2-4]之圖。
第53圖係顯示在實體層中可改變編碼率時之編碼相關部分的結構的一例之方塊圖。
第54圖係顯示在實體層中可改變編碼率時之編碼相關部分的結構的另一例之方塊圖。
第55圖係顯示在實體層中之錯誤修正解碼單元的結構的一例之方塊圖。
第56圖係用於說明消失修正方法[方法#3-1]之圖。
第57圖係用於說明消失修正方法[方法#3-3]之圖。
第58圖係用於說明編碼率(n-1)/n之LDPC-CC中的“資訊零終止(Information-zero-termination)”之圖。
第59圖係用於說明第12實施例之編碼方法的圖。
第60圖係模式顯示可共享編碼器/解碼器之電路的編碼率1/2、2/3之LDPC-CC的奇偶校驗多項式之圖。
第61圖係顯示第13實施例之編碼器的主要結構之一例的方塊圖。
第62圖係顯示第1資訊運算單元之內部結構的圖。
第63圖係顯示第1奇偶運算(parity operation)單元之內部結構的圖。
第64圖係顯示第13實施例之編碼器的另一個結構例的圖。
第65圖係顯示第13實施例之解碼器的主要結構之一例的方塊圖。
第67圖係用於說明編碼率為1/2時的對數似然比設定單元的動作的圖。
第68圖係用於說明編碼率為2/3時的對數似然比設定單元的動作的圖。
第68圖係顯示第13實施例的裝載編碼器的通訊裝置的結構之一例的圖。
第69圖係顯示發送格式之一例的圖。
第70圖係顯示第13實施例的裝載解碼器的通訊裝置的結構之一例的圖。
以下,參照附圖詳細說明本發明的實施例。
首先,在說明實施例之具體結構及動作之前,說明基於記載於專利文獻1之奇偶校驗多項式的LDPC-CC。
[基於奇偶校驗多項式之LDPC-CC]
首先,說明時變周期4之LDPC-CC。另外,以下,以編碼率1/2的情況為例進行說明。
作為時變周期為4的LDPC-CC的奇偶校驗多項式,考慮式(1-1)~(1-4)。此時,X(D)係資料(資訊)的多項式表示,P(D)係奇偶校驗位元的多項式表示。在此,在式(1-1)~(1-4)中,X(D)、P(D)中分別存在四項的奇偶校驗多項式,但這是因為,為了獲得良好的接收品質,設為四項較適合。
(D a1+D a2+D a3+D a4)X(D)+(D b1+D b2+D b3+D b4)P(D)=0...(1-1)
(D A1+D A2+D A3+D A4)X(D)+(D B1+D B2+D B3+D B4)P(D)=0...(1-2)
(D α1+D α2+D α3+D α4)X(D)+(D β1+D β2+D β3+D β4)P(D)=0...(1-3)
(D E1+D E2+D E3+D E4)X(D)+(D F1+D F2+D F3+D F4)P(D)=0...(1-4)
在式(1-1)中,設a1、a2、a3、a4為整數(其中,a1≠a2≠a3≠a4,從a1至a4為止都不同)。另外,以下,
在標記為“X≠Y≠...≠Z”時,表示X、Y、...、Z相互均不同。另外,設b1、b2、b3、b4為整數(其中,b1≠b2≠b3≠b4)。將式(1-1)之奇偶校驗多項式稱為“校驗式#1”,並將基於式(1-1)之奇偶校驗多項式的子矩陣作為第1子矩陣H1。
另外,在式(1-2)中,設A1、A2、A3、A4為整數(其中,A1≠A2≠A3≠A4)。另外,設B1、B2、B3、B4為整數(其中,B1≠B2≠B3≠B4)。將式(1-2)之奇偶校驗多項式稱為“校驗式#2”,並將基於式(1-2)之奇偶校驗多項式的子矩陣作為第2子矩陣H2。
另外,在式(1-3)中,設α1、α2、α3、α4為整數(其中,α1≠α2≠α3≠α4)。另外,設β1、β2、β3、β4為整數(其中,β1≠β2≠β3≠β4)。將式(1-3)之奇偶校驗多項式稱為“校驗式#3”,並將基於式(1-3)之奇偶校驗多項式的子矩陣作為第3子矩陣H3。
另外,在式(1-4)中,設E1、E2、E3、E4為整數(其中,E1≠E2≠E3≠E4)。另外,設F1、F2、F3、F4為整數(其中,F1≠F2≠F3≠F4)。將式(1-4)之奇偶校驗多項式稱為“校驗式#4”,並將基於式(1-4)之奇偶校驗多項式的子矩陣作為第4子矩陣H4。
另外,考慮從第1子矩陣H1、第2子矩陣H2、第3子矩陣H3、第4子矩陣H4,如第3圖般的生成了校驗矩陣的時變周期4的LDPC-CC。
此時,在式(1-1)~(1-4)中,設將X(D)和P(D)的
次數的組合(a1、a2、a3、a4)、(b1、b2、b3、b4)、(A1、A2、A3、A4)、(B1、B2、B3、B4)、(α1、α2、α3、α4)、(β1、β2、β3、β4)、(E1、E2、E3、E4)、(F1、F2、F3、F4)的各值除以4所得的餘數為k時,使如上所述的四個係數組(例如,(a1、a2、a3、a4))中包含餘數0、1、2、3各一個,而且使其在上述的所有四個係數組中都成立。
例如,若將“校驗式#1”的X(D)的各個次數(a1、a2、a3、a4)設為(a1、a2、a3、a4)=(8,7,6,5),則將各個次數(a1、a2、a3、a4)除以4所得的餘數k為(0,3,2,1),在四個係數組中包含餘數(k)0、1、2、3各一個。與此相同,若將“校驗式#1”的P(D)的各個次數(b1、b2、b3、b4)設為(b1、b2、b3、b4)=(4,3,2,1),則將各個次數(b1、b2、b3、b4)除以4所得的餘數k為(0,3,2,1),在四個係數組中作為餘數(k)包含0、1、2、3各一個。在其他的校驗式(“校驗式#2”、“校驗式#3”、“校驗式#4”)的X(D)和P(D)各自的四個係數組,與上述的“餘數”有關的條件也成立。
如此,可以生成由式(1-1)~(1-4)構成之校驗矩陣H的列權重在所有列中為4之規則LDPC碼。在此,規則LDPC碼是指,藉由各列權重被設為恆定的校驗矩陣定義的LDPC碼,並具有特性穩定且難以出現錯誤地板(error floor)之特徵。特別是,在列權重為4時,特性良好,所以藉由如上所述般的生成LDPC-CC,可以獲得接收性能良好之LDPC-CC。
另外,表1為有關上述“餘數”的條件成立之時變
周期4、編碼率1/2的LDPC-CC之例子(LDPC-CC#1~#3)。在表1中,時變周期4的LDPC-CC藉由“校驗多項式#1”、“校驗多項式#2”、“校驗多項式#3”、“校驗多項式#4”的四個奇偶校驗多項式來定義。
在上述的說明中,以編碼率1/2時為例進行了說明,但即使編碼率(n-1)/n時,在資訊X1(D)、X2(D)、...、Xn-1(D)之各自的4個係數組中,若關於上述之“餘數”的條件成立,仍然為規則LDPC碼,可獲得良好之接收品質。
另外,即使在時變周期為2時,若也適用上述與“餘數”有關的條件,則確認了可以搜索特性良好的代碼。以下,說明特性良好的時變周期2的LDPC-CC。另外,以下,以編碼率1/2的情況為例進行說明。
作為時變周期為2的LDPC-CC的奇偶校驗多項式,考慮式(2-1)、式(2-2)。此時,X(D)係資料(資訊)的多項式表示,P(D)係奇偶校驗位元的多項式表示。在此,在式(2-1)和式(2-2)中,X(D)、P(D)中分別存在四項的奇偶校驗多項式,這是因為,為了獲得良好的接收品質,設為四項較合適。
(D a1+D a2+D a3+D a4)X(D)+(D b1+D b2+D b3+D b4)P(D)=0...(2-1)
(D A1+D A2+D A3+D A4)X(D)+(D B1+D B2+D B3+D B4)P(D)=0...(2-2)
在式(2-1)中,設a1、a2、a3、a4為整數(其中,a1≠a2≠a3≠a4)。另外,設b1、b2、b3、b4為整數(其中,b1≠b2≠b3≠b4)。將式(2-1)之奇偶校驗多項式稱為“校驗式#1”,並將基於式(2-1)之奇偶校驗多項式的子矩陣作為第1子矩陣H1。
另外,在式(2-2)中,設A1、A2、A3、A4為整數(其中,A1≠A2≠A3≠A4)。另外,設B1、B2、B3、B4為
整數(其中,B1≠B2≠B3≠B4)。將式(2-2)的奇偶校驗多項式稱為“校驗式#2”,並將基於式(2-2)的奇偶校驗多項式的子矩陣作為第2子矩陣H2。
另外,考慮從第1子矩陣H1和第2子矩陣H2生成的時變周期2的LDPC-CC。
此時,在式(2-1)和式(2-2)中,設將X(D)和P(D)的次數的組合(a1、a2、a3、a4)、(b1、b2、b3、b4)、(A1、A2、A3、A4)、(B1、B2、B3、B4)的各值除以4所得的餘數為k時,使如上所述的四個係數組(例如,(a1、a2、a3、a4))中包含餘數0、1、2、3各一個,而且使其在上述的所有四個係數組中都成立。
例如,若將“校驗式#1”的X(D)的各個次數(a1、a2、a3、a4)設為(a1、a2、a3、a4)=(8,7,6,5),則將各個次數(a1、a2、a3、a4)除以4所得的餘數k為(0,3,2,1),在四個係數組中包含餘數(k)0、1、2、3各一個。與此相同,若將“校驗式#1”的P(D)的各個次數(b1、b2、b3、b4)設為(b1、b2、b3、b4)=(4,3,2,1),則將各個次數(b1、b2、b3、b4)除以4所得的餘數k為(0,3,2,1),在四個係數組中作為餘數(k)包含0、1、2、3各一個。在“校驗式#2”的X(D)和P(D)各自的四個係數組中,與上述的“餘數”有關的條件也成立。
如此,可以生成由式(2-1)~(2-2)構成之校驗矩陣H的列權重在所有列中為4之規則LDPC碼。在此,規則LDPC碼是指,藉由各列權重被設為恆定的校驗矩陣定義的LDPC碼,並具有特性穩定且難以出現錯誤地板之特徵。尤
其是在行權重為8時,特性良好,所以透過如上所述般的生成LDPC-CC,能夠獲得可進一步提高接收性能的LDPC-CC。
另外,在表2中,表示上述與“餘數”有關的條件成立的、時變周期2、編碼率1/2的LDPC-CC的例子(LDPC-CC#1和#2)。在表2中,時變周期2的LDPC-CC由“校驗多項式#1”和“校驗多項式#2”的兩個奇偶校驗多項式來定義。
在上述說明(時變周期2的LDPC-CC)中,以編碼率1/2的情況為例進行了說明,但對於編碼率為(n-1)/n時,在資訊X1(D)、X2(D)、...、Xn-1(D)的各自的四個係數組中,若上述的與“餘數”有關的條件也成立,則仍然為規則LDPC碼,可以獲得良好的接收品質。
另外確認出,若在時變周期3時也適用與“餘數”
有關的以下的條件,則可以搜索特性良好的代碼。以下,說明特性良好的時變周期3的LDPC-CC。另外,以下,以編碼率1/2的情況為例進行說明。
作為時變周期為3的LDPC-CC的奇偶校驗多項式,考慮式(3-1)~(3-3)。此時,X(D)係資料(資訊)的多項式表示,P(D)係奇偶校驗位元的多項式表示。在此,在式(3-1)~(3-3)中,設為X(D)和P(D)中分別存在三項的奇偶校驗多項式。
(D a1+D a2+D a3)X(D)+(D b1+D b2+D b3)P(D)=0...(3-1)
(D A1+D A2+D A3)X(D)+(D B11+D B2+D B3)P(D)=0...(3-2)
(D α1+D α2+D α3)X(D)+(D β1+D β2+D β3)P(D)=0...(3-3)
在式(3-1)中,設a1、a2、a3為整數(其中,a1≠a2≠a3)。另外,設b1、b2、b3為整數(其中,b1≠b2≠b3)。將式(3-1)之奇偶校驗多項式稱為“校驗式#1”,並將基於式(3-1)之奇偶校驗多項式的子矩陣作為第1子矩陣H1。
另外,在式(3-2)中,設A1、A2、A3為整數(其中,A1≠A2≠A3)。另外,設B1、B2、B3為整數(其中,B1≠B2≠B3)。將式(3-2)的奇偶校驗多項式稱為“校驗式#2”,並將基於式(3-2)的奇偶校驗多項式的子矩陣作為第2子矩陣H2。
另外,在式(3-3)中,設α1、α2、α3為整數(其中,α1≠α2≠α3)。另外,設β1、β2、β3為整數(其中,β1≠β2≠β3)。將式(3-3)的奇偶校驗多項式稱為“校驗式#3”,並將基於式
(3-3)的奇偶校驗多項式的子矩陣作為第3子矩陣H3。
另外,考慮從第1子矩陣H1、第2子矩陣H2和第3子矩陣H3生成的時變周期3的LDPC-CC。
此時,在式(3-1)~(3-3)中,設將X(D)和P(D)的次數的組合(a1、a2、a3)、(b1、b2、b3)、(A1、A2、A3)、(B1、B2、B3)、(α1、α2、α3)、(β1、β2、β3)的各值除以3所得的餘數為k時,使如上所示的三個係數組(例如,(a1、a2、a3))中包含餘數0、1、2各一個,而且使其在上述的所有三個係數組中都成立。
例如,若將“校驗式#1”的X(D)的各次數(a1、a2、a3)設為(a1、a2、a3)=(6,5,4),則將各次數(a1、a2、a3)除以3所得的餘數k為(0,2,1),使在三個係數組中包含餘數(k)0、1、2各一個。與此相同,若將“校驗式#1”的P(D)的各次數(b1、b2、b3)設為(b1、b2、b3)=(3,2,1),則將各次數(b1、b2、b3)除以4所得的餘數k為(0,2,1),使在三個係數組中作為餘數(k)包含0、1、2各一個。在“校驗式#2”和“校驗式#3”的X(D)和P(D)各自的三個係數組中,上述的與“餘數”有關的條件也成立。
透過如此生成LDPC-CC,除了部分例外之外,可以生成行權重在所有行中相等且列權重在所有行中相等的規則LDPC-CC碼。另外,例外是指,在校驗矩陣的最初的一部分和最後的一部分中,行權重和列權重與其他的行權重和列權重不相等。進而,在進行BP解碼時,“校驗式#2”中的可靠度和“校驗式#3”中的可靠度確實傳遞給“校驗
式#1”,“校驗式#1”中的可靠度和“校驗式#3”中的可靠度確實傳遞給“校驗式#2”,“校驗式#1”中的可靠度和“校驗式#2”中的可靠度確實傳遞給“校驗式#3”。因此,可以獲得接收品質更良好的LDPC-CC。這是因為,在以列為單位進行考慮時,如上所述,將存在“1”的位置進行配置,以確實傳遞可靠度。
以下,使用附圖,說明上述可靠度傳遞。第4A圖顯示時變周期3的LDPC-CC的奇偶校驗多項式和校驗矩陣H的結構。
在式(3-1)的奇偶校驗多項式中,“校驗式#1”係(a1、a2、a3)=(2,1,0)、(b1、b2、b3)=(2,1,0)的情況,將各係數除以3所得的餘數為(a1%3、a2%3、a3%3)=(2,1,0)、(b1%3、b2%3、b3%3)=(2,1,0)。另外,“Z%3”表示將Z除以3所得的餘數。
在式(3-2)的奇偶校驗多項式中,“校驗式#2”係(A1、A2、A3)=(5,1,0)、(B1、B2、B3)=(5,1,0)的情況,將各係數除以3所得的餘數為(A1%3、A2%3、A3%3)=(2,1,0)、(B1%3、B2%3、B3%3)=(2,1,0)。
在式(3-3)的奇偶校驗多項式中,“校驗式#3”係(α1、α2、α3)=(4,2,0)、(β1、β2、β3)=(4,2,0)的情況,將各係數除以3所得的餘數為(α1%3、α2%3、α3%3)=(1,2,0)、(β1%3、β2%3、β3%3)=(1,2,0)。
因此,第4A圖所示的時變周期3的LDPC-CC的例子滿足上述的與“餘數”有關的條件,也就是說,滿足:
(a1%3、a2%3、a3%3)、
(b1%3、b2%3、b3%3)、
(A1%3、A2%3、A3%3)、
(B1%3、B2%3、B3%3)、
(α1%3、α2%3、α3%3)、
(β1%3、β2%3、β3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個的條件。
再次返回到第4A圖,說明可靠度傳遞。透過BP解碼中的列6506的列運算,將可靠度從“校驗矩陣#2”之區域6504的“1”和“校驗矩陣#3”之區域6505的“1”傳遞給“校驗式#1”之區域6201的“1”。如上所述,“校驗式#1”之區域6201的“1”係除以3所得的餘數為0的係數(a3%3=0(a3=0)或b3%3=0(b3=0))。另外,“校驗矩陣#2”之區域6504的“1”係除以3所得的餘數為1的係數(A2%3=1(A2=1)或B2%3=1(B2=1))。另外,“校驗式#3”之區域6505的“1”係除以3所得的餘數為2的係數(α2%3=2(α2=2)或β2%3=2(β2=2))。
如此,在BP解碼的列6506的列運算中,將可靠度從“校驗式#2”的係數中餘數為1之區域6504的“1”和“校驗式#3”的係數中餘數為2之區域6505的“1”傳遞給“校驗式#1”的係數中餘數為0之區域6201的“1”。
與此相同,在BP解碼的列6509的列運算中,將可靠度從“校驗式#2”的係數中餘數為2之區域6507的
“1”和“校驗式#3”的係數中餘數為0之區域6508的“1”傳遞給“校驗式#1”的係數中餘數為1之區域6202的“1”。
與此相同,在BP解碼的列6512的列運算中,將可靠度從“校驗式#2”的係數中餘數為0之區域6510的“1”以及“校驗式#3”的係數中餘數為1之區域6511的“1”傳遞給“校驗式#1”的係數中餘數為2之區域6203的“1”。
使用第4B圖,補充說明可靠度傳遞。第4B圖顯示與第4A圖的“校驗式#1”~“校驗式#3”的X(D)有關的各項相互的可靠度傳遞之關係。在與式(3-1)~(3-3)的X(D)有關的項中,第4A圖的“校驗式#1”~“校驗式#3”為(a1、a2、a3)=(2、1、0)、(A1、A2、A3)=(5、1、0)、(α1、α2、α3)=(4、2、0)的情況。
在第4B圖中,以四邊形包圍的項(a3、A3、α3)表示除以3所得的餘數為0的係數。另外,以圓圈包圍的項(a2、A2、α1)表示除以3所得的餘數為1的係數。另外,以菱形包圍的項(a1、A1、α2)表示除以3所得的餘數為2的係數。
由第4B圖可知,將可靠度從除以3所得的餘數不同的“校驗式#2”的A3和“校驗式#3”的α1傳遞給“校驗式#1”的a1。將可靠度從除以3所得的餘數不同的“校驗式#2”的A1和“校驗式#3”的α3傳遞給“校驗式#1”的a2。將可靠度從除以3所得的餘數不同的“校驗式#2”的A2和“校驗式#3”的α2傳遞給“校驗式#1”的a3。在第4B圖中,顯示與“校驗式#1”~“校驗式#3”的X(D)有關的各項之間的可靠度傳
遞之關係,但可說與P(D)有關的各項之間也存在相同的情形。
如此,將可靠度從“校驗式#2”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#1”。也就是說,將可靠度從“校驗式#2”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#1”。因此,相互的相關較低的可靠度都傳遞給“校驗式#1”。
與此相同,將可靠度從“校驗式#1”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#2”。也就是說,將可靠度從“校驗式#1”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#2”。另外,將可靠度從“校驗式#3”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#2”。也就是說,將可靠度從“校驗式#3”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#2”。
與此相同,將可靠度從“校驗式#1”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#3”。也就是說,將可靠度從“校驗式#1”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#3”。另外,將可靠度從“校驗式#2”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#3”。也就是說,將可靠度從“校驗式#2”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#3”。
如此,透過使式(3-1)~(3-3)的奇偶校驗多項式的
各次數滿足上述的與“餘數”有關的條件,在所有的列運算中,可靠度必定被傳遞。由此,在所有的校驗式中,可以高效的傳遞可靠度,可以進一步提高錯誤修正能力。
以上,針對時變周期3的LDPC-CC,以編碼率1/2的情況為例進行了說明,但編碼率並不限於1/2。在編碼率為(n-1)/n(n為2以上的整數)時,在資訊X1(D)、X2(D)、...、Xn-1(D)的各自的三個係數組中,若上述的與“餘數”有關的條件成立,則仍然為規則LDPC碼,可以獲得良好的接收品質。
以下,說明編碼率為(n-1)/n(n為2以上的整數)的情況。
作為時變周期為3的LDPC-CC的奇偶校驗多項式,考慮式(4-1)~(4-3)。此時,X1(D)、X2(D)、...、Xn-1(D)係資料(資訊)X1、X2、...、Xn-1的多項式表示,P(D)係奇偶校驗位元的多項式表示。在此,在式(4-1)~(4-3)中,設為X1(D)、X2(D)、...、Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式。
(D a1,1+D a1,2+D a1,3)X 1(D)+(D a2,1+D a2,2+D a2,3)X 2(D)+…+(D an-1,1+D an-1,2+D an-1,3)X n-1(D)+(D b1+D b2+D b3)P(D)=0...(4-1)
(D A1,1+D A1,2+D A1,3)X 1(D)+(D A2,1+D A2,2+D A2,3)X 2(D)+…+(D An-1,1+D An-1,2+D An-1,3)X n-1(D)+(D B1+D B2+D B3)P(D)=0...(4-2)
(D α1,1+D α1,2+D α1,3)X 1(D)+(D α2,1+D α2,2+D α2,3)X 2(D)+…+(D αn-1,1+D αn-1,2+D αn-1,3)X n-1(D)+(D β1+D β2+D β3)P(D)=0...(4-3)
在式(4-1)中,設ai,1、ai,2、ai,3(i=1,2,...,n-1)
為整數(其中,ai,1≠ai,2≠ai,3)。另外,設b1、b2、b3為整數(其中,b1≠b2≠b3)。將式(4-1)之奇偶校驗多項式稱為“校驗式#1”,並將基於式(4-1)之奇偶校驗多項式的子矩陣作為第1子矩陣H1。
另外,在式(4-2)中,設Ai,1、Ai,2、Ai,3(i=1,2,...,n-1)為整數(其中,Ai,1≠Ai,2≠Ai,3)。另外,設B1、B2、B3為整數(其中,B1≠B2≠B3)。將式(4-2)的奇偶校驗多項式稱為“校驗式#2”,並將基於式(4-2)的奇偶校驗多項式的子矩陣作為第2子矩陣H2。
另外,在式(4-3)中,設αi,1、αi,2、αi,3(i=1,2,...,n-1)為整數(其中,αi,1≠αi,2≠αi,3)。另外,設β1、β2、β3為整數(其中,β1≠β2≠β3)。將式(4-3)的奇偶校驗多項式稱為“校驗式#3”,並將基於式(4-3)的奇偶校驗多項式的子矩陣作為第3子矩陣H3。
另外,考慮從第1子矩陣H1、第2子矩陣H2和第3子矩陣H3生成的時變周期3的LDPC-CC。
此時,在式(4-1)~(4-3)中,設將X1(D)、X2(D)、...、Xn-1(D)和P(D)的次數的組合
(a1,1、a1,2、a1,3)、
(a2,1、a2,2、a2,3)、...、
(an-1,1、an-1,2、an-1,3)、
(b1、b2、b3)、
(A1,1、A1,2、A1,3)、
(A2,1、A2,2、A2,3)、...、
(An-1,1、An-1,2、An-1,3)、
(B1、B2、B3)、
(α1,1、α1,2、α1,3)、
(α2,1、α2,2、α2,3)、...、
(αn-1,1、αn-1,2、αn-1,3)、
(β1、β2、β3)
的各值除以3所得的餘數為k時,使在如上所示的三個係數組(例如,(a1,1、a1,2、a1,3))中包含餘數0、1、2各一個,並且在上述三個係數組中都成立。
也就是說,使
(a1,1%3、a1,2%3、a1,3%3)、
(a2,1%3、a2,2%3、a2,3%3)、...、
(an-1,1%3、an-1,2%3、an-1,3%3)、
(b1%3、b2%3、b3%3)、
(A1,1%3、A1,2%3、A1,3%3)、
(A2,1%3、A2,2%3、A2,3%3)、...、
(An-1,1%3、An-1,2%3、An-1,3%3)、
(B1%3、B2%3、B3%3)、
(α1,1%3、α1,2%3、α1,3%3)、
(α2,1%3、α2,2%3、α2,3%3)、...、
(αn-1,1%3、αn-1,2%3、αn-1,3%3)、
(β1%3、β2%3、β3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
透過如此生成LDPC-CC,可以生成規則LDPC-CC碼。進而,在進行BP解碼時,“校驗式#2”中的可靠度和“校驗式#3”中的可靠度確實傳遞給“校驗式#1”,“校驗式#1”中的可靠度和“校驗式#3”中的可靠度確實傳遞給“校驗式#2”,“校驗式#1”中的可靠度和“校驗式#2”中的可靠度確實傳遞給“校驗式#3”。因此,如同編碼率為1/2的情況,可以獲得接收品質良好的LDPC-CC。
另外,表3顯示上述與“餘數”有關的條件成立的、時變周期3、編碼率1/2的LDPC-CC的例子(LDPC-CC#1、#2、#3、#4、#5、#6)。在表3中,時變周期3的LDPC-CC由“校驗(多項)式#1”、“校驗(多項)式#2”、“校驗(多項)式#3”的三個奇偶校驗多項式來定義。
此外,表4中顯示時變周期3、編碼率1/2、2/3、3/4、5/6之LDPC-CC的例子,表5中顯示時變周期3、編碼率1/2、2/3、3/4、4/5之LDPC-CC的例子。
另外,確認出如同時變周期3,若對時變周期為3的倍數(例如,時變周期為6、9、12、...)的LDPC-CC適用與“餘數”有關的以下條件,則可以搜索特性良好的代碼。以下,說明特性良好的時變周期3的倍數的LDPC-CC。另外,以下,以編碼率1/2、時變周期6的LDPC-CC的情況為例進行說明。
作為時變周期為6的LDPC-CC的奇偶校驗多項式,考慮式(5-1)~式(5-6)。
(D a1,1+D a1,2+D a1,3)X(D)+(D b1,1+(D b1,2+D b1,3)P(D)=0...(5-1)
(D a2,1+D a2,2+D a2,3)X(D)+(D b2,1+D b2,2+D b2,3)P(D)=0...(5-2)
(D a3,1+D a3,2+D a3,3)X(D)+(D b3,1+D b3,2+D b3,3)P(D)=0...(5-3)
(D a4,1+D a4,2+D a4,3)X(D)+(D b4,1+D b4,2+D b4,3)P(D)=0...(5-4)
(D a5,1+D a5,2+D a5,3)X(D)+(D b5,1+D b5,2+D b5,3)P(D)=0...(5-5)
(D a6,1+D a6,2+D a6,3)X(D)+(D b6,1+D b6,2+D b6,3)P(D)=0...(5-6)
此時,X(D)係資料(資訊)的多項式表示,P(D)係奇偶校驗位元的多項式表示。在時變周期6的LDPC-CC中,對於時刻i的奇偶校驗位元Pi以及資訊Xi,若設為i%6=k(k=0、1、2、3、4、5),則式(5-(k+1))的奇偶校驗多項式成立。例如,若設為i=1,則i%6=1(k=1),所以式(6)成立。
(D a2,1+D a2,2+D a2,3)X 1+(D b2,1+D b2,2+D b2,3)P 1=0...(6)
在此,在式(5-1)~(5-6)中,設為X(D)和P(D)中分別存在三項的奇偶校驗多項式。
在式(5-1)中,設a1,1、a1,2、a1,3為整數(其中,a1,1≠a1,2≠a1,3)。另外,設b1,1、b1,2、b1,3為整數(其中,b1,1≠b1,2≠b1,3)。將式(5-1)之奇偶校驗多項式稱為“校驗式#1”,並將基於式(5-1)之奇偶校驗多項式的子矩陣作為第1子矩陣H1。
另外,在式(5-2)中,設a2,1、a2,2、a2,3為整數(其中,a2,1≠a2,2≠a2,3)。另外,設b2,1、b2,2、b2,3為整數(其中,b2,1≠b2,2≠b2,3)。將式(5-2)之奇偶校驗多項式稱為“校驗式#2”,並將基於式(5-2)之奇偶校驗多項式的子矩陣作為第2子矩陣H2。
另外,在式(5-3)中,設a3,1、a3,2、a3,3為整數(其中,a3,1≠a3,2≠a3,3)。另外,設b3,1、b3,2、b3,3為整數(其中,b3,1≠b3,2≠b3,3)。將式(5-3)之奇偶校驗多項式稱為“校驗式#3”,並將基於式(5-3)之奇偶校驗多項式的子矩陣作為第3子矩陣H3。
另外,在式(5-4)中,設a4,1、a4,2、a4,3為整數(其中,a4,1≠a4,2≠a4,3)。另外,設b4,1、b4,2、b4,3為整數(其中,b4,1≠b4,2≠b4,3)。將式(5-4)之奇偶校驗多項式稱為“校驗式#4”,並將基於式(5-4)之奇偶校驗多項式的子矩陣作為第4子矩陣H4。
另外,在式(5-5)中,設a5,1、a5,2、a5,3為整數
(其中,a5,1≠a5,2≠a5,3)。另外,設b5,1、b5,2、b5,3為整數(其中,b5,1≠b5,2≠b5,3)。將式(5-5)之奇偶校驗多項式稱為“校驗式#5”,並將基於式(5-5)之奇偶校驗多項式的子矩陣作為第5子矩陣H5。
另外,在式(5-6)中,設a6,1、a6,2、a6,3為整數(其中,a6,1≠a6,2≠a6,3)。另外,設b6,1、b6,2、b6,3為整數(其中,b6,1≠b6,2≠b6,3)。將式(5-6)之奇偶校驗多項式稱為“校驗式#6”,並將基於式(5-6)之奇偶校驗多項式的子矩陣作為第6子矩陣H6。
另外,考慮從第1子矩陣H1、第2子矩陣H2、第3子矩陣H3、第4子矩陣H4、第5子矩陣H5、第6子矩陣H6生成的時變周期6的LDPC-CC。
此時,在式(5-1)~(5-6)中,設將X(D)和P(D)的次數的組合
(a1,1、a1,2、a1,3)、
(b1,1、b1,2、b1,3)、
(a2,1、a2,2、a2,3)、
(b2,1、b2,2、b2,3)、
(a3,1、a3,2、a3,3)、
(b3,1、b3,2、b3,3)、
(a4,1、a4,2、a4,3)、
(b4,1、b4,2、b4,3)、
(a5,1、a5,2、a5,3)、
(b5,1、b5,2、b5,3)、
(a6,1、a6,2、a6,3)、
(b6,1、b6,2、b6,3)
的各值除以3時的餘數為k時,使在如上所示的三個係數組(例如,(a1,1、a1,2、a1,3))中包含餘數0、1、2各一個,並且在上述三個係數組中都成立。也就是說,使
(a1,1%3、a1,2%3、a1,3%3)、
(b1,1%3、b1,2%3、b1,3%3)、
(a2,1%3、a2,2%3、a2,3%3)、
(b2,1%3、b2,2%3、b2,3%3)、
(a3,1%3、a3,2%3、a3,3%3)、
(b3,1%3、b3,2%3、b3,3%3)、
(a4,1%3、a4,2%3、a4,3%3)、
(b4,1%3、b4,2%3、b4,3%3)、
(a5,1%3、a5,2%3、a5,3%3)、
(b5,1%3、b5,2%3、b5,3%3)、
(a6,1%3、a6,2%3、a6,3%3)、
(b6,1%3、b6,2%3、b6,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
透過如此生成LDPC-CC,在劃出唐納圖(Tanner graph)時存在邊緣(edge)的情況下,對“校驗式#1”確實傳遞“校驗式#2或校驗式#5”中的可靠度、以及“校驗式#3或校驗式#6”中的可靠度。
另外,在劃出唐納圖時存在邊緣的情況下,對“校
驗式# 2”確實傳遞“校驗式#1或校驗式#4”中的可靠度、以及“校驗式#3或校驗式#6”中的可靠度。
另外,在劃出唐納圖時存在邊緣的情況下,對“校驗式# 3”確實傳遞“校驗式#1或校驗式#4”中的可靠度、以及“校驗式#2或校驗式#5”中的可靠度。在劃出唐納圖時存在邊緣的情況下,對“校驗式# 4”確實傳遞“校驗式#2或校驗式#5”中的可靠度、以及“校驗式#3或校驗式#6”中的可靠度。
另外,在劃出唐納圖時存在邊緣的情況下,對“校驗式# 5”確實傳遞“校驗式#1或校驗式#4”中的可靠度、以及“校驗式#3或校驗式#6”中的可靠度。另外,在劃出唐納圖時存在邊緣的情況下,對“校驗式# 6”確實傳遞“校驗式#1或校驗式#4”中的可靠度、以及“校驗式#2或校驗式#5”中的可靠度。
因此,如同時變周期為3的情況,時變周期6的LDPC-CC保持更良好的錯誤修正能力。
對此,使用第4C圖說明可靠度傳遞。第4C圖顯示與“校驗式#1”~“校驗式#6”的X(D)有關的各項相互之間的可靠度傳遞之關係。在第4C圖中,四邊形表示ax,y中(x=1,2,3,4,5,6;y=1,2,3),除以3所得的餘數為0的係數。
另外,圓圈表示ax,y中(x=1,2,3,4,5,6;y=1,2,3),除以3所得的餘數為1的係數。另外,菱形表示ax,y中(x=1,2,3,4,5,6;y=1,2,3),除以3所得的餘數為2的係數。
由第4C圖可知,在劃出唐納圖時存在邊緣的情
況下,將可靠度從除以3所得的餘數不同的“校驗式#2或#5”和“校驗式#3或#6”傳遞給“校驗式#1”的a1,1。與此相同,在劃出唐納圖時存在邊緣的情況下,將可靠度從除以3所得的餘數不同的“校驗式#2或#5”和“校驗式#3或#6”傳遞給“校驗式#1”的a1,2。
與此相同,在劃出唐納圖時存在邊緣的情況下,將可靠度從除以3所得的餘數不同的“校驗式#2或#5”和“校驗式#3或#6”傳遞給“校驗式#1”的a1,3。在第4C圖中,顯示與“校驗式#1”~“校驗式#6”的X(D)有關的各項之間的可靠度傳遞之關係,但也可說對與P(D)有關的各項之間存在相同的情形。
如此,將可靠度從“校驗式#1”以外的係數節點(node)傳遞給“校驗式#1”的唐納圖中的各節點。因此,可以考慮將相互的相關較低的可靠度都傳遞給“校驗式#1”,所以提高錯誤修正能力。
在第4C圖中,着眼於“校驗式#1”,但對從“校驗式#2”至“校驗式#6”為止也可以同樣劃出唐納圖,並將可靠度從“校驗式#K”以外的係數節點傳遞給“校驗式#K”的唐納圖中的各節點。因此,可以考慮將相互的相關較低的可靠度都傳遞給“校驗式#K”,所以提高錯誤修正能力。(K=2,3,4,5,6)
如此,透過使式(5-1)~(5-6)的奇偶校驗多項式的各次數滿足上述的與“餘數”有關的條件,能夠在所有的校驗式中,高效的傳遞可靠度,可以進一步提高錯誤修正能
力之可能性增加。
以上,針對時變周期6的LDPC-CC,以編碼率1/2的情況為例進行了說明,但編碼率並不限於1/2。在編碼率為(n-1)/n(n為2以上的整數)時,在資訊X1(D)、X2(D)、...、Xn-1(D)的各自的三個係數組中,若上述的與“餘數”有關的條件成立,則仍然可以獲得良好的接收品質之可能性增加。
以下,說明編碼率為(n-1)/n(n為2以上的整數)的情況。
作為時變周期為6的LDPC-CC的奇偶校驗多項式,考慮式(7-1)~(7-6)。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X 1(D)+(D a#1,2,1+D a#1,2,2+D a#1,2,3)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+D a#1,n-1,3)X n-1(D)+(D b#1,1+D b#1,2+D b#1,3)P(D)=0...(7-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X 1(D)+(D a#2,2,1+D a#2,2,2+D a#2,2,3)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+D a#2,n-1,3)X n-1(D)+(D b#2,1+D b#2,2+D b#2,3)P(D)=0...(7-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 1(D)+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X n-1(D)+(D b#3,1+D b#3,2+D b#3,3)P(D)=0...(7-3)
(D a#4,1,1+D a#4,1,2+D a#4,1,3)X 1(D)+(D a#4,2,1+D a#4,2,2+D a#4,2,3)X 2(D)+…+(D a#4,n-1,1+D a#4,n-1,2+D a#4,n-1,3)X n-1(D)+(D b#4,1+D b#4,2+D b#4,3)P(D)=0...(7-4)
(D a#5,1,1+D a#5,1,2+D a#5,1,3)X 1(D)+(D a#5,2,1+D a#5,2,2+D a#5,2,3)X 2(D)+…+(D a#5,n-1,1+D a#5,n-1,2+D a#5,n-1,3)X n-1(D)+(D b#5,1+D b#5,2+D b#5,3)P(D)=0...(7-5)
(D a#6,1,1+D a#6,1,2+D a#6,1,3)X 1(D)+(D a#6,2,1+D a#6,2,2+D a#6,2,3)X 2(D)+…+(D a#6,n-1,1+D a#6,n-1,2+D a#6,n-1,3)X n-1(D)+(D b#6,1+D b#6,2+D b#6,3)P(D)=0...(7-6)
此時,X1(D)、X2(D)、...、Xn-1(D)係資料(資訊)X1、X2、...、Xn-1的多項式表示,P(D)係奇偶校驗位元的多項式表示。在此,在式(7-1)~(7-6)中,設為X1(D)、X2(D)、...、Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式。與上述的編碼率為1/2時且時變周期為3時同樣的考慮,在以式(7-1)~式(7-6)的奇偶校驗多項式表示的時變周期6、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,若滿足以下的條件(<條件#1>),則可以獲得更高的錯誤修正能力之可能性增加。
其中,在時變周期6、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,以Pi表示時刻i的奇偶校驗位元,以及以Xi,1、Xi,2、...、Xi,n-1表示資訊位元(information bit)。此時,若設為i%6=k(k=0、1、2、3、4、5),則式(7-(k+1))的奇偶校驗多項式成立。例如,若設為i=8,則i%6=2(k=2),所以式(8)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 8,1+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 8,2+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X 8,n-1+(D b#3,1+D b#3,2+D b#3,3)P 8=0
...(8)
<條件#1>
在式(7-1)~式(7-6)中,X1(D)、X2(D)、...、Xn-1(D)和P(D)的次數的組合滿足以下的條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)、
(a#1,2,1%3、a#1,2,2%3、a#1,2,3%3)、...、
(a#1,k,1%3、a#1,k,2%3、a#1,k,3%3)、...、
(a#1,n-1,1%3、a#1,n-1,2%3、a#1,n-1,3%3)、
(b#1,1%3、b#1,2%3、b#1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且,
(a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)、
(a#2,2,1%3、a#2,2,2%3、a#2,2,3%3)、...、
(a#2,k,1%3、a#2,k,2%3、a#2,k,3%3)、...、
(a#2,n-1,1%3、a#2,n-1,2%3、a#2,n-1,3%3)、
(b#2,1%3、b#2,2%3、b#2,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且,
(a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)、
(a#3,2,1%3、a#3,2,2%3、a#3,2,3%3)、...、
(a#3,k,1%3、a#3,k,2%3、a#3,k,3%3)、...、
(a#3,n-1,1%3、a#3,n-1,2%3、a#3,n-1,3%3)、
(b#3,1%3、b#3,2%3、b#3,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且,
(a#4,1,1%3、a#4,1,2%3、a#4,1,3%3)、
(a#4,2,1%3、a#4,2,2%3、a#4,2,3%3)、...、
(a#4,k,1%3、a#4,k,2%3、a#4,k,3%3)、...、
(a#4,n-1,1%3、a#4,n-1,2%3、a#4,n-1,3%3)、
(b#4,1%3、b#4,2%3、b#4,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且,
(a#5,1,1%3、a#5,1,2%3、a#5,1,3%3)、
(a#5,2,1%3、a#5,2,2%3、a#5,2,3%3)、...、
(a#5,k,1%3、a#5,k,2%3、a#5,k,3%3)、...、
(a#5,n-1,1%3、a#5,n-1,2%3、a#5,n-1,3%3)、
(b#5,1%3、b#5,2%3、b#5,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且,
(a#6,1,1%3、a#6,1,2%3、a#6,1,3%3)、
(a#6,2,1%3、a#6,2,2%3、a#6,2,3%3)、...、
(a#6,k,1%3、a#6,k,2%3、a#6,k,3%3)、...、
(a#6,n-1,1%3、a#6,n-1,2%3、a#6,n-1,3%3)、
(b#6,1%3、b#6,2%3、b#6,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
在上述的說明中,說明了在時變周期6的LDPC-CC中,具有較高的錯誤修正能力的代碼,但如同時變周期3和6的LDPC-CC的設計方法,在生成時變周期3g(g=1、2、3、4、...)的LDPC-CC(即時變周期為3的倍數的LDPC-CC)時,可以生成具有較高的錯誤修正能力的代碼。以下,詳細說明該代碼的構成方法。
作為時變周期為3g(g=1、2、3、4、...)、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC的奇偶校驗多項式,考慮式(9-1)~式(9-3g)。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X 1(D)+(D a#1,2,1+D a#1,2,2+D a#1,2,3)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+D a#1,n-1,3)X n-1(D)+(D b#1,1+D b#1,2+D b#1,3)P(D)=0...(9-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X 1(D)+(D a#2,2,1+D a#2,2,2+D a#2,2,3)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+D a#2,n-1,3)X n-1(D)+(D b#2,1+D b#2,2+D b#2,3)P(D)=0...(9-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 1 D)+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X n-1(D)+(D b#3,1+D b#3,2+D b#3,3)P(D)=0...(9-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+D a#k,1,3)X 1(D)+(D a#k,2,1+D a#k,2,2+D a#k,2,3)X 2(D)+…+(D a#k,n-1,1+D a#k,n-1,2+D a#k,n-1,3)X n-1(D)+(D b#k,1+D b#k,2+D b#k,3)P(D)=0...(9-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+D a#3g-2,1,3)X 1(D)+(D a#3g-2,2,1+D a#3g-2,2,2+D a#3g-2,2,3)X 2(D)+…+(D a#3g-2,n-1,1+D a#3g-2,n-1,2+D a#3g-2,n-1,3)X n-1(D)+(D b#3g-2,1+D b#3g-2,2+D b#3g-2,3)P(D)=0...(9-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+D a#3g-1,1,3)X 1(D)+(D a#3g-1,2,1+D a#3g-1,2,2+D a#3g-1,2,3)X 2(D)+…+(D a#3g-1,n-1,1+D a#3g-1,n-1,2+D a#3g-1,n-1,3)X n-1(D)+(D b#3g-1,1+D b#3g-1,2+D b#3g-1,3)P(D)=0...(9-(3g-1))
(D a#3g,1,1+D a#3g,1,2+D a#3g,1,3)X 1(D)+(D a#3g,2,1+D a#3g,2,2+D a#3g,2,3)X 2(D)+…+(D a#3g,n-1,1+D a#3g,n-1,2+D a#3g,n-1,3)X n-1(D)+(D b#3g,1+D b#3g,2+D b#3g,3)P(D)=0...(9-3g)
此時,X1(D)、X2(D)、...、Xn-1(D)係資料(資訊)X1、X2、...、Xn-1的多項式表示,P(D)係奇偶校驗位元的多項式表示。在此,在式(9-1)~(9-3g)中,設為X1(D)、X2(D)、...、Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式。
與時變周期3的LDPC-CC和時變周期6的LDPC-CC同樣的考慮,在式(9-1)~式(9-3g)的奇偶校驗多項式表示的時變周期3g、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,若滿足以下的條件(<條件#2>),則可以獲
得更高的錯誤修正能力之可能性增加。
其中,在時變周期3g、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,以Pi表示時刻i的奇偶校驗位元,以及以Xi,1、Xi,2、...、Xi,n-1表示資訊位元。此時,若設為i%3g=k(k=0、1、2、...、3g-1),則式(9-(k+1))的奇偶校驗多項式成立。例如,若設為i=2,則i%3g=2(k=2),所以式(10)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 2,1+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2,2+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X 2,n-1+(D b#3,1+D b#3,2+D b#3,3)P 2=0...(10)
另外,在式(9-1)~式(9-3g)中,設a#k,p,1、a#k,p,2、a#k,p,3為整數(其中,a#k,p,1≠a#k,p,2≠a#k,p,3)(k=1、2、3、...、3g:p=1、2、3、...、n-1)。另外,設b#k,1、b#k,2、b#k,3為整數(其中,b#k,1≠b#k,2≠b#k,3)。將式(9-k)的奇偶校驗多項式(k=1、2、3、...、3g)稱為“校驗式#k”,並將基於式(9-k)的奇偶校驗多項式的子矩陣作為第k子矩陣Hk。另外,考慮從第1子矩陣H1、第2子矩陣H2、第3子矩陣H3、...、第3g子矩陣H3g生成的時變周期3g的LDPC-CC。
<條件#2>
在式(9-1)~式(9-3g)中,X1(D)、X2(D)、...、Xn-1(D)和P(D)的次數的組合滿足以下的條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)、
(a#1,2,1%3、a#1,2,2%3、a#1,2,3%3)、...、
(a#1,p,1%3、a#1,p,2%3、a#1,p,3%3)、...、
(a#1,n-1,1%3、a#1,n-1,2%3、a#1,n-1,3%3)、
(b#1,1%3、b#1,2%3、b#1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)、
(a#2,2,1%3、a#2,2,2%3、a#2,2,3%3)、...、
(a#2,p,1%3、a#2,p,2%3、a#2,p,3%3)、...、
(a#2,n-1,1%3、a#2,n-1,2%3、a#2,n-1,3%3)、
(b#2,1%3、b#2,2%3、b#2,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)、
(a#3,2,1%3、a#3,2,2%3、a#3,2,3%3)、...、
(a#3,p,1%3、a#3,p,2%3、a#3,p,3%3)、...、
(a#3,n-1,1%3、a#3,n-1,2%3、a#3,n-1,3%3)、
(b#3,1%3、b#3,2%3、b#3,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
‧
‧
‧
而且,
(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)、
(a#k,2,1%3、a#k,2,2%3、a#k,2,3%3)、...、
(a#k,p,1%3、a#k,p,2%3、a#k,p,3%3)、...、
(a#k,n-1,1%3、a#k,n-1,2%3、a#k,n-1,3%3)、
(b#k,1%3、b#k,2%3、b#k,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)(因
此,k=1、2、3、...、3g)
而且,
‧
‧
‧
而且,
(a#3g-2,1,1%3、a#3g-2,1,2%3、a#3g-2,1,3%3)、
(a#3g-2,2,1%3、a#3g-2,2,2%3、a#3g-2,2,3%3)、...、
(a#3g-2,p,1%3、a#3g-2,p,2%3、a#3g-2,p,3%3)、...、
(a#3g-2,n-1,1%3、a#3g-2,n-1,2%3、a#3g-2,n-1,3%3)、
(b#3g-2,1%3、b#3g-2,2%3、b#3g-2,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#3g-1,1,1%3、a#3g-1,1,2%3、a#3g-1,1,3%3)、
(a#3g-1,2,1%3、a#3g-1,2,2%3、a#3g-1,2,3%3)、...、
(a#3g-1,p,1%3、a#3g-1,p,2%3、a#3g-1,p,3%3)、...、
(a#3g-1,n-1,1%3、a#3g-1,n-1,2%3、a#3g-1,n-1,3%3)、
(b#3g-1,1%3、b#3g-1,2%3、b#3g-1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#3g,1,1%3、a#3g,1,2%3、a#3g,1,3%3)、
(a#3g,2,1%3、a#3g,2,2%3、a#3g,2,3%3)、...、
(a#3g,p,1%3、a#3g,p,2%3、a#3g,p,3%3)、...、
(a#3g,n-1,1%3、a#3g,n-1,2%3、a#3g,n-1,3%3)、
(b#3g,1%3、b#3g,2%3、b#3g,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
但是,若考慮容易進行編碼之點,則在式(9-1)~式(9-3g)中,(b#k,1%3、b#k,2%3、b#k,3%3)的三个中存在一个“0”即可(其中,k=1、2、...3g)。這是因為,此時具有以下特徵,若存在D0=1,而且b#k,1、b#k,2、b#k,3為0以上的整數,則可以依次求得奇偶校驗位元P。
另外,為了使同一時刻的奇偶校驗位元和資料位元(data bit)具有關聯性且容易搜索具有較高修正能力的代碼,
(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)三個中存在一個“0”,
(a#k,2,1%3、a#k,2,2%3、a#k,2,3%3)三個中存在一個“0”,
‧
‧
‧
(a#k,p,1%3、a#k,p,2%3、a#k,p,3%3)三個中存在一個“0”,
‧
‧
‧
(a#k,n-1,1%3、a#k,n-1,2%3、a#k,n-1,3%3)三個中存在一個“0”即可(其中,k=1、2、...3g)。
接著,考慮有關考慮了容易進行編碼的時變周期3g(g=2、3、4、5、...)的LDPC-CC。此時,若設編碼率為(n-1)/n(n為2以上的整數),則LDPC-CC的奇偶校驗多項式可以如下所示。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X 1(D)+(D a#1,2,1+D a#1,2,2+D a#1,2,3)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+D a#1,n-1,3)X n-1(D)+(D b#1,1+D b#1,2+1)P(D)=0...(11-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X 1(D)+(D a#2,2,1+D a#2,2,2+D a#2,2,3)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+D a#2,n-1,3)X n-1(D)+(D b#2,1+D b#2,2+1)P(D)=0...(11-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 1(D)+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X n-1(D)+(D b#3,1+D b#3,2+1)P(D)=0...(11-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+D a#k,1,3)X 1(D)+(D a#k,2,1+D a#k,2,2+D a#k,2,3)X 2(D)+…+(D a#k,n-1,1+D a#k,n-1,2+D a#k,n-1,3)X n-1(D)+(D b#k,1+D b#k,2+1)P(D)=0...(11-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+D a#3g-2,1,3)X 1(D)+(D a#3g-2,2,1+D a#3g-2,2,2+D a#3g-2,2,3)X 2(D)+…+(D a#3g-2,n-1,1+D a#3g-2,n-1,2+D a#3g-2,n-1,3)X n-1(D)+(D b#3g-2,1+D b#3g-2,2+1)P(D)=0...(11-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+D a#3g-1,1,3)X 1(D)+(D a#3g-1,2,1+D a#3g-1,2,2+D a#3g-1,2,3)X 2(D)+…+(D a#3g-1,n-1,1+D a#3g-1,n-1,2+D a#3g-1,n-1,3)X n-1(D)+(D b#3g-1,1+D b#3g-1,2+1)P(D)=0...(11-(3g-1))
(D a#3g,1,1+D a#3g,1,2+D a#3g,1,3)X 1(D)+(D a#3g,2,1+D a#3g,2,2+D a#3g,2,3)X 2(D)+…+(D a#3g,n-1,1+D a#3g,n-1,2+D a#3g,n-1,3)X n-1(D)+(D b#3g,1+D b#3g,2+1)P(D)=0...(11-3g)
此時,X1(D)、X2(D)、...、Xn-1(D)係資料(資訊)X1、X2、...、Xn-1的多項式表示,P(D)係奇偶校驗位元的多項式表示。在此,在式(11-1)~(11-3g)中,設為X1(D)、X2(D)、...、Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式。其中,在時變周期3g、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,以Pi表示時刻i的奇偶校驗位元,以及以Xi,1、Xi,2、...、Xi,n-1表示資訊位元。此時,若設為i%3g=k(k=0、1、2、...、3g-1),則式(11-(k+1))的奇偶校驗多項式成立。例如,若設為i=2,則i%3g=2(k=2),所以式
(12)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 2,1+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2,2+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X 2,n-1+(D b#3,1+D b#3,2+1)P 2=0...(12)
此時,若滿足<條件#3>和<條件#4>,則可以生成具有更高的錯誤修正能力的代碼之可能性增加。
<條件#3>
在式(11-1)~式(11-3g)中,X1(D)、X2(D)、...、Xn-1(D)的次數的組合滿足以下的條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)、
(a#1,2,1%3、a#1,2,2%3、a#1,2,3%3)、...、
(a#1,p,1%3、a#1,p,2%3、a#1,p,3%3)、...、
(a#1,n-1,1%3、a#1,n-1,2%3、a#1,n-1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)、
(a#2,2,1%3、a#2,2,2%3、a#2,2,3%3)、...、
(a#2,p,1%3、a#2,p,2%3、a#2,p,3%3)、...、
(a#2,n-1,1%3、a#2,n-1,2%3、a#2,n-1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)、
(a#3,2,1%3、a#3,2,2%3、a#3,2,3%3)、...、
(a#3,p,1%3、a#3,p,2%3、a#3,p,3%3)、...、
(a#3,n-1,1%3、a#3,n-1,2%3、a#3,n-1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
‧
‧
‧
而且,
(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)、
(a#k,2,1%3、a#k,2,2%3、a#k,2,3%3)、...、
(a#k,p,1%3、a#k,p,2%3、a#k,p,3%3)、...、
(a#k,n-1,1%3、a#k,n-1,2%3、a#k,n-1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)(因
此,k=1、2、3、...、3g)
而且,
‧
‧
‧
而且,
(a#3g-2,1,1%3、a#3g-2,1,2%3、a#3g-2,1,3%3)、
(a#3g-2,2,1%3、a#3g-2,2,2%3、a#3g-2,2,3%3)、...、
(a#3g-2,p,1%3、a#3g-2,p,2%3、a#3g-2,p,3%3)、...、
(a#3g-2,n-1,1%3、a#3g-2,n-1,2%3、a#3g-2,n-1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#3g-1,1,1%3、a#3g-1,1,2%3、a#3g-1,1,3%3)、
(a#3g-1,2,1%3、a#3g-1,2,2%3、a#3g-1,2,3%3)、...、
(a#3g-1,p,1%3、a#3g-1,p,2%3、a#3g-1,p,3%3)、...、
(a#3g-1,n-1,1%3、a#3g-1,n-1,2%3、a#3g-1,n-1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#3g,1,1%3、a#3g,1,2%3、a#3g,1,3%3)、
(a#3g,2,1%3、a#3g,2,2%3、a#3g,2,3%3)、...、
(a#3g,p,1%3、a#3g,p,2%3、a#3g,p,3%3)、...、
(a#3g,n-1,1%3、a#3g,n-1,2%3、a#3g,n-1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
除此之外,在式(11-1)~(11-3g)中,P(D)的次數的組合滿足以下條件。
(b#1,1%3、b#1,2%3)、
(b#2,1%3、b#2,2%3)、
(b#3,1%3、b#3,2%3)、...、
(b#k,1%3、b#k,2%3)、...、
(b#3g-2,1%3、b#3g-2,2%3)、
(b#3g-1,1%3、b#3g-1,2%3)、
(b#3g,1%3、b#3g,2%3)為
(1、2)、(2、1)中的任一個(k=1、2、3、...、3g)。
對於式(11-1)~式(11-3g)的<條件#3>與對於式(9-1)~式(9-3g)的<條件#2>為相同的關係。若對於式(11-1)~式(11-3g),除了<條件#3>之外,還附加以下條件(<條件#4>),則可以生成具有更高的錯誤修正能力的LDPC-CC之可能性增加。
<條件#4>
在式(11-1)~式(11-3g)的P(D)的次數中,滿足以下的條件。
在(b#1,1%3g、b#1,2%3g)、
(b#2,1%3g、b#2,2%3g)、
(b#3,1%3g、b#3,2%3g)、...、
(b#k,1%3g、b#k,2%3g)、...、
(b#3g-2,1%3g、b#3g-2,2%3g)、
(b#3g-1,1%3g、b#3g-1,2%3g)、
(b#3g,1%3g、b#3g,2%3g)
的6g個次數(由於兩個次數構成一組,所以構成3g組的次數有6g個)的值中,存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。
然而,在校驗矩陣中,若存在“1”的位置具有規則性並且具有隨機性時,則可以獲得良好的錯誤修正能力
之可能性較高。在具有式(11-1)~式(11-3g)的奇偶校驗多項式的時變周期3g(g=2、3、4、5、...)、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,除了<條件#3>之外,若還附加<條件#4>的條件而生成代碼,則在校驗矩陣中,存在“1”的位置可以具有規則性並且具有隨機性,所以可以獲得良好的錯誤修正能力之可能性增加。
接著,考慮可以容易進行編碼,而且使同一時刻的奇偶校驗位元和資料位元具有關聯性的、時變周期3g(g=2、3、4、5、...)的LDPC-CC。此時,若設編碼率為(n-1)/n(n為2以上的整數),則LDPC-CC的奇偶校驗多項式可以如下所示。
(D a#1,1,1+D a#1,1,2+1)X 1(D)+(D a#1,2,1+D a#1,2,2+1)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+1)X n-1(D)+(D b#1,1+D b#1,2+1)P(D)=0...(13-1)
(D a#2,1,1+D a#2,1,2+1)X 1(D)+(D a#2,2,1+D a#2,2,2+1)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+1)X n-1(D)+(D b#2,1+D b#2,2+1)P(D)=0...(13-2)
(D a#3,1,1+D a#3,1,2+1)X 1(D)+(D a#3,2,1+D a#3,2,2+1)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+1)X n-1(D)+(D b#3,1+D b#3,2+1)P(D)=0...(13-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+1)X 1(D)+(D a#k,2,1+D a#k,2,2+1)X 2(D)+…+(D a#k,n-1,1+D a#k,n-1,2+1)X n-1(D)+(D b#k,1+D b#k,2+1)P(D)=0...(13-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+1)X 1(D)+(D a#3g-2,2,1+D a#3g-2,2,2+1)X 2(D)+…+(D a#3g-2,n-1,1+D a#3g-2,n-1,2+1)X n-1(D)+(D b#3g-2,1+D b#3g-2,2+1)P(D)=0...(13-(3g-2))
(D a#3g-1,1,1+Da#3g-1,1,2+1)X 1(D)+(D a#3g-1,2,1+D a#3g-1,2,2+1)X 2(D)+…+(D a#3g-1,n-1,1+D a#3g-1,n-1,2+1)X n-1(D)+(D b#3g-1,1+D b#3g-1,2+1)P(D)=0...(13-(3g-1))
(D a#3g,1,1+D a#3g,1,2+1)X 1(D)+(D a#3g,2,1+D a#3g,2,2+1)X 2(D)+…+(D a#3g,n-1,1+D a#3g,n-1,2+1)X n-1(D)+(D b#3g,1+D b#3g,2+1)P(D)=0...(13-3g)
此時,X1(D)、X2(D)、...、Xn-1(D)係資料(資訊)X1、X2、...、Xn-1的多項式表示,P(D)係奇偶校驗位元的多項式表示。另外,在式(13-1)~式(13-3g)中,設為X1(D)、X2(D)、...、Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式,並且在X1(D)、X2(D)、...、Xn-1(D)、P(D)中存在D0的項。(k=1、2、3、...、3g)
其中,在時變周期3g、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,以Pi表示時刻i的奇偶校驗位元,以及以Xi,1、Xi,2、...、Xi,n-1表示資訊位元。此時,若設為i%3g=k(k=0、1、2、...、3g-1),則式(13-(k+1))的奇偶校驗多項式成立。例如,若設為i=2,則i%3g=2(k=2),所以式(14)成立。
(D a#3,1,1+D a#3,1,2+1)X 2,1+(D a#3,2,1+D a#3,2,2+1)X 2,2+…+(D a#3,n-1,1+D a#3,n-1,2+1)X 2,n-1+(D b#3,1+D b#3,2+1)P 2=0...(14)
此時,若滿足以下條件(<條件#5>和<條件#6>),則可以生成具有更高的錯誤修正能力的代碼之可能性增加。
<條件#5>
在式(13-1)~式(13-3g)中,X1(D)、X2(D)、...、Xn-1(D)的次數的組合滿足以下的條件。
(a#1,1,1%3、a#1,1,2%3)、
(a#1,2,1%3、a#1,2,2%3)、...、
(a#1,p,1%3、a#1,p,2%3)、...、
(a#1,n-1,1%3、a#1,n-1,2%3)為
(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#2,1,1%3、a#2,1,2%3)、
(a#2,2,1%3、a#2,2,2%3)、...、
(a#2,p,1%3、a#2,p,2%3)、...、
(a#2,n-1,1%3、a#2,n-1,2%3)為
(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#3,1,1%3、a#3,1,2%3)、
(a#3,2,1%3、a#3,2,2%3)、...、
(a#3,p,1%3、a#3,p,2%3)、...、
(a#3,n-1,1%3、a#3,n-1,2%3)為
(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且,
‧
‧
‧
而且,
(a#k,1,1%3、a#k,1,2%3)、
(a#k,2,1%3、a#k,2,2%3)、...、
(a#k,p,1%3、a#k,p,2%3)、...、
(a#k,n-1,1%3、a#k,n-1,2%3)為
(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)(因此,k=1、2、3、...、3g)
而且,
‧
‧
‧
而且,
(a#3g-2,1,1%3、a#3g-2,1,2%3)、
(a#3g-2,2,1%3、a#3g-2,2,2%3)、...、
(a#3g-2,p,1%3、a#3g-2,p,2%3)、...、
(a#3g-2,n-1,1%3、a#3g-2,n-1,2%3)為
(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#3g-1,1,1%3、a#3g-1,1,2%3)、
(a#3g-1,2,1%3、a#3g-1,2,2%3)、...、
(a#3g-1,p,1%3、a#3g-1,p,2%3)、...、
(a#3g-1,n-1,1%3、a#3g-1,n-1,2%3)為
(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且,
(a#3g,1,1%3、a#3g,1,2%3)、
(a#3g,2,1%3、a#3g,2,2%3)、...、
(a#3g,p,1%3、a#3g,p,2%3)、...、
(a#3g,n-1,1%3、a#3g,n-1,2%3)為
(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
除此之外,在式(13-1)~(13-3g)中,P(D)的次數的組合滿足以下條件。
(b#1,1%3、b#1,2%3)、
(b#2,1%3、b#2,2%3)、
(b#3,1%3、b#3,2%3)、...、
(b#k,1%3、b#k,2%3)、...、
(b#3g-2,1%3、b#3g-2,2%3)、
(b#3g-1,1%3、b#3g-1,2%3)、
(b#3g,1%3、b#3g,2%3)為
(1、2)、(2、1)中的任一個(k=1、2、3、...、3g)。
對於式(13-1)~式(13-3g)的<條件#5>與對於式(9-1)~式(9-3g)的<條件#2>為相同的關係。若對於式(13-1)~式(13-3g),除了<條件#5>以外,還附加以下的條件(<條件#6>),則可以生成具有較高的錯誤修正能力的LDPC-CC之可能性增加。
<條件#6>
在式(13-1)~式(13-3g)的X1(D)的次數中,滿足以下的條件。
在(a#1,1,1%3g、a#1,1,2%3g)、
(a#2,1,1%3g、a#2,1,2%3g)、...、
(a#p,1,1%3g、a#p,1,2%3g)、...、
(a#3g,1,1%3g、a#3g,1,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且,
在式(13-1)~式(13-3g)的X2(D)的次數中,滿足以下的條件。
在(a#1,2,1%3g、a#1,2,2%3g)、
(a#2,2,1%3g、a#2,2,2%3g)、...、
(a#p,2,1%3g、a#p,2,2%3g)、...、
(a#3g,2,1%3g、a#3g,2,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且,
在式(13-1)~式(13-3g)的X3(D)的次數中,滿足以下的
條件。
在(a#1,3,1%3g、a#1,3,2%3g)、
(a#2,3,1%3g、a#2,3,2%3g)、...、
(a#p,3,1%3g、a#p,3,2%3g)、...、
(a#3g,3,1%3g、a#3g,3,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且,
‧
‧
‧
而且,
在式(13-1)~式(13-3g)的Xk(D)的次數中,滿足以下的條件。
在(a#1,k,1%3g、a#1,k,2%3g)、
(a#2,k,1%3g、a#2,k,2%3g)、...、
(a#p,k,1%3g、a#p,k,2%3g)、...、
(a#3g,k,1%3g、a#3g,k,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
(k=1、2、3、...、n-1)
而且,
‧
‧
‧
而且,
在式(13-1)~式(13-3g)的Xn-1(D)的次數中,滿足以下的條件。
在(a#1,n-1,1%3g、a#1,n-1,2%3g)、
(a#2,n-1,1%3g、a#2,n-1,2%3g)、...、
(a#p,n-1,1%3g、a#p,n-1,2%3g)、...、
(a#3g,n-1,1%3g、a#3g,n-1,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且,
在式(13-1)~式(13-3g)的P(D)的次數中,滿足以下的條件。
在(b#1,1%3g、b#1,2%3g)、
(b#2,1%3g、b#2,2%3g)、
(b#3,1%3g、b#3,2%3g)、...、
(b#k,1%3g、b#k,2%3g)、...、
(b#3g-2,1%3g、b#3g-2,2%3g)、
(b#3g-1,1%3g、b#3g-1,2%3g)、
(b#3g,1%3g、b#3g,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(k=1、2、3、...、3g)
然而,在奇偶校驗矩陣中,若存在“1”的位置具
有規則性並且具有隨機性時,則可以獲得良好的錯誤修正能力之可能性較高。在具有式(13-1)~式(13-3g)的奇偶校驗多項式的時變周期3g(g=2、3、4、5、...)、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,除了<條件#5>之外,若還附加<條件#6>的條件而生成代碼,則在校驗矩陣中,存在“1”的位置可以具有規則性並且具有隨機性,所以可以獲得更良好的錯誤修正能力之可能性增加。
另外,即使使用<條件#6’>代替<條件#6>,也就是除了<條件#5>以外,還附加<條件#6’>而生成代碼,可以生成具有更高的錯誤修正能力的LDPC-CC之可能性也增加。
<條件#6’>
在式(13-1)~式(13-3g)的X1(D)的次數中,滿足以下的條件。
在(a#1,1,1%3g、a#1,1,2%3g)、
(a#2,1,1%3g、a#2,1,2%3g)、...、
(a#p,1,1%3g、a#p,1,2%3g)、...、
(a#3g,1,1%3g、a#3g,1,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
或者,
在式(13-1)~式(13-3g)的X2(D)的次數中,滿足以下的條件。
在(a#1,2,1%3g、a#1,2,2%3g)、
(a#2,2,1%3g、a#2,2,2%3g)、...、
(a#p,2,1%3g、a#p,2,2%3g)、...、
(a#3g,2,1%3g、a#3g,2,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(P=1、2、3、...、3g)
或者,
在式(13-1)~式(13-3g)的X3(D)的次數中,滿足以下的條件。
在(a#1,3,1%3g、a#1,3,2%3g)、
(a#2,3,1%3g、a#2,3,2%3g)、...、
(a#p,3,1%3g、a#p,3,2%3g)、...、
(a#3g,3,1%3g、a#3g,3,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
或者,
‧
‧
‧
或者,
在式(13-1)~式(13-3g)的Xk(D)的次數中,滿足以下的條件。
在(a#1,k,1%3g、a#1,k,2%3g)、
(a#2,k,1%3g、a#2,k,2%3g)、...、
(a#p,k,1%3g、a#p,k,2%3g)、...、
(a#3g,k,1%3g、a#3g,k,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
(k=1、2、3、...、n-1)
或者,
‧
‧
‧
或者,
在式(13-1)~式(13-3g)的Xn-1(D)的次數中,滿足以下的條件。
在(a#1,n-1,1%3g、a#1,n-1,2%3g)、
(a#2,n-1,1%3g、a#2,n-1,2%3g)、...、
(a#p,n-1,1%3g、a#p,n-1,2%3g)、...、
(a#3g,n-1,1%3g、a#3g,n-1,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
或者,
在式(13-1)~式(13-3g)的P(D)的次數中,滿足以下的條
件。
在(b#1,1%3g、b#1,2%3g)、
(b#2,1%3g、b#2,2%3g)、
(b#3,1%3g、b#3,2%3g)、...、
(b#k,1%3g、b#k,2%3g)、...、
(b#3g-2,1%3g、b#3g-2,2%3g)、
(b#3g-1,1%3g、b#3g-1,2%3g)、
(b#3g,1%3g、b#3g,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(k=1、2、3、...、3g)
以上,說明了時變周期3g、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC。以下,說明時變周期3g、編碼率1/2(n=2)的LDPC-CC的奇偶校驗多項式的次數之條件。
作為時變周期為3g(g=1、2、3、4、...)、編碼率為1/2(n=2)的LDPC-CC的奇偶校驗多項式,考慮式(15-1)~式(15-3g)。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X(D)+(D b#1,1+D b#1,2+D b#1,3)P(D)=0...(15-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X(D)+(D b#2,1+D b#2,2+D b#2,3)P(D)=0...(15-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X(D)+(D b#3,1+D b#3,2+D b#3,3)P(D)=0...(15-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+D a#k,1,3)X(D)+(D b#k,1+D b#k,2+D b#k,3)P(D)=0...(15-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+D a#3g-2,1,3)X(D)+(D b#3g-2,1+D b#3g-2,2+D b#3g-2,3)P(D)=0...(15-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+D a#3g-1,1,3)X(D)+(D b#3g-1,1+D b#3g-1,2+D b#3g-1,3)P(D)=0...(15-(3g-1))
(D a#3g,1,1+D a#3g,1,2+D a#3g,1,3)X(D)+(D b#3g,1+D b#3g,2+D b#3g,3)P(D)=0...(15-3g)
此時,X(D)係資料(資訊)X的多項式表示,P(D)係奇偶校驗位元的多項式表示。在此,在式(15-1)~(15-3g)中,設為X(D)和P(D)中分別存在三項的奇偶校驗多項式。
與時變周期3的LDPC-CC和時變周期6的LDPC-CC同樣的考慮,在式(15-1)~式(15-3g)的奇偶校驗多項式表示的時變周期3g、編碼率1/2(n=2)的LDPC-CC中,若滿足以下的條件(<條件#2-1>),則可以獲得更高的錯誤修正能力之可能性增加。
其中,在時變周期3g、編碼率1/2(n=2)的LDPC-CC中,以Pi表示時刻i的奇偶校驗位元,以及以Xi,1表示資訊位元。此時,若設為i%3g=k(k=0、1、2、...、3g-1),則式(15-(k+1))的奇偶校驗多項式成立。例如,若設為i=2,則i%3g=2(k=2),所以式(16)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 2,1+(D b#3,1+D b#3,2+D b#3,3)P 2=0...(16)
另外,在式(15-1)~式(15-3g)中,設a#k,1,1、a#k,1,2、
a#k,1,3為整數(其中,a#k,1,1≠a#k,1,2≠a#k,1,3)(k=1、2、3、...、3g)。另外,設b#k,1、b#k,2、b#k,3為整數(其中,b#k,1≠b#k,2≠b#k,3)。將式(15-k)的奇偶校驗多項式(k=1、2、3、...、3g)稱為“校驗式#k”,並將基於式(15-k)的奇偶校驗多項式的子矩陣作為第k子矩陣Hk。另外,考慮從第1子矩陣H1、第2子矩陣H2、第3子矩陣H3、...、第3g子矩陣H3g生成的時變周期3g的LDPC-CC。
<條件#2-1>
在式(15-1)~式(15-3g)中,X(D)和P(D)的次數的組合滿足以下條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)、
(b#1,1%3、b#1,2%3、b#1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
(a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)、
(b#2,1%3、b#2,2%3、b#2,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
(a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)、
(b#3,1%3、b#3,2%3、b#3,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
‧
‧
‧
而且,
(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)、
(b#k,1%3、b#k,2%3、b#k,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(因此,k=1、2、3、...、3g)
而且,
‧
‧
‧
而且,
(a#3g-2,1,1%3、a#3g-2,1,2%3、a#3g-2,1,3%3)、
(b#3g-2,1%3、b#3g-2,2%3、b#3g-2,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
(a#3g-1,1,1%3、a#3g-1,1,2%3、a#3g-1,1,3%3)、
(b#3g-1,1%3、b#3g-1,2%3、b#3g-1,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
(a#3g,1,1%3、a#3g,1,2%3、a#3g,1,3%3)、
(b#3g,1%3、b#3g,2%3、b#3g,3%3)為
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
但是,若考慮容易進行編碼之點,則在式(15-1)~式(15-3g)中,(b#k,1%3、b#k,2%3、b#k,3%3)的三个中存在一个“0”即可(其中,k=1、2、...3g)。這是因為,此時具有以下特徵,若存在D0=1,而且b#k,1、b#k,2、b#k,3為0以上的整數,則可以依次求得奇偶校驗位元P。
另外,為了使同一時刻的奇偶校驗位元和資料位元具有關聯性,容易進行具有較高的修正能力的代碼之搜索,在(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)中存在一個“0”即可(其中,k=1、2、...3g)。
接著,考慮有關考慮了容易進行編碼的時變周期3g(g=2、3、4、5、...)的LDPC-CC。此時,若將編碼率設為1/2(n=2),則LDPC-CC的奇偶校驗多項式可以如下所示。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X(D)+(D b#1,1+D b#1,2+1)P(D)=0...(17-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X(D)+(D b#2,1+D b#2,2+1)P(D)=0...(17-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X(D)+(D b#3,1+D b#3,2+1)P(D)=0...(17-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+D a#k,1,3)X(D)+(D b#k,1+D b#k,2+1)P(D)=0...(17-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+D a#3g-2,1,3)X(D)+(D b#3g-2,1+D b#3g-2,2+1)P(D)=0...(17-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+D a#3g-1,1,3)X(D)+(D b#3g-1,1+D b#3g-1,2+1)P(D)=0...(17-(3g-1))
(D a#3g,1,1+D a#3g,1,2+D a#3g,1,3)X(D)+(D b#3g,1+D b#3g,2+1)P(D)=0...(17-3g)
此時,X(D)係資料(資訊)X的多項式表示,P(D)係奇偶校驗位元的多項式表示。在此,在式(17-1)~(17-3g)中,設為X和P(D)中分別存在三項的奇偶校驗多項式。其中,在時變周期3g、編碼率1/2(n=2)的LDPC-CC中,以Pi表示時刻i的奇偶校驗位元,以及以Xi,1表示資訊位元。此時,若設為i%3g=k(k=0、1、2、...、3g-1),則式(17-(k+1))的奇偶校驗多項式成立。例如,若設為i=2,則i%3g=2(k=2),所以式(18)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 2,1+(D b#3,1+D b#3,2+1)P 2=0...(18)
此時,若滿足<條件#3-1>和<條件#4-1>,則可以生成具有更高的錯誤修正能力的代碼之可能性增加。
<條件#3-1>
在式(17-1)~(17-3g)中,X(D)的次數的組合滿足以下條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)為(0、1、2)、(0、2、1)、
(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
(a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
(a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
‧
‧
‧
而且,
(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(因此,k=1、2、3、...、3g)
而且,
‧
‧
‧
而且,
(a#3g-2,1,1%3、a#3g-2,1,2%3、a#3g-2,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
(a#3g-1,1,1%3、a#3g-1,1,2%3、a#3g-1,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且,
(a#3g,1,1%3、a#3g,1,2%3、a#3g,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
除此之外,在式(17-1)~(17-3g)中,P(D)的次數的組合滿足以下條件。
(b#1,1%3、b#1,2%3)、
(b#2,1%3、b#2,2%3)、
(b#3,1%3、b#3,2%3)、...、
(b#k,1%3、b#k,2%3)、...、
(b#3g-2,1%3、b#3g-2,2%3)、
(b#3g-1,1%3、b#3g-1,2%3)、
(b#3g,1%3、b#3g,2%3)為
(1、2)、(2、1)中的任一個(k=1、2、3、...、3g)。
對於式(17-1)~式(17-3g)的<條件#3-1>與對於式(15-1)~式(15-3g)的<條件#2-1>為相同的關係。若對於式(17-1)~式(17-3g),除了<條件#3-1>之外,還附加以下條件(<條件#4-1>),則可以生成具有更高的錯誤修正能力的LDPC-CC之可能性增加。
<條件#4-1>
在式(17-1)~式(17-3g)的P(D)的次數中,滿足以下的條
件。
在(b#1,1%3g、b#1,2%3g)、
(b#2,1%3g、b#2,2%3g)、
(b#3,1%3g、b#3,2%3g)、...、
(b#k,1%3g、b#k,2%3g)、...、
(b#3g-2,1%3g、b#3g-2,2%3g)、
(b#3g-1,1%3g、b#3g-1,2%3g)、
(b#3g,1%3g、b#3g,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。
然而,在校驗矩陣中,若存在_1的位置具有規則性並且具有隨機性時,則可以獲得良好的錯誤修正能力之可能性較高。”在具有式(17-1)~式(17-3g)的奇偶校驗多項式的時變周期3g(g=2、3、4、5、...)、編碼率1/2(n=2)的LDPC-CC中,除了<條件#3-1>之外,若還附加<條件#4-1>的條件而生成代碼,則在校驗矩陣中,存在“1”的位置可以具有規則性並且具有隨機性,所以可以獲得更良好的錯誤修正能力之可能性增加。
接著,考慮可以容易進行編碼,而且使同一時刻的奇偶校驗位元和資料位元具有關聯性的、時變周期3g(g=2、3、4、5、...)的LDPC-CC。此時,若將編碼率設為1/2(n=2),則LDPC-CC的奇偶校驗多項式可以如下所示。
(D a#1,1,1+D a#1,1,2+1)X(D)+(D b#1,1+D b#1,2+1)P(D)=0...(19-1)
(D a#2,1,1+D a#2,1,2+1)X(D)+(D b#2,1+D b#2,2+1)P(D)=0..(19-2)
(D a#3,1,1+D a#3,1,2+1)X(D)+(D b#3,1+D b#3,2+1)P(D)=0...(19-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+1)X(D)+(D b#k,1+D b#k,2+1)P(D)=0...(19-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+1)X(D)+(D b#3g-2,1+D b#3g-2,2+1)P(D)=0...(19-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+1)X(D)+(D b#3g-1,1+D b#3g-1,2+1)P(D)=0...(19-(3g-1))
(D a#3g,1,1+D a#3g,1,2+1)X(D)+(D b#3g,1+D b#3g,2+1)P(D)=0...(19-3g)
此時,X(D)係資料(資訊)X的多項式表示,P(D)係奇偶校驗位元的多項式表示。另外,在式(19-1)~(19-3g)中,設為X(D)和P(D)中分別存在三項的奇偶校驗多項式,在X(D)和P(D)中存在D0的項。(k=1、2、3、...、3g)
其中,在時變周期3g、編碼率1/2(n=2)的LDPC-CC中,以Pi表示時刻i的奇偶校驗位元,以及以Xi,1表示資訊位元。此時,若設為i%3g=k(k=0、1、2、...、3g-1),則式(19-(k+1))的奇偶校驗多項式成立。例如,若設為i=2,則i%3g=2(k=2),所以式(20)成立。
(D a#3,1,1+D a#3,1,2+1)X 2,1+(D b#3,1+D b#3,2+1)P 2=0...(20)
此時,若滿足以下的條件(<條件#5-1>和<條件#6-1>),則可以生成具有更高的錯誤修正能力的代碼之可能性增加。
<條件#5-1>
在式(19-1)~(19-3g)中,X(D)的次數的組合滿足以下條件。
(a#1,1,1%3、a#1,1,2%3)為(1、2)、(2、1)中的任一個。
而且,
(a#2,1,1%3、a#2,1,2%3)為(1、2)、(2、1)中的任一個。
而且,
(a#3,1,1%3、a#3,1,2%3)為(1、2)、(2、1)中的任一個。
而且,
‧
‧
‧
而且,
(a#k,1,1%3、a#k,1,2%3)為(1、2)、(2、1)中的任一個。(因此,k=1、2、3、...、3g)
而且,
‧
‧
‧
而且,
(a#3g-2,1,1%3、a#3g-2,1,2%3)為(1、2)、(2、1)中的任一個。
而且,
(a#3g-1,1,1%3、a#3g-1,1,2%3)為(1、2)、(2、1)中的任一個。
而且,
(a#3g,1,1%3、a#3g,1,2%3)為(1、2)、(2、1)中的任一個。
除此之外,在式(19-1)~(19-3g)中,P(D)的次數的組合滿足以下條件。
(b#1,1%3、b#1,2%3)、
(b#2,1%3、b#2,2%3)、
(b#3,1%3、b#3,2%3)、...、
(b#k,1%3、b#k,2%3)、...、
(b#3g-2,1%3、b#3g-2,2%3)、
(b#3g-1,1%3、b#3g-1,2%3)、
(b#3g,1%3、b#3g,2%3)為
(1、2)、(2、1)中的任一個(k=1、2、3、...、3g)。
對於式(19-1)~式(19-3g)的<條件#5-1>與對於式(15-1)~式(15-3g)的<條件#2-1>為相同的關係。若對於式(19-1)~式(19-3g),除了<條件#5-1>之外,還附加以下條件(<條件#6-1>),則可以生成具有更高的錯誤修正能力的LDPC-CC之可能性增加。
<條件#6-1>
在式(19-1)~式(19-3g)的X(D)的次數中,滿足以下的條件。
在(a#1,1,1%3g、a#1,1,2%3g)、
(a#2,1,1%3g、a#2,1,2%3g,)、...、
(a#p,1,1%3g、a#p,1,2%3g)、...、
(a#3g,1,1%3g、a#3g,1,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且,
在式(19-1)~式(19-3g)的P(D)的次數中,滿足以下的條件。
在(b#1,1%3g、b#1,2%3g)、
(b#2,1%3g、b#2,2%3g)、
(b#3,1%3g、b#3,2%3g)、...、
(b#k,1%3g、b#k,2%3g)、...、
(b#3g-2,1%3g、b#3g-2,2%3g)、
(b#3g-1,1%3g、b#3g-1,2%3g)、
(b#3g,1%3g、b#3g,2%3g)的6g(3g×2)個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(k=1、2、3、...、3g)
然而,在校驗矩陣中,若存在“1”的位置具有規則性並且具有隨機性時,則可以獲得良好的錯誤修正能力之可能性較高。在具有式(19-1)~式(19-3g)的奇偶校驗多項式的時變周期3g(g=2、3、4、5、...)、編碼率1/2的LDPC-CC中,除了<條件#5-1>之外,若還附加<條件#6-]>的條件而生成代碼,則在校驗矩陣中,存在“1”的位置可以具有規則
性並且具有隨機性,所以可以獲得更良好的錯誤修正能力之可能性增加。
另外,即使使用<條件#6”-1>代替<條件#6-1>,也就是除了<條件#5-1>以外,還附加<條件#6”-1>而生成代碼,可以生成具有更高的錯誤修正能力的LDPC-CC之可能性也增加。
<條件#6”-1>
在式(19-1)~式(19-3g)的X(D)的次數中,滿足以下的條件。
在(a#1,1,1%3g、a#1,1,2%3g)、
(a#2,1,1%3g、a#2,1,2%3g)、...、
(a#p,1,1%3g、a#p,1,2%3g)、...、
(a#3g,1,1%3g、a#3g,1,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
或者,
在式(19-1)~式(19-3g)的P(D)的次數中,滿足以下的條件。
在(b#1,1%3g、b#1,2%3g)、
(b#2,1%3g、b#2,2%3g)、
(b#3,1%3g、b#3,2%3g)、...、
(b#k,1%3g、b#k,2%3g)、...、
(b#3g-2,1%3g、b#3g-2,2%3g)、
(b#3g-1,1%3g、b#3g-1,2%3g)、
(b#3g,1%3g、b#3g,2%3g)的6g個值中,
存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(k=1、2、3、...、3g)
作為一例,表6列舉具有良好的錯誤修正能力的編碼率1/2、時變周期6的LDPC-CC。
以上,說明了特性良好的時變周期g的LDPC-CC。另外,透過LDPC-CC將生成矩陣G與資訊向量(information vector)n相乘,可以獲得編碼資料(碼字)。也就是說,將編碼資料(碼字)c可表示為c=n×G。在此,生成矩陣G係與預先設計的校驗矩陣H對應而求出的。具體而言,生成矩陣G係滿足G×HT=0的矩陣。
例如,考慮以編碼率1/2、生成多項式G=[1G1(D)/G0(D)]的迴旋碼(convolution code)為例。此時,G1表示前饋(feedforward)多項式,G0表示反饋多項式。若設資訊序列(資料)的多項式表示(polynomial representation)為
X(D)、奇偶序列的多項式表示為P(D),則奇偶校驗多項式如下式(21)所示。
G 1(D)X(D)+G 0(D)P(D)=0...(21)
其中,D係延遲運算子(delay operator)。
在第5圖中,記載與(7,5)的迴旋碼有關的資訊。可以將(7,5)迴旋碼的生成矩陣表示為G=[1(D2+1)/(D2+D+1)]。因此,奇偶校驗多項式為下式(22)。
(D 2+1)X(D)+(D 2+D+1)P(D)=0...(22)
在此,將時刻i的資料表示為Xi,將奇偶校驗位元表示為Pi,並將發送序列表示為Wi=(Xi,Pi)。另外,將發送向量表示為w=(X1,P1,X2,P2,...,Xi,Pi...)T。於是,基於式(22),可如第5圖所示般的表示校驗矩陣H。此時,下式(23)的關係式成立。
H w=0...(23)
因此,在解碼側,可以使用校驗矩陣H,進行利用了如非專利文獻4、非專利文獻5、非專利文獻6所示的BP(Belief Propagation)(可靠度傳遞)解碼、近似於BP解碼的min-sum(最小和)解碼、offset BP解碼、Normalized BP解碼、shuffled BP解碼等可靠度傳遞的解碼。
[基於迴旋碼的時不變/時變LDPC-CC(編碼率(n-1)/n)(n:自然數)]
以下,敘述基於迴旋碼的時不變/時變LDPC-CC之概要。
將編碼率R=(n-1)/n的資訊X1、X2、...、Xn-1的
多項式表示設為X1(D)、X2(D)、...、Xn-1(D),並且將奇偶校驗位元P的多項式表示設為P(D),考慮如式(24)所示的奇偶校驗多項式。
在式(24)中,此時,ap,p(p=1,2,...,n-1;q=1,2,...,rp)例如為自然數,並滿足ap,1≠ap,2≠...≠ap,rp。另外,bq(q=1,2,...,s)為自然數,並滿足b1≠b2≠...≠bs。此時,將以基於式(24)的奇偶校驗多項式的校驗矩陣定義之代碼在此稱為時不變LDPC-CC。
準備m個基於式(24)的、不同的奇偶校驗多項式(m為2以上的整數)。如下表示該奇偶校驗多項式。
A X1,i (D)X 1(D)+A X2,i (D)X 2(D)+…+A Xn-1,i (D)X n-1(D)+B i (D)P(D)=0...(25)
其中,i=0,1,...,m-1。
另外,將時刻j的資訊X1、X2、...、Xn-1表示為X1,j、X2,j、...、Xn-1,j,將時刻j的奇偶校驗位元P表示為Pj,並設uj=(X1,j,X2,j,...,Xn-1,j,Pj)T。此時,時刻j的資訊X1,j、X2,j、...、Xn-1,j及奇偶校驗位元Pj滿足式(26)的奇偶校驗多項式。
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)+…
+A Xn-1,k (D)X n-1(D)+B k (D)P(D)=0 (k=j mod m)...(26)
在此,“j mod m”係將j除以m所得的餘數。
將以基於式(26)的奇偶校驗多項式的校驗矩陣定義之代碼在此稱為時變LDPC-CC。此時,以式(24)的奇偶校驗多項式定義之時不變LDPC-CC、以及以式(26)的奇偶校驗多項式定義之時變LDPC-CC具有以下特徵,即可以藉由暫存器(register)和互斥或(exclusive OR)運算依次且簡單的求得奇偶校驗位元。
例如,第6圖顯示編碼率2/3且基於式(24)~式(26)的時變周期2的LDPC-CC的校驗矩陣H之結構。將基於式(26)的時變周期2的兩個不同的校驗多項式取名為“校驗式#1”和“校驗式#2”。在第6圖中,(Ha,111)係相當於“校驗式#1”的部分,(Hc,111)係相當於“校驗式#2”的部分。以下,將(Ha,111)和(Hc,111)定義為子矩陣。
如此,可以透過表示“校驗式#1”的奇偶校驗多項式的第1子矩陣、以及表示“校驗式#2”的奇偶校驗多項式的第2子矩陣,定義本申請的時變周期2的LDPC-CC的校驗矩陣H。具體而言,在校驗矩陣H中,使第1子矩陣和第2子矩陣在行方向上交替的配置。另外,在編碼率為2/3時,如第6圖所示,成為下述結構,即在第i行和第i+1行之間子矩陣向右移位了3列。
另外,在時變周期2的時變LDPC-CC時,第i行的子矩陣與第i+1行的子矩陣為不同的子矩陣。也就是說,子矩陣(Ha,11)和(Hc,11)中的任一方為第1子矩陣,另一方為第2子矩陣。若將發送向量u設為u=(X1,0、X2,0、P0、X1,1、X2,1、P1、...、X1,k、X2,k、Pk、...)T,則Hu=0成
立(參照式(23))。
接著,考慮在編碼率為2/3時,時變周期為m的LDPC-CC。如同時變周期2的情況,準備m個以式(24)表示的奇偶校驗多項式。另外,準備以式(24)表示的“校驗式#1”。與此相同,基於以式(24)表示的“校驗式#2”,準備“校驗式#m”。將時刻mi+1的資料X和奇偶校驗位元P分別表示為Xmi+1、Pmi+1,將時刻mi+2的資料X和奇偶校驗位元P分別表示為Xmi+2、Pmi+2,...,將時刻mi+m的資料X和奇偶校驗位元P分別表示為Xmi+m、Pmi+m(i:整數)。
此時,考慮使用“校驗式#1”求出時刻mi+1的奇偶校驗位元Pmi+1,使用“校驗式#2”求出時刻mi+2的奇偶校驗位元Pmi+2,...,使用“校驗式#m”求出時刻mi+m的奇偶校驗位元Pmi+m的LDPC-CC。此種LDPC-CC碼具有下述優點:
‧可以簡單構成編碼器,而且可以依次求出奇偶校驗位元。
‧預計可以削減終止位元、提高終止時的穿孔時的接收品質。
第7圖顯示上述的編碼率2/3、時變周期m之LDPC-CC的校驗矩陣的結構。在第7圖中,(H1,111)係相當於“校驗式#1”的部分,(H2,111)係相當於“校驗式#2”的部分,...,(Hm,111)係相當於“校驗式#m”的部分。以下,將(H1,111)定義為第1子矩陣,將(H2,111)定義為第2子矩陣,...,將(Hm,111)定義為第m子矩陣。
如此,可以藉由表示“校驗式#1”的奇偶校驗多項式的第1子矩陣、表示“校驗式#2”的奇偶校驗多項式的第2子矩陣、...、以及表示“校驗式#m”的奇偶校驗多項式的第m子矩陣,定義本申請的時變周期m之LDPC-CC的校驗矩陣H。具體而言,在校驗矩陣H中,使從第1子矩陣至第m子矩陣為止在行方向上周期性的配置(參照第7圖)。另外,在編碼率為2/3時,成為下述結構,即在第i行和第i+1行之間子矩陣向右移位了3列(參照第7圖)。
若將發送向量u設為u=(X1,0、X2,0、P0、X1,1、X2,1、P1、...、X1,k、X2,k、Pk、...)T,則Hu=0成立(參照式(23))。
在上述說明中,作為基於編碼率(n-1)/n的迴旋碼之時不變/時變LDPC-CC的一個例子,以編碼率2/3的情況為例進行了說明,但透過同樣的考慮,可以生成基於編碼率(n-1)/n的迴旋碼之時不變/時變LDPC-CC的奇偶校驗矩陣。
也就是說,在編碼率為2/3時,在第7圖中,(H1,111)係相當於“校驗式#1”的部分(第1子矩陣),(H2,111)係相當於“校驗式#2”的部分(第2子矩陣),...,(Hm,111)係相當於“校驗式#m”的部分(第m子矩陣),相對於此,在編碼率為(n-1)/n時,如第8圖所示。也就是說,以(H1,11...1)表示相當於“校驗式#1”的部分(第1子矩陣),並以(Hk,11...1)表示相當於“校驗式#k”(k=2、3、...、m)的部分(第k子矩陣)。此時,在第k子矩陣中,去除Hk的部分之“1”的個數
為n個。另外,在校驗矩陣H中,成為下述結構,即在第i行和第i+1行之間子矩陣向右移位了n列(參照第8圖)。
若將發送向量u設為u=(X1,0、X2,0、...、Xn-1,0、P0、X1,1、X2,1、...、Xn-1,1、P1、...、X1,k、X2,k、...、Xn-1,k、Pk、...)T,則Hu=0成立(參照式(23))。
另外,作為一例,第9圖顯示編碼率R=1/2時的LDPC-CC編碼器的結構例。如第9圖所示,LDPC-CC編碼器100主要包括:資料運算單元110、奇偶校驗運算單元120、權重控制單元130、以及mod2加法(互斥或運算)器140。
資料運算單元110具有移位暫存器111-1~111-M、以及權重乘法器112-0~112-M。
奇偶校驗運算單元120具有移位暫存器121-1~121-M、以及權重乘法器122-0~122-M。
移位暫存器111-1~111-M及121-1~121-M係分別保持v1,t-i及v2,t-i(i=0,...,M)的暫存器,以下一個輸入被輸入之定時(timing),將所保持的值輸出到右側的移位暫存器,並新保持從左側的移位暫存器輸出之值。另外,移位暫存器的初始狀態都為“0”。
權重乘法器112-0~112-M和權重乘法器122-0~122-M根據從權重控制單元130輸出的控制信號,將h1 (m),h2 (m)的值切換為0/1。
權重控制單元130基於內部所保持的校驗矩陣,輸出該定時的h1 (m),h2 (m)的值,並將其提供給權重乘
法器112-0~112-M和權重乘法器122-0~122-M。
mod2加法器140將mod2的計算結果的全部與權重乘法器112-0~112-M和權重乘法器122-0~122-M的輸出相加,以計算v2,t。
透過採用此種結構,LDPC-CC編碼器100可以進行基於校驗矩陣的LDPC-CC的編碼。
另外,在權重控制單元130所保持的校驗矩陣的各行的排列每行不同時,LDPC-CC編碼器100為時變(time varying)迴旋編碼器。另外,在編碼率(q-1)/q的LDPC-CC時,採用設置(q-1)個資料運算單元110,mod2加法器140對各個權重乘法器的輸出進行mod2加法運算(互斥或運算)的結構即可。
(第1實施例)
在本實施例中,說明具有優異之錯誤修正能力的、基於時變周期大於3之奇偶校驗多項式的LDPC-CC之代碼構成方法。
[時變周期6]
首先,作為例子,說明時變周期6之LDPC-CC。
作為編碼率(n-1)/n(n為2以上之整數)、時變周期6之LDPC-CC的(滿足0之)奇偶校驗多項式,考慮式(27-0)~(27-5)。
(D a#0,1,1+D a#0,1,2+D a#0,1,3)X 1(D)+(D a#0,2,1+D a#0,2,2+D a#0,2,3)X 2(D)+…+(D a#0,n-1,1+D a#0,n-1,2+D a#0,n-1,3)X n-1(D)+(D b#0,1+D b#0,2+D b#0,3)P(D)=0
...(27-0)
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X 1(D)+(D a#1,2,1+D a#1,2,2+D a#1,2,3)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+D a#1,n-1,3)X n-1(D)+(D b#1,1+D b#1,2+D b#1,3)P(D)=0...(27-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X 1(D)+(D a#2,2,1+D a#2,2,2+D a#2,2,3)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+D a#2,n-1,3)X n-1(D)+(D b#2,1+D b#2,2+D b#2,3)P(D)=0...(27-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 1(D)+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X n-1(D)+(D b#3,1+D b#3,2+D b#3,3)P(D)=0...(27-3)
(D a#4,1,1+D a#4,1,2+D a#4,1,3)X 1(D)+(D a#4,2,1+D a#4,2,2+D a#4,2,3)X 2(D)+…+(D a#4,n-1,1+D a#4,n-1,2+D a#4,n-1,3)X n-1(D)+(D b#4,1+D b#4,2+D b#4,3)P(D)=0...(27-4)
(D a#5,1,1+D a#5,1,2+D a#5,1,3)X 1(D)+(D a#5,2,1+D a#5,2,2+D a#5,2,3)X 2(D)+…+(D a#5,n-1,1+D a#5,n-1,2+D a#5,n-1,3)X n-1(D)+(D b#5,1+D b#5,2+D b#5,3)P(D)=0...(27-5)
此時,X1(D)、X2(D)、...、Xn-1(D)係資料(資訊)X1、X2、...Xn-1的多項式表示,P(D)係奇偶校驗位元的多項式表示。在式(27-0)~(27-5)中,例如在編碼率1/2之情況下,僅存在X1(D)及P(D)之項,而不存在X2(D)、...、Xn-1(D)之項。同樣地,在編碼率2/3之情況下,僅存在X1(D)、X2(D)及P(D)之項,而不存在X3(D)、...、Xn-1(D)之項。就其他編碼率同樣作考慮即可。
在此,在式(27-0)~(27-5)中,設為X1(D)、X2(D)、...、Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式。
此外,在式(27-0)~(27-5)中,就X1(D)、X2(D)、...、Xn-1(D)及P(D)以下成立者。
在式(27-q)中,a#q,p,1、a#q,p,2、a#q,p,3為自然數,且a#q,p,1≠a#q,p,2、a#q,p,1≠a#q,p,3、a#q,p,2≠a#q,p,3成立。此外,b#q,1、b#q,2、b#q,3為自然數,且b#q,1≠b#q,2、b#q,1≠b#q,3、b#q,1≠b#q,3成立(q=0、1、2、3、4、5;p=1、2、...、n-1)。
而後,將式(27-q)之奇偶校驗多項式稱為“校驗式#q”,將基於式(27-q)之奇偶校驗多項式的子矩陣稱為第q子矩陣Hq。另外,考慮從第0子矩陣H0、第1子矩陣H1、第2子矩陣H2、第3子矩陣H3、第4子矩陣H4、第5子矩陣H5生成的時變周期6的LDPC-CC。
在時變周期6、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,以Pi表示時刻i的奇偶校驗位元,以及以Xi,1、Xi,2、...、Xi,n-1表示資訊位元。此時,若設為i%6=k(k=0、1、2、3、4、5),則式(27-(k))的奇偶校驗多項式成立。例如,若設為i=8,則i%6=2(k=2),所以式(28)成立。
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X 8,1+(D a#2,2,1+D a#2,2,2+D a#2,2,3)X 8,2+…+(D a#2,n-1,1+D a#2,n-1,2+D a#2,n-1,3)X 8,n-1+(D b#2,1+D b#2,2+D b#2,3)P 8=0...(28)
此外,將式(27-g)之子矩陣(向量)設為Hg時,可以藉由[基於奇偶校驗多項式之LDPC-CC]所述的方法生成奇偶校驗矩陣。
在式(27-0)~(27-5)中,為了簡化奇偶校驗位元與資訊位元之關係,且逐次求出奇偶校驗位元,設為a#q,1,3=0、b#q,3=0(q=0、1、2、3、4、5)。因此,式(27-1)~(27-5)之(滿足0的)奇偶校驗多項式如式(29-0)~(29-5)表示。
(D a#0,1,1+D a#0,1,2+1)X 1(D)+(D a#0,2,1+D a#0,2,2+1)X 2(D)+…+(D a#0,n-1,1+D a#0,n-1,2+1)X n-1(D)+(D b#0,1+D b#0,2+1)P(D)=0...(29-0)
(D a#1,1,1+D a#1,1,2+1)X 1(D)+(D a#1,2,1+D a#1,2,2+1)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+1)X n-1(D)+(D b#1,1+D b#1,2+1)P(D)=0...(29-1)
(D a#2,1,1+D a#2,1,2+1)X 1(D)+(D a#2,2,1+D a#2,2,2+1)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+1)X n-1(D)+(D b#2,1+D b#2,2+1)P(D)=0...(29-2)
(D a#3,1,1+D a#3,1,2+1)X 1(D)+(D a#3,2,1+D a#3,2,2+1)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+1)X n-1(D)+(D b#3,1+D b#3,2+1)P(D)=0...(29-3)
(D a#4,1,1+D a#4,1,2+1)X 1(D)+(D a#4,2,1+D a#4,2,2+1)X 2(D)+…+(D a#4,n-1,1+D a#4,n-1,2+1)X n-1(D)+(D b#4,1+D b#4,2+1)P(D)=0...(29-4)
(D a#5,1,1+D a#5,1,2+1)X 1(D)+(D a#5,2,1+D a#5,2,2+1)X 2(D)+…+(D a#5,n-1,1+D a#5,n-1,2+1)X n-1(D)+(D b#5,1+D b#5,2+1)P(D)=0...(29-5)
此外,將第0子矩陣H0、第1子矩陣H1、第2子矩陣H2、第3子矩陣H3、第4子矩陣H4、第5子矩陣H5如式(30-0)~(30-5)表示。
在式(30-0)~(30-5)中,連續之n個“1”相當於式(29-0)~式(29-5)之各式中的X1(D)、X2(D)、...、Xn-1(D)及P(D)之項。
此時,奇偶校驗矩陣H可如圖10表示。如第10圖所示,在奇偶校驗矩陣H中,成為下述結構,即在第i行和第i+1行之間子矩陣向右移位了n列(參照第10圖)。另外,若將發送向量u設為u=(X1,0、X2,0、...、Xn-1,0、P0、X1,1、X2,1、...、Xn-1,1、P1、...、X1,k、X2,k、...、Xn-1,k、Pk、...)T,則Hu=0成立。
此處,提出可獲得高錯誤修正能力之式(29-0)~(29-5)的奇偶校驗多項式中之條件。
對有關X1(D)、X2(D)、...、Xn-1(D)之
項,具備以下之<條件#1-1>及<條件#1-2>較為重要。另外,以下之各條件中,“%”表示模數(modulo),例如“α%6”表示將α除以6時之餘數。
<條件#1-1>
“a#0,1,1%6=a#1,1,1%6=a#2,1,1%6=a#3,1,1%6=a#4,1,1%6=a#5,1,1%6=vp=1(vp=1:固定值)”
“a#0,2,1%6=a#1,2,1%6=a#2,2,1%6=a#3,2,1%6=a#4,2,1%6=a#5,2,1%6=vp=2(vp=2:固定值)”
“a#0,3,1%6=a#1,3,1%6=a#2,3,1%6=a#3,3,1%6=a#4,3,1%6=a#5,3,1%6=vp=3(vp=3:固定值)”
“a#0,4,1%6=a#1,4,1%6=a#2,4,1%6=a#3,4,1%6=a#4,4,1%6=a#5,4,1%6=vp=4(vp=4:固定值)”
‧
‧
‧
“a#0,k,1%6=a#1,k,1%6=a#2,k,1%6=a#3,k,1%6=a#4,k,1%6=a#5,k,1%6=vp=k(vp=k:固定值)(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,1%6=a#1,n-2,1%6=a#2,n-2,1%6=a#3,n-2,1%6=a#4,n-2,1%6=a#5,n-2,1%6=vp=n-2(vp=n-2:固定值)”
“a#0,n-1,1%6=a#1,n-1,1%6=a#2,n-1,1%6=a#3,n-1,1%6=a#4,n-1,1%6=a#5,n-1,1%6=vp=n-1(vp=n-1:固定值)”
以及
“b#0,1%6=b#1,1%6=b#2,1%6=b#3,1%6=b#4,1%6=b#5,1%6=w(w:固定值)”
<條件#1-2>
“a#0,1,2%6=a#1,1,2%6=a#2,1,2%6=a#3,1,2%6=a#4,1,2%6=a#5,1,2%6=yp=1(yp=1:固定值)”
“a#0,2,2%6=a#1,2,2%6=a#2,2,2%6=a#3,2,2%6=a#4,2,2%6=a#5,2,2%6=yp=2(yp=2:固定值)”
“a#0,3,2%6=a#1,3,2%6=a#2,3,2%6=a#3,3,2%6=a#4,3,2%6=a#5,3,2%6=yp=3(yp=3:固定值)”
“a#0,4,2%6=a#1,4,2%6=a#2,4,2%6=a#3,4,2%6=a#4,4,2%6=a#5,4,2%6=yp=4(yp=4:固定值)”
‧
‧
‧
“a#0,k,2%6=a#1,k,2%6=a#2,k,2%6=a#3,k,2%6=a#4,k,2%6=a#5,k,2%6=yp=k(yp=k:固定值)(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,2%6=a#1,n-2,2%6=a#2,n-2,2%6=a#3,n-2,2%6=a#4,n-2,2%6=a#5,n-2,2%6=yp=n-2(yp=n-2:固定值)”
“a#0,n-1,2%6=a#1,n-1,2%6=a#2,n-1,2%6=a#3,n-1,2%
6=a#4,n-1,2%6=a#5,n-1,2%6=yp=n-1(yp=n-1:固定值)”
以及
“b#0,2%6=b#1,2%6=b#2,2%6=b#3,2%6=b#4,2%6=b#5,2%6=z(z:固定值)”
藉由將<條件#1-1>及<條件#1-2>作為限制條件,由於滿足限制條件之LDPC-CC為規則(Regular)LDPC碼,所以可獲得高錯誤修正能力。
其次,說明其他重要之限制條件。
<條件#2-1>
在<條件#1-1>中,將vp=1、vp=2、vp=3、vp=4、...、vp=k、...、vp=n-2、vp=n-1、以及w設定為“1”、“4”、“5”。換言之,將vp=k(k=1、2、...、n-1)及w設定為“1”及“時變周期6之約數以外的自然數”。
<條件#2-2>
在<條件#1-2>中,將yp=1、yp=2、yp=3、yp=4、...、yp=k、...、yp=n-2、yp=n-1及z設定為“1”、“4”、“5”。換言之,將yp=k(k=1、2、...、n-1)及z設定為“1”及“時變周期6之約數以外的自然數”。
藉由附加<條件#2-1>及<條件#2-2>之限制條件,或者<條件#2-1>或<條件#2-2>之限制條件,與時變周期2、3之時變周期小時比較,可確實獲得增大時變周期之效果。就這一點,使
用附圖詳細說明。
為了簡化說明,考慮在基於奇偶校驗多項式之時變周期6、編碼率(n-1)/n的LDPC-CC之奇偶校驗多項式(29-0)~(29-5)中,X1(D)具有兩個項的情況。於是,此時,奇偶校驗多項式如式(31-0)~(31-5)表示。
(D a#0,1,1+1)X 1(D)+(D a#0,2,1+D a#0,2,2+1)X 2(D)+…+(D a#0,n-1,1+D a#0,n-1,2+1)X n-1(D)+(D b#0,1+D b#0,2+1)P(D)=0...(31-0)
(D a#1,1,1+1)X 1(D)+(D a#1,2,1+D a#1,2,2+1)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+1)X n-1(D)+(D b#1,1+D b#1,2+1)P(D)=0...(31-1)
(D a#2,1,1+1)X 1(D)+(D a#2,2,1+D a#2,2,2+1)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+1)X n-1(D)+(D b#2,1+D b#2,2+1)P(D)=0...(31-2)
(D a#3,1,1+1)X 1(D)+(D a#3,2,1+D a#3,2,2+1)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+1)X n-1(D)+(D b#3,1+D b#3,2+1)P(D)=0...(31-3)
(D a#4,1,1+1)X 1(D)+(D a#4,2,1+D a#4,2,2+1)X 2(D)+…+(D a#4,n-1,1+D a#4,n-1,2+1)X n-1(D)+(D b#4,1+D b#4,2+1)P(D)=0...(31-4)
(D a#5,1,1+1)X 1(D)+(D a#5,2,1+D a#5,2,2+1)X 2(D)+…+(D a#5,n-1,1+D a#5,n-1,2+1)X n-1(D)+(D b#5,1+D b#5,2+1)P(D)=0...(31-5)
此處,考慮將vp=k(k=1、2、...、n-1)及w設定為“3”的情況。“3”係時變周期6之約數。
第11圖顯示將vp=1及w設定為“3”,僅著眼於為a#0,1,1%6=a#1,1,1%6=a#2,1,1%6=a#3,1,1%6=a#4,1,1%6=a#5,1,1%6=3時之資訊X1的情況之檢查節點
(check node)及變數節點的樹形。
將式(31-q)之奇偶校驗多項式稱為“校驗式#q”。另外,在第11圖中,從“校驗式#0”描繪樹形。在第11圖中,○(單圈)及◎(雙圈)表示變數節點,□(四方)表示檢查節點。另外,○(單圈)表示與X1(D)有關之變數節點,◎(雙圈)表示與Da#q、1,1X1(D)有關之變數節點。此外,記載為#Y(Y=0,1,2,3,4,5)之□(四方)表示係相當於式(31-Y)之奇偶校驗多項式的檢查節點。
在第11圖中,不滿足<條件#2-1>,換言之,將vp=1、vp=2、vp=3、vp=4、...、vp=k、...、vp=n-2、vp=n-1(k=1、2、...、n-1)及w設定為時變周期6之約數中除了1的約數(w=3)。
此時,如第11圖所示,在檢查節點中,#Y僅限定為0、3之值。換言之,表示即使增大時變周期,也因為只從特定之奇偶校驗多項式傳遞可靠度,所以得不到增大時變周期之效果。
換言之,為了使#Y僅取限定之值的條件為
“將vp=1、vp=2、vp=3、vp=4、...、vp=k、...、vp=n-2、vp=n-1(k=1、2、...、n-1)及w設定為時變周期6之約數中除了1的約數”。
相對於此,第12圖係在奇偶校驗多項式中,將vp=k(k=1、2、...、n-1)及w設定為“1”
時的樹形。在將vp=k(k=1、2、...、n-1)及w設定為“1”的情況下,滿足<條件#2-1>之條件。
如第12圖所示,在滿足<條件#2-1>之條件的情況下,在檢查節點中,#Y取0至5全部的值。亦即,在滿足<條件#2-1>之條件的情況下,可從全部之奇偶校驗多項式傳遞可靠度。結果,在增大時變周期時,亦從廣範圍傳遞可靠度,而可獲得增大時變周期之效果。換言之,因為<條件#2-1>可獲得增大時變周期之效果,所以可知是重要的條件。同樣地,<條件#2-2>為用於獲得增大時變周期效果之重要條件。
[時變周期7]
在考慮以上之說明時,時變周期係質數為用於獲得增大時變周期效果之重要條件。以下,就這一點詳細說明。
首先,作為編碼率(n-1)/n(n為2以上之整數)、時變周期7之LDPC-CC的(滿足0之)奇偶校驗多項式,考慮式(32-0)~(32-6)。
(D a#0,1,1+D a#0,1,2+1)X 1(D)+(D a#0,2,1+D a#0,2,2+1)X 2(D)+…+(D a#0,n-1,1+D a#0,n-1,2+1)X n-1(D)+(D b#0,1+D b#0,2+1)P(D)=0...(32-0)
(D a#1,1,1+D a#1,1,2+1)X 1(D)+(D a#1,2,1+D a#1,2,2+1)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+1)X n-1(D)+(D b#1,1+D b#1,2+1)P(D)=0...(32-1)
(D a#2,1,1+D a#2,1,2+1)X 1(D)+(D a#2,2,1+D a#2,2,2+1)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+1)X n-1(D)+(D b#2,1+D b#2,2+1)P(D)=0...(32-2)
(D a#3,1,1+D a#3,1,2+1)X 1(D)+(D a#3,2,1+D a#3,2,2+1)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+1)X n-1(D)+(D b#3,1+D b#3,2+1)P(D)=0...(32-3)
(D a#4,1,1+D a#4,1,2+1)X 1(D)+(D a#4,2,1+D a#4,2,2+1)X 2(D)+…+(D a#4,n-1,1+D a#4,n-1,2+1)X n-1(D)+(D b#4,1+D b#4,2+1)P(D)=0...(32-4)
(D a#5,1,1+D a#5,1,2+1)X 1(D)+(D a#5,2,1+D a#5,2,2+1)X 2(D)+…+(D a#5,n-1,1+D a#5,n-1,2+1)X n-1(D)+(D b#5,1+D b#5,2+1)P(D)=0...(32-5)
(D a#6,1,1+D a#6,1,2+1)X 1(D)+(D a#6,2,1+D a#6,2,2+1)X 2(D)+…+(D a#6,n-1,1+D a#6,n-1,2+1)X n-1(D)+(D b#6,1+D b#6,2+1)P(D)=0...(32-6)
在式(32-q)中,a#q,p,1、a#q,p,2為1以上之自然數,且a#q,p,1≠a#q,p,2成立。此外,b#q,1、b#q,2為1以上之自然數,且b#q,1≠b#q,2成立(q=0、1、2、3、4、5、6;P=1、2、...、n-1)。
在時變周期7、編碼率(n-1)/n(n為2以上的整數)的LDPC-CC中,以Pi表示時刻i的奇偶校驗位元,以及以Xi,1、Xi,2、...、Xi,n-1表示資訊位元。此時,若設為i%7=k(k=0、1、2、3、4、5、6),則式(32-(k))的奇偶校驗多項式成立。
例如,若設為i=8,則i%7=1(k=1),所以式(33)成立。
(D a#1,1,1+D a#1,1,2+1)X 8,1+(D a#1,2,1+D a#1,2,2+1)X 8,2+…+(D a#1,n-1,1+D a#1,n-1,2+1)X 8,n-1+(D b#1,1+D b#1,2+1)P 8=0...(33)
此外,在將式(32-g)之子矩陣(向量)設為Hg時,可以藉由[基於奇偶校驗多項式之LDPC-CC]所述的方法生成奇偶校驗矩陣。此處,將第0子矩陣、第1子矩
陣、第2子矩陣、第3子矩陣、第4子矩陣、第5子矩陣、第6子矩陣如式(34-0)~(34-6)表示。
在式(34-0)~(34-6)中,連續之n個“1”相當於式(32-0)~式(32-6)之各式中的X1(D)、X2(D)、...、Xn-1(D)及P(D)之項。
此時,奇偶校驗矩陣H可如第13圖表示。如第13圖所示,在奇偶校驗矩陣H中,成為下述結構,即在第i行和第i+1行之間子矩陣向右移位了n列(參照第13圖)。另外,若將發送向量u設為u=(X1,0、X2,0、...、Xn-1,0、P0、X1,1、X2,1、...、Xn-1,1、P1、...、X1,k、X2,k、...、Xn-1,k、Pk、...)T,
則Hu=0成立。
此處,用於獲得高錯誤修正能力的、在式(32-0)~式(32-6)中之奇偶校驗多項式的條件,與時變周期6同樣地如以下所示。另外,以下之各條件中,“%”表示模數,例如“α%7”表示將α除以7時之餘數。
<條件#1-1’>
“a#0,1,1%7=a#1,1,1%7=a#2,1,1%7=a#3,1,1%7=a#4,1,1%7=a#5,1,1%7=a#6,1,1%7=vp=1(vp=1:固定值)”
“a#0,2,1%7=a#1,2,1%7=a#2,2,1%7=a#3,2,1%7=a#4,2,1%7=a#5,2,1%7=a#6,2,1%7=vp=2(vp=2:固定值)”
“a#0,3,1%7=a#1,3,1%7=a#2,3,1%7=a#3,3,1%7=a#4,3,1%7=a#5,3,1%7=a#6,3,1%7=vp=3(vp=3:固定值)”
“a#0,4,1%7=a#1,4,1%7=a#2,4,1%7=a#3,4,1%7=a#4,4,1%7=a#5,4,1%7=a#6,4,1%7=vp=4(vp=4:固定值)”
‧
‧
‧
“a#0,k,1%7=a#1,k,1%7=a#2,k,1%7=a#3,k,1%7=a#4,k,1%7=a#5,k,1%7=a#6,k,1%7=vp=k(vp=k:固定值)(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,1%7=a#1,n-2,1%7=a#2,n-2,1%7=a#3,n-2,1%7=a#4,n-2,1%7=a#5,n-2,1%7=a#6,n-2,1%7=vp=n-2(vp=n-2:固定值)”
“a#0,n-1,1%7=a#1,n-1,1%7=a#2,n-1,1%7=a#3,n-1,1%7=a#4,n-1,1%7=a#5,n-1,1%7=a#6,n-1,1%7=vp=n-1(vp=n-1:固定值)”
以及
“b#0,1%7=b#1,1%7=b#2,1%7=b#3,1%7=b#4,1%7=b#5,1%7=b#6,1%7=w(w:固定值)”
<條件#1-2’>
“a#0,1,2%7=a#1,1,2%7=a#2,1,2%7=a#3,1,2%7=a#4,1,2%7=a#5,1,2%7=a#6,1,2%7=yp=1(yp=1:固定值)”
“a#0,2,2%7=a#1,2,2%7=a#2,2,2%7=a#3,2,2%7=a#4,2,2%7=a#5,2,2%7=a#6,2,2%7=yp=2(yp=2:固定值)”
“a#0,3,2%7=a#1,3,2%7=a#2,3,2%7=a#3,3,2%7=a#4,3,2%7=a#5,3,2%7=a#6,3,2%7=yp=3(yp=3:固定值)”
“a#0,4,2%7=a#1,4,2%7=a#2,4,2%7=a#3,4,2%7=a#4,4,2%7=a#5,4,2%7=a#6,4,2%7=yp=4(yp=4:固定值)”
‧
‧
‧
“a#0,k,2%7=a#1,k,2%7=a#2,k,2%7=a#3,k,2%7=a#4,k,2%7=a#5,k,2%7=a#6,k,2%7=yp=k(yp=k:固定值)(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,2%7=a#1,n-2,2%7=a#2,n-2,2%7=a#3,n-2,2%7=a#4,n-2,2%7=a#5,n-2,2%7=a#6,n-2,2%7=yp=n-2(yp=n-2:固定值)”
“a#0,n-1,2%7=a#1,n-1,2%7=a#2,n-1,2%7=a#3,n-1,2%7=a#4,n-1,2%7=a#5,n-1,2%7=a#6,n-1,2%7=yp=n-1(yp=n-1:固定值)”
以及
“b#0,2%7=b#1,2%7=b#2,2%7=b#3,2%7=b#4,2%7=b#5,2%7=b#6,2%7=z(z:固定值)”
藉由將<條件#1-1’>及<條件#1-2’>作為限制條件,由於滿足限制條件之LDPC-CC為規則(Regular)LDPC碼,所以可獲得高錯誤修正能力。
另外,在時變周期6之情況下,為了獲得高錯誤修正能力,進一步需要<條件#2-1>及<條件#2-2>,或者<條件#2-1>或<條件#2-2>。相對於此,在如時變周期7般的時變周期係質數之情況下,不需要相當於時變周期6時需要之<條件#2-1>及<條件#2-2>,或者<條件#2-1>或<條件#2-2>的條件。
也就是說,
在<條件#1-1’>中,vp=1、vp=2、vp=3、vp=4、
...、vp=k、...、vp=n-2、vp=n-1(k=1、2、...、n-1)及w之值也可為“0、1、2、3、4、5、6”之任一值。
此外,
在<條件#1-2’>中,yp=1、yp=2、yp=3、yp=4、...、yp=k、...、yp=n-2、yp=n-1(k=1、2、...、n-1)及z之值也可為“0,1、2、3、4、5、6”之任一值。
以下,說明其理由。
為了簡化說明,考慮在基於奇偶校驗多項式之時變周期7、編碼率(n-1)/n的LDPC-CC之奇偶校驗多項式(32-0)~(32-6)中,X1(D)具有兩個項的情況。於是,此時,奇偶校驗多項式如式(35-0)~(35-6)表示。
(D a#0,1,1+1)X 1(D)+(D a#0,2,1+D a#0,2,2+1)X 2(D)+…+(D a#0,n-1,1+D a#0,n-1,2+1)X n-1(D)+(D b#0,1+D b#0,2+1)P(D)=0...(35-0)
(D a#1,1,1+1)X 1(D)+(D a#1,2,1+D a#1,2,2+1)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+1)X n-1(D)+(D b#1,1+D b#1,2+1)P(D)=0...(35-1)
(D a#2,1,1+1)X 1(D)+(D a#2,2,1+D a#2,2,2+1)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+1)X n-1(D)+(D b#2,1+D b#2,2+1)P(D)=0...(35-2)
(D a#3,1,1+1)X 1(D)+(D a#3,2,1+D a#3,2,2+1)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+1)X n-1(D)+(D b#3,1+D b#3,2+1)P(D)=0...(35-3)
(D a#4,1,1+1)X 1(D)+(D a#4,2,1+D a#4,2,2+1)X 2(D)+…+(D a#4,n-1,1+D a#4,n-1,2+1)X n-1(D)+(D b#4,1+D b#4,2+1)P(D)=0...(35-4)
(D a#5,1,1+1)X 1(D)+(D a#5,2,1+D a#5,2,2+1)X 2(D)+…+(D a#5,n-1,1+D a#5,n-1,2+1)X n-1(D)+(D b#5,1+D b#5,2+1)P(D)=0...(35-5)
(D a#6,1,1+1)X 1(D)+(D a#6,2,1+D a#6,2,2+1)X 2(D)+…+(D a#6,n-1,1+D a#6,n-1,2+1)X n-1(D)+(D b#6,1+D b#6,2+1)P(D)=0...(35-6)
此處,考慮將vp=k(k=1、2、...、n-1)及w設定為“2”的情況。
第14圖顯示將vp=1及w設定為“2”,且僅著眼於為a#0,1,1%7=a#1,1,1%7=a#2,1,1%7=a#3,1,1%7=a#4,1,1%7=a#5,1,1%7=a#6,1,1%7=2時之資訊X1的情況之檢查節點及變數節點的樹形。
將式(35-q)之奇偶校驗多項式稱為“校驗式#q”。另外,在第14圖中,從“校驗式#0”描繪樹形。在第14圖中,○(單圈)及◎(雙圈)表示變數節點,□(四方)表示檢查節點。另外,○(單圈)表示與X1(D)有關之變數節點,◎(雙圈)表示與Da#q、1,1X1(D)有關之變數節點。此外,記載為#Y(Y=0,1,2,3,4,5,6)之□(四方)表示係相當於式(35-Y)之奇偶校驗多項式的檢查節點。
在時變周期6之情況下,例如圖11所示,存在#Y僅取限定之值,且檢查節點僅與限定之奇偶校驗多項式連接的情況。相對於此,如時變周期7,在時變周期為7(質數)時,如第14圖所示,#Y取0至6為止之全部值,檢查節點
與全部奇偶校驗多項式連接。因而,可從全部之奇偶校驗多項式傳遞可靠度。結果,在增大時變周期時,亦從廣範圍傳遞可靠度,而可獲得增大時變周期之效果。另外,第14圖顯示將a#q,1,1%7(q=0、1、2、3、4、5、6)設定為“2”時之樹形,但只要是“0”以外之值,即使設定為任何值,檢查節點均與全部奇偶校驗多項式連接。
如此,可知在將時變周期設為質數時,與時變周期並非質數之情況比較,可大幅放寬用於獲得高錯誤修正能力的、關於參數設定之限制條件。而後,藉由放寬限制條件,並進一步附加另一個限制條件,可獲得更高之錯誤修正能力。以下,詳細說明其代碼構成方法。
[時變周期q(q係大於3之質數):式(36)]首先,考慮將編碼率(n-1)/n、時變周期q(q係比3大之質數)之第g(g=0、1、...、q-1)奇偶校驗多項式表示為式(36)之情況。
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+1)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(36)
在式(36)中,a#g,p,1、a#g,p,2為1以上之自然數,且a#g,p,1≠a#g,p,2成立。此外,b#g,1、b#g,2為1以上之自然數,且b#g,1≠b#g,2成立(g=0、1、2、...、q-2、q-1;p=1、2、...、n-1)。
與以上之說明同樣地,以下記載之<條
件#3-1>及<條件#3-2>係LDPC-CC獲得高錯誤修正能力上的一個重要因素。另外,以下之各條件中,“%”表示模數,例如“α%q”表示將α除以q時之餘數。
<條件#3-1>
“a#0,1,1%q=a#1,1,1%q=a#2,1,1%q=a#3,1,1%q=...=a#g,1,1%q=...=a#q-2,1,1%q=a#q-1,1,1%q=vp=1(vp=1:固定值)”
“a#0,2,1%q=a#1,2,1%q=a#2,2,1%q=a#3,2,1%q=...=a#g,2,1%q=...=a#q-2,2,1%q=a#q-1,2,1%q=vp=2(vp=2:固定值)”
“a#0,3,1%q=a#1,3,1%q=a#2,3,1%q=a#3,3,1%q=...=a#g,3,1%q=...=a#q-2,3,1%q=a#q-1,3,1%q=vp=3(vp=3:固定值)”
“a#0,4,1%q=a#1,4,1%q=a#2,4,1%q=a#3,4,1%q=...=a#g,4,1%q=...=a#q-2,4,1%q=a#q-1,4,1%q=vp=4(vp=4:固定值)”
‧
‧
‧
“a#0,k,1%q=a#1,k,1%q=a#2,k,1%q=a#3,k,1%q=...=a#g,k,1%q=...=a#q-2,k,1%q=a#q-1,k,1%q=vp=k(vp=k:固定值)(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,1%q=a#1,n-2,1%q=a#2,n-2,1%q=a#3,n-2,1%q=...=a#g,n-2,1%q=...=a#q-2,n-2,1%q=a#q-1,n-2,1%q=vp=n-2(vp=n-2:固定值)”
“a#0,n-1,1%q=a#1,n-1,1%q=a#2,n-1,1%q=a#3,n-1,1%q=...=a#g,n-1,1%q=...=a#q-2,n-1,1%q=a#q-1,n-1,1%q=vp=n-1(vp=n-1:固定值)”
以及
“b#0,1%q=b#1,1%q=b#2,1%q=b#3,1%q=...=b#g,1%q=...=b#q-2,1%q=b#q-1,1%q=w(w:固定值)”
<條件#3-2>
“a#0,1,2%q=a#1,1,2%q=a#2,1,2%q=a#3,1,2%q=...=a#g,1,2%q=...=a#q-2,1,2%q=a#q-1,1,2%q=yp=1(yp=1:固定值)”
“a#0,2,2%q=a#1,2,2%q=a#2,2,2%q=a#3,2,2%q=...=a#g,2,2%q=...=a#q-2,2,2%q=a#q-1,2,2%q=yp=2(yp=2:固定值)”
“a#0,3,2%q=a#1,3,2%q=a#2,3,2%q=a#3,3,2%q=...=a#g,3,2%q=...=a#q-2,3,2%q=a#q-1,3,2%q=yp=3(yp=3:固定值)”
“a#0,4,2%q=a#1,4,2%q=a#2,4,2%q=a#3,4,2%q=...=a#g,4,2%q=...=a#q-2,4,2%q=a#q-1,4,2%q=yp=4(yp=4:固定值)”
‧
‧
‧
“a#0,k,2%q=a#1,k,2%q=a#2,k,2%q=a#3,k,2%q=...=a#g,k,2%q=...=a#q-2,k,2%q=a#q-1,k,2%q=yp=k(yp=k:固定值)(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,2%q=a#1,n-2,2%q=a#2,n-2,2%q=a#3,n-2,2%q=...=a#g,n-2,2%q=...=a#q-2,n-2,2%q=a#q-1,n-2,2%q=yp=n-2(yp=n-2:固定值)”
“a#0,n-1,2%q=a#1,n-1,2%q=a#2,n-1,2%q=a#3,n-1,2%q=...=a#g,n-1,2%q=...=a#q-2,n-1,2%q=a#q-1,n-1,2%q=yp=n-1(yp=n-1:固定值)”
以及
“b#0,2%q=b#1,2%q=b#2,2%q=b#3,2%q=...=b#g,2%q=...=b#q-2,2%q=b#q-1,2%q=z(z:固定值)”
再者,對(vp=1,yp=1)、(vp=2,yp=2)、(vp=3,yp=3)、...(vp=k,yp=k)、...、(vp=n-2,yp=n-2)、(vp=n-1,yp=n-1)及(w,z)之組,<條件#4-1>或<條件#4-2>成立時,可獲得高錯誤修正能力。此處,k=1、2、...、n-1。
<條件#4-1>
考慮(vp=i,yp=i)及(vp=j,yp=j)。其中,i=1,2,...,n-1、j=1,2,...,n-1、及i≠j。此時,存在(vp=i,yp=i)≠(vp=j,yp=j)及(vp=i,yp=i)≠(yp=j,vp=j)成立之i,j(i≠j)。
<條件#4-2>
考慮(vp=i,yp=i)及(w,z)。其中,i=1,2,...,n-1。此時,存在(vp=i,yp=i)≠(w,z)及(vp=i,yp=i)≠(z,w)成立之i。
作為例子,表7顯示時變周期係7、且編碼率1/2、2/3之LDPC-CC的奇偶校驗多項式。
在表7中,在編碼率1/2之代碼中,
“a#0,1,1%7=a#1,1,1%7=a#2,1,1%7=a#3,1,1%7=a#4,1,1%7=a#5,1,1%7=a#6,1,1%7=vp=1=3”
“b#0,1%7=b#1,1%7=b#2,1%7=b#3,1%7=b#4,1%7=b#5,1%7=b#6,1%7=w=1”
“a#0,1,2%7=a#1,1,2%7=a#2,1,2%7=a#3,1,2%7=a#4,1,2%7=a#5,1,2%7=a#6,1,2%7=yp=1=6”
“b#0,2%7=b#1,2%7=b#2,2%7=b#3,2%7=b#4,2%7=b#5,2%7=b#6,2%7=z=5”
成立。
此時,由於成為(vp=1,yp=1)=(3,6)、(w,z)=(1,5),因此<條件#4-2>成立。
與此相同,在表7中,在編碼率2/3之代碼中,
“a#0,1,1%7=a#1,1,1%7=a#2,1,1%7=a#3,1,1%7=a#4,1,1%7=a#5,1,1%7=a#6,1,1%7=vp=1=1”
“a#0,2,1%7=a#1,2,1%7=a#2,2,1%7=a#3,2,1%7=a#4,2,1%7=a#5,2,1%7=a#6,2,1%7=vp=2=2”
“b#0,1%7=b#1,1%7=b#2,1%7=b#3,1%7=b#4,1%7=b
#5,1%7=b#6,1%7=w=5”
“a#0,1,2%7=a#1,1,2%7=a#2,1,2%7=a#3,1,2%7=a#4,1,2%7=a#5,1,2%7=a#6,1,2%7=yp=1=4”
“a#0,2,2%7=a#1,2,2%7=a#2,2,2%7=a#3,2,2%7=a#4,2,2%7=a#5,2,2%7=a#6,2,2%7=yp=2=3”
“b#0,2%7=b#1,2%7=b#2,2%7=b#3,2%7=b#4,2%7=b#5,2%7=b#6,2%7=z=6”
成立。
此時,由於成為(vp=1,yp=1)=(1,4)、(vp=2,yp=2)=(2,3)、(w,z)=(5,6),因此<條件#4-1>及<條件#4-2>成立。
此外,作為例子,表8顯示時變周期11時之編碼率4/5的LDPC-CC之奇偶校驗多項式。
另外,藉由進一步嚴格設定<條件#4-1,條件#4-2>之限制條件,具有可生成錯誤修正能力更高之時變周期q(q係比3大之質數)的LDPC-CC之可能性。其條件係<條件#5-1>及<條件#5-2>、或者<條件#5-1>或<條件#5-2>成立。
<條件#5-1>
考慮(vp=i,yp=i)及(vp=j,yp=j)。其中,i=1,2,...,n-1、j=1,2,...,n-1、及i≠j。此時,對於全部之i,j(i≠j)成立(vp=i,yp=i)≠(vp=j,yp=j)及(vp=i,yp=i)≠(yp=j,vp=j)。
<條件#5-2>
考慮(vp=i,yp=i)及(w,z)。其中,i=1,2,...,n-1。此時,對於全部之i成立(vp=i,yp=i)≠(w,z)及(vp=i,yp=i)≠(z,w)。
此外,在vp=i≠yp=i(i=1,2,...,n=1)、w≠z成立時,在唐納(Tanner)圖中可抑制短迴路(loop)之發生。
再者,在2n<q時,將(vp=i,yp=i)及(z,w)全部設為不同值之情況下,具有可生成錯誤修正能力更高之時變周期q(q係比3大之質數)的LDPC-CC之可能性。
此外,在2n≧q時,將(vp=i,yp=i)及(z,w)設定為0、1、2、...、q-1中全部的值均存在時,具有可生成錯誤修正能力更高之時變周期q(q係比3大之質數)的LDPC-CC之可能性。
在以上之說明中,作為時變周期q(q係比3大之質數)之LDPC-CC的第g奇偶校驗多項式,處理X1(D)、X2(D)、...、Xn-1(D)及P(D)中項數係3的式(36)。另外,在式(36)中,即使X1(D)、X2(D)、...、Xn-1(D)、P(D)之任一個項數為1、2時,也具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為1或2的方法,有以下之方法。在時變周期q時,存在q個滿足0之奇偶校驗多項式,在q個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為1或2。或者,亦可在q個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為1或2,而在q個滿足0之奇偶校驗多項式中,在任一個(q-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為1或2。就X2(D)、...、Xn-1(D)、P(D)亦同。即使在該情況下,滿足上述敘述之條件,仍為獲得高錯誤修正能力上的重要條件。但是,不需要關於刪減之項的條件。
此外,即使在X1(D)、X2(D)、...、Xn-1(D)、P(D)之任一個項數為4以上的情況下,
仍具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為4以上的方法,有以下之方法。在時變周期q時,存在q個滿足0之奇偶校驗多項式,在q個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為4以上。或者,亦可在q個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為4以上,而在q個滿足0之奇偶校驗多項式中,在任一個(q-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為4以上。就X2(D)、...、Xn-1(D)、P(D)亦同。此時,對增加之項不包括上述說明之條件。
另外,式(36)係編碼率(n-1)/n、時變周期q(q係比3大之質數)之LDPC-CC的第g奇偶校驗多項式。在該式中,例如在編碼率1/2之情況下,第g奇偶校驗多項式表示為式(37-1)。此外,在編碼率2/3之情況下,第g奇偶校驗多項式表示為式(37-2)。此外,在編碼率3/4之情況下,第g奇偶校驗多項式表示為式(37-3)。此外,在編碼率4/5之情況下,第g奇偶校驗多項式表示為式(37-4)。此外,在編碼率5/6之情況下,第g奇偶校驗多項式表示為式(37-5)。
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(37-1)
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+(D b#g,1+D b#g,2+1)P(D)=0...(37-2)
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+(D a#g,3,1+D a#g,3,2+1)X 3(D)+(D b#g,1+D b#g,2+1)P(D)=0...(37-3)
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+(D a#g,3,1+D a#g,3,2+1)X 3(D)+(D a#g,4,1+D a#g4,2+1)X 4(D)+(D b#g,1+D b#g,2+1)P(D)=0...(37-4)
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+(D a#g,3,1+D a#g,3,2+1)X 3(D)+(D a#g,4,1+D a#g,4,2+1)X 4(D)+(D a#g,5,1+D a#g,5,2+1)X 5(D)+(D b#g,1+D b#g,2+1)P(D)=0...(37-5
[時變周期q(q係大於3之質數):式(38)]接著,考慮將編碼率(n-1)/n、時變周期q(q係比3大之質數)之第g(g=0、1、...、q-1)奇偶校驗多項式表示為式(38)之情況。
(D a#g,1,1+D a#g,1,2+D a#g,1,3)X 1(D)+(D a#g,2,1+D a#g,2,2+D a#g,2,3)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+D a#g,n-1,3)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(38)
在式(38)中,a#g,p,1、a#g,p,2、a#g,p,3為1以上之自然數,且a#g,p,1≠a#g,p,2、a#g,p,1≠a#g,p,3、a#g,p,2≠a#g,p,3成立。此外,b#g,1、b#g,2為1以上之自然數,且b#g,1≠b#g,2成立(g=0、1、2、...、q-2、q-1;p=1、2、...、n-1)。
與以上之說明同樣地,以下記載之<條件#6-1>、<條件#6-2>及<條件#6-3>係LDPC-CC獲得高錯誤修正能力上的重要因素之一。另外,以下之各條件中,“%”表示模數,例如“α%q”表示將α除以q時之餘數。
<條件#6-1>
“a#0,1,1%q=a#1,1,1%q=a#2,1,1%q=a#3,1,1%q=...=a#g,1,1%q=...=a#q-2,1,1%q=a#q-1,1,1%q=vp=1(vp=1:固定值)”
“a#0,2,1%q=a#1,2,1%q=a#2,2,1%q=a#3,2,1%q=...=a#g,2,1%q=...=a#q-2,2,1%q=a#q-1,2,1%q=vp=2(vp=2:固定值)”
“a#0,3,1%q=a#1,3,1%q=a#2,3,1%q=a#3,3,1%q=...=a#g,3,1%q=...=a#q-2,3,1%q=a#q-1,3,1%q=vp=3(vp=3:固定值)”
“a#0,4,1%q=a#1,4,1%q=a#2,4,1%q=a#3,4,1%q=...=a#g,4,1%q=...=a#q-2,4,1%q=a#q-1,4,1%q=vp=4(vp=4:固定值)”
‧
‧
‧
“a#0,k,1%q=a#1,k,1%q=a#2,k,1%q=a#3,k,1%q=...=a#g,k,1%q=...=a#q-2,k,1%q=a#q-1,k,1%q=vp=k(vp=k:固定值)(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,1%q=a#1,n-2,1%q=a#2,n-2,1%q=a#3,n-2,1%q=...=a#g,n-2,1%q=...=a#q-2,n-2,1%q=a#q-1,n-2,1%q=vp=n-2(vp=n-2:固定值)”
“a#0,n-1,1%q=a#1,n-1,1%q=a#2,n-1,1%q=a#3,n-1,1%q=...=a#g,n-1,1%q=...=a#q-2,n-1,1%q=a#q-1,n-1,1%q=vp=n-1(vp=n-1:固定值)”
以及
“b#0,1%q=b#1,1%q=b#2,1%q=b#3,1%q=...=b#g,1%q=...=b#q-2,1%q=b#q-1,1%q=w(w:固定值)”
[,0283]<條件#6-2>
“a#0,1,2%q=a#1,1,2%q=a#2,1,2%q=a#3,1,2%q=...=a#g,1,2%q=...=a#q-2,1,2%q=a#q-1,1,2%q=yp=1(yp=1:固定值)”
“a#0,2,2%q=a#1,2,2%q=a#2,2,2%q=a#3,2,2%q=...=a#g,2,2%q=...=a#q-2,2,2%q=a#q-1,2,2%q=yp=2(yp=2:固定值)”
“a#0,3,2%q=a#1,3,2%q=a#2,3,2%q=a#3,3,2%q=...=a#g,3,2%q=...=a#q-2,3,2%q=a#q-1,3,2%q=yp=3(yp=3:固定值)”
“a#0,4,2%q=a#1,4,2%q=a#2,4,2%q=a#3,4,2%q=...=a#g,4,2%q=...=a#q-2,4,2%q=a#q-1,4,2%q=yp=4(yp=4:固定值)”
‧
‧
‧
“a#0,k,2%q=a#1,k,2%q=a#2,k,2%q=a#3,k,2%q=...=a#g,k,2%q=...=a#q-2,k,2%q=a#q-1,k,2%q=yp=k(yp=k:固定值)
(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,2%q=a#1,n-2,2%q=a#2,n-2,2%q=a#3,n-2,2%q=...=a#g,n-2,2%q=...=a#q-2,n-2,2%q=a#q-1,n-2,2%q=yp=n-2(yp=n-2:固定值)”
“a#0,n-1,2%q=a#1,n-1,2%q=a#2,n-1,2%q=a#3,n-1,2%q=...=a#g,n-1,2%q=...=a#q-2,n-1,2%q=a#q-1,n-1,2%q=yp=n-1(yp=n-1:固定值)”
以及
“b#0,2%q=b#1,2%q=b#2,2%q=b#3,2%q=...=b#g,2%q=...=b#q-2,2%q=b#q-1,2%q=z(z:固定值)”
<條件#6-3>
“a#0,1,3%q=a#1,1,3%q=a#2,1,3%q=a#3,1,3%q=...=a#g,1,3%q=...=a#q-2,1,3%q=a#q-1,1,3%q=sp=1(sp=1:固定值)”
“a#0,2,3%q=a#1,2,3%q=a#2,2,3%q=a#3,2,3%q=...=a#g,2,3%q=...=a#q-2,2,3%q=a#q-1,2,3%q=sp=2(sp=2:固定值)”
“a#0,3,3%q=a#1,3,3%q=a#2,3,3%q=a#3,3,3%q=...=a#g,3,3%q=...=a#q-2,3,3%q=a#q-1,3,3%q=sp=3(sp=3:固定值)”
“a#0,4,3%q=a#1,4,3%q=a#2,4,3%q=a#3,4,3%q=...=a#g,4,3%q=...=a#q-2,4,3%q=a#q-1,4,3%q=sp=4(sp=4:固定值)”
‧
‧
‧
“a#0,k,3%q=a#1,k,3%q=a#2,k,3%q=a#3,k,3%q=...=a#g,k,3%q=...=a#q-2,k,3%q=a#q-1,k,3%q=sp=k(sp=k:固定值)
(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,3%q=a#1,n-2,3%q=a#2,n-2,3%q=a#3,n-2,3%q=...=a#g,n-2,3%q=...=a#q-2,n-2,3%q=a#q-1,n-2,3%q=sp=n-2(sp=n-2:固定值)”
“a#0,n-1,3%q=a#1,n-1,3%q=a#2,n-1,3%q=a#3,n-1,3%q=...=a#g,n-1,3%q=...=a#q-2,n-1,3%q=a#q-1,n-1,3%q=sp=n-1(sp=n-1:固定值)”
再者,考慮(vp=1,yp=1,gp=1)、(vp=2,yp=2,sp=2)、(vp=3,yp=3,sp=3)、...(vp=k,yp=k,sp=k)、...、(vp=n-2,yp=n-2,sp=n-2)、(vp=n-1,yp=n-1,sp=n-1)、及(w,z,0)之組。此處,k=1、2、...、n-1。因而,在<條件#7-1>或<條件#7-2>成立時,可獲得高錯誤修正能力。
<條件#7-1>
考慮(vp=i,yp=i,sp=i)及(vp=j,yp=j,sp=j)。其中,i=1,2,
...,n-1、j=1,2,...,n-1、及i≠j。此時,將依從大到小之順序排列vp=i,yp=i,sp=i的組設為(αp=i,βp=i,γp=i)。其中,αp=i≧βp=i、βp=i≧γp=i。此外,將依從大到小之順序排列vp=j,yp=j,sp=j的組設為(αp=j,βp=j,γp=j)。其中,αp=j≧βp=j、βp=j≧γp=j。此時,存在(αp=i,βp=i,γp=i)≠(αp=j,βp=j,γp=j)成立之i,j(i≠j)。
<條件#7-2>
考慮(vp=i,yp=i,sp=i)及(w,z,0)。其中,i=1,2,...,n-1。此時,將依從大到小之順序排列vp=i,yp=i,sp=i的組設為(αp=i,βp=i,γp=i)。其中,αp=i≧βp=i、βp=i≧γp=i。此外,將依從大到小之順序排列w,z,0的組設為(αp=i,βp=i,0)。其中,αp=i≧βp=i。此時,存在(vp=i,yp=i,sp=i)≠(w,z,0)成立之i。
另外,藉由進一步嚴格設定<條件#7-1,條件#7-2>之限制條件,具有可生成錯誤修正能力更高之時變周期q(q係比3大之質數)的LDPC-CC之可能性。其條件係<條件#8-1>及<條件#8-2>、或者<條件#8-1>或<條件#8-2>成立。
<條件#8-1>
考慮(vp=i,yp=i,sp=i)及(vp=j,yp=j,sp=j)。其中,i=1,2,...,n-1、j=1,2,...,n-1、及i≠j。此時,將依從大到小之順序排列vp=i,yp=i,sp=i的組設為(αp=i,βp=i,γp=i)。其中,αp=i≧βp=i、βp=i≧γp=i。此外,將依從大到小之順序排列vp=j,yp=j,sp=j的組設為(αp=j,βp=j,γp=j)。其中,αp=j≧βp=j、βp=j≧
γp=j。此時,對於全部之i,j(i≠j)成立(αp=i,βp=i,γp=i)≠(αp=j,βp=j,γp=j)。
<條件#8-2>
考慮(vp=i,yp=i,sp=i)及(w,z,0)。其中,i=1,2,...,n-1。此時,將依從大到小之順序排列vp=i,yp=i,sp=i的組設為(αp=i,βp=i,γp=i)。其中,αp=i≧βp=i、βp=i≧γp=i。此外,將依從大到小之順序排列w,z,0的組設為(αp=i,βp=i,0)。其中,αp=i≧βp=i。此時,對於全部之i成立(vp=i,yp=i,sp=i)≠(w,z,0)。
此外,在vp=i≠yp=i、vp=i≠sp=i、yp=i≠sp=i(i=1,2,...,n-1)、w≠z成立時,在唐納(Tanner)圖中可抑制短迴路(1oop)之發生。
在以上之說明中,作為時變周期q(q係比3大之質數)之LDPC-CC的第g奇偶校驗多項式,處理X1(D)、X2(D)、...、Xn-1(D)及P(D)中項數係3的式(38)。另外,在式(38)中,即使X1(D)、X2(D)、...、Xn-1(D)、P(D)之任一個項數為1、2時,也具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為1或2的方法,有以下之方法。在時變周期q時,存在q個滿足0之奇偶校驗多項式,在q個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為1或2。或者,亦可在q個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為1或2,而在q個滿足0之奇偶校驗多項式中,在任一個(q-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為1或2。就X2(D)、
...、Xn-1(D)、P(D)亦同。即使在該情況下,滿足上述敘述之條件,仍為獲得高錯誤修正能力上的重要條件。但是,不需要關於刪減之項的條件。
此外,即使在X1(D)、X2(D)、...、Xn-1(D)、P(D)之任一個項數為4以上的情況下,仍具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為4以上的方法,有以下之方法。在時變周期q時,存在q個滿足0之奇偶校驗多項式,在q個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為4以上。或者,亦可在q個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為4以上,而在q個滿足0之奇偶校驗多項式中,在任一個(q-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為4以上。就X2(D)、...、Xn-1(D)、P(D)亦同。此時,對增加之項不包括上述說明之條件。
[時變周期h(h係比3大之質數以外的整數):式(39)]
其次,考慮時變周期h係比3大之質數以外的整數時之代碼構成方法。
首先,考慮編碼率(n-1)/n、時變周期h(h係比3大之質數以外的整數)之第g(g=0、1、...、h-1)奇偶校驗多項式表示為式(39)的情況。
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+1)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(39)
在式(39)中,a#g,p,1、a#g,p,2為1以上之自然數,
且a#g,p,1≠a#g,p,2成立。此外,b#g,1、b#g,2為1以上之自然數,且b#g,1≠b#g,2成立(g=0、1、2、...、h-2、h-1;p=1、2、...、n-1)。
與以上之說明同樣地,以下記載之<條件#9-1>及<條件#9-2>係LDPC-CC獲得高錯誤修正能力上的重要因素之一。另外,以下之各條件中,“%”表示模數,例如“α%h”表示將α除以h時之餘數。
<條件#9-1>
“a#0,1,1%h=a#1,1,1%h=a#2,1,1%h=a#3,1,1%h=...=a#g,1,1%h=...=a#h-2,1,1%h=a#h-1,1,1%h=vp=1(vp=1:固定值)”
“a#0,2,1%h=a#1,2,1%h=a#2,2,1%h=a#3,2,1%h=...=a#g,2,1%h=...=a#h-2,2,1%h=a#h-1,2,1%h=vp=2(vp=2:固定值)”
“a#0,3,1%h=a#1,3,1%h=a#2,3,1%h=a#3,3,1%h=...=a#g,3,1%h=...=a#h-2,3,1%h=a#h-1,3,1%h=vp=3(vp=3:固定值)”
“a#0,4,1%h=a#1,4,1%h=a#2,4,1%h=a#3,4,1%h=...=a#g,4,1%h=...=a#h-2,4,1%h=a#h-1,4,1%h=vp=4(vp=4:固定值)”
‧
‧
‧
“a#0,k,1%h=a#1,k,1%h=a#2,k,1%h=a#3,k,1%h=...
=a#g,k,1%h=...=a#h-2,k,1%h=a#h-1,k,1%h=vp=k(vp=k:固定值)
(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,1%h=a#1,n-2,1%h=a#2,n-2,1%h=a#3,n-2,1%h=...=a#g,n-2,1%h=...=a#h-2,n-2,1%h=a#h-1,n-2,1%h=vp=n-2(vp=n-2:固定值)”
“a#0,n-1,1%h=a#1,n-1,1%h=a#2,n-1,1%h=a#3,n-1,1%h=...=a#g,n-1,1%h=...=a#h-2,n-1,1%h=a#h-1,n-1,1%h=vp=n-1(vp=n-1:固定值)”
以及
“b#0,1%h=b#1,1%h=b#2,1%h=b#3,1%h=...=b#g,1%h=...=b#h-2,1%h=b#h-1,1%h=w(w:固定值)”
<條件#9-2>
“a#0,1,2%h=a#1,1,2%h=a#2,1,2%h=a#3,1,2%h=...=a#g,1,2%h=...=a#h-2,1,2%h=a#h-1,1,2%h=yp=1(yp=1:固定值)”
“a#0,2,2%h=a#1,2,2%h=a#2,2,2%h=a#3,2,2%h=...=a#g,2,2%h=...=a#h-2,2,2%h=a#h-1,2,2%h=yp=2(yp=2:固定值)”
“a#0,3,2%h=a#1,3,2%h=a#2,3,2%h=a#3,3,2%h=...=a#g,3,2%h=...=a#h-2,3,2%h=a#h-1,3,2%h=yp=3(yp=3:
固定值)”
“a#0,4,2%h=a#1,4,2%h=a#2,4,2%h=a#3,4,2%h=...=a#g,4,2%h=...=a#h-2,4,2%h=a#h-1,4,2%h=yp=4(yp=4:固定值)”
‧
‧
‧
“a#0,k,2%h=a#1,k,2%h=a#2,k,2%h=a#3,k,2%h=...=a#g,k,2%h=...=a#h-2,k,2%h=a#h-1,k,2%h=yp=k(yp=k:固定值)
(因此,成為k=1、2、...、n=1。)”
‧
‧
‧
“a#0,n-2,2%h=a#1,n-2,2%h=a#2,n-2,2%h=a#3,n-2,2%h=...=a#g,n-2,2%h=...=a#h-2,n-2,2%h=a#h-1,n-2,2%h=yp=n-2(yp=n-2:固定值)”
“a#0,n-1,2%h=a#1,n-1,2%h=a#2,n-1,2%h=a#3,n-1,2%h=...=a#g,n-1,2%h=...=a#h-2,n-1,2%h=a#h-1,n-1,2%h=yp=n-1(yp=n-1:固定值)”
以及
“b#0,2%h=b#1,2%h=b#2,2%h=b#3,2%h=...=b#g,2%h=...=b#h-2,2%h=b#h-1,2%h=z(z:固定值)”
再者,如上述之說明,藉由附加<條件
#10-1>或<條件#10-2>,可獲得更高錯誤修正能力。
<條件#10-1>
在<條件#9-1>中,將vp=1、vp=2、vp=3、vp=4、...、vp=k、...、vp=n-2、vp=n-1(k=1、2、...、n-1)及w設定為“1”及“時變周期h之約數以外的自然數”。
<條件#10-2>
在<條件#9-2>中,將yp=1、yp=2、yp=3、yp=4、...、yp=k、...、yp=n-2、yp=n-1(k=1、2、...、n-1)及z設定為“1”及“時變周期h之約數以外的自然數”。
而後,考慮(vp=1,yp=1)、(vp=2,yp=2)、(vp=3,yp=3)、...(vp=k,yp=k)、...、(vp=n-2,yp=n-2)、(vp=n-1,yp=n-1)及(w,z)之組。此處,k=1、2、...、n-1。因而,在<條件#11-1>或<條件#11-2>成立時,可獲得更高錯誤修正能力。
<條件#11-1>
考慮(vp=i,yp=i)及(vp=j,yp=j)。其中,i=1,2,...,n-1、j=1,2,...,n-1、及i≠j。此時,存在(vp=i,yp=i)≠(vp=j,yp=j)及(vp=i,yp=i)≠(yp=j,vp=j)成立之i,j(i≠j)。
<條件#11-2>
考慮(vp=i,yp=i)及(w,z)。其中,i=1,2,...,n-1。此時,存在(vp=i,yp=i)≠(w,z)及(vp=i,yp=i)≠(z,w)成立之i。
此外,藉由進一步嚴格設定<條件#11-1,條件#11-2>之限制條件,具有可生成錯誤修正能力更高之時變周期h(h係比3大之質數以外的整數)的LDPC-CC之可能性。其條件係<條件#12-1>及<條件#12-2>、或者<條件#12-1>或<條件#12-2>成立。
<條件#12-1>
考慮(vp=i,yp=i)及(vp=j,yp=j)。其中,i=1,2,...,n-1、j=1,2,...,n-1、及i≠j。此時,對於全部之i,j(i≠j)成立(vp=i,yp=i)≠(vp=j,yp=j)及(vp=i,yp=i)≠(yp=j,vp=j)。
<條件#12-2>
考慮(vp=i,yp=i)及(w,z)。其中,i=1,2,...,n-1。此時,對於全部之i成立(vp=i,yp=i)≠(w,z)及(vp=i,yp=i)≠(z,w)。
此外,在vp=i≠yp=i(i=1,2,...,n-1)、w≠z成立時,在唐納圖中可抑制短迴路之發生。
在以上之說明中,作為時變周期h(h係比3大之質數以外的整數)之LDPC-CC的第g奇偶校驗多項式,處理X1(D)、X2(D)、...、Xn-1(D)及P(D)之項數係3的式(39)。另外,在式(39)中,即使X1(D)、X2(D)、...、Xn-1(D)、P(D)之任一個項數為1、2時,也具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為1或2的方法,有以下之方法。在時變周期h時,存在h個滿足0之奇偶校驗多項式,在h個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為1或2。或者,亦可在h個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為1或2,而在h個滿足
0之奇偶校驗多項式中,在任一個(h-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為1或2。就X2(D)、...、Xn-1(D)、P(D)亦同。即使在該情況下,滿足上述敘述之條件,仍為獲得高錯誤修正能力上的重要條件。但是,不需要關於刪減之項的條件。
此外,即使在X1(D)、X2(D)、...、Xn-1(D)、P(D)之任一個項數為4以上的情況下,仍具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為4以上的方法,有以下之方法。在時變周期h時,存在h個滿足0之奇偶校驗多項式,在h個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為4以上。或者,亦可在h個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為4以上,而在h個滿足0之奇偶校驗多項式中,在任一個(h-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為4以上。就X2(D)、...、Xn-1(D)、P(D)亦同。此時,對增加之項不包括上述說明之條件。
另外,式(39)係編碼率(n-1)/n、時變周期h(h係比3大之質數以外的整數)之LDPC-CC的(滿足0之)第g奇偶校驗多項式。在該式中,例如在編碼率1/2時,第g奇偶校驗多項式表示為式(40-1)。此外,在編碼率2/3之情況下,第g奇偶校驗多項式表示為式(40-2)。此外,在編碼率3/4之情況下,第g奇偶校驗多項式表示為式(40-3)。此外,在編碼率4/5之情況下,第g奇偶校驗多項式表示為式(40-4)。此外,在編碼率5/6之
情況下,第g奇偶校驗多項式表示為式(40-5)。
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(40-1)
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)
+(D b#g,1+D b#g,2+1)P(D)=0...(40-2)
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+
(D a#g,3,1+D a#g,3,2+1)X 3(D)+(D b#g,1+D b#g,2+1)P(D)=0...(40-3)
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+
(D a#g,3,1+D a#g,3,2+1)X 3(D)+(D a#g,4,1+D a#g,4,2+1)X 4(D)+
(D b#g,1+D b#g,2+1)P(D)=0...(40-4)
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+
(D a#g,3,1+D a#g,3,2+1)X 3(D)+(D a#g,4,1+D a#g,4,2+1)X 4(D)+
(D a#g,5,1+D a#g,5,2+1)X 5(D)+(D b#g,1+D b#g,2+1)P(D)=0...(40-5)
[時變周期h(h係比3大之質數以外的整數):式(41)]
其次,考慮時變周期h(h係比3大之質數以外的整數)之(滿足0之)第g(g=0、1、...、h-1)奇偶校驗多項式表示為式(41)的情況。
(D a#g,1,1+D a#g,1,2+D a#g,1,3)X 1(D)+(D a#g,2,1+D a#g,2,2+Da #g,2,3)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+D a#g,n-1,3)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(41)
在式(41)中,a#g,p,1、a#g,p,2、a#g,p,3為1以上之自然數,且a#g,p,1≠a#g,p,2、a#g,p,1≠a#g,p,3、a#g,p,2≠a#g,p,3成立。此外,b#g,1、b#g,2為1以上之自然數,且b#g,1≠b#g,2成立(g=0、1、2、...、h-2、h-1;p=1、2、...、n-1)。
與以上之說明同樣地,以下記載之<條件
#13-1>、<條件#13-2>及<條件#13-3>係LDPC-CC獲得高錯誤修正能力上的重要因素之一。另外,以下之各條件中,“%”表示模數,例如“α%h”表示將α除以q時之餘數。
<條件#13-1>
“a#0,1,1%h=a#1,1,1%h=a#2,1,1%h=a#3,1,1%h=...=a#g,1,1%h=...=a#h-2,1,1%h=a#h-1,1,1%h=vp=1(vp=1:固定值)”
“a#0,2,1%h=a#1,2,1%h=a#2,2,1%h=a#3,2,1%h=...=a#g,2,1%h=...=a#h-2,2,1%h=a#h-1,2,1%h=vp=2(vp=2:固定值)”
“a#0,3,1%h=a#1,3,1%h=a#2,3,1%h=a#3,3,1%h=...=a#g,3,1%h=...=a#h-2,3,1%h=a#h-1,3,1%h=vp=3(vp=3:固定值)”
“a#0,4,1%h=a#1,4,1%h=a#2,4,1%h=a#3,4,1%h=...=a#g,4,1%h=...=a#h-2,4,1%h=a#h-1,4,1%h=vp=4(vp=4:固定值)”
‧
‧
‧
“a#0,k,1%h=a#1,k,1%h=a#2,k,1%h=a#3,k,1%h=...=a#g,k,1%h=...=a#h-2,k,1%h=a#h-1,k,1%h=vp=k(vp=k:固定值)
(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,1%h=a#1,n-2,1%h=a#2,n-2,1%h=a#3,n-2,1%h=...=a#g,n-2,1%h=...=a#h-2,n-2,1%h=a#h-1,n-2,1%h=vp=n-2(vp=n-2:固定值)”
“a#0,n-1,1%h=a#1,n-1,1%h=a#2,n-1,1%h=a#3,n-1,1%h=...=a#g,n-1,1%h=...=a#h-2,n-1,1%h=a#h-1,n-1,1%h=vp=n-1(vp=n-1:固定值)”
以及
“b#0,1%h=b#1,1%h=b#2,1%h=b#3,1%h=...=b#g,1%h=...=b#h-2,1%h=b#h-1,1%h=w(w:固定值)”
<條件#13-2>
“a#0,1,2%h=a#1,1,2%h=a#2,1,2%h=a#3,1,2%h=...=a#g,1,2%h=...=a#h-2,1,2%h=a#h-1,1,2%h=yp=1(yp=1:固定值)”
“a#0,2,2%h=a#1,2,2%h=a#2,2,2%h=a#3,2,2%h=...=a#g,2,2%h=...=a#h-2,2,2%h=a#h-1,2,2%h=yp=2(yp=2:固定值)”
“a#0,3,2%h=a#1,3,2%h=a#2,3,2%h=a#3,3,2%h=...=a#g,3,2%h=...=a#h-2,3,2%h=a#h-1,3,2%h=yp=3(yp=3:固定值)”
“a#0,4,2%h=a#1,4,2%h=a#2,4,2%h=a#3,4,2%h=...=a#g,4,2%h=...=a#h-2,4,2%h=a#h-1,4,2%h=yp=4(yp=4:固定值)”
‧
‧
‧
“a#0,k,2%h=a#1,k,2%h=a#2,k,2%h=a#3,k,2%h=...=a#g,k,2%h=...=a#h-2,k,2%h=a#h-1,k,2%h=yp=k(yp=k:固定值)
(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,2%h=a#1,n-2,2%h=a#2,n-2,2%h=a#3,n-2,2%h=...=a#g,n-2,2%h=...=a#h-2,n-2,2%h=a#h-1,n-2,2%h=yp=n-2(yp=n-2:固定值)”
“a#0,n-1,2%h=a#1,n-1,2%h=a#2,n-1,2%h=a#3,n-1,2%h=...=a#g,n-1,2%h=...=a#h-2,n-1,2%h=a#h-1,n-1,2%h=yp=n-1(yp=n-1:固定值)”
以及
“b#0,2%h=b#1,2%h=b#2,2%h=b#3,2%h=...=b#g,2%h=...=b#h-2,2%h=b#h-1,2%h=z(z:固定值)”
<條件#13-3>
“a#0,1,3%h=a#1,1,3%h=a#2,1,3%h=a#3,1,3%h=...=a#g,1,3%h=...=a#h-2,1,3%h=a#h-1,1,3%h=sp=1(sp=1:固定值)”
“a#0,2,3%h=a#1,2,3%h=a#2,2,3%h=a#3,2,3%h=...
=a#g,2,3%h=...=a#h-2,2,3%h=a#h-1,2,3%h=sp=2(sp=2:固定值)”
“a#0,3,3%h=a#1,3,3%h=a#2,3,3%h=a#3,3,3%h=...=a#g,3,3%h=...=a#h-2,3,3%h=a#h-1,3,3%h=sp=3(sp=3:固定值)”
“a#0,4,3%h=a#1,4,3%h=a#2,4,3%h=a#3,4,3%h=...=a#g,4,3%h=...=a#h-2,4,3%h=a#h-1,4,3%h=sp=4(sp=4:固定值)”
‧
‧
‧
“a#0,k,3%h=a#1,k,3%h=a#2,k,3%h=a#3,k,3%h=...=a#g,k,3%h=...=a#h-2,k,3%h=a#h-1,k,3%h=sp=k(sp=k:固定值)”
(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,3%h=a#1,n-2,3%h=a#2,n-2,3%h=a#3,n-2,3%h=...=a#g,n-2,3%h=...=a#h-2,n-2,3%h=a#h-1,n-2,3%h=sp=n-2(sp=n-2:固定值)”
“a#0,n-1,3%h=a#1,n-1,3%h=a#2,n-1,3%h=a#3,n-1,3%h=...=a#g,n-1,3%h=...=a#h-2,n-1,3%h=a#h-1,n-1,3%h=sp=n-1(sp=n-1:固定值)”
再者,考慮(vp=1,yp=1,sp=1)、(vp=2,yp=2,sp=2)、(vp=3,yp=3,sp=3)、...(vp=k,yp=k,sp=k)、...、(vp=n-2,yp=n-2,sp=n-2)、(vp=n-1,yp=n-1,sp=n-1)、及(w,z,0)之組。此處,k=1、2、...、n-1。因而,在<條件#14-1>或<條件#14-2>成立時,可獲得高錯誤修正能力。
<條件#14-1>
考慮(vp=i,yp=i,sp=i)及(vp=j,yp=j,sp=j)。其中,i=1,2,...,n-1、j=1,2,...,n-1、及i≠j。此時,將依從大到小之順序排列vp=i,yp=i,sp=i的組設為(αp=i,βp=i,γp=i)。其中,αp=i≧βp=i、βp=i≧γp=i。此外,將依從大到小之順序排列vp=j,yp=j,sp=j的組設為(αp=j,βp=j,γp=j)。其中,αp=j≧βp=j、βp=j≧γp=j。此時,存在(αp=i,βp=i,γp=i)≠(αp=j,βp=j,γp=j)成立之i,j(i≠j)。
<條件#14-2>
考慮(vp=i,yp=i,sp=i)及(w,z,0)。其中,i=1,2,...,n-1。此時,將依從大到小之順序排列vp=i,yp=i,sp=i的組設為(αp=i,βp=i,γp=i)。其中,αp=i≧βp=i、βp=i≧γp=i。此外,將依從大到小之順序排列w,z,0的組設為(αp=i,βp=i,0)。其中,αp=i≧βp=i。此時,存在(vp=i,yp=i,sp=i)≠(w,z,0)成立之i。
此外,藉由進一步嚴格設定<條件#14-1,條件#14-2>之限制條件,具有可生成錯誤修正能力更高之時變周期h(h係比3大之質數以外的整數)的LDPC-CC之可能性。其條件係<條件#15-1>及<條件#15-2>、或者<條件#15-1>或<條件#15-2>成立。
<條件#15-1>
考慮(vp=i,yp=i,sp=i)及(vp=j,yp=j,sp=j)。其中,i=1,2,...,n-1、j=1,2,...,n-1、及i≠j。此時,將依從大到小之順序排列vp=i,yp=i,sp=i的組設為(αp=i,βp=i,γp=i)。其中,αp=i≧βp=i、βp=i≧γp=i。此外,將依從大到小之順序排列vp=j,yp=j,sp=j的組設為(αp=j,βp=j,γp=j)。其中,αp=j≧βp=j、βp=j≧γp=j。此時,對於全部之i,j(i≠j)成立(αp=i,βp=i,γp=i)≠(αp=j,βp=j,γp=j)。
<條件#15-2>
考慮(vp=i,yp=i,sp=i)及(w,z,0)。其中,i=1,2,...,n-1。此時,將依從大到小之順序排列vp=i,yp=i,sp=i的組設為(αp=i,βp=i,γp=i)。其中,αp=i≧βp=i、βp=i≧γp=i。此外,將依從大到小之順序排列w,z,0的組設為(αp=i,βp=i,0)。其中,αp=i≧βp=i。此時,對於全部之i成立(vp=i,yp=i,sp=i)≠(w,z,0)。
此外,在vp=i≠yp=i、vp=i≠sp=i、yp=i≠sp=i(i=1,2,...,n-1)、w≠z成立時,在唐納圖中可抑制短迴路之發生。
在以上之說明中,作為時變周期h(h係比3大之質數以外的整數)之LDPC-CC的第g奇偶校驗多項式,處理X1(D)、X2(D)、...、Xn-1(D)及P(D)中項數係3的式(41)。另外,在式(41)中,即使X1(D)、X2(D)、...、Xn-1(D)、P(D)之任一個項數為1、2時,也具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為1或2的方法,有以下之方法。在時變周期h時,存在h個滿足0之奇偶校
驗多項式,在h個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為1或2。或者,亦可在h個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為1或2,而在h個滿足0之奇偶校驗多項式中,在任一個(h-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為1或2。就X2(D)、...、Xn-1(D)、P(D)亦同。即使在該情況下,滿足上述敘述之條件,仍為獲得高錯誤修正能力上的重要條件。但是,不需要關於刪減之項的條件。
此外,即使在X1(D)、X2(D)、...、Xn-1(D)、P(D)之任一個項數為4以上的情況下,仍具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為4以上的方法,有以下之方法。在時變周期h時,存在h個滿足0之奇偶校驗多項式,在h個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為4以上。或者,亦可在h個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為4以上,而在h個滿足0之奇偶校驗多項式中,在任一個(h-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為4以上。就X2(D)、...、Xn-1(D)、P(D)亦同。此時,對增加之項不包括上述說明之條件。
如上所述,在本實施例中,說明基於時變周期比3大之奇偶校驗多項式的LDPC-CC,特別是說明基於時變周期為比3大之質數的奇偶校驗多項式之LDPC-CC的代碼構成方法。按照本實施例之說明,形成奇偶校驗多項式,藉由
基於該奇偶校驗多項式進行LDPC-CC的編碼,可獲得更高錯誤修正能力。
(第2實施例)
在本實施例中,詳細說明基於第1實施例所述之奇偶校驗多項式的LDPC-CC之編碼方法及編碼器的結構。
作為一個例子,首先考慮編碼率1/2、時變周期3之LDPC-CC。時變周期3之奇偶校驗多項式如下顯示。
(D 2+D 1+1)X 1(D)++(D 3+D 1+1)P(D)=0...(42-0)
(D 3+D 1+1)X 1(D)+(D 2+D 1+1)P(D)=0...(42-1)
(D 3+D 2+1)X 1(D)+(D 3+D 2+1)P(D)=0...(42-2)
此時,P(D)分別如下式求出。
P(D)=(D 2+D 1+1)X 1(D)+(D 3+D 1)P(D)...(43-0)
P(D)=(D 3+D 1+1)X 1(D)+(D 2+D 1)P(D)...(43-1)
P(D)=(D 3+D 2+1)X 1(D)+(D 3+D 2)P(D)...(43-2)
而後,將式(43-0)~(43-2)分別如下地表示。
P[i]=X 1[i]⊕X 1[i-1]⊕X 1[i-2]⊕P[i-1]⊕P[i-3]...(44-0)
P[i]=X 1[i]⊕X 1[i-1]⊕X 1[i-3]⊕P[i-1]⊕P[i-2]...(44-1)
P[i]=X 1[i]⊕X 1[i-2]⊕X 1[i-3]⊕P[i-2]⊕P[i-3]...(44-2)
其中,⊕表示互斥或。
此時,第15A圖顯示相當於式(44-0)之電路,第15B圖顯示相當於式(44-1)之電路,第
15C圖顯示相當於式(44-2)之電路。
而後,在時刻i=3k時,藉由式(43-0),換言之,藉由相當於式(44-0)之第15A圖所示的電路,求出時刻i之奇偶校驗位元。在時刻i=3k+1時,藉由式(43-1),換言之,藉由相當於式(44-1)之第15B圖所示的電路,求出時刻i之奇偶校驗位元。在時刻i=3k+2時,藉由式(43-2),換言之,藉由相當於式(44-2)之第15C圖所示的電路,求出時刻i之奇偶校驗位元。因此,編碼器可採用與第9圖同樣之結構。
在時變周期並非3,且編碼率為(n-1)/n時,亦與上述同樣地可進行編碼。例如,由於時變周期q、編碼率(n-1)/n之LDPC-CC的第g(g=0、1、...、q-1)奇偶校驗多項式係以式(36)表示,因此如下表示P(D)。其中,q不限於質數。
P(D)=(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+1)X n-1(D)+(D b#g,1+D b#g,2)P(D)...(45)
而後,若將式(45)與式(44-0)~(44-2)同樣地表示,則可如下表示。
其中,⊕表示互斥或。
此處,Xr[i](r=1,2,...,n-1)表示時刻i之資訊位元,P[i]表示時刻i之奇偶校驗位元。
因此,在時刻i,於i%q=k時,在式(45)、式(46)中,使用在式(45)、式(46)之g中代入k的式,可求出時刻i之奇偶校驗位元。
另外,因為本發明中之LDPC-CC係迴旋碼之一種,所以為了確保在資訊位元的解碼時之可靠度,需要終止(termination)或咬尾(tail-biting)。在本實施例中,考慮進行終止時(稱為“Information-zero-termination”或簡稱為“零終止(Zero-termination)”)。
第16圖係用於說明編碼率(n-1)/n之LDPC-CC中的“資訊零終止(Information-zero-termination)”之圖。將在時刻i(i=0、1、2、3、...、s)之資訊位元X1、X2、...、Xn-1及奇偶校驗位元P分別作為X1,i、X2,i、...、Xn-1,i及奇偶校驗位元Pi。而後,如第16圖所示,Xn-1,s係欲發送之資訊的最後位元。
若編碼器僅到時刻s為止進行編碼,編碼側之發送裝置向解碼側之接收裝置僅傳送到Ps為止時,則在解碼器中資訊位元之接收品質大為惡化。為了解決該問題,將最後之資訊位元Xn-1,s以後的資訊位元(稱為“虛擬之資訊位元”)假設為“0”進行編碼,生成奇偶校驗位元(1603)。
具體而言,如第16圖所示,編碼器將X1,k、X2,k、...、Xn-1,k(k=t1、t2、...、tm)設為
“0”進行編碼,獲得Pt1、Pt2、...、Ptm。而後,編碼側之發送裝置發送在時刻s之X1,s、X2,s、...、Xn-1,s、Ps後,發送Pt1、Pt2、...、Ptm。解碼器在時刻s以後,利用瞭解虛擬之資訊位元係“0”來進行解碼。
在以“Information-zero-termination”為例之終止中,例如在第9圖之LDPC-CC編碼器100中,將暫存器之初始狀態設為“0”進行編碼。作為另一個解釋,在從時刻i=0進行編碼時,例如在式(46)中z比0小時,將X1[z]、X2[z]、...、Xn-1[z]、P[z]作為“0”而進行編碼。
在將式(36)之子矩陣(向量)設為Hg時,第g子矩陣可如下式表示。
此處,n個連續之“1”相當於式(36)之各式中的X1(D)、X2(D)、...Xn1-1(D)及P(D)之項。
因而,在使用終止時,式(36)表示之編碼率(n-1)/n的時變周期q之LDPC-CC的校驗矩陣如第17圖表示。第17圖具有與第5圖同樣之結構。另外,在後述之第3實施例中,說明咬尾之校驗矩陣的詳細結構。
如第17圖所示,在奇偶校驗矩陣H中,成為下述結構,即在第i行和第i+1行之間子矩陣向右移位了n
列(參照第17圖)。但是,比第1列左方的元素(第17圖之例中係H’1)並未反映於校驗矩陣(參照第5圖及第17圖)。另外,若將發送向量u設為u=(X1,0、X2,0、...、Xn-1,0、P0、X1,1、X2,1、...、Xn-1,1、P1、...、X1,k、X2,k、...、Xn-1,k、Pk、...)T,則Hu=0成立。
如上所述,編碼器藉由輸入時刻i之資訊位元Xr[i](r=1,2,...,n-1),使用式(46),如上所述的生成時刻i之奇偶校驗位元P[i],並輸出奇偶校驗位元[i],可進行第1實施例所述之LDPC-CC的編碼。
(第3實施例)
在本實施例中,詳細說明基於在第1實施例所述之奇偶校驗多項式的LDPC-CC中,進行記載於非專利文獻10、11之簡單的咬尾時,用於獲得更高錯誤修正能力之代碼構成方法。
在第1實施例中,說明了以式(36)表示時變周期q(q係比3大之質數)、編碼率(n-1)/n之LDPC-CC的第g(g=0、1、...、q-1)奇偶校驗多項式之情況。式(36)在X1(D)、X2(D)、...、Xn-1(D)及P(D)中,項數係3,在第1實施例中,詳述在該情況下用於獲得高錯誤修正能力之代碼構成方法(限制條件)。此外,在第1實施例中,已指出即使在X1(D)、X2(D)、...、Xn-1(D)、P(D)之任一個項數為1、2時,仍具有可獲得高
錯誤修正能力之可能性。
此處,將P(D)之項設為1時,由於成為前饋之迴旋碼(LDPC-CC),因此基於非專利文獻10、11,可簡單地進行咬尾。在本實施例中,詳細說明這一點。
在時變周期q、編碼率(n-1)/n之LDPC-CC的第g(g=0、1、...、q-1)之奇偶校驗多項式(36)中,於P(D)之項為1時,第g奇偶校驗多項式表示為式(48)。
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+1)X n-1(D)+P(D)=0...(48)
另外,在本實施例中,時變周期q不限於3以上之質數。但是,遵守第1實施例所述之限制條件。但是,在P(D)中,不包括關於刪減之項的條件。
從式(48),如下表示P(D)。
P(D)=(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+1)X n-1(D)...(49)
而後,若將式(49)與式(44-0)~(44-2)同樣地表示,則可如下表示。
其中,⊕表示互斥或。
因此,在時刻i,於i%q=k時,在式(49)、式(50)中,使用在式(49)、式(50)之g中代入k的式,可求出時刻i之奇偶校驗位元。但是,就進行咬尾時之詳細動作於後述。
其次,詳細說明對式(49)所定義之時變周期q、編碼率(n-1)/n的LDPC-CC進行咬尾時之校驗矩陣的結構及區塊大小(block size)。
在非專利文獻12中,記載有在時變LDPC-CC中進行咬尾時之奇偶校驗矩陣的一般式。式(51)係進行記載於非專利文獻12之咬尾時的奇偶校驗矩陣。
在式(51)中,H係奇偶校驗矩陣,HT係syndrome former。此外,HT i(t)(i=0,1,...,Ms)係c.(c-b)之子矩陣,Ms係記憶體大小(memory size)。
但是,在非專利文獻12中,並未顯示
奇偶校驗矩陣之具體代碼,此外亦未記載用於獲得高錯誤修正能力之代碼構成方法(限制條件)。
以下,詳細說明用於即使對式(49)所定義之時變周期q、編碼率(n-1)/n的LDPC-CC進行咬尾時,也獲得更高錯誤修正能力之代碼構成方法(限制條件)。
為了在式(49)所定義之時變周期q、編碼率(n-1)/n的LDPC-CC中獲得更高錯誤修正能力,在解碼時必要之奇偶校驗矩陣H中,以下之條件是重要的。
<條件#16>
.奇偶校驗矩陣之行數係q之倍數。
.因此,奇偶校驗矩陣之列數係n×q之倍數。換言之,解碼時必要之(例如)對數似然比係n×q之倍數的位元部分。
但是,在上述<條件#16>中,必要之時變周期q、編碼率(n-1)/n的LDPC-CC之奇偶校驗多項式並非限於式(48),亦可為式(36)、式(38)等之奇偶校驗多項式。此外,在式(38)中,X1(D)、X2(D)、...Xn-1(D)及P(D)中,各項數係3,但並非限於此。此外,時變周期q亦可為2以上之任何值。
此處,討論<條件#16>。
將在時刻i之資訊位元X1、X2、...、
Xn-1、及奇偶校驗位元P表示為X1,i、X2,i、...、Xn-1,i、Pi。於是,為了滿足<條件#16>,設為i=1、2、3、...、q、...、q×(N-1)+1、q×(N-1)+2、q×(N-1)+3、...、q×N進行咬尾。
另外,此時,發送序列u為u=(X1,1、X2,1、...、Xn-1,1、P0、X1,2、X2,2、...、Xn-1,2、P2、...、X1,k、X2,k、...、Xn-1,k、Pk、...、X1,q×N、X2,q×N、...、Xn-1,q×N、Pq×N)T,且Hu=0成立。使用第18A圖及第18B圖,說明此時之奇偶校驗矩陣的結構。
在將式(48)之子矩陣(向量)設為Hg時,第g子矩陣可如下式表示。
此處,n個連續之“1”相當於式(48)之各式中的X1(D)、X2(D)、...Xn-1(D)及P(D)之項。
在第18A圖顯示對應於上述定義之發送序列u的奇偶校驗矩陣中的、時刻q×N-1(1803)、時刻q×N(1804)附近之奇偶校驗矩陣。如第18A圖所示,在奇偶校驗矩陣H中,成為下述結構,即在第i行和第i+1行之間子矩陣向右移位了n列(參照第18A圖)。
在第18A圖中,行1801表示奇偶校驗矩陣之q×N行(最後之行)。在滿足<條件#16>
時,行1801相當於第q-1奇偶校驗多項式。此外,行1802表示奇偶校驗矩陣之q×N-1行。在滿足<條件#16>時,行1802相當於第q-2奇偶校驗多項式。
此外,列群1804表示相當於時刻q×N之列群。另外,在列群1804中,按照X1,q×N、X2,q×N、...、Xn-1,q×N、Pq×N之順序排列發送序列。列群1803表示相當於時刻q×N-1之列群。另外,在列群1803中,按照X1,q×N-1、X2,q×N-1、...、Xn-1,q×N-1、Pq×N-1之順序排列發送序列。
其次,替換發送序列之順序,設為u=(...、X1,q×N-1、X2,q×N-1、...、Xn-1,q×N-1、Pq×N-1、X1,q×N、X2,q×N、...、Xn-1,q×N、Pq×N、X1,0、X2,1、...、Xn-1,1、P1、X1,2、X2,2、...、Xn-1,2、P2、...)T。第18B圖顯示對應於發送序列u之奇偶校驗矩陣中的、時刻q×N-1(1803)、時刻q×N(1804)、時刻1(1807)、時刻2(1808)附近之奇偶校驗矩陣。
如第18B圖所示,在奇偶校驗矩陣H中,成為下述結構,即在第i行和第i+1行之間子矩陣向右移位了n列。此外,如第18A圖所示,在表示時刻q×N-1(1803)、時刻q×N(1804)附近之奇偶校驗矩陣時,列1805為相當於第q×N×n列之列,列1806為相當於第1列之列。
列群1803表示相當於時刻q×N-1之列
群,列群1803按照X1,q×N-1、X2,q×N-1、...、Xn-1,q×N-1、Pq×N-1之順序排列。列群1804表示相當於時刻q×N之列群,列群1804按照X1,q×N、X2,q×N、...、Xn-1,q×N、Pq×N之順序排列。列群1807表示相當於時刻1之列群,列群1807按照X1,1、X2,1、...、Xn-1,1、P1之順序排列。列群1808表示相當於時刻2之列群,列群1808按照X1,2、X2,2、...、Xn-1,2、P2之順序排列。
如第18A圖所示,在表示時刻q×N-1(1803)、時刻q×N(1804)附近之奇偶校驗矩陣時,行1811為相當於第q×N行之行,行1812為相當於第1行之行。
此時,第18B圖所示之奇偶校驗矩陣的一部分,亦即,比列邊界1813靠左且比行邊界1814下方之部分,成為進行咬尾時之特徵部分。而後,可知該特徵部分之結構成為與式(51)同樣之結構。
在奇偶校驗矩陣滿足<條件#16>之情況下,將奇偶校驗矩陣如第18A圖所示地表示時,奇偶校驗矩陣從相當於第0個滿足0之奇偶校驗多項式的行開始,至相當於第q-1個滿足0之奇偶校驗多項式的行結束。這一點在獲得更高錯誤修正能力上是重要的。
在第1實施例中說明之時變LDPC-CC
係在唐納圖中長度短之循環(cycle of length)數量少的代碼。並且,在第1實施例中,顯示用於生成唐納圖中長度短之循環數量少的代碼之條件。此處,在進行咬尾時,為了使唐納圖中長度短之循環數量變少,奇偶校驗矩陣之行數為q之倍數(<條件#16>)是重要的。此時,在奇偶校驗矩陣之行數為q之倍數的情況下,使用所有時變周期q之奇偶校驗多項式。因而,如第1實施例中說明,藉由將奇偶校驗多項式設為唐納圖中長度短之循環數量變少的代碼,在進行咬尾時,亦可使唐納圖中長度短之循環數量變少。如此,在進行咬尾時,也為了使在唐納圖中長度短之循環數量變少,<條件#16>成為重要之要件。
但是,在通訊系統中進行咬尾時,為了對通訊系統中要求之區塊長度(或資訊長度)滿足<條件#16>,有時需要費事。舉例說明這一點。
第19圖係通訊系統之簡圖。第19圖之通訊系統具有編碼側之發送裝置1910及解碼側之接收裝置1920。
編碼器1911輸入資訊進行編碼,並生成發送序列而輸出。而後,調變單元1912輸入發送序列,進行映射、正交調變、頻率變換及放大等規定之處理,並輸出發送信號。發送信號經由通訊媒體(無線、電力線、光等)而送達接收
裝置1920之接收單元1921。
接收單元1921輸入接收信號,進行放大、頻率變換、正交解調、通道估測及解映射等之處理,並輸出基帶信號及通道估測信號。
對數似然比生成單元1922輸入基帶信號及通道估測信號,生成位元單位之對數似然比,並輸出對數似然比信號。
解碼器1923輸入對數似然比信號,此處特別進行使用BP解碼之重複解碼,並輸出估測發送序列或(及)估測資訊序列。
例如,考慮編碼率1/2、時變周期11之LDPC-CC。此時,將以進行咬尾為前提而設定之資訊長度設為16384。將其資訊位元設為X1,1、X1,2、X1,3、...、X1,16384。而後,不花任何功夫求出奇偶校驗位元時,即求出P1、P2、P,3、...、P16384。
但是,即使對發送序列u=(X1,1、P1、X1,2、P2、...X1,16384、P16384)生成奇偶校驗矩陣,仍不滿足<條件#16>。因此,作為發送序列,僅追加X1,16385、X1,16386、X1,16387、X1,16388、X1,16389,編碼器1911求出P16385、P16386、P16387、P16388、P16389即可。
此時,在編碼器1911中,例如設定為X1,16385=0、X1,16386=0、X1,16387=0、X1,16388=0、
X1,16389=0,進行編碼,而求出P16385、P16386、P16387、P16388、P16389。但是,在編碼器1911與解碼器1923中,共享設定為X1,16385=0、X1,16386=0、X1,16387=0、X1,16388=0、X1,16389=0之約定時,無須發送X1,16385、X1,16386、X1,16387、X1,16388、X1,16389。
因此,編碼器1911輸入資訊序列X=(X1,1、X1,2、X1,3、...、X1,16384、X1,16385、X1,16386、X1,16387、X1,16388、X1,16389)=(X1,1、X1,2、X1,3、...、X1,16384、0、0、0、0、0),而獲得序列(X1,1、P1、X1,2、P2、...X1,16384、P16384、X1,16385、P16385、X1,16386、P16386、X1,16387、P16387、X1,16388、P16388、X1,16389、P16389)=(X1,1、P1、X1,2、P2、...X1,16384、P16384、0、P16385、0、P16386、0、P16387、0、P16388、0、P16389)。
而後,發送裝置1910刪減在編碼器1911與解碼器1923之間已知的“0”,作為發送序列而發送(X1,1、P1、X1,2、P2、...X1,16384、P16384、P16385、P16386、P16387、P16388、P16389)。
在接收裝置1920中,獲得每個發送序列之例如對數似然比LLR(X1,1)、LLR(P1)、LLR(X1,2)、LLR(P2)、...LLR(X1,16384)、LLR(P16384)、LLR(P16385)、LLR(P16386)、LLR(P16387)、LLR(P16388)、LLR(P16389)。
而後,接收裝置1920生成未從發送裝置1910發送之“0”的值之X1,16385、X1,16386、X1,16387、X1,16388、X1,16389的對數似然比LLR(X1,16385)=LLR(0)、LLR(X1,16386)=LLR(0)、LLR(X1,16387)=LLR(0)、LLR(X1,16388)=LLR(0)、LLR(X1,16389)=LLR(0)。由於接收裝置1920獲得LLR(X1,1)、LLR(P1)、LLR(X1,2)、LLR(P2)、...LLR(X1,16384)、LLR(P16384)、LLR(X1,16385)=LLR(0)、LLR(P16385)、LLR(X1,16386)=LLR(0)、LLR(P16386)、LLR(X1,16387)=LLR(0)、LLR(P16387)、LLR(X1,16388)=LLR(0)、LLR(P16388)、LLR(X1,16389)=LLR(0)、LLR(P16389),因此,藉由使用此等對數似然比及編碼率1/2、時變周期11之LDPC-CC的16389×32778之奇偶校驗矩陣進行解碼,獲得估測發送序列或(及)估測資訊序列。作為解碼方法,可以利用如非專利文獻4、非專利文獻5、非專利文獻6所示的BP(Belief Propagation)(可靠度傳遞)解碼、近似於BP解碼的min-sum(最小和)解碼、offset BP解碼、Normalized BP解碼、shuffled BP解碼等可靠度傳遞的解碼。
由該例可知,在編碼率(n-1)/n、時變周期q之LDPC-CC中進行咬尾時,在接收裝置1920中,使用滿足<條件#16>之奇偶校驗矩陣進行解
碼。因此,解碼器1923就奇偶校驗矩陣保有(行)×(列)=(q×M)×(q×n×M)之奇偶校驗矩陣(M係自然數)。
在對應於此之編碼器1911中,編碼所需之資訊位元數為q×(n-1)×M。藉由此等資訊位元求出q×M位元之奇偶校驗位元。
此時,在輸入編碼器1911之資訊位元數比q×(n-1)×M位元少時,在編碼器1911中,以資訊位元數為q×(n-1)×M位元之方式,插入在發送接收裝置(編碼器1911及解碼器1923)之間已知的位元(例如“0”(亦可為“1”))。而後,編碼器1911求出q×M位元之奇偶校驗位元。此時,發送裝置1910發送去除了插入之已知位元的資訊位元及求出之奇偶校驗位元。另外,亦可發送已知之位元,並總是發送q×(n-1)×M位元之資訊位元及q×M位元之奇偶校驗位元,但在該情況下,導致相當於已知位元發送之傳輸速率降低。
其次,說明在藉由式(48)之奇偶校驗多項式所定義之編碼率(n-1)/n、時變周期q的LDPC-CC中進行咬尾時的編碼方法。藉由式(48)之奇偶校驗多項式所定義的編碼率(n-1)/n、時變周期q之LDPC-CC係前饋之迴旋碼的一種。因此,可進行非專利文獻10、非專利文獻11中記載之咬尾。因此,以下說明進行非專利文獻10、
非專利文獻11中記載之咬尾時的編碼方法之步驟概要。
步驟如下。
<步驟1>
例如,在編碼器1911採用與圖9同樣之結構時,將各暫存器(省略標號)之初始值設為“0”。換言之,在式(50)中,於時刻i(i=1、2、...)、(i-1)%q=k時,設為g=k,而求出時刻i之奇偶校驗位元。而後,在式(50)之X1[z]、X2[z]、...、Xn-1[z]、P[z]中,z比1小時,將此等設為“0”進行編碼。而後,編碼器1911求出至最後之奇偶校驗位元。而後,保持此時的編碼器1911之各暫存器的狀態。
<步驟2>
在步驟1中,基於保持於編碼器1911之各暫存器的狀態(因此,在式(50)之X1[z]、X2[z]、...、Xn-1[z]、P[z]中,於z比1小時,使用在<步驟1>中獲得之值。),再度從時刻i=1進行編碼,求出奇偶校驗位元。
此時獲得之奇偶校驗位元及資訊位元成為進行咬尾時之編碼序列。
另外,在本實施例中,以式(48)所定義之時變周期q、編碼率(n-1)/n的LDPC-CC為例進行了說明。式(48)在X1(D)、X2(D)、...、Xn-1(D)
中項數係3。但是,項數不限於3,在式(48)中,即使X1(D)、X2(D)、...、Xn-1(D)之任一個項數為1、2時,仍具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為1或2的方法,有以下之方法。在時變周期q時,存在q個滿足0之奇偶校驗多項式,在q個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為1或2。或者,亦可在q個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為1或2,而在q個滿足0之奇偶校驗多項式中,在任一個(q-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為1或2。就X2(D)、...、Xn-1(D)亦同。即使在該情況下,滿足第1實施例所述之條件,仍為獲得高錯誤修正能力上的重要條件。但是,不需要關於刪減之項的條件。
此外,即使在X1(D)、X2(D)、...、Xn-1(D)之任一個項數為4以上的情況下,仍具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為4以上的方法,有以下之方法。在時變周期q時,存在q個滿足0之奇偶校驗多項式,在q個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為4以上。或者,亦可在q個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為4以上,而在q個滿足0之奇偶校驗多項式中,在任一個(q-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為4以上。就X2(D)、...、Xn-1(D)亦同。此時,對增加之項不包括上述說明之條件。
此外,即使對將時變周期q、編碼率(n-1)/n之LDPC-CC的第g(g=0、1、...、q-1)奇偶校驗多項式如式(53)表示的代碼,仍可實施本實施例中之咬尾。
(D a#g,1,1+D a#g,1,2+D a#g,1,3)X 1(D)+(D a#g,2,1+D a#g,2,2+D a#g,2,3)X 2(D)+…
+(D a#g,n-1,1+D a#g,n-1,2+D a#g,n-1,3)X n-1(D)+P(D)=0
...(53)
其中,遵守第1實施例所述之限制條件。但是,在P(D)中,不包括關於刪減之項的條件。
從式(53),如下表示P(D)。
P(D)=(D a#g,1,1+D a#g,1,2+D a#g,1,3)X 1(D)+(D a#g,2,1+D a#g,2,2+D a#g,2,3)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+D a#g,n-1,3)X n-1(D)...(54)
而後,若將式(54)與式(44-0)~(44-2)同樣地表示,則可如下表示。
其中,♁表示互斥或。
另外,即使在式(53)之X1(D)、X2(D)、...、Xn-1(D)之任一個項數為1、2時,也具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為1或2的方法,有以下之方法。在時變周期q時,存在q個滿足0之奇偶校驗多項式,在q個滿足0之奇偶校驗多項式全部中,將X1(D)
之項數設為1或2。或者,亦可在q個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為1或2,而在q個滿足0之奇偶校驗多項式中,在任一個(q-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為1或2。就X2(D)、...、Xn-1(D)亦同。即使在該情況下,滿足第1實施例所述之條件,仍為獲得高錯誤修正能力上的重要條件。但是,不需要關於刪減之項的條件。
此外,即使在X1(D)、X2(D)、...、Xn-1(D)之任一個項數為4以上的情況下,仍具有可獲得高錯誤修正能力之可能性。例如,作為將X1(D)之項數設為4以上的方法,有以下之方法。在時變周期q時,存在q個滿足0之奇偶校驗多項式,在q個滿足0之奇偶校驗多項式全部中,將X1(D)之項數設為4以上。或者,亦可在q個滿足0之奇偶校驗多項式全部中,不將X1(D)之項數設為4以上,而在q個滿足0之奇偶校驗多項式中,在任一個(q-1個以下)滿足0之奇偶校驗多項式中,將X1(D)之項數設為4以上。就X2(D)、...、Xn-1(D)亦同。此時,對增加之項不包括上述說明之條件。此外,即使在式(53)所定義之LDPC-CC中,使用上述之步驟,仍可獲得進行咬尾時之編碼序列。
如上所述,即使藉由編碼器1911及解碼器1923在第1實施例所述之LDPC-CC中使用行數為時變周期q之倍數的奇偶校驗矩陣,進行簡單之咬尾時,仍可獲得高錯誤修正能力。
(第4實施例)
在本實施例中,再度說明基於奇偶校驗多項式的、編碼率R=(n-1)/n之時變LDPC-CC。將X1,X2,...,Xn-1之資訊位元及奇偶校驗位元P在時刻j的位元,分別表示為X1,j,X2,j,...,Xn-1,j及Pj。而後,將在時刻j之向量uj表示為uj=(X1,j,X2,j,...,Xn-1,j,Pj)。此外,將編碼序列表示為u=(u0,u1,...,uj,...)T。將D設為延遲運算子時,資訊位元X1,X2,...,Xn-1之多項式表示為X1(D),X2(D),...,Xn-1(D),奇偶校驗位元P之多項式表示為P(D)。此時,考慮以式(56)表示之滿足0的奇偶校驗多項式。
在式(56)中,ap,q(p=1,2,...,n-1;q=1,2,...,rp)及bs(s=1,2,...,ε)為自然數。此外,對y,z=1,2,...,rp、y≠z之滿足ap,y≠ap,z。此外,對y,z=1,2,...,ε、y≠z之滿足by≠bz。此處,係全稱量詞(universal quantifier)。
為了生成編碼率R=(n-1)/n、時變周期m之LDPC-CC,準備基於式(56)之奇偶校驗多項
式。此時,將第i(i=0,1,...,m-1)奇偶校驗多項式表示為如式(57)。
A X1,i (D)X 1(D)+A X2,i (D)X 2(D)+…
+A Xn-1,i (D)X n-1(D)+B i (D)P(D)=0...(57)
在式(57)中,將AXδ,i(D)(δ=1,2,...,n-1)及Bi(D)之D的最大次數分別表示為ΓXδ,i及ΓP,i。而後,將ΓXδ,i及ΓP,i之最大值設為Γi。而後,將Γi(i=0,1,...,m-1)之最大值設為Γ。考慮編碼序列u時,藉由使用Γ,相當於第i奇偶校驗多項式之向量hi表示為如式(58)。
h i =[ h i,Γ, h i,Γ-1,…, h i,1, h i,0]...(58)
在式(58)中,hi,v(v=0,1,...,Γ)係1×n之向量,且表示為如式(59)。
h i,v =[α i,v,X1,α i,v,X2,…,α i,v,Xn-1,β i,v ]...(59)
此因,式(57)之奇偶校驗多項式具有αi,v,XwDvXw(D)及βi,vDvP(D)(w=1,2,...,n-1,且αi,v,Xw,βi,v [0,1])。此時,由於式(57)之滿足0的奇偶校驗多項式具有D0X1(D),D0X2(D),...,D0Xn-1(D)及D0P(D),因此滿足式(60)。
藉由使用式(58)、式(59)及式(60),基於編碼率R=(n-1)/n、時變周期m之奇偶校驗多項
式的LDPC-CC之校驗矩陣表示為如式(61)。
(第5實施例)
在本實施例中,說明將第1實施例所述之時變LDPC-CC適用於消失修正方式的情況。其中,LDPC-CC之時變周期亦可為時變周期2、3、4。
例如,第20圖顯示利用LDPC碼之消失修正編碼的通訊系統之概念圖。在第20圖中,在編碼側之通訊裝置中,對發送之資訊封包1~4進行LDPC編碼而生成奇偶封包(parity packet)a,b。高層處理單元將資訊封包中附加奇偶封包之編碼封包輸出至低層(第20圖之例子中,係實體層(PHY:Physical Layer)),低層之實體層處理單元將編碼封包變換成可以通訊路徑上發送之形式,輸出至通訊路徑。第20圖係通訊路徑為無線通訊路徑時之例。
在解碼側之通訊裝置中,由低層之實體層處理單元進行接收處理。此時,假設為在低層發生位元錯誤。因該位元錯誤,有在高層無法將包含相應之位元的封包正確解碼,而發生封包消
失的情況。在第20圖之例中,顯示資訊封包3消失的情況。高層處理單元藉由對接收之封包串列(packet train)實施LDPC解碼處理,而對消失之資訊封包3進行解碼。作為LDPC解碼,使用了利用可靠度傳遞(BP:Belief Propagation)進行解碼之和積(Sum-product)解碼或是高斯消去法(Gaussian elimination)等。
第21圖係上述通訊系統之全體結構圖。在第21圖中,通訊系統具有編碼側之通訊裝置2110、通訊路徑2120及解碼側之通訊裝置2130。
編碼側之通訊裝置2110具有消失修正編碼相關處理單元2112、錯誤修正編碼單元2113及發送裝置2114。
解碼側之通訊裝置2130具有接收裝置2131、錯誤修正解碼單元2132及消失修正解碼相關處理單元2133。
通訊路徑2120顯示從編碼側之通訊裝置2110的發送裝置2114發送之信號,被解碼側之通訊裝置2130的接收裝置2131接收為止而通過的路徑。作為通訊路徑2120,可使用乙太網路(Ethernet)(註冊商標)、電力線、金屬電纜、光纖、無線、光(可見光、紅外線等)或是組合此等者。
錯誤修正編碼單元2113為了修正因通訊路徑2120發生之錯誤,除消失修正碼之外,還導入實體層(實體Layer)中之錯誤修正碼。因此,在錯誤修正解碼單元2132中,進行在實體層之錯誤修正碼的解碼。因而,實施消失修正碼/解碼之層與進行錯誤修正碼之層(換言之,係實體層)係不同之層(Layer),在實體層之錯誤修正解碼中,進行軟判定解碼,在消失修正之解碼中,進行將消失位元復原的作業。
第22圖係顯示消失修正編碼相關處理單元2112之內部結構的圖。使用第22圖,說明消失修正編碼相關處理單元2112中之消失修正編碼方法。
封包生成單元2211輸入資訊2241,生成資訊封包2243,並將資訊封包2243輸出至重排單元2215。以下,作為一個例子,說明資訊封包2243由資訊封包#1~#n構成之情況。
重排單元2215輸入資訊封包2243(此處係資訊封包#1~#n),將資訊之順序重排,而輸出重排後之資訊2245。
消失修正編碼器(奇偶封包生成單元)2216輸入重排後之資訊2245,並對資訊2245例如進行LDPC-CC(low-density parity-check convolutional code,低密度奇偶校驗迴旋碼)之編碼
而生成奇偶校驗位元。消失修正編碼器(奇偶封包生成單元)2216僅提取所生成之奇偶(parity)部分,並從提取之奇偶部分(儲存奇偶,進行重排)生成奇偶封包2247而輸出。此時,對資訊封包#1~#n生成奇偶封包#1~#m時,奇偶封包2247由奇偶封包#1~#m構成。
錯誤檢測碼附加單元2217輸入資訊封包2243(資訊封包#1~#n)及奇偶封包2247(奇偶封包#1~#m)。錯誤檢測碼附加單元2217對資訊封包2243(資訊封包#1~#n)及奇偶封包2247(奇偶封包#1~#m)附加錯誤檢測碼例如附加CRC。錯誤檢測碼附加單元2217輸出附加CRC後之資訊封包及奇偶封包2249。因此,附加CRC後之資訊封包及奇偶封包2249由附加CRC後之資訊封包#1~#n及附加CRC後之奇偶封包#1~#m構成。
另外,第23圖係顯示消失修正編碼相關處理單元2112之另一個內部結構的圖。第23圖所示之消失修正編碼相關處理單元2312進行與第22圖所示之消失修正編碼相關處理單元2112不同的消失修正編碼方法。消失修正編碼單元2314不區分資訊封包與奇偶封包,將資訊位元及奇偶校驗位元視為資料而構成封包#1~#n+m。但是,在構成封包時,消失修正編碼單元2314將資訊及奇偶
暫時儲存於內部之記憶體(省略圖示)中,其後進行重排,而構成封包。而後,錯誤檢測碼附加單元2317在此等封包中附加錯誤檢測碼,例如附加CRC,而輸出附加CRC後之封包#1~#n+m。
第24圖係顯示消失修正解碼相關處理單元2433之內部結構的圖。使用第24圖,說明消失修正解碼相關處理單元2433中之消失修正解碼方法。
錯誤檢測單元2435輸入實體層中之錯誤修正碼的解碼後的封包2451,例如藉由CRC進行錯誤檢測。此時,實體層中之錯誤修正碼的解碼後的封包2451由解碼後之資訊封包#1~#n及解碼後之奇偶封包#1~#m構成。錯誤檢測結果,例如,如第24圖所示,解碼後之資訊封包及解碼後之奇偶封包中存在損失封包時,錯誤檢測單元2435在不發生封包損失之資訊封包及奇偶封包上加註封包編號,而作為封包2453輸出。
消失修正解碼器2436輸入封包2453(不發生封包損失之資訊封包(加註封包編號)及奇偶封包(加註封包編號))。消失修正解碼器2436對封包2453(進行重排之後)進行消失修正碼解碼,而將資訊封包2455(資訊封包#1~#n)解碼。另外,在藉由第23圖所示之消失修正編碼相關處理單元2312進行編碼之情況下,在消失修正解碼器2436中輸入未區分資訊封包與奇偶封包
之封包,而進行消失修正解碼。
另外,在考慮兼顧傳輸效率之提高與消失修正能力之提高時,期望根據通訊品質,可變更消失修正碼中之編碼率。第25圖顯示根據通訊品質,可變更消失修正碼之編碼率的消失修正編碼器2560之結構例。
第1消失修正編碼器2561係編碼率1/2之消失修正碼的編碼器。另外,第2消失修正編碼器2562係編碼率2/3之消失修正碼的編碼器。另外,第3消失修正編碼器2563係編碼率3/4之消失修正碼的編碼器。
第1消失修正編碼器2561輸入資訊2571及控制信號2572,控制信號2572指定編碼率1/2時進行編碼,並將消失修正編碼後之資料2573輸出至選擇單元2564。同樣地,第2消失修正編碼器2562輸入資訊2571及控制信號2572,控制信號2572指定編碼率2/3時進行編碼,並將消失修正編碼後之資料2574輸出至選擇單元2564。同樣地,第3消失修正編碼器2563輸入資訊2571及控制信號2572,控制信號2572指定編碼率3/4時進行編碼,並將消失修正編碼後之資料2575輸出至選擇單元2564。
選擇單元2564輸入消失修正編碼後之資料2573、2574、2575及控制信號2572,並輸出對應於控制信號2572指定之編碼率的消失修正編碼後之資料2576。
如此,藉由依通訊狀況變更消失修正碼之編碼率,而設定成適當之編碼率,可謀求兼顧通訊對象之接收品質的提高與資料(資訊)之傳輸速率的提高。
此時,對編碼器要求兼顧以低電路規模實現複數個編碼率,以及獲得較高的消失修正能力。以下,詳細說明實現該兼顧之編碼方法(編碼器)及解碼方法。
在以下說明之編碼、解碼方法中,使用在第1實施例~第3實施例中說明之LDPC-CC作為用於消失修正的代碼。此時,著眼於消失修正能力時,例如,在使用比編碼率3/4大之LDPC-CC之情況下,可獲得較高的消失修正能力。另一方面,在使用比編碼率2/3小之LDPC-CC的情況下,有難以獲得較高的消失修正能力之問題。以下,說明克服該問題,並且能夠以低電路規模實現複數個編碼率之編碼方法。
第26圖係通訊系統之全體結構圖。在第26圖中,通訊系統包括編碼側之通訊裝置2600、通訊路徑2607及解碼側之通訊裝置2608。
通訊路徑2607顯示從編碼側之通訊裝置2600的發送裝置2605發送之信號,被解碼側之通訊裝置2608的接收裝置2609接收為止而通過的路徑。
接收裝置2613輸入接收信號2612,並
獲得從通訊裝置2608反饋之資訊(反饋資訊)2615及接收資料2614。
消失修正編碼相關處理單元2603輸入資訊2601、控制信號2602及從通訊裝置2608反饋之資訊2615。消失修正編碼相關處理單元2603基於控制信號2602或來自通訊裝置2608之反饋資訊2615,決定消失修正碼之編碼率,進行編碼,而輸出消失修正編碼後之封包。
錯誤修正編碼單元2604輸入消失修正編碼後之封包、控制信號2602及來自通訊裝置2608之反饋資訊2615。錯誤修正編碼單元2604基於控制信號2602或來自通訊裝置2608之反饋資訊2615,決定實體層之錯誤修正碼的編碼率,進行實體層中之錯誤修正編碼,而輸出編碼後之資料。
發送裝置2605輸入編碼後之資料,例如進行正交調變、頻率變換、放大等之處理,並輸出發送信號。但是,在發送信號中,除資料之外,還包含用於傳輸控制資訊之符號(symbol)、已知符號等符號。此外,在發送信號中,包含所設定之實體層的錯誤修正碼之編碼率及消失修正碼之編碼率的資訊之控制資訊。
接收裝置2609輸入接收信號,實施放大、頻率變換、正交解調等之處理,輸出接收對
數似然比,並且從發送信號中包含之已知符號估測傳播環境、接收電場強度等之通訊路徑的環境,並輸出估測信號。此外,接收裝置2609藉由對接收信號中包含之用於控制資訊的符號進行解調,獲得發送裝置2605所設定之實體層的錯誤修正碼之編碼率及消失修正碼之編碼率的資訊,並作為控制信號輸出。
錯誤修正解碼單元2610輸入接收對數似然比及控制信號,使用控制信號中包含之實體層的錯誤修正碼之編碼率,進行實體層中之適當的錯誤修正解碼。而後,錯誤修正解碼單元2610輸出解碼後之資料,並且輸出可否在實體層中進行錯誤修正之資訊(可否錯誤修正資訊(例如ACK/NACK))。
消失修正解碼相關處理單元2611輸入解碼後之資料、控制信號,使用控制信號中包含之消失修正碼的編碼率進行消失修正解碼。而後,消失修正解碼相關處理單元2611輸出消失修正解碼後之資料,並且輸出可否在消失修正中進行錯誤修正之資訊(可否消失修正資訊(例如ACK/NAC))。
發送裝置2617輸入估測傳播環境、接收電場強度等之通訊路徑的環境之估測資訊(RSSI:Received Signal Strength Indicator(接收
信號強度指示)或CSI:Channel State Information(通道狀態資訊))、基於實體層中之可否錯誤修正資訊、及消失修正中之可否消失修正資訊的反饋資訊與發送資料。發送裝置2617實施編碼、映射、正交調變、頻率變換、放大等之處理,並輸出發送信號2618。發送信號2618傳輸至通訊裝置2600。
使用第27圖,說明消失修正編碼相關處理單元2603中之消失修正碼的編碼率之變更方法。另外,在第27圖中,對與第22圖同樣動作者附加同一編號。在第27圖中,與第22圖不同之處在於,控制信號2602及反饋資訊2615輸入至封包生成單元2211及消失修正編碼器(奇偶封包生成單元)2216。而後,消失修正編碼相關處理單元2603基於控制信號2602及反饋資訊2615,變更封包大小(packet size)或消失修正碼之編碼率。
另外,第28圖係顯示消失修正編碼相關處理單元2603之另一個內部結構的圖。第28圖所示之消失修正編碼相關處理單元2603使用與第27圖所示之消失修正編碼相關處理單元2603不同的方法,來變更消失修正碼之編碼率。另外,在第28圖中,對與第23圖同樣動作者附加同一編號。在第28圖中,與第23圖不同之處在於,控制信號2602
及反饋資訊2615輸入至消失修正編碼器2316及錯誤檢測碼附加單元2317。而後,消失修正編碼相關處理單元2603基於控制信號2602及反饋資訊2615,變更封包大小(packet size)或消失修正碼之編碼率。
第29圖顯示本實施例之編碼單元的結構之一例。第29圖之編碼器2900係可對應於複數個編碼率之LDPC-CC編碼單元。另外,以下說明第29圖所示之編碼器2900支援編碼率4/5及編碼率16/25的情況。
重排單元2902輸入資訊X,並儲存資訊位元X。而後,重排單元2902儲存4位元之資訊位元X時,重排資訊位元X,並將資訊位元X1、X2、X3、X4並列(parallel)輸出至4系統。但是,該結構只是一例。另外,就重排單元2902之動作於後述。
LDPC-CC編碼器2907支援編碼率4/5。LDPC-CC編碼器2907輸入資訊位元X1、X2、X3、X4及控制信號2916。LDPC-CC編碼器2907例如進行第1實施例至第3實施例所示之LDPC-CC編碼,並輸出奇偶校驗位元(P1)2908。另外,在控制信號2916顯示編碼率4/5時,資訊X1、X2、X3、X4及奇偶校驗位元(P1)成為編碼器2900之輸出。
重排單元2909輸入資訊位元X1、X2、
X3、X4、奇偶校驗位元P1及控制信號2916。而後,在控制信號2916顯示編碼率4/5時,重排單元2909不動作。另一方面,在控制信號2916顯示編碼率16/25時,重排單元2909儲存資訊位元X1、X2、X3、X4及奇偶校驗位元P1。而後,重排單元2909重排儲存之資訊位元X1、X2、X3、X4及奇偶校驗位元P1,而輸出重排後之資料#1(2910)、重排後之資料#2(2911)、重排後之資料#3(2912)、重排後之資料#4(2913)。另外,就重排單元2909中之重排方法於後述。
LDPC-CC編碼器2914與LDPC-CC編碼器2907同樣地支援編碼率4/5。LDPC-CC編碼器2914輸入重排後之資料#1(2910)、重排後之資料#2(2911)、重排後之資料#3(2912)、重排後之資料#4(2913)及控制信號2916。而後,在控制信號2916顯示編碼率16/25時,LDPC-CC編碼器2914進行編碼,並輸出奇偶校驗位元(P2)2915。另外,在控制信號2916顯示編碼率4/5時,重排後之資料#1(2910)、重排後之資料#2(2911)、重排後之資料#3(2912)、重排後之資料#4(2913)及奇偶校驗位元(P2)(2915)成為編碼器2900之輸出。
第30圖係用於說明編碼器2900之編碼方法的概略的圖。在重排單元2902中,輸入資訊位元X(1)至資訊位元X(4N),重排單元2902
重排資訊位元X。而後,重排單元2902並列輸出重排後之4個資訊位元。因此,最初輸出[X1(1),X2(1),X3(1),X4(1)],其後輸出[X1(2),X2(2),X3(2),X4(2)]。而後,重排單元2902最後輸出[X1(N),X2(N),X3(N),X4(N)]。
編碼率4/5之LDPC-CC編碼器2907對[X1(1),X2(1),X3(1),X4(1)]進行編碼,並輸出奇偶校驗位元P1(1)。以下,同樣地,LDPC-CC編碼器2907進行編碼,生成奇偶校驗位元P1(2)、P1(3)、...、P1(N)並輸出。
重排單元2909輸入[X1(1),X2(1),X3(1),X4(1),P1(1)]、[X1(2),X2(2),X3(2),X4(2),P1(2)]、...、[X1(N),X2(N),X3(N),X4(N),P1(N)]。重排單元2909除資訊位元之外,亦包含奇偶校驗位元進行重排。
例如,在第30圖所示之例子中,重排單元2909輸出重排後之[X1(50),X2(31),X3(7),P1(40)]、[X2(39),X4(67),P1(4),X1(20)]、...、[P2(65),X4(21),P1(16),X2(87)]。
而後,編碼率4/5之LDPC-CC編碼器2914例如第30圖之框3000所示,對[X1(50),X2(31),X3(7),P1(40)]進行編碼,而生成
奇偶校驗位元P2(1)。以下,同樣地,LDPC-CC編碼器2914生成奇偶校驗位元P2(1)、P2(2)、...、P2(M)並輸出。
而後,在控制信號2916顯示編碼率4/5時,編碼器2900使用[X1(1),X2(1),X3(1),X4(1),P1(1)]、[X1(2),X2(2),X3(2),X4(2),P1(2)]、...、[X1(N),X2(N),X3(N),X4(N),P1(N)]而生成封包。
此外,在控制信號2916顯示編碼率16/25時,編碼器2900使用[X1(50),X2(31),X3(7),P1(40),P2(1)]、[X2(39),X4(67),P1(4),X1(20),P2(2)]、...、[P2(65),X4(21),P1(16),X2(87),P2(M)]而生成封包。
如上所述,在本實施例中,編碼器2900採用例如連接編碼率4/5之編碼率高的LDPC-CC編碼器2907、2914,且在各LDPC-CC編碼器2907、2914之前配置重排單元2902、2909的結構。而後,編碼器2900根據指定之編碼率變更輸出之資料。藉此,可獲得能夠以低電路規模對應於複數個編碼率,且能夠以各編碼率獲得高消失修正能力的效果。
在第29圖中,說明編碼器2900中連接2個編碼率4/5之LDPC-CC編碼器2907、2914
的結構,但並非限於此。例如,如第31圖所示,亦可採用在編碼器2900中連接不同之編碼率的LDPC-CC編碼器3102、2914之結構。另外,在第31圖中,對與第29圖同樣動作者附加同一編號。
重排單元3101輸入資訊位元X,並儲存資訊位元X。而後,重排單元3101於儲存5位元之資訊位元X時,重排資訊位元X,並將資訊位元X1,X2,X3,X4,X5並列輸出至5系統。
LDPC-CC編碼器3103支援編碼率5/6。LDPC-CC編碼器3103輸入資訊位元X1,X2,X3,X4,X5及控制信號2916,對資訊位元X1,X2,X3,X4,X5進行編碼,並輸出奇偶校驗位元(P1)2908。另外,於控制信號2916顯示編碼率5/6時,資訊位元X1,X2,X3,X4,X5及奇偶校驗位元(P1)2908成為編碼器2900之輸出。
重排單元3104輸入資訊位元X1,X2,X3,X4,X5、奇偶校驗位元(P1)2908、及控制信號2916。在控制信號2916顯示編碼率2/3時,重排單元3104儲存資訊位元X1,X2,X3,X4,X5及奇偶校驗位元(P1)2908。而後,重排單元3104重排所儲存之資訊位元X1,X2,X3,X4,X5及奇偶校驗位元(P1)2908,並將重排後之資料並列輸出至4系統。此時,在4系統中包含資訊位元X1,X2,X3,X4,X5及奇偶校驗
位元(P1)。
LDPC-CC編碼器2914支援編碼率4/5。LDPC-CC編碼器2914輸入4系統之資料及控制信號2916。LDPC-CC編碼器2914於控制信號2916顯示編碼率2/3時,對4系統之資料進行編碼,並輸出奇偶校驗位元(P2)。因此,LDPC-CC編碼器2914使用資訊位元X1,X2,X3,X4,X5及奇偶校驗位元P1進行編碼。
另外,在編碼器2900中,將編碼率亦可設定為任一個編碼率。此外,在連接編碼率相同之編碼器時,亦可為相同代碼之編碼器,亦可為不同代碼之編碼器。
此外,在第29圖及第31圖中,顯示對應於兩個編碼率時之編碼器2900的結構例,但亦可對應於3個以上之編碼率。第32圖顯示可對應於3個以上編碼率之編碼器3200的結構之一例。
重排單元3202輸入資訊位元X,並儲存資訊位元X。而後,重排單元3202重排儲存後之資訊位元X,將重排後之資訊位元X作為後段之LDPC-CC編碼器3204的編碼對象之第1資料3203而輸出。
LDPC-CC編碼器3204支援編碼率(n-1)/n。LDPC-CC編碼器3204輸入第1資料3203及控
制信號2916,並對第1資料3203及控制信號2916進行編碼,而輸出奇偶校驗位元(P1)3205。另外,在控制信號2916顯示編碼率(n-1)/n時,第1資料3203及奇偶校驗位元(P1)3205成為編碼器3200之輸出。
重排單元3206輸入第1資料3203、奇偶校驗位元(P1)3205、及控制信號2916。重排單元3206於控制信號2916顯示編碼率{(n-1)(m-1)}/(nm)以下時,儲存第1資料3203及奇偶校驗位元(P1)3205。而後,重排單元3206重排儲存後之第1資料3203及奇偶校驗位元(P1)3205,並將重排後之第1資料3203及奇偶校驗位元(P1)3205作為後段之LDPC-CC編碼器3208的編碼對象之第2資料3207而輸出。
LDPC-CC編碼器3208支援編碼率(m-1)/m。LDPC-CC編碼器3208輸入第2資料3207及控制信號2916。而後,LDPC-CC編碼器3208於控制信號2916顯示編碼率{(n-1)(m-1)}/(nm)以下時,對第2資料3207進行編碼,並輸出奇偶校驗位元(P2)3209。另外,在控制信號2916顯示編碼率{(n-1)(m-1)}/(nm)時,第2資料3207及奇偶校驗位元(P2)3209成為編碼器3200之輸出。
重排單元3210輸入第2資料3207、奇偶校驗位元(P2)3209、及控制信號2916。重排單元3210於控制
信號2916顯示編碼率{(n-1)(m-1)(s-1)}/(nms)以下時,儲存第2資料3209及奇偶校驗位元(P2)3207。而後,重排單元3210重排儲存後之第2資料3209及奇偶校驗位元(P2)3207,並將重排後之第2資料3209及奇偶校驗位元(P2)3207作為後段之LDPC-CC編碼器3212的編碼對象之第3資料3211而輸出。
LDPC-CC編碼器3212支援編碼率(s-1)/s。LDPC-CC編碼器3212輸入第3資料3211及控制信號2916。而後,LDPC-CC編碼器3212於控制信號2916顯示編碼率{(n-1)(m-1)(s-1)}/(nms)以下時,對第3資料3211進行編碼,並輸出奇偶校驗位元(P3)3213。另外,在控制信號2916顯示編碼率{(n-1)(m-1)(s-1)}/(nms)時,第3資料3211及奇偶校驗位元(P3)3213成為編碼器3200之輸出。
另外,藉由將LDPC-CC編碼器進一步多段地連接,可實現更多之編碼率。藉此,可獲得能夠以低電路規模實現複數個編碼率,並且能夠以各編碼率獲得高消失修正能力之效果。
另外,在第29圖、第31圖及第32圖中,不限於必須對資訊位元X進行重排(初段之重排)。此外,以將重排後之資訊位元X並列輸出的結構來表示重排單元,但並非限於此,亦可
採用串列輸出。
第33圖顯示對應於第32圖之編碼器3200的解碼器3310之結構的一例。
將在時刻i之發送序列ui設為ui=(X1,i、X2,i、...、Xn-1,i、P1,i、P2,i、P3,i...)時,發送序列u表示為u=(u0,u1,...,ui,...)T。
在第34圖中,矩陣3300顯示解碼器3310使用之奇偶校驗矩陣H。此外,矩陣3301顯示對應於LDPC-CC編碼器3204之子矩陣,矩陣3302顯示對應於LDPC-CC編碼器3208之子矩陣,矩陣3303顯示對應於LDPC-CC編碼器3212之子矩陣。以下,同樣地,在奇偶校驗矩陣H中子矩陣繼續。在解碼器3310中,保有編碼率最低之奇偶校驗矩陣。
在第33圖所示之解碼器3310中,BP解碼器3313係基於支援之編碼率中編碼率最低的奇偶校驗矩陣之BP解碼器。BP解碼器3313輸入消失資料3311及控制信號3312。此處,所謂消失資料3311由“0”“1”已經決定之位元與“0”“1”未決定(消失)之位元構成。BP解碼器3313藉由依據控制信號3312指定之編碼率進行BP解碼而實施消失修正,並輸出消失修正後之資料3314。
以下,說明解碼器3310之動作。
例如,在編碼率(n-1)/n時,在消失資料3311中不存在相當於P2、P3、...之資料。但是,在該情況下,可藉由將相當於P2、P3、...之資料設為“0”,BP解碼器3313進行解碼動作來進行消失修正。
同樣地,在編碼率{(n-1)(m-1))}/(nm)時,在消失資料3311中不存在相當於P3、...之資料。但是,在該情況下,可藉由將相當於P3、...之資料設為“0”,BP解碼器3313進行解碼動作來進行消失修正。在其他之編碼率的情況下,BP解碼器3313也同樣地進行動作即可。
如上所述,解碼器3310保有支援之編碼率中編碼率最低的奇偶校驗矩陣,使用該奇偶校驗矩陣對應於複數個編碼率中之BP解碼。藉此,可獲得能夠以低電路規模對應於複數個編碼率,且能夠以各編碼率獲得高消失修正能力的效果。
以下,說明使用LDPC-CC實際進行消失修正編碼時之例。因為LDPC-CC係迴旋碼之一種,所以為了獲得高消失修正能力,需要終止或是咬尾。
以下,作為一例,研討使用第2實施例所述之零終止(Zero-termination)的情況。特別是敘述終止序列之插入方法。
資訊位元數為16384位元,構成1封包
之位元數為512位元。此處,考慮使用編碼率4/5之LDPC-CC進行編碼的情況。此時,若不進行終止,而對資訊位元進行編碼率4/5之編碼,則由於資訊位元數係16384位元,因此,奇偶校驗位元數為4096(16384/4)位元。因此,在以512位元構成1封包時(但是,在512位元中不含錯誤檢測碼等之資訊以外的位元。),生成40封包。
但是,如此,若不進行終止而進行編碼,則消失修正能力顯著降低。為了解決該問題,需要插入終止序列。
因此,以下,提出考慮構成封包之位元數的終止序列插入方法。
具體而言,在提出之方法中,以資訊位元(不包含終止序列)數、奇偶校驗位元數、及終止序列之位元數之和為構成封包之位元數的整數倍之方式插入終止序列。但是,在構成封包之位元中不包含錯誤檢測碼等之控制資訊,構成封包之位元數表示有關消失修正編碼之資料的位元數。
因此,在上述之例子中,附加512×h位元(h位元係自然數)的終止序列。藉此,由於可獲得插入終止序列之效果,因此可獲得高消失修正能力,並且可有效構成封包。
根據上述說明,使用編碼率(n-1)/n之
LDPC-CC,於資訊位元數為(n-1)×c位元時,獲得c位元之奇偶校驗位元。而後,考慮零終止之位元數d與構成1封包之位元數z之間的關係。但是,在構成封包之位元數z中不包含錯誤檢測碼等之控制資訊,構成封包之位元數z表示有關消失修正編碼之資料的位元數。
此時,在以式(62)成立之方式規定零終止之位元數d時,可獲得插入終止序列之效果,可獲得高消失修正能力,並且可有效構成封包。
(n-1)×c+c+d=nc+d=Az...(62)
其中,A係整數。
但是,在(n-1)×c位元之資訊位元中亦可包含進行填充之虛擬資料(並非原本之資訊位元,而係為了便於進行編碼而加入資訊位元中之已知位元(例如“0”))。另外,就填充於後述。
在進行消失修正編碼時,如由第22圖可知,存在重排單元(2215)。重排單元一般使用RAM而構成。因而,在重排單元2215中難以實現即使對所有資訊位元之大小(資訊大小)仍可對應重排之硬體。因此,使重排單元對數種資訊大小可對應重排,在抑制硬體規模增大上重要。
若進行上述之消失修正編碼,則可簡單地對應進行與不進行消失修正編碼之情況兩
者。第35圖顯示此等情況之封包結構。
在不進行消失修正編碼之情況下,僅發送資訊封包。
考慮在進行消失修正編碼之情況下,例如採用以下任一種方法發送封包的情況。
i.區分資訊封包與奇偶封包,而生成封包並發送。
ii.不區分資訊封包與奇偶封包,而生成封包並發送。
此時,期望為了抑制硬體之電路規模增大,無論進行或不進行消失修正編碼的情況,都使構成封包之位元數z相同。
因此,將消失修正編碼時使用的資訊位元數設為I時,需要式(63)成立。但是,根據資訊位元數,需要進行填充。
I=α×z...(63)
其中,α為整數。此外,z係構成封包之位元數,在構成封包之位元中不包含錯誤檢測碼等之控制資訊,構成封包之位元數z表示有關消失修正編碼之資料的位元數。
在上述之情況下,進行消失修正編碼所需之資訊的位元數為α×z位元。但是,實際上,α×z位元之資訊並非都用於消失修正編碼,有時僅使用比α×z位元少之位元數的資訊。此時,採用以使位元數為α×z位元之方式插入虛擬資料
的方法。因此,在消失修正編碼用之資訊的位元數比α×z位元少時,以使位元數為α×z位元之方式插入已知的資料(例如“0”)。而後,對如此生成之α×z位元的資訊進行消失修正編碼。
而後,藉由進行消失修正編碼而獲得奇偶校驗位元。而後,為了獲得高消失修正能力而進行零終止。此時,將藉由消失修正編碼而獲得之奇偶的位元數設為C,將零終止之位元數設為D時,在式(64)成立時,可有效構成封包。
C+D=βz...(64)
其中,β為整數。此外,z係構成封包之位元數,在構成封包之位元中不包含錯誤檢測碼等之控制資訊,構成封包之位元數z表示有關消失修正編碼之資料的位元數。
此處,構成封包之位元數z有很多是以位元組(byte)單位構成。因此,在LDPC-CC之編碼率為(n-1)/n之情況下,在式(65)成立時,在消失修正編碼時,可避免總是需要填充位元之狀況。
(n-1)=2k...(65)
其中,k係0以上之整數。
因此,在構成實現複數個編碼率之消失修正編碼器時,於將支援之編碼率設為R=(n0-1)/n0、(n1-1)/n1、(n2-1)/n2、...、(ni-1)/ni、...、(nv-1)/nv時(i=0、1、2、...、v-1、v;v係
1以上之整數),在式(66)成立時,於消失修正編碼時,可避免總是需要填充位元之狀況。
(ni-1)=2k...(66)
其中,k係0以上之整數。
將相當於該條件之條件,例如就第32圖之消失修正編碼器的編碼率作考慮時,在式(67-1)~(67-3)成立時,於消失修正編碼時,可避免總是需要填充位元之狀況。
(n-1)=2k1...(67-1)
(n-1)(m-1)=2k2...(67-2)
(n-1)(m-1)(s-1)=2k3...(67-3)
其中,k1、k2、k3係0以上之整數。
在上述說明中,說明了LDPC-CC之情況,但即使就非專利文獻1、非專利文獻2、非專利文獻3、非專利文獻7所示之QC-LDPC碼、隨機之LDPC碼等的LDPC碼(LDPC區塊碼)亦可同樣考慮。例如,考慮使用LDPC區塊碼作為消失修正碼,支援複數個編碼率R=b0/a0、b1/a1、b2/a2、...、bi/ai、...、bv-1/av-1、bv/av(i=0、1、2、...、v-1、v;v係1以上之整數;ai係1以上之整數,bi係1以上之整數ai≧bi)之消失修正編碼器。此時,若式(68)成立,則於消失修正編碼時,可避免總是需要填充位元之狀況。
bi=2ki...(68)
其中,ki係0以上之整數。
此外,考慮就資訊位元數、奇偶校驗位元數及構成封包之位元數的關係,將LDPC區塊碼用做消失修正碼之情況。此時,將用於消失修正編碼時之資訊位元數設為I時,只須式(69)成立即可。但是,根據資訊位元數,需要進行填充。
I=α×z...(69)
其中,α為整數。此外,係構成封包之位元數,在構成封包之位元中不包含錯誤檢測碼等之控制資訊,構成封包之位元數z表示有關消失修正編碼之資料的位元數。
在上述之情況下,進行消失修正編碼所需之資訊的位元數為α×z位元。但是,實際上,α×z位元之資訊並非都用於消失修正編碼,有時僅使用比α×z位元少之位元數的資訊。此時,採用以使位元數為α×z位元之方式插入虛擬資料的方法。因此,在消失修正編碼用之資訊的位元數比α×z位元少時,以使位元數為α×z位元之方式插入已知的資料(例如“0”)。而後,對如此生成之α×z位元的資訊進行消失修正編碼。
而後,藉由進行消失修正編碼而獲得奇偶校驗位元。此時,將藉由消失修正編碼而獲得之奇偶的位元數設為C時,在式(70)成立時,可有效構成封包。
C=βz...(70)
其中,β為整數。
另外,在進行咬尾之情況下,由於區塊長度固定,因此可與將LDPC區塊碼適用於消失修正碼時同樣地處理。
(第6實施例)
在本實施例中,說明關於第1實施例所述之“時變周期比3大,且基於奇偶校驗多項式之LDPC-CC”的重要事項。
1:LDPC-CC
LDPC-CC係與LDPC-BC同樣地藉由低密度之奇偶校驗矩陣而定義的代碼,且能夠以無限長之時變奇偶校驗矩陣定義,但實際上能夠以周期性時變之奇偶校驗矩陣來考慮。
將奇偶校驗矩陣設為H,並將syndrome former設為HT時,編碼率R=d/c(d<c)之LDPC-CC的HT可如式(71)來表示。
藉由式(71)而定義之LDPC-CC係時變迴旋碼,且將該碼稱為時變LDPC-CC。解碼時使用奇偶校驗矩陣H進行BP解碼。在設為編碼
序列向量u時,以下之關係式成立。
Hu =0...(72)
而後,藉由使用式(72)之關係式進行BP解碼,而獲得資訊序列。
〔0521]2:基於奇偶校驗多項式之LDPC-CC
考慮編碼率R=1/2,生成矩陣G=[1 G1(D)/G0(D)]之系統迴旋碼。此時,G1表示前饋多項式,G0表示反饋多項式。
在將資訊序列之多項式表示設為X(D),奇偶序列之多項式表示設為P(D)時,滿足0之奇偶校驗多項式如下表示。
G 1(D)X(D)+G 0(D)P(D)=0...(73)
此處,賦予滿足式(73)之式(74)。
在式(74)中,ap,bq係1以上之整數(p=1,2,...,r;q=1,2,...,s),且在X(D)及P(D)中存在D0之項。以基於式(74)之滿足0的奇偶校驗多項式之奇偶校驗矩陣所定義的代碼為時不變LDPC-CC。
準備m個基於式(74)的、不同的奇偶校驗多項式(m為2以上的整數)。將其滿足0之奇偶校驗多項式如下表示。
A i (D)X(D)+B i (D)P(D)=0...(75)
此時,i=0,1,...,m-1。
而後,將在時刻j之資料及奇偶以Xj,Pj表示,而設為uj=(Xj,Pj)。於是,式(76)之滿足0的奇偶校驗多項式成立。
A k (D)X(D)+B k (D)P(D)=0 (k=j mod m)...(76)
因而,可從式(76)求出時刻j之奇偶Pj。以基於式(76)之滿足0的奇偶校驗多項式所生成之奇偶校驗矩陣而定義的代碼為時變周期m之LDPC-CC(TV-m-LDPC-CC:Time-varying LDPC-CC with a time period of m)。
此時,以式(74)定義之時不變LDPC-CC及以式(76)定義之TV-m-LDPC-CC,在P(D)中存在D0之項,且bj係1以上之整數。因而,具有能夠以暫存器及互斥或逐次簡單地求出奇偶之特徵。
解碼單元在時不變LDPC-CC時從式(74)生成奇偶校驗矩陣H,在TV-m-LDPC-CC時從式(76)生成奇偶校驗矩陣H。而後,解碼單元對編碼序列u=(u0,u1,...,uj,...)T,使用式(72)進行BP解碼,而獲得資訊序列。
其次,考慮編碼率(n-1)/n之時不變LDPC-CC及TV-m-LDPC-CC。將在時刻j之資訊序列X1,X2,...,Xn-1及奇偶P表示為X2,j,...,Xn-1,j及Pj,而設為uj=(X1,j,X2,j,...,Xn-1,j,Pj)。而後,將資訊序列X1,X2,...,Xn-1之多項式表示設為
X1(D),X2(D),...,Xn-1(D)時,滿足0之奇偶校驗多項式如下表示。
準備m個基於式(77)的、不同的奇偶校驗多項式(m為2以上的整數)。將其滿足0之奇偶校驗多項式如下表示。
A X1,i (D)X 1(D)+A X2,i (D)X 2(D)+…+A Xn-1,i (D)X n-1(D)+B i (D)P(D)=0...(78)
此時,i=0,1,...,m-1。
因而,對在時刻j之資訊X1,X2,...,Xn-1及奇偶P的X1,j,X2,j,...,Xn-1,j及Pj,式(79)成立。
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)+…+A Xn-1,k (D)X n-1(D)+B k (D)P(D)=0 (k=j mod m)...(79)
此時,基於式(77)及式(79)之代碼為編碼率(n-1)/n之時不變LDPC-CC及TV-m-LDPC-CC。
3:規則TV-m-LDPC-CC
首先,說明本研討所處理之規則TV-m-LDPC-CC。
已知在約束長度大致相等時,TV3-LDPC-CC可獲得比時變周期2之
LDPC-CC(TV2-LDPC-CC)良好之錯誤修正能力。此外,已知藉由將TV3-LDPC-CC作為規則(regular)LDPC碼,可獲得良好之錯誤修正能力。因此,在本研討中,嘗試生成時變周期m(m>3)之規則LDPC-CC。
將編碼率(n-1)/n之TV-m-LDPC-CC的第#q滿足0之奇偶校驗多項式如下提供(q=0,1,...,m-1)。
在式(80)中,a#q,p,i係0以上之整數(p=1,2,...,n-1;i=1,2,...,rp),並滿足a#q,p,y≠a#q,p,z(|y,z=1,2,...,rp、y≠z),且滿足b#q,y≠b#q,z(|y,z=1,2,...,ε、y≠z)。
因而,具有以下之性質。
性質1:
在奇偶校驗多項式#α之Da#α,p,iXp(D)的項與奇偶校驗多項式#β之Da#β,p,jXp(D)的項(α,β=0,1,...,m-1;p=1,2,...,n-1;i,j=1,2,...,rp)中,並且在奇偶校驗多項式#α之Db#α,iP(D)的項與奇偶校驗多項式#β之Db#β,jP(D)的項(α,β=0,1,...,m-1(β≧α);i,j=1,2,...,rp)中具有以下之關係。
<1>β=α時:
在{a#α,p,i mod m=a#β,p,j mod m}∩{i≠j}成立時,如第36圖所示,存在相當於奇偶校驗多項式#α之檢查節點及相當於奇偶校驗多項式#β之檢查節點兩者、與形成邊緣之變數節點$1。
在{b#α,i mod m=b#β,j mod m}∩{i≠j}成立時,如第36圖所示,存在相當於奇偶校驗多項式#α之檢查節點及相當於奇偶校驗多項式#β之檢查節點兩者、與形成邊緣之變數節點$1。
<2>β≠α時:
設為β-α=L。
1)在a#α,p,i mod m<a#β,p,j mod m時
在(a#β,p,j mod m)-(a#α,p,i mod m)=L時,如第36圖所示,存在相當於奇偶校驗多項式#α之檢查節點及相當於奇偶校驗多項式#β之檢查節點兩者、與形成邊緣之變數節點$1。
2)在a#α,p,i mod m>a#β,p,j mod m時
在(a#β,p,j mod m)-(a#α,p,i mod m)=L+m時,如第36圖所示,存在相當於奇偶校驗多項式#α之檢查節點及相當於奇偶校驗多項式#β之檢查節點兩者、與形成邊緣之變數節點$1。
3)在b#α,i mod m<b#β,j mod m時
在(b#β,j mod m)-(b#α,i mod m)=L時,如第36圖所示,存在相當於奇偶校驗多項式#α之檢查節點及相當於奇偶校驗多項式#β之檢查節點兩者、與形成邊緣之變數節
點$1。
4)在b#α,i mod m>b#β,j mod m時
在(b#β,j mod m)-(b#α,i mod m)=L+m時,如第36圖所示,存在相當於奇偶校驗多項式#α之檢查節點及相當於奇偶校驗多項式#β之檢查節點兩者、與形成邊緣之變數節點$1。
而後,對TV-m-LDPC-CC之循環長度6(CL6:cycle length of 6),定理1成立。
定理1:在TV-m-LDPC-CC之滿足0的奇偶校驗多項式中,賦予以下之兩個條件。
C#1.1:存在滿足a#q,p,i mod m=a#q,p,j mod m=a#q,p,k mod m之p及q。其中,i≠j,i≠k,j≠k。
C#1.2:存在滿足b#q,i mod m=b#q,j mod m=b#q,k mod m之q。其中,i≠j,i≠k,j≠k。
在滿足C#1.1或C#1.2時,至少存在一個CL6。
證明:
在p=1,q=0中,在a#0,1,i mod m=a#0,1,j mod m=a#0,1,k mod m時,若是可證明至少存在一個CL6,則對於X2(D),...,Xn-1(D),P(D),藉由考慮將X1(D)替換成X2(D),...,Xn-1(D),P(D),於q=0時,若C#1,1,C#1.2成立,則可證明至少存在一個CL6。
此外,在q=0時,若上述可證明,則藉由同樣地考慮,可證明“在q=1,...,m-1時,若
C#1.1,C#1.2成立,則存在至少一個CL6”。
因此,在p=1,q=0時,若a#0,1,i mod m=a#0,1,j mod m=a#0,1,k mod m成立,則證明至少存在一個CL6。
對式(80)之TV-m-LDPC-CC的滿足0之奇偶校驗多項式,設為q=0時之X1(D)中存在兩個以下之項時,不滿足C#1.1。
對式(80)之TV-m-LDPC-CC的滿足0之奇偶校驗多項式,設為q=0時之X1(D)中,存在三個項,且滿足a#q,p,i mod m=a#q,p,j mod m=a#q,p,k mod m時,q=0之滿足0的奇偶校驗多項式可如式(81)表示。
此處,即使為a#0,1,1>a#0,1,2>a#0,1,3,仍不喪失一般性,γ,δ為自然數。此時,在式(81)中,著眼於q=0時,關於X1(D)之項,換言之,著眼於(Da#0,1,3+mγ+mδ+Da#0,1,3+mδ+Da#0,1,3)X1(D)。此時,在奇偶校驗矩陣H中,僅提取關於X1(D)之部分而生成的子矩陣如第37圖表示。在第37圖中,
h1,X1,h2,X1,...,hm-1,X1係分別在式(81)之滿足0的奇偶校驗多項式中僅提取q=1,2,...,m-1時之關於X1(D)的部分而生成之向量。
此時,第37圖之關係成立係因性質1之<1>成立。因此,無論γ,δ值如何,僅在僅提取關於式(81)之奇偶校驗矩陣的X1(D)之部分而生成的子矩陣中,如第37圖所示,一定發生藉由以△表示之“1”所形成的CL6。
在關於X1(D)之項存在4個以上時,從4個以上之項中選擇3個項,在所選擇之3個項中,成為a#0,1,i mod m=a#0,1,j mod m=a#0,1,k mod m時,如第37圖所示形成CL6。
如上所述,在q=0時,在X1(D)中成為a#0,1,i mod m=a#0,1,j mod m=a#0,1,k mod m時,CL6存在。
此外,即使就X2(D),...,Xn-1(D),P(D),也藉由替換成X1(D)來考慮,於C#1.1或C#1.2成立時,至少發生1個CL6。
此外,藉由同樣地考慮,即使就q=1,...,m-1時,也於滿足C#1.1或C#1.2時,至少存在1個CL6。
因此,在式(80)之滿足0的奇偶校驗多項式中,於C#1.1或C#1.2成立時,至少發生1個CL6。
甲、(證明結束)
將以後處理之編碼率(n-1)/n的TV-m-LDPC-CC之第#q個滿足0之奇偶校驗多項式依據式(74)如下賦予(q=0,...,m-1)。
此處,在式(82)中,X1(D),X2(D),...,Xn-1(D),P(D)中分別存在3個項。
根據定理1,為了抑制CL6之發生,式(82)之Xq(D)中需要滿足{a#q,p,1 mod m≠a#q,p,2 mod m}∩{a#q,p,1 mod m≠a#q,p,3 mod m}∩{a#q,p,2 mod m≠a#q,p,3 mod m}。同樣地,式(82)之P(D)中需要滿足{b#q,1 mod m≠b#q,2 mod m}∩{b#q,1 mod m≠b#q,3 mod m}∩{b#q,2 mod m≠b#q,3 mod m}。另外,∩係積集合(Intersection)。
而後,從性質1,作為為了成為規則LDPC碼之條件的一例,考慮以下之條件。
C#2:對,(a#q,p,1 mod m,a#q,p,2 mod m,a#q,p,3 mod m)=(Np,1,Np,2,Np,3)∩(b#q,1 mod m,b#q,2 mod m,b#q,3 mod m)=(M 1,M 2,M 3)成立。其中,滿足{a#q,p,1 mod m≠a#q,p,2 mod m}∩{a#q,p,1 mod m≠a#q,p,3 mod m}∩{a#q,p,2 mod m≠a#q,p,3 mod m}及{b#q,1 mod m≠b#q,2 mod m}∩{b#q,1 mod
m≠b#q,3 mod m}∩{b#q,2 mod m≠b#q,3 mod m}。另外,係全稱量詞(universal quantifier),表示全部之q。
在以後之討論中,處理滿足C#2之條件的規則TV-m-LDPC-CC。
[規則TV-m-LDPC-CC碼設計]
在非專利文獻13中,顯示有在二元輸入對象輸出通訊路徑中顯示將均勻隨機之規則LDPC碼進行最大似然解碼時之解碼錯誤率,可藉由均勻隨機之規則LDPC碼達成葛略格(Gallager)的可靠度函數(參照非專利文獻14)。但是,在進行BP解碼時,能否藉由均勻隨機之規則LDPC碼達成葛略格之可靠度函數並不明確。
另外,LDPC-CC屬於迴旋碼之等級。就迴旋碼之可靠度函數顯示於非專利文獻15及非專利文獻16,並顯示其可靠度取決於約束長度。由於LDPC-CC係迴旋碼,所以在奇偶校驗矩陣中具有迴旋碼特有之構造,但若增大時變周期,則奇偶校驗矩陣之存在“1”的位置接近均勻隨機。但是,因為LDPC-CC係迴旋碼,所以奇偶校驗矩陣具有迴旋碼特有之構造、以及存在“1”之位置取決於約束長度。
從此等結果,在滿足C#2之條件的規則TV-m-LDPC-CC中,關於碼設計提供推論#1之推
論。
推論#1:
在使用BP解碼時,在滿足C#2之條件的規則TV-m-LDPC-CC中,若TV-m-LDPC-CC之時變周期m變大,則在奇偶校驗矩陣中,對存在“1”之位置接近均勻隨機,而獲得錯誤修正能力高之代碼。
而後,以下討論用於實現推論#1之方法。
[規則TV-m-LDPC-CC之性質]
敘述關於本討論處理之編碼率(n-1)/n的滿足C#2之條件的規則TV-m-LDPC-CC之第#q個滿足0的奇偶校驗多項式之式(82)的、描繪樹形時成立之性質。
性質2:
考慮在滿足C#2之條件的規則TV-m-LDPC-CC中,在時變周期m係質數時,著眼於X1(D),...,Xn-1(D)之任一項,C#3.1成立之情況。
C#3.1:在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,對,在Xp(D)中a#q,p,i mod m≠a#q,p,j mod m成立(q=0,...,m-1)。其中,i≠j。
考慮在滿足C#2之條件的規則
TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限於對應於滿足C#3.1之Da#q,p,iXp(D),Da#q,p,jXp(D)的變數節點,描繪樹形之情況。
同樣地,考慮在滿足C#2之條件的規則TV-m-LDPC-CC中,在時變周期m係質數時,著眼於P(D)之項,C#3.2成立之情況。
考慮在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限於對應於滿足C#3.2之Db#q,iP(D),Db#q,jP(D)的變數節點,描繪樹形之情況。
而後,僅限於對應於Db#q,1P(D),Db#q,2P(D)之變數節點描繪樹形時,將相當於式(82)之滿足0的第#0奇偶校驗多項式之檢查節點作為起點的樹形如第38圖表示。由第38圖可知,時變周期m=7滿足性質2。
性質3:
考慮在滿足C#2之條件的規則TV-m-LDPC-CC中,在時變周期m並非質數時,著眼於X1(D),...,Xn-1(D)之任一項,C#4.1成立之情況。
C#4.1:在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,對,在Xp(D)中為a#q,p,i mod m≧a#q,p,j mod m時,|a#q,p,i mod m-a#q,p,j mod m|係m之1以外的約數。其中,i≠j。
考慮在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限於對應於滿足C#4.1之Da#q,p,iXp(D),Da#q,p,jXp(D)的變數節點,描繪樹形之情況。此時,從性質1,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,對不存在相當於從#0至#m-1之全部奇偶校驗多項式的檢查節點。
同樣地,考慮在滿足C#2之條件的規則TV-m-LDPC-CC中,在時變周期m並非質數時,著眼於P(D)之項,C#4.2成立之情況。
C#4.2:在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,對,在P(D)中為b#q,i mod m≧b#q,j mod m時,|b#q,i mod m-b#q j mod m|係m之1以外的約數。其中,i≠j。
考慮在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限於對應於滿足C#4.2之Db#q,iP(D),Db#q,jP(D)的變數節點,描繪樹形之情況。此時,從性質1,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,對不存在相當於從#0至#m-1之奇偶校驗多項式的所有檢查節點。
而後,僅限於對應於Db#q,1P(D),Db#q,2P(D)之變數節點描繪樹形時,將相當於式(82)之滿足0的第#0奇偶校驗多項式之檢查節點作為起點的樹形如第39圖表示。由第39圖可知,時變周期m=6滿足性質3。
其次,敘述在滿足C#2之條件的規則TV-m-LDPC-CC中,關於時變周期m特別為偶數
時之性質。
性質4:
考慮在滿足C#2之條件的規則TV-m-LDPC-CC中,在時變周期m係偶數時,著眼於X1(D),...,Xn-1(D)之任一項,C#5.1成立之情況。
C#5.1:在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,對,在Xp(D)中為a#q,p,i mod m≧a#q,p,j mod m時,|a#q,p,i mod m-a#q,p,j mod m|係偶數。其中,i≠j。
考慮在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限於對應於滿足C#5.1之Da#q,p,iXp(D),Da#q,p,jXp(D)的變數節點,描繪樹形之情況。此時,從性質1,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,q為奇數時,僅存在相當於奇數項之奇偶校驗多項式的檢查節點。此外,q為偶數時,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,僅存在相當於偶數項之奇偶校驗多項式的檢查節點。
同樣地,考慮在滿足C#2之條件的規則TV-m-LDPC-CC中,在時變周期m係偶數時,著眼於P(D)之項,C#5.2成立之情況。
C#5.2:在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)
中,對,P(D)中為b#q,i mod m≧b#q,j mod m時,|b#q,i mod m-b#q,j mod m|係偶數。其中,i≠j。
考慮在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限於對應於滿足C#5.2之Db#q,iP(D),Db#q,jP(D)的變數節點,描繪樹形之情況。此時,從性質1,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,q為奇數時,僅存在相當於奇數項之奇偶校驗多項式的檢查節點。此外,q為偶數時,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,僅存在相當於偶數項之奇偶校驗多項式的檢查節點。
[規則TV-m-LDPC-CC之設計方法]
考慮在滿足C#2之條件的規則TV-m-LDPC-CC中,用於提供高錯誤修正能力之設計方針。此處,考慮C#6.1,C#6.2之情況。
C#6.1:考慮在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限於對應於Da#q,p,iXp(D),Da#q,p,jXp(D)之變數節點,描繪樹形之情況(其中,i≠j)。此時,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,對不存在相當於從#0至#m-1之奇偶校驗多項式的所有檢查節點。
C#6.2:考慮在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限
於對應於Db#q,iP(D),Db#q,jP(D)之變數節點,描繪樹形之情況(其中,i≠j)。此時,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,對不存在相當於從#0至#m-1之奇偶校驗多項式的所有檢查節點。
在C#6.1,C#6.2時,由於“對,不存在相當於從#0至#m-1之奇偶校驗多項式的全部檢查節點。”,所以無法獲得推論#1中之增大時變周期時的效果。因此,考慮上述情況,為了賦予高錯誤修正能力而提供以下之設計方針。
[設計方針]:在滿足C#2之條件的規則TV-m-LDPC-CC中,著眼於X1(D),...,Xn-1(D)之任一項,賦予C#7.1之條件。
C#7.1:考慮在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限於對應於Da#q,p,iXp(D),Da#q,p,jXp(D)之變數節點,描繪樹形之情況(其中,i≠j)。此時,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,對,在樹形中存在相當於從#0至#m-1之全部奇偶校驗多項式的檢查節點。
同樣地,在滿足C#2之條件的規則TV-m-LDPC-CC中,著眼於P(D)之項,賦予C#7.2之條件。
C#7.2:考慮在滿足C#2之條件的規則
TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,僅限於對應於Db#q,iP(D),Db#q,jP(D)之變數節點,描繪樹形之情況(其中,i≠j)。此時,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,對,在樹形中存在相當於從#0至#m-1之全部奇偶校驗多項式的檢查節點。
因而,滿足推論#1。
其次,敘述關於設計方針之定理。
定理2:為了滿足設計方針,需要滿足a#q,p,i mod m≠a#q,p,j mod m及b#q,i mod m≠b#q,j mod m。其中,i≠j。
證明:在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式之式(82)中,僅限於對應於Da#q,p,iXp(D),Da#q,p,jXp(D)之變數節點描繪樹形時,於滿足定理2之情況下,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,存在相當於從#0至#m-1之全部奇偶校驗多項式的檢查節點。此對全部之p成立。
同樣地,在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式之式(82)中,僅限於對應於Db#q,iP(D),Db#q,jP(D)之變數節點描繪樹形時,於滿足定理2之情況下,在將相當於式(82)之滿足0的第#q奇偶校驗多項式之檢查節點作為起點的樹形中,存在相當於從#0至#m-1之全部奇偶校驗多項式的檢查節點。
因此,定理2被證明。
□(證明結束)
定理3:在滿足C#2之條件的規則TV-m-LDPC-CC中,時變周期m為偶數時,不存在滿足設計方針之代碼。
證明:在滿足C#2之條件的規則TV-m-LDPC-CC之滿足0的奇偶校驗多項式(82)中,設為p=1,若可證明不滿足設計方針,定理3即被證明。因此,設為p=1進行證明。
在滿足C#2之條件的規則TV-m-LDPC-CC中,可表示(Np,1,Np,2,Np,3)=(“o”,“o”,“o”)∪(“o”,“o”,“e”)∪(“o”,“e”,“e”)∪(“e”,“e”,“e”)全部之情況。其中,“o”表示奇數,“e”表示偶數。因此,在(Np,1,Np,2,Np,3)=(“o”,“o”,“o”)∪(“o”,“o”,“e”)∪(“o”,“e”,“e”)∪(“e”,“e”,“e”)中,C#7.1顯示不滿足。另外,∪係和集合(union)。
在(Np,1,Np,2,Np,3)=(“o”,“o”,“o”)時,在C#5.1中,即使以滿足i,j=1,2,3(i≠j)之方式,將(i,j)之組設為任何值時,仍滿足C#5.1。
在(Np,1,Np,2,Np,3)=(“o”,“o”,“e”)時,在C#5.1中,設為(i,j)=(1,2)時,滿足C#5.1。
在(Np,1,Np,2,Np,3)=(“o”,“e”,“e”)時,在C#5.1中,設為(i,j)=(2,3)時,滿足C#5.1。
在(Np,1,Np,2,Np,3)=(“e”,“e”,“e”)時,在C#5.1中,即使以滿足i,j=1,2,3(i≠j)之方式,將(i,j)之組設為任何值時,仍滿足C#5.1。
因此,(Np,1,Np,2,Np,3)=(“o”,“o”,“o”)∪(“o”,“o”,“e”)∪(“o”,“e”,“e”)∪(“e”,“e”,“e”)時,一定存在滿足C#5.1之(i,j)的組。因而,基於性質4,定理3被證明。
□(證明結束)
因此,為了滿足設計方針,時變周期m須為奇數。此外,為了滿足設計方針,從性質2及性質3,下述條件有效。
.時變周期m係質數。
.時變周期m係奇數,且m之約數的數量少。
特別是考慮“時變周期m係奇數,且m之約數的數量少”之點時,作為獲得錯誤修正能力高之代碼的可能性高之條件的例子,可考慮以下例子。
(1)將時變周期設為α×β。
其中,α、β係1以外之奇數,且係質數。
(2)將時變周期設為αn。
其中,α係1以外之奇數,且係質數,n係2以上之整數。
(3)將時變周期設為α×β×γ。
其中,α、β、γ係1以外之奇數,且係質數。
但是,進行z mod m之運算(z係0以上之整數)時所取之值有m個,因此,若m變大,則進行z mod m之運算時所取之值的數量增加。因而,若使m增大,則容易滿足上述之設計方針。但是,並非時變周期m為偶數時,無法獲得具有高錯誤修正能力之代碼。
4:代碼探索例與特性評估
代碼探索例:
在表9中,顯示基於之前所研討之時變周期2,3的奇偶校驗多項式之LDPC-CC的例(表9之#1,#2)。此外,在表9中,顯示滿足前述之設計方針的時變周期11之規則TV11-LDPC-CC的例(表9之#3)。其中,探索代碼時所設定之編碼率為R=2/3,最大約束長度Kmax為600。
BER特性之評估:
圖40係顯示在AWGN(Additive White Gaussian Noise,加性白色高斯雜訊)環境中之編碼率R=2/3的TV2-LDPC-CC(表9之#1)、規則TV3-LDPC-CC(表9之#2)、規則TV11-LDPC-CC(表9之#3)對Eb/No(energy per bit-to-noise spectral density ratio)之BER的關係(BER特性)的圖。其中,在模擬(simulation)中,調變方式為BPSK(Binary Phase Shift Keying,二元相位位移鍵控),作為解碼方法使用基於Normalized BP(1/v=0.75)之BP解碼,反覆次數為I=50。此處,v係規則化係數。
如第40圖所示,可知Eb/No=2.0以上時,規則TV11-LDPC-CC之BER特性顯示比
TV2-LDPC-CC、TV3-LDPC-CC之BER特性優異的特性。
從以上可確認基於前述討論之設計方針的時變周期大之TV-m-LDPC-CC,可獲得比TV2-LDPC-CC、TV3-LDPC-CC優異之錯誤修正能力,可確認前述討論之設計方針的有效性。
(第7實施例)
在本實施例中,說明在將第1實施例所述之編碼率(n-1)/n的時變周期h(h係4以上之整數)之LDPC-CC適用於消失修正方式的情況下,在封包層之消失修正編碼處理單元中的重排方法。另外,因為本實施例之消失修正編碼處理單元的結構與第22圖或第23圖等所示之消失修正編碼處理單元共用,所以援用第22圖或第23圖進行說明。
上述所示的第8圖顯示使用第1實施例所述之編碼率(n-1)/n的時變周期m之LDPC-CC時的奇偶校驗矩陣之一例。編碼率(n-1)/n、時變周期h之第g(g=0、1、...、h-1)奇偶校驗多項式表示如式(83)。
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+1)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(83)
在式(83)中,a#g,p,1、a#g,p,2為1以上之自然數,且a#g,p,1≠a#g,p,2成立。此外,b#g,1、b#g,2為1以上之自然數,且
b#g,1≠b#g,2成立(g=0、1、2、...、h-2、h-1;p=1、2、...、n-1)。
參照第8圖所示之奇偶校驗矩陣時,對應於編碼率(n-1)/n、時變周期h之第g(g=0、1、...、h-1)奇偶校驗多項式(83)的奇偶校驗矩陣如第41圖表示。此時,將在時刻k之資訊X1、X2、...、Xn-1及奇偶校驗位元P表示為X1,k、X2,k、...、Xn-1,k、Pk。
在第41圖中,附加號碼5501之部分係奇偶校驗矩陣之行的一部分,且係相當於式(83)之第0個滿足0的奇偶校驗多項式之向量。同樣地,附加號碼5502之部分係奇偶校驗矩陣之行的一部分,且係相當於式(83)之第1個滿足0的奇偶校驗多項式之向量。
而後,附加號碼5503之“11111”相當於式(83)之第0個滿足0的奇偶校驗多項式之X1(D)、X2(D)、X3(D)、X4(D)、P(D)的項。而後,與在時刻k之X1,k、X2,k、...、Xn-1,k、Pk對照時,號碼5510之“1”對應於X1,k、號碼5511之“1”對應於X2,k、號碼5512之“1”對應於X3,k、號碼5513之“1”對應於X4,k、號碼5514之“1”對應於Pk(參照式(60))。
同樣地,附加號碼5504之“11111”相當於式(83)之第1個滿足0的奇偶校驗多項式之X1(D)、X2(D)、
X3(D)、X4(D)、P(D)的項。而後,與在時刻k+1之X1,k+1、X2,k+1、...、Xn-1,k+1、Pk+1對照時,號碼5515之“1”對應於X1,k+1、號碼5516之“1”對應於X2,k+1、號碼5517之“1”對應於X3,k+1、號碼5518之“1”對應於X4,k+1、號碼5519之“1”對應於Pk+1(參照式(60))。
其次,使用第42圖,說明分別構成資訊封包與奇偶封包時(參照第22圖)的資訊封包之資訊位元的重排方法。
第42圖係顯示分別構成資訊封包與奇偶封包時之重排圖案的一例的圖。
圖案(pattern)$1顯示消失修正能力低之圖案例,圖案$2顯示消失修正能力高之圖案例。在第42圖中,#Z表示第Z封包之資料。
在圖案$1中,在時刻k之X1,k、X2,k、X3,k、X4,k中,X1,k及X4,k為同一封包(封包#1)之資料。同樣地,在時刻k+1,X3,k+1及X4,k+1亦為同一封包(封包#2)之資料。此時,例如,在消失(loss)了封包#1時,難以藉由BP解碼中之行運算復原消失位元(X1,k及X4,k)。同樣地,在消失(loss)了封包#2時,難以藉由BP解碼中之行運算復原消失位元(X3,k+1及X4,k+1)。從以上之點,圖案$1可以說是消失修正能力低之圖案例。
另一方面,在圖案$2中,在全部之時刻
k中,在X1,k、X2,k、X3,k、X4,k中,X1,k、X2,k、X3,k、X4,k由不同封包編號之資料構成。此時,藉由BP解碼中之行運算,由於可復原消失位元之可能性高,所以圖案$2可以說是消失修正能力高之圖案例。
如此,在分別構成資訊封包與奇偶封包時(參照第22圖),重排單元2215將重排圖案形成為如上所述之圖案$2即可。亦即,重排單元2215輸入資訊封包2243(資訊封包#1~#n),在全部之時刻k,以X1,k、X2,k、X3,k、X4,k被分配不同封包編號之資料的方式重排資訊之順序即可。
其次,使用第43圖,說明不區分資訊封包與奇偶封包而構成時(參照第23圖)之資訊封包的資訊位元之重排方法。
第43圖係顯示不區分構成資訊封包與奇偶封包時之重排圖案的一例的圖。
在圖案$1中,在時刻k之X1,k、X2,k、X3,k、X4,k、Pk中,X1,k及Pk為同一封包之資料。同樣地,在時刻k+1中,X3,k+1及X4,k+1亦為同一封包之資料,在時刻k+2中,X2,k+2及Pk+2亦為同一封包之資料。
此時,例如,在消失了封包#1時,難以藉由BP解碼中之行運算復原消失位元(X1,k及Pk)。同樣地,在消失了封包#2時,無法藉由BP
解碼中之行運算復原消失位元(X3,k+1及X4,k+1),此外,在消失了封包#5時,難以藉由BP解碼中之行運算復原消失位元(X2,k+2及Pk+2)。從以上之點,圖案$1可以說是消失修正能力低之圖案例。
另一方面,在圖案$2中,在全部之時刻k,在X1,k、X2,k、X3,k、X4,k、Pk中,X1,k、X2,k、X3,k、X4,k、Pk由不同封包編號之資料構成。此時,藉由BP解碼中之行運算,由於可復原消失位元之可能性高,所以圖案$2可以說是消失修正能力高之圖案例。
如此,在不區分資訊封包與奇偶封包而構成時(參照第23圖),消失修正編碼單元2314將重排圖案形成為如上所述之圖案$2即可。亦即,消失修正編碼單元2314在全部之時刻k,以將資訊X1,k、X2,k、X3,k、X4,k及奇偶Pk分配給封包編號不同之封包的方式,重排資訊及奇偶即可。
如上所述,在本實施例中,在將第1實施例所述之編碼率(n-1)/n的時變周期h(h係4以上之整數)的LDPC-CC適用於消失修正方式的情況下,作為在封包層之消失修正編碼單元中的重排方法,提出用於提高消失修正能力的具體結構。但是,時變周期h並非限於4以上,即使在時變周期為2、3時,藉由進行同樣之重排,仍
可提高消失修正能力。
(第8實施例)
在本實施例中,說明比實體層高層之編碼方法(封包層(packet level)之編碼方法)的細節。
第44圖顯示比實體層高層中的編碼方法之一例。在第44圖中,將錯誤修正碼之編碼率設為2/3,將1封包中去除了控制資訊、錯誤檢測碼等冗餘之資訊的資料大小設為512位元。
在第44圖中,在比實體層高層中進行編碼(封包層之編碼)的編碼器中,對從資訊封包#1至#8進行重排後進行編碼,而求出奇偶校驗位元。而後,編碼器將求出之奇偶校驗位元合併為512位元,構成一個奇偶封包。此處,由於編碼器支援之編碼率係2/3,所以生成4個奇偶封包,換言之生成奇偶封包#1至#4。因而,在其他實施例中說明之資訊封包相當於第44圖之資訊封包#1至#8,奇偶封包相當於第44圖之奇偶封包#1至#4。
另外,作為奇偶封包之大小的簡單設定方法,有使奇偶封包之大小與資訊封包之大小為同一大小的方法。但是,此等大小亦可不同。
第45圖顯示與第44圖不同之在比實體層高層中的編碼方法之一例。在第45圖中,資訊封包#1至#512係原來之資訊封包,將1封包
中之去除了控制資訊、錯誤檢測碼等冗餘之資訊的資料大小設為512位元。而後,編碼器將資訊封包#k(k=1、2、...、511、512)分割為8個,而生成子資訊封包#k-1、#k-2、...、#k-8。
而後,編碼器對子資訊封包#1-n、#2-n、#3-n、...、#511-n、#512-n(n=1、2、3、4、5、6、7、8)進行編碼,而形成奇偶群#n。而後,如第46圖所示,將奇偶群#n分割為m個,而構成(子)奇偶封包#n-1、#n-2、...、#n-m。
因而,在第2實施例中說明之資訊封包相當於第45圖之資訊封包#1至#512,奇偶封包為第37圖之(子)奇偶封包#n-1、#n-2、...、#n-m(n=1、2、3、4、5、6、7、8)。此時,資訊封包之1封包為512位元,奇偶封包之1封包並非需要為512位元。亦即,資訊封包之1封包與奇偶封包之1封包並非需要為同一大小。
另外,編碼器亦可將藉由分割資訊封包所獲得之子資訊封包本身視為資訊封包之1封包。
作為另外之方法,即使將第5實施例中說明之資訊封包作為本實施例中說明之子資訊封包#k-1、#k-2、...、#k-8(k=1、2、...、511、512)來考慮,第5實施例仍可實施。特別是第5實施例中,敘述了終止序列之插入方法、封包之
構成方法。此處,即使將本實施例之“子資訊封包”、“子奇偶封包”分別考慮為第5實施例中說明之“子資訊封包”、“奇偶封包”,第5實施例仍可實施。但是,構成子資訊封包之位元數與構成子奇偶封包之位元數相等時容易實施。
在第5實施例中,在資訊封包中附加資訊以外之資料(例如,錯誤檢測碼)。此外,在第5實施例中,在奇偶封包中附加奇偶校驗位元以外之資料。但是,不含此等資訊位元及奇偶校驗位元以外之資料,而適用於資訊封包中關於資訊位元之位元數的情況時,或是適用於奇偶封包中關於奇偶校驗位元之位元數的情況時,關於式(62)~式(70)所示之終止的條件為重要條件。
(第9實施例)
在第1實施例中,說明了特性良好之LDPC-CC。在本實施例中,說明將第1實施例中說明之LDPC-CC適用於實體層時,編碼率為可變之縮短方法。所謂縮短,係指從第1編碼率之代碼生成第2編碼率(第1編碼率>第2編碼率)之代碼。
以下,作為一個例子,說明從基於第1實施例所述之編碼率1/2的時變周期h(h係4以上之整數)之奇偶校驗多項式的LDPC-CC生成編碼率1/3之LDPC-CC的縮短方法。
考慮編碼率1/2、時變周期h之第g(g=0、1、...、h-1)奇偶校驗多項式如式(84)表示的情況。
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(84)
在式(84)中,a#g,1,1、a#g,1,2為1以上之自然數,且a#g,1,1≠a#g,1,2成立。此外,b#g,1、b#g,2為1以上之自然數,且b#g,1≠b#g,2成立(g=0、1、2、...、h-2、h-1)。
而後,假設式(84)滿足以下之<條件#17>。
<條件#17>
“a#0,1,1%h=a#1,1,1%h=a#2,1,1%h=a#3,1,1%h=...=a#g,1,1%h=...=a#h-2,1,1%h=a#h-1,1,1%h=vp=1(vp=1:固定值)”
“b#0,1%h=b#1,1%h=b#2,1%h=b#3,1%h=...=b#g,1%h=...=b#h-2,1%h=b#h-1,1%h=w(w:固定值)”
“a#0,1,2%h=a#1,1,2%h=a#2,1,2%h=a#3,1,2%h=...=a#g,1,2%h=...=a#h-2,1,2%h=a#h-1,1,2%h=yp=1(yp=1:固定值)”
“b#0,2%h=b#1,2%h=b#2,2%h=b#3,2%h=...=b#g,2%h=...=b#h-2,2%h=b#h-1,2%h=z(z:固定值)”
而後,在如第4實施例生成奇偶校驗矩陣時,若將在時刻i之資訊設為Xi,將奇偶設為Pi,則碼字w表示為w=(X0、P0、X1、P1、...、Xi、Pi、...)T。
此時,本實施例中之縮短方法採用以下之方法。
[方法#1-1]
在方法#1-1中,將已知資訊(例如,零)規則地插入資訊X(方法#1-1之插入規則)。例如,將已知資訊插入資訊2hk(=2×h×k)位元中之hk(=h×k)位元(插入步驟),對包含已知資訊之2hk位元的資訊,使用編碼率1/2之LDPC-CC進行編碼。藉此,生成2hk位元之奇偶(編碼步驟)。此時,將資訊2hk位元中之hk位元的已知資訊設為不發送之位元(發送步驟)。由此,可實現編碼率1/3。
另外,已知資訊不限於零,亦可為1或是預定之1以外的值,只須預先通知給通訊對方之通訊裝置,或是決定為規格即可。
以下,主要記載與方法#1-1之插入規則的差異。
[方法#1-2]
在方法#1-2中,與方法#1-1不同,如第47圖所示,將由資訊及奇偶構成之2×h×2k位元作為1周期,在各周期中,將已知資訊插入相同位置(方法#1-2之插入規則)。
使用第48圖為例,就已知資訊之插入規則(方法#1-2之插入規則),說明與方法#1-1之
差異。
在第48圖中,顯示時變周期為4時,將由資訊及奇偶構成之16位元作為1周期時的例。此時,在方法#1-2中,在最初之1周期,將已知資訊(例如,零(亦可為1或預定之值))插入X0、X2、X4、X5。
此外,在方法#1-2中,在其次之1周期,將已知資訊(例如,零(亦可為1或預定之值))插入X8、X10、X12、X13、...、在第i個之1周期,將已知資訊插入X8i、X8i+2、X8i+4、X8i+5。第i個以後,亦同樣地,在方法#1-2中,在各周期使插入已知資訊之位置相同。
其次,在方法#1-2中,與[方法#1-1]同樣地,例如,將已知資訊插入資訊2hk位元中之hk位元,對包含已知資訊之2hk位元的資訊使用編碼率1/2之LDPC-CC進行編碼。
藉此,生成2hk位元之奇偶。此時,若將hk位元之已知資訊設為不發送之位元,則可實現編碼率1/3。
以下,作為例子,使用第49圖,說明插入已知資訊之位置與錯誤修正能力的關係。
第49圖顯示校驗矩陣H之一部分與碼字w(X0、P0、X1、P1、X2、P2、...、X9、P9)的對應關係。在第49圖之行4001中,在對應於
X2及X4之列配置元素“1”。另外,在第49圖之行4002中,在對應於X2及X9之列配置元素“1”。因此,若將已知資訊插入X2、X4、X9,則在行4001及行4002中,對應於元素為“1”之列的全部資訊為已知。因此,在行4001及行4002中,由於未知之值僅為奇偶,所以在BP解碼之行運算中,可進行可靠性高之對數似然比的更新。
亦即,藉由插入已知資訊而實現比原來編碼率小之編碼率時,在校驗矩陣中之各行,換言之在奇偶校驗多項式中,奇偶與資訊之中的資訊中,增加全部係已知資訊之行,或是已知資訊數量多之行(例如,1位元以外係已知資訊),在獲得高錯誤修正能力上是重要的。
在時變LDPC-CC之情況下,在奇偶校驗矩陣H中,在配置元素“1”之圖案中有規則性。因而,藉由基於奇偶校驗矩陣H,在各周期中規則性插入已知資訊,在未知之值僅係奇偶之行,或是奇偶及資訊未知時,可增加未知資訊之位元數少之行。結果,可獲得賦予良好特性之編碼率1/3的LDPC-CC。
根據以下之[方法#1-3],可從第1實施例所說明之特性良好的編碼率1/2、時變周期h(h係4以上之整數)之LDPC-CC,實現錯誤修正能力高之編碼率1/3、時變周期h的LDPC-CC。
[方法#1-3]
在方法#1-3中,在由資訊及奇偶構成之2×h×2k位元的周期(由於包含奇偶)中,將已知資訊(例如,零)插入資訊X2hi、X2hi+1、X2hi+2、...、X2hi+2h-1、...、X2h(i+k-1)、X2h(i+k-1)+1、X2h(i+k-1)+2、...、X2h(i+k-1)+2h-1的2×h×k位元之中的h×k個Xj。
其中,j取2hi~2h(i+k-1)+2h-1之任一個值,而存在h×k個不同之值。此外,已知資訊亦可為1或是預定之值。
此時,在將已知資訊插入h×k個Xj之情況下,將不同之h×k個j除以h的餘數中,
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下(就vp=1、yp=1,參照<條件#7-1><條件#7-2>。)。該γ至少存在一個。
如此,藉由在插入已知資訊之位置設定條件,可在奇偶校驗矩陣H之各行中,換言之在
奇偶校驗多項式中,可儘量增加資訊全部為已知資訊之行,或是已知資訊數量多之行(例如,1位元以外係已知資訊)。
上述說明之時變周期h的LDPC-CC滿足<條件#17>。此時,由於第g(g=0、1、...、h-1)奇偶校驗多項式如式(84)表示,所以對應於奇偶校驗矩陣內之式(84)的奇偶校驗多項式之子矩陣(向量)如第50圖表示。
在第50圖中,號碼4101之“1”對應於Da#g,1,1X1(D)。此外,號碼4102之“1”對應於Da#g,1,2X1(D)。此外,號碼4103之“1”對應於X1(D)。此外,號碼4104對應於P(D)。
此時,若將號碼4103之“1”的時刻設為j而表示為Xj,則號碼4101之“1”表示為Xj-a#g,1,1,號碼4102之“1”表示為Xj-a#g,1,2。
因此,以j為基準位置作考慮時,號碼4101之“1”位於vp=1之倍數的位置,號碼4102之“1”位於yp=1之倍數的位置。此外,此不取決於g。
將此作考慮時,可敘述如下。亦即,為了“藉由在插入已知資訊之位置設定條件,在奇偶校驗矩陣H之各行中,換言之在奇偶校驗多項式中,儘量增加資訊全部為已知資訊之行,或是已知資訊數量多之行(例如,1位元以外係已知資
訊)”,[方法#1-3]係重要的要件之一。
作為例子,設為時變周期h=4,且vp=1=1、yp=1=2。在第48圖中,考慮將4×2×2×1位元(換言之,k=1)作為1周期,將已知資訊(例如,零(亦可為1或預定之值))插入資訊及奇偶X8i、P8i、X8i+1、P8i+1、X8i+2、P8i+2、X8i+3、P8i+3、X8i+4、P8i+4、X8i+5、P8i+5、X8i+6、P8i+6、X8i+7、P8i+7之中的X8i、X8i+2、X8i+4、X8i+5之情況。
此時,作為插入已知資訊之Xj的j,存在8i、8i+2、8i+4、8i+5之4個不同之值。此時,將8i除以4之餘數為0,將8i+2除以4之餘數為2,將8i+4除以4之餘數為0,將8i+5除以4之餘數為1。因此,餘數為0之個數係兩個,餘數為vp=1=1之個數係一個,餘數為yp=1=2之個數係一個,而滿足上述[方法#1-3]之插入規則(其中,γ=0。)。因而,可以說第48圖所示之例係滿足上述[方法#1-3]之插入規則的一例。
作為比[方法#1-3]更嚴格之條件,可以賦予以下之[方法#1-3’]。
[方法#1-3’]
在方法#1-3’中,在由資訊及奇偶構成之2×h×2k位元的周期(由於包含奇偶)中,將已知資訊(例如,零)插入資訊X2hi、X2hi+1、X2hi+2、...、X2hi+2h-1、...、X2h(i+k-1)、X2h(i+k-1)+1、X2h(i+k-1)+2、...、X2h(i+k-1)+2h-1的2×h×k位元之中的h×k個
Xj。其中,j取2hi~2h(i+k-1)+2h-1之任一個值,而存在h×k個不同之值。此外,已知資訊亦可為1或是預定之值。
此時,在將已知資訊插入h×k個Xj之情況下,將不同之h×k個j除以h的餘數中,
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下(就vp=1、yp=1,參照<條件#7-1>、<條件#7-2>。)。
該γ至少存在一個。
在不滿足上述之γ中,“餘數為(0+γ)mod h之個數”、“餘數為(vp=1+γ)mod h之個數”、“餘數為(yp=1+γ)mod h之個數”為零。
此外,為了更有效實施[方法#1-3],在上述之基於時變周期h之<條件#17>的奇偶校驗多項式之LDPC-CC中,只須滿足以下三個的任一個條件即可(方法#1-3’之插入規則)。其中,在<條件#17>中為vp=1<yp=1。
.yp=1-vp=1=vp=1-0換言之yp=1=2×vp=1
.vp=1-0=h-yp=1換言之vp=1=h-yp=1
.h-yp=1=yp=1-vp=1換言之h=2×yp=1-vp=1
在附加該條件時,藉由在插入已知資訊之位置設定條件,可在奇偶校驗矩陣H之各行中,換言之在奇偶校驗多項式中,可儘量增加資訊全部為已知資訊之行,或是已知資訊數量多之行(例如,1位元以外係已知資訊)。此因,LDPC-CC具有特有之奇偶校驗矩陣的結構。
其次,說明從第1實施例所述之編碼率(n-1)/n(n係2以上之整數)的時變周期h(h係4以上之整數)之LDPC-CC實現比編碼率(n-1)/n小之編碼率的縮短方法。
考慮編碼率(n-1)/n、時變周期h之第g(g=0、1、...、h-1)奇偶校驗多項式表示如式(85)的情況。
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+1)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(85)
在式(85)中,a#g,p,1、a#g,p,2為1以上之自然數,且a#g,p,1≠a#g,p,2成立。此外,b#g,1、b#g,2為1以上之自然數,且b#g,1≠b#g,2成立(g=0、1、2、...、h-2、h-1;p=1、2、...、n-1)。
而後,在式(85)中,滿足以下之<條件#18-1><條件#18-2>。
<條件#18-1>
“a#0,1,1%h=a#1,1,1%h=a#2,1,1%h=a#3,1,1%h=...
=a#g,1,1%h=...=a#h-2,1,1%h=a#h-1,1,1%h=vp=1(vp=1:固定值)”
“a#0,2,1%h=a#1,2,1%h=a#2,2,1%h=a#3,2,1%h=...=a#g,2,1%h=...=a#h-2,2,1%h=a#h-1,2,1%h=vp=2(vp=2:固定值)”
“a#0,3,1%h=a#1,3,1%h=a#2,3,1%h=a#3,3,1%h=...=a#g,3,1%h=...=a#h-2,3,1%h=a#h-1,3,1%h=vp=3(vp=3:固定值)”
“a#0,4,1%h=a#1,4,1%h=a#2,4,1%h=a#3,4,1%h=...=a#g,4,1%h=...=a#h-2,4,1%h=a#h-1,4,1%h=vp=4(vp=4:固定值)”
‧
‧
‧
“a#0,k,1%h=a#1,k,1%h=a#2,k,1%h=a#3,k,1%h=...=a#g,k,1%h=...=a#h-2,k,1%h=a#h-1,k,1%h=vp=k(vp=k:固定值)
(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,1%h=a#1,n-2,1%h=a#2,n-2,1%h=a#3,n-2,1%h=...=a#g,n-2,1%h=...=a#h-2,n-2,1%h=a#h-1,n-2,1%h=vp=n-2(vp=n-2:固定值)”
“a#0,n-1,1%h=a#1,n-1,1%h=a#2,n-1,1%h=a#3,n-1,1%h=...=a#g,n-1,1%h=...=a#h-2,n-1,1%h=a#h-1,n-1,1%h=vp=n-1(vp=n-1:固定值)”
以及
“b#0,1%h=b#1,1%h=b#2,1%h=b#3,1%h=...=b#g,1%h=...=b#h-2,1%h=b#h-1,1%h=w(w:固定值)”
<條件#18-2>
“a#0,1,2%h=a#1,1,2%h=a#2,1,2%h=a#3,1,2%h=...=a#g,1,2%h=...=a#h-2,1,2%h=a#h-1,1,2%h=yp=1(yp=1:固定值)”
“a#0,2,2%h=a#1,2,2%h=a#2,2,2%h=a#3,2,2%h=...=a#g,2,2%h=...=a#h-2,2,2%h=a#h-1,2,2%h=yp=2(yp=2:固定值)”
“a#0,3,2%h=a#1,3,2%h=a#2,3,2%h=a#3,3,2%h=...=a#g,3,2%h=...=a#h-2,3,2%h=a#h-1,3,2%h=yp=3(yp=3:固定值)”
“a#0,4,2%h=a#1,4,2%h=a#2,4,2%h=a#3,4,2%h=...=a#g,4,2%h=...=a#h-2,4,2%h=a#h-1,4,2%h=yp=4(yp=4:固定值)”
‧
‧
‧
“a#0,k,2%h=a#1,k,2%h=a#2,k,2%h=a#3,k,2%h=...=a#g,k,2%h=...=a#h-2,k,2%h=a#h-1,k,2%h=yp=k(yp=k:
固定值)
(因此,成為k=1、2、...、n-1。)”
‧
‧
‧
“a#0,n-2,2%h=a#1,n-2,2%h=a#2,n-2,2%h=a#3,n-2,2%h=...=a#g,n-2,2%h=...=a#h-2,n-2,2%h=a#h-1,n-2,2%h=yp=n-2(yp=n-2:固定值)”
“a#0,n-1,2%h=a#1,n-1,2%h=a#2,n-1,2%h=a#3,n-1,2%h=...=a#g,n-1,2%h=...=a#h-2,n-1,2%h=a#h-1,n-1,2%h=yp=n-1(yp=n-1:固定值)”
以及
“b#0,2%h=b#1,2%h=b#2,2%h=b#3,2%h=...=b#g,2%h=...=b#h-2,2%h=b#h-1,2%h=z(z:固定值)”
使用如上所述之編碼率(n-1)/n的時變周期h之LDPC-CC,實現比錯誤修正能力高之編碼率(n-1)/n小的編碼率之縮短方法如下。
[方法#2-1]
在方法#2-1中,將已知資訊(例如,零(亦可為1或預定之值))規則地插入資訊X(方法#2-1之插入規則)。
[方法#2-2]
在方法#2-2中,與方法#2-1不同,如第51圖所示,將由資訊及奇偶構成之h×n×k位元作為1周期,在各周期中,
將已知資訊插入相同位置(方法#2-2之插入規則)。所謂在各周期中將已知資訊插入相同位置,如使用第48圖而在上述之[方法#1-2]所說明。
[方法#2-3]
在方法#2-3中,在由資訊及奇偶構成之h×n×k位元的周期中,從資訊X1,hi、X2,hi、...、Xn-1,hi、......、X1,h(i+k-1)+h-1、X2,h(i+k-1)+h-1、...、Xn-1,h(i+k-1)+h-1之h×(n-1)×k位元中選擇Z位元,而將已知資訊(例如,零(亦可為1或預定之值))插入選擇之Z位元(方法#2-3之插入規則)。
此時,方法#2-3在插入已知資訊之資訊X1,j(其中,j取hi~h(i+k-1)+h-1之任一個值。)中,求出對全部j除以h時之餘數。
因而,為
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下。該γ至少存在一個。
同樣地,在方法#2-3中,在插入已知資訊之資訊X2,j(其中,j取hi~h(i+k-1)+h-1之任一值。)中,求出對全部j除以h時之餘數。
因而,為
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=2+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=2+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(vp=2+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=2+γ)mod h(其中,個數並非0。)”之個數的差係1以下。該γ至少存在一個。
另外,在方法#2-3中,即使為資訊Xf,j(f=1、2、3、...、n-1)之情況下,仍可同樣地說明。在方法#2-3中,在插入已知資訊之Xf,j(其中,j取hi~h(i+k-1)+h-1之任一值。)中,求出對全部j除以h時之餘數。因而,為
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下,
“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下。該γ至少存在一個。
如此,藉由在插入已知資訊之位置設定條件,與[方法#1-3]同樣地,可在奇偶校驗矩陣H中生成更多“未知之值為奇偶及少資訊位元之行”。藉此,可使用如上所述之特性良好的編碼率(n-1)/n之時變周期h的LDPC-CC,實現比錯誤修正能力高之編碼率(n-1)/n小的編碼率。
在[方法#2-3]中,說明了插入之已知資訊的數量在各周期相同之情況,但插入之已知資訊的數量亦可在各周期不同。例如,如第52圖所示,亦可在最初之周期,將N0個資訊作為已知資訊,在其次周期,將N1個資訊作為已知資訊,在第i周期,將Ni個資訊作為已知資訊。
如此,在插入之已知資訊的數量在各周期不同之情況下,周期之概念並無意義。若將方法#2-3之插入規則不使用周期之概念來表示,則形成如[方法#2-4]。
[方法#2-4]
在由資訊及奇偶構成之資料序列中,從資訊X1,0、X2,0、...、Xn-1,0、......、X1,v、X2,v、...、Xn-1,v之位元序列中選擇Z位元,將已知資訊(例如,零(亦可為1或預定之值))插入選擇之
Z位元(方法#2-4之插入規則)。
此時,在方法#2-4中,在插入已知資訊之X1,j(其中,j取0~v之任一值。)中,求出對全部j除以h時之餘數。因而,為“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下。該γ至少存在一個。
同樣地,在方法#2-4中,在插入已知資訊之X2,j(其中,j取0~v之任一值。)中,求出對全部j除以h時之餘數。因而,為“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=2+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=2+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(vp=2+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=2+γ)mod h(其中,個數並非0。)”之個數的差係1以下。該γ至少存在一個。
換言之,方法#2-4係在插入已知資訊之Xf,j(其中,j取0~v之任一值。)中,求出對全部
j除以h時之餘數。因而,為“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下(f=1、2、3、...、n-1)。該γ至少存在一個。
如此,藉由在插入已知資訊之位置設定條件,即使每個周期插入之已知資訊的位元數不同情況下(或是,並無周期之概念情況下),仍與[方法#2-3]同樣地,可在校驗矩陣H中生成更多“未知之值為奇偶及少資訊位元之行”。藉此,可使用上述之特性良好的編碼率(n-1)/n之時變周期h的LDPC-CC,實現比錯誤修正能力高之編碼率(n-1)/n小的編碼率。
此外,為了更有效實施[方法#2-3]、[方法#2-4],只須在依據上述時變周期h之<條件#18-1><條件#18-2>的奇偶校驗多項式之LDPC-CC中,滿足以下3個中之任一個條件即可。其中,在<條件#18-1><條件#18-2>中為vp=s<yp=s(s=1、2、...、n-1)。
.yp=s-vp=s=vp=s-0換言之yp=s=2×vp=s
.vp=s-0=h-yp=s換言之vp=s=h-yp=s
.h-yp=s=yp=s-vp=s換言之h=2×yp=s-vp=s
附加該條件時,藉由在插入已知資訊之位置設定條件,可在奇偶校驗矩陣H之各行中,換言之,在奇偶校驗多項式中,儘量增加資訊全部為已知資訊之行,或是已知資訊數量多之行(例如,1位元以外係已知資訊)。此因,LDPC-CC具有特有之奇偶校驗矩陣的結構。
以上,通訊裝置插入通訊對象已知之資訊,對包含已知資訊之資訊進行編碼率1/2之編碼,而生成奇偶校驗位元。而後,通訊裝置不發送已知之資訊,藉由發送已知資訊以外之資訊與求出之奇偶校驗位元,而實現編碼率1/3。
第53圖係顯示在實體層中編碼率為可變時之與編碼有關的部分(錯誤修正編碼單元44100及發送裝置44200)之結構一例的方塊圖。
已知資訊插入單元4403輸入資訊4401及控制信號4402,依控制信號4402中包含之編碼率的資訊插入已知資訊。具體而言,控制信號4402中包含之編碼率比編碼器4405支援之編碼率小,需要進行縮短時,係按照上述敘述之縮短方法插入已知資訊,而輸出已知資訊插入後之資訊4404。另外,控制信號4402中包含之編碼率與編碼器4405支援之編碼率相等,無須進行縮
短情況下,則不插入已知資訊,將資訊4401直接作為資訊4404而輸出。
編碼器4405輸入資訊4404及控制信號4402,對資訊4404進行編碼而生成奇偶4406,並輸出奇偶4406。
已知資訊刪減單元4407輸入資訊4404及控制信號4402,依據控制信號4402中包含之編碼率的資訊,在已知資訊插入單元4403中插入已知資訊情況下,係從資訊4404刪除已知資訊,而輸出刪除後之資訊4408。另外,在已知資訊插入單元4403中,未插入已知資訊情況下,將資訊4404直接作為資訊4408而輸出。
調變單元4409輸入奇偶4406、資訊4408及控制信號4402,依據控制信號4402中包含之調變方式的資訊,調變奇偶4406及資訊4408,生成基帶信號4410並輸出。
第54圖係顯示與第53圖不同之在實體層中編碼率為可變時與編碼有關部分(錯誤修正編碼單元44100及發送裝置44200)的結構之另外例的方塊圖。如第54圖所示,藉由將輸入於已知資訊插入單元4403之資訊4401形成輸入於調變單元4409之結構,即使省略第53圖之已知資訊刪減單元4407,與第53圖同樣地仍可使編碼率為可變。
第55圖係顯示實體層中之錯誤修正解碼單元46100的結構一例之方塊圖。已知資訊之對數似然比插入單元4603輸入所接收之資料的對數似然比信號4601及控制信號4602。對數似然比插入單元4603依據控制信號4602中包含之編碼率的資訊,在需要插入已知資訊之對數似然比情況下,將具有高可靠度之已知資訊的對數似然比插入對數似然比信號4601。而後,對數似然比插入單元4603輸出已知資訊之對數似然比插入後的對數似然比信號4604。控制信號4602中包含之編碼率的資訊例如從通訊對象傳送。
解碼單元4605輸入控制信號4602及已知資訊之對數似然比插入後的對數似然比信號4604,並依據控制信號4602中包含之編碼率等之編碼方法的資訊進行解碼,將接收之資料予以解碼,而輸出解碼後之資料4606。
已知資訊刪減單元4607輸入控制信號4602及解碼後之資料4606,依據控制信號4602中包含之編碼率等的編碼方法之資訊,在插入有已知資訊時,刪除已知資訊,而輸出已知資訊刪除後之資訊4608。
就如以上所述,說明了從第1實施例所說明之時變周期h的LDPC-CC,實現比代碼之編碼率小的編碼率之縮短方法。藉由使用本實施
例之縮短方法,以封包層使用第1實施例所說明之時變周期h的LDPC-CC時,可謀求兼顧傳送效率之提高與消失修正能力之提高。此外,在實體層中即使變更編碼率時,仍可獲得良好之錯誤修正能力。
另外,如LDPC-CC之迴旋碼,有時在發送資訊序列之終端附加終止序列進行終端處理(終止)。此時,編碼單元4405輸入已知之資訊(例如,全零),終止序列僅由藉由將該已知之資訊予以編碼所獲得之奇偶序列而構成。因而,在終止序列中發生本案發明所說明之不按照已知資訊之插入規則的部分。此外,即使終止以外之部分,為了提高傳輸速率,亦可存在按照插入規則之部分與不插入已知資訊之部分兩者。另外,就終端處理(終止),在第11實施例中作說明。
(第10實施例)
本實施例係就使用第1實施例所述之編碼率(n-1)/n的時變周期h(h係4以上之整數)之LDPC-CC,實現比錯誤修正能力高之編碼率(n-1)/n更小編碼率的消失修正方法作說明。其中,編碼率(n-1)/n之時變周期h(h係4以上之整數)的LDPC-CC之說明與第9實施例相同。
[方法#3-1]
方法#3-1如第56圖所示,係將由資訊與奇偶構成之h×n×k位元(k係自然數)作為周期,在各周期中,將已知資訊封包中包含之已知資訊插入相同位置(方法#3-1之插入規則)。所謂在各周期,將已知資訊封包中包含之已知資訊插入相同位置,如在第9實施例之方法#2-2等的說明。
[方法#3-2]
方法#3-2係在由資訊及奇偶構成之h×n×k位元的周期中,從資訊X1,hi、X2,hi、...、Xn-1,hi、......、X1,h(i+k-1)+h-1、X2,h(i+k-1)+h-1、...、Xn-1,h(i+k-1)+h-1之h×(n-1)×k位元選擇Z位元,而在選擇之Z位元中插入已知資訊封包的資料(例如,零(亦可為1或預定之值))(方法#3-2之插入規則)。
此時,方法#3-2係在插入已知資訊封包之資料的X1,j(其中,j取hi~h(i+k-1)+h-1之任一值。)中求出對全部j除以h時之餘數。因而,為“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=1+γ)mod
h(其中,個數並非0。)”之個數的差係1以下。該γ至少存在一個。
換言之,方法#3-2係在插入已知資訊封包之資料的Xf,j(其中,j取hi~h(i+k-1)+h-1之任一值。)中求出對全部j除以h時之餘數。因而,為“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下(f=1、2、3、...、n-1)。該γ至少存在一個。
如此,藉由在插入已知資訊之位置設定條件,可在奇偶校驗矩陣H中生成更多“未知之值為奇偶及少資訊位元之行”。藉此,可使用上述敘述之特性良好的編碼率(n-1)/n之時變周期h的LDPC-CC,實現消失修正能力高,且可以低電路規模改變消失修正碼之編碼率的系統。
以上,在高層之消失修正方法係就消失修正碼之編碼率為可變的消失修正方法作說明。
在高層,就消失修正碼之編碼率為可變的消失修正編碼相關處理單元及消失修正解碼
相關處理單元之結構,可藉由在第21圖之消失修正編碼相關處理單元2112的前段插入已知資訊封包,而變更消失修正碼之編碼率。
藉此,由於例如可依通訊狀況改變編碼率,因此在通訊狀況良好情況下,可增大編碼率使傳送效率提高。此外,縮小編碼率情況下,如[方法#3-2],可藉由依校驗矩陣插入已知資訊封包中包含之已知資訊,以謀求消失修正能力之提高。
[方法#3-2]係就插入之已知資訊封包的資料數量在各周期相同的情況作說明,不過插入之資料數量在各周期亦可不同。例如第57圖所示,亦可在最初之周期係將N0個資訊作為已知資訊封包之資料,在其次之周期係將N1個資訊作為已知資訊封包之資料在第i個周期係將Ni個資訊作為已知資訊封包之資料。
如此,在插入之已知資訊封包的資料數在各周期不同情況下,周期之概念並無意義。方法#3-2之插入規則不使用周期之概念來表示時,則形成如[方法#3-3]。
[方法#3-3]
方法#3-3係在由資訊及奇偶構成之資料序列中,從資訊X1,0、X2,0、...、Xn-1,0、......、X1,v、X2,v、...、Xn-1,v之位元序列選擇Z位元,
而在選擇之Z位元中插入已知資訊(例如,零(亦可為1或預定之值))(方法#3-3之插入規則)。
此時,方法#3-3係在插入已知資訊之X1,j(其中,j取0~v之任一值。)中求出對全部j除以h時之餘數。因而,為“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差係1以下。該γ至少存在一個。
換言之,方法#3-3係在插入已知資訊之Xf,j(其中,j取0~v之任一值。)中求出對全部j除以h時之餘數。因而,為“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下,“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差係1以下(f=1、2、3、...、n-1)。該γ至少存
在一個。
以上,係就消失修正碼為使用從第1實施例所說明之時變周期h的LDPC-CC實現代碼之編碼率更小的編碼率之方法的消失修正碼之編碼率為可變的系統作說明。藉由使用本實施例之編碼率可變方法,可謀求兼顧傳送效率之提高與消失修正能力之提高,在消失修正時,即使變更編碼率情況下,仍可獲得良好之消失修正能力。
(第11實施例)
使用與本發明有關之LDPC-CC時,為了確保資訊位元解碼時之可靠度,需要終止或咬尾(tail-biting)。因此,本實施例係就進行終止時(“Information-zero-termination”或簡稱為“零終止(Zero-termination)”)之方法詳細說明於下。
第58圖係編碼率(n-1)/n之LDPC-CC中的“Information-zero-termination”之說明圖。將在時刻i(i=0、1、2、3、...、s)之資訊位元X1、X2、...、Xn-1及奇偶校驗位元P設為X1,i、X2,i、...、Xn-1,i及奇偶校驗位元Pi。而後,如第58圖所示,Xn-1,s係欲發送之資訊的最後位元(4901)。其中,在解碼器中為了保持接收品質,於編碼時,亦需要就時刻s以後之資訊實施編碼。
因而,若編碼器僅進行編碼至時刻s,編碼側之發送裝置對解碼側之接收裝置僅傳送至Ps時,在解碼器中資訊位元之接收品質大幅惡化。為了解決該問題,係將最後資訊位元Xn-1,s以後之資訊位元(稱為“虛擬之資訊位元”)假設為“0”來進行編碼,而生成奇偶校驗位元(4903)。
具體而言,如第58圖所示,編碼器將X1,k、X2,k、...、Xu-1,k(k=t1、t2、...、tm)設為“0”予以編碼,而獲得Pt1、Pt2、...、Ptm。而後,編碼側之發送裝置將在時刻s之X1,s、X2,s、...、Xn-1,s、Ps發送後,再發送Pt1、Pt2、...、Ptm。解碼器利用瞭解在時刻s以後,虛擬之資訊位元係“0”而進行解碼。另外,前述係以虛擬之資訊位元係“0”的情況為例作說明,不過不限於此,虛擬之資訊位元,在收發裝置中,只要係已知之資料時,亦可同樣地實施。
當然,本發明之全部實施例,即使進行終止仍可實施。
(第12實施例)
本實施例係就依據第1實施例及第6實施例所述之奇偶校驗多項式的LDPC-CC之具體生成方法的一例作說明。
第6實施例係就第1實施例所說明之
LDPC-CC的時變周期,敘述下述條件有效。
.時變周期係質數。
.時變周期係奇數,且對時變周期之值的約數之數量少。
此處,考慮增大時變周期而生成代碼者。此時,係使用賦予限制條件之隨機數而生成代碼,不過增大時變周期時,會發生使用隨機數而設定之參數數量變多,具有高錯誤修正能力之代碼的探索困難之問題。對於該問題,本實施例係就利用依據第1實施例、第6實施例所述之奇偶校驗多項式的LDPC-CC之不同的代碼生成方法作敘述。
一個例子,係就依據編碼率1/2、時變周期15之奇偶校驗多項式的LDPC-CC之設計方法作說明。
就編碼率(n-1)/n(n係2以上之整數)、時變周期15之LDPC-CC的(滿足0)奇偶校驗多項式係考慮式(86-0)~(86-14)。
(D a#0,1,1+D a#0,1,2+D a#0,1,3)X 1(D)+(D a#0,2,1+D a#0,2,2+D a#0,2,3)X 2(D)+…
+(D a#0,n-1,1+D a#0,n-1,2+D a#0,n-1,3)X n-1(D)+(D b#0,1+D b#0,2+D b#0,3)P(D)=0...(86-0)
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X 1(D)+(D a#1,2,1+D a#1,2,2+D a#1,2,3)X 2(D)+…
+(D a#1,n-1,1+D a#1,n-1,2+D a#1,n-1,3)X n-1(D)+(D b#1,1+D b#1,2+D b#1,3)P(D)=0...(86-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X 1(D)+(D a#2,2,1+D a#2,2,2+D a#2,2,3)X 2(D)+…
+(D a#2,n-1,1+D a#2,n-1,2+D a#2,n-13)X n-1(D)+(D b#2,1+D b#2,2+D b#2,3)P(D)=0...(86-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 1(D)+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X n-1(D)+(D b#3,1+D b#3,2+D b#3,3)P(D)=0...(86-3)
(D a#4,1,1+D a#4,1,2+D a#4,1,3)X 1(D)+(D a#4,2,1+D a#4,2,2+D a#4,2,3)X 2(D)+…+(D a#4,n-1,1+D a#4,n-1,2+D a#4,n-1,3)X n-1(D)+(D b#4,1+D b#4,2+D b#4,3)P(D)=0...(86-4)
(D a#5,1,1+D a#5,1,2+D a#5,1,3)X 1(D)+(D a#5,2,1+D a#5,2,2+D a#5,2,3)X 2(D)+…+(D a#5,n-1,1+D a#5,n-1,2+D a#5,n-1,3)X n-1(D)+(D b#5,1+D b#5,2+D b#5,3)P(D)=0...(86-5)
(D a#6,1,1+D a#6,1,2+D a#6,1,3)X 1(D)+(D a#6,2,1+D a#6,2,2+D a#6,2,3)X 2(D)+…+(D a#6,n-1,1+D a#6,n-1,2+D a#6,n-1,3)X n-1(D)+(D b#6,1+D b#6,2+D b#6,3)P(D)=0...(86-6)
(D a#7,1,1+D a#7,1,2+D a#7,1,3)X 1(D)+(D a#7,2,1+D a#7,2,2+D a#7,2,3)X 2(D)+…+(D a#7,n-1,1+D a#7,n-1,2+D a#7,n-1,3)X n-1(D)+(D b#7,1+D b#7,2+D b#7,3)P(D)=0...(86-7)
(D a#8,1,1+D a#8,1,2+D a#8,1,3)X 1(D)+(D a#8,2,1+D a#8,2,2+D a#8,2,3)X 2(D)+…+(D a#8,n-1,1+D a#8,n-1,2+D a#8,n-1,3)X n-1(D)+(D b#8,1+D b#8,2+D b#8,3)P(D)=0...(86-8)
(D a#9,1,1+D a#9,1,2+D a#9,1,3)X 1(D)+(D a#9,2,1+D a#9,2,2+D a#9,2,3)X 2(D)+…+(D a#9,n-1,1+D a#9,n-1,2+D a#9,n-1,3)X n-1(D)+(D b#9,1+D b#9,2+D b#9,3)P(D)=0...(86-9)
(D a#10,1,1+D a#10,1,2+D a#10,1,3)X 1(D)+(D a#10,2,1+D a#10,2,2+D a#10,2,3)X 2(D)+…+(D a#10,n-1,1+D a#10,n-1,2+D a#10,n-1,3)X n-1(D)+(D b#10,1+D b#10,2+D b#10,3)P(D)=0...(86-10)
(D a#11,1,1+D a#11,1,2+D a#11,1,3)X 1(D)+(D a#11,2,1+D a#11,2,2+D a#11,2,3)X 2(D)+…+(D a#11,n-1,1+D a#11,n-1,2+D a#11,n-1,3)X n-1(D)+(D b#11,1+D b#11,2+D b#11,3)P(D)=0...(86-11)
(D a#12,1,1+D a#12,1,2+D a#12,1,3)X 1(D)+(D a#12,2,1+D a#12,2,2+D a#12,2,3)X 2(D)+…
+(D a#12,n-1,1+D a#12,n-1,2+D a#12,n-1,3)X n-1(D)+(D b#12,1+D b#12,2+D b#12,3)P(D)=0
...(86-12)
(D a#13,1,1+D a#13,1,2+D a#13,1,3)X 1(D)+(D a#13,2,1+D a#13,2,2+D a#13,2,3)X 2(D)+…+(D a#13,n-1,1+D a#13,n-1,2+D a#13,n-1,3)X n-1(D)+(D b#13,1+D b#13,2+D b#13,3)P(D)=0...(86-13)
(D a#14,1,1+D a#14,1,2+D a#14,1,3)X 1(D)+(D a#14,2,1+D a#14,2,2+D a#14,2,3)X 2(D)+…+(D a#14,n-1,1+D a#14,n-1,2+D a#14,n-1,3)X n-1(D)+(D b#14,1+D b#14,2+D b#14,3)P(D)=0...(86-14)
此時,X1(D)、X2(D)、...、Xn-1(D)係資料(資訊)X1、X2、...Xn-1之多項式表現,且P(D)係奇偶之多項式表現。在式(86-0)~(86-14)中,例如,編碼率1/2時,僅X1(D)及P(D)之項存在,而X2(D)、...、Xn-1(D)之項不存在。同樣地,編碼率2/3時,僅X1(D)、X2(D)、及P(D)之項存在,而X3(D)、...、Xn-1(D)之項不存在。就其他編碼率同樣地考慮即可。此處,式(86-0)~(86-14)係分別在X1(D)、X2(D)、...、Xn-1(D)、P(D)中存在3個項之奇偶校驗多項式。
此外,式(86-0)~(86-14)就X1(D)、X2(D)、...、Xn-1(D)及P(D),以下成立。
式(86-q)中,a#q,p,1、a#q,p,2、a#q,p,3為自然數,且a#q,p,1≠a#q,p,2、a#q,p,1≠a#q,p,3、a#q,p,2≠a#q,p,3成立。此外,b#q,1、b#q,2、b#q,3為
自然數,且b#q,1≠b#q,2、b#q,1≠b#q,3、b#q,1≠b#q,3成立(q=0、1、2、...、13、14;p=1、2、...、n-1)。
而後,將式(86-q)之奇偶校驗多項式稱為“校驗式# q”,將依據式(86-q)之奇偶校驗多項式的子矩陣稱為第q子矩陣Hq。而後,就從第0子矩陣H0、第1子矩陣H1、第2子矩陣H2、...、第13子矩陣H13、第14子矩陣H14生成之時變周期15的LDPC-CC作考慮。因而,就代碼之構成方法、奇偶校驗矩陣之生成方法、編碼方法、解碼方法,與第1實施例、第6實施例所述之方法同樣。
以下,如上述所述係就編碼率1/2之情況作敘述,因此僅存在X1(D)及P(D)之項。
第1實施例、第6實施例係將時變周期設為15時,X1(D)之係數的時變周期及P(D)之係數的時變周期均係15。而本實施例之一例係提出藉由為X1(D)之係數的時變周期3、P(D)之係數的時變周期5,將LDPC-CC之時變周期設為15的代碼構成方法。換言之,本實施例係藉由將X1(D)之係數的時變周期設為α,將P(D)之係數的時變周期設為β(α≠β),而構成將LDPC-CC之時變周期設為LCM(α,β)的代碼。其中,LCM(X,Y)為X與Y之最小公倍數(the least
common multiple)。
為了獲得高錯誤修正能力,與第1實施例及第6實施例同樣地考慮,對X1(D)之係數賦予以下之條件。另外,在以下之各條件中,“%”表示模數,例如,“α%15”表示α除以15時之餘數。
<條件#19-1>
“a#0,1,1%15=a#1,1,1%15=a#2,1,1%15=...=a#k,1,1%15=...=a#14,1,1%15=vp=1(vp=1:固定值)(因此,成為k=0、1、2、...、14。)”
“a#0,1,2%15=a#1,1,2%15=a#2,1,2%15=...=a#k,1,2%15=...=a#14,1,2%15=yp=1(yp=1:固定值)(因此,成為k=0、1、2、...、14。)”
“a#0,1,3%15=a#1,1,3%15=a#2,1,3%15=...=a#k,1,3%15=...=a#14,1,3%15=zp=1(zp=1:固定值)(因此,成為k=0、1、2、...、14。)”
此外,由於X1(D)之係數的時變周期為3,因此以下之條件成立。
<條件#19-2>
i%3=j%3(i,j=0、1、...、13、14;i≠j)成立時,以下之3個式成立。
a#i,1,1=a#j,1,1...(87-1)
a#i,1,2=a#j,1,2...(87-2)
a#i,1,3=a#j,1,3...(87-3)
同樣地,對P(D)之係數賦予以下之條件。
<條件#20-1>
“b#0,1%15=b#1,1%15=b#2,1%15=...=b#k,1%15=...=b#14,1%15=d(d:固定值)(因此,成為k=0、1、2、...、14。)”
“b#0,2%15=b#1,2%15=b#2,2%15=...=b#k,2%15=...=b#14,2%15=e(e:固定值)(因此,成為k=0、1、2、...、14。)”
“b#0,3%15=b#1,3%15=b#2,3%15=...=b#k,3%15=...=b#14,3%15=f(f:固定值)(因此,成為k=0、1、2、...、14。)”
此外,由於P(D)之係數的時變周期為5,因此以下之條件成立。
<條件#20-2>
i%5=j%5(i,j=0、1、...、13、14;i≠j)成立時,以下之3個式成立。
b#i,1=b#j,1...(88-1)
b#i,2=b#j,2...(88-2)
b#i,3=b#j,3...(88-3)
藉由賦予以上之條件,可增大時變周期,並且刪減使用隨機數而設定之參數數量,可獲得代碼探索容易之效果。另外,<條件#19-1>及<條件#20-1>並非為必要之條件。換言之,亦
可僅將<條件#19-2>及<條件#20-2>作為條件而賦予。此外,亦可取代<條件#19-1>及<條件#20-1>而賦予<條件#19-1’>及<條件#20-1’>之條件。
<條件#19-1’>
“a#0,1,1%3=a#1,1,1%3=a#2,1,1%3=...=a#k,1,1%3=...=a#14,1,1%3=vp=1(vp=1:固定值)(因此,成為k=0、1、2、...、14。)”
“a#0,1,2%3=a#1,1,2%3=a#2,1,2%3=...=a#k,1,2%3=...=a#14,1,2%3=yp=1(yp=1:固定值)(因此,成為k=0、1、2、...、14。)”
“a#0,1,3%3=a#1,1,3%3=a#2,1,3%3=...=a#k,1,3%3=...=a#14,1,3%3=zp=1(zp=1:固定值)(因此,成為k=0、1、2、...、14。)”
<條件#20-1’>
“b#0,1%5=b#1,1%5=b#2,1%5=...=b#k,1%5=...=b#14,1%5=d(d:固定值)(因此,成為k=0、1、2、...、14。)”
“b#0,2%5=b#1,2%5=b#2,2%5=...=b#k,2%5=...=b#14,2%5=e(e:固定值)(因此,成為k=0、1、2、...、14。)”
“b#0,3%5=b#1,3%5=b#2,3%5=...=b#k,3%5=...=b#14,3%5=f(f:固定值)(因此,成為k=0、1、2、...、14。)”
參考上述之例,就藉由將X1(D)之係數的時變周期設為α,將P(D)之係數的時變周期設為β,而將LDPC-CC之時變周期設為LCM(α,β)的代碼構成方法作敘述。其中,時變周期LCM(α,β)=s。
將依據時變周期s之編碼率1/2的奇偶校驗多項式之LDPC-CC的第i個(i=0、1、2、...、s-2、s-1)滿足零之奇偶校驗多項式表示如以下式。
(D a#i,1,1+D a#i,1,2+D a#i,1,3)X 1(D)+(D b#i,1+D b#i,2+D b#i,3)P(D)=0...(89-i)
因而,參考上述時,本實施例中之代碼構成方法,以下之條件為重要條件。
對X1(D)之係數賦予以下之條件。
<條件#21-1>
“a#0,1,1%s=a#1,1,1%s=a#2,1,1%s=...=a#k,1,1%s=...=a#s-1,1,1%s=vp=1(vp=1:固定值)(因此,成為k=0、1、2、...、s-1。)”
“a#0,1,2%s=a#1,1,2%s=a#2,1,2%s=...=a#k,1,2%s=...=a#s-1,1,2%s=yp=1(yp=1:固定值)(因此,成為k=0、1、2、...、s-1。)”
“a#0,1,3%s=a#1,1,3%s=a#2,1,3%s=...=a#k,1,3%s=...=a#s-1,1,3%s=zp=1(zp=1:固定值)(因此,成為k=0、1、2、...、s-1。)”
此外,由於X1(D)之係數的時變周期為α,因此以下之條件成立。
<條件#21-2>
i%α=j%α(i,j=0、1、...、s-2、s-1;i≠j)成立時,以下之3個式成立。
a#i,1,1=a#j,1,1...(90-1)
a#i,1,2=a#j,1,2...(90-2)
a#i,1,3=a#j,1,3...(90-3)
同樣地,對P(D)之係數賦予以下之條件。
<條件#22-1>
“b#0,1%s=b#1,1%s=b#2,1%s=...=b#k,1%s=...=b#s-1,1%s=d(d:固定值)(因此,成為k=0、1、2、...、s-1。)”
“b#0,2%s=b#1,2%s=b#2,2%s=...=b#k,2%s=...=b#s-1,2%s=e(e:固定值)(因此,成為k=0、1、2、...、s-1。)”
“b#0,3%s=b#1,3%s=b#2,3%s=...=b#k,3%s=...=b#s-1,3%s=f(f:固定值)(因此,成為k=0、1、2、...、s-1。)”
此外,由於P(D)之係數的時變周期為β,因此以下之條件成立。
<條件#22-2>
i%β=j%β(i,j=0、1、...、s-2、s-1;i≠j)成立時,
以下之3個式成立。
b#i,1=b#j,1...(91-1)
b#i,2=b#j,2...(91-2)
b#i,3=b#j,3...(91-3)
藉由賦予以上之條件,可增大時變周期,並且可刪減使用隨機數而設定之參數數量,可獲得代碼探索容易之效果。另外,<條件#21-1>及<條件#22-1>並非為必要之條件。換言之,亦可僅將<條件#21-2>及<條件#22-2>作為條件而賦予。此外,亦可取代<條件#21-1>及<條件#22-1>而賦予<條件#21-1’>及<條件#22-1’>之條件。
<條件#21-1’>
“a#0,1,1%α=a#1,1,1%α=a#2,1,1%α=...=a#k,1,1%α=...=a#s-1,1,1%α=vp=1(vp=1:固定值)(因此,成為k=0、1、2、...、s-1。)”
“a#0,1,2%α=a#1,1,2%α=a#2,1,2%α=...=a#k,1,2%α=...=a#s-1,1,2%α=yp=1(yp=1:固定值)(因此,成為k=0、1、2、...、s-1。)”
“a#0,1,3%α=a#1,1,3%α=a#2,1,3%α=...=a#k,1,3%α=...=a#s-1,1,3%α=zp=1(zp=1:固定值)(因此,成為k=0、1、2、...、s-1。)”
<條件#22-1’>
“b#0,1%β=b#1,1%β=b#2,1%β=...=b#k,1%β=...
=b#s-1,1%β=d(d:固定值)(因此,成為k=0、1、2、...、s-1。)”
“b#0,2%β=b#1,2%β=b#2,2%β=...=b#k,2%β=...=b#s-1,2%β=e(e:固定值)(因此,成為k=0、1、2、...、s-1。)”
“b#0,3%β=b#1,3%β=b#2,3%β=...=b#k,3%β=...=b#s-1,3%β=f(f:固定值)(因此,成為k=0、1、2、...、s-1。)”
其中,係將依據時變周期s之編碼率1/2的奇偶校驗多項式之LDPC-CC的第i個(i=0、1、2、...、s-2、s-1)滿足零之奇偶校驗多項式以式(89-i)表示,不過實際利用時,成為以下式表示之滿足零之奇偶校驗多項式。
(D a#i,1,1+D a#i,1,2+1)X 1(D)+(D b#i,1+D b#i,2+1)P(D)=0...(92-i)
再者,考慮廣義之奇偶校驗多項式。第i個(i=0、1、2、...、s-2、s-1)滿足零之奇偶校驗多項式如以下式表示。
換言之,就奇偶校驗多項式,考慮如式(93-i),X1(D)、P(D)之項數並非限於3個者的情況。因而,參考上述時,本實施例中之代碼構成
方法,以下之條件為重要條件。
<條件#23>
i%α=j%α(i,j=0、1、...、s-2、s-1;i≠j)成立時,以下之式成立。
AX1,i(D)=AX1,j(D)...(94)
<條件#24>
i%β=j%β(i,j=0、1、...、s-2、s-1;i≠j)成立時,以下之式成立。
Bi(D)=Bj(D)...(95)
藉由賦予以上之條件,可增大時變周期,並且刪減使用隨機數而設定之參數數量,可獲得代碼探索容易之效果。此時,為了有效增大時變周期,只要α與β係“互質”(coprime)即可。此處,“α與β互質”係指α與β形成除1(及-1)以外不具共用約數之關係。
此時,時變周期可以α×β表示。不過,即使α與β並非互質之關係,仍有可獲得高錯誤修正能力之可能性。此外,依據第6實施例之記載時,α及β係奇數即可。不過,即使α及β並非奇數,仍有可獲得高錯誤修正能力之可能性。
其次,就在依據時變周期s、編碼率(n-1)/n之奇偶校驗多項式的LDPC-CC中,為X1(D)之係數的時變周期α1、X2(D)之係數的時變周期α2、...、Xk(D)之係數的時變周期αk(k=1、
2、...、n-2、n-1)、...、Xn-1(D)之係數的時變周期αn-1、P(D)之係數的時變周期β之LDPC-CC的代碼構成方法作敘述。此時,成為時變周期s=LCM(α1,α2,...αn-2,αn-1,β)。換言之,時變周期s成為α1,α2,...αn-2,αn-1,β之最小公倍數。
依據時變周期s之編碼率(n-1)/n的奇偶校驗多項式之LDPC-CC的第i個(i=0、1、2、...、s-2、s-1)滿足零之奇偶校驗多項式成為以下式表示之滿足零之奇偶校驗多項式。
此處,X1(D)、X2(D)、...、Xn-1(D)係資訊序列X1、X2、...、Xn-1之多項式表現(n係2以上之整數),P(D)係奇偶序列之多項式表現。
換言之,考慮X1(D)、X2(D)、...、Xn-2(D)、Xn-1(D)、P(D)之項數不限於3個者之情況。因而,參考上述時,本實施例中之代碼構成方法,以下之條件為重要條件。
<條件#25>
i%αk=j%αk(i,j=0、1、...、s-2、s-1;i≠j)成立
時,以下之式成立。
AXk,i(D)=AXk,j(D)...(97)
其中,k=1、2、...、n-2、n-1。
<條件#26>
i%β=j%β(i,j=0、1、...、s-2、s-1;i≠j)成立時,以下之式成立。
Bi(D)=Bj(D)...(98)
亦即,本實施例之編碼方法係時變周期s之低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes)的編碼方法,且具有供給以式(96-i)表示之第i個(i=0、1、...、s-2、s-1)奇偶校驗多項式的步驟;及藉由前述第0至第s-1奇偶校驗多項式與輸入資料之線形運算,而取得LDPC-CC碼字之步驟;Xk(D)之係數AXk,i的時變周期係αk(αk係比1大之整數)(k=1、2、...、n-2、n-1),P(D)之係數BXk,i的時變周期係β(β係比1大之整數),前述時變周期s係α1,α2,...αn-2,αn-1,β之最小公倍數,且i%αk=j%αk(i,j=0、1、...、s-2、s-1;i≠j)成立時,式(97)成立,i%β=j%β(i,j=0、1、...、s-2、s-1;i≠j)成立時,式(98)成立(參照第59圖)。
藉由賦予以上之條件,可增大時變周期,並且刪減使用隨機數而設定之參數數量,可
獲得代碼探索容易之效果。
此時,為了有效增大時變周期,於α1,α2,...,αn-2,αn-1及β係“互質”時,可增大時變周期。此時,時變周期可以α1×α2×...×αn-2×αn-1×β表示。
不過,即使並非互質之關係,仍有可獲得高錯誤修正能力之可能性。此外,依據第6實施例之記載時,α1,α2,...,αn-2,αn-1及β係奇數即可。不過,即使並非奇數,仍有可獲得高錯誤修正能力之可能性。
(第13實施例)
本實施例係提出在第12實施例所述之LDPC-CC中,可構成低電路規模之編碼器/解碼器的LDPC-CC。
首先,就具有上述特徵之編碼率1/2、2/3的代碼構成方法作說明。
如第12實施例所述,X1(D)之時變周期為α1、P(D)之時變周期為β、時變周期s為LCM(α1,β),依據編碼率1/2之奇偶校驗多項式的LDPC-CC之第i個(i=0、1、2、...、s-2、s-1)滿足零之奇偶校驗多項式如以下式表示。
因而,參考第12實施例時,以下之條件成立。
<條件#26>
i%α1=j%α1(i,j=0、1、...、s-2、s-1;i≠j)成立時,以下之式成立。
AX1,i(D)=AX1,j(D)...(100)
<條件#27>
i%β=j%β(i,j=0、1、...、s-2、s-1;i≠j)成立時,以下之式成立。
Bi(D)=Bj(D)...(101)
此處,考慮可將上述之編碼率1/2的LDPC-CC與編碼器/解碼器之電路共用化的編碼率2/3之LDPC-CC。依據編碼率2/3之時變周期z的奇偶校驗多項式之第i個(i=0、1、2、...、z-2、z-1)滿足零之奇偶校驗多項式如以下式表示。
C X1,i (D)X 1(D)+C X2,i (D)X 2(D)+E i (D)P(D)=0...(102-i)
此時,將依據式(99-i)之依據編碼率1/2的奇偶校驗多項式之LDPC-CC與編碼器/解碼器之電路可共用化的編碼率2/3之LDPC-CC的條件記載於下。
<條件#28>
在式(102-i)之滿足零的奇偶校驗多項式中,
X1(D)之時變周期係α1,並且i%α1=j%α1(i=0、1、...、s-2、s-1、j=0、1、...、z-2、z-1;)成立時,以下之式成立。
AX1,i(D)=CX1,j(D)...(103)
<條件#29>
在式(102-i)之滿足零的奇偶校驗多項式中,P(D)之時變周期係β,並且i%β=j%β(i=0、1、...、s-2、s-1、j=0、1、...、z-2、z-1)成立時,以下之式成立。
Bi(D)=Ej(D)...(104)
而後,由於在式(102-i)之滿足零的奇偶校驗多項式中,X2(D)之時變周期為α2即可,因此以下之條件成立。
<條件#30>
i%α2=j%α2(i,j=0、1、...、z-2、z-1;i≠j)成立時,以下之式成立。
CX2,i(D)=CX2,j(D)...(105)
此時,α2亦可為α1或β,且α2亦可係與α1及β為互質之關係的自然數。其中,α2係與α1及β為互質之關係的自然數時,具有可有效增大時變周期之特徵。此外,依據第6實施例之記載時,α1、α2及β係奇數即可。不過,即使α1、α2及β並非奇數,仍有可獲得高錯誤修正能力之可能性。
而後,時變周期z成為LCM(α1,α2,β),換言之,成為α1,α2,β之最小公倍數。
第60圖係模式表示編碼器/解碼器之電路可共用化的編碼率1/2,2/3之LDPC-CC的奇偶校驗多項式之圖。
上述係就編碼率1/2之LDPC-CC與編碼器/解碼器之電路可共用化的編碼率2/3之LDPC-CC作敘述。以下,廣義地就編碼率(n-1)/n之LDPC-CC與編碼器/解碼器之電路可共用化的編碼率(m-1)/m之LDPC-CC(n<m)的代碼構成方法作敘述。
X1(D)之時變周期為α1、X2(D)之時變周期為α2、...、Xn-1(D)之時變周期為αn-1、P(D)之時變周期為β,時變周期s係LCM(α1,α2,...,αn-1,β),換言之,係α1,α2,...,αn-1,β之最小公倍數,且依據(n-1)/n之奇偶校驗多項式的LDPC-CC之第i個(i=0、1、2、...、s-2、s-1)滿足零之奇偶校驗多項式如以下式表示。
因而,參考第12實施例時,以下之條
件成立。
<條件#31>
i%αk=j%αk(i,j=0、1、...、s-2、s-1;i≠j)成立時,以下之式成立。
AXk,i(D)=AXk,j(D)...(107)
其中,成為k=1、2、...、n-1。
<條件#32>
i%β=j%β(i,j=0、1、...、s-2、s-1;i≠j)成立時,以下之式成立。
Bi(D)=Bj(D)...(108)
此處,考慮上述之編碼率(n-1)/n的LDPC-CC與編碼器/解碼器之電路可共用化的編碼率(m-1)/m之LDPC-CC。依據編碼率(m-1)/m之時變周期z的奇偶校驗多項式之第i個(i=0、1、2、...、z-2、z-1)滿足零之奇偶校驗多項式如以下式表示。
此時,將以式(106-i)表示之依據編碼率
(n-1)/n之奇偶校驗多項式的LDPC-CC與編碼器/解碼器之電路可共用化的編碼率(m-1)/m之LDPC-CC的條件記載於下。
<條件#33>
在式(109-i)之滿足零的奇偶校驗多項式中,Xk(D)之時變周期係αk(k=1、2、...、n-1),並且i%αk=j%αk(i=0、1、...、s-2、s-1;j=0、1、...、z-2、z-1)成立時,以下之式成立。
AXk,i(D)=CXk,j(D)...(110)
<條件#34>
在式(109-i)之滿足零的奇偶校驗多項式中,P(D)之時變周期係β,並且i%β=j%β(i=0、1、...、s-2、s-1;j=0、1、...、z-2、z-1)成立時,以下之式成立。
Bi(D)=Ej(D)...(111)
而後,在式(109-i)之滿足零的奇偶校驗多項式中,由於Xh(D)之時變周期為αh(h=n、n+1、...、m-1)即可,因此以下之條件成立。
<條件#35>
i%αh=j%αh(i,j=0、1、...、z-2、z-1;i≠j)成立時,以下之式成立。
CXh,i(D)=CXh,j(D)...(112)
此時,αh係自然數即可。α1、α2、...、αn-1、αn、...、αm-1、β全部係互質之關係的自然
數時,具有可有效增大時變周期之特徵。此外,依據第6實施例之記載時,α1、α2、...、αn-1、αn、...、αm-1、β係奇數即可。不過,即使並非奇數,仍有可獲得高錯誤修正能力之可能性。
而後,時變周期z成為LCM(α1,α2,...,αn-1,αn,...,αm-1,β),換言之,成為α1、α2、...、αn-1、αn、...、αm-1、β之最小公倍數。
其次,就上述所述之可以低電路規模構成編碼器/解碼器的對應複數個編碼率之LDPC-CC的具體編碼器/解碼器之構成方法作敘述。
首先,在本發明之編碼器/解碼器中,將謀求電路之共用化的編碼率中最高編碼率設為(q-1)/q。例如,收發裝置對應之編碼率為1/2、2/3、3/4、5/6時,編碼率1/2、2/3、3/4之代碼在編碼器/解碼器中將電路共用化,編碼率5/6不屬於在編碼器/解碼器中將電路共用化對象者。此時,上述所述之最高編碼率(q-1)/q成為3/4。以下,係就製作可對應於複數個編碼率(r-1)/r(r係2以上q以下之整數)之時變周期z(z係自然數)的LDPC-CC之編碼器作說明。
第61圖係表示本實施例的編碼器的主要結構之一例的方塊圖。另外,第61圖所示的編碼器5800係可以與編碼率1/2、2/3、3/4對應的編碼器。第61圖的編碼器
5800主要包括:資訊生成單元5801、第1資訊運算單元5802-1、第2資訊運算單元5802-2、第3資訊運算單元5802-3、奇偶校驗運算單元5803、加法單元5804、編碼率設定單元5805、以及權重控制單元5806。
資訊生成單元5801依由編碼率設定單元5805指定之編碼率設定時刻k之資訊X1,k、資訊X2,k、資訊X3,k。例如,編碼率設定單元5805將編碼率設定為1/2時,資訊生成單元5801在時刻k之資訊X1,k中設定輸入資訊資料Sj,並在時刻k之資訊X2,k及時刻k之資訊X3,k中設定0。
此外,編碼率2/3時,資訊生成單元5801在時刻k之資訊X1,k中設定輸入資訊資料Sj,在時刻k之資訊X2,k中設定輸入資訊資料Sj+1,並在時刻k之資訊X3,k中設定0。
此外,編碼率3/4時,資訊生成單元5801在時刻k之資訊X1,k中設定輸入資訊資料Sj,在時刻k之資訊X2,k中設定輸入資訊資料Sj+1,並在時刻k之資訊X3,k中設定輸入資訊資料Sj+2。
如此,資訊生成單元5801依藉由編碼率設定單元5805所設定之編碼率,將輸入資訊資料設定時刻k之資訊X1,k、資訊X2,k、資訊X3,k,並將設定後之資訊X1,k輸出至第1資訊運算單元5802-1,將設定後之資訊X2,k輸出至第2資訊運算單元5802-2,並將設定後之資訊X3,k
輸出至第3資訊運算單元5802-3。
第1資訊運算單元5802-1按照式(106-i)之AX1,i(D)(由於式(110)成立,因此亦相當於式(109-i))算出X1(D)。同樣地,第2資訊運算單元5802-2按照式(106-2)之AX2,i(D)(由於式(110)成立,因此亦相當於式(109-i))算出X2(D)。同樣地,第3資訊運算單元580-3按照式(109-i)之CX3,i(D)算出X3(D)。
此時,如上述之說明,由於式(109-i)滿足<條件#33>、<條件#34>,因此即使切換編碼率,仍無須變更第1資訊運算單元5802-1之結構,此外,同樣地,無須變更第2資訊運算單元5802-2之結構。
因此,對應於複數個編碼率時,以編碼器之電路可共用的編碼率中最高編碼率之編碼器結構為基礎,藉由上述之操作可對應於其他編碼率。換言之,編碼器之主要部分的第1資訊運算單元5802-1、第2資訊運算單元5802-2可使上述說明之LDPC-CC具有與編碼率無關而可共用化的優點。
第62圖表示第1資訊運算單元5802-1的內部結構。第62圖的第1資訊運算單元5802-1包括:移位暫存器5901-1至5901-M、權重乘法器5902-0至5902-M、以及加法單元5903。
移位暫存器5901-1~5901-M係分別保持X1,i-t(t=0,...,M-1)之暫存器,且在其次之輸入進來的定時,將所保持之值送出至右隣的移位暫存器,並保持從左隣之移位暫存器送來的值。
權重乘法器5902-0~5902-M按照從權重控制單元5904輸出之控制信號,將h1 (t)之值切換成0或1。
加法單元5903對權重乘法器5902-0~5902-M之輸出進行互斥或運算,算出運算結果Y1,k,並將算出之Y1,k輸出至第61圖之加法單元5804。
另外,由於第2資訊運算單元5802-2及第3資訊運算單元5802-3之內部結構與第1資訊運算單元5802-1相同,因此省略說明。第2資訊運算單元5802-2與第1資訊運算單元5802-1同樣地算出運算結果Y2,k,並將算出之Y2,k輸出至第61圖之加法單元5804。第3資訊運算單元5802-3與第1資訊運算單元5802-1同樣地算出運算結果Y3,k,並將算出之Y3,k輸出至第61圖之加法單元5804。
第61圖之奇偶運算單元5803按照式(106-i)之Bi(D)(由於式(111)成立,因此亦相當於式(109-i))算出P(D)。
第63圖表示第61圖的奇偶校驗運算單元5803
之內部結構。第63圖的奇偶校驗運算單元5803包括:移位暫存器6001-1至6001-M、權重乘法器6002-0至6002-M、以及加法單元6003。
移位暫存器6001-1~6001-M分別係保持Pi-t(t=0,...,M-1)之暫存器,且在其次之輸入進來的定時,將保持之值送出至右隣的移位暫存器,並保持從左隣之移位暫存器送來之值。
權重乘法器6002-0~6002-M按照從權重控制單元6004輸出之控制信號,將h2 (t)之值切換成0或1。
加法單元6003對權重乘法器6002-0~6002-M之輸出進行互斥或運算,算出運算結果Zk,並將算出之Zk輸出至第61圖之加法單元5804。
再度返回第61圖,加法單元5804進行從第1資訊運算單元5802-1、第2資訊運算單元5802-2、第3資訊運算單元5802-3及奇偶運算單元5803輸出之運算結果Y1,k、Y2,k、Y3,k、Zk的互斥或運算,獲得時刻k之奇偶Pk並輸出。加法單元5804將時刻k之奇偶Pk亦輸出至奇偶運算單元5803。
編碼率設定單元5805設定編碼器5800之編碼率,並將編碼率之資訊輸出至資訊生成單元5801。
權重控制單元5806將保持於權重控制單元5806內之依據式(106-i)及式(109-i)的滿足零之奇偶校驗多項式之在時刻k的h1 (m)之值輸出至第1資訊運算單元5802-1、第2資訊運算單元5802-2、第3資訊運算單元5802-3及奇偶運算單元5803。此外,權重控制單元5806依據保持於權重控制單元5806內之對應於式(106-i)及式(109-i)的滿足零之奇偶校驗多項式,將在其定時之h2 (m)的值輸出至6002-0~6002-M。
另外,第64圖顯示本實施例之編碼器的另外結構例。第64圖之編碼器中,對於與第61圖之編碼器共用的結構部分註記與第61圖相同之符號。第64圖之編碼器5800與第61圖之編碼器5800不同之處為編碼率設定單元5805將編碼率之資訊輸出至第1資訊運算單元5802-1、第2資訊運算單元5802-2、第3資訊運算單元5802-3及奇偶運算單元5803。
第2資訊運算單元5802-2在編碼率為1/2情況下,不進行運算處理,而將0作為運算結果Y2,k輸出至加法單元5804。此外,第3資訊運算單元5802-3在編碼率為1/2或是2/3之情況下,不進行運算處理,而將0作為運算結果Y3,k輸出至加法單元5804。
另外,第61圖之編碼器5800係資訊生
成單元5801依編碼率,將時刻i之資訊X2,i、資訊X3,i設定為0,另外,由於第64圖之編碼器5800係第2資訊運算單元5802-2及第3資訊運算單元5802-3依編碼率,停止運算處理,而輸出0作為運算結果Y2,k、Y3,k,因此獲得之運算結果與第61圖之編碼器5800相同。
如此,在第64圖的編碼器5800中,第2資訊運算單元5802-2和第3資訊運算單元5802-3根據編碼率,停止運算處理,所以與第61圖的編碼器5800相比,可以減少運算處理。
如以上之具體例,使用式(106-i)及式(109-i)而說明之編碼率(n-1)/n的LDPC-CC與編碼器/解碼器之電路可共用化之編碼率(m-1)/m的LDPC-CC(n<m)之代碼,係準備編碼率大之編碼率(m-1)/m的LDPC-CC之編碼器,於編碼率(n-1)/n時,將與Xk(D)(其中,k=n、n+1、...、m-1)有關之運算的輸出設為零,藉由求出編碼率(n-1)/n時之奇偶,可使編碼器之電路共用化。
其次,就本實施例所述之LDPC-CC的解碼器之電路共用化方法詳細作說明。
第65圖係表示本實施例的解碼器的主要結構之方塊圖。另外,第65圖所示的解碼器6100係可以與編碼率1/2、2/3、3/4對應的解碼器。第65圖的解碼器6100主要包括:對數似然比設定單元6101、以及矩陣處理運算單
元6102。
對數似然比設定單元6101輸入透過未圖示的對數似然比運算單元計算出的接收對數似然比和編碼率,並根據編碼率,將已知的對數似然比插入到接收對數似然比。
例如,編碼率為1/2時,由於編碼器5800係就X2,k、X3,k相當於發送“0”,因此,對數似然比設定單元6101插入對應於已知位元“0”之固定對數似然比作為X2,k、X3,k的對數似然比,並將插入後之對數似然比輸出至矩陣處理運算單元6102。以下,使用第66圖作說明。
如第66圖所示,編碼率1/2時,對數似然比設定單元6101輸入對應於時刻k之X1,k及Pk的接收對數似然比LLRX1,k,LLRPk。因此,對數似然比設定單元6101插入對應於X2,k,X3,k之接收對數似然比LLRX2,k,LLR3,k。第66圖中,以虛線圓圈包圍之接收對數似然比表示藉由對數似然比設定單元6101所插入之接收對數似然比LLRX2,k,LLR3,k。對數似然比設定單元6101就接收對數似然比LLRX2,k,LLR3,k,係插入固定值之對數似然比。
此外,編碼率為2/3時,由於編碼器5800係就X3,k相當於發送“0”,因此,對數似然比設定單元6101插入對應於已知位元“0”之固定的對數似然比作為X3,k之對數似然比,並將插入後之
對數似然比輸出至矩陣處理運算單元6102。以下,使用第67圖作說明。
如第67圖所示,編碼率2/3時,對數似然比設定單元6101輸入對應於X1,k,X2,k及Pk之接收對數似然比LLRX1,k,LLRX2,k,LLRPk。因此,對數似然比設定單元6101插入對應於X3,k之接收對數似然比LLR3,k。第67圖中,以虛線圓圈包圍之接收對數似然比表示藉由對數似然比設定單元6101所插入之接收對數似然比LLR3,k。對數似然比設定單元6101就接收對數似然比LLR3,k係插入固定值之對數似然比。
第65圖的矩陣處理運算單元6102包括:記憶單元6103、行處理運算單元6104、以及列處理運算單元6105。
記憶單元6103保持接收對數似然比、透過進行行處理所得的外部值αmn、以及透過進行列處理所得的先驗值βmn。
行處理運算單元6104保持編碼器5800支援之編碼率中最大編碼率3/4的LDPC-CC之奇偶校驗矩陣H的行方向之權重圖案。行處理運算單元6104按照該行方向之權重圖案,從記憶單元6103讀取必要之先驗值βmn,進行行處理運算。
在行處理運算中,行處理運算單元6104使用先驗值βmn,進行單一奇偶校驗碼的解碼,求外部值αmn。
就第m個行處理作說明。其中,將2元M×N矩陣H={Hmn}作為解碼對象之LDPC碼的校驗矩陣。對滿足Hmn=1之全部的組(m,n),利用以下之更新式來更新外部值αmn。
其中,Φ(x)被稱為Gallager(葛略格)的f函數,透過下式來定義。
列處理運算單元6105保持編碼器5800支援之編碼率中最大編碼率3/4的LDPC-CC之校驗矩陣H的列方向之權重圖案。列處理運算單元6105按照該列方向之權重圖案,從記憶單元321讀取必要之外部值αmn,求出先驗值βmn。
在列處理運算中,列處理運算單元6105使用輸入對數似然比λn和外部值αmn,通過重複解碼,求先驗值βmn。
說明第m列處理。
對滿足Hmn=1之全部的組(m,n),利用以下之更新式來更新βmn。不過,初期之運算係計算αmn=0。
解碼器6100藉由以指定之次數反覆實
施上述之行處理與列處理,而獲得事後對數似然比。
如以上所述,本實施例係將可對應之編碼率中最高的編碼率設為(m-1)/m,編碼率設定單元5805將編碼率設定為(n-1)/n時,資訊生成單元5801將從資訊Xn,k至資訊Xm-1,k為止的資訊設定為零。
例如,對應之編碼率為1/2、2/3、3/4時(m=4),第1資訊運算單元5802-1輸入時刻k之資訊X1,k,算出X1(D)項。此外,第2資訊運算單元5802-2輸入時刻k之資訊X2,k,算出X2(D)項。此外,第3資訊運算單元5802-3輸入時刻k之資訊X3,k,算出X3(D)項。
此外,奇偶運算單元5803輸入時刻k-1之奇偶Pk-1,算出P(D)項。此外,加法單元5804獲得第1資訊運算單元5802-1、第2資訊運算單元5802-2、第3資訊運算單元5802-3之運算結果及奇偶運算單元5803之運算結果的互斥或,作為時刻k之奇偶Pk。
根據該結構,即使在生成對應於不同的編碼率的LDPC-CC時,也可以共享本說明中的資訊運算單元之結構,所以能夠以較低的運算規模提供可對應於多個編碼率的LDPC-CC之編碼器和解碼器。
而後,在編碼器/解碼器之電路可共用的
編碼率中,藉由在依最大編碼率之解碼器的結構中增設對數似然比設定單元6101,可對應於複數個編碼率進行解碼。另外,對數似然比設定單元6101依編碼率,將對應於時刻k之從資訊Xn,k至資訊Xm-1,k為止的資訊之對數似然比設定為既定值。
另外,以上之說明係就編碼器5800支援之最大編碼率為3/4的情況作說明,不過支援之最大編碼率不限於此,即使在支援編碼率(m-1)/m(m係5以上之整數)之情況下仍可適用(當然是如此,不過最大編碼率亦可為2/3。)。該情況下,只要編碼器5800形成具備第1~第(m-1)資訊運算單元之結構,加法單元5804獲得第1~第(m-1)資訊運算單元之運算結果及奇偶運算單元5803之運算結果的互斥或,作為時刻k之奇偶Pk即可。
此外,收發裝置(編碼器/解碼器)支援之編碼率全部係依據上述所述之方法的代碼時,藉由具有支援之編碼率中最高編碼率的編碼器/解碼器,可對應於複數個編碼率之編碼、解碼,此時,刪減運算規模之效果非常大。
另外,在上述的說明中,作為解碼方式的例子,以sum-product(和積)解碼為例進行了說明,但解碼方法並不限於此,若使用非專利文獻4至非專利文獻6所示的、
例如使用min-sum(最小和)解碼、Normalized(正規化)BP(Belief Propagation,可靠度傳遞)解碼、Shuffled BP解碼、Offset BP解碼等的、message-passing(訊息傳遞)算法之解碼方法(BP解碼),則可以同樣的進行。
接著,說明將本發明適用於根據通訊狀況自適應地切換編碼率的通訊裝置時的形態。另外,以下,以將本發明適用於無線通訊裝置之情況為例進行說明,但本發明並不限於此,也可以適用於電力線通訊(PLC:Power Line Communication)裝置、可見光通訊裝置或光通訊裝置。
第68圖表示自適應的切換編碼率的通訊裝置6200之結構。第68圖的通訊裝置6200的編碼率決定單元6203將從通訊對方的通訊裝置發送之接收信號(例如,由通訊對方發送的反饋資訊)作為輸入,並對接收信號進行接收處理等。另外,編碼率決定單元6203(例如從反饋資訊)獲得與通訊對方的通訊裝置之間的通訊狀況的資訊,例如位元錯誤率、封包錯誤率、訊框錯誤率、接收電場強度等之資訊,並基於與通訊對方的通訊裝置之間的通訊狀況的資訊,決定編碼率和調變方式。
而後,編碼率決定單元6203將決定之編碼率及調變方式作為控制信號,而輸出至編碼器6201及調變單元6202。不過,編碼率之決定不需要依據來自通訊對象之反饋資訊。
編碼率決定單元6203使用例如第69圖所示的發送格式,將編碼率的資訊包含於控制資訊符號(symbol)中,
由此將編碼器6201使用的編碼率通知給通訊對方的通訊裝置。但是,設在第69圖中未圖示,但通訊對方包含用於解調或通道估測所需的、例如已知信號(前置(preamble)、引導符號(pilot symbol)、參考符號等)。
如此,編碼率決定單元6203接收通訊對象之通訊裝置6300(參照第70圖)所發送的調變信號,藉由依據其通訊狀況決定發送之調變信號的編碼率,來適切切換編碼率。編碼器6201依據藉由控制信號所指定之編碼率,以上述之順序進行LDPC-CC編碼。調變單元6202使用藉由控制信號所指定之調變方式調變編碼後之序列。
第70圖中顯示與通訊裝置6200進行通訊之通訊對象的通訊裝置之結構例。第70圖之通訊裝置6300的控制資訊生成單元6304從基帶信號中包含之控制資訊符號抽出控制資訊。控制資訊符號中包含編碼率之資訊。控制資訊生成單元6304將抽出之編碼率的資訊作為控制信號而輸出至對數似然比生成單元6302及解碼器6303。
接收單元6301藉由將對應於從通訊裝置6200發送之調變信號的接收信號實施頻率變換、正交解調等之處理,獲得基帶信號,並將基帶信號輸出至對數似然比生成單元6302。此外,接收單元6301使用基帶信號中包含之已知信
號,推測在通訊裝置6200與通訊裝置6300間之(例如,無線)傳送路徑上的通道變動,將所推測之估測信號通道估測信號輸出至對數似然比生成單元6302。
此外,接收單元6301使用基帶信號中包含之已知信號,推測在通訊裝置6200與通訊裝置6300間之(例如,無線)傳送路徑上的通道變動,生成可判斷傳輸路徑之狀況的反饋資訊(係指通道變動,例如,一個例子是通道狀態資訊(Channel State Information))並輸出。該反饋資訊通過無圖示之發送裝置,作為控制資訊之一部分而發送至通訊對象(通訊裝置6200)。對數似然比生成單元6302使用基帶信號,求出各發送序列之對數似然比,並將所獲得之對數似然比輸出至解碼器6303。
解碼器6303如上述地依控制信號顯示之編碼率(s-1)/s,將對應於時刻k之從資訊Xs,k至資訊Xm-1,k為止的資訊之對數似然比設定為既定值,使用在解碼器6303中實施電路共用化之編碼率中,依最大編碼率之LDPC-CC的奇偶校驗矩陣進行BP解碼。
由此,適用了本發明的通訊裝置6200和通訊對方的通訊裝置6300之編碼率可以根據通訊狀況而自適應的變更。
另外,編碼率之變更方法並非限於此者,亦可使通訊對象之通訊裝置6300具備編碼率決定單元6203,來指定希望之編碼率。此外,亦可由通訊裝置6200從通訊裝置6300發送之調變信號推測傳送路徑之變動,來決定編碼率。此時,不需要上述之反饋資訊。
本發明之編碼方法的一種樣態,係使用編碼率(n-1)/n(n係2以上之整數)的奇偶校驗多項式,進行時變周期q之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的編碼方法,前述時變周期q係比3大之質數,將資訊序列作為輸入,使用式(116)作為第g個(g=0、1、...、q-1)之滿足0的前述奇偶校驗多項式,將前述資訊序列予以編碼。
(D a#g,1,1+D a#g,1,2+D a#g,1,3)X 1(D)+(D a#g,2,1+D a#g,2,2+D a#g,2,3)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+D a#g,n-1,3)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(116)
式(116)中,“%”表示模數,各係數對k=1、2、...、n-1滿足下述之值。
“a#0,k,1%q=a#1,k,1%q=a#2,k,1%q=a#3,k,1%q=...=a#g,k,1%q=...=a#q-2,k,1%q=a#q-1,k,1%q=vp=k(vp=k:固定值)”
“b#0,1%q=b#1,1%q=b#2,1%q=b#3,1%q=...
=b#g,1%q=...=b#q-2,1%q=b#q-1,1%q=w(w:固定值)”
“a#0,k,2%q=a#1,k,2%q=a#2,k,2%q=a#3,k,2%q=...=a#g,k,2%q=...=a#q-2,k,2%q=a#q-1,k,2%q=yp=k(yp=k:固定值)”
“b#0,2%q=b#1,2%q=b#2,2%q=b#3,2%q=...=b#g,2%q=...=b#q-2,2%q=b#q-1,2%q=z(z:固定值)”
“a#0,k,3%q=a#1,k,3%q=a#2,k,3%q=a#3,k,3%q=...=a#g,k,3%q=...=a#q-2,k,3%q=a#q-1,k,3%q=sp=k(sp=k:固定值)”
此外,式(116)中,a#g,k,1、a#g,k,2、a#g,k,3係1以上之自然數,且a#g,k,1≠a#g,k,2、a#g,k,1≠a#g,k,3、a#g,k,2≠a#g,k,3成立。此外,b#g,1、b#g,2係1以上之自然數,且b#g,1≠b#g,2成立。
此外,式(116)中,vp=k、yp=k為1以上之自然數。
本發明之編碼方法的一種樣態,係使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多項式,進行時變周期q之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的編碼方法,前述時變周期q係比3大之質數,將資訊序列作為輸入,在以式(117)表示之第g個(g=0、1、...、q-1)滿足0的奇偶校驗多項式中,使用對k=1、2、
...、n-1滿足
“a#0,k,1%q=a#1,k,1%q=a#2,k,1%q=a#3,k,1%q=...=a#g,k,1%q=...=a#q-2,k,1%q=a#q-1,k,1%q=vp=k(vp=k:固定值)”、
“b#0,1%q=b#1,1%q=b#2,1%q=b#3,1%q=...=b#g,1%q=...=b#q-2,1%q=b#q-1,1%q=w(w:固定值)”、
“a#0,k,2%q=a#1,k,2%q=a#2,k,2%q=a#3,k,2%q=...=a#g,k,2%q=...=a#q-2,k,2%q=a#q-1,k,2%q=yp=k(yp=k:固定值)”、
“b#0,2%q=b#1,2%q=b#2,2%q=b#3,2%q=...=b#g,2%q=...=b#q-2,2%q=b#q-1,2%q=z(z:固定值)”、
以及
“a#0,k,3%q=a#1,k,3%q=a#2,k,3%q=a#3,k,3%q=...=a#g,k,3%q=...=a#q-2,k,3%q=a#q-1,k,3%q=sp=k(sp=k:固定值)”
之奇偶校驗多項式,將前述資訊序列予以編碼。
(D a#g,1,1+D a#g,1,2+D a#g,1,3)X 1(D)+(D a#g,2,1+D a#g,2,2+D a#g,2,3)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+D a#g,n-1,3)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(117)
本發明之編碼器的一種樣態係使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多
項式進行時變周期q之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的編碼器,前述時變周期q係比3大之質數,輸入時刻i之資訊位元Xr[i](r=1,2,...,n-1),將與式(116)表示之第g個(g=0、1、...、q-1)滿足0之前述奇偶校驗多項式等價的式作為式(118),具備於i%q=k時,使用在式(118)之g中代入k的式,而生成時刻i之奇偶校驗位元P[i]的生成手段、及輸出前述奇偶校驗位元P[i]之輸出手段。
本發明之解碼方法的一種樣態係將在使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多項式進行時變周期q(比3大之質數)之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的上述編碼方法中,使用式(116)作為第g個(g=0、1、...、q-1)滿足0之前述奇偶校驗多項式而編碼之編碼資訊序列予以解碼的解碼方法,並將前述編碼資訊序列作為輸入,依據使用第g個滿足0之前述奇偶校驗多項式的式(116)而生成之奇偶校驗矩陣,並利用可靠度傳遞(BP:Belief
Propagation)將前述編碼資訊序列予以解碼。
本發明之解碼器的一種樣態係將在使用編碼率(n-1)/n(n係2以上之整數)之奇偶校驗多項式進行時變周期q(比3大之質數)之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的上述編碼方法中,使用式(116)作為第g個(g=0、1、...、q-1)滿足0之前述奇偶校驗多項式而編碼之編碼資訊序列予以解碼的解碼器,且具備將前述編碼資訊序列作為輸入,依據使用第g個滿足0之前述奇偶校驗多項式的式(116)而生成之奇偶校驗矩陣,並利用可靠度傳遞(BP:Belief Propagation)將前述編碼資訊序列予以解碼的解碼手段。
本發明之編碼方法的一種樣態,係時變周期s之低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes)的編碼方法,且具有供給以式(98-i)表示之第i(i=0、1、...、s-2、s-1)奇偶校驗多項式的步驟,及藉由前述第0至第s-1奇偶校驗多項式與輸入資料之線形運算,而取得LDPC-CC碼字之步驟,Xk(D)之係數AXk,i的時變周期係αk(αk係比1大之整數)(k=1、2、...、n-2、n-1),P(D)之係數BXk,i的時變周期係β(β係比1
大之整數),前述時變周期s係α1,α2,...αn-2,αn-1,β之最小公倍數,且i%αk=j%αk(i,j=0、1、...、s-2、s-1;i≠j)成立時,式(97)成立,i%β=j%β(i,j=0、1、...、s-2、s-1;i≠j)成立時,式(98)成立。
本發明之編碼方法的一種樣態,係在上述編碼方法中,前述時變周期α1、α2、...、αn-1及β係互質之關係。
本發明之編碼器的一種樣態,係低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes)之編碼器,且具備藉由上述編碼方法求出奇偶序列之奇偶計算部。
本發明之解碼方法的一種樣態,係在進行時變周期s之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的上述編碼方法中,使用式(98-i)作為第i個(i=0、1、...、s-1)滿足0之前述奇偶校驗多項式而編碼的編碼資訊序列予以解碼之解碼方法,將前述編碼資訊序列作為輸入,依據使用第i個滿足0之前述奇偶校驗多項式的式(98-i)所生成之奇偶校驗矩陣,並利用可靠度傳遞(BP:Belief Propagation),將前述編碼資訊序列予以解碼。
本發明之解碼器的一種樣態,係利用可靠度傳遞(BP:Belief Propagation),將低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes)予以解碼之解碼器,且具備:行處理運算單元,其係使用對應於上述編碼器所使用之奇偶校驗多項式的校驗矩陣進行行處理運算;列處理運算單元,其係使用前述校驗矩陣進行列處理運算;及判定單元,其係使用前述行處理運算單元及前述列處理運算單元之運算結果推測碼字。
本發明之編碼方法的一種樣態,係從依據以式(119)表示之編碼率1/2、時變周期h之第g個(g=0、1、...、h-1)奇偶校驗多項式所定義的低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes),生成編碼率1/3之時變周期h的低密度奇偶校驗迴旋碼之編碼方法,且具有在由使用前述編碼率1/2、前述時變周期h之低密度奇偶校驗迴旋碼而編碼輸出的資訊及奇偶校驗位元構成之資料序列中,從前述資訊之位元序列選擇Z位元之資訊Xj(時刻j係包含時刻j1至時刻j2之時刻,且j1及j2均為偶數或均為奇數,且係Z=(j2-j1)/2)之步驟;在選擇之前述Z位元的資訊Xj中插入已知資訊之步驟;及從包
含前述已知資訊之前述資訊求出前述奇偶校驗位元之步驟;前述選擇之步驟在前述j1至前述j2中包含的全部將前述j除以h時獲得之h種類的餘數中,依據各餘數之個數選擇前述Z位元之資訊Xj。
(D a#g,1,1+D a#g,1,2+1)X(D)+(D b#g,1+D b#g,2+1)P(D)=0...(119)
式(119)中,X(D)係資訊X之多項式表現,P(D)係奇偶之多項式表現。此外,a#g,1,1、a#g,1,2為1以上之自然數,且a#g,1,1≠a#g,1,2成立。此外,b#g,1、b#g,2為1以上之自然數,且b#g,1≠b#g,2成立(g=0、1、2、...、h-2、h-1)。
此外,式(119)中,為滿足以下之<條件#17>者。此處,“c%d”表示“c除以d之餘數”。
<條件#17>
“a#0,1,1%h=a#1,1,1%h=a#2,1,1%h=a#3,1,1%h=...=a#g,1,1%h=...=a#h-2,1,1%h=a#h-1,1,1%h=vp=1(vp=1:固定值)”
“b#0,1%h=b#1,1%h=b#2,1%h=b#3,1%h=...=b#g,1%h=...=b#h-2,1%h=b#h-1,1%h=w(w:固定值)”
“a#0,1,2%h=a#1,1,2%h=a#2,1,2%h=a#3,1,2%h=...=a#g,1,2%h=...=a#h-2,1,2%h=a#h-1,1,2%h=yp=1(yp=1:固定值)”
“b#0,2%h=b#1,2%h=b#2,2%h=b#3,2%h=...
=b#g,2%h=...=b#h-2,2%h=b#h-1,2%h=z(z:固定值)”
本發明之編碼方法的一種樣態,係前述時刻j1係時刻2hi,前述時刻j2係時刻2h(i+k-1)+2h-1,前述Z位元係hk位元,
前述選擇之步驟從資訊X2hi、X2hi+1、X2hi+2、...、X2hi+2h-1、...、X2h(i+k-1)、X2h(i+k-1)+1、X2h(i+k-1)+2、...、X2h(i+k-1)+2h-1之2×h×k位元選擇前述Z位元之資訊Xj,並以在將前述時刻j1至前述時刻j2中包含之全部前述時刻j除以h時之餘數中,至少存在一個滿足“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數的差為1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差為1以下,“餘數為(vp=1+γ)mod h(其中,個數並非0。)”之個數與“餘數為(yp=1+γ)mod h(其中,個數並非0。)”之個數的差為1以下之條件的γ之方式,選擇前述Z位元之資訊Xj。
本發明之編碼方法的一種樣態,係不滿足前述條件之γ的“餘數為(0+γ)mod h之個數”、“餘數為(vp=1+γ)mod h之個數”、“餘數為(yp=1+γ)mod h之個數”為零。
本發明之解碼方法的一種樣態,係在進
行時變周期h之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的記載於申請專利範圍第1項之編碼方法中,將使用式(119)作為第g個(i=0、1、...、h-1)滿足0之前述奇偶校驗多項式而編碼的編碼資訊序列予以解碼之解碼方法,將前述編碼資訊序列作為輸入,依據使用第g個滿足0之前述奇偶校驗多項式的式(119)而生成之奇偶校驗矩陣,並利用可靠度傳遞(BP:Belief Propagation),將前述編碼資訊序列予以解碼。
本發明之編碼器的一種樣態,係從迴旋碼製作低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes)之編碼器,且具備計算部,其係藉由上述編碼方法求出奇偶。
本發明之解碼器的一種樣態,係利用可靠度傳遞(BP:Belief Propagation)將低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes)予以解碼之解碼器,且具備:行處理運算單元,其係使用對應於上述編碼器使用之奇偶校驗多項式的校驗矩陣進行行處理運算;列處理運算單元,其係使用前述校驗矩陣進行列處理運算;及判定單元,
其係使用前述行處理運算單元及前述列處理運算單元之運算結果推測碼字。
本發明之編碼方法的一種樣態,係從依據以式(120-g)表示之編碼率(n-1)/n、時變周期h的第g個(g=0、1、...、h-1)奇偶校驗多項式所定義之低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes),生成比編碼率(n-1)/n小之編碼率的時變周期h之低密度奇偶校驗迴旋碼的編碼方法,且具有在從使用前述編碼率(n-1)/n、前述時變周期h之低密度奇偶校驗迴旋碼的編碼輸出之資訊及奇偶校驗位元構成的資料序列中,從前述資訊之位元序列選擇Z位元之資訊Xf,j(f=1、2、3、...、n-1,j係時刻)的步驟;在選擇之前述資訊Xf,j中插入已知資訊之步驟;及從包含前述已知資訊之前述資訊求出前述奇偶校驗位元之步驟;前述選擇之步驟依據對全部時刻j除以h時之餘數及取該餘數之前述時刻j的個數來選擇前述資訊Xf,j。
(D a#g,1,1+D a#g,1,2+1)X 1(D)+(D a#g,2,1+D a#g,2,2+1)X 2(D)+…+(D a#g,n-1,1+D a#g,n-1,2+1)X n-1(D)+(D b#g,1+D b#g,2+1)P(D)=0...(120-g)
式(120-g)中,Xp(D)係資訊X之多項式表現,P(D)係奇偶之多項式表現(p=1、2、...、n-1)。此外,a#g,p,1、a#g,p,2為1以上之自然數,且
a#g,p,1≠a#g,p,2成立。此外,b#g,1、b#g,2為1以上之自然數,且b#g,1≠b#g,2成立(g=0、1、2、...、h-2、h-1;p=1、2、...、n-1)。
此外,式(120-g)中,為滿足以下之<條件#18-1>、<條件#18-2>者。此處,“c%d”表示“c除以d之餘數”。
<條件#18-1>
“a#0,k,1%h=a#1,k,1%h=a#2,k,1%h=a#3,k,1%h=...=a#g,k,1%h=...=a#h-2,k,1%h=a#h-1,k,1%h=vp=k(vp=k:固定值)
(k=1、2、...、n-1)”
以及
“b#0,1%h=b#1,1%h=b#2,1%h=b#3,1%h=...=b#g,1%h=...=b#h-2,1%h=b#h-1,1%h=w(w:固定值)”
<條件#18-2>
“a#0,k,2%h=a#1,k,2%h=a#2,k,2%h=a#3,k,2%h=...=a#g,k,2%h=...=a#h-2,k,2%h=a#h-1,k,2%h=yp=k(yp=k:固定值)
(k=1、2、...、n-1)”
以及
“b#0,2%h=b#1,2%h=b#2,2%h=b#3,2%h=...=b#g,2%h=...=b#h-2,2%h=b#h-1,2%h=z(z:固定值)”
本發明之編碼方法的一種樣態,係在上
述編碼方法中,前述時刻j係取hi~h(i+k-1)+h-1之任一值的時刻,前述選擇之步驟從資訊X1,hi、X2,hi、...、Xn-1,hi、......、X1,h(i+k-1)+h-1、X2,h(i+k-1)+h-1、...、Xn-1,h(i+k-1)+h-1之h×(n-1)×k位元選擇前述Z位元之前述資訊Xf,j,以在對前述全部時刻j除以h時之餘數中,至少存在一個“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數的差為1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差為1以下,“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數與餘數“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差為1以下(f=1、2、3、...、n-1)之γ的方式,選擇前述資訊Xf,j。
本發明之編碼方法的一種樣態,係在上述編碼方法中,前述時刻j取0~v之任一個值,前述選擇之步驟從資訊X1,0、X2,0、...、Xn-1,0、......、X1,v、X2,v、...、Xn-1,v之位元序列選擇前述Z位元之前述資訊Xf,j,以在對前述全部時刻j除以h時之餘數中,至少存在一個“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(vp=f+γ)mod h(其中,個數並非0。)”
之個數的差為1以下,“餘數為(0+γ)mod h之個數(其中,個數並非0。)”與“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差為1以下,“餘數為(vp=f+γ)mod h(其中,個數並非0。)”之個數與餘數“餘數為(yp=f+γ)mod h(其中,個數並非0。)”之個數的差為1以下(f=1、2、3、...、n-1)之γ的方式選擇前述資訊Xf,j。
本發明之解碼方法的一種樣態,係將進行時變周期h之低密度奇偶校驗迴旋(LDPC-CC:Low-Density Parity-Check Convolutional Codes)編碼的上述編碼方法中使用式(120-g)作為第g個(i=0、1、...、h-1)滿足0之前述奇偶校驗多項式而編碼的編碼資訊序列予以解碼之解碼方法,將前述編碼資訊序列作為輸入,依據使用第g個滿足0之前述奇偶校驗多項式的式(120-g)所生成之奇偶校驗矩陣,並利用可靠度傳遞(BP:Belief Propagation),將前述編碼資訊序列予以解碼。
本發明之編碼器的一種樣態,係從迴旋碼製作低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes)之編碼器,且具備計算部,其係藉由上述編碼方法求出奇偶。
本發明之解碼器的一種樣態,係利用可
靠度傳遞(BP:Belief Propagation)將低密度奇偶校驗迴旋碼(LDPC-CC:Low-Density Parity-Check Convolutional Codes)予以解碼之解碼器,且具備:行處理運算單元,其係使用對應於上述編碼器使用之奇偶校驗多項式的校驗矩陣進行行處理運算;列處理運算單元,其係使用前述校驗矩陣進行列處理運算;及判定單元,其係使用前述行處理運算單元及前述列處理運算單元之運算結果推測碼字。
本發明不限定於上述全部之實施例,可作各種變更而實施。例如,上述實施例主要係就實現編碼器之情況作說明,不過並非限於此者,即使在以通訊裝置實現情況下,仍可適用。(亦可藉由LSI(:大型積體(Large Scale Integration))構成。)。
另外,也能夠將該編碼方法和解碼方法作為軟體而進行。例如,也可以將進行上述編碼方法和通信方法的程序預先保存在ROM(Read Only Memory,唯讀記憶體)中,並透過CPU(Central Processor Unit,中央處理器)使該程序動作。
此外,亦可將執行上述編碼方法之程式儲存於電腦可讀取之記憶媒體中,將儲存於記憶媒體之程式記錄於電腦之RAM(隨機存取記憶體(Random Access Memory))中,使電腦按照其程
式動作。
另外,本發明並不限於無線通訊,不言而喻,對電力線通訊(PLC:Power Line Communication)、可見光通訊和光通訊也極為有用。
此外,本說明書中係記載為“時變周期”,而此為時變LDPC-CC形成之周期。
2009年11月13日申請之日本特願2009-260503、2010年7月12日申請之日本特願2010-157991、2010年7月30日申請之日本特願2010-172577及2010年10月14日申請之日本特願2010-231807中包含的說明書、圖式及摘要所揭示之內容全部援用於本申請案中。
本發明之編碼方法及編碼器等,因為錯誤修正能力高,所以可確保高的資料接收品質。
Claims (2)
- 一種編碼方法,包括:輸入電路,構成為接收已寫碼資料;及解碼電路,構成為對前述已寫碼資料進行解碼以獲得解碼資料,其中前述已寫碼資料是藉由在編碼裝置使用編碼處理來生成,前述編碼處理包括:(i)重複選擇並收集被包含在前述解碼資料中的第一封包,以生成至少一個第二封包;(ii)將被包含在前述解碼資料中的至少一個第三封包分割為第四封包;及(iii)在不收集前述第一封包或不分割前述至少一個第三封包的情況下,將被包含在前述解碼資料中的第五封包分配給各個第六封包,且根據從複數個編碼率中選擇的編碼率,對前述第二封包、前述第四封包、及前述第六封包執行錯誤修正編碼,以生成奇偶資料。
- 一種接收方法,包括:接收已寫碼資料;及對前述已寫碼資料進行解碼以獲得解碼資料,其中前述已寫碼資料是藉由在編碼裝置使用編碼處理來生成,前述編碼處理包括:(i)重複選擇並收集被包含在前述解碼資料中的第一封包,以生成至少一個第二封包;(ii)將被包含在前述解碼資料中的至少一個第三封包分割為第四封包;及(iii)在不收集前述第一封包或不分割前述至少一個第三封包的情況下,將被包含在前述解碼資料中的第五封包分配給各個第六封包,且根據從複數個編碼率中選擇的編碼率,對前述第二封包、前述第四封包、及前述第六封包執行錯誤修正編碼,以生成奇偶資料。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-260503 | 2009-11-13 | ||
JP2009260503 | 2009-11-13 | ||
JP2010157991 | 2010-07-12 | ||
JP2010-157991 | 2010-07-12 | ||
JP2010-172577 | 2010-07-30 | ||
JP2010172577 | 2010-07-30 | ||
JP2010-231807 | 2010-10-14 | ||
JP2010231807 | 2010-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202044781A true TW202044781A (zh) | 2020-12-01 |
TWI766317B TWI766317B (zh) | 2022-06-01 |
Family
ID=43991426
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107117582A TWI700898B (zh) | 2009-11-13 | 2010-11-12 | 解碼裝置、接收裝置、編碼方法及接收方法 |
TW103135993A TWI539757B (zh) | 2009-11-13 | 2010-11-12 | Encoding method, decoding method, encoder and decoder |
TW105112289A TWI629873B (zh) | 2009-11-13 | 2010-11-12 | 編碼裝置、發送裝置、解碼方法及發送方法 |
TW099139022A TWI467977B (zh) | 2009-11-13 | 2010-11-12 | Encoding method, decoding method, encoder and decoder |
TW111115408A TW202232897A (zh) | 2009-11-13 | 2010-11-12 | 解碼方法 |
TW109124809A TWI766317B (zh) | 2009-11-13 | 2010-11-12 | 解碼方法 |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107117582A TWI700898B (zh) | 2009-11-13 | 2010-11-12 | 解碼裝置、接收裝置、編碼方法及接收方法 |
TW103135993A TWI539757B (zh) | 2009-11-13 | 2010-11-12 | Encoding method, decoding method, encoder and decoder |
TW105112289A TWI629873B (zh) | 2009-11-13 | 2010-11-12 | 編碼裝置、發送裝置、解碼方法及發送方法 |
TW099139022A TWI467977B (zh) | 2009-11-13 | 2010-11-12 | Encoding method, decoding method, encoder and decoder |
TW111115408A TW202232897A (zh) | 2009-11-13 | 2010-11-12 | 解碼方法 |
Country Status (10)
Country | Link |
---|---|
US (9) | US8595588B2 (zh) |
EP (2) | EP3474454B1 (zh) |
JP (5) | JP5523452B2 (zh) |
KR (3) | KR101660554B1 (zh) |
CN (4) | CN104348491B (zh) |
AU (2) | AU2010318464B2 (zh) |
MY (1) | MY154330A (zh) |
RU (2) | RU2532702C2 (zh) |
TW (6) | TWI700898B (zh) |
WO (1) | WO2011058760A1 (zh) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102265520B (zh) | 2008-12-26 | 2014-05-14 | 松下电器产业株式会社 | 编码方法、编码器以及解码器 |
JP4898858B2 (ja) * | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
US8504847B2 (en) * | 2009-04-20 | 2013-08-06 | Cleversafe, Inc. | Securing data in a dispersed storage network using shared secret slices |
WO2011058760A1 (ja) * | 2009-11-13 | 2011-05-19 | パナソニック株式会社 | 符号化方法、復号方法、符号化器、及び、復号器 |
WO2013014923A1 (ja) * | 2011-07-27 | 2013-01-31 | パナソニック株式会社 | 符号化方法、復号方法 |
US9141471B2 (en) * | 2011-07-27 | 2015-09-22 | Panasonic Intellectual Property Corporation Of America | Encoding method, decoding method |
WO2013097174A1 (zh) * | 2011-12-30 | 2013-07-04 | 华为技术有限公司 | 前向纠错编、解码方法、装置及系统 |
US8861653B2 (en) * | 2012-05-04 | 2014-10-14 | Qualcomm Incorporated | Devices and methods for obtaining and using a priori information in decoding convolutional coded data |
US8787506B2 (en) | 2012-05-04 | 2014-07-22 | Qualcomm Incorporated | Decoders and methods for decoding convolutional coded data |
JP5864749B2 (ja) * | 2012-07-24 | 2016-02-17 | パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカPanasonic Intellectual Property Corporation of America | 符号化方法、復号方法 |
US9584157B2 (en) | 2012-10-05 | 2017-02-28 | Sun Patent Trust | Coding method, decoding method, coder, and decoder |
US9083383B1 (en) * | 2013-01-29 | 2015-07-14 | Xilinx, Inc. | Parity check matrix |
US9203440B1 (en) | 2013-01-29 | 2015-12-01 | Xilinx, Inc. | Matrix expansion |
US9294133B1 (en) * | 2013-01-29 | 2016-03-22 | Marvell International Ltd. | Method and apparatus for error correction |
US10528410B2 (en) | 2014-12-16 | 2020-01-07 | Intel Corporation | Apparatus, method and system to exchange error information in a unified protocol communication |
FR3035286A1 (fr) * | 2015-04-17 | 2016-10-21 | Thales Sa | Procedes de codage et decodage a protection differenciee |
CN105337700B (zh) * | 2015-11-19 | 2019-01-11 | 济南澳普通信技术有限公司 | 一种基于码率自适应qc-ldpc编码方式的电力线载波的可见光通信系统及其运行方法 |
RU2616180C1 (ru) * | 2015-11-30 | 2017-04-12 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) | Способ диагностики сверточных кодов |
CN107919941B (zh) * | 2016-10-10 | 2022-01-25 | 深圳市硅派科技有限公司 | 基于重叠复用的调制解调方法和装置 |
JP6885028B2 (ja) * | 2016-11-18 | 2021-06-09 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
JP6885030B2 (ja) * | 2016-11-18 | 2021-06-09 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
JP6885027B2 (ja) * | 2016-11-18 | 2021-06-09 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
WO2018117651A1 (en) | 2016-12-20 | 2018-06-28 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
KR20180071917A (ko) * | 2016-12-20 | 2018-06-28 | 삼성전자주식회사 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
JP6891519B2 (ja) * | 2017-02-06 | 2021-06-18 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6880792B2 (ja) * | 2017-02-06 | 2021-06-02 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6880791B2 (ja) * | 2017-02-06 | 2021-06-02 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6891518B2 (ja) * | 2017-02-06 | 2021-06-18 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6852427B2 (ja) * | 2017-02-06 | 2021-03-31 | ソニー株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6895053B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6897205B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6903979B2 (ja) * | 2017-02-20 | 2021-07-14 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
RU178755U1 (ru) * | 2017-07-04 | 2018-04-18 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" | Устройство декодирования ldpc-кодов |
US11070314B2 (en) * | 2017-08-18 | 2021-07-20 | Nokia Solutions And Networks Oy | Use of LDPC base graphs for NR |
US10630315B2 (en) * | 2017-09-29 | 2020-04-21 | Intel Corporation | Technologies for applying a redundancy encoding scheme to segmented network packets |
CN107566091A (zh) * | 2017-10-24 | 2018-01-09 | 重庆电子工程职业学院 | 一种顾及广义耦合暗信息的卷积码盲识别方法 |
CN110048803B (zh) * | 2018-01-17 | 2021-11-12 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码译码的方法、装置和设备 |
JP7135344B2 (ja) * | 2018-01-18 | 2022-09-13 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP7077628B2 (ja) * | 2018-01-18 | 2022-05-31 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
TWI685217B (zh) * | 2018-07-23 | 2020-02-11 | 朱盈宇 | 可辨封包次序更正碼 |
CN109935200B (zh) | 2018-07-27 | 2022-06-03 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 |
US11032023B1 (en) * | 2019-05-21 | 2021-06-08 | Tarana Wireless, Inc. | Methods for creating check codes, and systems for wireless communication using check codes |
CN110324048B (zh) * | 2019-06-24 | 2020-12-08 | 华中科技大学 | 一种通信调制系统中ra-ldpc-cc的编码方法及编码器 |
TWI744960B (zh) * | 2020-06-22 | 2021-11-01 | 旺宏電子股份有限公司 | 記憶體控制器及記憶體裝置 |
KR20220120859A (ko) | 2021-02-24 | 2022-08-31 | 에스케이하이닉스 주식회사 | 메모리 시스템 내 에러 정정 코드를 사용하는 장치 및 방법 |
WO2023241687A1 (en) * | 2022-06-17 | 2023-12-21 | Mediatek Inc. | Ldpc low coding rate designs for next-generation wlan |
Family Cites Families (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110539A (ja) | 1991-10-17 | 1993-04-30 | Fujitsu Ltd | デイジタル伝送方式 |
JPH0879149A (ja) | 1994-08-31 | 1996-03-22 | Nec Corp | 衛星通信用送受信装置 |
JP3571918B2 (ja) * | 1997-06-04 | 2004-09-29 | 株式会社東芝 | 符号伝送方法、送信装置、受信装置および通信システム |
US6073250A (en) * | 1997-11-06 | 2000-06-06 | Luby; Michael G. | Loss resilient decoding technique |
KR100264061B1 (ko) * | 1997-12-10 | 2000-08-16 | 김영환 | 바이패스 기능을 구비한 리드 솔로몬 엔코더의 제어장치 및방법 |
US6304991B1 (en) * | 1998-12-04 | 2001-10-16 | Qualcomm Incorporated | Turbo code interleaver using linear congruential sequence |
US6542961B1 (en) | 1998-12-22 | 2003-04-01 | Hitachi, Ltd. | Disk storage system including a switch |
KR100295760B1 (ko) * | 1998-12-31 | 2001-09-06 | 윤종용 | 디지털시스템의길쌈부호처리장치및방법 |
JP3502559B2 (ja) | 1999-02-05 | 2004-03-02 | 松下電器産業株式会社 | 消失訂正方法、及び消失訂正回路 |
JP3481542B2 (ja) | 2000-03-09 | 2003-12-22 | 日本電信電話株式会社 | 無線通信システムにおける誤り訂正用送信回路ならびに受信回路 |
US7095729B2 (en) * | 2000-12-22 | 2006-08-22 | Intel Corporation | Method for multimedia communication over packet channels |
US6954448B2 (en) * | 2001-02-01 | 2005-10-11 | Ipr Licensing, Inc. | Alternate channel for carrying selected message types |
EP1597828B1 (en) * | 2003-02-26 | 2020-10-07 | QUALCOMM Incorporated | Method and apparatus for performing low-density parity-check (ldpc) code operations using a multi-level permutation |
US7213197B2 (en) * | 2003-08-08 | 2007-05-01 | Intel Corporation | Adaptive bit loading with low density parity check forward error correction |
US7221680B2 (en) | 2003-09-02 | 2007-05-22 | Qualcomm Incorporated | Multiplexing and transmission of multiple data streams in a wireless multi-carrier communication system |
DE10353974A1 (de) * | 2003-11-19 | 2005-06-30 | Siemens Ag | Verfahren zur Übertragung von digitalen Informationspaketen in einem Datennetz |
US7673213B2 (en) * | 2004-02-19 | 2010-03-02 | Trellisware Technologies, Inc. | Method and apparatus for communications using improved turbo like codes |
TWI305090B (en) * | 2004-05-07 | 2009-01-01 | Broadcom Corp | Reduced latency concatenated reed solomon-convolutional coding for mimo wireless lan |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
US10355825B2 (en) * | 2004-07-21 | 2019-07-16 | Qualcomm Incorporated | Shared signaling channel for a communication system |
WO2006075382A1 (ja) | 2005-01-14 | 2006-07-20 | Fujitsu Limited | 符号化方法、復号方法及びそれらの装置 |
US7500172B2 (en) * | 2005-02-26 | 2009-03-03 | Broadcom Corporation | AMP (accelerated message passing) decoder adapted for LDPC (low density parity check) codes |
US7436901B2 (en) * | 2005-04-19 | 2008-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Selection of channel coding and multidimensional interleaving schemes for improved performance |
US8706048B2 (en) * | 2006-07-14 | 2014-04-22 | Broadcom Corporation | Method and system for explicit feedback with sounding packet for wireless local area networks (WLAN) |
WO2006124071A1 (en) * | 2005-05-18 | 2006-11-23 | The Governors Of The University Of Alberta | Decoder for low-density parity-check convolutional codes |
US8358714B2 (en) * | 2005-06-16 | 2013-01-22 | Qualcomm Incorporated | Coding and modulation for multiple data streams in a communication system |
CN100450187C (zh) * | 2005-10-17 | 2009-01-07 | 华为技术有限公司 | 支持错误弹性的多媒体数据网络实时传送方法 |
US7889703B2 (en) | 2005-11-14 | 2011-02-15 | Mediatek Inc. | Adaptive modulation and coding method |
WO2007069406A1 (ja) * | 2005-12-15 | 2007-06-21 | Mitsubishi Electric Corporation | 通信システム、送信側通信装置および受信側通信装置 |
US8171371B2 (en) * | 2005-12-20 | 2012-05-01 | Mitsubishi Electric Corporation | Inspection matrix generation method, encoding method, communication device, communication system, and encoder |
US7617433B2 (en) * | 2006-01-03 | 2009-11-10 | Broadcom Corporation | Implementation of LDPC (low density parity check) decoder by sweeping through sub-matrices |
US20070195905A1 (en) * | 2006-02-21 | 2007-08-23 | Adc Telecommunications, Inc. | Forward error correction in wideband digital RF transport systems |
US7613256B2 (en) * | 2006-04-04 | 2009-11-03 | Qualcomm Incorporated | Forward error correction in a distribution system |
JP2008024613A (ja) | 2006-06-23 | 2008-02-07 | Showa Denko Kk | 第1級アルコールの製造方法 |
JP4856605B2 (ja) * | 2006-08-31 | 2012-01-18 | パナソニック株式会社 | 符号化方法、符号化装置、及び送信装置 |
EP2066055A4 (en) * | 2006-09-29 | 2013-01-16 | Fujitsu Ltd | WIRELESS COMMUNICATION SYSTEM, TRANSMITTER AND RECEIVER DEVICE |
WO2008057906A2 (en) * | 2006-11-01 | 2008-05-15 | Qualcomm Incorporated | Turbo interleaver for high data rates |
US7996747B2 (en) * | 2006-11-03 | 2011-08-09 | International Business Machines Corporation | Forward error correction encoding for multiple link transmission compatible with 64B/66B scrambling |
JP2008124613A (ja) * | 2006-11-09 | 2008-05-29 | Mitsubishi Electric Corp | 無線通信システム、移動端末装置及び基地局装置 |
US8566676B2 (en) * | 2007-01-05 | 2013-10-22 | Qualcomm Incorporated | FEC code and code rate selection based on packet size |
US20080201335A1 (en) * | 2007-02-20 | 2008-08-21 | Nec Laboratories America, Inc. | Method and Apparatus for Storing Data in a Peer to Peer Network |
CN101094000B (zh) * | 2007-06-20 | 2011-11-30 | 北京大学 | 一种基于peg算法的时不变ldpcc码的构造方法及其编译码器 |
JP5354985B2 (ja) | 2007-07-30 | 2013-11-27 | パナソニック株式会社 | 符号化装置及び復号化装置 |
JP5219699B2 (ja) | 2007-08-30 | 2013-06-26 | パナソニック株式会社 | 符号化装置及び復号装置 |
CN101809872B (zh) | 2007-09-28 | 2013-06-05 | 松下电器产业株式会社 | 编码方法、编码器以及解码器 |
JP4564080B2 (ja) | 2008-01-07 | 2010-10-20 | パナソニック株式会社 | 符号化方法、符号化器、復号器 |
JP5160904B2 (ja) * | 2007-09-28 | 2013-03-13 | パナソニック株式会社 | 符号化方法、符号化器、復号器 |
JP5247355B2 (ja) * | 2007-10-31 | 2013-07-24 | パナソニック株式会社 | 送信装置 |
CN101431396A (zh) * | 2007-11-09 | 2009-05-13 | 松下电器产业株式会社 | 在拆分码字中分配填充比特的方法 |
JP5203717B2 (ja) | 2007-12-19 | 2013-06-05 | パナソニック株式会社 | 符号器、復号器、符号化方法、及び、復号方法 |
JP2009260503A (ja) | 2008-04-14 | 2009-11-05 | Sharp Corp | 受光アンプ素子、光ピックアップ、およびそれを備える光ディスク記録再生装置 |
JP5402471B2 (ja) | 2008-12-05 | 2014-01-29 | ソニー株式会社 | 電源装置、電源ケーブル、および受信装置 |
JP2010172577A (ja) | 2009-01-30 | 2010-08-12 | Fujifilm Corp | 内視鏡装置 |
WO2011058760A1 (ja) | 2009-11-13 | 2011-05-19 | パナソニック株式会社 | 符号化方法、復号方法、符号化器、及び、復号器 |
-
2010
- 2010-11-12 WO PCT/JP2010/006668 patent/WO2011058760A1/ja active Application Filing
- 2010-11-12 MY MYPI2011003426A patent/MY154330A/en unknown
- 2010-11-12 CN CN201410586633.5A patent/CN104348491B/zh active Active
- 2010-11-12 KR KR1020117016127A patent/KR101660554B1/ko active IP Right Grant
- 2010-11-12 KR KR1020167024684A patent/KR101742451B1/ko active IP Right Grant
- 2010-11-12 RU RU2012117558/08A patent/RU2532702C2/ru active
- 2010-11-12 EP EP18204534.4A patent/EP3474454B1/en active Active
- 2010-11-12 TW TW107117582A patent/TWI700898B/zh active
- 2010-11-12 EP EP10829720.1A patent/EP2501047B1/en active Active
- 2010-11-12 US US13/145,018 patent/US8595588B2/en active Active
- 2010-11-12 TW TW103135993A patent/TWI539757B/zh active
- 2010-11-12 CN CN201080046146.XA patent/CN102577135B/zh active Active
- 2010-11-12 KR KR1020157010522A patent/KR101730277B1/ko active IP Right Grant
- 2010-11-12 CN CN201410588769.XA patent/CN104506200B/zh active Active
- 2010-11-12 AU AU2010318464A patent/AU2010318464B2/en active Active
- 2010-11-12 TW TW105112289A patent/TWI629873B/zh active
- 2010-11-12 JP JP2011515009A patent/JP5523452B2/ja active Active
- 2010-11-12 TW TW099139022A patent/TWI467977B/zh active
- 2010-11-12 TW TW111115408A patent/TW202232897A/zh unknown
- 2010-11-12 CN CN201410586619.5A patent/CN104467872B/zh active Active
- 2010-11-12 TW TW109124809A patent/TWI766317B/zh active
-
2013
- 2013-10-16 US US14/055,617 patent/US8738992B2/en active Active
-
2014
- 2014-03-28 US US14/229,551 patent/US9032275B2/en active Active
- 2014-04-07 JP JP2014078762A patent/JP2014147110A/ja active Pending
- 2014-08-14 RU RU2014133507A patent/RU2643506C2/ru active
-
2015
- 2015-01-15 US US14/597,810 patent/US9350387B2/en active Active
- 2015-10-08 AU AU2015238854A patent/AU2015238854B2/en active Active
- 2015-10-23 JP JP2015209131A patent/JP2016012945A/ja active Pending
-
2016
- 2016-04-19 US US15/132,971 patent/US10075184B2/en active Active
-
2017
- 2017-08-02 JP JP2017149785A patent/JP6357572B2/ja active Active
-
2018
- 2018-06-19 JP JP2018116051A patent/JP6609352B2/ja active Active
- 2018-07-30 US US16/048,949 patent/US10333551B2/en active Active
-
2019
- 2019-05-06 US US16/403,758 patent/US10693497B2/en active Active
-
2020
- 2020-04-29 US US16/862,239 patent/US11463107B2/en active Active
-
2022
- 2022-08-01 US US17/878,660 patent/US20230006696A1/en not_active Abandoned
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI700898B (zh) | 解碼裝置、接收裝置、編碼方法及接收方法 |