CN104506200B - 编码装置、解码装置、编码方法以及解码方法 - Google Patents

编码装置、解码装置、编码方法以及解码方法 Download PDF

Info

Publication number
CN104506200B
CN104506200B CN201410588769.XA CN201410588769A CN104506200B CN 104506200 B CN104506200 B CN 104506200B CN 201410588769 A CN201410588769 A CN 201410588769A CN 104506200 B CN104506200 B CN 104506200B
Authority
CN
China
Prior art keywords
formula
ldpc
parity check
condition
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410588769.XA
Other languages
English (en)
Other versions
CN104506200A (zh
Inventor
村上丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Corp of America
Original Assignee
Panasonic Intellectual Property Corp of America
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Corp of America filed Critical Panasonic Intellectual Property Corp of America
Publication of CN104506200A publication Critical patent/CN104506200A/zh
Application granted granted Critical
Publication of CN104506200B publication Critical patent/CN104506200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/157—Polynomial evaluation, i.e. determination of a polynomial sum at a given value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了编码装置、解码装置、编码方法以及解码方法，其中所述编码装置包括：分组生成单元，从输入数据生成包含预定大小的信息分组的信息分组序列；编码单元，对于所述信息分组序列执行编码处理时，生成包含具有与所述信息分组的大小相同的大小的奇偶校验分组的奇偶校验分组序列；输出单元，对于所述信息分组序列执行编码处理时，输出所述信息分组序列和所述奇偶校验分组序列，对于所述信息分组序列不执行编码处理时，输出所述信息分组序列。

Description

编码装置、解码装置、编码方法以及解码方法
本申请是以下专利申请的分案申请：
申请号：201080046146.X
申请日：2010年11月12日
发明名称：编码方法、解码方法、编码器以及解码器
技术领域
本发明涉及使用可对应于多种编码率的低密度奇偶校验卷积码(LDPC-CC：LowDensity Parity Check-Convolutional Codes)的编码方法、解码方法、编码器及解码器。
背景技术
近年来，作为以可实现的电路规模来发挥高纠错能力的纠错码，低密度奇偶校验(LDPC：Low-Density Parity-Check)码备受瞩目。由于LDPC码纠错能力高且容易安装，所以在IEEE802.11n的高速无线LAN系统和数字广播系统等的纠错编码方式中采用该LDPC码。
LDPC码是以低密度奇偶校验矩阵H定义的纠错码。另外，LDPC码系具有与校验矩阵H的列数N相等的块长度的块码(参照非专利文献1、非专利文献2、非专利文献3)。例如，提出了随机性的LDPC码、QC-LDPC码(QC：准循环)。
但是，当前的通讯系统大部分具有如以太网(Ethemet)(注册商标)那样的、将发送信息汇总为每个可变长度的分组(packet)或帧(frame)进行传输的特征。在将块码即LDPC码适用于这样的系统时，例如，产生如何使固定长度的LDPC码的块与可变长度的以太网(注册商标)的帧对应的问题。在IEEE802.11n中，通过对发送信息序列实施填充(padding)处理或删截(puncture)处理，进行发送信息序列的长度及LDPC码的块长度的调节。但是，难以避免因填充或删截而使编码率变化或发送冗余的序列。
对于这样的块码的LDPC码(以下，将其表示为LDPC-BC：Low-Density Parity-Check Block Code(低密度奇偶校验块码)，正在研究可对任意长度的信息序列进行编码和解码的LDPC-CC(LDPC-CC：Low-Density Parity-Check Convolutional Code，低密度奇偶校验卷积码)(例如，参照非专利文献8和非专利文献9)。
LDPC-CC是通过低密度的奇偶校验矩阵定义的卷积码。例如，图1表示编码率R＝1/2(＝b/c)的LDPC-CC的奇偶校验矩阵HT[0，n]。这里，HT[0，n]的元素h1 (m)(t)取0或1。另外，h1 (m)(t)以外的元素全是0。M表示LDPC-CC中的存储长度，n表示LDPC-CC的码字的长度。如图1所示，LDPC-CC的校验矩阵具有以下的特征，即仅在矩阵的对角项和其附近的元素中配置1，而矩阵的左下及右上的元素为零，且为平行四边形型的矩阵。
这里，图2表示在h1 (0)(t)＝1，h2 (0)(t)＝1时，由校验矩阵HT[0，n]T定义的LDPC-CC的编码器。如图2所示，LDPC-CC的编码器由2×(M+1)个比特长度c的移位寄存器和mod2加法(“异或”运算)器构成。因此，与进行生成矩阵的乘法的电路或进行基于后向(前向)迭代算法的运算的LDPC-BC的编码器相比，LDPC-CC的编码器具有能够以非常简单的电路来实现的特征。另外，图2是卷积码的编码器，所以可对任意长度的信息序列进行编码而不需要将信息序列划分为固定长度的块来进行编码。
在专利文献1中，叙述了基于奇偶校验多项式的LDPC-CC的生成方法。特别是在专利文献1中，叙述了使用时变周期2、时变周期3、时变周期4及时变周期为3的倍数的奇偶校验多项式的LDPC-CC的生成方法。
现有技术文献
专利文献
专利文献1：日本特开2009-246926号公报
非专利文献
非专利文献1：R.G.Gallager，“Low-density parity check codes，”IRETrans.Inform.Theory，IT-8，pp-21-28，1962.
非专利文献2：D.J.C.Mackay，“Good error-correcting codes based on verysparse matrices，”IEEE Trans.Inform.Theory，vol.45，no.2，pp399-431，March 1999.
非专利文献3：M.P.C.Fossorier，“Quasi-cyclic low-density parity-checkcodes from circulant permutation matrices，”IEEE Trans.Inform.Theory，vol.50，no.8，pp.1788-1793，Nov.2001.
非专利文献4：M.P.C.Fossorier，M.Mihaljevic，and H.Imai，“Reducedcomplexity iterative decoding of low density parity check codes based onbelief propagation，”IEEE Trans.Commun.，vol.47.，no.5，pp.673-680，May 1999.
非专利文献5：J.Chen，A.Dholakia，E.Eleftheriou，M.P.C.Fossorier，and X.-YuHu，“Reduced-complexity decoding of LDPC codes，”IEEE Trans.Commun.，vol.53.，no.8，pp.1288-1299，Aug.2005.
非专利文献6：J.Zhang，and M.P.C.Fossorier，“Shuffled iterativedecoding，”IEEE Trans.Commun.，vol.53，no.2，pp.209-213，Feb.2005.
非专利文献7：IEEE Standard for Local and Metropolitan Area Networks，IEEE P802.16e/D12，Oct.2005.
非专利文献8：A.J.Feltstrom，and K.S.Zigangirov，“Time-varying periodicconvolutional codes with low-density parity-check matrix，”IEEETrans.Inform.Theory，vol.45，no.6，pp.2181-2191，Sep.1999.
非专利文献9：R.M.Tanner，D.Sridhara，A.Sridharan，T.E.Fuja，andD.J.Costello Jr.，“LDPC block and convolutional codes based on circulantmatrices，”IEEE Trans.Inform.Theory，vol.50，no.12，pp.2966-2984，Dec.2004.
非专利文献10：H.H.Ma，and J.K.Wolf，“On tail biting convolutionalcodes，”IEEE Trans.Commun.，vol.com-34，no.2，pp.104-111，Feb.1986.
非专利文献11：C.Wei，C.Bettstetter，and S.Riedel，“Code construction anddecoding of parallel concatenated tail-biting codes，”IEEETrans.Inform.Theory，vol.47，no.1，pp.366-386，Jan.2001.
非专利文献12：M.B.S.Tavares，K.S.Zigangirov，and G.P.Fettweis，“Tail-biting LDPC convolutional codes，”Proc.of IEEE ISIT 2007，pp.2341-2345，June2007.
非专利文献13：G.Muller，and D.Burshtein，“Bounds on the maximumlikelihood decoding error probability of low-density parity check codes，”IEEETrans.Inf.Theory，vol.47，no.7，pp.2696-2710，Nov.2001.
非专利文献14：R.G.Gallager，“A simple derivation of the coding theoremand some applications，”IEEE Trans.Inf.Theory，vol.IT-11，no.1，pp.3-18，Jan.1965.
非专利文献15：A.J.Viterbi，“Error bounds for convolutional codes and anasymptotically optimum decoding algorithm，”IEEE Trans.Inf.Theory，vol.IT-13，no.2，pp.260-269，April 1967.
非专利文献16：A.J.Viterbi，and J.K.Omura，“Principles of digitalcommunication and coding，”McGraw-Hill，New York 1979.
发明内容
发明要解决的问题
但是，在专利文献1中，对于时变周期2、3、4及时变周期为3的倍数的LDPC-CC，虽详细记载生成方法，但时变周期是限定的。
本发明的目的是提供纠错能力高的时变LDPC-CC的编码方法、解码方法、编码器及解码器。
解决问题方案
本发明的编码装置的一种形态，是包括：分组生成单元，从输入数据生成包含预定大小的信息分组的信息分组序列；重新排列单元，对所述信息分组序列进行重新排列；编码单元，对进行了重新排列的所述信息分组序列执行编码处理时，生成包含具有与所述信息分组的大小相同的大小的奇偶校验分组的奇偶校验分组序列；输出单元，对所述信息分组序列执行编码处理时，输出所述信息分组序列和所述奇偶校验分组序列，对所述信息分组序列不执行编码处理时，输出所述信息分组序列。
本发明的解码装置的一种形态，是包括：选择单元，判断输入分组序列是否为编码分组序列；解码单元，当所述输入分组序列为编码分组序列时，使用所述输入分组序列所包含的预定大小的信息分组以及具有与所述信息分组的大小相同大小的奇偶校验分组执行重新排列处理及解码处理，生成所述预定大小的解码分组；输出单元，当所述输入分组序列不是编码分组序列时，将所述输入分组序列的各分组作为所述预定大小的输出分组而输出，当所述输入分组序列是编码分组序列时，将由所述重新排列处理及所述解码处理生成的所述预定大小的解码分组作为输出分组而输出。
本发明的编码方法的一种形态，是包括以下步骤：分组生成步骤，从输入数据生成包含预定大小的信息分组的信息分组序列；重新排列步骤，对所述信息分组序列进行重新排列；编码步骤，对进行了重新排列的所述信息分组序列执行编码处理时，生成包含具有与所述信息分组的大小相同大小的奇偶校验分组的奇偶校验分组序列；输出步骤，对所述信息分组序列执行编码处理时，输出所述信息分组序列和所述奇偶校验分组序列，对所述信息分组序列不执行编码处理时，输出所述信息分组序列。
本发明的解码方法的一种形态，是包括以下步骤：选择步骤，判断输入分组序列是否为编码分组序列；解码步骤，当所述输入分组序列为编码分组序列时，使用所述输入分组序列所包含的预定大小的信息分组以及具有与所述信息分组的大小相同的大小的奇偶校验分组执行重新排列处理及解码处理，生成所述预定大小的解码分组；输出步骤，当所述输入分组序列不是编码分组序列时，将所述输入分组序列的各分组作为所述预定大小的输出分组而输出，当所述输入分组序列是编码分组序列时，将由所述重新排列处理及所述解码处理生成的所述预定大小的解码分组作为输出分组而输出。
本发明的编码方法的一种形态，是使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式，进行时变周期q的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的编码方法，所述时变周期q是比3大的质数，将信息序列作为输入，使用式(116)作为第g(g＝0、1、…、q-1)满足0的所述奇偶校验多项式，对所述信息序列进行编码。
本发明的编码方法的一种形态，是使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式，进行时变周期q的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的编码方法，所述时变周期q是比3大的质数，将信息序列作为输入，使用在以式(117)表示的第g(g＝0、1、…、q-1)满足0的奇偶校验多项式中、对于k＝1、2、…、n-1满足
“a#0，k，1％q＝a#1，k，1％q＝a#2，k，1％q＝a#3，k，1％q＝…＝a#g，k，1％q＝…＝a#q-2，k，1％q＝a#q-1，k，1％q＝vp＝k(vp＝k：固定值)”、
“b#0，1％q＝b#1，1％q＝b#2，1％q＝b#3，1％q＝…＝b#g，1％q＝…＝b#q-2，1％q＝b#q-1，1％q＝w(w：固定值)”、
“a#0，k，2％q＝a#1，k，2％q＝a#2，k，2％q＝a#3，k，2％q＝…＝a#g，k，2％q＝…＝a#q-2，k，2％q＝a#q-1，k，2％q＝yp＝k(yp＝k：固定值)”、
“b#0，2％q＝b#1，2％q＝b#2，2％q＝b#3，2％q＝…＝b#g，2％q＝…＝b#q-2，2％q＝b#q-1，2％q＝z(z：固定值)”、
以及
“a#0，k，3％q＝a#1，k，3％q＝a#2，k，3％q＝a#3，k，3％q＝…＝a#g，k，3％q＝…＝a#q-2，k，3％q＝a#q-1，k，3％q＝sp＝k(sp＝k：固定值)”的奇偶校验多项式，对所述信息序列进行编码。
本发明的编码器的一种形态是使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式进行时变周期q的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-CheckConvolutional Codes)的编码器，所述时变周期q是比3大的质数，该编码器包括：生成单元，输入时刻i的信息比特Xr[i](r＝1，2，…，n-1)，使用将与式(116)表示的第g(g＝0、1、…、q-1)满足0的所述奇偶校验多项式等价式作为式(118)，在i％q＝k时，将k代入式(118)的g中所得的式，生成时刻i的奇偶校验比特P[i]；以及输出单元，输出所述奇偶校验比特P[i]。
本发明的解码方法的一种形态是将在使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式进行时变周期q(比3大的质数)的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的上述编码方法中，使用式(116)作为第g(g＝0、1、…、q-1)满足0的所述奇偶校验多项式编码所得的编码信息序列进行解码的解码方法，将所述编码信息序列作为输入，基于使用第g满足0的所述奇偶校验多项式的式(116)生成的奇偶校验矩阵，利用置信传播(BP：Belief Propagation)对所述编码信息序列进行解码。
本发明的解码器的一种形态是将在使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式进行时变周期q(比3大的质数)的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的上述编码方法中，使用式(116)作为第g(g＝0、1、…、q-1)满足0的所述奇偶校验多项式编码所得的编码信息序列进行解码的解码器，该解码器包括：解码单元，将所述编码信息序列作为输入，基于使用第g满足0的所述奇偶校验多项式的式(116)生成的奇偶校验矩阵，利用置信传播(BP：Belief Propagation)对所述编码信息序列进行解码。
发明内容
根据本发明，可获得高纠错能力，所以可确保高数据质量。
附图说明
图1是表示LDPC-CC的校验矩阵的图。
图2是表示LDPC-CC编码器的结构的图。
图3是表示一例时变周期m的LDPC-CC的校验矩阵的结构的图。
图4A是表示时变周期3的LDPC-CC的奇偶校验多项式和校验矩阵H的结构的图。
图4B是表示图4A的“校验式#1”～“校验式#3”的X(D)的各项间的置信传播的关系的图。
图4C是表示“校验式#1”～“校验式#6”的X(D)的各项间的置信传播的关系的图。
图5是表示(7，5)卷积码的校验矩阵的图。
图6是表示一例编码率2/3、时变周期2的LDPC-CC的校验矩阵H的结构的图。
图7是表示一例编码率2/3、时变周期m的LDPC-CC的校验矩阵的结构的图。
图8是表示一例编码率(n-1)/n、时变周期m的LDPC-CC的校验矩阵的结构的图。
图9是表示一例LDPC-CC编码单元的结构的图。
图10是表示一例奇偶校验矩阵的方框图。
图11是表示一例时变周期6的LDPC-CC的树的图。
图12是表示一例时变周期6的LDPC-CC的树的图。
图13是表示一例编码率(n-1)/n、时变周期6的LDPC-CC的校验矩阵的结构的图。
图14是表示一例时变周期7的LDPC-CC的树的图。
第15A图是表示编码率1/2的编码器的电路例的图。
第15B图是表示编码率1/2的编码器的电路例的图。
图15C是表示编码率1/2的编码器的电路例的图。
图16是用于说明零终止(zero termination)的方法的图。
图17是表示一例进行零终止时的校验矩阵的图。
图18A是表示一例进行截尾(tail biting)时的校验矩阵的图。
图18B是表示一例进行截尾(tail biting)时的校验矩阵的图。
图19是表示通信系统的概略的图。
图20是利用基于LDPC码的纠删编码(erasure correction encoding)的通信系统的示意图。
图21是通信系统的整体结构图。
图22是表示一例纠删编码相关处理单元的结构的图。
图23是表示一例纠删编码相关处理单元的结构的图。
图24是表示一例纠删解码相关处理单元的结构的图。
图25是表示一例纠删编码器的结构的图。
图26是通信系统的整体结构图。
图27是表示一例纠删编码相关处理单元的结构的图。
图28是表示一例纠删编码相关处理单元的结构的图。
图29是表示一例对应于多种编码率的纠删编码单元的结构的图。
图30是用于说明编码器的编码的概略的图。
图31是表示一例对应于多种编码率的纠删编码单元的结构的图。
图32是表示一例对应于多种编码率的纠删编码单元的结构的图。
图33是表示一例对应于多种编码率的解码器的结构的图。
图34是表示一例对应于多种编码率的解码器使用的奇偶校验矩阵的结构的图。
图35是表示一例进行纠删编码时以及不进行纠删编码时的分组结构的图。
图36是用于说明相当于奇偶校验多项式#α及#β的校验节点和变量节点的关系的图。
图37是表示在奇偶校验矩阵H中，提取仅与X1(D)有关的部分而生成的子矩阵的图。
图38是表示一例时变周期7的LDPC-CC的树的图。
图39是表示一例时变周期6的LDPC-CC的树时变周期h的图。
图40是表示表9的#1、#2、#3的正则TV11-LDPC-CC的BER特性的图。
图41是表示对应于编码率(n一1)/n、时变周期h的第g(g＝0、1、……、h一1)奇偶校验多项式(83)的奇偶校验矩阵的图。
图42是表示一例分别构成信息分组和奇偶分组(parity packet)时的重新排列图案的图。
图43是表示一例不区分地构成信息分组与奇偶分组时的重新排列图案的图。
图44是用于说明在比物理层(physical layer)高的层的编码方法(分组级(packet level)的编码方法)的细节的图。
图45是用于说明在比物理层高的层的另外的编码方法(分组级的编码方法)的细节的图。
图46是表示奇偶校验群及子奇偶分组(sub parity packet)的结构例的图。
图47是用于说明缩短方法[方法#1-2]的图。
图48是用于说明缩短方法[方法#1-2]的插入规则的图。
图49是用于说明插入已知信息的位置与纠错能力的关系的图。
图50是表示奇偶校验多项式与时刻的对应关系的图。
图51是用于说明缩短方法[方法#2-2]的图。
图52是用于说明缩短方法[方法#2-4]的图。
图53是表示一例在物理层中可改变编码率时的与编码有关部分的结构的方框图。
图54是表示另一例在物理层中可改变编码率时的与编码有关部分的结构的方框图。
图55是表示一例在物理层中的纠错解码单元的结构的方框图。
第56图是用于说明纠删方法[方法#3-1]的图。
第57图是用于说明纠删方法[方法#3-3]的图。
图58是用于说明编码率(n-1)/n的LDPC-CC中的信息零终止(Information-zero-termination)的图。
图59是用于说明实施方式12的编码方法的图。
图60是示意地表示可以使编码器/解码器的电路共用的编码率1/2、2/3的LDPC-CC的奇偶校验多项式的图。
图61是表示一例实施方式13的编码器的主要结构的方框图。
图62是表示第1信息运算单元的内部结构的图。
图63是表示奇偶运算(parity operation)单元的内部结构的图。
图64是表示实施方式13的编码器的另一个结构例的图。
图65是表示一例实施方式13的解码器的主要结构的方框图。
图66是用于说明编码率1/2时的对数似然比设定单元的动作的图。
图67是用于说明编码率2/3时的对数似然比设定单元的动作的图。
图68是表示一例实施方式13的搭载编码器的通信装置的结构的图。
图69是表示一例发送格式的图。
图70是表示一例实施方式13的搭载解码器的通信装置的结构的图。
标号说明
100、2907、2914、3204、3103、3208、3212LDPC-CC 编码器
110 数据运算单元
120 奇偶运算单元
130 权重控制单元
140 mod2加法(“异或”运算)器
111-1～111-M、121-1～121-M、221-1～221-M、231-1～231-M 移位寄存器
112-0～112-M、122-0～122-M、222-0～222-M、232-0～232-M 权重乘法器
1910、2114、2617、2605 发送装置
1911、2900、3200 编码器
1912 调制单元
1920、2131、2609、2613 接收装置
1921 接收单元
1922 对数似然比生成单元
1923、3310 解码器
2110、2130、2600、2608 通信装置
2112、2312、2603 纠删编码关联处理单元
2113、2604 纠错编码单元
2120、2607 通信路径
2132、2610 纠错解码单元
2133、2433、2611 纠删解码关联处理单元
2211 分组生成单元
2215、2902、2909、3101、3104、3202、3206、3210 重新排列单元
2216 纠删编码器(奇偶分组生成单元)
2217、2317 差错检测码附加单元
2314 纠删编码单元
2316、2560 纠删编码器
2435 差错检测单元
2436 纠删解码器
2561 第1纠删编码器
2562 第2纠删编码器
2563 第3纠删编码器
2564 选择单元
3313 BP解码器
4403 已知信息插入单元
4405 编码器
4407 已知信息削减单元
4409 调制单元
4603 对数似然比插入单元
4605 解码单元
4607 已知信息削减单元
44100 纠错编码单元
44200 发送装置
46100 纠错解码单元
5800 编码器
5801 信息生成单元
5802-1 第1信息运算单元
5802-2 第2信息运算单元
5802-3 第3信息运算单元
5803 奇偶运算单元
5804、5903、6003 加法单元
5805 编码率设定单元
5806、5904、6004 权重控制单元
5901-1～5901-M、6001-1～6001-M 移位寄存器
5902-0～5902-M、6002-0～6002-M 权重乘法器
6100 解码器
6101 对数似然比设定单元
6102 矩阵处理运算单元
6103 存储单元
6104 行处理运算单元
6105 列处理运算单元
6200、6300 通信装置
6201 编码器
6202 调制单元
6203 编码率决定单元
6301 接收单元
6302 对数似然比生成单元
6303 解码器
6304 控制信息生成单元
具体实施方式
以下，参照附图详细说明本发明的实施方式。
首先，在说明实施方式的具体结构及动作之前，说明基于记载于专利文献1的奇偶校验多项式的LDPC-CC。
[基于奇偶校验多项式的LDPC-CC]
首先，说明时变周期4的LDPC-CC。另外，以下，以编码率1/2的情况为例进行说明。
作为时变周期为4的LDPC-CC的奇偶校验多项式，考虑式(1-1)～(1-4)。此时，X(D)是数据(信息)的多项式表达式，P(D)是奇偶校验位的多项式表达式。这里，在式(1-1)和式(1-4)中，X(D)、P(D)中分别存在四项的奇偶校验多项式，这是因为，在获得良好的接收质量方面，设为四项较合适。
(Da1+Da2+Da3+Da4)X(D)+(Db1+Db2+Db3+Db4)P(D)＝0…(1-1)
(DA1+DA2+DA3+DA4)X(D)+(DB1+DB2+DB3+DB4)P(D)＝0…(1-2)
(Dα1+Dα2+Dα3+Dα4)X(D)+(Dβ1+Dβ2+Dβ3+Dβ4)P(D)＝0…(1-3)
(DE1+DE2+DE3+DE4)X(D)+(DF1+DF2+DF3+DF4)P(D)＝0…(1-4)
在式(1-1)中，设a1、a2、a3、a4为整数(其中，a1≠a2≠a3≠a4，从a1至a4全都不同)。另外，以下，在标记为“X≠Y≠…≠Z”时，表示X、Y、…、Z相互均不同。另外，设b1、b2、b3、b4为整数(其中，b1≠b2≠b3≠b4)。将式(1-1)的奇偶校验多项式称为“校验式#1”，并将基于式(1-1)的奇偶校验多项式的子矩阵作为第1子矩阵H1。
另外，在式(1-2)中，设A1、A2、A3、A4为整数(其中，A1≠A2≠A3≠A4)。另外，设B1、B2、B3、B4为整数(其中，B1≠B2≠B3≠B4)。将式(1-2)的奇偶校验多项式称为“校验式#2”，并将基于式(1-2)的奇偶校验多项式的子矩阵作为第2子矩阵H2。
另外，在式(1-3)中，设α1、α2、α3、α4为整数(其中，α1≠α2≠α3≠α4)。另外，设β1、β2、β3、β4为整数(其中，β1≠β2≠β3≠β4)。将式(1-3)的奇偶校验多项式称为“校验式#3”，并将基于式(1-3)的奇偶校验多项式的子矩阵作为第3子矩阵H3。
另外，在式(1-4)中，设E1、E2、E3、E4为整数(其中，E1≠E2≠E3≠E4)。另外，设F1、F2、F3、F4为整数(其中，F1≠F2≠F3≠F4)。将式(1-4)的奇偶校验多项式称为“校验式#4”，并将基于式(1-4)的奇偶校验多项式的子矩阵作为第4子矩阵H4。
另外，考虑从第1子矩阵H1、第2子矩阵H2、第3子矩阵H3、第4子矩阵H4，如图3那样生成了校验矩阵的时变周期4的LDPC-CC。
此时，在式(1-1)～(1-4)中，设将X(D)和P(D)的次数的组合(a1、a2、a3、a4)、(b1、b2、b3、b4)、(A1、A2、A3、A4)、(B1、B2、B3、B4)、(α1、α2、α3、α4)、(β1、β2、β3、β4)、(E1、E2、E3、E4)、(F1、F2、F3、F4)的各个值除以4所得的余数为k时，使如上所示的四系数组(例如，(a1、a2、a3、a4))中包含余数0、1、2、3各一个，而且使其在上述的所有四系数组都成立。
例如，若将“校验式#1”的X(D)的各个次数(a1、a2、a3、a4)设为(a1、a2、a3、a4)＝(8，7，6，5)，则将各个次数(a1、a2、a3、a4)除以4所得的余数k为(0，3，2，1)，在四系数组中包含余数(k)0、1、2、3各一个。同样，若将“校验式#1”的P(D)的各个次数(b1、b2、b3、b4)设为(b1、b2、b3、b4)＝(4，3，2，1)，则将各个次数(b1、b2、b3、b4)除以4所得的余数k为(0，3，2，1)，在四系数组中作为余数(k)包含0、1、2、3各一个。在其他的校验式(“校验式#2”、“校验式#3”、“校验式#4”)的X(D)和P(D)各自的四系数组中，与上述的“余数”有关的条件也成立。
由此，可以生成由式(1-1)～(1-4)构成的校验矩阵H的列权重在所有列中为4的正则LDPC码。这里，正则LDPC码是指，通过各列权重被设为恒定的校验矩阵定义的LDPC码，并具有特性稳定且难以出现误码平台(error floor)的特征。特别是，在列权重为4时，特性良好，所以通过如上所述那样生成LDPC-CC，可以获得接收性能良好的LDPC-CC。
另外，表1为与上述“余数”有关的条件成立的时变周期4、编码率1/2的LDPC-CC的例子(LDPC-CC#1～#3)。在表1中，时变周期4的LDPC-CC通过“校验多项式#1”、“校验多项式#2”、“校验多项式#3”、“校验多项式#4”四个奇偶校验多项式来定义。
(表1)
在上述中，以编码率1/2时为例进行了说明，但即使编码率(n-1)/n时，在信息X1(D)、X2(D)、…、Xn-1(D)的各自的四系数组中，若与上述的“余数”有关的条件成立，则仍然为正则LDPC码，可获得良好的接收品质。
另外，即使在时变周期为2时，若也适用上述与“余数”有关的条件，则确认了可以搜索特性良好的代码。以下，说明特性良好的时变周期2的LDPC-CC。另外，以下，以编码率1/2的情况为例进行说明。
作为时变周期为2的LDPC-CC的奇偶校验多项式，考虑式(2-1)、式(2-2)。此时，X(D)是数据(信息)的多项式表达式，P(D)是奇偶校验位的多项式表述式。这里，在式(2-1)和式(2-2)中，X(D)、P(D)中分别存在四项的奇偶校验多项式，这是因为，在获得良好的接收质量方面，设为四项较合适。
(Da1+Da2+Da3+Da4)X(D)+(Db1+Db2+Db3+Db4)P(D)＝0 …(2-1)
(DA1+DA2+DA3+DA4)X(D)+(DB1+DB2+DB3+DB4)P(D)＝0 …(2-2)
在式(2-1)中，设a1、a2、a3、a4为整数(其中，a1≠a2≠a3≠a4)。另外，设b1、b2、b3、b4为整数(其中，b1≠b2≠b3≠b4)。将式(2-1)的奇偶校验多项式称为“校验式#1”，并将基于式(2-1)的奇偶校验多项式的子矩阵作为第1子矩阵H1。
另外，在式(2-2)中，设A1、A2、A3、A4为整数(其中，A1≠A2≠A3≠A4)。另外，设B1、B2、B3、B4为整数(其中，B1≠B2≠B3≠B4)。将式(2-2)的奇偶校验多项式称为“校验式#2”，并将基于式(2-2)的奇偶校验多项式的子矩阵作为第2子矩阵H2。
另外，考虑从第1子矩阵H1和第2子矩阵H2生成的时变周期2的LDPC-CC。
此时，在式(2-1)和式(2-2)中，设将X(D)和P(D)的次数的组合(a1、a2、a3、a4)、(b1、b2、b3、b4)、(A1、A2、A3、A4)、(B1、B2、B3、B4)的各值除以4所得的余数为k时，使如上所示的四系数组(例如，(a1、a2、a3、a4))中包含余数0、1、2、3各一个，而且使其在上述的所有四系数组中都成立。
例如，若将“校验式#1”的X(D)的各个次数(a1、a2、a3、a4)设为(a1、a2、a3、a4)＝(8，7，6，5)，则将各个次数(a1、a2、a3、a4)除以4所得的余数k为(0，3，2，1)，在四系数组中包含余数(k)0、1、2、3各一个。同样，若将“校验式#1”的P(D)的各个次数(b1、b2、b3、b4)设为(b1、b2、b3、b4)＝(4，3，2，1)，则将各个次数(b1、b2、b3、b4)除以4所得的余数k为(0，3，2，1)，在四系数组中作为余数(k)包含0、1、2、3各一个。在“校验式#2”的X(D)和P(D)各自的四系数组中，与上述的“余数”有关的条件也成立。
由此，可以生成由式(2-1)～(2-2)构成的校验矩阵H的列权重在所有列中为4的正则LDPC码。这里，正则LDPC码是指，通过各列权重被设为恒定的校验矩阵定义的LDPC码，并具有特性稳定且难以出现误码平台的特征。特别是在行权重为8时，特性良好，所以通过如上述那样生成LDPC-CC，能够获得可进一步提高接收性能的LDPC-CC。
另外，在表2中，表示上述与“余数”有关的条件成立的、时变周期2、编码率1/2的LDPC-CC的例子(LDPC-CC#1和#2)。在表2中，时变周期2的LDPC-CC由“校验多项式#1”和“校验多项式#2”两个奇偶校验多项式来定义。
(表2)
在上述中(时变周期2的LDPC-CC)，以编码率1/2的情况为例进行了说明，但对于编码率为(n-1)/n时，在信息X1(D)、X2(D)、…、Xn-1(D)的各自的四系数组中，若上述的与“余数”有关的条件也成立，则仍然为正则LDPC码，可以获得良好的接收质量。
另外，确认了若在时变周期3时也适用与“余数”有关的以下的条件，则可以搜索特性良好的代码的事实。以下，说明特性良好的时变周期3的LDPC-CC。另外，以下，以编码率1/2的情况为例进行说明。
作为时变周期为3的LDPC-CC的奇偶校验多项式，考虑式(3-1)～(3-3)。此时，X(D)是数据(信息)的多项式表达式，P(D)是奇偶校验位的多项式表述式。这里，在式(3-1)～(3-3)中，设为X(D)和P(D)中分别存在三项的奇偶校验多项式。
(Da1+Da2+Da3)X(D)+(Db1+Db2+Db3)P(D)＝0 …(3-1)
(DA1+DA2+DA3)X(D)+(DB1+DB2+DB3)P(D)＝0 …(3-2)
(Dα1+Dα2+Dα3)X(D)+(Dβ1+Dβ2+Dβ3)P(D)＝0 …(3-3)
在式(3-1)中，设a1、a2、a3为整数(其中，a1≠a2≠a3)。另外，设b1、b2、b3为整数(其中，b1≠b2≠b3)。将式(3-1)的奇偶校验多项式称为“校验式#1”，并将基于式(3-1)的奇偶校验多项式的子矩阵作为第1子矩阵H1。
另外，在式(3-2)中，设A1、A2、A3为整数(其中，A1≠A2≠A3)。另外，设B1、B2、B3为整数(其中，B1≠B2≠B3)。将式(3-2)的奇偶校验多项式称为“校验式#2”，并将基于式(2-2)的奇偶校验多项式的子矩阵作为第2子矩阵H2。
另外，在式(3-3)中，设α1、α2、α3为整数(其中，α1≠α2≠α3)。另外，设β1、β2、β3为整数(其中，β1≠β2≠β3)。将式(3-3)的奇偶校验多项式称为“校验式#3”，并将基于式(3-3)的奇偶校验多项式的子矩阵作为第3子矩阵H3。
另外，考虑从第1子矩阵H1、第2子矩阵H2和第3子矩阵H3生成的时变周期3的LDPC-CC。
此时，在式(3-1)～(3-3)中，设将X(D)和P(D)的次数的组合(a1、a2、a3)、(b1、b2、b3)、(A1、A2、A3)、(B1、B2、B3)、(α1、α2、α3)、(β1、β2、β3)的各值除以3所得的余数为k时，使如上所示的三系数组(例如，(a1、a2、a3))中包含余数0、1、2各一个，而且使其在上述的所有三系数组中都成立。
例如，若将“校验式#1”的X(D)的各次数(a1、a2、a3)设为(a1、a2、a3)＝(6，5，4)，则将各次数(a1、a2、a3)除以3所得的余数k为(0，2，1)，使在三系数组中包含余数(k)0、1、2各一个。同样，若将“校验式#1”的P(D)的各次数(b1、b2、b3)设为(b1、b2、b3)＝(3，2，1)，则将各次数(b1、b2、b3)除以4所得的余数k为(0，2，1)，使在三系数组中作为余数(k)包含0、1、2各一个。在“校验式#2”和“校验式#3”的X(D)和P(D)各自的三系数组中，上述的与“余数”有关的条件也成立。
通过这样生成LDPC-CC，除了一部分例外，可以生成行权重在所有行中相等且列权重在所有行中相等的正则LDPC-CC码。另外，例外是指，在校验矩阵的最初的一部分和最后的一部分中，行权重和列权重与其他的行权重和列权重不相等。进而，在进行BP解码时，“校验式#2”中的置信度和“校验式#3”中的置信度准确地传播给“校验式#1”，“校验式#1”中的置信度和“校验式#3”中的置信度准确地传播给“校验式#2”，“校验式#1”中的置信度和“校验式#2”中的置信度准确地传播给“校验式#3”。因此，可以获得接收质量更良好的LDPC-CC。这是因为，在以列为单位考虑时，如上所述，将存在“1”的位置进行配置，以准确地传播置信度。
以下，使用附图，说明上述置信传播。图4A表示时变周期3的LDPC-CC的奇偶校验多项式和校验矩阵H的结构。
在式(3-1)的奇偶校验多项式中，“校验式#1”是(a1、a2、a3)＝(2，1，0)、(b1、b2、b3)＝(2，1，0)的情况，将各系数除以3所得的余数为(a1％3、a2％3、a3％3)＝(2，1，0)、(b1％3、b2％3、b3％3)＝(2，1，0)。另外，“Z％3”表示将Z除以3所得的余数。
在式(3-2)的奇偶校验多项式中，“校验式#2”是(A1、A2、A3)＝(5，1，0)、(B1、B2、B3)＝(5，1，0)的情况，将各系数除以3所得的余数为(A1％3、A2％3、A3％3)＝(2，1，0)、(B1％3、B2％3、B3％3)＝(2，1，0)。
在式(3-3)的奇偶校验多项式中，“校验式#3”是(α1、α2、α3)＝(4，2，0)、(β1、β2、β3)＝(4，2，0)的情况，将各系数除以3所得的余数为(α1％3、α2％3、α3％3)＝(1，2，0)、(β1％3、β2％3、β3％3)＝(1，2，0)。
因此，图4A所示的时变周期3的LDPC-CC的例子满足上述的与“余数”有关的条件，也就是说，满足：
(a1％3、a2％3、a3％3)、
(b1％3、b2％3、b3％3)、
(A1％3、A2％3、A3％3)、
(B1％3、B2％3、B3％3)、
(α1％3、α2％3、α3％3)、
(β1％3、β2％3、β3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个的条件。
再次返回到图4A，说明置信传播。通过BP解码中的列6506的列运算，对“校验式#1”的区域6501的“1”从“校验式#2”的区域6504的“1”及“校验式#3”的区域6505的“1”，传播置信度。如上所述，“校验式#1”的区域6501的“1”是除以3所得的余数为0的系数(a3％3＝0(a3＝0)或b3％3＝0(b3＝0))。另外，“校验矩阵#2”的区域6504的“1”是除以3所得的余数为1的系数(A2％3＝1(A2＝1)或B2％3＝1(B2＝1))。另外，“校验式#3”的区域6505的“1”是除以3所得的余数为2的系数(α2％3＝2(α2＝2)或β2％3＝2(β2＝2))。
这样，在BP解码的列6506的列运算中，“校验式#1”的系数中余数为0的区域6501的“1”从“校验式#2”的系数中余数为1的区域6504的“1”和“校验式#3”的系数中余数为2的区域6505的“1”传播置信度。
同样，在BP解码的列6509的列运算中，“校验式#1”的系数中余数为1的区域6502的“1”从“校验式#2”的系数中余数为2的区域6507的“1”和“校验式#3”的系数中余数为0的区域6508的“1”传播置信度。
同样，在BP解码的列6512的列运算中，对“校验式#1”的系数中余数为2的区域6503的“1”从“校验式#2”的系数中余数为0的区域6510的“1”和“校验式#3”的系数中余数为1的区域6511的“1”传播置信度。
使用图4B，补充说明置信传播。图4B表示与图4A的“校验式#1”～“校验式#3”的X(D)有关的各项之间的置信传播的关系。在与式(3-1)～(3-3)的X(D)有关的项中，图4A的“校验式#1”～“校验式#3”为(a1、a2、a3)＝(2、1、0)、(A1、A2、A3)＝(5、1、0)、(α1、α2、α3)＝(4、2、0)的情况。
在图4B中，以四边形包围的项(a3、A3、α3)表示除以3所得的余数为0的系数。另外，以圆圈包围的项(a2、A2、α1)表示除以3所得的余数为1的系数。另外，以菱形包围的项(a1、A1、α2)表示除以3所得的余数为2的系数。
从图4B可知，对“校验式#1”的a1从除以3所得的余数不同的“校验式#2”的A3和“校验式#3”的α1传播置信度。“校验式#1”的a2从除以3所得的余数不同的“校验式#2”的A1和“校验式#3”的α3传播置信度。“校验式#1”的a3从除以3所得的余数不同的“校验式#2”的A2和“校验式#3”的α2传播置信度。在图4B中，表示了与“校验式#1”～“校验式#3”的X(D)有关的各项之间的置信传播的关系，但可说与P(D)有关的各项之间也存在同样的情形。
这样，对“校验式#1”从“校验式#2”的系数中的、除以3所得的余数为0、1、2的系数传播置信度。也就是说，对“校验式#1”从“校验式#2”的系数中的、除以3所得的余数都不同的系数传播置信度。因此，相互的相关低的置信度都传递给“校验式#1”。
同样，对“校验式#2”从“校验式#1”的系数中的、除以3所得的余数为0、1、2的系数传播置信度。也就是说，对“校验式#2”从“校验式#1”的系数中的、除以3所得的余数都不同的系数传播置信度。另外，对“校验式#2”从“校验式#3”的系数中的、除以3所得的余数为0、1、2的系数传播置信度。也就是说，对“校验式#2”从“校验式#3”的系数中的、除以3所得的余数都不同的系数传播置信度。
同样，对“校验式#3”从“校验式#1”的系数中的、除以3所得的余数为0、1、2的系数传播置信度。也就是说，对“校验式#3”从“校验式#1”的系数中的、除以3所得的余数都不同的系数传播置信度。另外，对“校验式#3”从“校验式#2”的系数中的、除以3所得的余数为0、1、2的系数传播置信度。也就是说，对“校验式#3”从“校验式#2”的系数中的、除以3所得的余数都不同的系数传播置信度。
这样，通过使式(3-1)～(3-3)的奇偶校验多项式的各次数满足上述的与“余数”有关的条件，从而在所有的列运算中，置信度必定被传播。由此，在所有的校验式中，可以高效率地传播置信度，可以进一步提高纠错能力。
以上，对于时变周期3的LDPC-CC，以编码率1/2的情况为例进行了说明，但编码率并不限于1/2。在编码率为(n-1)/n(n为2以上的整数)时，在信息X1(D)、X2(D)、…、Xn-1(D)的各自的三系数组中，若上述的与“余数”有关的条件成立，则仍然为正则LDPC码，可以获得良好的接收质量。
以下，说明编码率为(n-1)/n(n为2以上的整数)的情况。
作为时变周期为3的LDPC-CC的奇偶校验多项式，考虑式(4-1)～(4-3)。此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验位的多项式表达式。这里，在式(4-1)～(4-3)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)中分别存在三项的奇偶校验多项式。
在式(4-1)中，ai，1、ai，2、ai，3(i＝1，2，…，n-1)为整数(其中，ai，1≠ai，2≠ai，3)。另外，设b1、b2、b3为整数(其中，b1≠b2≠b3)。将式(4-1)的奇偶校验多项式称为“校验式#1”，并将基于式(4-1)的奇偶校验多项式的子矩阵作为第1子矩阵H1。
另外，在式(4-2)中，设Ai，1、Ai，2、Ai，3(i＝1，2，…，n-1为整数(其中，Ai，1≠Ai，2≠Ai，3)。另外，设B1、B2、B3为整数(其中，B1≠B2≠B3)。将式(4-2)的奇偶校验多项式称为“校验式#2”，并将基于式(4-2)的奇偶校验多项式的子矩阵作为第2子矩阵H2。
另外，在式(4-3)中，设αi，1、αi，2、αi，3(i＝1，2，…，n-1为整数(其中，αi，1≠αi，2≠αi，3)。另外，设β1、β2、β3为整数(其中，β1≠β2≠β3)。将式(4-3)的奇偶校验多项式称为“校验式#3”，并将基于式(4-3)的奇偶校验多项式的子矩作为第3子矩阵H3。
另外，考虑从第1子矩阵H1、第2子矩阵H2和第3子矩阵H3生成的时变周期3的LDPC-CC。
此时，在式(4-1)～(4-3)中，设将X1(D)、X2(D)、…、Xn-1(D)和P(D)的次数的组合
(a1，1、a1，2、a1，3)、
(a2，1、a2，2、a2，3)、…、
(an-1，1、an-1，2、an-1，3)、
(b1、b2、b3)、
(A1，1、A1，2、A1，3)、
(A2，1、A2，2、A2，3)、…、
(An-1，1、An-1，2、An-1，3)、
(B1、B2、B3)、
(α1，1、α1，2、α1，3)、
(α2，1、α2，2、α2，3)、…、
(αn-1，1、αn-1，2、αn-1，3)、
(β1、β2、β3)
的各值除以3所得的余数为k时，使在如上所示的三系数组(例如，(ai，1、a1，2、a1，3))中包含余数0、1、2各一个，并且在上述三系数组中都成立。
也就是说，
(a1，1％3、a1，2％3、a1，3％3)、
(a2，1％3、a2，2％3、a2，3％3)、…、
(an-1，1％3、an-1，2％3、an-1，3％3)、
(b1％3、b2％3、b3％3)、
(A1，1％3、A1，2％3、A1，3％3)、
(A2，1％3、A2，2％3、A2，3％3)、……、
(An-1，1％3、An-1，2％3、An-1，3％3)、
(B1％3、B2％3、B3％3)、
(α1，1％3、α1，2％3、α1，3％3)、
(α2，1％3、α2，2％3、α2，3％3)、…、
(αn-1，1％3、αn-1，2％3、αn-1，3％3)、
(β1％3、β2％3、β3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
通过这样生成LDPC-CC，可以生成正则LDPC-CC码。进而，在进行BP解码时，“校验式#2”中的置信度和“校验式#3”中的置信度准确地传播给“校验式#1”，“校验式#1”中的置信度和“校验式#3”中的置信度准确地传播给“校验式#2”，“校验式#1”中的置信度和“校验式#2”中的置信度准确地传播给“校验式#3”。因此，与编码率为1/2的情况同样，可以获得接收质量更良好的LDPC-CC。
另外，表3表示上述与“余数”有关的条件成立的、时变周期3、编码率1/2的LDPC-CC的例子(LDPC-CC#1、#2、#3、#4、#5、#6)。在表3中，时变周期3的LDPC-CC由“校验(多项)式#1”、“校验(多项)式#2”、“校验(多项)式#3”的三个奇偶校验多项式来定义。
(表3)
另外，表4表示时变周期3、编码率1/2、2/3、3/4、5/6的LDPC-CC的例子，表5表示时变周期3、编码率1/2、2/3、3/4、4/5的LDPC-CC的例子。
(表4)
(表5)
另外，确认出与时变周期3同样，若对时变周期为3的倍数(例如，时变周期为6、9、12、…)的LDPC-CC适用与“余数”有关的以下条件，则可以搜索特性良好的代码。以下，说明特性良好的时变周期3的倍数的LDPC-CC。另外，以下，以编码率1/2、时变周期6的LDPC-CC的情况为例进行说明。
作为时变周期为6的LDPC-CC的奇偶校验多项式，考虑式(5-1)～式(5-6)。
(Da1，1+Da1，2+Da1，3)X(D)+(Db1，1+Db1，2+Db1，3)P(D)＝0 …(5-1)
(Da2，1+Da2，2+Da2，3)X(D)+(Db2，1+Db2，2+Db2，3)P(D)＝0 …(5-2)
(Da3，1+Da3，2+Da3，3)X(D)+(Db3，1+Db3,2+Db3，3)P(D)＝0 …(5-3)
(Da4，1+Da4，2+Da4，3)X(D)+(Db4，1+Db4，2+Db4，3)P(D)＝0 …(5-4)
(Da5，1+Da5，2+Da5，3)X(D)+(Db5，1+Db5，2+Db5，3)P(D)＝0 …(5-5)
(Da6，1+Da6，2+Da6，3)X(D)+(Db6，1+Db6，2+Db6，3)P(D)＝0 …(5-6)
此时，X(D)是数据(信息)的多项式表达式，P(D)是奇偶校验位的多项式表述式。在时变周期6的LDPC-CC中，对于时刻i的奇偶校验Pi以及信息Xi，若设为i％6＝k(k＝0、1、2、3、4、5)，则式(5-(k+1))的奇偶校验多项式成立。例如，若设为i＝1，则i％6＝1(k＝1)，所以式(6)成立。
(Da2，1+Da2，2+Da2，3)X1+(Db2，1+Db2，2+Db2，3)P1＝0 …(6)
这里，在式(5-1)～(5-6)中，设为X(D)和P(D)中分别存在三项的奇偶校验多项式。
在式(5-1)中，设a1，1、a1，2、a1，3为整数(其中，a1，1≠a1，2≠a1，3)。另外，设b1，1、b1，2、b1，3为整数(其中，b1，1≠b1，2≠b1，3)。将式(5-1)的奇偶校验多项式称为“校验式#1”，并将基于式(5-1)的奇偶校验多项式的子矩阵作为第1子矩阵H1。
另外，在式(5-2)中，设a2，1、a2，2、a2，3为整数(其中，a2，1≠a2，2≠a2，3)。另外，设b2，1、b2，2、b2，3为整数(其中，b2，1≠b2，2≠b2，3)。将式(5-2)的奇偶校验多项式称为“校验式#2”，并将基于式(2-2)的奇偶校验多项式的子矩阵作为第2子矩阵H2。
另外，在式(5-3)中，设a3，1、a3，2、a3，3为整数(其中，a3，1≠a3，2≠a3，3)。另外，设b3，1、b3，2、b3，3为整数(其中，b3，1≠b3，2≠b3，3)。将式(5-3)的奇偶校验多项式称为“校验式#3”，并将基于式(5-3)的奇偶校验多项式的子矩作为第3子矩阵H3。
另外，在式(5-4)中，设a4，1、a4，2、a4，3为整数(其中，a4，1≠a4，2≠a4，3)。另外，设b4，1、b4，2、b4，3为整数(其中，b4，1≠b4，2≠b4，3)。将式(5-4)的奇偶校验多项式称为“校验式#4”，并将基于式(5-4)的奇偶校验多项式的子矩阵作为第4子矩阵H4。
另外，在式(5-5)中，设a5，1、a5，2、a5，3为整数(其中，a5，1≠a5，2≠a5，3)。另外，设b5，1、b5，2、b5，3为整数(其中，b5，1≠b5，2≠b5，3)。将式(5-5)的奇偶校验多项式称为“校验式#5”，并将基于式(5-5)的奇偶校验多项式的子矩阵作为第5子矩阵H5。
另外，在式(5-6)中，设a6，1、a6，2、a6，3为整数(其中，a6，1≠a6，2≠a6，3)。另外，设b6，1、b6，2、b6，3为整数(其中，b6，1≠b6，2≠b6，3)。将式(5-6)的奇偶校验多项式称为“校验式#6”，并将基于式(5-6)的奇偶校验多项式的子矩阵作为第6子矩阵H6。
另外，考虑从第1子矩阵H1、第2子矩阵H2、第3子矩阵H3、第4子矩阵H4、第5子矩阵H5、第6子矩阵H6生成的时变周期6的LDPC-CC。
此时，在式(5-1)～(5-6)中，设将X(D)和P(D)的次数的组合
(a1，1、a1，2、a1，3)、
(b1，1、b1，2、b1，3)、
(a2，1、a2，2、a2，3)、
(b2，1、b2，2、b2，3)、
(a3，1、a3，2、a3，3)、
(b3，1、b3，2、b3，3)、
(a4，1、a4，2、a4，3)、
(b4，1、b4，2、b4，3)、
(a5，1、a5，2、a5，3)、
(b5，1、b5，2、b5，3)、
(a6，1、a6，2、a6，3)、
(b6，1、b6，2、b6，3)
的各值除以3时的余数为k时，使在如上所示的三系数组(例如，(a1，1、a1，2、a1，3))中包含余数0、1、2各一个，并且在上述三系数组中都成立。也就是说，
(a1，1％3、a1，2％3、a1，3％3)、
(b1，1％3、b1，2％3、b1，3％3)、
(a2，1％3、a2，2％3、a2，3％3)、
(b2，1％3、b2，2％3、b2，3％3)、
(a3，1％3、a3，2％3、a3，3％3)、
(b3，1％3、b3，2％3、b3，3％3)、
(a4，1％3、a4，2％3、a4，3％3)、
(b4，1％3、b4，2％3、b4，3％3)、
(a5，1％3、a5，2％3、a5，3％3)、
(b5，1％3、b5，2％3、b5，3％3)、
(a6，1％3、a6，2％3、a6，3％3)、
(b6，1％3、b6，2％3、b6，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
通过这样生成LDPC-CC，在画出唐纳图(Tanner graph)时存在边缘(edge)的情况下，对于“校验式#1”准确地传播“校验式#2或校验式#5”中的置信度、以及“校验式#3或校验式#6”中的置信度。
另外，在画出唐纳图时存在边缘的情况下，对于“校验式#2”准确地传播“校验式#1或校验式#4”中的置信度、以及“校验式#3或校验式#6”中的置信度。
另外，在画出唐纳图时存在边缘的情况下，对于“校验式#3”准确地传播“校验式#1或校验式#4”中的置信度、以及“校验式#2或校验式#5”中的置信度。在画出唐纳图时存在边缘的情况下，对于“校验式#4”准确地传播“校验式#2或校验式#5”中的置信度、以及“校验式#3或校验式#6”中的置信度。
另外，在画出唐纳图时存在边缘的情况下，对于“校验式#5”准确地传播“校验式#1或校验式#4”中的置信度、以及“校验式#3或校验式#6”中的置信度。另外，在画出唐纳图时存在边缘的情况下，对于“校验式#6”准确地传播“校验式#1或校验式#4”中的置信度、以及“校验式#2或校验式#5”中的置信度。
因此，与时变周期为3时同样，时变周期6的LDPC-CC保持更良好的纠错能力。
对此，使用图4C说明置信传播。图4C表示与“校验式#1”～“校验式#6”的X(D)有关的各项之间的置信传播的关系。在图4C中，四边形表示ax，y中(x＝1，2，3，4，5，6；y＝1，2，3)，除以3所得的余数为0的系数。
另外，圆圈表示ax，y中(x＝1，2，3，4，5，6；y＝1，2，3)，除以3所得的余数为1的系数。另外，菱形表示ax，y中(x＝1，2，3，4，5，6；y＝1，2，3)，除以3所得的余数为2的系数。
从图4C可知，在画出唐纳图时存在边缘的情况下，对“校验式#1”的a1，1从除以3所得的余数不同的“校验式#2或#5”和“校验式#3或#6”传播置信度。同样，在画出唐纳图时存在边缘的情况下，对“校验式#1”的a1，2从除以3所得的余数不同的“校验式#2或#5”和“校验式#3或#6”传播置信度。
同样，在画出唐纳图时存在边缘的情况下，对“校验式#1”的a1，3从除以3所得的余数不同的“校验式#2或#5”和“校验式#3或#6”传播置信度。在图4C中，表示与“校验式#1”～“校验式#6”的X(D)有关的各项之间的置信传播的关系，但也可说对与P(D)有关的各项之间存在同样的情形。
这样，对“校验式#1”的唐纳图中的各节点从“校验式#1”以外的系数节点(node)传播置信度。因此，可以认为由于将相互的相关低的置信度都传播给“校验式#1”，所以纠错能力提高。
在图4C中，着眼于“校验式#1”，但对从“校验式#2”至“校验式#6”也可以同样画出唐纳图，并且对“校验式#K”的唐纳图中的各节点从“校验式#K”以外的系数节点传播置信度。因此，可以认为由于将相互的相关较低的置信度都传递给“校验式#K”，所以纠错能力提高。(K＝2，3，4，5，6)
这样，通过使式(5-1)～(5-6)的奇偶校验多项式的各次数满足上述的与“余数”有关的条件，能够在所有的校验式中，高效率地传播置信度，可以进一步提高纠错能力的可能性增加。
以上，对于时变周期6的LDPC-CC，以编码率1/2的情况为例进行了说明，但编码率并不限于1/2。在编码率为(n-1)/n(n为2以上的整数)时，在信息X1(D)、X2(D)、…、Xn-1(D)的各自的三系数组中，若与上述“余数”有关的条件成立，则仍然可以获得良好的接收质量的可能性增加。
以下，说明编码率为(n-1)/n(n为2以上的整数)的情况。
作为时变周期为6的LDPC-CC的奇偶校验多项式，考虑式(7-1)～(7-6)。
此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验位的多项式表达式。这里，在式(7-1)～(7-6)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)中分别存在三项的奇偶校验多项式。与上述的编码率1/2时且时变周期为3时同样考虑，在以式(7-1)～式(7-6)的奇偶校验多项式表示的时变周期6、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，若满足以下的条件(<条件#1>)，则可以获得更高的纠错能力的可能性增加。
其中，在时变周期6、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验比特，以及以Xi，1、Xi，2、…、Xi，n-1表示信息比特(information bit)。此时，若设为i％6＝k(k＝0、1、2、3、4、5)，则式(7-(k+1))的奇偶校验多项式成立。例如，若设为i＝8，则i％6＝2(k＝2)，所以式(8)成立。
<条件#1>
在式(7-1)～式(7-6)中，X1(D)、X2(D)、…、Xn-1(D)和P(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)、
(a#1，2，1％3、a#1，2，2％3、a#1，2，3％3)、…、
(a#1，k，1％3、a#1，k，2％3、a#1，k，3％3)、…、
(a#1，n-1，1％3、a#1，n-1，2％3、a#1，n-1，3％3)、
(b#1，1％3、b#1，2％3、b#1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)、
(a#2，2，1％3、a#2，2，2％3、a#2，2，3％3)、…、
(a#2，k，1％3、a#2，k，2％3、a#2，k，3％3)、…、
(a#2，n-1，1％3、a#2，n-1，2％3、a#2，n-1，3％3)、
(b#2，1％3、b#2，2％3、b#2，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)、
(a#3，2，1％3、a#3，2，2％3、a#3，2，3％3)、…、
(a#3，k，1％3、a#3，k，2％3、a#3，k，3％3)、…、
(a#3，n-1，1％3、a#3，n-1，2％3、a#3，n-1，3％3)、
(b#3，1％3、b#3，2％3、b#3，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#4，1，1％3、a#4，1，2％3、a#4，1，3％3)、
(a#4，2，1％3、a#4，2，2％3、a#4，2，3％3)、…、
(a#4，k，1％3、a#4，k，2％3、a#4，k，3％3)、…、
(a#4，n-1，1％3、a#4，n-1，2％3、a#4，n-1，3％3)、
(b#4，1％3、b#4，2％3、b#4，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#5，1，1％3、a#5，1，2％3、a#5，1，3％3)、
(a#5，2，1％3、a#5，2，2％3、a#5，2，3％3)、…、
(a#5，k，1％3、a#5，k，2％3、a#5，k，3％3)、…、
(a#5，n-1，1％3、a#5，n-1，2％3、a#5，n-1，3％3)、
(b#5，1％3、b#5，2％3、b#5，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#6，1，1％3、a#6，1，2％3、a#6，1，3％3)、
(a#6，2，1％3、a#6，2，2％3、a#6，2，3％3)、…、
(a#6，k，1％3、a#6，k，2％3、a#6，k，3％3)、…、
(a#6，n-1，1％3、a#6，n-1，2％3、a#6，n-1，3％3)、
(b#6，1％3、b#6，2％3、b#6，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
在上述中，说明了在时变周期6的LDPC-CC中，具有较高的纠错能力的代码，但与时变周期3和6的LDPC-CC的设计方法同样，在生成时变周期3g(g＝1、2、3、4、…)的LDPC-CC(即时变周期为3的倍数的LDPC-CC)时，可以生成具有高纠错能力的代码。以下，详细说明该代码的构成方法。
作为时变周期为3g(g＝1、2、3、4、…)、编码率为(n-1)/n(n为2以上的整数)的LDPC-CC的奇偶校验多项式，考虑式(9-1)～式(9-3g)。
此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验位的多项式表达式。这里，在式(9-1)～(9-3g)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)中分别存在三项的奇偶校验多项式。
与时变周期3的LDPC-CC和时变周期6的LDPC-CC同样考虑，则在式(9-1)～式(9-3g)的奇偶校验多项式表示的时变周期3g、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，若满足以下的条件(<条件#2>)，则可以获得更高的纠错能力的可能性增加。
其中，在时变周期3g、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验比特，以及以Xi，1、Xi，2、…、Xi，n-1表示信息比特。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(9-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(10)成立。
另外，在式(9-1)～式(9-3g)中，设a#k，p，1、a#k，p，2、a#k，p，3为整数(其中，a#k，p，1≠a#k，p，2≠a#k，p，3)(k＝1、2、3、…、3g：p＝1、2、3、…、n-1)。另外，设b#k，1、b#k，2、b#k，3为整数(其中，b#k，1≠b#k，2≠b#k，3)。将式(9-k)的奇偶校验多项式(k＝1、2、3、…、3g)称为“校验式#k”，并将基于式(9-k)的奇偶校验多项式的子矩阵作为第k子矩阵Hk。另外，考虑从第1子矩阵H1、第2子矩阵H2、第3子矩阵H3、…、第3g子矩阵H3g生成的时变周期3g的LDPC-CC。
<条件#2>
在式(9-1)～式(9-3g)中，X1(D)、X2(D)、…、Xn-1(D)和P(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)、
(a#1，2，1％3、a#1，2，2％3、a#1，2，3％3)、…、
(a#1，p，1％3、a#1，p，2％3、a#1，p，3％3)、…、
(a#1，n-1，1％3、a#1，n-1，2％3、a#1，n-1，3％3)、
(b#1，1％3、b#1，2％3、b#1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)、
(a#2，2，1％3、a#2，2，2％3、a#2，2，3％3)、…、
(a#2，p，1％3、a#2，p，2％3、a#2，p，3％3)、…、
(a#2，n-1，1％3、a#2，n-1，2％3、a#2，n-1，3％3)、
(b#2，1％3、b#2，2％3、b#2，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)、
(a#3，2，1％3、a#3，2，2％3、a#3，2，3％3)、…、
(a#3，p，1％3、a#3，p，2％3、a#3，p，3％3)、…、
(a#3，n-1，1％3、a#3，n-1，2％3、a#3，n-1，3％3)、
(b#3，1％3、b#3，2％3、b#3，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
而且，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)、
(a#k，2，1％3、a#k，2，2％3、a#k，2，3％3)、…、
(a#k，p，1％3、a#k，p，2％3、a#k，p，3％3)、…、
(a#k，n-1，1％3、a#k，n-1，2％3、a#k，n-1，3％3)、
(b#k，1％3、b#k，2％3、b#k，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中任一个。(p＝1、2、3、…、n-1)(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3、a#3g-2，1，3％3)、
(a#3g-2，2，1％3、a#3g-2，2，2％3、a#3g-2，2，3％3)、…、
(a#3g-2，p，1％3、a#3g-2，p，2％3、a#3g-2，p，3％3)、…、
(a#3g-2，n-1，1％3、a#3g-2，n-1，2％3、a#3g-2，n-1，3％3)、
(b#3g-2，1％3、b#3g-2，2％3、b#3g-2，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3、a#3g-1，1，3％3)、
(a#3g-1，2，1％3、a#3g-1，2，2％3、a#3g-1，2，3％3)、…、
(a#3g-1，p，1％3、a#3g-1，p，2％3、a#3g-1，p，3％3)、…、
(a#3g-1，n-1，1％3、a#3g-1，n-1，2％3、a#3g-1，n-1，3％3)、
(b#3g-1，1％3、b#3g-1，2％3、b#3g-1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g，1，1％3、a#3g，1，2％3、a#3g，1，3％3)、
(a#3g，2，1％3、a#3g，2，2％3、a#3g，2，3％3)、…、
(a#3g，p，1％3、a#3g，p，2％3、a#3g，p，3％3)、…、
(a#3g，n-1，1％3、a#3g，n-1，2％3、a#3g，n-1，3％3)、
(b#3g，1％3、b#3g，2％3、b#3g，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
但是，若考虑容易进行编码的方面，则在式(9-1)～式(9-3g)中，(b#k，1％3、b#k，2％3、b#k，3％3)的三个中存在一个“0”即可(其中，k＝1、2、…3g)。这是因为，此时具有以下特征，若存在D0＝1，而且b#k，1、b#k，2、b#k，3为0以上的整数，则可以逐次求奇偶校验P。
另外，为了使同一时刻的奇偶校验比特和数据比特(data bit)具有关联性且容易搜索具有高校正能力的代码，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)三个中存在一个“0”，
(a#k，2，1％3、a#k，2，2％3、a#k，2，3％3)三个中存在一个“0”，
(a#k，p，1％3、a#k，p，2％3、a#k，p，3％3)三个中存在一个“0”，
(a#k，n-1，1％3、a#k，n-1，2％3、a#k，n-1，3％3)三个中存在一个“0”即可_(其中，k＝、2、…3g)。
接着，考虑有关考虑了容易进行编码的时变周期3g(g＝2、3、4、5、…)的LDPC-CC。此时，若设编码率为(n-1)/n(n为2以上的整数)，则LDPC-CC的奇偶校验多项式可以如下所示。
此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验位的多项式表达式。这里，在式(11-1)～(11-3g)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)中分别存在三项的奇偶校验多项式。其中，在时变周期3g、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验比特，以及以Xi，1、Xi，2、…、Xi，n-1表示信息比特。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(11-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(12)成立。
此时，若满足<条件#3>和<条件#4>，则可以生成具有更高纠错能力的代码的可能性增加。
<条件#3>
在式(11-1)～式(11-3g)中，X1(D)、X2(D)、…、Xn-1(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)、
(a#1，2，1％3、a#1，2，2％3、a#1，2，3％3)、…、
(a#1，p，1％3、a#1，p，2％3、a#1，p，3％3)、…、
(a#1，n-1，1％3、a#1，n-1，2％3、a#1，n-1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)、
(a#2，2，1％3、a#2，2，2％3、a#2，2，3％3)、…、
(a#2，p，1％3、a#2，p，2％3、a#2，p，3％3)、…、
(a#2，n-1，1％3、a#2，n-1，2％3、a#2，n-1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)、
(a#3，2，1％3、a#3，2，2％3、a#3，2，3％3)、…、
(a#3，p，1％3、a#3，p，2％3、a#3，p，3％3)、…、
(a#3，n-1，1％3、a#3，n-1，2％3、a#3，n-1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
而且，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)、
(a#k，2，1％3、a#k，2，2％3、a#k，2，3％3)、…、
(a#k，p，1％3、a#k，p，2％3、a#k，p，3％3)、…、
(a#k，n-1，1％3、a#k，n-1，2％3、a#k，n-1，3％3)为、
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3、a#3g-2，1，3％3)、
(a#3g-2，2，1％3、a#3g-2，2，2％3、a#3g-2，2，3％3)、…、
(a#3g-2，p，1％3、a#3g-2，p，2％3、a#3g-2，p，3％3)、…、
(a#3g-2，n-1，1％3、a#3g-2，n-1，2％3、a#3g-2，n-1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3、a#3g-1，1，3％3)、
(a#3g-1，2，1％3、a#3g-1，2，2％3、a#3g-1，2，3％3)、…、
(a#3g-1，p，1％3、a#3g-1，p，2％3、a#3g-1，p，3％3)、…、
(a#3g-1，n-1，1％3、a#3g-1，n-1，2％3、a#3g-1，n-1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g，1，1％3、a#3g，1，2％3、a#3g，1，3％3)、
(a#3g，2，1％3、a#3g，2，2％3、a#3g，2，3％3)、…、
(a#3g，p，1％3、a#3g，p，2％3、a#3g，p，3％3)、…、
(a#3g，n-1，1％3、a#3g，n-1，2％3、a#3g，n-1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
除此以外，在式(11-1)～(11-3g)中，P(D)的次数的组合满足以下条件。
(b#1，1％3、b#1，2％3)、
(b#2，1％3、b#2，2％3)、
(b#3，1％3、b#3，2％3)、…、
(b#k，1％3、b#k，2％3)、…、
(b#3g-2，1％3、b#3g-2，2％3)、
(b#3g-1，1％3、b#3g-1，2％3)、
(b#3g，1％3、b#3g，2％3)为
(1、2)、(2、1)中的任一个(k＝1、2、3、…、3g)。
对于式(11-1)～式(11-3g)的<条件#3>与对于式(9-1)～式(9-3g)的<条件#2>为同样的关系。若对于式(11-1)～式(11-3g)，除了<条件#3>以外，还附加以下条件(<条件#4>)，则可以生成具有更高纠错能力的LDPC-CC的可能性增加。
<条件#4>
在式(11-1)～式(11-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)
的6g个次数(由于两个次数构成一组，所以构成3g组的次数有6g个)的值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2，3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。
然而，在校验矩阵中，若存在“1”的位置具有规则性并且具有随机性时，则可以获得良好的纠错能力的可能性较高。在具有式(11-1)～式(11-3g)的奇偶校验多项式的时变周期3g(g＝2、3、4、5、…)、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，除了<条件#3>以外，若还附加<条件#4>的条件而生成代码，则在校验矩阵中，存在“1”的位置可以具有规则性并且具有随机性，所以可以获得良好的纠错能力的可能性增加。
接着，考虑可以容易进行编码，而且使同一时刻的奇偶校验比特和数据比特具有关联性的、时变周期3g(g＝2、3、4、5、…)的LDPC-CC。此时，若设编码率为(n-1)/n(n为2以上的整数)，则LDPC-CC的奇偶校验多项式如下所示。
此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验位的多项式表达式。另外，在式(13-1)～式(13-3g)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)中分别存在三项的奇偶校验多项式，并且在X1(D)、X2(D)、…、Xn-1(D)、P(D)中存在D0的项。(k＝1、2、3、…、3g)
其中，在时变周期3g、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验比特，以及以Xi，1、Xi，2、…、Xi，n-1表示信息比特。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(13-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(14)成立。
此时，若满足以下条件(<条件#5>和<条件#6>)，则可以生成具有更高的纠错能力的代码的可能性增加。
<条件#5>
在式(13-1)～式(13-3g)中，X1(D)、X2(D)、…、Xn-1(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3)、
(a#1，2，1％3、a#1，2，2％3)、…、
(a#1，p，1％3、a#1，p，2％3)、…、
(a#1，n-1，1％3、a#1，n-1，2％3)为
(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#2，1，1％3、a#2，1，2％3)、
(a#2，2，1％3、a#2，2，2％3)、…、
(a#2，p，1％3、a#2，p，2％3)、…、
(a#2，n-1，1％3、a#2，n-1，2％3)为
(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3，1，1％3、a#3，1，2％3)、
(a#3，2，1％3、a#3，2，2％3)、…、
(a#3，p，1％3、a#3，p，2％3)、…、
(a#3，n-1，1％3、a#3，n-1，2％3)为
(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
而且，
(a#k，1，1％3、a#k，1，2％3)、
(a#k，2，1％3、a#k，2，2％3)、…、
(a#k，p，1％3、a#k，p，2％3)、…、
(a#k，n-1，1％3、a#k，n-1，2％3)为
(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3)、
(a#3g-2，2，1％3、a#3g-2，2，2％3)、…、
(a#3g-2，p，1％3、a#3g-2，p，2％3)、…、
(a#3g-2，n-1，1％3、a#3g-2，n-1，2％3)为
(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3)、
(a#3g-1，2，1％3、a#3g-1，2，2％3)、…、
(a#3g-1，p，1％3、a#3g-1，p，2％3)、…、
(a#3g-1，n-1，1％3、a#3g-1，n-1，2％3)为
(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g，1，1％3、a#3g，1，2％3)、
(a#3g，2，1％3、a#3g，2，2％3)、…、
(a#3g，p，1％3、a#3g，p，2％3)、…、
(a#3g，n-1，1％3、a#3g，n-1，2％3)为
(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
除此以外，在式(13-1)～(13-3g)中，P(D)的次数的组合满足以下条件。
(b#1，1％3、b#1，2％3)、
(b#2，1％3、b#2，2％3)、
(b#3，1％3、b#3，2％3)、…、
(b#k，1％3、b#k，2％3)、…、
(b#3g-2，1％3、b#3g-2，2％3)、
(b#3g-1，1％3、b#3g-1，2％3)、
(b#3g，1％3、b#3g，2％3)为
(1、2)、(2、1)中的任一个(k＝1、2、3、…、3g)。
对于式(13-1)～式(13-3g)的<条件#5>与对于式(9-1)～式(9-3g)的<条件#2>为同样的关系。若对于式(13-1)～式(13-3g)，除了<条件#5>以外，还附加以下的条件(<条件#6>)，则可以生成具有较高的纠错能力的LDPC-CC的可能性增加。
<条件#6>
在式(13-1)～式(13-3g)的X1(D)的次数中，满足以下的条件。
在(a#1，1，1％3g、a#1，1，2％3g)、
(a#2，1，1％3g、a#2，1，2％3g)、…、
(a#p，1，1％3g、a#p，1，2％3g)、…、
(a#3g，1，1％3g、a#3g，1，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
而且，
在式(13-1)～式(13-3g)的X2(D)的次数中，满足以下的条件。
在(a#1，2，1％3g、a#1，2，2％3g)、
(a#2，2，1％3g、a#2，2，2％3g)、…、
(a#p，2，1％3g、a#p，2，2％3g)、…、
(a#3g，2，1％3g、a#3g，2，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
而且，
在式(13-1)～式(13-3g)的X3(D)的次数中，满足以下的条件。
在(a#1，3，1％3g、a#1，3，2％3g)、
(a#2，3，1％3g、a#2，3，2％3g)、…、
(a#p，3，1％3g、a#p，3，2％3g)、…、
(a#3g，3，1％3g、a#3g，3，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
而且，
而且，
在式(13-1)～式(13-3g)的Xk(D)的次数中，满足以下的条件。
在(a#1，k，1％3g、a#1，k，2％3g)、
(a#2，k，1％3g、a#2，k，2％3g)、…、
(a#p，k，1％3g、a#p，k，2％3g)、…、
(a#3g，k，1％3g、a#3g，k，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
(k＝1、2、3、…、n-1)
而且，
而且，
在式(13-1)～式(13-3g)的Xn-1(D)的次数中，满足以下的条件。
在(a#1，n-1，1％3g、a#1，n-1，2％3g)、
(a#2，n-1，1％3g、a#2，n-1，2％3g)、…、
(a#p，n-1，1％3g、a#p，n-1，2％3g)、…、
(a#3g，n-1，1％3g、a#3g，n-1，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
而且，
在式(13-1)～式(13-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(k＝1、2、3、…、3g)
然而，在校验矩阵中，若存在“1”的位置具有规则性并且具有随机性时，则可以获得良好的纠错能力的可能性较高。在具有式(13-1)～式(13-3g)的奇偶校验多项式的时变周期3g(g＝2、3、4、5、…)、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，除了<条件#5>以外，若还附加<条件#6>的条件而生成代码，则在校验矩阵中，存在“1”的位置可以具有规则性并且具有随机性，所以可以获得更良好的纠错能力的可能性增加。
另外，即使使用<条件#6’>代替<条件#6>，也就是除了<条件#5>以外，还附加<条件#6’>并生成代码，可以生成具有更高纠错能力的LDPC-CC的可能性也增加。
<条件#6’>
在式(13-1)～式(13-3g)的X1(D)的次数中，满足以下的条件。
在(a#1，1，1％3g、a#1，1，2％3g)、
(a#2，1，1％3g、a#2，1，2％3g)、…、
(a#p，1，1％3g、a#p，1，2％3g)、…、
(a#3g，1，1％3g、a#3g，1，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
或者，
在式(13-1)～式(13-3g)的X2(D)的次数中，满足以下的条件。
在(a#1，2，1％3g、a#1，2，2％3g)、
(a#2，2，1％3g、a#2，2，2％3g)、…、
(a#p，2，1％3g、a#p，2，2％3g)、…、
(a#3g，2，1％3g、a#3g，2，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
或者，
在式(13-1)～式(13-3g)的X3(D)的次数中，满足以下的条件。
在(a#1，3，1％3g、a#1，3，2％3g)、
(a#2，3，1％3g、a#2，3，2％3g)、…、
(a#p，3，1％3g、a#p，3，2％3g)、…、
(a#3g，3，1％3g、a#3g，3，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
或者，
或者，
在式(13-1)～式(13-3g)的Xk(D)的次数中，满足以下的条件。
在(a#1，k，1％3g、a#1，k，2％3g)、
(a#2，k，1％3g、a#2，k，2％3g)、…、
(a#p，k，1％3g、a#p，k，2％3g)、…、
(a#3g，k，1％3g、a#3g，k，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
(k＝1、2、3、…、n-1)
或者，
或者，
在式(13-1)～式(13-3g)的Xn-1(D)的次数中，满足以下的条件。
在(a#1，n-1，1％3g、a#1，n-1，2％3g)、
(a#2，n-1，1％3g、a#2，n-1，2％3g)、…、
(a#p，n-1，1％3g、a#p，n-1，2％3g)、…、
(a#3g，n-1，1％3g、a#3g，n-1，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(p＝1、2、3、…、3g)
或者，
在式(13-1)～式(13-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。(k＝1、2、3、…、3g)
以上，说明了时变周期3g、编码率(n-1)/n(n为2以上的整数)的LDPC-CC。以下，说明时变周期3g、编码率1/2(n＝2)的LDPC-CC的奇偶校验多项式的次数的条件。
作为时变周期为3g(g＝1、2、3、4、…)、编码率1/2(n＝2)的LDPC-CC的奇偶校验多项式，考虑式(15-1)～式(15-3g)。
此时，X(D)是数据(信息)X的多项式表达式，P(D)是奇偶校验比特的多项式表达式。这里，在式(15-1)～(15-3g)中，设为X(D)和P(D)中分别存在三项的奇偶校验多项式。
若与时变周期3的LDPC-CC和时变周期6的LDPC-CC同样地考虑，则在式(15-1)～式(15-3g)的奇偶校验多项式表示的时变周期3g、编码率1/2(n＝2)的LDPC-CC中，若满足以下的条件(<条件#2-1>)，则可以获得更高的纠错能力的可能性增加。
其中，在时变周期3g、编码率1/2(n＝2)的LDPC-CC中，以Pi表示时刻i的奇偶校验比特，以及以Xi，1表示信息比特。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(15-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(16)成立。
(Da#3，1，1+Da#3，1，2+Da#3，1，3)X2，1+(Db#3，1+Db#3，2+Db#3，3）P2＝0…(16)
另外，在式(15-1)～式(15-3g)中，设a#k，1，1、a#k，1，2、a#k，1，3为整数(其中，a#k，1，1≠a#k，1，2≠a#k，1，3)(k＝1、2、3、…、3g)。另外，设b#k，1、b#k，2、b#k，3为整数(其中，b#k，1≠b#k，2≠b#k，3)。将式(15-k)的奇偶校验多项式(k＝1、2、3、…、3g)称为“校验式#k”，并将基于式(15-k)的奇偶校验多项式的子矩阵作为第k子矩阵Hk。另外，考虑从第1子矩阵H1、第2子矩阵H2、第3子矩阵H3、…、第3g子矩阵H3g生成的时变周期3g的LDPC-CC。
<条件#2-1>
在式(15-1)～式(15-3g)中，X(D)和P(D)的次数的组合满足以下条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)、
(b#1，1％3、b#1，2％3、b#1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)、
(b#2，1％3、b#2，2％3、b#2，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)、
(b#3，1％3、b#3，2％3、b#3，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
而且，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)、
(b#k，1％3、b#k，2％3、b#k，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3、a#3g-2，1，3％3)、
(b#3g-2，1％3、b#3g-2，2％3、b#3g-2，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3、a#3g-1，1，3％3)、
(b#3g-1，1％3、b#3g-1，2％3、b#3g-1，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3g，1，1％3、a#3g，1，2％3、a#3g，1，3％3)、
(b#3g，1％3、b#3g，2％3、b#3g，3％3)为
(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
但是，若考虑容易进行编码的方面，则在式(15-1)～式(15-3g)中，(b#k，1％3、b#k，2％3、b#k，3％3)的三个中存在一个“0”即可(其中，k＝1、2、…3g)。这是因为，此时具有以下特征，若存在D0＝1，而且b#k，1、b#k，2、b#k，3为0以上的整数，则可以逐次求奇偶校验P。
另外，为了使同一时刻的奇偶校验比特和数据比特具有关联性，容易进行具有校正能力高的代码的搜索，在(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)中存在一个“0“即可(其中，k＝1、2、…3g)。
接着，考虑有关考虑了容易进行编码的时变周期3g(g＝2、3、4、5、…)的LDPC-CC。此时，若将编码率设为1/2(n＝2)，则LDPC-CC的奇偶校验多项式如下所示。
此时，X(D)是数据(信息)X的多项式表达式，P(D)是奇偶校验比特的多项式表达式。这里，在式(17-1)～(17-3g)中，设为X和P(D)中分别存在三项的奇偶校验多项式。其中，在时变周期3g、编码率1/2(n＝2)的LDPC-CC中，以Pi表示时刻i的奇偶校验比特，以及以Xi，1表示信息比特。此时，若设为i％3g＝k(k＝0、1、2、……、3g-1)，则式(17-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(18)成立。
(Da#3，1，1+Da#3，1，2+Da#3，1，3）X2，1+(Db#3，1+Db#3，2+1)P2＝0…(18)
此时，若满足<条件#3-1>和<条件#4-1>，则可以生成具有更高的纠错能力的代码的可能性增加。
<条件#3-1>
在式(17-1)～(17-3g)中，X(D)的次数的组合满足以下条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)为(0、1、3)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
而且，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3、a#3g-2，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3、a#3g-1，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3g，1，1％3、a#3g，1，2％3、a#3g，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
除此以外，在式(17-1)～(17-3g)中，P(D)的次数的组合满足以下条件。
(b#1，1％3、b#1，2％3)、
(b#2，1％3、b#2，2％3)、
(b#3，1％3、b#3，2％3)、…、
(b#k，1％3、b#k，2％3)、…、
(b#3g-2，1％3、b#3g-2，2％3)、
(b#3g-1，1％3、b#3g-1，2％3)、
(b#3g，1％3、b#3g，2％3)为
(1、2)、(2、1)中的任一个(k＝1、2、3、…、3g)。
对于式(17-1)～式(17-3g)的<条件#3-1>与对于式(15-1)～式(15-3g)的<条件#2-1>为同样的关系。若对于式(17-1)～式(17-3g)，除了<条件#3-1>以外，还附加以下条件(<条件#4-1>)，则可以生成具有更高的纠错能力的LDPC-CC的可能性增加。
<条件#4-1>
在式(17-1)～式(17-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即0、3、6、…、3g-3)以外的值的所有的值。
然而，在校验矩阵中，若存在“1”的位置具有规则性并且具有随机性时，则可以获得良好的纠错能力的可能性较高。在具有式(17-1)～式(17-3g)的奇偶校验多项式的时变周期3g(g＝2、3、4、5、…)、编码率1/2(n＝2)的LDPC-CC中，除了<条件#3-1>以外，若还附加<条件#4-1>的条件而生成代码，则在校验矩阵中，存在“1”的位置可以具有规则性并且具有随机性，所以可以获得更良好的纠错能力的可能性增加。
接着，考虑可以容易进行编码，而且使同一时刻的奇偶校验比特和数据比特具有关联性的、时变周期3g(g＝2、3、4、5、…)的LDPC-CC。此时，若将编码率设为1/2(n＝2)，则LDPC-CC的奇偶校验多项式如下所示。
此时，X(D)是数据(信息)X的多项式表达式，P(D)是奇偶校验比特的多项式表达式。另外，在式(19-1)～(19-3g)中，设为X(D)和P(D)中分别存在三项的奇偶校验多项式，在X(D)和P(D)中存在D0的项。(k＝1、2、3、…、3g)
其中，在时变周期3g、编码率1/2(n＝2)的LDPC-CC中，以Pi表示时刻i的奇偶校验比特，以及以Xi，1表示信息比特。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(19-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(20)成立。
(Da#3，1，1+Da#3，1，2+1)X2，1+Db#3，1+Db#3，2+1)P2＝0…(20)
此时，若满足以下的条件(<条件#5-1>和<条件#6-1>)，则可以生成具有更高的纠错能力的代码的可能性增加。
<条件#5-1>
在式(19-1)～(19-3g)中，X(D)的次数的组合满足以下条件。
(a#1，1，1％3、a#1，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
(a#2，1，1％3、a#2，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
(a#3，1，1％3、a#3，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
而且，
(a#k，1，1％3、a#k，1，2％3)为(1、2)、(2、1)中的任一个。(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
(a#3g，1，1％3、a#3g，1，2％3)为(1、2)、(2、1)中的任一个。
除此以外，在式(19-1)～(19-3g)中，P(D)的次数的组合满足以下条件。
(b#1，1％3、b#1，2％3)、
(b#2，1％3、b#2，2％3)、
(b#3，1％3、b#3，2％3)、...、
(b#k，1％3、b#k，2％3)、...、
(b#3g-2，1％3、b#3g-2，2％3)、
(b#3g-1，1％3、b#3g-1，2％3)、
(b#3g，1％3、b#3g，2％3)为
(1、2)、(2、1)中的任一个(k＝1、2、3、...、3g)。
对于式(19-1)～式(19-3g)的<条件#5-1>与对于式(15-1)～式(15-3g)的<条件#2-1>为同样的关系。若对于式(19-1)～式(19-3g)，除了<条件#5-1>以外，还附加以下条件(<条件#6-1>)，则可以生成具有更高的纠错能力的LDPC-CC的可能性增加。
<条件#6-1>
在式(19-1)～式(19-3g)的X(D)的次数中，满足以下的条件。
在(a#1，1，1％3g、a#1，1，2％3g)、
(a#2，1，1％3g、a#2，1，2％3g)、...、
(a#p，1，1％3g、a#p，1，2％3g)、...、
(a#3g，1，1％3g、a#3g，1，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍数(即0、3、6、...、3g-3)以外的值的所有的值。(p＝1、2、3、...、3g)
而且，
在式(19-1)～式(19-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、...、
(b#k，1％3g、b#k，2％3g)、...、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)的6g(3g×2)个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍数(即0、3、6、...、3g-3)以外的值的所有的值。(k＝1、2、3、...、3g)
然而，在校验矩阵中，若存在“1”的位置具有规则性并且具有随机性时，则可以获得良好的纠错能力的可能性高。在具有式(19-1)～式(19-3g)的奇偶校验多项式的时变周期3g(g＝2、3、4、5、...)、编码率1/2的LDPC-CC中，除了<条件#5-1>以外，若还附加<条件#6-1>的条件而生成代码，则在校验矩阵中，存在“1”的位置可以具有规则性并且具有随机性，所以可以获得更良好的纠错能力的可能性增加。
另外，即使使用<条件#6’-1>代替<条件#6-1>，也就是除了<条件#5-1>以外，还附加<条件#6’-1>并生成代码，可以生成具有更高的纠错能力的LDPC-CC的可能性也增加。
<条件#6’-1>
在式(19-1)～式(19-3g)的X(D)的次数中，满足以下的条件。
在(a#1，1，1％3g、a#1，1，2％3g)、
(a#2，1，1％3g、a#2，1，2％3g)、...、
(a#p，1，1％3g、a#p，1，2％3g)、...、
(a#3g，1，1％3g、a#3g，1，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍数(即0、3、6、...、3g-3)以外的值的所有的值。(p＝1、2、3、...、3g)
或者，
在式(19-1)～式(19-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、...、
(b#k，1％3g、b#k，2％3g)、...、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)的6g个值中，
存在从0至3g-1为止的整数(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍数(即0、3、6、...、3g-3)以外的值的所有的值。(k＝1、2、3、...、3g)
作为一例，表6列举具有良好的纠错能力的编码率1/2、时变周期6的LDPC-CC。
(表6)
以上，说明了特性良好的时变周期g的LDPC-CC。另外，通过LDPC-CC将生成矩阵G与信息矢量(information vector)n相乘，可以获得编码数据(码字)。也就是说，将编码数据(码字)c可表示为c＝n×G。这里，生成矩阵G是与预先设计的校验矩阵H对应而求得的。具体而言，生成矩阵G是满足G×HT＝0的矩阵。
例如，考虑以编码率1/2、生成多项式G＝[1 G1(D)/G0(D)]的卷积码(convolutioncode)为例。此时，G1表示前馈(feedforward)多项式，G0表示反馈多项式。若设信息序列(数据)的多项式表达式为X(D)、奇偶序列的多项式表达式为P(D)，则奇偶校验多项式如下式(21)所示。
G1(D)X(D)+G0(D)P(D)＝0...(21)
其中，D是延迟运算符(delay operator)。
在图5中，记载与(7，5)的卷积码有关的信息。可以将(7，5)卷积码的生成矩阵表示为G＝[1 (D2+1)/(D2+D+1)]。因此，奇偶校验多项式为下式(22)。
(D2+1)X(D)+(D2+D+1)P(D)＝0...(22)
这里，将时刻i的数据表示为Xi，将奇偶校验比特表示为Pi，并将发送序列表示为Wi＝(Xi，Pi)。另外，将发送矢量表示为w＝(X1，P1，X2，P2，...，Xi，Pi...)T。于是，基于式(22)，可如图5所示那样表示校验矩阵H。此时，下式(23)的关系式成立。
Hw＝0...(23)
因此，在解码侧，可以使用校验矩阵H，进行利用了如非专利文献4、非专利文献5、非专利文献6所示的BP(Belief Propagation)(置信传播)解码、近似于BP解码的min-sum(最小和)解码、offset BP解码、Normalized BP解码、shuffled BP解码等置信传播的解码。
[基于卷积码的非时变/时变LDPC-CC(编码率(n-1)/n)(n：自然数)]
以下，叙述基于卷积码的非时变/时变LDPC-CC的概要。
将编码率R＝(n-1)/n的信息X1、X2、...、Xn-1的多项式表达式设为X1(D)、X2(D)、...、Xn-1(D)，并且将奇偶校验比特P的多项式表达式设为P(D)，考虑如式(24)所示的奇偶校验多项式。
在式(24)中，此时，ap，p(p＝1，2，...，n-1；q＝1，2，...，rp)例如为自然数，并满足ap，1≠ap，2≠...≠ap，rp。另外，bq(q＝1，2，...，s)为自然数，并满足b1≠b2≠...≠bs。此时，这里将以基于式(24)的奇偶校验多项式的校验矩阵定义的代码称为非时变LDPC-CC。
准备m个基于式(24)的、不同的奇偶校验多项式(m为2以上的整数)。如下表示该奇偶校验多项式。
其中，i＝0，1，......，m-1。
另外，将时刻j的信息X1、X2、...、Xn-1表示为X1，j、X2，j、...、Xn-1，j，将时刻j的奇偶校验P表示为Pj，并设uj＝(X1，j，X2，j，...，Xn-1，j，Pj)T。此时，时刻j的信息X1，j、X2，j、...、Xn-1，j及奇偶校验Pj满足式(26)的奇偶校验多项式。
这里，“j mod m”是将j除以m所得的余数。
这里将以基于式(26)的奇偶校验多项式的校验矩阵定义的代码称为时变LDPC-CC。此时，以式(24)的奇偶校验多项式定义的非时变LDPC-CC、以及以式(26)的奇偶校验多项式定义的时变LDPC-CC具有以下特征，即可以通过寄存器(register)和“异或”(eXclusive 0R)运算逐次且简单地求奇偶校验比特。
例如，图6表示编码率2/3且基于式(24)～式(26)的时变周期2的LDPC-CC的校验矩阵H的结构。将基于式(26)的时变周期2的两个不同的校验多项式命名为“校验式#1”和“校验式#2”。在图6中，(Ha，111)是相当于“校验式#1”的部分，(Hc，111)是相当于“校验式#2”的部分。”以下，将(Ha，111)和(Hc，111)定义为子矩阵。
这样，可以通过表示“校验式#1”的奇偶校验多项式的第1子矩阵、以及表示“校验式#2”的奇偶校验多项式的第2子矩阵，定义本申请的时变周期2的LDPC-CC的校验矩阵H。具体而言，在校验矩阵H中，使第1子矩阵和第2子矩阵在行方向上交替地配置。另外，在编码率为2/3时，如图6所示，成为下述结构，即在第i行和第i+1行之间，子矩阵向右移位了3列。
另外，在时变周期2的时变LDPC-CC时，第i行的子矩阵和第i+1行的子矩阵为不同的子矩阵。也就是说，子矩阵(Ha，11)和(Hc，11)中的任一方为第1子矩阵，另一方为第2子矩阵。若将发送矢量u设为u＝(X1，0、X2，0、P0、X1，1、X2，1、P1、...、X1，k、X2，k、Pk、...)T，则Hu＝0成立(参照式(23))。
接着，考虑在编码率2/3时，时变周期为m的LDPC-CC。与时变周期2的情况同样，准备m个以式(24)表示的奇偶校验多项式。另外，准备以式(24)表示的“校验式#1”。同样，基于以式(24)表示的“校验式#2”，准备“校验式#m”。将时刻mi+1的数据X和奇偶校验P分别表示为Xmi+1、Pmi+11，将时刻mi+2的数据X和奇偶校验P分别表示为Xmi+2、Pmi+2，...，将时刻mi+m的数据X和奇偶校验比特P分别表示为Xmi+m、Pmi+m(i：整数)。
此时，考虑使用“校验式#1”求时刻mi+1的奇偶校验Pmi+1，使用“校验式#2”求时刻mi+2的奇偶校验Pmi+2，...，使用“校验式#m”求时刻mi+m的奇偶校验Pmi+m的LDPC-CC。这样的LDPC-CC码具有下述优点：
·可以简单地构成编码器，而且可以逐次求奇偶校验比特。
·有望削减终止比特、提高终止时的删截时的接收质量。
图7表示上述的编码率2/3、时变周期m的LDPC-CC的校验矩阵的结构。在图7中，(H1，111)是相当于“校验式#1”的部分，(H2，111)是相当于“校验式#2”的部分，...，(Hm，111)是相当于“校验式#m”的部分。以下，将(H1，111)定义为第1子矩阵，将(H2，111)定义为第2子矩阵，...，将(Hm，111)定义为第m子矩阵。
这样，可以通过表示“校验式#1”的奇偶校验多项式的第1子矩阵、表示“校验式#2”的奇偶校验多项式的第2子矩阵、...、以及表示“校验式#m”的奇偶校验多项式的第m子矩阵，定义本申请的时变周期m的LDPC-CC的校验矩阵H。具体而言，在校验矩阵H中，从第1子矩阵至第m子矩阵为止在行方向上周期性地被配置(参照图7)。另外，在编码率为2/3时，成为下述结构，即在第i行和第i+1行之间，子矩阵向右移位了3列(参照图7)。
若将发送矢量u设为u＝(X1，0、X2，0、P0、X1，1、X2，1、P1、...、X1，k、X2，k、Pk、...)T，则Hu＝0成立(参照式(23))。
在上述说明中，作为基于编码率(n-1)/n的卷积码的非时变/时变LDPC-CC的一个例子，以编码率2/3的情况为例进行了说明，但通过同样地考虑，可以生成基于编码率(n-1)/n的卷积码的非时变/时变LDPC-CC的奇偶校验矩阵。
也就是说，在编码率为2/3时，在图7中，(H1，111)是相当于“校验式#1”的部分(第1子矩阵)，(H2，111)是相当于“校验式#2”的部分(第2子矩阵)，...，(Hm，111)是相当于“校验式#m”的部分(第m子矩阵)，与此相对，在编码率为(n-1)/n时，如图8所示。也就是说，以(H1，11...1)表示相当于“校验式#1”的部分(第1子矩阵)，并以(Hk，11...1)表示相当于“校验式#k”(k＝2、3、...、m)的部分(第k子矩阵)。此时，在第k子矩阵中，去除Hk的部分的“1”的个数为n个。另外，在校验矩阵H中，成为下述结构，即在第i行和第i+1行之间，子矩阵向右移位了n列(参照图8)。
若将发送矢量u设为u＝(X1，0、X2，0、...、Xn-1，0、P0、X1，1、X2，1、...、Xn-1，1、P1、...、X1，k、X2，k、...、Xn-1，k、Pk、...)T，则Hu＝0成立(参照式(23))。
另外，作为一例，图9表示编码率R＝1/2时的LDPC-CC编码器的结构例。如图9所示，LDPC-CC编码器100主要包括：数据运算单元110、奇偶校验运算单元120、权重控制单元130、以及mod2加法(“异或”运算)器140。
数据运算单元110具有移位寄存器111-1～111-M、以及权重乘法器112-0～112-M。
奇偶校验运算单元120具有移位寄存器121-1～121-M、以及权重乘法器122-0～122-M。
移位寄存器111-1～111-M及121-1～121-M是分别保持v1，t-i，v2，t-i(i＝0，...，M)的寄存器，在下一个输入被输入的定时(timing)，将所保持的值输出到右侧的移位寄存器，并新保持从左侧的移位寄存器输出的值。另外，移位寄存器的初始状态都为“0”。
权重乘法器112-0～112-M和权重乘法器122-0～122-M根据从权重控制单元130输出的控制信号，将h1 (m)，h2 (m)的值切换为0/1。
权重控制单元130基于内部所保持的校验矩阵，输出该定时的h1 (m)，h2 (m)的值，并将其提供给权重乘法器112-0～112-M和权重乘法器122-0～122-M。
mod2加法器140对于权重乘法器112-0～112-M和权重乘法器122-0～122-M的输出将mod2的计算结果全部相加，以计算v2，t。
通过采用这样的结构，LDPC-CC编码器100可以进行基于校验矩阵的LDPC-CC的编码。
另外，在权重控制单元130所保持的校验矩阵的各行的排列每行不同时，LDPC-CC编码器100为时变(time varying)卷积编码器。另外，在编码率(q-1)/q的LDPC-CC时，采用设置(q-1)个数据运算单元110，mod2加法器140对各个权重乘法器的输出进行mod2加法运算(“异或”运算)的结构即可。
(第1实施方式)
在本实施方式中，说明具有优异的纠错能力的、基于时变周期大于3的奇偶校验多项式的LDPC-CC的代码构成方法。
[时变周期6]
首先，作为例子，说明时变周期6的LDPC-CC。
作为编码率(n-1)/n(n为2以上的整数)、时变周期6的LDPC-CC的(满足0的)奇偶校验多项式，考虑式(27-0)～(27-5)。
此时，X1(D)、X2(D)、...、Xn-1(D)是数据(信息)X1、X2、...Xn-1的多项式表达式，且P(D)是奇偶的多项式表达式。在式(27-0)～(27-5)中，例如在编码率1/2的情况下，仅存在X1(D)及P(D)的项，而不存在X2(D)、...、Xn-1(D)的项。同样，在编码率2/3时，仅存在X1(D)、X2(D)及P(D)的项，而不存在X3(D)、...、Xn-1(D)的项。对于其他编码率同样地考虑即可。
这里，在式(27-0)～(27-5)中，设为X1(D)、X2(D)、...、Xn-1(D)、P(D)中分别存在三项的奇偶校验多项式。
另外，在式(27-0)～(27-5)中，对于X1(D)、X2(D)、...、Xn-1(D)及P(D)，下述内容成立。
式(27-q)中，a#q，p，1、a#q，p，2、a#q，p，3为自然数，且a#q，p，1≠a#q，p，2、a#q，p，1≠a#q，p，3、a#q，p，2≠a#q，p，3成立。另外，b#q，1、b#q，2、b#q，3为自然数，且b#q，1≠b#q，2、b#q，1≠b#q，3、b#q，1≠b#q，3成立(q＝0、1、2、3、4、5；p＝1、2、...、n-1)。
另外，将式(27-q)的奇偶校验多项式称为“校验式#”，将基于式(27-q)的奇偶校验多项式的子矩阵称为第q子矩阵Hq。另外，考虑从第0子矩阵H0、第1子矩阵H1、第2子矩阵H2、第3子矩阵H3、第4子矩阵H4、第5子矩阵H5生成的时变周期6的LDPC-CC。
在时变周期6、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验比特，以及以Xi，1、Xi，2、...、Xi，n-1表示信息比特。此时，若设为i％6＝k(k＝0、1、2、3、4、5)，则式(27-(k))的奇偶校验多项式成立。例如，若设为i＝8，则i％6＝2(k＝2)，所以式(28)成立。
另外，在将式(27-g)的子矩阵(矢量)设为Hg时，可以通过[基于奇偶校验多项式的LDPC-CC]所述的方法生成奇偶校验矩阵。
在式(27-0)～(27-5)中，为了简化奇偶校验比特与信息比特的关系，且逐次求出奇偶校验比特，设为a#q，1，3＝0、b#q，3＝0(q＝0、1、2、3、4、5)。因此，式(27-1)～(27-5)的(满足0的)奇偶校验多项式表示为如下的式(29-0)～(29-5)。
另外，将第0子矩阵H0、第1子矩阵H1、第2子矩阵H2、第3子矩阵H3、第4子矩阵H4、第5子矩阵H5表示为如下的式(30-0)～(30-5)。
在式(30-0)～(30-5)中，连续的n个“1”相当于式(29-0)～式(29-5)的各式中的X1(D)、X2(D)、...、Xn-1(D)及P(D)的项。
此时，奇偶校验矩阵H可如图10那样表示。如图10所示，在奇偶校验矩阵H中，成为下述结构，即在第i行和第i+1行，子矩阵向右移位了n列(参照图10)。另外，若将发送矢量u设为u＝(X1，0、X2，0、...、Xn-1，0、P0、X1，1、X2，1、...、Xn-1，1、P1、...、X1，k、X2，k、...、Xn-1，k、Pk、...)T，则Hu＝0成立。
这里，提出可获得高纠错能力的式(29-0)～(29-5)的奇偶校验多项式中的条件。
对于与X1(D)、X2(D)、...、Xn-1(D)有关的项，具备以下的<条件#1-1>及<条件#1-2>较为重要。另外，以下的各条件中，“％”表示模数(modulo)，例如“α％6”表示将α除以6时的余数。
<条件#1-1>
“a#0，1，1％6＝a#1，1，1％6＝a#2，1，1％6＝a#3，1，1％6＝a#4，1，1％6＝a#5，1，1％6＝vp＝1(vp＝1：固定值)”
“a#0，2，1％6＝a#1，2，1％6＝a#2，2，1％6＝a#3，2，1％6＝a#4，2，1％6＝a#5，2，1％6＝vp＝2(vp＝2：固定值)”
“a#0，3，1％6＝a#1，3，1％6＝a#2，3，1％6＝a#3，3，1％6＝a#4，3，1％6＝a#5，3，1％6＝vp＝3(vp＝3：固定值)”
“a#0，4，1％6＝a#1，4，1％6＝a#2，4，1％6＝a#3，4，1％6＝a#4，4，1％6＝a#5，4，1％6＝vp＝4(vp＝4：固定值)”
“a#0，k，1％6＝a#1，k，1％6＝a#2，k，1％6＝a#3，k，1％6＝a#4，k，1％6＝a#5，k，1％6＝vp＝k(vp＝k：固定值)(因此，k＝1、2、...、n-1)”
“a#0，n-2，1％6＝a#1，n-2，1％6＝a#2，n-2，1％6＝a#3，n-2，1％6＝a#4，n-2，1％6＝a#5，n-2，1％6＝vp＝n-2(vp＝n-2：固定值)”
“a#0，n-1，1％6＝a#1，n-1，1％6＝a#2，n-1，1％6＝a#3，n-1，1％6＝a#4，n-1，1％6＝a#5，n-1，1％6＝vp＝n-1(vp＝n-1：固定值)”
以及
“b#0，1％6＝b#1，1％6＝b#2，1％6＝b#3，1％6＝b#4，1％6＝b#5，1％6＝w(w：固定值)”
<条件#1-2>
“a#0，1，2％6＝a#1，1，2％6＝a#2，1，2％6＝a#3，1，2％6＝a#4，1，2％6＝a#5，1，2％6＝yp＝1(yp＝1：固定值)”
“a#0，2，2％6＝a#1，2，2％6＝a#2，2，2％6＝a#3，2，2％6＝a#4，2，2％6＝a#5，2，2％6＝yp＝2(yp＝2：固定值)”
“a#0，3，2％6＝a#1，3，2％6＝a#2，3，2％6＝a#3，3，2％6＝a#4，3，2％6＝a#5，3，2％6＝yp＝3(yp＝3：固定值)”
“a#0，4，2％6＝a#1，4，2％6＝a#2，4，2％6＝a#3，4，2％6＝a#4，4，2％6＝a#5，4，2％6＝yp＝4(yp＝4：固定值)”
“a#0，k，2％6＝a#1，k，2％6＝a#2，k，2％6＝a#3，k，2％6＝a#4，k，2％6＝a#5，k，2％6＝yp＝k(yp＝k：固定值)(因此，k＝1、2、...、n-1)”
“a#0，n-2，2％6＝a#1，n-2，2％6＝a#2，n-2，2％6＝a#3，n-2，2％6＝a#4，n-2，2％6＝a#5，n-2，2％6＝yp＝n-2(yp＝n-2：固定值)”
“a#0，n-1，2％6＝a#1，n-1，2％6＝a#2，n-1，2％6＝a#3，n-1，2％6＝a#4，n-1，2％6＝a#5，n-1，2％6＝yp＝n-1(yp＝n-1：固定值)”
以及
“b#0，2％6＝b#1，2％6＝b#2，2％6＝b#3，2％6＝b#4，2％6＝b#5，2％6＝z(z：固定值)”
通过将<条件#1-1>及<条件#1-2>作为限制条件，由于满足限制条件的LDPC-CC为正则(Regular)LDPC码，所以可获得高纠错能力。
接着，说明其他重要的限制条件。
<条件#2-1>
在<条件#1-1>中，将vp＝1、vp＝2、vp＝3、vp＝4、...、vp＝k、...、vp＝n-2、vp＝n-1、以及w设定为“1”、“4”、“5”。也就是说，将vp＝k(k＝1、2、...、n-1)及w设定为“1”及“时变周期6的约数以外的自然数”。
<条件#2-2>
在<条件#1-2>中，将yp＝1、yp＝2、yp＝3、yp＝4、...、yp＝k、...、yp＝n-2、yp＝n-1及z设定为“1”、“4”、“5”。也就是说，将yp＝k(k＝1、2、...、n-1)及z设定为“1”及“时变周期6的约数以外的自然数”。
通过附加<条件#2-1>及<条件#2-2>的限制条件，或者<条件#2-1>或<条件#2-2>的限制条件，与时变周期2、3的时变周期小时比较，可确实地获得将时变周期增大的效果。关于此点，使用附图详细说明。
为了简化说明，考虑在基于奇偶校验多项式的时变周期6、编码率(n-1)/n的LDPC-CC的奇偶校验多项式(29-0)～(29-5)中，X1(D)具有两个项的情况。于是，此时，奇偶校验多项式表示为如下的式(31-0)～(31-5)。
这里，考虑将vp＝k(k＝1、2、...、n-1)及w设定为“3”的情况。“3”是时变周期6的约数。
图11表示将vp＝1及w设定为“3”，仅着眼于为a#0，1，1％6＝a#1，1，1％6＝a#2，1，1％6＝a#3，1，1％6＝a#4，1，1％6＝a#5，1，1％6＝3时的信息X1的情况的校验节点(check node)及变量节点的树。
将式(31-q)的奇偶校验多项式称为“校验式#q”。另外，在第11图中，根据“校验式#0”描绘树。在第11图中，○(单圈)及◎(双圈)表示变量节点，□(四边形)表示校验节点。另外，○(单圈)表示与X1(D)有关的变量节点，◎(双圈)表示与Da#q、1，1X1(D)有关的变量节点。另外，记载为#Y(Y＝0，1，2，3，4，5)的□(四边形)意味着是相当于式(31-Y)的奇偶校验多项式的校验节点。
在图11中，不满足<条件#2-1>，也就是说，将vp＝1、vp＝2、vp＝3、vp＝4、...、vp＝k、...、vp＝n-2、vp＝n-1(k＝1、2、...、n-1)及w设定为时变周期6的约数中除了1的约数(w＝3)。
此时，如图11所示，在校验节点中，#Y仅限定为0、3的值。也就是说，意味着：即使增大时变周期，也因为只从特定的奇偶校验多项式传播置信度，所以无法获得增大时变周期的效果。
换言之，为了使#Y仅取限定的值的条件为
将“vp＝1、vp＝2、vp＝3、vp＝4、...、vp＝k、...、vp＝n-2、vp＝n-1(k＝1、2、...、n-1)及w设定为时变周期6的约数中除了1的约数。”
与此相对，图12是在奇偶校验多项式中，将vp＝k(k＝1、2、...、n-1)及w设定为“1”时的树。在将vp＝k(k＝1、2、...、n-1)及w设定为“1”的情况下，满足<条件#2-1>的条件。
如图12所示，在满足<条件#2-1>的条件的情况下，在校验节点中，#Y取0至5所有的值。也就是说，在满足<条件#2-1>的条件的情况下，可从所有的奇偶校验多项式传播置信度。其结果，在增大时变周期时，也从大范围传播置信度，而可获得增大时变周期的效果。也就是说可知，因为<条件#2-1>可获得增大时变周期的效果，所以其是重要的条件。同样地，<条件#2-2>为用于获得增大时变周期的效果的重要条件。
[时变周期7]
若考虑以上的说明，则时变周期是质数是用于获得增大时变周期的效果的重要条件。以下，详细说明此方面。
首先，作为编码率(n-1)/n(n为2以上的整数)、时变周期7的LDPC-CC的(满足0的)奇偶校验多项式，考虑式(32-0)～(32-6)。
在式(32-q)中，a#q，p，1、a#q，p，2为1以上的自然数，且a#q，p，1≠a#q，p，2成立。另外，b#q，1、b#q，2为1以上的自然数，且b#q，1≠b#q，2成立(q＝0、1、2、3、4、5、6；p＝1、2、…、n-1)。
在时变周期7、编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验比特，以及以Xi，1、Xi，2、…、Xi，n-1表示信息比特。此时，若设为i％7＝k(k＝0、1、2、3、4、5、6)，则式(32-(k))的奇偶校验多项式成立。
例如，若设为i＝8，则i％7＝1(k＝1)，所以式(33)成立。
另外，在将式(32-g)的子矩阵(矢量)设为Hg时，可以通过在“基于奇偶校验多项式的LDPC-CC”所述的方法生成奇偶校验矩阵。这里，将第0子矩阵、第1子矩阵、第2子矩阵、第3子矩阵、第4子矩阵、第5子矩阵、第6子矩阵表示为如下的式(34-0)～(34-6)。
在式(34-0)～(34-6)中，连续的n个“1”相当于式(32-0)～式(32-6)的各式中的X1(D)、X2(D)、…、Xn-1(D)及P(D)的项。
此时，可如图13那样表示奇偶校验矩阵H。如图13所示，在奇偶校验矩阵H中，成为下述结构，即在第i行和第i+1行，子矩阵向右移位了n列(参照第13图)。另外，若将发送矢量u设为u＝(X1，0、X2，0、…、Xn-1，0、P0、X1，1、X2，1、…、Xn-1，1、P1、…、X1，k、X2，k、…、Xn-1，k、Pk、…■)T，则Hu＝0成立。
这里，用于获得高纠错能力的、式(32-0)～式(32-6)中的奇偶校验多项式的条件，与时变周期6同样如下所示。另外，以下的各条件中，“％”表示模数，例如“α％7”表示将α除以7时的余数。
<条件#1-1’>
“a#0，1，1％7＝a#1，1，1％7＝a#2，1，1％7＝a#3，1，1％7＝a#4，1，1％7＝a#5，1，1％7＝a#6，1，1％7＝vp＝1(vp＝1：固定值)”
“a#0，2，1％7＝a#1，2，1％7＝a#2，2，1％7＝a#3，2，1％7＝a#4，2，1％7＝a#5，2，1％7＝a#6，2，1％7＝vp＝2(vp＝2：固定值)”
“a#0，3，1％7＝a#1，3，1％7＝a#2，3，1％7＝a#3，3，1％7＝a#4，3，1％7＝a#5，3，1％7＝＝a#6，3，1％7vp＝3(vp＝3：固定值)”
“a#0，4，1％7＝a#1，4，1％7＝a#2，4，1％7＝a#3，4，1％7＝a#4，4，1％7＝a#5，4，1％7＝a#6，4，1％7＝vp＝4(vp＝4：固定值)”
“a#0，k，1％7＝a#1，k，1％7＝a#2，k，1％7＝a#3，k，1％7＝a#4，k，1％7＝a#5，k，1％7＝a#6，k，1％7＝vp＝k(vp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，1％7＝a#1，n-2，1％7＝a#2，n-2，1％7＝a#3，n-2，1％7＝a#4，n-2，1％7＝a#5，n-2，1％7＝a#6，n-2，1％7＝vp＝n-2(vp＝n-2：固定值)”
“a#0，n-1，1％7＝a#1，n-1，1％7＝a#2，n-1，1％7＝a#3，n-1，1％7＝a#4，n-1，1％7＝a#5，n＝1，1％7＝a#6，n-1，1％7＝vp＝n-1(vp＝n-1：固定值)”
以及
“b#0，1％7＝b#1，1％7＝b#2，1％7＝b#3，1％7＝b#4，1％7＝b#5，1％7＝b#6，1％7＝w(w：固定值)”
<条件#1-2’>
“a#0，1，2％7＝a#1，1，2％7＝a#2，1，2％7＝a#3，1，2％7＝a#4，1，2％7＝a#5，1，2％7＝a#6，1，2％7＝yp＝1(yp＝1：固定值)”
“a#0，2，2％7＝a#1，2，2％7＝a#2，2，2％7＝a#3，2，2％7＝a#4，2，2％7＝a#5，2，2％7＝a#6，2，2％7＝yp＝2(yp＝2：固定值)”
“a#0，3，2％7＝a#1，3，2％7＝a#2，3，2％7＝a#3，3，2％7＝a#4，3，2％7＝a#5，3，2％7＝a#6，3，2％7＝yp＝3(yp＝3：固定值)”
“a#0，4，2％7＝a#1，4，2％7＝a#2，4，2％7＝a#3，4，2％7＝a#4，4，2％7＝a#5，4，2％7＝a#6，4，2％7＝yp＝4(yp＝4：固定值)”
“a#0，k，2％7＝a#1，k，2％7＝a#2，k，2％7＝a#3，k，2％7＝a#4，k，2％7＝a#5，k，2％7＝a#6，k，2％7＝yp＝k(yp＝k：固定值)(因此，k＝1、2、…、n-1。)”
“a#0，n-2，2％7＝a#1，n-2，2％7＝a#2，n-2，2％7＝a#3，n-2，2％7＝a#4，n-2，2％7＝a#5，n-2，2％7＝a#6，n-2，2％7＝yp＝n-2(yp＝n-2：固定值)”
“a#0，n-1，2％7＝a#1，n-1，2％7＝a#2，n-1，2％7＝a#3，n-1，2％7＝a#4，n-1，2％7＝a#5，n-1，2％7＝a#6，n-1，2％7＝yp＝n-1(yp＝n-1：固定值)”
以及
“b#0，2％7＝b#1，2％7＝b#2，2％7＝b#3，2％7＝b#4，2％7＝b#5，2％7＝b#6，2％7＝z(z：固定值)”
通过将<条件#1-1’>及<条件#1-2’>作为限制条件，由于满足限制条件的LDPC-CC为正则(Regular)LDPC码，所以可获得高纠错能力。
然而，在时变周期6的情况下，为了获得高纠错能力，进一步需要<条件#2-1>及<条件#2-2>，或者<条件#2-1>或<条件#2-2>。与此相对，在如时变周期7那样时变周期是质数的情况下，不需要相当于时变周期6时需要的<条件#2-1>及<条件#2-2>，或者<条件#2-1>或<条件#2-2>的条件。
也就是说，
在<条件#1-1’>中，vp＝1、vp＝2、vp＝3、vp＝4、…、vp＝k、…、vp＝n-2、vp＝n-1(k＝1、2、…、n-1)及w的值也可以为“0、1、2、3、4、5、6”中的任一个值。
另外，
在<条件#1-2’>中，yp＝1、yp＝2、yp＝3、yp＝4、…、yp＝k、…、yp＝n-2、yp＝n-1(k＝1、2、…、n-1)及z的值也可以为“0，1、2、3、4、5、6”中的任一个值。
以下，说明其理由。
为了简化说明，考虑在基于奇偶校验多项式的时变周期7、编码率(n-1)/n的LDPC-CC的奇偶校验多项式(32-0)～(32-6)中，X1(D)具有两个项的情况。于是，此时，奇偶校验多项式表示为如下的式(35-0)～(35-6)。
这里，考虑将vp＝k(k＝1、2、…、n-1))及w设定为“2”的情况。
图14表示将vp＝1及w设定为“2”，且仅着眼于为a#0，1，1％7＝a#1，1，1％7＝a#2，1，1％7＝a#3，1，1％7＝a#4，1，1％7＝a#5，1，1％7＝a#6，1，1％7＝2时的信息X1的情况的校验节点及变量节点的树。
将式(35-q)的奇偶校验多项式称为“校验式#q”。另外，在第14图中，根据“校验式#0”描绘树。在第14图中，○(单圈)及◎(双圈)表示变量节点，□(四边形)表示校验节点。另外，○(单圈)表示与X1(D)有关的变量节点，◎(双圈)表示与Da#q、1，1X1(D)有关的变量节点。另外，记载为#Y(Y＝0，1，2，3，4，5，6)的□(四边形)意味着是相当于式(35-Y)的奇偶校验多项式的校验节点。
在时变周期6的情况下，例如图11所示，存在#Y仅取限定的值，且校验节点仅与限定的奇偶校验多项式连接的情况。与此相对，如时变周期7，在时变周期为7(质数)时，如第14图所示，#Y取0至6为止的全部值，校验节点与全部奇偶校验多项式连接。因此，可从所有的奇偶校验多项式传播置信度。其结果，在增大时变周期时，也从大范围传播置信度，而可获得增大时变周期的效果。另外，图14表示将a#q，1，1％7(q＝0、1、2、3、4、5、6)设定为“2”时的树，但只要是“0”以外的值，即使设定为任何值，校验节点也与全部奇偶校验多项式连接。”
这样，可知在将时变周期设为质数时，与时变周期不是质数的情况比较，可大幅放宽用于获得高纠错能力的、关于参数设定的限制条件。而且，通过放宽限制条件，并进一步附加另外的限制条件，可获得更高的纠错能力。以下，详细说明其代码构成方法。
[时变周期q(q是大于3的质数)：式(36)]
首先，考虑将编码率(n-1)/n、时变周期q(q是比3大的质数)的第g(g＝0、1、…、q-1)奇偶校验多项式表示为如下的式(36)的情况。
在式(36)中，a#g，p，1、a#g，p，2为1以上的自然数，且a#g，p，1≠a#g，p，2成立。另外，b#g，1、b#g，2为1以上的自然数，且b#g，1≠b#g，2成立(g＝0、1、2、…、q-2、q-1；p＝1、2、…、n-1)。
与以上的说明同样，以下记载的<条件#3-1>及<条件#3-2>是LDPC-CC获得高纠错能力上的重要的必要条件之一。另外，在以下的各条件中，“％”表示模数，例如“α％q”表示将α除以q时的余数。
<条件#3-1>
“a#0，1，1％q＝a#1，1，1％q＝a#2，1，1％q＝a#3，1，1％q＝…＝a#g，1，1％q＝…＝a#q-2，1，1％q＝a#q-1，1，1％q＝vp＝1(vp＝1：固定值)”
“a#0，2，1％q＝a#1，2，1％q＝a#2，2，1％q＝a#3，2，1％q＝…＝a#g，2，1％q＝…＝a#q-2，2，1％q＝a#q-1，2，1％q＝vp＝2(vp＝2：固定值)”
“a#0，3，1％q＝a#1，3，1％q＝a#2，3，1％q＝a#3，3，1％q＝…＝a#g，3，1％q＝…＝a#q-2，3，1％q＝a#q-1，3，1％q＝vp＝3(vp＝3：固定值)”
“a#0，4，1％q＝a#1，4，1％q＝a#2，4，1％q＝a#3，4，1％q＝…＝a#g，4，1％q＝…＝a#q-2，4，1％q＝a#q-1，4，1％q＝vp＝4(vp＝4：固定值)”
“a#0，k，1％q＝a#1，k，1％q＝a#2，k，1％q＝a#3，k，1％q＝…＝a#g，k，1％q＝…＝a#q-2，k，1％q＝a#q-1，k，1％q＝vp＝k(vp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，1％q＝a#1，n-2，1％q＝a#2，n-2，1％q＝a#3，n-2，1％q＝…＝a#g，n-2，1％q＝…＝a#q-2，n-2，1％q＝a#q-1，n-2，1％q＝vp＝n-2(vp＝n-2：固定值)”
“a#0，n-1，1％q＝a#1，n-1，1％q＝a#2，n-1，1％q＝a#3，n-1，1％q＝…＝a#g，n-1，1％q＝…＝a#q-2，n-1，1％q＝a#q-1，n-1，1％q＝vp＝n-1(vp＝n-1：固定值)”
以及
“b#0，1％q＝b#1，1％q＝b#2，1％q＝b#3，1％q＝…＝b#g，1％q＝…＝b#q-2，1％q＝b#q-1，1％q＝w(w：固定值)”
<条件#3-2>
“a#0，1，2％q＝a#1，1，2％q＝a#2，1，2％q＝a#3，1，2％q＝…＝a#g，1，2％q＝…＝a#q-2，1，2％q＝a#q-1，1，2％q＝yp＝1(yp＝1：固定值)”
“a#0，2，2％q＝a#1，2，2％q＝a#2，2，2％q＝a#3，2，2％q＝…＝a#g，2，2％q＝…＝a#q-2，2，2％q＝a#q-1，2，2％q＝yp＝2(yp＝2：固定值)”
“a#0，3，2％q＝a#1，3，2％q＝a#2，3，2％q＝a#3，3，2％q＝…＝a#g，3，2％q＝…＝a#q-2，3，2％q＝a#q-1，3，2％q＝yp＝3(yp＝3：固定值)”
“a#0，4，2％q＝a#1，4，2％q＝a#2，4，2％q＝a#3，4，2％q＝…＝a#g，4，2％q＝…＝a#q-2，4，2％q＝a#q-1，4，2％q＝yp＝4(yp＝4：固定值)”
“a#0，k，2％q＝a#1，k，2％q＝a#2，k，2％q＝a#3，k，2％q＝…＝a#g，k，2％q＝…＝a#q-2，k，2％q＝a#q-1，k，2％q＝yp＝k(yp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，2％q＝a#1，n-2，2％q＝a#2，n-2，2％q＝a#3，n-2，2％q＝…＝a#g，n-2，2％q＝…＝a#q-2，n-2，2％q＝a#q-1，n-2，2％q＝yp＝n-2(yp＝n-2：固定值)”
“a#0，n-1，2％q＝a#1，n-1，2％q＝a#2，n-1，2％q＝a#3，n-1，2％q＝…＝a#g，n-1，2％q＝…＝a#q-2，n-1，2％q＝a#q-1，n-1，2％q＝yp＝n-1(yp＝n-1：固定值)”
以及
“b#0，2％q＝b#1，2％q＝b#2，2％q＝b#3，2％q＝…＝b#g，2％q＝…＝b#q-2，2％q＝b#q-1，2％q＝z(z：固定值)”
另外，对于(vp＝1，yp＝1)、(vp＝2，yp＝2)、(vp＝3，yp＝3)、…(vp＝k，yp＝k)、…、(vp＝n-2，yp＝n-2)、(vp＝n-1，yp＝n-1)及(w，z)的组，<条件#4-1>或<条件#4-2>成立时，可获得高纠错能力。这里，k＝1、2、…、n-1。
<条件#4-1>
考虑(vp＝i，yp＝i)及(vp＝j，yp＝j)。其中，i＝1，2，…，n-1、j＝1，2，…，n-1、及i≠j。此时，存在(vp＝i，yp＝i)≠(vp＝j，yp＝j)及(vp＝i，yp＝i)≠(yp＝j，vp＝j)成立的i，j(i≠j)。
<条件#4-2>
考虑(vp＝i，yp＝i)及(w，z)。其中，i＝1，2，…，n-1。此时，存在(vp＝i，yp＝i)≠(w，z)及(vp＝i，yp＝i)≠(z，w)成立的i。
作为例子，表7表示时变周期是7、且编码率1/2、2/3的LDPC-CC的奇偶校验多项式。
(表7)
在表7中，在编码率1/2的代码中，
“a#0，1，1％7＝a#1，1，1％7＝a#2，1，1％7＝a#3，1，1％7＝a#4，1，1％7＝a#5，1，1％7＝a#6，1，1％7＝vp＝1＝3”
“b#0，1％7＝b#1，1％7＝b#2，1％7＝b#3，1％7＝b#4，1％7＝b#5，1％7＝b#6，1％7＝w＝1”
“a#0，1，2％7＝a#1，1，2％7＝a#2，1，2％7＝a#3，1，2％7＝a#4，1，2％7＝a#5，1，2％7＝a#6，1，2％7＝yp＝1＝6”
“b#0，2％7＝b#1，2％7＝b#2，2％7＝b#3，2％7＝b#4，2％7＝b#5，2％7＝b#6，2％7＝z＝5”
成立。
此时，由于为(vp＝1，yp＝1)＝(3，6)、(w，z)＝(1，5)，因此<条件#4-2>成立。
同样，在表7中，在编码率2/3的代码中，
“a#0，1，1％7＝a#1，1，1％7＝a#2，1，1％7＝a#3，1，1％7＝a#4，1，1％7＝a#5，1，1％7＝a#6，1，1％7＝vp＝1＝1”
“a#0，2，1％7＝a#1，2，1％7＝a#2，2，1％7＝a#3，2，1％7＝a#4，2，1％7＝a#5，2，1％7＝a#6，2，1％7＝vp＝2＝2”
“b#0，1％7＝b#1，1％7＝b#2，1％7＝b#3，1％7＝b#4，1％7＝b#5，1％7＝b#6，1％7＝w＝5”
“a#0，1，2％7＝a#1，1，2％7＝a#2，1，2％7＝a#3，1，2％7＝a#4，1，2％7＝a#5，1，2％7＝a#6，1，2％7＝yp＝1＝4”
“a#0，2，2％7＝a#1，2，2％7＝a#2，2，2％7＝a#3，2，2％7＝a#4，2，2％7＝a#5，2，2％7＝a#6，2，2％7＝yp＝2＝3”
“b#0，2％7＝b#1，2％7＝b#2，2％7＝b#3，2％7＝b#4，2％7＝b#5，2％7＝b#6，2％7＝z＝6”
成立。
此时，由于为(vp＝1，yp＝1)＝(1，4)、(vp＝2，yp＝2)＝(2，3)、(w，z)＝(5，6)，因此<条件#4-1>及<条件#4-2>成立。
另外，作为例子，表8表示时变周期11时的编码率4/5的LDPC-CC的奇偶校验多项式。
(表8)
另外，通过使<条件#4-1，条件#4-2>的限制条件进一步变得严格，从而具有可生成纠错能力更高的时变周期q(q是比3大的质数)的LDPC-CC的可能性。其条件是<条件#5-1>及<条件#5-2>、或者<条件#5-1>或<条件#5-2>成立。
<条件#5-1>
考虑(vp＝i，yp＝i)及(vp＝j，yp＝j)。其中，i＝1，2，…，n-1、j＝1，2，…，n-1、及i≠j。此时，对于所有的i，j(i≠j)成立(vp＝i，yp＝i)≠(vp＝j，yp＝j)及(vp＝i，yp＝i)≠(yp＝j，vp＝j)。
<条件#5-2>
考虑(vp＝i，yp＝i)及(w，z)。其中，i＝1，2，…，n-1。此时，对于所有的i成立(vp＝i，yp＝i)≠(w，z)及(vp＝i，yp＝i)≠(z，w)。
另外，在vp＝i≠yp＝i(i＝1，2，…，n-1)、w≠z成立时，在唐纳图中可抑制短环路(loop)的发生。
另外，在2n<q时，将(vp＝i，yp＝i)及(z，w)全部设为不同值的情况下，具有可生成纠错能力更高的时变周期q(q是比3大的质数)的LDPC-CC的可能性。
另外，在2n≥q时，将(vp＝i，yp＝i)及(z，w)设定为0、1、2、…、q-1中所有的值都存在时，具有可生成纠错能力更高的时变周期q(q是比3大的质数)的LDPC-CC的可能性。
在以上的说明中，作为时变周期q(q是比3大的质数)的LDPC-CC的第g奇偶校验多项式，处理X1(D)、X2(D)、…、Xn-1(D)及P(D)中项数是3的式(36)。另外，在式(36)中，即使X1(D)、X2(D)、…、Xn-1(D)、P(D)中的任一个项数为1、2时，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为1或2的方法，有以下的方法。在时变周期q时，存在q个满足0的奇偶校验多项式，在全部q个满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。或者，也可以在全部q个满足0的奇偶校验多项式中，不将X1(D)的项数设为1或2，而在q个满足0的奇偶校验多项式中，在任意个(q-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。对于X2(D)、…、Xn-1(D)、P(D)也是同样的。即使在该情况下，满足上述的条件，仍是获得高纠错能力上的重要条件。但是，不需要与删减的项有关的条件。
另外，即使在X1(D)、X2(D)、…、Xn-1(D)、P(D)中的任一个项数为4以上的情况下，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为4以上的方法，有以下的方法。在时变周期q时，存在q个满足0的奇偶校验多项式，在全部q个满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。或者，也可以在全部q个满足0的奇偶校验多项式中，不将X1(D)的项数设为4以上，而在q个满足0的奇偶校验多项式中，在任意个(q-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。对于X2(D)、…、Xn-1(D)、P(D)也是同样的。此时，对于增加的项不适用上述说明了的条件。
然而，式(36)是编码率(n-1)/n、时变周期q(q是比3大的质数)的LDPC-CC的第g奇偶校验多项式。在该式中，例如在编码率1/2时，第g奇偶校验多项式表示为如下的式(37-1)。另外，在编码率2/3的情况下，第g奇偶校验多项式表示为如下的式(37-2)。另外，在编码率3/4的情况下，第g奇偶校验多项式表示为如下的式(37-3)。另外，在编码率4/5的情况下，第g奇偶校验多项式表示为如下的式(37-4)。另外，在编码率5/6的情况下，第g奇偶校验多项式表示为如下的式(37-5)。
(Da#g，1，1+Da#g，1，2+1)X1(D)+(Db#g，1+Db#g，2+1)P(D)＝0…(37-1)
[时变周期q(q是大于3的质数)：式(38)]
接着，考虑将编码率(n-1)/n、时变周期q(q是比3大的质数)的第g(g＝0、1、…、q-1)奇偶校验多项式表示为如下的式(38)的情况。
在式(38)中，a#g，p，1、a#g，p，2、a#g，p，3为1以上的自然数，且a#g，p，1≠a#g，p，2、a#g，p，1≠a#g，p，3、a#g，p，2≠a#g，p，3成立。另外，b#g，1，b#g，2为1以上的自然数，且b#g，1≠b#g，2成立(g＝0、1、2、…、q-2、q-1；p＝1、2、…、n-1)。
与以上的说明同样，以下记载的<条件#6-1>、<条件#6-2>及<条件#6-3>是LDPC-CC获得高纠错能力上的重要的必要条件之一。另外，在以下的各条件中，“％”表示模数，例如“α％q”表示将α除以q时的余数。
<条件#6-1>
“a#0，1，1％q＝a#1，1，1％q＝a#2，1，1％q＝a#3，1，1％q＝…＝a#g，1，1％q＝…＝a#q-2，1，1％q＝a#q-1，1，1％q＝vp＝1(vp＝1：固定值)”
“a#0，2，1％q＝a#1，2，1％q＝a#2，2，1％q＝a#3，2，1％q＝…＝a#g，2，1％q＝…＝a#q-2，2，1％q＝a#q-1，2，1％q＝vp-2(vp＝2：固定值)”
“a#0，3，1％q＝a#1，3，1％q＝a#2，3，1％q＝a#3，3，1％q＝…＝a#g，3，1％q＝…＝a#q-2，3，1％q＝a#q-1，3，1％q＝vp＝3(vp＝3：固定值)”
“a#0，4，1％q＝a#1，4，1％q＝a#2，4，1％q＝a#3，4，1％q＝…＝a#g，4，1％q＝…＝a#q-2，4，1％q＝a#q-1，4，1％q＝vp＝4(vp＝4：固定值)”
“a#0，k，1％q＝a#1，k，1％q＝a#2，k，1％q＝a#3，k，1％q＝…＝a#g，k，1％q＝…＝a#q-2，k，1％q＝a#q-1，k，1％q＝vp＝k(vp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，1％q＝a#1，n-2，1％q＝a#2，n-2，1％q＝a#3，n-2，1％q＝…＝a#g，n-2，1％q＝…＝a#q-2，n-2，1％q＝a#q-1，n-2，1％q＝vp＝n-2(vp＝n-2：固定值)”
“a#0，n-1，1％q＝a#1，n-1，1％q＝a#2，n-1，1％q＝a#3，n-1，1％q＝…＝a#g，n-1，1％q＝…＝a#q-2，n-1，1％q＝a#q-1，n-1，1％q＝vp＝n-1(vp＝n-1：固定值)”
以及
“b#0，1％q＝b#1，1％q＝b#2，1％q＝b#3，1％q＝…＝b#g，1％q＝…＝b#q-2，1％q＝b#q-1，1％q＝w(w：固定值)”
<条件#6-2>
“a#0，1，2％q＝a#1，1，2％q＝a#2，1，2％q＝a#3，1，2％q＝…＝a#g，1，2％q＝…＝a#q-2，1，2％q＝a#q-1，1，2％q＝yp＝1(yp＝1：固定值)”
“a#0，2，2％q＝a#1，2，2％q＝a#2，2，2％q＝a#3，2，2％q＝…＝a#g，2，2％q＝…＝a#q-2，2，2％q＝a#q-1，2，2％q＝yp＝2(yp＝2：固定值)”
“a#0，3，2％q＝a#1，3，2％q＝a#2，3，2％q＝a#3，3，2％q＝…＝a#g，3，2％q＝…＝a#q-2，3，2％q＝a#q-1，3，2％q＝yp＝3(yp＝3：固定值)”
“a#0，4，2％q＝a#1，4，2％q＝a#2，4，2％q＝a#3，4，2％q＝…＝a#g，4，2％q＝…＝a#q-2，4，2％q＝a#q-1，4，2％q＝yp＝4(yp＝4：固定值)”
“a#0，k，2％q＝a#1，k，2％q＝a#2，k，2％q＝a#3，k，2％q＝…＝a#g，k，2％q＝…＝a#q-2，k，2％q＝a#q-1，k，2％q＝yp＝k(yp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，2％q＝a#1，n-2，2％q＝a#2，n-2，2％q＝a#3，n-2，2％q＝…＝a#g，n-2，2％q＝＝a#q-2，n-2，2％q＝a#q-1，n-2，2％q＝yp＝n-2(yp＝n-2：固定值)”
“a#0，n-1，2％q＝a#1，n-1，2％q＝a#2，n-1，2％q＝a#3，n-1，2％q＝…＝a#g，n-1，2％q＝…＝a#q-2，n-1，2％q＝a#q-1，n-1，2％q＝yp＝n-1(yp＝n-1：固定值)”
以及
“b#0，2％q＝b#1，2％q＝b#2，2％q＝b#3，2％q＝…＝b#g，2％q＝…＝b#q-2，2％q＝b#q-1，2％q＝z(z：固定值)”
<条件#6-3>
“a#0，1，3％q＝a#1，1，3％q＝a#2，1，3％q＝a#3，1，3％q＝…＝a#g，1，3％q＝…＝a#q-2，1，3％q＝a#q-1，1，3％q＝sp＝1(sp＝1：固定值)”
“a#0，2，3％q＝a#1，2，3％q＝a#2，2，3％q＝a#3，2，3％q＝…＝a#g，2，3％q＝…＝a#q-2，2，3％q＝a#q-1，2，3％q＝sp＝2(sp＝2：固定值)”
“a#0，3，3％q＝a#1，3，3％q＝a#2，3，3％q＝a#3，3，3％q＝…＝a#g，3，3％q＝…＝a#q-2，3，3％q＝a#q-1，3，3％q＝sp＝3(sp＝3：固定值)”
“a#0，4，3％q＝a#1，4，3％q＝a#2，4，3％q＝a#3，4，3％q＝…＝a#g，4，3％q＝…＝a#q-2，4，3％q＝a#q-1，4，3％q＝sp＝4(sp＝4：固定值)”
“a#0，k，3％q＝a#1，k，3％q＝a#2，k，3％q＝a#3，k，3％q＝…＝a#g，k，3％q＝…＝a#q-2，k，3％q＝a#q-1，k，3％q＝sp＝k(sp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，3％q＝a#1，n-2，3％q＝a#2，n-2，3％q＝a#3，n-2，3％q＝…＝a#g，n-2，3％q＝…＝a#q-2，n-2，3％q＝a#q-1，n-2，3％q＝sp＝n-2(sp＝n-2：固定值)”
“a#0，n-1，3％q＝a#1，n-1，3％q＝a#2，n-1，3％q＝a#3，n-1，3％q＝…＝a#g，n-1，3％q＝…＝a#q-2，n-1，3％q＝a#q-1，n-1，3％q＝sp＝n-1(sp＝n-1：固定值)”
另外，考虑(vp＝1，yp＝1，sp＝1)、(vp＝2，yp＝2，sp＝2)、(vp＝3，yp＝3，sp＝3)、…(vp＝k，yp＝k，sp＝k)、…、(vp＝n-2，yp＝n-2，sp＝n-2)、(vp＝n-1，yp＝n-1，sp＝n-1)、及(w，z，0)的组。这里，k＝1、2、…、n-1。于是，在<条件#7-1>或<条件#7-2>成立时，可获得高纠错能力。
<条件#7-1>
考虑(vp＝i，yp＝i，sp＝i)及(vp＝j，yp＝j，sp＝j)。其中，i＝1，2，…，n-1、j＝1，2，…，n-1、及i≠j。此时，将依从大到小的顺序排列vp＝i，yp＝i，sp＝i的组设为(αp＝j，βp＝j，γp＝j)。其中，αp＝i βp＝i、βp＝i γp＝i。另外，将依从大到小的顺序排列vp＝j，yp＝j，sp＝j的组设为(αp＝j，βp＝j，γp＝j)。其中，αp＝j βp＝j、βp＝j γp＝j。此时，存在(αp＝i，βp＝i，γp＝i)≠(αp＝j，βp＝j，γp＝j)成立的i，j(i≠j)。
<条件#7-2>
考虑(vp＝i，yp＝i，sp＝i)及(w，z，0)。其中，i＝1，2，…，n-1。此时，将依从大到小的顺序排列vp＝i，yp＝i，sp＝i的组设为(αp＝i，βp＝i，γp＝i))。其中，αp＝iβp＝i、βp＝iγp＝i。另外，将依从大到小的顺序排列w，z，0的组设为(αp＝i，βp＝i，0)。其中，αp＝iβp＝i。此时，存在(vp＝i，yp＝i，sp＝i)≠(w，z，0)成立的i。
另外，通过使<条件#7-1，条件#7-2>的限制条件进一步变得严格，从而具有可生成纠错能力更高的时变周期q(q是比3大的质数)的LDPC-CC的可能性。其条件是<条件#8-1>及<条件#8-2>、或者<条件#8-1>或<条件#8-2>成立。
<条件#8-1>
考虑(vp＝i，yp＝i，sp＝i)及(vp＝j，yp＝j，sp＝j)。其中，i＝1，2，…，n-1、j＝1，2，…，n-1、及i≠j。此时，将依从大到小的顺序排列vp＝i，yp＝i，sp＝i的组设为(αp＝i，βp＝i，γp＝i)。其中，αp＝i βp＝i、βp＝i γp＝i。另外，将依从大到小的顺序排列vp＝j，yp＝j，sp＝j的组设为(αp＝j，βp＝j，γp＝j)。其中，αp＝j βp＝j、βp＝j γp＝j。此时，对于所有的i，j(i≠j)成立(αp＝i，βp＝i，γp＝i)≠(αp＝j，βp＝j，γp＝j)。
<条件#8-2>
考虑(vp＝i，yp＝i，sp＝i)及(w，z，0)。其中，i＝1，2，…，n-1。此时，将依从大到小的顺序排列vp＝i，yp＝i，sp＝i的组设为(αp＝i，βp＝i，γp＝i)。其中，αp＝i βp＝i、βp＝i γp＝i。另外，将依从大到小的顺序排列w，z，0的组设为(αp＝i，βp＝i，0)。其中，αp＝i βp＝i。此时，对于所有的i成立(vp＝i，yp＝i，sp＝i)≠(w，z，0)。
另外，在vp＝i≠yp＝i、vp＝i≠sp＝i、yp＝i≠sp＝i(i＝1，2，…，n-1)、w≠z成立时，在唐纳图中可抑制短环路的发生。
在以上的说明中，作为时变周期q(q是比3大的质数)的LDPC-CC的第g奇偶校验多项式，处理X1(D)、X2(D)、…、Xn-1(D)及P(D)中项数是3的式(38)。另外，在式(38)中，即使X1(D)、X2(D)、…、Xn-1(D)、P(D)中的任一个项数为1、2时，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为1或2的方法，有以下的方法。在时变周期q时，存在q个满足0的奇偶校验多项式，在全部q个满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。或者，也可以在全部q个满足0的奇偶校验多项式中，不将X1(D)的项数设为1或2，而在q个满足0的奇偶校验多项式中，在任意个(q-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。对于X2(D)、…、Xn-1(D)、P(D)也是同样的。即使在该情况下，满足上述的条件，仍是获得高纠错能力上的重要条件。但是，不需要与被削减的项有关的条件。
另外，即使在X1(D)、X2(D)、…、Xn-1(D)、P(D)中的任一个项数为4以上的情况下，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为4以上的方法，有以下的方法。在时变周期q时，存在q个满足0的奇偶校验多项式，在全部q个满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。或者，也可以在全部q个满足0的奇偶校验多项式中，不将X1(D)的项数设为4以上，而在q个满足0的奇偶校验多项式中，在任意个(q-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。对于X2(D)、…、Xn-1(D)、P(D)也是同样的。此时，对于增加的项不适用上述说明的条件。
[时变周期h(h是比3大的质数以外的整数)：式(39)]
接着，考虑时变周期h是比3大的质数以外的整数时的代码构成方法。
首先，考虑编码率(n-1)/n、时变周期h(h是比3大的质数以外的整数)的第g(g＝0、1、…、h-1)奇偶校验多项式表示为如下的式(39)的情况。
在式(39)中，a#g，p，1、a#g，p，2为1以上的自然数，且a#g，p，1≠a#g，p，2、成立。另外，b#g，1、b#g，2为1以上的自然数，且b#g，1≠b#g，2成立(g＝0、1、2、…、h-2、h-1；p＝1、2、…、n-1)。
与以上的说明同样，以下记载的<条件#9-1>及<条件#9-2>是LDPC-CC获得高纠错能力上的重要的必要条件之一。另外，以下的各条件中，“％”表示模数，例如“α％h”表示将α除以h时的余数。
<条件#9-1>
“a#0，1，1％h＝a#1，1，1％h＝a#2，1，1％h＝a#3，1，1％h＝…＝a#g，1，1％h＝…＝a#h-2，1，1％h＝a#h-1，1，1％h＝vp＝1(vp＝1：固定值)”
“a#0，2，1％h＝a#1，2，1％h＝a#2，2，1％h＝a#3，2，1％h＝…＝a#g，2，1％h＝…＝a#h-2，2，1％h＝a#h-1，2，1％h＝vp＝2(vp＝2：固定值)”
“a#0，3，1％h＝a#1，3，1％h＝a#2，3，1％h＝a#3，3，1％h＝…＝a#g，3，1％h＝…＝a#h-2，3，1％h＝a#h-1，3，1％h＝vp＝3(vp＝3：固定值)”
“a#0，4，1％h＝a#1，4，1％h＝a#2，4，1％h＝a#3，4，1％h＝…＝a#g，4，1％h＝…＝a#h-2，4，1％h＝a#h-1，4，1％h＝vp＝4(vp＝4：固定值)”
“a#0，k，1％h＝a#1，k，1％h＝a#2，k，1％h＝a#3，k，1％h＝…＝a#g，k，1％h＝…＝a#h-2，k，1％h＝a#h-1，k，1％h＝vp＝k(vp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，1％h＝a#1，n-2，1％h＝a#2，n-2，1％h＝a#3，n-2，1％h＝…＝a#g，n-2，1％h＝…＝a#h-2，n-2，1％h＝a#h-1，n-2，1％h＝vp＝n-2(vp＝n-2：固定值)”
“a#0，n-1，1％h＝a#1，n-1，1％h＝a#2，n-1，1％h＝a#3，n-1，1％h＝…＝a#g，n-1，1％h＝…＝a#h-2，n-1，1％h＝a#h-1，n-1，1％h＝vp＝n-1(vp＝n-1：固定值)”
以及
“b#0，1％h＝b#1，1％h＝b#2，1％h＝b#3，1％h＝…＝b#g，1％h＝…＝b#h-2，1％h＝b#h-1，1％h＝w(w：固定值)”
<条件#9-2>
“a#0，1，2％h＝a#1，1，2％h＝a#2，1，2％h＝a#3，1，2％h＝…＝a#g，1，2％h＝…＝a#h-2，1，2％h＝a#h-1，1，2％h＝yp＝1(yp＝1：固定值)”
“a#0，2，2％h＝a#1，2，2％h＝a#2，2，2％h＝a#3，2，2％h＝…＝a#g，2，2％h＝…＝a#h-2，2，2％h＝a#h-1，2，2％h＝yp＝2(yp＝2：固定值)”
“a#0，3，2％h＝a#1，3，2％h＝a#2，3，2％h＝a#3，3，2％h＝…＝a#g，3，2％h＝…＝a#h-2，3，2％h＝a#h-1，3，2％h＝yp＝3(yp＝3：固定值)”
“a#0，4，2％h＝a#1，4，2％h＝a#2，4，2％h＝a#3，4，2％h＝…＝a#g，4，2％h＝…＝a#h-2，4，2％h＝a#h-1，4，2％h＝yp＝4(yp＝4：固定值)”
“a#0，k，2％h＝a#1，k，2％h＝a#2，k，2％h＝a#3，k，2％h＝…＝a#g，k，2％h＝…＝a#h-2，k，2％h＝a#h-1，k，2％h＝yp＝k(yp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，2％h＝a#1，n-2，2％h＝a#2，n-2，2％h＝a#3，n-2，2％h＝…＝a#g，n-2，2％h＝…＝a#h-2，n-2，2％h＝a#h-1，n-2，2％h＝yp＝n-2(yp＝n-2：固定值)”
“a#0，n-1，2％h＝a#1，n-1，2％h＝a#2，n-1，2％h＝a#3，n-1，2％h＝…＝a#g，n-1，2％h＝…＝a#h-2，n-1，2％h＝a#h-1，n-1，2％h＝yp＝n-1(yp＝n-1：固定值)”
以及
“b#0，2％h＝b#1，2％h＝b#2，2％h＝b#3，2％h＝…＝b#g，2％h＝…＝b#h-2，2％h＝b#h-1，2％h＝z(z：固定值)”
另外，如上述的说明，通过附加<条件#10-1>或<条件#10-2>，可获得更高的纠错能力。
<条件#10-1>
在<条件#9-1>中，将vp＝1、vp＝2、vp＝3、vp＝4、…、vp＝k、…、vp＝n-2、vp＝n-1(k＝1、2、…、n-1)及w设定为“1”及“时变周期h的约数以外的自然数”。
<条件#10-2>
在<条件#9-2>中，将yp＝1、yp＝2、yp＝3、yp＝4、…、yp＝k、…、yp＝n-2、yp＝n-1(k＝1、2、…、n-1)及z设定为“1”及“时变周期h的约数以外的自然数”。
另外，考虑(vp＝1，yp＝1)、(vp＝2，yp＝2)、(vp＝3，yp＝3)、…(vp＝k，yp＝k)、…、(vp＝n-2，yp＝n-2)、(vp＝n-1，yp＝n-1)、及(w，z)的组。这里，k＝1、2、…、n-1。于是，在<条件#11-1>或<条件#11-2>成立时，可获得更高的纠错能力。
<条件#11-1>
考虑(vp＝i，yp＝i)及(vp＝j，yp＝j)。其中，i＝1，2，…，n-1、j＝1，2，…，n-1、及i≠j。此时，存在(vp＝i，yp＝i)≠(vp＝j，yp＝j)及(vp＝i，yp＝i)≠(yp＝j，vp＝j)成立的i，j(i≠j)。
<条件#11-2>
考虑(vp＝i，yp＝i)及(w，z)。其中，i＝1，2，…，n-1。此时，存在(vp＝i，yp＝i)≠(w，z)及(vp＝i，yp＝i)≠(z，w)成立的i。
另外，通过使<条件#11-1，条件#11-2>的限制条件进一步变得严格，从而具有可生成纠错能力更高的时变周期h(h是比3大的质数以外的整数)的LDPC-CC的可能性。其条件是<条件#12-1>及<条件#12-2>、或者<条件#12-1>或<条件#12-2>成立。
<条件#12-1>
考虑(vp＝i，yp＝i)及(vp＝j，yp＝j)。其中，i＝1，2，…，n-1、j＝1，2，…，n-1、及i≠j。此时，对于所有的i，j(i≠j)成立(vp＝i，yp＝i)≠(vp＝j，yp＝j)及(vp＝i，yp＝i)≠(yp＝j，vp＝j)。
<条件#12-2>
考虑(vp＝i，yp＝i)及(w，z)。其中，i＝1，2，…，n-1。此时，对于所有的i成立(vp＝i，yp＝i)≠(w，z)及(vp＝i，yp＝i)≠(z，w)。
另外，在vp＝i≠yp＝i(i＝1，2，…，n-1)、w≠z成立时，在唐纳图中可抑制短环路的发生。
在以上的说明中，作为时变周期h(h是比3大的质数以外的整数)的LDPC-CC的第g奇偶校验多项式，处理X1(D)、X2(D)、…、Xn-1(D)及P(D)的项数是3的式(39)。另外，在式(39)中，即使X1(D)、X2(D)、…、Xn-1(D)、P(D)的任一个项数为1、2时，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为1或2的方法，有以下的方法。在时变周期h时，存在h个满足0的奇偶校验多项式，但在全部h个满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。或者，也可以在全部h个满足0的奇偶校验多项式中，不将X1(D)的项数设为1或2，而在h个满足0的奇偶校验多项式中，在任意个(h-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。对于X2(D)、…、Xn-1(D)、P(D)也是同样的。即使在该情况下，满足上述的条件，仍是获得高纠错能力上的重要条件。但是，不需要与删减的项有关的条件。
另外，即使在X1(D)、X2(D)、…、Xn-1(D)、P(D)中的任一个项数为4以上的情况下，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为4以上的方法，有以下的方法。在时变周期h时，存在h个满足0的奇偶校验多项式，但在全部h个满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。或者，也可以在全部h个满足0的奇偶校验多项式中，不将X1(D)的项数设为4以上，而在h个满足0的奇偶校验多项式中，在任意个(h-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。对于X2(D)、…、Xn-1(D)、P(D)也是同样的。此时，对于增加的项不适用上述说明了的条件。
然而，式(39)是编码率(n-1)/n、时变周期h(h是比3大的质数以外的整数)的LDPC-CC的(满足0的)第g奇偶校验多项式。在该式中，例如在编码率1/2时，第g奇偶校验多项式表示为如下的式(40-1)。另外，在编码率2/3的情况下，第g奇偶校验多项式表示为如下的式(40-2)。另外，在编码率3/4的情况下，第g奇偶校验多项式表示为如下的式(40-3)。另外，在编码率4/5的情况下，第g奇偶校验多项式表示为如下的式(40-4)。另外，在编码率5/6的情况下，第g奇偶校验多项式表示为如下的式(40-5)。
(Da#g，1，1+Da#g，1，2+1)X1(D)+(Db#g，1+Db#g，2+1)P(D)＝0…(40-1)
[时变周期h(h是比3大的质数以外的整数)：式(41)]
接着，考虑时变周期h(h是比3大的质数以外的整数)的(满足0的)第g(g＝0、1、…、h-1)奇偶校验多项式表示为如下的式(41)的情况。
在式(41)中，a#g，p，1、a#g，p，2、a#g，p，3为1以上的自然数，且a#g，p，1≠a#g，p，2、a#g，p，1≠a#g，p，3、a#g，p，2≠a#g，p，3成立。另外，b#g，1、b#g，2为1以上的自然数，且b#g，1≠b#g，2成立(g＝0、1、2、…、h-2、h-1；p＝1、2、…、n-1)。
与以上的说明同样，以下记载的<条件#13-1>、<条件#13-2>及<条件#13-3>是LDPC-CC获得高纠错能力上的重要的必要条件之一。另外，以下的各条件中，“％”表示模数，例如“α％h”表示将α除以q时的余数。
<条件#13-1>
“a#0，1，1％h＝a#1，1，1％h＝a#2，1，1％h＝a#3，1，1％h＝…＝a#g，1，1％h＝…＝a#h-2，1，1％h＝a#h-1，1，1％h＝vp＝1(vp＝1：固定值)”
“a#0，2，1％h＝a#1，2，1％h＝a#2，2，1％h＝a#3，2，1％h＝…＝a#g，2，1％h＝…＝a#h-2，2，1％h＝a#h-1，2，1％h＝vp＝2(vp＝2：固定值)”
“a#0，3，1％h＝a#1，3，1％h＝a#2，3，1％h＝a#3，3，1％h＝…＝a#g，3，1％h＝…＝a#h-2，3，1％h＝a#h-1，3，1％h＝vp＝3(vp＝3：固定值)”
“a#0，4，1％h＝a#1，4，1％h＝a#2，4，1％h＝a#3，4，1％h＝…＝a#g，4，1％h＝…＝a#h-2，4，1％h＝a#h-1，4，1％h＝vp＝4(vp＝4：固定值)”
“a#0，k，1％h＝a#1，k，1％h＝a#2，k，1％h＝a#3，k，1％h＝…＝a#g，k，1％h＝…＝a#h-2，k，1％h＝a#h-1，k，1％h＝vp＝k(vp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，1％h＝a#1，n-2，1％h＝a#2，n-2，1％h＝a#3，n-2，1％h＝…＝a#g，n-2，1％h＝…＝a#h-2，n-2，1％h＝a#h-1，n-2，1％h＝vp＝n-2(vp＝n-2：固定值)”
“a#0，n-1，1％h＝a#1，n-1，1％h＝a#2，n-1，1％h＝a#3，n-1，1％h＝…＝a#g，n-1，1％h＝…＝a#h-2，n-1，1％h＝a#h-1，n-1，1％h＝vp＝n-1(vp＝n-1：固定值)”
以及
“b#0，1％h＝b#1，1％h＝b#2，1％h＝b#3，1％h＝…＝b#g，1％h＝…＝b#h-2，1％h＝b#h-1，1％h＝w(w：固定值)”
<条件#13-2>
“a#0，1，2％h＝a#1，1，2％h＝a#2，1，2％h＝a#3，1，2％h＝…＝a#g，1，2％h＝…＝a#h-2，1，2％h＝a#h-1，1，2％h＝yp＝1(yp＝1：固定值)”
“a#0，2，2％h＝a#1，2，2％h＝a#2，2，2％h＝a#3，2，2％h＝…＝a#g，2，2％h＝…＝a#h-2，2，2％h＝a#h-1，2，2％h＝yp＝2(yp＝2：固定值)”
“a#0，3，2％h＝a#1，3，2％h＝a#2，3，2％h＝a#3，3，2％h＝…＝a#g，3，2％h＝…＝a#h-2，3，2％h＝a#h-1，3，2％h＝yp＝3(yp＝3：固定值)”
“a#0，4，2％h＝a#1，4，2％h＝a#2，4，2％h＝a#3，4，2％h＝…＝a#g，4，2％h＝…＝a#h-2，4，2％h＝a#h-1，4，2％h＝yp＝4(yp＝4：固定值)”
“a#0，k，2％h＝a#1，k，2％h＝a#2，k，2％h＝a#3，k，2％h＝…＝a#g，k，2％h＝…＝a#h-2，k，2％h＝a#h-1，k，2％h＝yp＝k(yp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，2％h＝a#1，n-2，2％h＝a#2，n-2，2％h＝a#3，n-2，2％h＝…＝a#g，n-2，2％h＝……＝a#h-2，n-2，2％h＝a#h-1，n-2，2％h＝yp＝n-2(yp＝n-2：固定值)”
“a#0，n-1，2％h＝a#1，n-1，2％h＝a#2，n-1，2％h＝a#3，n-1，2％h＝…＝a#g，n-1，2％h＝…＝a#h-2，n-1，2％h＝a#h-1，n-1，2％h＝yp＝n-1(yp＝n-1：固定值)”
以及
“b#0，2％h＝b#1，2％h＝b#2，2％h＝b#3，2％h＝…＝b#g，2％h＝…＝b#h-2，2％h＝b#h-1，2％h＝z(z：固定值)”
<条件#13-3>
“a#0，1，3％h＝a#1，1，3％h＝a#2，1，3％h＝a#3，1，3％h＝…＝a#g，1，3％h＝…＝a#h-2，1，3％h＝a#h-1，1，3％h＝sp＝1(sp＝1：固定值)”
“a#0，2，3％h＝a#1，2，3％h＝a#2，2，3％h＝a#3，2，3％h＝…＝a#g，2，3％h＝…＝a#h-2，2，3％h＝a#h-1，2，3％h＝sp＝2(sp＝2：固定值)”
“a#0，3，3％h＝a#1，3，3％h＝a#2，3，3％h＝a#3，3，3％h＝…＝a#g，3，3％h＝…＝a#h-2，3，3％h＝a#h-1，3，3％h＝sp＝3(sp＝3：固定值)”
“a#0，4，3％h＝a#1，4，3％h＝a#2，4，3％h＝a#3，4，3％h＝…＝a#g，4，3％h＝…＝a#h-2，4，3％h＝a#h-1，4，3％h＝sp＝4(sp＝4：固定值)”
“a#0，k，3％h＝a#1，k，3％h＝a#2，k，3％h＝a#3，k，3％h＝…＝a#g，k，3％h＝…＝a#h-2，k，3％h＝a#h-1，k，3％h＝sp＝k(sp＝k：固定值)(因此，k＝1、2、…、n-1)”
“a#0，n-2，3％h＝a#1，n-2，3％h＝a#2，n-2，3％h＝a#3，n-2，3％h＝…＝a#g，n-2，3％h＝…＝a#h-2，n-2，3％h＝a#h-1，n-2，3％h＝sp＝n-2(sp＝n-2：固定值)”
“a#0，n-1，3％h＝a#1，n-1，3％h＝a#2，n-1，3％h＝a#3，n-1，3％h＝…＝a#g，n-1，3％h＝…＝a#h-2，n-1，3％h＝a#h-1，n-1，3％h＝sp＝n-1(sp＝n-1：固定值)”
另外，考虑(vp＝1，yp＝1，sp＝1)、(vp＝2，yp＝2，sp＝2)、(vp＝3，yp＝3，sp＝3)、…(vp＝k，yp＝k，sp＝k)、…、(vp＝n-2，yp＝n-2，sp＝n-2)、(vp＝n-1，yp＝n-1，sp＝n-1)、及(w，z，0)的组。这里，k＝1、2、…、n-1。于是，在<条件#14-1>或<条件#14-2>成立时，可获得高纠错能力。
<条件#14-1>
考虑(vp＝i，yp＝i，sp＝i)及(vp＝j，yp＝j，sp＝j)。其中，i＝1，2，…，n-1、j＝1，2，…，n-1、及i≠j。此时，将依从大到小的顺序排列vp＝i，yp＝i，sp＝i的组设为(αp＝i，βp＝i，γp＝i)。其中，αp＝i βp＝i、βp＝i γp＝i。另外，将依从大到小的顺序排列vp＝j，yp＝j，sp＝j的组设为(αp＝j，βp＝j，γp＝j)。其中，αp＝j βp＝j、βp＝j γp＝j。此时，存在(αp＝i，βp＝i，γp＝i)≠(αp＝j，βp＝j，γp＝j)成立的i，j(i≠j)。
<条件#14-2>
考虑(vp＝i，yp＝i，sp＝i)及(w，z，0)。其中，i＝1，2，…，n-1。此时，将依从大到小的顺序排列vp＝i，yp＝i，sp＝i的组设为(αp＝i，βp＝i，γp＝i)。其中，αp＝i βp＝i、βp＝i γp＝i。另外，将依从大到小的顺序排列w，z，0的组设为(αp＝i，βp＝i，0)。其中，αp＝iβp＝i。此时，存在(vp＝i，yp＝i，sp＝i)≠(w，z，0)成立的i。
另外，通过进一步使<条件#14-1，条件#14-2>的限制条件变得严格，从而具有可生成纠错能力更高的时变周期h(h是比3大的质数以外的整数)的LDPC-CC的可能性。其条件是<条件#15-1>及<条件#15-2>、或者<条件#15-1>或<条件#15-2>成立。
<条件#15-1>
考虑(vp＝i，yp＝i，sp＝i)及(vp＝j，yp＝j，sp＝j)。其中，i＝1，2，…，n-1、j＝1，2，…，n-1、及i≠j。此时，将依从大到小的顺序排列vp＝i，yp＝i，sp＝i的组设为(αp＝i，βp＝i，γp＝i)。其中，αp＝i βp＝i、βp＝i γp＝i。另外，将依从大到小的顺序排列vp＝j，yp＝j，sp＝j的组设为(αp＝j，βp＝j，γp＝j)。其中，αp＝j βp＝j、βp＝j γp＝j。此时，对于全部的i，j(i≠j)成立(αp＝i，βp＝i，γp＝i)≠(αp＝j，βp＝j，γp＝j)。
<条件#15-2>
考虑(vp＝i，yp＝i，sp＝i)及(w，z，0)。其中，i＝1，2，…，n-1。此时，将依从大到小的顺序排列vp＝i，yp＝i，sp＝i的组设为(αp＝i，βp＝i，γp＝i)。其中，αp＝i βp＝i、βp＝i γp＝i。另外，将依从大到小的顺序排列w，z，0的组设为(αp＝i，βp＝i，0)。其中，αp＝iβp＝i。此时，对于所有的i成立(vp＝i，yp＝i，sp＝i)≠(w，z，0)。
另外，在vp＝i≠yp＝i、vp＝i≠sp＝i、yp＝i≠sp＝i(i＝1，2，…，n-1)、w≠z成立时，在唐纳图中可抑制短环路的发生。
在以上的说明中，作为时变周期h(h是比3大的质数以外的整数)的LDPC-CC的第g奇偶校验多项式，处理X1(D)、X2(D)、…、Xn-1(D)及P(D)中项数是3的式(41)。另外，在式(41)中，即使X1(D)、X2(D)、…、Xn-1(D)、P(D)的任一个项数为1、2时，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为1或2的方法，有以下的方法。在时变周期h时，存在h个满足0的奇偶校验多项式，但在全部h个满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。或者，也可以在全部h个满足0的奇偶校验多项式中，不将X1(D)的项数设为1或2，而在h个满足0的奇偶校验多项式中，在任意个(h-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。对于X2(D)、…、Xn-1(D)、P(D)也是同样的。即使在该情况下，满足上述的条件，仍是获得高纠错能力上的重要条件。但是，不需要与削减的项有关的条件。
另外，即使在X1(D)、X2(D)、…、Xn-1(D)、P(D)中的任一个项数为4以上的情况下，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为4以上的方法，有以下的方法。在时变周期h时，存在h个满足0的奇偶校验多项式，但在全部h个满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。或者，也可以在全部h个满足0的奇偶校验多项式中，不将X1(D)的项数设为4以上，而在h个满足0的奇偶校验多项式中，在任意个(h-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。对于X2(D)、…、Xn-1(D)、P(D)也是同样的。此时，对于增加的项不适用上述说明过的条件。
如上所述，在本实施方式中，说明了基于时变周期比3大的奇偶校验多项式的LDPC-CC，特别是说明了基于时变周期为比3大的质数的奇偶校验多项式的LDPC-CC的代码构成方法。如本实施方式的说明，形成奇偶校验多项式，通过基于该奇偶校验多项式进行LDPC-CC的编码，可获得更高纠错能力。
(第2实施方式)
在本实施方式中，详细说明基于实施方式1中所述的奇偶校验多项式的LDPC-CC的编码方法及编码器的结构。
作为一个例子，首先考虑编码率1/2、时变周期3的LDPC-CC。以下给出时变周期3的奇偶校验多项式。
(D2+D1+1)X1(D)++(D3+D1+1)P(D)＝0…(42-0)
(D3+D1+1)X1(D)+(D2+D1+1)P(D)＝0…(42-1)
(D3+D2+1)X1(D)+(D3+D2+1)P(D)＝0…(42-2)
此时，P(D)分别如下式求出。
P(D)＝(D2+D1+1)X1(D)+(D3+D1)P(D)…(43-0)
P(D)＝(D3+D1+1)X1(D)+(D2+D1)P(D)…(43-1)
P(D)＝(D3+D2+1)X1(D)+(D3+D2)P(D)…(43-2)
而后，将式(43-0)～(43-2)分别如下地表示。
其中，表示“异或”。
此时，图15A表示相当于式(44-0)的电路，图15B表示相当于式(44-1)的电路，图15C表示相当于式(44-2)的电路。
另外，在时刻i＝3k时，通过式(43-0)，即，相当于式(44-0)的图15A所示的电路，求时刻i的奇偶校验比特。在时刻i＝3k+1时，通过式(43-1)，即，相当于式(44-1)的图15B所示的电路，求出时刻i的奇偶校验比特。在时刻i＝3k+2时，通过式(43-2)，即，相当于式(44-2)的图15C所示的电路，求出时刻i的奇偶校验比特。因此，编码器可采用与图9同样的结构。
在时变周期为3以外，且编码率为(n-1)/n时，也可以与上述同样地可进行编码。例如，由于时变周期q、编码率(n-1)/n的LDPC-CC的第g(g＝0、1、…、q-1)奇偶校验多项式是以式(36)表示，因此如下表示P(D)。其中，q不限于质数。
另外，若将式(45)与式(44-0)～(44-2)同样地表示，则可如下表示。
其中，表示“异或”。
这里，Xr[i](r＝1，2，…，n-1)表示时刻i的信息比特，P[i]表示时刻i的奇偶校验比特。
因此，在时刻i，在i％q＝k时，在式(45)、式(46)中，使用在式(45)、式(46)的g中代入k的式，可求出时刻i的奇偶校验比特。
然而，因为本发明中的LDPC-CC是卷积码的一种，所以为了确保在信息比特的解码时的置信度，需要终止(termination)或截尾(tail-biting)。在本实施方式中，考虑进行终止的情况(称为“信息零终止(information-zero-termination)”或简称为“零终止(Zero-termination)”)。
图16是用于说明编码率(n-1)/n的LDPC-CC中的“信息零终止”的图。将在时刻i(i＝0、1、2、3、…、s)的信息比特X1、X2、…、Xn-1及奇偶校验比特P设为X1，i、X2，i、…、Xn-1，i及奇偶校验比特Pi。另外，如图16所示，Xn-1，s是要发送的信息的最后比特。
如果编码器的编码只进行到时刻s为止，编码侧的发送装置向解码侧的接收装置进行传输只到Ps为止的情况下，在解码器中信息比特的接收质量会大幅度地劣化为了解决该问题，是将最后信息比特Xn-1，s以后的信息比特(称为“虚拟的信息比特”)假设为“0”来进行编码，而生成奇偶校验比特(1603)。
具体而言，如图16所示，编码器将X1，k、X2，k、…、Xn-1，k(k＝t1、t2、…、tm)设为“0”进行编码，而获得Pt1、Pt2、…、Ptm。另外，编码侧的发送装置在将时刻s的X1，s、X2，s、…、Xn-1，s、Ps发送后，发送Pt1、Pt2、…、Ptm。解码器利用知道在时刻s以后虚拟的信息比特是“0”进行解码。
在以“信息零终止”为例的终止中，例如在图9的LDPC-CC编码器100中，将寄存器的初始状态设为“0”进行编码。作为另外的解释，在从时刻i＝0开始进行编码时，例如在式(46)中z比0小时，将X1[z]、X2[z]、…、Xn-1[z]、P[z]设为“0”进行编码。
在将式(36)的子矩阵(矢量)设为Hg时，第g子矩阵可如下式表示。
这里，n个连续的“1”相当于式(36)的各式中的X1(D)、X2(D)、…Xn-1(D)及P(D)的项。
因此，在使用了终止时，式(36)表示的编码率(n-1)/n的时变周期q的LDPC-CC的校验矩阵如图17所示。图17具有与图5同样的结构。另外，在后述的第3实施方式中，说明截尾的校验矩阵的详细结构。
如图17所示，在奇偶校验矩阵H中，成为下述结构，即在第i行和第i+1行之间子矩阵向右移位了n列(参照图17)。但是，比第1列左方的元素(第17图的例中是H’1)并未反映于校验矩阵(参照图5及图17)。另外，若将发送矢量u设为u＝(X1，0、X2，0、…、Xn-1，0、P0、X1，1、X2，1、…、Xn-1，1、P1、…、X1，k、X2，k、…、Xn-1，k、Pk、…)T，则Hu＝0成立。
如上所述，编码器通过输入时刻i的信息比特Xr[i](r＝1，2，…，n-1)，使用式(46)，如上述那样生成时刻i的奇偶校验比特P[i]，并输出奇偶校验比特[i]，从而可以进行实施方式1中所述的LDPC-CC的编码。
(实施方式3)
在本实施方式中，详细说明基于在实施方式1所述的奇偶校验多项式的LDPC-CC中，进行记载于非专利文献10、11中的简单的截尾时，用于获得更高纠错能力的代码构成方法。
在实施方式1中，说明了以式(36)表示时变周期q(q是比3大的质数)、编码率(n-1)/n的LDPC-CC的第g(g＝0、1、…、q-1)奇偶校验多项式的情况。式(36)在X1(D)、X2(D)、…、Xn-1(D)及P(D)中，项数是3，在实施方式1中，详细叙述在该情况下用于获得高纠错能力的代码构成方法(限制条件)。另外，在实施方式1中，已指出即使在X1(D)、X2(D)、…、Xn-1(D)、P(D)的任一个项数为1、2时，也具有可获得高纠错能力的可能性。
这里，由于若将P(D)的项设为1，则成为前馈的卷积码(LDPC-CC)，所以基于非专利文献10、11，可简单地进行截尾。在本实施方式中，详细说明此方面。
在时变周期q、编码率(n-1)/n的LDPC-CC的第g(g＝0、1、…、q-1)的奇偶校验多项式(36)中，在P(D)的项为1时，第g奇偶校验多项式表示为如下的式(48)。
另外，在本实施方式中，时变周期q不限于3以上的质数。但是，遵守实施方式1所述的限制条件。但是，在P(D)中，不包括与削减的项有关的条件。
从式(48)，如下表示P(D)。
另外，若将式(49)与式(44-0)～(44-2)同样地表示，则可如下表示。
其中，表示“异或”。
因此，在时刻i，在i％q＝k时，在式(49)、式(50)中，使用在式(49)、式(50)的g中代入k的式，可求出时刻i的奇偶校验比特。但是，在后面叙述进行截尾时的动作的细节。
接着，详细说明对式(49)定义的时变周期q、编码率(n-1)/n的LDPC-CC进行截尾时的校验矩阵的结构及块大小(block size)。
在非专利文献12中，记载有在时变LDPC-CC中进行截尾时的奇偶校验矩阵的一般式。式(51)是进行记载在非专利文献12中的截尾时的奇偶校验矩阵。
在式(51)中，H是奇偶校验矩阵，HT是syndrome former。另外，HT i(t)(i＝0，1，…，Ms)是c×(c-b)的子矩阵，Ms是存储器大小(memory size)。
但是，在非专利文献12中，并未表示奇偶校验矩阵的具体代码，另外也未记载用于获得高纠错能力的代码构成方法(限制条件)。
以下，详细说明用于即使对式(49)定义的时变周期q、编码率(n-1)/n的LDPC-CC进行截尾时，也获得更高纠错能力的代码构成方法(限制条件)。
为了在式(49)定义的时变周期q、编码率(n-1)/n的LDPC-CC中获得更高纠错能力，在解码时所需的奇偶校验矩阵H中，以下的条件是重要的。
<条件#16>
·奇偶校验矩阵的行数是q的倍数。
·因此，奇偶校验矩阵的列数是n×q的倍数。也就是说，解码时所需的(例如)对数似然比是n×q的倍数的比特部分。
但是，在上述<条件#16>中，所需的时变周期q、编码率(n-1)/n的LDPC-CC的奇偶校验多项式并不限于式(48)，也可以是式(36)、式(38)等的奇偶校验多项式。另外，在式(38)中，X1(D)、X2(D)、……Xn-1(D)及P(D)中，各项数是3，但并不限于此。另外，时变周期q也可以是2以上的任何值。
这里，讨论<条件#16>。
将在时刻i的信息比特X1、X2、…、Xn-1、及奇偶校验比特P表示为X1，i、X2，i、…、Xn-1，i、Pi。于是，为了满足<条件#16>，设为i＝1、2、3、…、q、…、q×(N-1)+1、q×(N-1)+2、q×(N-1)+3、…、q×N进行截尾。
另外，此时，发送序列u为u＝(X1，1、X2，1、…、Xn-1，1、P0、X1，2、X2，2、…、Xn-1，2、P2、…、X1，k、X2，k、…、Xn-1，k、Pk、…、X1，q×N、X2，q×N、…、Xn-1，q×N、Pq×N)T，且Hu＝0成立。使用图18A及图18B，说明此时的奇偶校验矩阵的结构。
在将式(48)的子矩阵(矢量)设为Hg时，第g子矩阵可如下式表示。
这里，n个连续的“1”相当于式(48)的各式中的X1(D)、X2(D)、…Xn-1(D)及P(D)的项。
图18A表示在对应于上述定义的发送序列u的奇偶校验矩阵中的、时刻q×N-1(1803)、时刻q×N(1804)附近的奇偶校验矩阵。如图18A所示，在奇偶校验矩阵H中，成为下述结构，即在第i行和第i+1行的间子矩阵向右移位了n列(参照图18A)。
在图18A中，行1801表示奇偶校验矩阵的q×N行(最后的行)。在满足<条件#16>时，行1801相当于第q-1奇偶校验多项式。另外，行1802表示奇偶校验矩阵的q×N-1行。在满足<条件#16>时，行1802相当于第q-2奇偶校验多项式。
另外，列群1804表示相当于时刻q×N的列群。另外，在列群1804中，发送序列按照X1，q×N、X2，q×N、…、Xn-1，q×N、Pq×N的顺序排列。列群1803表示相当于时刻q×N-1的列群。另外，在列群1803中，发送序列按照X1，q×N-1、X2，q×N-1、…、Xn-1，q×N-1、Pq×N-1的顺序排列。
其次，替换发送序列的顺序，设为u＝(…、X1，q×N-1、X2，q×N-1、…、Xn-1，q×N-1、Pq×N-1、X1，q×N、X2，q×N、…、Xn-1，q×N、Pq×N、X1，0、X2，1、…、Xn-1，1、P1、X1，2、X2，2、…、Xn-1，2、P2、…)T。图18B表示对应于发送序列u的奇偶校验矩阵中的、时刻q×N-1(1803)、时刻q×N(1804)、时刻1(1807)、时刻2(1808)附近的奇偶校验矩阵。
如图18B所示，在奇偶校验矩阵H中，成为下述结构，即在第i行和第i+1行子矩阵向右移位了n列。另外，如图18A所示，在表示时刻q×N-1(1803)、时刻q×N(1804)附近的奇偶校验矩阵时，列1805为相当于第q×N×n列的列，列1806为目当于第1列的列。
列群1803表示相当于时刻q×N-1的列群，列群1803按照X1，q×N-1、X2，q×N-1、…、Xn-1q×N-1、Pq×N-1的顺序排列。列群1804表示相当于时刻q×N的列群，列群1804按照X1，q×N、X2，q×N、…、Xn-1，q×N、Pq×N的顺序排列。列群1807表示相当于时刻1的列群，列群1807按照X1，1、X2，1、…、Xn-1，1、P1的顺序排列。列群1808表示相当于时刻2的列群，列群1808按照X1，2、X2，2、…、Xn-1，2、P2的顺序排列。
如图18A所示，在表示时刻q×N-1(1803)、时刻q×N(1804)附近的奇偶校验矩阵时，行1811为相当于第q×N行的行，行1812为相当于第1行的行。
此时，图18B所示的奇偶校验矩阵的一部分，即，列边界1813之左且行边界1814之下的部分，成为进行截尾时的特征部分。另外，可知该特征部分的结构为与式(51)同样的结构。
在奇偶校验矩阵满足<条件#16>的情况下，将奇偶校验矩阵如图18A所示地表示时，奇偶校验矩阵从相当于第0满足0的奇偶校验多项式的行开始，在相当于第q-1满足0的奇偶校验多项式的行结束。这一点在获得更高纠错能力上是重要的。
在实施方式1中说明了的时变LDPC-CC是在唐纳图中长度短的循环(cycleoflength)的数少的代码。另外，在实施方式1中，表示用于生成唐纳图中长度短的循环数量少的代码的条件。这里，在进行截尾时，为了使唐纳图中长度短的循环的数变少，奇偶校验矩阵的行数为q的倍数(<条件#16>)是重要的。此时，在奇偶校验矩阵的行数为q的倍数的情况下，使用所有时变周期q的奇偶校验多项式。因此，如实施方式1中的说明，通过将奇偶校验多项式设为唐纳图中长度短的循环的数变少的代码，在进行截尾时，也可以使唐纳图中长度短的循环的数变少。如此，在进行截尾时，也为了使在唐纳图中长度短的循环的数变少，<条件#16>成为重要的必要条件。
但是，在通信系统中进行截尾时，为了对于通信系统中要求的块长度(或信息长度)满足<条件#16>，有时需要采取措施。举例说明这一点。
图19是通信系统的简图。图19的通信系统具有编码侧的发送装置1910及解码侧的接收装置1920。
编码器1911将信息作为输入进行编码，并生成发送序列而输出。另外，调制单元1912将发送序列作为输入，进行映射、正交调制、变频及放大等规定的处理，并输出发送信号。发送信号经由通信媒体(无线、电力线、光等)而送达接收装置1920的接收单元1921。
接收单元1921将接收信号作为输入，进行放大、变频、正交解调、信道估计及解映射等的处理，并输出基带信号及信道估计信号。
对数似然比生成单元1922将基带信号及信道估计信号作为输入，生成比特单位的对数似然比，并输出对数似然比信号。
解码器1923将对数似然比信号作为输入，这里特别进行使用了BP解码的重复解码，并输出估计发送序列或(及)估计信息序列。
例如，考虑编码率1/2、时变周期11的LDPC-CC。此时，将以进行截尾为前提而设定的信息长度设为16384。将其信息比特设为X1，1、X1，2、X1，3、…、X1，16384。另外，若不进行任何操作而求奇偶校验比特时，则求P1、P2、P3、…、P16384。
但是，即使对于发送序列u＝(X1，1、P1、X1，2、P2、…X1，16384、P16384)生成奇偶校验矩阵，也不满足<条件#16>。因此，作为发送序列，追加X1，16385、X1，16386、X1，16387、X1，16388、X1，16389，编码器1911求P16385、P16386、P16387、P16388、P16389即可。
此时，在编码器1911中，例如设定为X1，16385＝0、X1，16386＝0、X1，16387＝0、X1，16388＝0、X1，16389＝0，进行编码，并求P16385、P16386、P16387、P16388、P16389。但是，在编码器1911与解码器1923中，共享设定为X1，16385＝0、X1，16386＝0、X1，16387＝0、X1，16388＝0、X1，16389＝0的约定时，无须发送X1，16385、X1，16386、X1，16387、X1，16388、X1，16389。
因此，编码器1911将信息序列X＝(X1，1、X1，2、X1，3、…、X1，16384、X1，16385、X1，16386、X1，16387、X1，16388、X1，16389)＝(X1，1、X1，2、X1，3、…、X1，16384、0、0、0、0、0)作为输入，而获得序列(X1，1、P1、X1，2、P2、…X1，16384、P16384、X1，16385、P16385、X1，16386、P16386、X1，16387、P16387、X1，16388、P16388、X1，16389、P16389)＝(X1，1、P1、X1，2、P2、…X1，16384、P16384、0、P16385、0、P16386、0、P16387、0、P16388、0、P16389)。
另外，发送装置1910削减在编码器1911和解码器1923之间已知的“0”，作为发送序列而发送(X1，1、P1、X1，2、P2、……X1，16384、P16384、P16385、P16386、P16387、P16388、P16389)。
在接收装置1920中，获得每个发送序列的例如对数似然比LLR(X1，1)、LLR(P1)、LLR(X1，2)、LLR(P2)、…LLR(X1，16384)、LLR(P16384)、LLR(P16385)、LLR(P16386)、LLR(P16387)、LLR(P16388)、LLR(P16389)。
另外，接收装置1920生成未从发送装置1910发送的“0”的值的X1，16385、X1，16386、X1，16387、X1，16388、X1，16389的对数似然比LLR(X1，16385)＝LLR(0)、LLR(X1，16386)＝LLR(0)、LLR(X1，16387)＝LLR(0)、LLR(X1，16388)＝LLR(0)、LLR(X1，16389)＝LLR(0)。由于接收装置1920获得LLR(X1，1)、LLR(P1)、LLR(X1，2)、LLR(P2)、…LLR(X1，16384)、LLR(P16384)、LLR(X1，16385)＝LLR(0)、LLR(P16385)、LLR(X1，16386)＝LLR(0)、LLR(P16386)、LLR(X1，16387)＝LLR(0)、LLR(P16387)、LLR(X1，16388)＝LLR(0)、LLR(P16388)、LLR(X1，16389)＝LLR(0)、LLR(P16389)，因此，通过使用这些对数似然比及编码率1/2、时变周期11的LDPC-CC的16389×32778的奇偶校验矩阵进行解码，从而获得估计发送序列或(及)估计信息序列。作为解码方法，可以利用如非专利文献4、非专利文献5、非专利文献6所示的BP(Belief Propagation)(置信传播)解码、近似于BP解码的min-sum(最小和)解码、offset BP解码、Normalized BP解码、shuffled BP解码等置信传播。
由该例可知，在编码率(n-1)/n、时变周期q的LDPC-CC中进行截尾时，在接收装置1920中，使用满足<条件#16>的奇偶校验矩阵进行解码。因此，解码器1923保有(行)×(列)＝(q×M)×(q×n×M)的奇偶校验矩阵作为奇偶校验矩阵(M是自然数)。
在与此对应的编码器1911中，编码所需的信息比特数为q×(n-1)×M。通过这些信息比特求出q×M比特的奇偶校验比特。
此时，在输入编码器1911的信息比特数比q×(n-1)×M比特少时，在编码器1911中，插入在发送接收装置(编码器1911及解码器1923)之间已知的比特(例如“0”(也可以是“1”))以使信息比特数为q×(n-1)×M比特。另外，编码器1911求出q×M比特的奇偶校验比特。此时，发送装置1910发送去除了插入的已知比特的信息比特及求得的奇偶校验比特。另外，也可以发送已知的比特，并总是发送q×(n-1)×M比特的信息比特及q×M比特的奇偶校验比特，但在该情况下，导致与发送已知比特相对应的传输速率降低。
接着，说明在通过式(48)的奇偶校验多项式定义的编码率(n-1)/n、时变周期q的LDPC-CC中进行截尾时的编码方法。通过式(48)的奇偶校验多项式定义的编码率(n-1)/n、时变周期q的LDPC-CC是一种前馈的卷积码。因此，可以进行非专利文献10、非专利文献11中记载的截尾。因此，以下说明进行非专利文献10、非专利文献11中记载的截尾时的编码方法的步骤概要。
步骤如下。
<步骤1>
例如，在编码器1911采用与图9同样的结构时，将各寄存器(省略标号)的初始值设为“0”。也就是说，在式(50)中，在时刻i(i＝1、2、…)、(i-1)％q＝k时，设为g＝k，而求时刻i的奇偶校验比特。另外，在式(50)的X1[z]、X2[z]、…、Xn-1[z]、P[z]中，z比1小时，将它们设为“0”进行编码。另外，编码器1911进行编码直至求得最后的奇偶校验比特为止。另外，保持此时的编码器1911的各寄存器的状态。
<步骤2>
在步骤1中，基于编码器1911中保持的各寄存器的状态(因此，在式(50)的X1[z]、X2[z]、…、Xn-1[z]、P[z]中，在z比1小时，使用在<步骤1>中获得的值。)，再次从时刻i＝1开始进行编码，求奇偶校验比特。
此时获得的奇偶校验比特及信息比特成为进行截尾时的编码序列。
另外，在本实施方式中，以式(48)所定义的时变周期q、编码率(n-1)/n的LDPC-CC为例进行了说明。式(48)为X1(D)、X2(D)、…、Xn-1(D)中项数是3。但是，项数不限于3，在式(48)中，即使X1(D)、X2(D)、…、Xn-1(D)中的任一个项数为1、2时，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为1或2的方法，有以下的方法。在时变周期q时，存在q个满足0的奇偶校验多项式，在全部q个满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。或者，也可在全部q个满足0的奇偶校验多项式中，不将X1(D)的项数设为1或2，而在q个满足0的奇偶校验多项式中，在任意个(q-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。对于X2(D)、…、Xn-1(D)也是同样的。即使在该情况下，满足实施方式1所述的条件，是获得高纠错能力上的重要条件。但是，不需要与削减的项有关的条件。
另外，即使在X1(D)、X2(D)、…、Xn-1(D)中的任一个项数为4以上的情况下，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为4以上的方法，有以下的方法。在时变周期q时，存在q个满足0的奇偶校验多项式，在全部q个满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。或者，也可以在全部q个满足0的奇偶校验多项式中，不将X1(D)的项数设为4以上，而在q个满足0的奇偶校验多项式中，在任意个(q-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。对于X2(D)、…、Xn-1(D)也是同样的。此时，对于增加的项不适用上述说明了的条件。
另外，即使对于将时变周期q、编码率(n-1)/n的LDPC-CC的第g(g＝0、1、…、q-1)奇偶校验多项式表示为如下的式(53)的代码，也可以实施本实施方式中的截尾。
其中，遵守实施方式1所述的限制条件。但是，在P(D)中，不包括与削减的项有关的条件。
从式(53)，如下表示P(D)。
另外，若将式(54)与式(44-0)～(44-2)同样地表示，则可如下表示。
其中，表示“异”或。
另外，即使在式(53)的X1(D)、X2(D)、…、Xn-1(D)中的任一个项数为1、2时，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为1或2的方法，有以下的方法。在时变周期q时，存在q个满足0的奇偶校验多项式，在全部q个满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。或者，也可在全部q个满足0的奇偶校验多项式中，不将X1(D)的项数设为1或2，而在q个满足0的奇偶校验多项式中，在任意个(q-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为1或2。对于X2(D)、…、Xn-1(D)也是同样的。即使在该情况下，满足实施方式1所述的条件，是获得高纠错能力上的重要条件。但是，不需要与削减的项有关的条件。
另外，即使在X1(D)、X2(D)、…、Xn-1(D)中的任一个项数为4以上的情况下，也具有可获得高纠错能力的可能性。例如，作为将X1(D)的项数设为4以上的方法，有以下的方法。在时变周期q时，存在q个满足0的奇偶校验多项式，在全部q个满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。或者，也可以在全部q个满足0的奇偶校验多项式中，不将X1(D)的项数设为4以上，而在q个满足0的奇偶校验多项式中，在任意个(q-1个以下)满足0的奇偶校验多项式中，将X1(D)的项数设为4以上。对于X2(D)、…、Xn-1(D)也是同样的。此时，对于增加的项不适用上述说明了的条件。另外，即使在式(53)所定义的LDPC-CC中，通过使用上述的步骤，也可以获得进行截尾时的编码序列。
如上所述，即使通过编码器1911及解码器1923在实施方式1所述的LDPC-CC中使用行数为时变周期q的倍数的奇偶校验矩阵，进行简单的截尾时，也可以获得高纠错能力。
(实施方式4)
在本实施方式中，再次说明基于奇偶校验多项式的、编码率R＝(n-1)/n的时变LDPC-CC。将X1，X2，…，Xn-1的信息比特及奇偶校验比特P在时刻j的比特，分别表示为X1，j，X2，j，…，Xn-1，j及Pj。另外，将在时刻j的矢量uj表示为uj＝(X1，j，X2，j，…，Xn-1，j，Pj)。另外，将编码序列表示为u＝(u0，u1，…，uj，…)T。将D设为延迟运算符时，信息比特X1，X2，…，Xn-1的多项式表示为X1(D)，X2(D)，…，Xn-1(D)，奇偶校验比特P的多项式表达式为P(D)。此时，考虑以式(56)表示的满足0的奇偶校验多项式。
在式(56)中，ap，q(p＝1，2，…，n-1；q＝1，2，…，rp)及bs(s＝1，2，…，ε)为自然数。另外，对于y，z＝1，2，…，rp、y≠z的(y，z)满足ap，y≠ap，z。另外，对y，z＝1，2，…，ε、y≠z的(y，z)满足by≠bz。这里，是全称量词(universal quantifier)。
为了生成编码率R＝(n-1)/n、时变周期m的LDPC-CC，准备基于式(56)的奇偶校验多项式。此时，将第i(i＝0，1，…，m-1)奇偶校验多项式表示为如下的式(57)。
在式(57)中，将AXδ，i(D)(δ＝1，2，…，n-1)及Bi(D)的D的最大次数分别表示为ΓXδ，i及Γp，i。另外，将ΓXδ，i及Γp，i的最大值设为Γi。另外，将Γj(i＝0，1，…，m-1)的最大值设为Γ。若考虑编码序列u时，通过使用Γ，从而相当于第i奇偶校验多项式的矢量hi表示为如下的式(58)。
hi＝[hi，Γ，hi，Γ-1，…，hi，1，hi，0]…(58)
在式(58)中，hi，v(v＝0，1，…，Γ)是1×n的矢量，且表示为如下的式(59)。
hi，v＝[αi，v，X1，αi，v，X2，…，αi，v，Xn-1，βi，v]…(59)
这是因为，式(57)的奇偶校验多项式具有αi，v，XwDvXw(D)及βi，vDvP(D)(w＝1，2，…，n-1、而且αi，v，Xw，βi，v∈[0，1])。此时，由于式(57)的满足0的奇偶校验多项式具有D0X1(D)，D0X2(D)，…，D0Xn-1(D)及D0P(D)，因此满足式(60)。
在式(60)中，对于□k，满足∧(k)＝∧(k+m)。其中，∧(k)相当于在奇偶校验矩阵k的行中的hi。
通过使用式(58)、式(59)及式(60)，基于编码率R＝(n-1)/n、时变周期m的奇偶校验多项式的LDPC-CC的校验矩阵表示为如下的式(61)。
(实施方式5)
在本实施方式中，说明将实施方式1所述的时变LDPC-CC适用于纠删方式的情况。其中，LDPC-CC的时变周期也可以为时变周期2、3、4。
例如，图20表示利用了LDPC码的纠删编码的通信系统的示意图。在图20中，在编码侧的通信装置中，对发送的信息分组1～4进行LDPC编码而生成奇偶分组a，b。高层处理单元将信息分组中附加了奇偶分组的编码分组输出到低层(图20的例子中是物理层(PHY：Physical Layer))，低层的物理层处理单元将编码分组变换成可以通过通信路径发送的形式，并输出到通信路径。图20是通信路径为无线通信路径的情况下的例子。
在解码侧的通信装置中，由低层的物理层处理单元进行接收处理。此时，假设在低层发生比特差错。由于该比特差错，有在高层无法将包含相应的比特的分组正确解码而发生分组丢失(loss)的情况。在图20的例中，表示信息分组3丢失的情况。高层处理单元通过对接收到的分组列进行LDPC解码处理，而对丢失了的信息分组3进行解码。作为LDPC解码，使用了利用置信传播(BP：BeliefPropagation)进行解码的和积(Sum-product)解码或者高斯消去法(Gaussian elimination)等。
图21是上述通信系统的整体结构图。在图21中，通信系统具有编码侧的通信装置2110、通信路径2120及解码侧的通信装置2130。
编码侧的通信装置2110具有纠删编码关联处理单元2112、纠错编码单元2113及发送装置2114。
解码侧的通信装置2130具有接收装置2131、纠错解码单元2132及纠删解码关联处理单元2133。
通信路径2120表示从编码侧的通信装置2110的发送装置2114发送的信号，被解码侧的通信装置2130的接收装置2131接收为止而通过的路径。作为通信路径2120，可以使用以太网(Ethemet)(注册商标)、电力线、金属电缆、光纤、无线、光(可见光、红外线等)或是它们的组合。
纠错编码单元2113为了校正因通信路径2120发生的差错，除了纠删码以外，还导入物理层(实体Layer)中的纠错码。因此，在纠错解码单元2132中，进行在物理层的纠错码的解码。因此，进行纠删码/解码的层与进行纠错码的层(即，物理层)是不同的层(Layer)，在物理层的纠错解码中，进行软判定解码，在纠删的解码中，进行将丢失比特复原的作业。
图22是表示纠删编码关联处理单元2112的内部结构的图。使用图22，说明纠删编码关联处理单元2112中的纠删编码方法。
分组生成单元2211输入信息2241，生成信息分组2243，并将信息分组2243输出到重新排列单元2215。以下，作为一个例子，说明信息分组2243由信息分组#1～#n构成的情况。
重新排列单元2215将信息分组2243(此处是信息分组#1～#n)作为输入，将信息的顺序重新排列，而输出重新排列后的信息2245。
纠删编码器(奇偶分组生成单元)2216将重新排列后的信息2245作为输入，并对信息2245例如进行LDPC-CC(low-density parity-check convolutional code，低密度奇偶校验卷积码)的编码而生成奇偶校验比特。纠删编码器(奇偶分组生成单元)2216仅提取所生成的奇偶(parity)部分，并从提取出的奇偶部分(将奇偶进行存储，进行重新排列)生成奇偶分组2247并输出。此时，对信息分组#1～#n生成奇偶分组#1～#m时，奇偶分组2247由奇偶分组#1～#m构成。
差错检测码附加单元2217输入信息分组2243(信息分组#1～#n)及奇偶分组2247(奇偶分组#1～#m)。差错检测码附加单元2217对信息分组2243(信息分组#1～#n)及奇偶分组2247(奇偶分组#1～#m)附加差错检测码例如附加CRC。差错检测码附加单元2217输出附加CRC后的信息分组及奇偶分组2249。因此，附加CRC后的信息分组及奇偶分组2249，由附加CRC后的信息分组#1～#n及附加CRC后的奇偶分组#1～#m构成。
另外，图23是表示纠删编码关联处理单元2112的另外的内部结构的图。图23所示的纠删编码关联处理单元2312进行与图22所示的纠删编码关联处理单元2112不同的纠删编码方法。纠删编码单元2314不区分信息分组和奇偶分组，将信息比特及奇偶校验比特视为数据而构成分组#1～#n+m。但是，在构成分组时，纠删编码单元2314将信息及奇偶暂时存储在内部的存储器(省略图示)中，其后进行重新排列，而构成分组。另外，差错检测码附加单元2317对这些分组附加差错检测码，例如附加CRC，而输出附加CRC后的分组#1～#n+m。
图24是表示纠删解码关联处理单元2433的内部结构的图。使用图24，说明纠删解码关联处理单元2433中的纠删解码方法。
差错检测单元2435输入物理层中的纠错码的解码后的分组2451，例如通过CRC进行差错检测。此时，物理层中的纠错码的解码后的分组2451由解码后的信息分组#1～#n及解码后的奇偶分组#1～#m构成。差错检测结果，例如，如图24所示，解码后的信息分组及解码后的奇偶分组中存在损失分组时，差错检测单元2435对未发生分组损失的信息分组及奇偶分组附加分组号，作为分组2453输出。
纠删解码器2436将分组2453(未发生分组损失的信息分组(带分组号)及奇偶分组(带分组号))作为输入。纠删解码器2436对分组2453(进行重新排列的后)进行纠删码解码，将信息分组2455(信息分组#1～#n)解码。另外，在通过图23所示的纠删编码关联处理单元2312进行编码的情况下，在纠删解码器2436中输入未区分信息分组和奇偶分组的分组，进行纠删解码。
然而，在考虑了兼顾传输效率的提高和纠删能力的提高时，期望根据通信品质，可以变更纠删码中的编码率。图25表示根据通信质量，可以变更纠删码的编码率的纠删编码器2560的结构例。
第1纠删编码器2561是编码率1/2的纠删码的编码器。另外，第2纠删编码器2562是编码率2/3的纠删码的编码器。另外，第3纠删编码器2563是编码率3/4的纠删码的编码器。
第1纠删编码器2561将信息2571及控制信号2572作为输入，控制信号2572指定编码率1/2时进行编码，并将纠删编码后的数据2573输出到选择单元2564。同样地，第2纠删编码器2562将信息2571及控制信号2572作为输入，控制信号2572指定编码率2/3时进行编码，并将纠删编码后的数据2574输出到选择单元2564。同样地，第3纠删编码器2563将信息2571及控制信号2572作为输入，控制信号2572指定编码率3/4时进行编码，并将纠删编码后的数据2575输出到选择单元2564。
选择单元2564将纠删编码后的数据2573、2574、2575及控制信号2572作为输入，并输出与控制信号2572所指定的编码率对应的纠删编码后的数据2576。
这样，通过根据通信状况变更纠删码的编码率，而设定为适当的编码率，从而实现兼顾通信对象的接收质量的提高和数据(信息)的传输速率的提高。
此时，对于编码器，要求兼顾以低电路规模实现多种编码率，以及获得高的纠删能力。以下，详细说明实现该兼顾的编码方法(编码器)及解码方法。
在以下说明的编码、解码方法中，使用在实施方式1～实施方式3中说明的LDPC-CC作为用于纠删的代码。此时，着眼于纠删能力时，例如，在使用比编码率3/4大的LDPC-CC的情况下，可以获得高纠删能力。另一方面，在使用比编码率2/3小的LDPC-CC的情况下，存在难以获得高纠删能力的问题。以下，说明克服该问题，并且能够以低电路规模实现多种编码率的编码方法。
图26是通信系统的整体结构图。在图26中，通信系统包括编码侧的通信装置2600、通信路径2607及解码侧的通信装置2608。
通信路径2607表示从编码侧的通信装置2600的发送装置2605发送的信号，被解码侧的通信装置2608的接收装置2609接收为止所通过的路径。
接收装置2613输入接收信号2612，并获得从通信装置2608反馈的信息(反馈信息)2615及接收数据2614。
纠删编码关联处理单元2603输入信息2601、控制信号2602及从通信装置2608反馈的信息2615。纠删编码关联处理单元2603基于控制信号2602或来自通信装置2608的反馈信息2615，决定纠删码的编码率，进行编码，而输出纠删编码后的分组。
纠错编码单元2604输入纠删编码后的分组、控制信号2602及来自通信装置2608的反馈信息2615。纠错编码单元2604基于控制信号2602或来自通信装置2608的反馈信息2615，决定物理层的纠错码的编码率，进行物理层中的纠错编码，输出编码后的数据。
发送装置2605将编码后的数据作为输入，例如进行正交调制、变频、放大等处理，并输出发送信号。但是，在发送信号中，除了数据以外，还包含用于传输控制信息的码元(symbol)、已知码元等码元。另外，在发送信号中，包含所设定的物理层的纠错码的编码率及纠删码的编码率的信息的控制信息。
接收装置2609将接收信号作为输入，进行放大、变频、正交解调等的处理，输出接收对数似然比，并且从发送信号中包含的已知码元，对传播环境、接收电场强度等的通信路径的环境进行估计，并输出估计信号。另外，接收装置2609通过对接收信号中包含的用于控制信息的码元进行解调，获得发送装置2605所设定的物理层的纠错码的编码率及纠删码的编码率的信息，并作为控制信号输出。
纠错解码单元2610输入接收对数似然比及控制信号，使用控制信号中包含的物理层的纠错码的编码率，进行物理层中的适当的纠错解码。另外，纠错解码单元2610输出解码后的数据，并且输出可否在物理层中进行纠错的信息(可否纠错信息(例如ACK/NACK))。
纠删解码关联处理单元2611将解码后的数据、控制信号作为输入，使用控制信号中包含的纠删码的编码率进行纠删解码。另外，纠删解码关联处理单元2611输出纠删解码后的数据，并且输出可否在纠删中进行纠错的信息(可否纠删信息(例如ACK/NAC))。
发送装置2617将对传播环境、接收电场强度等的通信路径的环境进行了估计的估计信息(RSSI：Received Signal Strength Indicator(接收信号强度指示符)或CSI：Channel State Information(通道状态信息))、基于物理层中的可否纠错信息、及纠删中的可否纠删信息的反馈信息与发送数据作为输入。发送装置2617进行编码、映射、正交调制、变频、放大等的处理，并输出发送信号2618。发送信号2618传输到通信装置2600。
使用图27，说明纠删编码关联处理单元2603中的纠删码的编码率的变更方法。另外，在图27中，对与图22同样进行动作的单元附加同一标号。在图27中，与图22不同之处在于，控制信号2602及反馈信息2615输入到分组生成单元2211及纠删编码器(奇偶分组生成单元)2216。另外，纠删编码关联处理单元2603基于控制信号2602及反馈信息2615，变更分组大小(packet size)或纠删码的编码率。
另外，图28是表示纠删编码关联处理单元2603的另外的内部结构的图。图28所示的纠删编码关联处理单元2603，使用与图27所示的纠删编码关联处理单元2603不同的方法，变更纠删码的编码率。另外，在图28中，对与图23同样进行动作的单元附加同一标号。在图28中，与图23不同之处在于，控制信号2602及反馈信息2615被输入到纠删编码器2316及差错检测码附加单元2317。另外，纠删编码关联处理单元2603基于控制信号2602及反馈信息2615，变更分组大小(packet size)或纠删码的编码率。
图29表示一例本实施方式的编码单元的结构。图29的编码器2900是可以对应多种编码率的LDPC-CC编码单元。另外，以下说明图29表示的编码器2900支持编码率4/5及编码率16/25的情况。
重新排列单元2902将信息X作为输入，并存储信息比特X。另外，重新排列单元2902存储4比特的信息比特X时，重新排列信息比特X，并将信息比特X1、X2、X3、X4并行(parallel)地输出到4系统。但是，该结构只是一例。另外，在后面叙述重新排列单元2902的动作。
LDPC-CC编码器2907支持编码率4/5。LDPC-CC编码器2907将信息比特X1、X2、X3、X4及控制信号2916作为输入。LDPC-CC编码器2907例如进行实施方式1至实施方式3所示的LDPC-CC编码，并输出奇偶校验比特(P1)2908。另外，在控制信号2916表示编码率4/5时，信息X1、X2、X3、X4及奇偶校验比特(P1)成为编码器2900的输出。
重新排列单元2909将信息比特X1、X2、X3、X4、奇偶校验比特P1及控制信号2916作为输入。另外，在控制信号2916表示编码率4/5时，重新排列单元2909不动作。另一方面，在控制信号2916表示编码率16/25时，重新排列单元2909存储信息比特X1、X2、X3、X4及奇偶校验比特P1。另外，重新排列单元2909重新排列存储的信息比特X1、X2、X3、X4及奇偶校验比特P1，而输出重新排列后的数据#1(2910)、重新排列后的数据#2(2911)、重新排列后的数据#3(2912)、重新排列后的数据#4(2913)。另外，在后面叙述重新排列单元2909中的重新排列方法。
LDPC-CC编码器2914与LDPC-CC编码器2907同样，支持编码率4/5。LDPC-CC编码器2914将重新排列后的数据#1(2910)、重新排列后的数据#2(2911)、重新排列后的数据#3(2912)、重新排列后的数据#4(2913)及控制信号2916作为输入。另外，在控制信号2916表示编码率16/25时，LDPC-CC编码器2914进行编码，并输出奇偶校验比特(P2)2915。另外，在控制信号2916表示编码率4/5时，重新排列后的数据#1(2910)、重新排列后的数据#2(2911)、重新排列后的数据#3(2912)、重新排列后的数据#4(2913)及奇偶校验比特(P2)(2915)成为编码器2900的输出。
图30是用于说明编码器2900的编码方法的概略的图。在重新排列单元2902中，输入信息比特X(1)至信息比特X(4N)，重新排列单元2902重新排列信息比特X。另外，重新排列单元2902并行地输出重新排列后的4个信息比特。因此，最初输出[X1(1)，X2(1)，X3(1)，X4(1)]，其后输出[X1(2)，X2(2)，X3(2)，X4(2)]。另外，重新排列单元2902最后输出[X1(N)，X2(N)，X3(N)，X4(N)]。
编码率4/5的LDPC-CC编码器2907对于[X1(1)，X2(1)，X3(1)，X4(1)]进行编码，并输出奇偶校验比特P1(1)。以下，同样地，LDPC-CC编码器2907进行编码，生成并输出奇偶校验比特P1(2)、P1(3)、...、P1(N)。
重新排列单元2909将[X1(1)，X2(1)，X3(1)，X4(1)，P1(1)]、[X1(2)，X2(2)，X3(2)，X4(2)，P1(2)]、...、[X1(N)，X2(N)，X3(N)，X4(N)，P1(N)]作为输入。重新排列单元2909除了信息比特以外，也包含奇偶校验比特并进行重新排列。
例如，在图30所示的例子中，重新排列单元2909输出重新排列后的[X1(50)，X2(31)，X3(7)，P1(40)]、[X2(39)，X4(67)，P1(4)，X1(20)]、...、[P2(65)，X4(21)，P1(16)，X2(87)]。
另外，编码率4/5的LDPC-CC编码器2914，例如图30的边框3000所示，对[X1(50)，X2(31)，X3(7)，P1(40)]进行编码，而生成奇偶校验比特P2(1)。以下同样地，LDPC-CC编码器2914生成奇偶校验比特P2(1)、P2(2)、...、P2(M)并输出。
另外，在控制信号2916表示编码率4/5时，编码器2900使用[X1(1)，X2(1)，X3(1)，X4(1)，P1(1)]、[X1(2)，X2(2)，X3(2)，X4(2)，P1(2)]、...、[X1(N)，X2(N)，X3(N)，X4(N)，P1(N)]而生成分组。
另外，在控制信号2916表示编码率16/25时，编码器2900使用[X1(50)，X2(31)，X3(7)，P1(40)，P2(1)]、[X2(39)，X4(67)，P1(4)，X1(20)，P2(2)]、...、[P2(65)，X4(21)，P1(16)，X2(87)，P2(M)]而生成分组。
如上所述，在本实施方式中，编码器2900采用例如连接编码率4/5的编码率高的LDPC-CC编码器2907、2914，且在各LDPC-CC编码器2907、2914之前配置重新排列单元2902、2909的结构。另外，编码器2900根据指定的编码率变更输出的数据。因此，可以获得能够以低电路规模对应多种编码率，且能够以各编码率获得高纠删能力的效果。
在图29中，说明编码器2900中连接2个编码率4/5的LDPC-CC编码器2907、2914的结构，但并不限于此。例如，如图31所示，也可以采用在编码器2900中连接不同的编码率的LDPC-CC编码器3102、2914的结构。另外，在图31中，对与图29同样进行动作的单元附加同一标号。
重新排列单元3101将信息比特X作为输入，并存储信息比特X。另外，重新排列单元3101在存储5比特的信息比特X时，重新排列信息比特X，并将信息比特X1，X2，X3，X4，X5并行地输出到5系统。
LDPC-CC编码器3103支持编码率5/6。LDPC-CC编码器3103将信息比特X1，X2，X3，X4，X5及控制信号2916作为输入，对于信息比特X1，X2，X3，X4，X5进行编码，并输出奇偶校验比特(P1)2908。另外，在控制信号2916表示编码率5/6时，信息比特X1，X2，X3，X4，X5及奇偶校验比特(P1)2908成为编码器2900的输出。
重新排列单元3104将信息比特X1，X2，X3，X4，X5、奇偶校验比特(P1)2908、及控制信号2916作为输入。在控制信号2916表示编码率2/3时，重新排列单元3104存储信息比特X1，X2，X3，X4，X5及奇偶校验比特(P1)2908。另外，重新排列单元3104重新排列所存储的信息比特X1，X2，X3，X4，X5及奇偶校验比特(P1)2908，并将重新排列后的数据并行地输出到4系统。此时，在4系统中包含信息比特X1，X2，X3，X4，X5及奇偶校验比特(P1)。
LDPC-CC编码器2914支持编码率4/5。LDPC-CC编码器2914输入4系统的数据及控制信号2916。LDPC-CC编码器2914在控制信号2916表示编码率2/3时，对4系统的数据进行编码，并输出奇偶校验比特(P2)。因此，LDPC-CC编码器2914使用信息比特X1，X2，X3，X4，X5及奇偶校验比特P1进行编码。
另外，在编码器2900中，也可以将编码率设定为任一个编码率。另外，在连接了编码率相同的编码器时，可以为相同代码的编码器，也可以为不同代码的编码器。
另外，在图29及图31中，表示对应两个编码率时的编码器2900的结构例，但也可以对应3个以上的编码率。图32表示一例可以对应3个以上编码率的编码器3200的结构。
重新排列单元3202将信息比特X作为输入，并存储信息比特X。另外，重新排列单元3202重新排列存储后的信息比特X，将重新排列后的信息比特X作为后级的LDPC-CC编码器3204的编码对象的第1数据3203而输出。
LDPC-CC编码器3204支持编码率(n-1)/n。LDPC-CC编码器3204将第1数据3203及控制信号2916作为输入，并对于第1数据3203及控制信号2916进行编码，而输出奇偶校验比特(P1)3205。另外，在控制信号2916表示编码率(n-1)/n时，第1数据3203及奇偶校验比特(P1)3205成为编码器3200的输出。
重新排列单元3206将第1数据3203、奇偶校验比特(P1)3205、及控制信号2916作为输入。在控制信号2916表示编码率{(n-1)(m-1)}/(nm)以下时，重新排列单元3206存储第1数据3203及奇偶校验比特(P1)3205。另外，重新排列单元3206重新排列存储后的第1数据3203及奇偶校验比特(P1)3205，并将重新排列后的第1数据3203及奇偶校验比特(P1)3205作为后级的LDPC-CC编码器3208的编码对象的第2数据3207而输出。
LDPC-CC编码器3208支持编码率(m-1)/m。LDPC-CC编码器3208将第2数据3207及控制信号2916作为输入。另外，在控制信号2916表示编码率{(n-1)(m-1)}/(nm)以下时，LDPC-CC编码器3208对于第2数据3207进行编码，并输出奇偶校验比特(P2)3209。另外，在控制信号2916表示编码率{(n-1)(m-1)}/(nm)时，第2数据3207及奇偶校验比特(P2)3209成为编码器3200的输出。
重新排列单元3210将第2数据3207、奇偶校验比特(P2)3209、及控制信号2916作为输入。在控制信号2916表示编码率{(n-1)(m-1)(s-1)}/(nms)以下时，重新排列单元3210存储第2数据3209及奇偶校验比特(P2)3207。另外，重新排列单元3210重新排列存储后的第2数据3209及奇偶校验比特(P2)3207，并将重新排列后的第2数据3209及奇偶校验比特(P2)3207作为后级的LDPC-CC编码器3212的编码对象的第3数据3211而输出。
LDPC-CC编码器3212支持编码率(s-1)/s。LDPC-CC编码器3212将第3数据3211及控制信号2916作为输入。另外，在控制信号2916表示编码率{(n-1)(m-1)(s-1)}/(nms)以下时，LDPC-CC编码器3212对第3数据3211进行编码，并输出奇偶校验比特(P3)3213。另外，在控制信号2916表示编码率{(n-1)(m-1)(s-1)}/(nms)时，第3数据3211及奇偶校验比特(P3)3213成为编码器3200的输出。
另外，通过进一步多级连接LDPC-CC编码器，可以实现更多的编码率。由此，可以获得能够以低电路规模实现多种编码率，并且能够以各编码率获得高纠删能力的效果。
另外，在图29、图31及图32中，不限于必须对信息比特X进行重新排列(初级的重新排列)。另外，以将重新排列后的信息比特X并行地输出的结构来表示重新排列单元，但并不限于此，也可以采用串行输出。
图33表示一例与图32的编码器3200对应的解码器3310的结构。
将在时刻i的发送序列ui设为ui＝(X1，i、X2，i、...、Xn-1，i、P1，i、P2，i、P3，i...)时，发送序列u表示为u＝(u0，u1，…，ui，…)T。
在图34中，矩阵3300表示解码器3310使用的奇偶校验矩阵H。另外，矩阵3301表示与LDPC-CC编码器3204对应的子矩阵，矩阵3302表示与LDPC-CC编码器3208对应的子矩阵，矩阵3303表示与LDPC-CC编码器3212对应的子矩阵。以下同样地，在奇偶校验矩阵H中子矩阵连续。在解码器3310中，保有编码率最低的奇偶校验矩阵。
在图33所示的解码器3310中，BP解码器3313是基于支持的编码率中编码率最低的奇偶校验矩阵的BP解码器。BP解码器3313将丢失数据3311及控制信号3312作为输入。这里，所谓丢失数据3311由“0”“1”已经决定的比特和“0”“1”未决定(丢失)的比特构成。BP解码器3313通过基于控制信号3312指定的编码率进行BP解码而进行纠删，并输出纠删后的数据3314。
以下，说明解码器3310的动作。
例如，在编码率(n-1)/n时，在丢失数据3311中不存在相当于P2、P3、...的数据。但是，在该情况下，可通过将相当于P2、P3、...的数据设为“0”，BP解码器3313进行解码动作，从而进行纠删。
同样，在编码率{(n-1)(m-1))}/(nm)时，在丢失数据3311中不存在相当于P3、...的数据。但是，在该情况下，可通过将相当于P3、...的数据设为“0”，BP解码器3313进行解码动作，从而进行纠删。在其他的编码率的情况下，BP解码器3313也同样地进行动作即可。
如上所述，解码器3310保有支持的编码率中编码率最低的奇偶校验矩阵，使用该奇偶校验矩阵对应多种编码率中的BP解码。由此，可以获得能够以低电路规模对应多种编码率，且能够以各编码率获得高纠删能力的效果。
以下，说明使用LDPC-CC实际进行纠删编码时的例子。因为LDPC-CC是卷积码的一种，所以为了获得高纠删能力，需要终止或截尾。
以下，作为一例，研究了使用在第2实施方式叙述的零终止(Zero-termination)的情况。特别叙述终止序列的插入方法。
信息比特数设为16384比特，构成1分组的比特数设为512比特。这里，考虑使用编码率4/5的LDPC-CC进行编码的情况。此时，若不进行终止，而对信息比特进行编码率4/5的编码，则由于信息比特数是16384比特，所以奇偶校验比特数为4096(16384/4)比特。因此，在以512比特构成1分组时(但是，在512比特中不含差错检测码等的信息以外的比特。)，生成40分组。
但是，这样，若不进行终止而进行编码，则纠删能力显著降低。为了解决该问题，需要插入终止序列。
因此，以下，提出考虑了构成分组的比特数的终止序列插入方法。
具体而言，在提出的方法中，以信息比特(不包含终止序列)数、奇偶校验比特数、及终止序列的比特数的和为构成分组的比特数的整数倍的方式插入终止序列。但是，在构成分组的比特中不包含差错检测码等的控制信息，构成分组的比特数表示与纠删编码有关的数据的比特数。
因此，在上述的例子中，附加512×h比特(h比特是自然数)的终止序列。这样，由于可以获得插入终止序列的效果，因此可以获得高纠删能力，并且高效率地构成分组。
根据上述说明，使用编码率(n-1)/n的LDPC-CC，在信息比特数为(n-1)×c比特时，获得c比特的奇偶校验比特。另外，考虑零终止的比特数d与构成1分组的比特数z之间的关系。但是，在构成分组的比特数z中不包含差错检测码等的控制信息，构成分组的比特数z表示与纠删编码有关的数据的比特数。
此时，在以式(62)成立的方式规定零终止的比特数d时，可以获得插入终止序列的效果，可以获得高纠删能力，并且可以高效率地构成分组。
(n-1)×C+C+D
＝nC+D＝Az...(62)
其中，A是整数。
但是，在(n-1)×c比特的信息比特中也可以包含进行填充的虚拟数据(不是原本的信息比特，而是为了容易地进行编码加入到信息比特中的已知比特(例如“0”))。另外，在后面叙述填充。
在进行纠删编码时，如从图22可知，存在重新排列单元(2215)。重新排列单元一般使用RAM而构成。因此，在重新排列单元2215中难以实现可以对应对于所有信息比特的大小(信息大小)进行重新排列的硬件。因此，使重新排列单元可以对应对数种信息大小进行重新排列，对于抑制硬件规模的增大是重要的。
若进行上述的纠删编码，则可以简单地对应进行和不进行纠删编码的情况双方。图35表示这些情况下的分组结构。
在不进行纠删编码的情况下，仅发送信息分组。
考虑在进行纠删编码的情况下，例如采用以下任一种方法发送分组的情况。
<1>区分信息分组和奇偶分组，而生成并发送分组。
<2>不区分信息分组和奇偶分组，而生成并发送分组。
此时，期望为了抑制硬件的电路规模增大，无论进行或不进行纠删编码的情况，都使构成分组的比特数z相同。
因此，若将纠删编码时使用的信息比特数设为I，则需要式(63)成立。但是，根据信息比特数，需要进行填充。
I＝α×z...(63)
其中，α为整数。另外，z是构成分组的比特数，在构成分组的比特中不包含差错检测码等的控制信息，构成分组的比特数z表示与纠删编码有关的数据的比特数。
在上述的情况下，进行纠删编码所需的信息的比特数为α×z比特。但是，实际上，并不一定能聚齐用于纠删编码的α×z比特的信息，有时仅聚齐比α×z比特少的比特数的信息。此时，采用以使比特数为α×z比特的方式插入虚拟数据的方法。因此，在纠删编码用的信息的比特数比α×z比特少时，以使比特数为α×z比特的方式插入已知的数据(例如“0”)。另外，对这样生成的α×z比特的信息进行纠删编码。
另外，通过进行纠删编码而获得奇偶校验比特。另外，为了获得高纠删能力而进行零终止。此时，若将通过纠删编码而获得的奇偶的比特数设为C，将零终止的比特数设为D，则在式(64)成立时，可以高效率地构成分组。
C+D＝βz...(64)
其中，β为整数。另外，z是构成分组的比特数，在构成分组的比特中不包含差错检测码等的控制信息，构成分组的比特数z表示与纠删编码有关的数据的比特数。
这里，构成分组的比特数z多以字节(byte)单位构成。因此，在LDPC-CC的编码率为(n-1)/n的情况下，在式(65)成立时，在纠删编码时，可以避免总是需要填充比特的状况。
(n-1)＝2k...(65)
其中，k为0以上的整数。
因此，若在构成实现多种编码率的纠删编码器时，将支持的编码率设为R＝(n0-1)/n0、(n1-1)/n1、(n2-1)/n2、...、(ni-1)/ni、...、(nv-1)/nv(i＝0、1、2、...、v-1、v；v是1以上的整数)，则在式(66)成立时，在纠删编码时，可以避免总是需要填充比特的状况。
(ni-1)＝2k...(66)
其中，k为0以上的整数。
对于相当于该条件的条件，例如考虑了图32的纠删编码器的编码率的情况下，在式(67-1)～(67-3)成立时，在纠删编码时，可以避免总是需要填充比特的状况。
(n-1)＝2k1...(67-1)
(n-1)(m-1)＝2k2...(67-2)
(n-1)(m-1)(s-1)＝2k3...(67-3)
其中，k1、k2、k3为0以上的整数。
在上述说明中，说明了LDPC-CC的情况，但即使是非专利文献1、非专利文献2、非专利文献3、非专利文献7中所示的QC-LDPC码、随机的LDPC码等的LDPC码(LDPC块码)也可以同样考虑。例如，考虑使用LDPC块码作为纠删码，支持多种编码率R＝b0/a0、b1/a1、b2/a2、...、bi/ai、...、bv-1/av-1、bv/av(i＝0、1、2、...、v-1、v；v是1以上的整数；ai是1以上的整数，bi是1以上的整数ai bi)的纠删编码器。此时，若式(68)成立，则在纠删编码时，可以避免总是需要填充比特的状况。
bi＝2ki...(68)
其中，ki为0以上的整数。
另外，考虑对于信息比特数、奇偶校验比特数及构成分组的比特数的关系，将LDPC块码用于纠删码的情况。此时，若将用于纠删编码时的信息比特数设为I，则式(69)成立即可。但是，根据信息比特数，需要进行填充。
I＝α×z...(69)
其中，α为整数。另外，作为构成分组的比特数，在构成分组的比特中不包含差错检测码等的控制信息，构成分组的比特数z表示与纠删编码有关的数据的比特数。
在上述的情况下，进行纠删编码所需的信息的比特数为α×z比特。但是，实际上，并一定能聚齐用于纠删编码的α×z比特的信息，有时仅聚齐比α×z比特少的比特数的信息。此时，采用以使比特数为α×z比特的方式插入虚拟数据的方法。因此，在用于纠删编码的信息的比特数比α×z比特少时，以使比特数为α×z比特的方式插入已知的数据(例如“0”)。另外，对这样生成的α×z比特的信息进行纠删编码。
另外，通过进行纠删编码，获得奇偶校验比特。此时，若将通过纠删编码而获得的奇偶的比特数设为C时，则在式(70)成立时，可以高效率地构成分组。
C＝βz...(70)
其中，β为整数。
另外，在进行截尾的情况下，由于块长度固定，因此可以与将LDPC块码适用于纠删码时同样地处理。
(实施方式6)
在本实施方式中，说明与在第1实施方式叙述的“时变周期比3大且基于奇偶校验多项式的LDPC-CC”的重要事项。
1：LDPC-CC
LDPC-CC与LDPC-BC同样是通过低密度的奇偶校验矩阵定义的代码，且能够以无限长的时变奇偶校验矩阵定义，但实际上可以考虑以周期性时变的奇偶校验矩阵。
将奇偶校验矩阵设为H，并将校验子模型(syndrome former)设为HT时，编码率R＝d/c(d＜c)的LDPC-CC的HT可以表示为如下的式(71)。
在式(71)中，HT i(t)(i＝0，1，...，ms)是c×(c-d)周期子矩阵，将周期设为Ts时，对于HT i(t)＝HT i(t+Ts)成立。另外，Ms为存储器大小。
通过式(71)定义的LDPC-CC是时变卷积码，且将该码称为时变LDPC-CC。解码为使用奇偶校验矩阵H进行BP解码。在设为编码序列矢量u时，以下的关系式成立。
Hu＝0...(72)
另外，通过使用式(72)的关系式进行BP解码，而获得信息序列。
2：基于奇偶校验多项式的LDPC-CC
考虑编码率R＝1/2，生成矩阵G＝[1 G1(D)/G0(D)]的系统卷积码。此时，G1表示前馈多项式，G0表示反馈多项式。
在将信息序列的多项式表达式设为X(D)，奇偶序列的多项式表达式设为P(D)时，满足0的奇偶校验多项式如下表示。
G1(D)X(D)+G0(D)P(D)＝0...(73)
这里，提供满足式(73)的式(74)。
在式(74)中，ap，bq是1以上的整数(p＝1，2，...，r；q＝1，2，...，s)，且在X(D)及P(D)中存在D0的项。以基于式(74)的满足0的奇偶校验多项式的奇偶校验矩阵定义的代码为非时变LDPC-CC。
准备m个基于式(74)的、不同的奇偶校验多项式(m为2以上的整数)。将该满足0的奇偶校验多项式如下表示。
Ai(D)X(D)+Bi(D)P(D)＝0...(75)
此时，i＝0，1，...，m-1。
另外，将在时刻j的数据及奇偶以Xj，Pj表示，而设为uj＝(Xj，Pj)。于是，式(76)的满足0的奇偶校验多项式成立。
Ak(D)X(D)+Bk(D)P(D)＝0(k＝j mod m)...(76)
于是，可以从式(76)求时刻j的奇偶Pj。以基于式(76)的满足0的奇偶校验多项式所生成的奇偶校验矩阵而定义的代码为时变周期m的LDPC-CC(TV-m-LDPC-CC：Time-varying LDPC-CC with a time period of m)。
此时，以式(74)定义的非时变LDPC-CC及以式(76)定义的TV-m-LDPC-CC，在P(D)中存在D0的项，且bj是1以上的整数。因而，具有能够以寄存器及“异或”逐次简单地求奇偶的特征。
解码单元在非时变LDPC-CC时从式(74)生成奇偶校验矩阵H，在TV-m-LDPC-CC时从式(76)生成奇偶校验矩阵H。另外，解码单元对于编码序列u＝(u0，u1，...，uj，...)T，使用式(72)进行BP解码，获得信息序列。
接着，考虑编码率(n-1)/n的非时变LDPC-CC及TV-m-LDPC-CC。将在时刻j的信息序列X1，X2，…，Xn-1及奇偶P表示为X2，j，…，Xn-1，j及Pj，而设为uj＝(X1，j，X2，j，…，Xn-1，j，Pj)。另外，将信息序列X1，X2，…，Xn-1的多项式表达式设为X1(D)，X2(D)，…，Xn-1(D)时，满足0的奇偶校验多项式如下表示。
在式(77)中，ap，i为1以上的整数(p＝1，2，...，n-1；i＝1，2，...，rp)、满足ap，y≠ap，z的且满足b≠bz的(z＝1，2，...，ε、y≠z)。
准备m个基于式(77)的、不同的奇偶校验多项式(m为2以上的整数)。将该满足0的奇偶校验多项式如下表示。
此时，j＝0，1，...，m-1。
于是，对于在时刻j的信息X1，X2，…，Xn-1及奇偶P的X1，j，X2，j，…，Xn-1，j及Pj，式(79)成立。
此时，基于式(77)及式(79)的代码为编码率(n-1)/n的非时变LDPC-CC及TV-m-LDPC-CC。
3：正则TV-m-LDPC-CC
首先，说明本研究中处理的正则TV-m-LDPC-CC。
已知在约束长度大致相等时，TV3-LDPC-CC可以获得比时变周期2的LDPC-CC(TV2-LDPC-CC)更好的纠错能力。另外，已知通过将TV3-LDPC-CC设为正则(regular)LDPC码，可以获得良好的纠错能力。因此，在本研究中，试生成时变周期m(m＞3)的正则LDPC-CC。
如下提供编码率(n-1)/n的TV-m-LDPC-CC的第#q满足0的奇偶校验多项式(q＝0，1，...，m-1)。
在式(80)中，a#q，p，i为0以上的整数(p＝1，2，...，n-1；i＝1，2，...，rp)、满足a#q，p，y≠a#q，p，z的且满足b#q，y≠b#q，z的
于是，具有以下的性质。
性质1：
在奇偶校验多项式#α的Da#α，p，iXp(D)的项和奇偶校验多项式#β的Da#β，p，jXp(D)的项(α，β＝0，1，…，m-1；p＝1，2，…，n-1；i，j＝1，2，…，rp)中，而且在奇偶校验多项式#α的Db#α， iP(D)的项和奇偶校验多项式#β的Db#β，jP(D)的项(α，β＝0，1，…，m-1(β α)；i，j＝1，2，…，rp)中具有以下的关系。
<1>β＝α时：
在{a#α，p，i mod m＝a#β，p，j mod m}∩{i≠j}成立时，如图36所示，存在相当于奇偶校验多项式#α的校验节点及相当于奇偶校验多项式#β的校验节点双方、以及形成边缘的变量节点$1。
在{b#α，i mod m＝b#β，j mod m}∩{i≠j}成立时，如图36所示，存在相当于奇偶校验多项式#α的校验节点及相当于奇偶校验多项式#β的校验节点双方、以及形成边缘的变量节点$1。
<2>β≠α时：
设为β-α＝L。
1)在a#α，p，i mod m＜a#β，p，j mod m时
在(a#β，p，j mod m)-(a#α，p，i mod m)＝L时，如图36所示，存在相当于奇偶校验多项式#α的校验节点及相当于奇偶校验多项式#β的校验节点双方、以及形成边缘的变量节点$1。
2)在a#α，p，i mod m＞a#β，p，j mod m时
在(a#β，p，j mod m)-(a#α，p，i mod m)＝L+m时，如图36所示，存在相当于奇偶校验多项式#α的校验节点及相当于奇偶校验多项式#β的校验节点双方、以及形成边缘的变量节点$1。
3)在b#α，i mod m＜b#β，j mod m时
在(b#β，j mod m)-(b#α，i mod m)＝L时，如图36所示，存在相当于奇偶校验多项式#α的校验节点及相当于奇偶校验多项式#β的校验节点双方、以及形成边缘的变量节点$1。
4)在b#α，i mod m＞b#β，j mod m时
在(b#β，j mod m)-(b#α，i mod m)＝L+m时，如图36所示，存在相当于奇偶校验多项式#α的校验节点及相当于奇偶校验多项式#β的校验节点双方、以及形成边缘的变量节点$1。
另外，对于TV-m-LDPC-CC的循环长度6(CL6：cycle length of 6)，定理1成立。
定理1：在TV-m-LDPC-CC的满足0的奇偶校验多项式中，赋予以下的两个条件。
C#1.1：存在满足a#q，p，i mod m＝a#q，p，j mod m＝a#q，p，k mod m的p及q。其中，i≠j，i≠k，j≠k。
C#1.2：存在满足b#q，i mod m＝b#q，j mod m＝b#q，k mod m的q。其中，i≠j，i≠k，j≠k。
在满足C#1.1或C#1.2时，至少存在一个CL6。
证明：
若能够证明在p＝1，q＝0中，在a#0，1，i mod m＝a#0，1，j mod m＝a#0，1，k mod m时，至少存在一个CL6，则对于X2(D)，…，Xn-1(D)，P(D)，考虑将X1(D)替换为X2(D)，…，Xn-1(D)，P(D)，由此在q＝0时，若C#1，1，C#1.2成立，则可以证明至少存在一个CL6。
另外，若在q＝0时可以对上述进行证明，则基于同样地考虑，可以证明“在q＝1，…，m-1时，若C#1.1，C#1.2成立，则存在至少一个CL6”。
因此，在p＝1，q＝0时，若a#0，1，i mod m＝a#0，1，j mod m＝a#0，1，k mod m成立，则证明至少存在一个CL6。
对于式(80)的TV-m-LDPC-CC的满足0的奇偶校验多项式，设为q＝0时的X1(D)中存在两个以下的项的情况下，不满足C#1.1。
对于式(80)的TV-m-LDPC-CC的满足0的奇偶校验多项式，设为q＝0时的X1(D)中，存在三个项，且满足a#q，p，i mod m＝a#q，p，j mod m＝a#q，p，k mod m时，q＝0的满足0的奇偶校验多项式可以表示为如下的式(81)。
这里，即使为a#0，1，1＞a#0，1，2＞a#0，1，3，也不丧失一般性，γ，δ为自然数。此时，在式(81)中，着眼于q＝0时与X1(D)有关的项即(Da#0，1，3+mγ+mδ+Da#0，1，3+mδ+Da#0，1，3)X1(D)。此时，在奇偶校验矩阵H中，仅提取与X1(D)有关的部分而生成的子矩阵如37图所示。在图37中，h1，X1，h2，X1，…，hm-1，X1是分别在式(81)的满足0的奇偶校验多项式中仅提取q＝1，2，…，m-1时的与X1(D)有关的部分而生成的矢量。
此时，图37的关系成立是因为性质1的<1>成立。因此，无论γ，δ值如何，仅在只提取与式(81)的奇偶校验矩阵的X1(D)有关的部分而生成的子矩阵中，如图37所示，一定产生由以Δ表示的“1”形成的CL6。
在与X1(D)有关的项存在4个以上时，从4个以上的项中选择3个项，在所选择的3个项中，在为a#0，1，i mod m＝a#0，1，j mod m＝a#0，1，k mod m情况下，如图37所示形成CL6。
如上所述，在q＝0时，对于X1(D)，在为a#0，1，i mod m＝a#0，1，j mod m＝a#0，1，k mod m的情况下，CL6存在。
另外，对于X2(D)，…，Xn-1(D)，P(D)，也通过替换为X1(D)来考虑，从而在C#1.1或C#1.2成立时，至少产生1个CL6。
另外，通过同样地考虑，即使在q＝1，…，m-1时，也满足C#1.1或C#1.2时，至少存在1个CL6。
因此，在式(80)的满足0的奇偶校验多项式中，在C#1.1或C#1.2成立的情况下，至少产生1个CL6。
□(证明结束)
基于式(74)如以下提供以后处理的编码率(n-1)/n的TV-m-LDPC-CC的第#q个满足0的奇偶校验多项式(q＝0，…，m-1)。
这里，在式(82)中，X1(D)，X2(D)，…，Xn-1(D)，P(D)中分别存在3个项。
根据定理1，为了抑制CL6的产生，在式(82)的Xq(D)中需要满足{a#q，p，1 mod m≠a#q，p，2 mod m}∩{a#q，p，1 mod m≠a#q，p，3 mod m}∩{a#q，p，2 mod m≠a#q，p，3 mod m}。同样，式(82)的P(D)中需要满足{b#q，1 mod m≠b#q，2 mod m}∩{b#q，1 mod m≠b#q，3 mod m}∩{b#q，2mod m≠b#q，3 mod m}。另外，∩是积集合(Intersection)。
另外，根据性质1，作为成为正则LDPC码的条件的一例，考虑以下的条件。
C#2：对于(a#q，p，1 mod m，a#q，p，2 mod m，a#q，p，3 mod m)＝(Np，1，Np，2，Np，3)∩(b#q，1 mod m，b#q，2 mod m，b#q，3 mod m)＝(M1，M2，M3)成立。其中，满足{a#q，p，1 mod m≠a#q，p，2mod m}∩{a#q，p，1 mod m≠a#q，p，3 mod m}∩{a#q，p，2 mod m≠a#q，p，3 mod m}及{b#q，1 mod m≠b#q，2 mod m}∩{b#q，1 mod m≠b#q，3 mod m}∩{b#q，2 mod m≠b#q，3 mod m}。另外，的是全称量词(universal quantifier)，表示全部的q。
在以后的讨论中，处理满足C#2的条件的正则TV-m-LDPC-CC。
[正则TV-m-LDPC-CC码设计]
在非专利文献13中，表示了在二维输入对象输出通信路径中对均匀随机的正则LDPC码进行最大似然解码时的解码错误率，并表示了可以通过均匀随机的正则LDPC码达成哥拉格(Gallager)的置信度函数(参照非专利文献14)。但是，在进行BP解码时，能否通过均匀随机的正则LDPC码达成Gallager的置信度函数并不明确。
然而，LDPC-CC属于卷积码类。非专利文献15及非专利文献16表示卷积码的置信度函数，并表示其置信度取决于约束长度。由于LDPC-CC是卷积码，所以在奇偶校验矩阵中具有卷积码特有的构造，但若增大时变周期，则奇偶校验矩阵的存在“1”的位置接近均匀随机。但是，因为LDPC-CC是卷积码，所以奇偶校验矩阵具有卷积码特有的构造、以及存在“1”的位置取决于约束长度。
根据这些结果，在满足C#2的条件的正则TV-m-LDPC-CC中，关于码设计提供推论#1的推论。
推论#1：
在使用了BP解码时，在满足C#2的条件的正则TV-m-LDPC-CC中，若TV-m-LDPC-CC的时变周期m变大，则在奇偶校验矩阵中，对存在“1”的位置接近均匀随机，而获得纠错能力高的代码。
另外，以下讨论用于实现推论#1的方法。
[正则TV-m-LDPC-CC的性质]
叙述与本讨论处理的编码率(n-1)/n的满足C#2的条件的正则TV-m-LDPC-CC的第#q个满足0的奇偶校验多项式的式(82)有关的、描绘树时成立的性质。
性质2：
考虑在满足C#2的条件的正则TV-m-LDPC-CC中，在时变周期m是质数时，着眼于X1(D)，…，Xn-1(D)的任一项，C#3.1成立的情况。
C#3.1：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，对于在Xp(D)中a#q，p，i mod m≠a#q，p，j mod m成立(q＝0，…，m-1)。其中，i≠j。
考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与满足C#3.1的Da#q，p，iXp(D)，Da#q，p，jXp(D)对应的变量节点，描绘树的情况。
此时，根据性质1，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，对于存在相当于从#0至#m-1的全部奇偶校验多项式的校验节点。
同样地，考虑在满足C#2的条件的正则TV-m-LDPC-CC中，在时变周期m是质数时，着眼于P(D)的项，C#3.2成立的情况。
C#3.2：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，对于在P(D)中b#q，i mod m≠b#q，j mod m成立。其中，i≠j。
考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与满足C#3.2的Db#q，i P(D)，Db#q，j P(D)对应的变量节点，描绘树的情况。
此时，根据性质1，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，对于存在相当于从#0至#m-1的全部奇偶校验多项式的校验节点。
例：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，设为时变周期m＝7(质数)，对于(b#q，1，b#q，2)＝(2，0)成立。因此，满足C#3.2。
另外，在仅限于与Db#q，1P(D)，Db#q，2P(D)对应的变量节点而描绘树时，将相当于式(82)的满足0的第#0奇偶校验多项式的校验节点作为起点的树如图38表示。从图38可知，时变周期m＝7满足性质2。
性质3：
考虑在满足C#2的条件的正则TV-m-LDPC-CC中，在时变周期m不是质数时，着眼于X1(D)，…，Xn-1(D)的任一项，C#4.1成立的情况。
C#4.1：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，对于在Xp(D)中为a#q，p，i mod m a#q，p，j mod m时，|a#q，p，i mod m-a#q，p，j mod m|是m的1以外的约数。其中，i≠j。
考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与满足C#4.1的Da#q，p，iXp(D)，Da#q，p，jXp(D)对应的变量节点，描绘树的情况。此时，根据性质1，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，对于不存在相当于从#0至#m-1的全部奇偶校验多项式的校验节点。
同样，考虑在满足C#2的条件的正则TV-m-LDPC-CC中，在时变周期m不是质数时，着眼于P(D)的项，C#4.2成立的情况。
C#4.2：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，对于在P(D)中为b#q，i mod m b#q，i mod m时，|b#q，i mod m-b#q j mod m|是m的1以外的约数。其中，i≠j。
考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与满足C#4.2的Db#q，i P(D)，Db#q，j P(D)对应的变量节点，描绘树的情况。此时，根据性质1，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，对于不存在相当于从#0至#m-1的奇偶校验多项式的所有校验节点。
例：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，设为时变周期m＝6(非质数)，对于(b#q，1，b#q，2)＝(3，0)成立。因此，满足C#4.2。
另外，在仅限于与Db#q，1P(D)，Db#q，2P(D)对应的变量节点而描绘树时，将相当于式(82)的满足0的第#0奇偶校验多项式的校验节点作为起点的树如图39表示。从图39可知，时变周期m＝6满足性质3。
接着，叙述在满足C#2的条件的正则TV-m-LDPC-CC中，与时变周期m特别为偶数时有关的性质。
性质4：
考虑在满足C#2的条件的正则TV-m-LDPC-CC中，在时变周期m是偶数时，着眼于X1(D)，…，Xn-1(D)的任一项，C#5.1成立的情况。
C#5.1：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，对于在Xp(D)中为a#q，p，i mod m a#q，p，j mod m时，|a#q，p，i mod m-a#q，p，j mod m|是偶数。其中，i≠j。
考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与满足C#5.1的Da#q，p，iXp(D)，Da#q，p，jXp(D)对应的变量节点，描绘树的情况。此时，根据性质1，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，q为奇数时，仅存在相当于奇数项的奇偶校验多项式的校验节点。另外，q为偶数时，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，仅存在相当于偶数项的奇偶校验多项式的校验节点。
同样，考虑在满足C#2的条件的正则TV-m-LDPC-CC中，在时变周期m是偶数时，着眼于P(D)的项，C#5.2成立的情况。
C#5.2：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，对于在P(D)中为b#q，i mod m b#q，j mod m时，|b#q，i mod m-b#q，j mod m|是偶数。其中，i≠j。
考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与满足C#5.2的Db#q，iP(D)，Db#q，jP(D)对应的变量节点，描绘树的情况。此时，根据性质1，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，q为奇数时，仅存在相当于奇数项的奇偶校验多项式的校验节点。另外，q为偶数时，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，仅存在相当于偶数项的奇偶校验多项式的校验节点。
[正则TV-m-LDPC-CC的设计方法]
考虑在满足C#2的条件的正则TV-m-LDPC-CC中，用于提供高纠错能力的设计方针。这里，考虑C#6.1，C#6.2的情况。
C#6.1：考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与Da#q，p，iXp(D)，Da#q，p，jXp(D)对应的变量节点，描绘树的情况(其中，i≠j)。此时，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，对于□q不存在相当于从#0至#m-1的奇偶校验多项式的所有校验节点。
C#6.2：考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与Db#q，iP(D)，Db#q，jP(D)对应的变量节点，描绘树的情况(其中，i≠j)。此时，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，对于不存在相当于从#0至#m-1的奇偶校验多项式的所有校验节点。
在C#6.1，C#6.2的情况下，由于“对于不存在相当于从#0至#m-1的奇偶校验多项式的全部校验节点。”，所以无法获得推论#1中的增大时变周期时的效果。因此，考虑上述情况，为了赋予高纠错能力而提供以下的设计方针。
[设计方针]：在满足C#2的条件的正则TV-m-LDPC-CC中，着眼于X1(D)，…，Xn-1(D)的任一项，赋予C#7.1的条件。
C#7.1：考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与Da#q，p，iXp(D)，Da#q，p，jXp(D)对应的变量节点，描绘树的情况(其中，i≠j)。此时，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，对于在树中存在相当于从#0至#m-1的全部奇偶校验多项式的校验节点。
同样，在满足C#2的条件的正则TV-m-LDPC-CC中，着眼于P(D)的项，赋予C#7.2的条件。
C#7.2：考虑在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，仅限于与Db#q，iP(D)，Db#q，jP(D)对应的变量节点，描绘树的情况(其中，i≠j)。此时，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，对于在树中存在相当于从#0至#m-1的全部奇偶校验多项式的校验节点。
另外，在本设计方针中，C#7.1在成立，并且在成立，C#7.2在成立。
于是，满足推论#1。
接着，叙述关于设计方针的定理。
定理2：为了满足设计方针，需要满足a#q，p，i mod m≠a#q，p，j mod m和b#q，i mod m≠b#q，j mod m。其中，i≠j。
证明：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式的式(82)中，仅限于与Da#q，p，iXp(D)，Da#q，p，jXp(D)对应的变量节点而描绘树时，在满足定理2的情况下，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，存在相当于从#0至#m-1的全部奇偶校验多项式的校验节点。其对全部的p成立。
同样，在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式的式(82)中，仅限于与Db#q，iP(D)，Db#q，jP(D)对应的变量节点而描绘树时，在满足定理2的情况下，在将相当于式(82)的满足0的第#q奇偶校验多项式的校验节点作为起点的树中，存在相当于从#0至#m-1的全部奇偶校验多项式的校验节点。
因此，定理2被证明。
□(证明结束)
定理3：在满足C#2的条件的正则TV-m-LDPC-CC中，时变周期m为偶数时，不存在满足设计方针的代码。
证明：在满足C#2的条件的正则TV-m-LDPC-CC的满足0的奇偶校验多项式(82)中，设为p＝1，若可以证明不满足设计方针，则定理3被证明。因此，设为p＝1进行证明。
在满足C#2的条件的正则TV-m-LDPC-CC中，、(Np，1，Np，2，Np，3)＝(“o”，“o”，“o”)∪(“o”，“o”，“e”)∪(“o”，“e”，“e”)∪(“e”，“e”，“e”)可以表示所有的情况。其中，“o”表示奇数，“e”表示偶数。因此，在(Np，1，Np，2，Np，3)＝(“o”，“o”，“o”)∪(“o”，“o”，“e”)∪(“o”，“e”，“e”)∪(“e”，“e”，“e”)中，表示不满足C#7.1。另外，∪是和集合(union)。
在(Np，1，Np，2，Np，3)＝(“o”，“o”，“o”)时，在C#5.1中，以满足i，j＝1，2，3(i≠j)的方式，将(i，j)的组设为任何值时，也满足C#5.1。
在(Np，1，Np，2，Np，3)＝(“o”，“o”，“e”)时，在C#5.1中，若设为(i，j)＝(1，2)则满足C#5.1。
在(Np，1，Np，2，Np，3)＝(“o”，“e”，“e”)时，在C#5.1中，若设为(i，j)＝(2.3)则满足C#5.1。
在(Np，1，Np，2，Np，3)＝(“e”，“e”，“e”)时，在C#5.1中，以满足i，j＝1，2，3(i≠j)的方式，将(i，j)的组设为任何值时，也满足C#5.1。
因此，在(Np，1，Np，2，Np，3)＝(“o”，“o”，“o”)∪(“o”，“o”，“e”)∪(“o”，“e”，“e”)∪(“e”，“e”，“e”)时，必然存在满足C#5.1的组。因此，根据性质4，定理3被证明。
□(证明结束)
因此，为了满足设计方针，时变周期m须为奇数。另外，为了满足设计方针，根据性质2及性质3，下述条件有效。
·时变周期m是质数。
·时变周期m是奇数，且m的约数的数少。
特别是考虑“时变周期m是奇数，且m的约数的数少”的点时，作为获得纠错能力高的代码的可能性高的条件的例子，可以考虑以下例子。
(1)将时变周期设为α×β。
其中，α、β是1以外的奇数，且是质数。
(2)将时变周期设为αn。
其中，α是1以外的奇数，且是质数，n是2以上的整数。
(3)将时变周期设为α×β×γ。
其中，α、β、γ是1以外的奇数，且是质数。
但是，进行z mod m的运算(z是0以上的整数)时所取的值有m个，因此，若m变大，则进行z mod m的运算时所取的值的数增加。因此，若增大m，则容易满足上述的设计方针。但是，并非时变周期m为偶数时，无法获得具有高纠错能力的代码。
4：代码探索例与特性评估
代码探索例：
在表9中，表示基于之前所研究的时变周期2，3的奇偶校验多项式的LDPC-CC的例(表9的#1，#2)。另外，在表9中，表示满足所述的设计方针的时变周期11的正则TV11-LDPC-CC的例(表9的#3)。其中，探索代码时所设定的编码率为R＝2/3，最大约束长度Kmax为600。
(表9)
BER特性的评估：
图40是表示在AWGN(Additive White Gaussian Noise，加性高斯白噪声)环境中的编码率R＝2/3的TV2-LDPC-CC(表9的#1)、正则TV3-LDPC-CC(表9的#2)、正则TV 11-LDPC-CC(表9的#3)对Eb/No(energy per bit-to-noise spectral density ratio)的BER的关系(BER特性)的图。其中，在模拟(simulation)中，调制方式为BPSK(Binary Phase ShiftKeying，二相相移键控)，作为解码方法使用基于Normalized BP(1/v＝0.75)的BP解码，反复次数为I＝50。这里，v是正则化系数。
如图40所示可知，在Eb/No＝2.0以上时，正则TV11-LDPC-CC的BER特性表示比TV2-LDPC-CC、TV3-LDPC-CC的BER特性优异的特性。
从以上可以确认基于所述讨论的设计方针的时变周期大的TV-m-LDPC-CC，可以获得比TV2-LDPC-CC、TV3-LDPC-CC更优异的纠错能力，可以确认所述讨论的设计方针的有效性。
(实施方式7)
在本实施方式中，说明在将实施方式1所述的编码率(n-1)/n的时变周期h(h是4以上的整数)的LDPC-CC适用于纠删方式的情况下，在分组层的纠删编码处理单元中的重新排列方法。另外，因为本实施方式的纠删编码处理单元的结构与图22或图23等所示的纠删编码处理单元通用，所以引用图22或图23进行说明。
上述所示的图8表示一例使用实施方式1所述的编码率(n-1)/n的时变周期m的LDPC-CC时的奇偶校验矩阵。编码率(n-1)/n、时变周期h的第g(g＝0、1、……、h-1)奇偶校验多项式表示为如下的式(83)。
在式(83)中，设a#g，P，1、a#g，P，2为1以上的自然数且a#g，P，1≠a#g，P，2成立。而且，设b#g，1、b#g，2为1以上的自然数且b#g，1≠b#g，2成立(g＝0、1、2、…、h-2、h-1；P＝1、2、…、n-1)。
参照图8所示的奇偶校验矩阵时，与编码率(n-1)/n、时变周期h的第g(g＝0、1、……、h-1)奇偶校验多项式(83)对应的奇偶校验矩阵如第41图表示。此时，将在时刻k的信息X1、X2、…、Xn-1及奇偶校验P表示为X1，k、X2，k、…、Xn-1，k、Pk。
在第41图中，附加了标号5501的部分是奇偶校验矩阵的行的一部分，且是相当于式(83)的第0个满足0的奇偶校验多项式的矢量。同样，附加了标号5502的部分是奇偶校验矩阵的行的一部分，且是相当于式(83)的第1个满足0的奇偶校验多项式的矢量。
另外，附加了标号5503的“11111”相当于式(83)的第0个满足0的奇偶校验多项式的X1(D)、X2(D)、X3(D)、X4(D)、P(D)的项。另外，与时刻k的X1，k、`X2，k、…、Xn-1，k、Pk对照时，标号5510的“1”对应于X1，k、标号5511的“1”对应于X2，k、标号5512的“1”对应于X3，k、标号5513的“1”对应于X4，k、标号5514的“1”对应于Pk(参照式(60))。
同样，附加了标号5504的“11111”相当于式(83)的第1满足0的奇偶校验多项式的X1(D)、X2(D)、X3(D)、X4(D)、P(D)的项。另外，与时刻k+1的X1，k+1、X2，k+1、…、Xn-1，k+1、Pk+1对照时，标号5515的“1”对应于X1，k+1、标号5516的“1”对应于X2，k+1、标号5517的“1”对应于X3，k+1、标号5518的“1”对应于X4，k+1、标号5519的“1”对应于Pk+1(参照式(60))。
接着，使用图42，说明分别构成信息分组和奇偶分组时(参照图22)的信息分组的信息比特的重新排列方法。
图42是表示一例分别构成信息分组和奇偶分组时的重新排列图案的图。
图案(pattern)$1表示纠删能力低的图案例，图案$2表示纠删能力高的图案例。在图42中，#Z表示第Z分组的数据。
在图案$1中，在时刻k的X1，k、X2，k、X3，k、X4，k中，X1，k及X4，k为同一分组(分组#1)的数据。同样，在时刻k+1，X3，k+1及X4，k+1也为同一分组(分组#2)的数据。此时，例如，在丢失(loss)了分组#1时，难以通过BP解码中的行运算复原丢失比特(X1，k及X4，k)。同样，在丢失(loss)了分组#2时，难以通过BP解码中的行运算复原丢失比特(X3，k+1及X4，k+1)。根据以上的点，可以说图案$1是纠删能力低的图案例。
另一方面，在图案$2中，在全部的时刻k，在X1，k、X2，k、X3，k、X4，k中，X1，k、X2，k、X3，k、X4，k由不同分组号的数据构成。此时，通过BP解码中的行运算，由于可以复原丢失比特的可能性高，所以可以说图案$2是纠删能力高的图案例。
这样，在分别构成信息分组和奇偶分组时(参照图22)，重新排列单元2215将重新排列图案设为上述的图案$2即可。即，重新排列单元2215将信息分组2243(信息分组#1～#n)作为输入，在所有的时刻k，以X1，k、X2，k、X3，k、X4，k被分配不同分组号的数据的方式重新排列信息的顺序即可。
接着，使用图43，说明不区分信息分组和奇偶分组而构成时(参照图23)的信息分组的信息比特的重新排列方法。
图43是表示一例不区分信息分组和奇偶分组而构成时的重新排列图案的图。
在图案$1中，在时刻k的X1，k、X2，k、X3，k、X4，k、Pk中，X1，k及Pk为同一分组的数据。同样，在时刻k+1中，X3，k+1及X4，k+1也为同一分组的数据，在时刻k+2中，X2，k+2及Pk+2也为同一分组的数据。
此时，例如，在丢失了分组#1时，难以通过BP解码中的行运算复原丢失比特(X1，k及Pk)。同样，在丢失了分组#2时，无法通过BP解码中的行运算复原丢失比特(X3，k+1及X4，k+1)，另外，在丢失了分组#5时，难以通过BP解码中的行运算复原丢失比特(X2，k+2及Pk+2)。根据以上的点，可以说图案$1是纠删能力低的图案例。
另一方面，在图案$2中，在所有的时刻k，在X1，k、X2，k、X3，k、X4，k、Pk中，X1，k、X2，k、X3，k、X4，k、Pk由不同分组号的数据构成。此时，通过BP解码中的行运算，由于可以复原丢失比特的可能性高，所以可以说图案$2是纠删能力高的图案例。
这样，在不区分信息分组和奇偶分组而构成时(参照图23)，纠删编码单元2314将重新排列图案设为上述的图案$2即可。即，纠删编码单元2314在所有的时刻k，以将信息X1，k、X2，k、X3，k、X4，k及奇偶Pk分配给分组号不同的分组的方式，重新排列信息及奇偶即可。
如上所述，在本实施方式中，在将实施方式1所述的编码率(n-1)/n的时变周期h(h是4以上的整数)的LDPC-CC适用于纠删方式的情况下，作为在分组层的纠删编码单元中的重新排列方法，提出用于提高纠删能力的具体结构。但是，时变周期h并不限于4以上，即使在时变周期为2、3时，通过进行同样的重新排列，也可以提高纠删能力。
(实施方式8)
在本实施方式中，说明比物理层高层的编码方法(分组级(packet level)的编码方法)的细节。
图44表示一例比物理层高层中的编码方法。在图44中，将纠错码的编码率设为2/3，将1分组中除去控制信息、差错检测码等冗余的信息后的数据大小设为512比特。
在图44中，在进行比物理层高层中的编码(分组级的编码)的编码器中，对从信息分组#1至#8进行重新排列后进行编码，而求奇偶校验比特。另外，编码器将求出的奇偶校验比特合并为512比特，构成一个奇偶分组。这里，由于编码器支援的编码率是2/3，所以生成4个奇偶分组，即，生成奇偶分组#1至#4。因此，在其他实施方式中说明了的信息分组相当于图44的信息分组#1至#8，奇偶分组相当于图44的奇偶分组#1至#4。
另外，作为奇偶分组的大小的简单设定方法，有使奇偶分组的大小和信息分组的大小为同一大小的方法。但是，它们大小也可以不同。
图45表示一例与第44图不同的在比物理层高层中的编码方法。在图45中，信息分组#1至#512是原来的信息分组，将1分组中的除去控制信息、差错检测码等冗余的信息后的数据大小设为512比特。另外，编码器将信息分组#k(k＝1、2、...、511、512)分割为8个，而生成子信息分组#k-1、#k-2、...、#k-8。
另外，编码器对子信息分组#1-n、#2-n、#3-n、......、#511-n、#512-n(n＝1、2、3、4、5、6、7、8)进行编码，而形成奇偶群#n。另外，如图46所示，将奇偶群#n分割为m个，而构成(子)奇偶分组#n-1、#n-2、......、#n-m。
因此，在实施方式5中说明了的信息分组相当于图45的信息分组#1至#512，奇偶分组为图37的(子)奇偶分组#n-1、#n-2、...、#n-m(n＝1、2、3、4、5、6、7、8)。此时，信息分组的1分组为512比特，奇偶分组的1分组并不一定需要为512比特。即，信息分组的1分组和奇偶分组的1分组无需为同一大小。
另外，编码器也可以将通过分割信息分组所获得的子信息分组本身视为信息分组的1分组。
作为其他的方法，即使将第5实施方式中说明了的信息分组作为本实施方式中说明了的子信息分组#k-1、#k-2、...、#k-8(k＝1、2、...、511、512)来考虑，实施方式5也可以实施。特别是实施方式5中，叙述了终止序列的插入方法、分组的构成方法。这里，即使将本实施方式的“子信息分组”、“子奇偶分组”分别考虑为实施方式5中说明了的“子信息分组”、“奇偶分组”，实施方式5也可以实施。但是，构成子信息分组的比特数与构成子奇偶分组的比特数相等时容易实施。
在实施方式5中，在信息分组中附加信息以外的数据(例如，差错检测码)。另外，在实施方式5中，在奇偶分组中附加奇偶校验比特以外的数据。但是，不包含这些信息比特及奇偶校验比特以外的数据，而适用于信息分组中与信息比特的比特数有关的情况时，并且适用于奇偶分组中与奇偶校验比特的比特数有关的情况时，与式(62)～式(70)所示的终止有关的条件为重要条件。
(实施方式9)
在实施方式1中，说明了特性良好的LDPC-CC。在本实施方式中，说明将实施方式1中说明了的LDPC-CC适用于物理层时，编码率为可变的缩短(shorting)方法。所谓缩短，是指从第1编码率的代码生成第2编码率(第1编码率＞第2编码率)的代码。
以下，作为一个例子，说明从基于实施方式1所述的编码率1/2的时变周期h(h是4以上的整数)的奇偶校验多项式的LDPC-CC生成编码率1/3的LDPC-CC的缩短方法。
考虑编码率1/2、时变周期h的第g(g＝0、1、......、h-1)奇偶校验多项式表示为如下的式(84)的情况。
(Da#g，1，1+Da#g，1，2+1)X1(D)+(Db#g，1+Db#g，2+1)P(D)＝0...(84)
在式(84)中，a#g，1，1、a#g，1，2为1以上的自然数，且a#g，1，1≠a#g，1，2成立。另外，b#g，1、b#g，2为1以上的自然数，且b#g，1≠b#g，2成立(g＝0、1、2、......、h-2、h-1)。
另外，假设式(84)满足以下的<条件#17>。
<条件#17>
“a#0，1，1％h＝a#1，1，1％h＝a#2，1，1％h＝a#3，1，1％h＝......＝a#g，1，1％h＝......＝a#h-2，1，1％h＝a#h-1，1，1％h＝vp＝1(vp＝1：固定值)”
“b#0，1％h＝b#1，1％h＝b#2，1％h＝b#3，1％h＝...＝b#g，1％h＝...＝b#h-2，1％h＝b#h-1，1％h＝w(w：固定值)”
“a#0，1，2％h＝a#1，1，2％h＝a#2，1，2％h＝a#3，1，2％h＝...＝a#g，1，2％h＝...＝a#h-2，1，2％h＝a#h-1，1，2％h＝yp＝1(yp＝1：固定值)”
“b#0，2％h＝b#1，2％h＝b#2，2％h＝b#3，2％h＝...＝b#g，2％h＝...＝b#h-2，2％h＝b#h-1，2％h＝z(z：固定值)”
另外，如实施方式4那样，在生成了奇偶校验矩阵时，若将时刻i的信息设为Xi，将奇偶设为Pi，则码字w表示为w＝(X0、P0、X1、P1、...、Xi、Pi、......)T。
此时，本实施方式中的缩短方法采用以下的方法。
[方法#1-1]
在方法#1-1中，将已知信息(例如，零)规则地插入信息X(方法#1-1的插入规则)。例如，将已知信息插入信息2hk(＝2×h×k)比特中的hk(＝h×k)比特(插入步骤)，对于包含已知信息的2hk比特的信息，使用编码率1/2的LDPC-CC进行编码。由此，生成2hk比特的奇偶(编码步骤)。此时，将信息2hk比特中的hk比特的已知信息设为不发送的比特(发送步骤)。由此，可实现编码率1/3。
另外，已知信息不限于零，也可以为1或是预定的1以外的值，只须预先通知给通信对方的通信装置，或是决定为规格即可。
以下，主要记载与方法#1-1的插入规则的差异。
[方法#1-2]
在方法#1-2中，与方法#1-1不同，如图47所示，将由信息及奇偶构成的2×h×2k比特设为1周期，在各周期中，将已知信息插入相同位置(方法#1-2的插入规则)。
使用图48为例，关于已知信息的插入规则(方法#1-2的插入规则)，说明与方法#1-1的差异。
在图48中，表示时变周期为4时，将由信息及奇偶构成的16比特设为1周期时的例子。此时，在方法#1-2中，在最初的1周期，将已知信息(例如，零(也可以为1或预定的值))插入X0、X2、X4、X5。
另外，在方法#1-2中，在后续的1周期，将已知信息(例如，零(也可以为1或预定的值))插入X8、X10、X12、X13、...、在第i个的1周期，将已知信息插入X8i、X8i+2、X8i+4、X8i+5。第i以后，也同样，在方法#1-2中，在各周期使插入已知信息的位置相同。
接着，在方法#1-2中，与[方法#1-1]同样，例如，将已知信息插入信息2hk比特中的hk比特，对包含已知信息的2hk比特的信息使用编码率1/2的LDPC-CC进行编码。
由此，生成2hk比特的奇偶。此时，若将hk比特的已知信息设为不发送的比特，则可实现编码率1/3。
以下，作为例子，使用图49，说明插入已知信息的位置与纠错能力的关系。
图49表示校验矩阵H的一部分与码字w(X0、P0、X1、P1、X2、P2、...、X9、P9)的对应关系。在图49的行4001中，在对应于X2及X4的列配置元素“1”。另外，在图49的行4002中，在对应于X2及X9的列配置元素“1”。因此，若将已知信息插入X2、X4、X9，则在行4001及行4002中，对应于元素为“1”的列的全部信息为已知。因此，在行4001及行4002中，由于未知的值仅为奇偶，所以在BP解码的行运算中，可以进行可靠性高的对数似然比的更新。
即，通过插入已知信息而实现比原来编码率小的编码率时，在校验矩阵中的各行，即在奇偶校验多项式中，在奇偶和信息的中的信息中，增加全部是已知信息的行，或是已知信息数量多的行(例如，1比特以外是已知信息)，在获得高纠错能力上是重要的。
在时变LDPC-CC的情况下，在奇偶校验矩阵H中，在配置元素“1”的图案中有规则性。因此，通过基于奇偶校验矩阵H，在各周期中规则性插入已知信息，从而在未知的值仅是奇偶的行，或在奇偶及信息未知时，可以增加未知信息的比特数少的行。其结果，可以获得提供良好特性的编码率1/3的LDPC-CC。
根据以下的[方法#1-3]，可以从实施方式1说明了的特性良好的编码率1/2、时变周期h(h是4以上的整数)的LDPC-CC，实现纠错能力高的编码率1/3、时变周期h的LDPC-CC。
[方法#1-3]
在方法#1-3中，在由信息及奇偶构成的2×h×2k比特的周期(由于包含奇偶)中，将已知信息(例如，零)插入信息X2hi、X2hi+1、X2hi+2、...、X2hi+2h-1、...、X2h(i+k-1)、X2h(i+k-1)+1、X2h(i+k-1)+2、...、X2h(i+k-1)+2h-1的22×h×k比特的中的h×k个Xj。
其中，j取2hi～2h(i+k-1)+2h-1中的任一个值，而存在h×k个不同的值。另外，已知信息也可以为1或是预定的值。
此时，在将已知信息插入h×k个Xj中的情况下，在不同的h×k个j除以h的余数中，
“余数为(0+γ)mod h的个数(其中，个数不为0。)”和“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，
“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，
“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下。(对于vp＝1、yp＝1参照<条件#7-1><条件#7-2>。)这样的γ至少存在一个。
这样，通过对插入已知信息的位置设定条件，可在奇偶校验矩阵H的各行中，即在奇偶校验多项式中，可以尽量增加信息全部为已知信息的行，或是已知信息数量多的行(例如，1比特以外是已知信息)。
上述说明的时变周期h的LDPC-CC满足<条件#17>。此时，由于第g(g＝0、1、...、h-1)奇偶校验多项式表示为如下的式(84)，所以与奇偶校验矩阵内的式(84)的奇偶校验多项式对应的子矩阵(矢量)如图50所示。
在图50中，标号4101的“1”对应于Da#g，1，1X1(D)。另外，标号4102的“1”对应于Da#g，1， 2X1(D)。另外，标号4103的“1”对应于X1(D)。另外，标号4104对应于P(D)。
此时，若将号码4103的“1”的时刻设为j而表示为Xj，则标号4101的“1”表示为Xj-a#g，1，1，标号4102的“1”表示为Xj-a#g，1，2。
因此，将j作为基准位置考虑时，标号4101的“1”位于vp＝1的倍数的位置，标号4102的“1”位于yp＝1的倍数的位置。另外，其不取决于g。
若考虑此情况，则如下所述。即，为了“通过对插入已知信息的位置设定条件，从而在奇偶校验矩阵H的各行中，即在奇偶校验多项式中，尽量增加信息全部为已知信息的行，或已知信息数量多的行(例如，1比特以外是已知信息)”，[方法#1-3]是重要的要件之一。
作为例子，设为时变周期h＝4，且vp＝1＝1、yp＝1＝2。在图48中，考虑将4×2×2×1比特(即，k＝1)设为1周期，将已知信息(例如，零(也可以为1或预定的值))插入信息及奇偶X8i、P8i、X8i+1、P8i+1、X8i+2、P8i+2、X8i+3、P8i+3、X8i+4、P8i+4、X8i+5、P8i+5、X8i+6、P8i+6、X8i+7、P8i+7中的X8i、X8i+2、X8i+4、X8i+5的情况。
此时，作为插入已知信息的Xj的j，存在8i、8i+2、8i+4、8i+5的4个不同的值。此时，将8i除以4的余数为0，将8i+2除以4的余数为2，将8i+4除以4的余数为0，将8i+5除以4的余数为1。因此，余数为0的个数是两个，余数为vp＝1＝1的个数是一个，余数为yp＝1＝2的个数是一个，满足上述[方法#1-3]的插入规则(其中，γ＝0。)。因此，可以说图48所示的例子是满足上述[方法#1-3]的插入规则的一例。
作为比[方法#1-3]更严格的条件，可以提供以下的[方法#1-3’]。
[方法#1-3’]
在方法#1-3’中，在由信息及奇偶构成的2×h×2k比特的周期(由于包含奇偶)中，将已知信息(例如，零)插入在信息X2hi、X2hi+1、X2hi+2、...、X2hi+2h-1、...、X2h(i+k-1)、X2h(i+k-1)+1、X2h(i+k-1)+2、...、X2h(i+k-1)+2h-1的2×h×k比特中的h×k个Xj中。其中，j取2hi～2h(i+k-1)+2h-1中的任一个值，存在h×k个不同的值。另外，已知信息也可以为1或预定的值。
此时，在将已知信息插入在h×k个Xj中的情况下，在将不同的h×k个j除以h的余数中，“余数为(0+γ)mod h的个数(其中，个数不为0。)”和“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下。(对于vp＝1、yp＝1参照<条件#7-1><条件#7-2>。)这样的γ至少存在一个。
在不满足上述的γ中，“余数为(0+γ)mod h的个数”、“余数为(vp＝1+γ)mod h的个数”、“余数为(yp＝1+γ)mod h的个数”为零。
另外，为了更有效实施[方法#1-3]，在上述的基于时变周期h的<条件#17>的奇偶校验多项式的LDPC-CC中，只须满足以下三个条件中的任一个条件即可(方法#1-3’的插入规则)。其中，在<条件#17>中，vp＝1＜yp＝1。
·yp＝1-vp＝1＝vp＝1-0即yp＝1＝2×vp＝1
·vp＝1-0＝h-yp＝1即vp＝1＝h-yp＝1
·h-yp＝1＝yp＝1-vp＝1即h＝2×yp＝1-vp＝1
若附加该条件，则通过对插入已知信息的位置设定条件，可以在奇偶校验矩阵H的各行中，即，在奇偶校验多项式中，尽量增加信息全部为已知信息的行，或已知信息数量多的行(例如，1比特以外是已知信息)。这是因为，LDPC-CC具有特有的奇偶校验矩阵的结构。
接着，说明从实施方式1所述的编码率(n-1)/n(n为2以上的整数)的时变周期h(h为4以上的整数)的LDPC-CC实现比编码率(n-1)/n小的编码率的缩短方法。
考虑编码率(n-1)/n、时变周期h的第g(g＝0、1、...、h-1)奇偶校验多项式表示为如下的式(85)的情况。
在式(85)中，a#g，p，1、a#g，p，2为1以上的自然数，且a#g，p，1≠a#g，p，2、成立。另外，b#g，1、b#g，2为1以上的自然数，且b#g，1≠b#g，2成立(g＝0、1、2、......、h-2、h-1；p＝1、2、......、n-1)。
另外，在式(85)中，满足以下的<条件#18-1><条件#18-2>。
<条件#18-1>
“a#0，1，1％h＝a#1，1，1％h＝a#2，1，1％h＝a#3，1，1％h＝...＝a#g，1，1％h＝...＝a#h-2，1，1％h＝a#h-1，1，1％h＝vp＝1(vp＝1：固定值)”
“a#0，2，1％h＝a#1，2，1％h＝a#2，2，1％h＝a#3，2，1％h＝...＝a#g，2，1％h＝...＝a#h-2，2，1％h＝a#h-1，2，1％h＝vp＝2(vp＝2：固定值)”
“a#0，3，1％h＝a#1，3，1％h＝a#2，3，1％h＝a#3，3，1％h＝...＝a#g，3，1％h＝...＝a#h-2，3，1％h＝a#h-1，3，1％h＝vp＝3(vp＝3：固定值)”
“a#0，4，1％h＝a#1，4，1％h＝a#2，4，1％h＝a#3，4，1％h＝...＝a#g，4，1％h＝...＝a#h-2，4，1％h＝a#h-1，4，1％h＝vp＝4(vp＝4：固定值)”
“a#0，k，1％h＝a#1，k，1％h＝a#2，k，1％h＝a#3，k，1％h＝...＝a#g，k，1％h＝...＝a#h-2，k，1％h＝a#h-1，k，1％h＝vp＝k(vp＝k：固定值)(因此，k＝1、2、...、n-1。)”
“a#0，n-2，1％h＝a#1，n-2，1％h＝a#2，n-2，1％h＝a#3，n-2，1％h＝...＝a#g，n-2，1％h＝...＝a#h-2，n-2，1％h＝a#h-1，n-2，1％h＝vp＝n-2(vp＝n-2：固定值)”
“a#0，n-1，1％h＝a#1，n-1，1％h＝a#2，n-1，1％h＝a#3，n-1，1％h＝...＝a#g，n-1，1％h＝...＝a#h-2，n-1，1％h＝a#h-1，n-1，1％h＝vp＝n-1(vp＝n-1：固定值)”
以及
“b#0，1％h＝b#1，1％h＝b#2，1％h＝b#3，1％h＝...＝b#g，1％h＝...＝b#h-2，1％h＝b#h-1，1％h＝w(w：固定值)”
<条件#18-2>
“a#0，1，2％h＝a#1，1，2％h＝a#2，1，2％h＝a#3，1，2％h＝...＝a#g，1，2％h＝...＝a#h-2，1，2％h＝a#h-1，1，2％h＝yp＝1(yp＝1：固定值)”
“a#0，2，2％h＝a#1，2，2％h＝a#2，2，2％h＝a#3，2，2％h＝...＝a#g，2，2％h＝...＝a#h-2，2，2％h＝a#h-1，2，2％h＝yp＝2(yp＝2：固定值)”
“a#0，3，2％h＝a#1，3，2％h＝a#2，3，2％h＝a#3，3，2％h＝...＝a#g，3，2％h＝...＝a#h-2，3，2％h＝a#h-1，3，2％h＝yp＝3(yp＝3：固定值)”
“a#0，4，2％h＝a#1，4，2％h＝a#2，4，2％h＝a#3，4，2％h＝...＝a#g，4，2％h＝...＝a#h-2，4，2％h＝a#h-1，4，2％h＝yp＝4(yp＝4：固定值)”
“a#0，k，2％h＝a#1，k，2％h＝a#2，k，2％h＝a#3，k，2％h＝...＝a#g，k，2％h＝...＝a#h-2，k，2％h＝a#h-1，k，2％h＝yp＝k(yp＝k：固定值)(因此，k＝1、2、...、n-1。)”
“a#0，n-2，2％h＝a#1，n-2，2％h＝a#2，n-2，2％h＝a#3，n-2，2％h＝...＝a#g，n-2，2％h＝...＝a#h-2，n-2，2％h＝a#h-1，n-2，2％h＝yp＝n-2(yp＝n-2：固定值)”
“a#0，n-1，2％h＝a#1，n-1，2％h＝a#2，n-1，2％h＝a#3，n-1，2％h＝...＝a#g，n-1，2％h＝...＝a#h-2，n-1，2％h＝a#h-1，n-1，2％h＝yp＝n-1(yp＝n-1：固定值)”
以及
“b#0，2％h＝b#1，2％h＝b#2，2％h＝b#3，2％h＝...＝b#g，2％h＝...＝b#h-2，2％h＝b#h-1，2％h＝z(z：固定值)”
使用上述的编码率(n-1)/n的时变周期h的LDPC-CC，实现纠错能力高的比编码率(n-1)/n小的编码率的缩短方法如下。
[方法#2-1]
在方法#2-1中，将已知信息(例如，零(也可以为1或预定的值))规则地插入信息X(方法#2-1的插入规则)。
[方法#2-2]
在方法#2-2中，与方法#2-1不同，如图51所示，将由信息及奇偶构成的h×n×k比特作为1周期，在各周期中，将已知信息插入相同位置(方法#2-2的插入规则)。所谓在各周期中将已知信息插入相同位置，如使用图48在上述的[方法#1-2]中说明的那样。
[方法#2-3]
在方法#2-3中，在由信息及奇偶构成的h×n×k比特的周期中，从信息X1，hi、X2，hi、...、Xn-1，hi、...、X1，h(i+k-1)+h-1、X2，h(i+k-1)+h-1、...、Xn-1，h(i+k-1)+h-1的h×(n-1)×k比特中选择Z比特，而将已知信息(例如，零(也可以为1或预定的值))插入选择的Z比特(方法#2-3的插入规则)。
此时，方法#2-3在插入已知信息的信息X1，j(其中，j取hi～h(i+k-1)+h-1的任一个值。)中求对所有j除以h时的余数。
于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下。这样的γ至少存在一个。
同样，在方法#2-3中，在插入已知信息的信息X2，j(其中，j取hi～h(i+k-1)+h-1的任一值。)中求对所有j除以h时的余数。
于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝2+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝2+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝2+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝2+γ)mod h(其中，个数不为0。)”的个数的差为1以下。这样的γ至少存在一个。
另外，在方法#2-3中，即使为信息Xf，j(f＝1、2、3、...、n-1)的情况下，也可以同样地说明。在方法#2-3中，在插入已知信息的Xf，j(其中，j取hi～h(i+k-1)+h-1的任一值。)中求对所有j除以h时的余数。于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下。这样的γ至少存在一个。
这样，通过对插入已知信息的位置设定条件，与[方法#1-3]同样，可以在奇偶校验矩阵H中生成更多“未知的值为奇偶及少数信息比特的行”。由此，可以使用上述的特性良好的编码率(n-1)/n的时变周期h的LDPC-CC，实现纠错能力高的比编码率(n-1)/n小的编码率。
在[方法#2-3]中，说明了插入的已知信息的数量在各周期相同的情况，但插入的已知信息的数量也可以在各周期不同。例如，如图52所示，也可以在最初的周期，将N0个信息设为已知信息，在下一周期，将N1信息设为已知信息，在第i周期，将Ni个信息设为已知信息。
这样，在插入的已知信息的数量在各周期不同的情况下，周期的概念没有意义。若将方法#2-3的插入规则不使用周期的概念来表示，则成为[方法#2-4]。
[方法#2-4]
在由信息及奇偶构成的数据序列中，从信息X1，0、X2，0、...、Xn-1，0、...、X1，v、X2，v、...、Xn-1，v的比特序列中选择Z比特，将已知信息(例如，零(也可以是1或预定的值))插入选择的Z比特中(方法#2-4的插入规则)。
此时，在方法#2-4中，在插入已知信息的X1，j(其中，j取0～v的任一值。)中求对所有j除以h时的余数。于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不是0。)”与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下。这样的γ至少存在一个。
同样，在方法#2-4中，在插入已知信息的X2，j(其中，j取0～v的任一值。)中求对所有j除以h时的余数。于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝2+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝2+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝2+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝2+γ)mod h(其中，个数不为0。)”的个数的差为1以下。这样的γ至少存在一个。
即，方法#2-4是在插入已知信息的Xf，j(其中，j取0～v的任一值。)中求对所有j除以h时的余数。于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下，余数为“(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下(f＝1、2、3、...、n-1)。这样的γ至少存在一个。
这样，通过对插入已知信息的位置设定条件，即使在每个周期插入的已知信息的比特数不同的情况下(或是，并无周期的概念情况下)，也与[方法#2-3]同样，可以在校验矩阵H中更多地生成“未知的值为奇偶及少数信息比特的行”。由此，可以使用上述的特性良好的编码率(n-1)/n的时变周期h的LDPC-CC，实现纠错能力高的比编码率(n-1)/n小的编码率。
另外，为了更有效实施[方法#2-3]、[方法#2-4]，只要在基于上述时变周期h的<条件#18-1><条件#18-2>的奇偶校验多项式的LDPC-CC中，满足以下3个条件中的任一个条件即可。其中，在<条件#18-1><条件#18-2>中，vp＝s＜yp＝s(s＝1、2、...、n-1)。
·yp＝s-vp＝s＝vp＝s-0即yp＝s＝2×vp＝s
·vp＝s-0＝h-yp＝s即vp＝s＝h-yp＝s
·h-yp＝s＝yp＝s-vp＝s即h＝2×yp＝s-vp＝s
若附加该条件，则通过对插入已知信息的位置设定条件，可以在奇偶校验矩阵H的各行中，即，在奇偶校验多项式中，尽量增加信息全部为已知信息的行，或已知信息数量多的行(例如，1比特以外是已知信息)。这是因为，LDPC-CC具有特有的奇偶校验矩阵的结构。
以上，通信装置插入通信对象已知的信息，对包含已知信息的信息进行编码率1/2的编码，而生成奇偶校验比特。另外，通信装置不发送已知的信息，通过发送已知信息以外的信息和求出的奇偶校验比特，实现编码率1/3。
图53是表示一例在物理层中编码率为可变时的与编码有关的部分(纠错编码单元44100及发送装置44200)的结构的方框图。
已知信息插入单元4403将信息4401及控制信号4402作为输入，根据控制信号4402中包含的编码率的信息插入已知信息。具体而言，控制信号4402中包含的编码率比编码器4405支持的编码率小，而需要进行缩短的情况下，根据上述的缩短方法插入已知信息，输出已知信息插入后的信息4404。另外，控制信号4402中包含的编码率与编码器4405支持的编码率相等，无须进行缩短的情况下，不插入已知信息，而将信息4401直接作为信息4404输出。
编码器4405将信息4404及控制信号4402作为输入，对信息4404进行编码而生成奇偶4406，并输出奇偶4406。
已知信息削减单元4407将信息4404及控制信号4402作为输入，基于控制信号4402中包含的编码率的信息，在已知信息插入单元4403中插入已知信息的情况下，从信息4404中删除已知信息，而输出删除后的信息4408。另外，在已知信息插入单元4403中，未插入已知信息情况下，将信息4404直接作为信息4408输出。
调制单元4409将奇偶4406、信息4408及控制信号4402作为输入，基于控制信号4402中包含的调制方式的信息，调制奇偶4406及信息4408，生成并输出基带信号4410。
图54是表示与图53不同的在物理层中编码率为可变时与编码有关部分(纠错编码单元44100及发送装置44200)的结构的另外一例的方框图。如图54所示，通过形成将输入到已知信息插入单元4403的信息4401输入于调制单元4409的结构，即使省略图53的已知信息削减单元4407，也与图53同样地可以使编码率可变。
图55是表示一例物理层中的纠错解码单元46100的结构的方框图。已知信息的对数似然比插入单元4603将接收到的数据的对数似然比信号4601及控制信号4602作为输入。对数似然比插入单元4603基于控制信号4602中包含的编码率的信息，在需要插入已知信息的对数似然比的情况下，将具有高置信度的已知信息的对数似然比插入对数似然比信号4601。另外，对数似然比插入单元4603输出已知信息的对数似然比插入后的对数似然比信号4604。控制信号4602中包含的编码率的信息例如从通信对象传送。
解码单元4605将控制信号4602及已知信息的对数似然比插入后的对数似然比信号4604作为输入，并基于控制信号4602中包含的编码率等的编码方法的信息进行解码，将接收到的数据进行解码，而输出解码后的数据4606。
已知信息削减单元4607将控制信号4602及解码后的数据4606作为输入，基于控制信号4602中包含的编码率等的编码方法的信息，在插入有已知信息时，删除已知信息，而输出已知信息删除后的信息4608。
如上所述，说明了从实施方式1所说明的时变周期h的LDPC-CC，实现比代码的编码率小的编码率的缩短方法。通过使用本实施方式的缩短方法，在以分组级使用了实施方式1所说明的时变周期h的LDPC-CC时，可以实现兼顾传送效率的提高和纠删能力的提高。另外，在物理层中即使变更编码率时，也可以获得良好的纠错能力。
另外，如LDPC-CC的卷积码，有时在发送信息序列的终端附加终止序列进行终端处理(终止)。此时，编码单元4405将已知的信息(例如，全零)作为输入，终止序列仅由通过将该已知的信息进行编码所获得的奇偶序列构成。因此，在终止序列中产生未根据本发明中说明了的已知信息的插入规则的部分。另外，即使终止以外的部分，为了提高传输速率，也可以存在根据插入规则的部分和不插入已知信息的部分双方。另外，对于终端处理(终止)，在实施方式11中进行说明。
(实施方式10)
本实施方式中说明，使用实施方式1所述的编码率(n-1)/n的时变周期h(h是4以上的整数)的LDPC-CC，实现纠错能力高的比编码率(n-1)/n小的编码率的纠删方法。其中，编码率(n-1)/n的时变周期h(h是4以上的整数)的LDPC-CC的说明与实施方式9相同。
[方法#3-1]
方法#3-1如图56所示，是将由信息与奇偶构成的h×n×k比特(k是自然数)作为周期，在各周期中，将已知信息分组中包含的已知信息插入相同位置(方法#3-1的插入规则)。所谓在各周期，将已知信息分组中包含的已知信息插入相同位置，如在实施方式9的方法#2-2等中说明的那样。
[方法#3-2]
方法#3-2是在由信息及奇偶构成的h×n×k比特的周期中，从信息X1，hi、X2，hi、...、Xn-1，hi、...、X1，h(i+k-1)+h-1、X2，h(i+k-1)+h-1、...、Xn-1，h(i+k-1)+h-1的h×(n-1)×k比特中选择Z比特，并在选择出的Z比特中插入已知信息分组的数据(例如，零(也可以为1或预定的值))(方法#3-2的插入规则)。
此时，方法#3-2是在插入了已知信息分组的数据的X1，j(其中，j取hi～h(i+k-1)+h-1的任一值。)中，求对所有j除以h时的余数。于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下。这样的γ至少存在一个。
即，方法#3-2是在插入了已知信息分组的数据的Xf，j(其中，j取hi～h(i+k-1)+h-1的任一值。)中，求对所有j除以h时的余数。于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下(f＝1、2、3、...、n-1)。这样的γ至少存在一个。
这样，通过对插入已知信息的位置设定条件，可以在奇偶校验矩阵H中生成更多“未知的值为奇偶及少数信息比特的行”。由此，可以使用上述的特性良好的编码率(n-1)/n的时变周期h的LDPC-CC，实现纠删能力高，且可以通过低电路规模改变纠删码的编码率的系统。
以上说明了，高层的纠删方法是使纠删码的编码率为可变的纠删方法。
对于在高层使纠删码的编码率为可变的纠删编码关联处理单元及纠删解码关联处理单元的结构，可以通过在图21的纠删编码关联处理单元2112的前级插入已知信息分组，从而变更纠删码的编码率。
由此，由于例如可以根据通信状况改变编码率，所以在通信状况良好的情况下，可以增大编码率以提高传输效率。另外，在缩小编码率的情况下，如[方法#3-2]，可以通过根据校验矩阵插入已知信息分组中包含的已知信息，从而实现纠删能力的提高。
[方法#3-2]中说明了，插入的已知信息分组的数据数量在各周期相同的情况，但插入的数据数量也可以在各周期不同。例如图57所示，也可以在最初的周期中将N0个信息作为已知信息分组的数据，在第2周期中将N1个信息作为已知信息分组的数据，在第i周期将Ni个信息作为已知信息分组的数据。
这样，在插入的已知信息分组的数据数在各周期不同情况下，周期的概念并无意义。若不使用周期的概念来表示方法#3-2的插入规则，则形成[方法#3-3]。
[方法#3-3]
方法#3-3是在由信息及奇偶构成的数据序列中，从信息X1，0、X2，0、…、Xn-1，0、…、X1，v、X2，v、…、Xn-1，v的比特序列中选择Z比特，而在选择出的Z比特中插入已知信息(例如，零(也可以为1或预定的值))(方法#3-3的插入规则)。
此时，方法#3-3是在插入了已知信息的X1，j(其中，j取0～v的任一值。)中求对所有j除以h时的余数。于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下，余数为(vp＝1+γ)modh(其中，个数不为0。)”的个数与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下。这样的γ至少存在一个。
即，方法#3-3是在插入了已知信息的Xf，j(其中，j取0～v的任一值。)中求对所有j除以h时的余数。于是，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝f+γ)modh(其中，个数不为0。)”的个数与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下(f＝1、2、3、…、n-1)。这样的γ至少存在一个。
以上说明了，对于纠删码而言，使用从实施方式1所说明的时变周期h的LDPC-CC，实现代码的编码率更小的编码率的方法的纠删码的编码率为可变的系统。通过使用本实施方式的编码率可变方法，可以实现兼顾传送效率的提高和纠删能力的提高，在纠删时，即使变更编码率情况下，也可以获得良好的纠删能力。
(实施方式11)
使用与本发明有关的LDPC-CC时，为了确保信息比特解码时的置信度，需要终止或截尾(tail-biting)。因此，以下在本实施方式中详细说明在进行终止时(“Information-zero-termination”或简称为“零终止(Zero-termination)”)的方法。
图58是用于说明编码率(n-1)/n的LDPC-CC中的“Information-zero-termination”的图。将时刻i(i＝0、1、2、3、…、s)的信息比特X1、X2、…、Xn-1及奇偶校验比特P设为X1，i、X2，i、…、Xn-1，i及奇偶校验比特Pi。另外，如图58所示，Xn-1，s是要发送的信息的最终比特(4901)。其中，在解码器中为了保持接收质量，在编码时也需要对时刻s以后的信息进行编码。
因此，编码器仅进行编码至时刻s，编码侧的发送装置对解码侧的接收装置仅传输至Ps的情况下，在解码器中信息比特的接收质量大幅劣化。为了解决该问题，是将最终的信息比特Xn-1，s以后的信息比特(称为“虚拟的信息比特”)假设为“0”进行编码，而生成奇偶校验比特(4903)。
具体而言，如图58所示，编码器将X1，k、X2，k、…、Xn-1，k(k＝t1、t2、…、tm)设为“0”进行编码，而获得Pt1、Pt2、…、Ptm。另外，编码侧的发送装置在将时刻s的X1，s、X2，s、…、Xn-1，s、Ps发送后，发送Pt1、Pt2、…、Ptm。解码器利用已知在时刻s以后虚拟的信息比特是“0”而进行解码。另外，上述中以虚拟的信息比特是“0”的情况为例进行了说明，但不限于此，虚拟的信息比特，在收发装置中，只要是已知的数据，也可以同样地实施。
当然，本发明的全部实施方式，即使进行终止也可以实施。
(实施方式12)
本实施方式中说明一例基于实施方式1及实施方式6所述的奇偶校验多项式的LDPC-CC的具体生成方法。
实施方式6中叙述了，作为实施方式1所说明的LDPC-CC的时变周期，下述条件是有效的。
·时变周期是质数。
·时变周期是奇数，且对时变周期的值的约数的数少。
这里，考虑增大时变周期而生成代码。此时，使用提供了限制条件的随机数而生成代码，但是若增大时变周期，则产生使用随机数而设定的参数数量变多，具有高纠错能力的代码的搜索困难的问题。对于该问题，在本实施方式中叙述利用了基于实施方式1、实施方式6所述的奇偶校验多项式的LDPC-CC的不同的代码生成方法。
作为一个例子，说明基于编码率1/2、时变周期15的奇偶校验多项式的LDPC-CC的设计方法。
作为编码率(n-1)/n(n为2以上的整数)、时变周期15的LDPC-CC的(满足0)奇偶校验多项式考虑式(86-0)～(86-14)。
此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…Xn-1的多项式表达式，且P(D)是奇偶的多项式表达式。在式(86-0)～(86-14)中，例如，编码率1/2时，仅X1(D)及P(D)的项存在，而X2(D)、…、Xn-1(D)的项不存在。同样，在编码率2/3时，仅存在X1(D)、X2(D)及P(D)的项，而不存在X3(D)、…、Xn-1(D)的项。对于其他编码率也同样考虑即可。这里，式(86-0)～(86-14)是在X1(D)、X2(D)、…、Xn-1(D)、P(D)中分别存在3个项的奇偶校验多项式。
另外，在式(86-0)～(86-14)中，对于X1(D)、X2(D)、…、Xn-1(D)及P(D)，以下成立。
在式(86-q)中，a#q，p，1、a#q，p，2、a#q，p，3为自然数，且a#q，p，1≠a#q，p，2、a#q，p，1≠a#q，p，3、a#q，p，2≠a#q，p，3成立。另外，b#q，1、b#q，2、b#q，3为自然数，且b#q，1≠b#q，2、b#q，1≠b#q，3、b#q，1≠b#q，3成立(q＝0、1、2、…、13、14；p＝1、2、…、n-1)。
另外，将式(86-q)的奇偶校验多项式称为“校验式#q”，将基于式(86-q)的奇偶校验多项式的子矩阵称为第q子矩阵Hq。另外，考虑从第0子矩阵H0、第1子矩阵H1、第2子矩阵H2、…、第13子矩阵H13、第14子矩阵H14生成的时变周期15的LDPC-CC。因此，对于代码的构成方法、奇偶校验矩阵的生成方法、编码方法、解码方法而言，与实施方式1、实施方式6所述的方法同样。
以下，叙述如上述那样编码率1/2的情况，因此仅存在X1(D)及P(D)的项。
在实施方式1、实施方式6中，将时变周期设为15时，X1(D)的系数的时变周期及P(D)的系数的时变周期均是15。与此相对，在本实施方式中，作为一例，提出通过将X1(D)的系数的时变周期设为3、将P(D)的系数的时变周期设为5，从而使LDPC-CC的时变周期为15的代码构成方法。即，在本实施方式中，通过将X1(D)的系数的时变周期设为α，将P(D)的系数的时变周期设为β(α≠β)，从而构成使LDPC-CC的时变周期为LCM(α，β)的代码。其中，LCM(X，Y)为X与Y的最小公倍数(the least common multiple)。
为了获得高纠错能力，与实施方式1及实施方式6同样地考虑，对于X1(D)的系数赋予以下的条件。另外，在以下的各条件中，“％”表示模数，例如，“α％15”表示α除以15时的余数。
<条件#19-1>
“a#0，1，1％15＝a#1，1，1％15＝a#2，1，1％15＝…＝a#k，1，1％15＝…＝a#14，1，1％15＝vp＝1(vp＝1：固定值)(因此，k＝0、1、2、…、14。)”
“a#0，1，2％15＝a#1，1，2％15＝a#2，1，2％15＝…＝a#k，1，2％15＝…＝a#14，1，2％15＝yp＝1(yp＝1：固定值)(因此，k＝0、1、2、…、14。)”
“a#0，1，3％15＝a#1，1，3％15＝a#2，1，3％15＝…＝a#k，1，3％15＝…＝a#14，1，3％15＝zp＝1(zp＝1：固定值)(因此，k＝0、1、2、…、14。)”
另外，由于X1(D)的系数的时变周期为3，因此以下的条件成立。
<条件#19-2>
i％3＝j％3(i，j＝0、1、…、13、14；i≠j)成立时，以下的3个式成立。
a#i，1，1＝a#j，1，1…(87-1)
a#i，1，2＝a#j，1，2…(87-2)
a#i，1，3＝a#j，1，3…(87-3)
同样，对P(D)的系数，赋予以下的条件。
<条件#20-1>
“b#0，1％15＝b#1，1％15＝b#2，1％15＝…＝b#k，1％15＝…＝b#14，1％15＝d(d：固定值)(因此，k＝0、1、2、…、14。)”
“b#0，2％15＝b#1，2％15＝b#2，2％15＝…＝b#k，2％15＝…＝b#14，2％15＝e(e：固定值)(因此，k＝0、1、2、…、14。)”
“b#0，3％15＝b#1，3％15＝b#2，3％15＝…＝b#k，3％15＝…＝b#14，3％15＝f(f：固定值)(因此，k＝0、1、2、…、14。)”
另外，由于P(D)的系数的时变周期为5，因此以下的条件成立。
<条件#20-2>
在i％5＝j％5(i，j＝0、1、…、13、14；i≠j)成立时，以下的3个式成立。
b#i，1＝b#j，1…(88-1)
b#i，2＝b#j，2…(88-2)
b#i，3＝b#j，3…(88-3)
通过赋予以上的条件，可以增大时变周期，并且削减使用随机数而设定的参数数量，可以获得代码搜索容易的效果。另外，<条件#19-1>及<条件#20-1>并不一定是必要的条件。即，也可以仅将<条件#19-2>及<条件#20-2>作为条件赋予。另外，也可以取代<条件#19-1>及<条件#20-1>而赋予<条件#19-1’>及<条件#20-1’>的条件。
<条件#19-1’>
“a#0，1，1％3＝a#1，1，1％3＝a#2，1，1％3＝…＝a#k，1，1％3＝…＝a#14，1，1％3＝vp＝1(vp＝1：固定值)(因此，k＝0、1、2、…、14。)”
“a#0，1，2％3＝a#1，1，2％3＝a#2，1，2％3＝…＝a#k，1，2％3＝…＝a#14，1，2％3＝yp＝1(yp＝1：固定值)(因此，k＝0、1、2、…、14。)”
“a#0，1，3％3＝a#1，1，3％3＝a#2，1，3％3＝…＝a#k，1，3％3＝…＝a#14，1，3％3＝zp＝1(zp＝1：固定值)(因此，k＝0、1、2、…、14。)”
<条件#20-1’>
“b#0，1％5＝b#1，1％5＝b#2，1％5＝…＝b#k，1％5＝…＝b#14，1％5＝d(d：固定值)(因此，k＝0、1、2、…、14。)”
“b#0，2％5＝b#1，2％5＝b#2，2％5＝…＝b#k，2％5＝…＝b#14，2％5＝e(e：固定值)(因此，k＝0、1、2、…、14。)”
“b#0，3％5＝b#1，3％5＝b#2，3％5＝…＝b#k，3％5＝…＝b#14，3％5＝f(f：固定值)(因此，k＝0、1、2、…、14。)”
参考上述的例子，叙述通过将X1(D)的系数的时变周期设为α，将P(D)的系数的时变周期设为β，从而使LDPC-CC的时变周期为LCM(α，β)的代码构成方法。其中，时变周期LCM(α，β)＝s。
将基于时变周期s的编码率1/2的奇偶校验多项式的LDPC-CC的第i(i＝0、1、2、…、s-2、s-1)满足零的奇偶校验多项式表示为下式。
(Da#i，1，1+Da#i，1，2+Da#i，1，3)X1(D)+(Db#i，1+Db#i，2+Db#i，3)P(D)＝0…(89-i)
于是，参考上述时，本实施方式的代码构成方法中，以下的条件为重要条件。
对于X1(D)的系数赋予以下的条件。
<条件#21-1>
“a#0，1，1％s＝a#1，1，1％s＝a#2，1，1％s＝…＝a#k，1，1％s＝…＝a#s-1，1，1％s＝vp＝1(vp＝1：固定值)(因此，k＝0、1、2、…、s-1。)”
“a#0，1，2％s＝a#1，1，2％s＝a#2，1，2％s＝……＝a#k，1，2％s＝…＝a#s-1，1，2％s＝yp＝1(yp＝1：固定值)(因此，k＝0、1、2、……、s-1。)”
“a#0，1，3％s＝a#1，1，3％s＝a#2，1，3％s＝…＝a#k，1，3％s＝…＝a#s-1，1，3％s＝zp＝1(zp＝1：固定值)(因此，k＝0、1、2、…、s-1。)”
另外，由于X1(D)的系数的时变周期为α，因此以下的条件成立。
<条件#21-2>
在i％α＝j％α(i，j＝0、1、…、s-2、s-1；i≠j)成立时，以下的3个式成立。
a#i，1，1＝a#j，1，1…(90-1)
a#i，1，2＝a#j，1，2…(90-2)
a#i，1，3＝a#j，1，3…(90-3)
同样，对于P(D)的系数赋予以下的条件。
<条件#22-1>
“b#0，1％s＝b#1，1％s＝b#2，1％s＝…＝b#k，1％s＝…＝b#s-1，1％s＝d(d：固定值)(因此，k＝0、1、2、…、s-1。)”
“b#0，2％s＝b#1，2％s＝b#2，2％s＝…＝b#k，2％s＝…＝b#s-1，2％s＝e(e：固定值)(因此，k＝0、1、2、…、s-1。)”
“b#0，3％s＝b#1，3％s＝b#2，3％s＝…＝b#k，3％s＝…＝b#s-1，3％s＝f(f：固定值)(因此，k＝0、1、2、…、s-1。)”
另外，由于P(D)的系数的时变周期为β，因此以下的条件成立。
<条件#22-2>
在i％β＝j％β(i，j＝0、1、…、s-2、s-1；i≠j)成立时，以下的3个式成立。
b#i，1＝b#j，1…(91-1)
b#i，2＝b#j，2…(91-2)
b#i，3＝b#j，3…(91-3)
通过赋予以上的条件，可以增大时变周期，并且削减使用随机数而设定的参数数量，可以获得代码搜索容易的效果。另外，<条件#21-1>及<条件#22-1>并不一定是必要的条件。即，也可以仅将<条件#21-2>及<条件#22-2>作为条件赋予。另外，也可以取代<条件#21-1>及<条件#22-1>而赋予<条件#21-1’>及<条件#22-1’>的条件。
<条件#21-1’>
“a#0，1，1％α＝a#1，1，1％α＝a#2，1，1％α＝…＝a#k，1，1％α＝…＝a#s-1，1，1％α＝vp＝1(vp＝1：固定值)(因此，k＝0、1、2、…、s-1。)”
“a#0，1，2％α＝a#1，1，2％α＝a#2，1，2％α＝…＝a#k，1，2％α＝…＝a#s-1，1，2％α＝yp＝1(yp＝1：固定值)(因此，k＝0、1、2、…、s-1。)”
“a#0，1，3％α＝a#1，1，3％α＝a#2，1，3％α＝…＝a#k，1，3％α＝…＝a#s-1，1，3％α＝zp＝1(zp＝1：固定值)(因此，k＝0、1、2、…、s-1。)”
<条件#22-1’>
“b#0，1％β＝b#1，1％β＝b#2，1％β＝…＝b#k，1％β＝…＝b#s-1，1％β＝d(d：固定值)(因此，k＝0、1、2、…、s-1。)”
“b#0，2％β＝b#1，2％β＝b#2，2％β＝…＝b#k，2％β＝…＝b#s-1，2％β＝e(e：固定值)(因此，k＝0、1、2、…、s-1。)”
“b#0，3％β＝b#1，3％β＝b#2，3％β＝…＝b#k，3％β＝…＝b#s-1，3％β＝f(f：固定值)(因此，k＝0、1、2、…、s-1。)”
其中，将基于时变周期s的编码率1/2的奇偶校验多项式的LDPC-CC的第i(i＝0、1、2、…、s-2、s-1)满足零的奇偶校验多项式以式(89-i)表示，但是在实际利用时，成为以下式表示的满足零的奇偶校验多项式。
(Da#i，1，1+Da#i，1，2+1)X1(D)+(Db#i，1+Db#i，2+1)P(D)＝0…(92-i)
进而，考虑广义的奇偶校验多项式。第i个(i＝0、1、2、…、s-2、s-1)满足零的奇偶校验多项式表示为下式。
即，作为奇偶校验多项式，考虑如式(93-i)，X1(D)、P(D)的项数并不限于3个的情况。于是，参考上述时，本实施方式的代码构成方法中，以下的条件为重要条件。
<条件#23>
在i％α＝j％α(i，j＝0、1、…、s-2、s-1；i≠j)成立时，下式成立。
Ax1，i(D)＝Ax1，j(D)…(94)
<条件#24>
在i％β＝j％β(i，j＝0、1、…、s-2、s-1；i≠j)成立时，下式成立。
Bi(D)＝Bj(D)…(95)
通过赋予以上的条件，可以增大时变周期，并且削减使用随机数而设定的参数数量，可以获得代码搜索容易的效果。此时，为了高效率地增大时变周期，只要α与β是“互质”(coprime)即可。这里，“α与β互质”是指α与β为除了1(及-1)以外不具有共同约数的关系。
此时，时变周期可用α×β表示。但是，即使α与β不是互质的关系，也有可以获得高纠错能力的可能性。另外，若基于实施方式6的记载，则α及β是奇数即可。但是，即使α及β不是奇数，也有可以获得高纠错能力的可能性。
接着，叙述在基于时变周期s、编码率(n-1)/n的奇偶校验多项式的LDPC-CC中，X1(D)的系数的时变周期设为α1、X2(D)的系数的时变周期设为α2、…、Xk(D)的系数的时变周期设为αk(k＝1、2、…、n-2、n-1)、…、Xn-1(D)的系数的时变周期设为αn-1、P(D)的系数的时变周期设为β的LDPC-CC的代码构成方法。此时，成为时变周期s＝LCM(α1，α2，…αn-2，αn-1，β)。即，时变周期s为α1，α2，……αn-2，αn-1，β的最小公倍数。
基于时变周期s的编码率(n-1)/n的奇偶校验多项式的LDPC-CC的第i个(i＝0、1、2、…、s-2、s-1)满足零的奇偶校验多项式为以下式表示的满足零的奇偶校验多项式。
其中，X1(D)、X2(D)、…、Xn-1(D)是信息序列X1、X2、…、Xn-1的多项式表达式(n为2以上的整数)，P(D)为奇偶序列的多项式表达式。
即，考虑X1(D)、X2(D)、…、Xn-2(D)、Xn-1(D)、P(D)的项数不限于3个的情况。于是，参考上述时，本实施方式的代码构成方法中，以下的条件为重要条件。
<条件#25>
在i％αk＝j％αk(i，j＝0、1、……、s-2、s-1；i≠j)成立时，下式成立。
Axk，i(D)＝Axk，j(D)…(97)
其中，k＝1、2、…、n-2、n-1。
<条件#26>
在i％β＝j％β(i，j＝0、1、…、s-2、s-1；i≠j)成立时，下式成立。
Bi(D)＝Bj(D)…(98)
即，本实施方式的编码方法是时变周期s的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的编码方法，包括：供给以式(96-i)表示的第i(i＝0、1、…、s-2、s-1)奇偶校验多项式的步骤；以及通过所述第0至第s-1奇偶校验多项式与输入数据的线形运算，取得LDPC-CC码字的步骤；Xk(D)的系数AXk，i的时变周期是αk(αk是比1大的整数)(k＝1、2、…、n-2、n-1)，P(D)的系数BXk，i的时变周期是β(β是比1大的整数)，所述时变周期s是α1，α2，…αn-2，αn-1，β的最小公倍数，且i％αk＝j％αk(i，j＝0、1、…、s-2、s-1；i≠j)成立时，式(97)成立，i％β＝j％β(i，j＝0、1、…、s-2、s-1；i≠j)成立时，式(98)成立(参照图59)。
通过赋予以上的条件，可以增大时变周期，并且削减使用随机数而设定的参数数量，可以获得代码搜索容易的效果。
此时，为了高效率地增大时变周期，在α1，α2，…，αn-2，αn-1及β是“互质”时，可以增大时变周期。此时，时变周期可用α1×α2×…×αn-2×αn-1×β表示。
但是，即使不是互质的关系，也有可以获得高纠错能力的可能性。另外，若基于实施方式6的记载，则α1，α2，…，αn-2，αn-1及β是奇数即可。但是，即使不是奇数，也有可以获得高纠错能力的可能性。
(实施方式13)
本实施方式中提出，在实施方式12所述的LDPC-CC中，可以构成低电路规模的编码器/解码器的LDPC-CC。
首先，说明具有上述特征的编码率1/2、2/3的代码构成方法。
如实施方式12所述，基于X1(D)的时变周期为α1、P(D)的时变周期为β、时变周期s为LCM(α1，β)、编码率1/2的奇偶校验多项式的LDPC-CC的第i个(i＝0、1、2、…、s-2、s-1)满足零的奇偶校验多项式表示为下式。
于是，若参考实施方式12，则以下的条件成立。
<条件#26>
在i％α1＝j％α1(i，j＝0、1、…、s-2、s-1；i≠j)成立时，下式成立。
Ax1，i(D)＝Ax1，j(D)…(100)
<条件#27>
在i％β＝j％β(i，j＝0、1、……、s-2、s-1；i≠j)成立时，下式成立。
Bi(D)＝Bj(D)…(101)
这里，考虑上述的编码率1/2的LDPC-CC和可以使编码器/解码器的电路共用的编码率2/3的LDPC-CC。基于编码率2/3的时变周期z的奇偶校验多项式的第i(i＝0、1、2、…、z-2、z-1)满足零的奇偶校验多项式表示为下式。
CX1，i(D)X1(D)+CX2，i(D)X2(D)+Ei(D)P(D)＝0…(102-i)
此时，以下记载基于式(99-i)的基于编码率1/2的奇偶校验多项式的LDPC-CC和可以使编码器/解码器的电路共用的编码率2/3的LDPC-CC的条件。
<条件#28>
在式(102-i)的满足零的奇偶校验多项式中，X1(D)的时变周期是α1，并且i％α1＝j％α1(i＝0、1、…、s-2、s-1、j＝0、1、…、z-2、z-1；)成立时，下式成立。
Ax1，i(D)＝Cx1，j(D)…(103)
<条件#29>
在式(102-i)的满足零的奇偶校验多项式中，P(D)的时变周期是β，并且i％β＝j％β(i＝0、1、…、s-2、s-1、j＝0、1、…、z-2、z-1)成立时，下式成立。
Bi(D)＝Ej(D)…(104)
另外，由于在式(102-i)的满足零的奇偶校验多项式中，只要使X2(D)的时变周期为α2即可，因此以下的条件成立。
<条件#30>
在i％α2＝j％α2(i，j＝0、1、…、z-2、z-1；i≠j)成立时，下式成立。
Cx2，i(D)＝Cx2，j(D)…(105)
此时，α2可以为α1或β，α2也可以是与α1及β为互质的关系的自然数。其中，α2是与α1及β为互质的关系的自然数时，具有可以高效率地增大时变周期的特征。另外，若基于实施方式6的记载，则α1、α2及β是奇数即可。但是，即使α1、α2及β不是奇数，也有可以获得高纠错能力的可能性。
另外，时变周期z为LCM(α1，α2，β)，即，为α1，α2，β的最小公倍数。
图60是示意地表示可以使编码器/解码器的电路共用的编码率1/2，2/3的LDPC-CC的奇偶校验多项式的图。
在上述中叙述了编码率1/2的LDPC-CC和可以使编码器/解码器的电路共用的编码率2/3的LDPC-CC。以下叙述，广义上可以使编码率(n-1)/n的LDPC-CC与编码器/解码器的电路共用的编码率(m-1)/m的LDPC-CC(n＜m)的代码构成方法。
基于X1(D)的时变周期为α1、X2(D)的时变周期为α2、…、Xn-1(D)的时变周期为αn-1、P(D)的时变周期为β、时变周期s是LCM(α1，α2，…，αn-1，β)即α1，α2，…，αn-1，β的最小公倍数、(n-1)/n的奇偶校验多项式的LDPC-CC的第i个(i＝0、1、2、…、s-2、s-1)满足零的奇偶校验多项式表示为下式。
于是，若参考实施方式12，则以下的条件成立。
<条件#31>
在i％αk＝j％αk(i，j＝0、1、…、s-2、s-1；i≠j)成立时，下式成立。
Axk，i(D)＝Axk，j(D)…(107)
其中，k＝1、2、…、n-1。
<条件#32>
在i％β＝j％β(i，j＝0、1、…、s-2、s-1；i≠j)成立时，下式成立。
Bi(D)＝Bj(D)…(108)
这里，考虑上述的编码率(n-1)/n的LDPC-CC和可以使编码器/解码器的电路共用的编码率(m-1)/m的LDPC-CC。基于编码率(m-1)/m的时变周期z的奇偶校验多项式的第i个(i＝0、1、2、…、z-2、z-1)满足零的奇偶校验多项式表示为下式。
此时，以下记载以式(106-i)表示的基于编码率(n-1)/n的奇偶校验多项式的LDPC-CC和可以使编码器/解码器的电路共用的编码率(m-1)/m的LDPC-CC的条件。
<条件#33>
在式(109-i)的满足零的奇偶校验多项式中，Xk(D)的时变周期是αk(k＝1、2、……、n-1)，并且i％αk＝j％αk(i＝0、1、……、s-2、s-1；j＝0、1、……、z-2、z-1)成立时，下式成立。
Axk，i(D)＝Cxk，j(D)…(110)
<条件#34>
在式(109-i)的满足零的奇偶校验多项式中，P(D)的时变周期是β，并且i％β＝j％β(i＝0、1、…、s-2、s-1；j＝0、1、…、z-2、z-1)成立时，下式成立。
Bi(D)＝Ej(D)…(111)
另外，在式(109-i)的满足零的奇偶校验多项式中，由于只要使Xh(D)的时变周期为αh(h＝n、n+1、…、m-1)即可，因此以下的条件成立。
<条件#35>
在i％αh＝j％αh(i，j＝0、1、…、z-2、z-1；i≠j)成立时，下式成立。
Cxh，i(D)＝Cxh，j(D)…(112)
此时，αh是自然数即可。α1、α2、…、αn-1，αn、…、αm-1、β全部是互质的关系的自然数时，具有可以高效率地增大时变周期的特征。另外，若基于实施方式6的记载，则α1、α2、…、αn-1、αn、…、αm-1、β是奇数即可。但是，即使不是奇数，也有可以获得高纠错能力的可能性。
另外，时变周期z为LCM(α1，α2，…，αn-1，αn，…，αm-1，β)即α1、α2、…、αn-1、αn、…、αm-1、β的最小公倍数。
下面，叙述在上述中所述的、可以通过低电路规模构成编码器/解码器的对应多种编码率的LDPC-CC的具体编码器/解码器的构成方法。
首先，在本发明的编码器/解码器中，将实现电路的共用化的编码率中最高编码率设为(q-1)/q。例如，发送接收装置对应的编码率为1/2、2/3、3/4、5/6时，对于编码率1/2、2/3、3/4的代码在编码器/解码器中使电路共用，对于编码率5/6不将其作为在编码器/解码器中使电路共用化对象。此时，上述的最高编码率(q-1)/q为3/4。以下，说明生成可以对应多种编码率(r-1)/r(r为2以上q以下的整数)的时变周期z(z是自然数)的LDPC-CC的编码器。
图61是表示一例本实施方式的编码器的主要结构的方框图。另外，图61所示的编码器5800是可以对应编码率1/2、2/3、3/4的编码器。图61的编码器5800主要包括：信息生成单元5801、第1信息运算单元5802-1、第2信息运算单元5802-2、第3信息运算单元5802-3、奇偶校验运算单元5803、加法单元5804、编码率设定单元5805、以及权重控制单元5806。
信息生成单元5801根据由编码率设定单元5805指定的编码率设定时刻k的信息X1，k、信息X2，k、信息X3，k。例如，编码率设定单元5805将编码率设定为1/2时，信息生成单元5801在时刻k的信息X1，k中设定输入信息数据Sj，并在时刻k的信息X2，k及时刻k的信息X3，k中设定0。
另外，编码率2/3时，信息生成单元5801在时刻k的信息X1，k中设定输入信息数据Sj，在时刻k的信息X2，k中设定输入信息数据Sj+1，并在时刻k的信息X3，k中设定0。
另外，编码率3/4时，信息生成单元5801在时刻k的信息X1，k中设定输入信息数据Sj，在时刻k的信息X2，k中设定输入信息数据Sj+1，并在时刻k的信息X3，k中设定输入信息数据Sj+2。
这样，信息生成单元5801根据由编码率设定单元5805设定了的编码率，将输入信息数据设定为时刻k的信息X1，k、信息X2，k、信息X3，k，并将设定后的信息X1，k输出到第1信息运算单元5802-1，将设定后的信息X2，k输出到第2信息运算单元5802-2，并将设定后的信息X3，k输出到第3信息运算单元5802-3。
第1信息运算单元5802-1根据式(106-i)的AX1，i(D)(由于式(110)成立，因此也相当于式(109-i))算出X1(D)。同样，第2信息运算单元5802-2根据式(106-2)的AX2，i(D)(由于式(110)成立，因此也相当于式(109-i))算出X2(D)。同样，第3信息运算单元580-3根据式(109-i)的CX3，i(D)算出X3(D)。
此时，如上述的说明，由于式(109-i)满足<条件#33>、<条件#34>，因此即使切换编码率，也无需变更第1信息运算单元5802-1的结构，另外，同样，无需变更第2信息运算单元5802-2的结构。
因此，在对应多种编码率的情况下，以编码器的电路可共用的编码率中最高编码率的编码器结构为基础，通过上述的操作可以对应其他编码率。即，上述说明了的LDPC-CC具有下述优点，即作为编码器的主要部分的第1信息运算单元5802-1、第2信息运算单元5802-2与编码率无关而可以共用。
图62表示第1信息运算单元5802-1的内部结构。图62的第1信息运算单元5802-1包括：移位寄存器5901-1～5901-M、权重乘法器5902-0～5902-M、以及加法单元5903。
移位寄存器5901-1～5901-M是分别保持X1，i-t(t＝0，…，M-1)的寄存器，且在下一输入进来的定时，将所保持的值送出到右邻的移位寄存器，并保持从左邻的移位寄存器送来的值。
权重乘法器5902-0～5902-M根据从权重控制单元5904输出的控制信号，将h1 (t)的值切换为0或1。
加法单元5903对权重乘法器5902-0～5902-M的输出进行“异或”运算，算出运算结果Y1，k，并将算出的Y1，k输出到图61的加法单元5804。
另外，由于第2信息运算单元5802-2及第3信息运算单元5802-3的内部结构与第1信息运算单元5802-1相同，所以省略说明。第2信息运算单元5802-2与第1信息运算单元5802-1同样地算出运算结果Y2，k，并将算出的Y2，k输出到图61的加法单元5804。第3信息运算单元5802-3与第1信息运算单元5802-1同样地算出运算结果Y3，k，并将算出的Y3，k输出到图61的加法单元5804。
图61的奇偶运算单元5803根据式(106-i)的Bi(D)(由于式(111)成立，所以也相当于式(109-i))算出P(D)。
图63表示图61的奇偶校验运算单元5803的内部结构。图63的奇偶校验运算单元5803包括：移位寄存器6001-1～6001-M、权重乘法器6002-0～6002-M、以及加法单元6003。
移位寄存器6001-1～6001-M分别是保持Pi-t(t＝0，……，M-1)的寄存器，且在下一输入进来的定时，将保持的值送出到右邻的移位寄存器，并保持从左邻的移位寄存器送来的值。
权重乘法器6002-0～6002-M根据从权重控制单元6004输出的控制信号，将h2 (t)的值切换为0或1。
加法单元6003对权重乘法器6002-0～6002-M的输出进行“异或”运算，算出运算结果Zk，并将算出的Zk输出到图61的加法单元5804。
再次返回到图61，加法单元5804进行从第1信息运算单元5802-1、第2信息运算单元5802-2、第3信息运算单元5802-3及奇偶运算单元5803输出的运算结果Y1，k、Y2，k、Y3，k、Zk的“异或”运算，获得时刻k的奇偶Pk并输出。加法单元5804将时刻k的奇偶Pk也输出到奇偶运算单元5803。
编码率设定单元5805设定编码器5800的编码率，并将编码率的信息输出到信息生成单元5801。
权重控制单元5806将保持在权重控制单元5806内的基于式(106-i)及式(109-i)的满足零的奇偶校验多项式的在时刻k的h1 (m)的值输出到第1信息运算单元5802-1、第2信息运算单元5802-2、第3信息运算单元5802-3及奇偶运算单元5803。另外，权重控制单元5806基于保持在权重控制单元5806内的对应于式(106-i)及式(109-i)的满足零的奇偶校验多项式，将在其定时的h2 (m)的值输出到6002-0～6002-M。
另外，图64表示本实施方式的编码器的另外结构例。在图64的编码器中，对于与图61的编码器共用的结构部分附加与图61相同的标号。图64的编码器5800与图61的编码器5800不同之处在于：编码率设定单元5805将编码率的信息输出到第1信息运算单元5802-1、第2信息运算单元5802-2、第3信息运算单元5802-3及奇偶运算单元5803。
第2信息运算单元5802-2在编码率为1/2情况下，不进行运算处理，而将0作为运算结果Y2，k输出到加法单元5804。另外，第3信息运算单元5802-3在编码率为1/2或是2/3的情况下，不进行运算处理，而将0作为运算结果Y3，k输出到加法单元5804。
另外，在图61的编码器5800中，信息生成单元5801根据编码率，将时刻i的信息X2，i、信息X3，i设定为0，与此相对，由于在图64的编码器5800中，第2信息运算单元5802-2及第3信息运算单元5802-3根据编码率，停止运算处理，而输出0作为运算结果Y2，k、Y3，k，所以获得的运算结果与图61的编码器5800相同。
这样，在图64的编码器5800中，第2信息运算单元5802-2和第3信息运算单元5802-3根据编码率，停止运算处理，所以与图61的编码器5800相比，可以降低运算处理。
如以上的具体例，对于使用式(106-i)及式(109-i)而说明了的编码率(n-1)/n的LDPC-CC和可以使编码器/解码器的电路共用的编码率(m-1)/m的LDPC-CC(n＜m)的代码，准备编码率大的编码率(m-1)/m的LDPC-CC的编码器，在编码率(n-1)/n时，将与Xk(D)(其中，k＝n、n+1、……、m-1)有关的运算的输出设为零，通过求出编码率(n-1)/n时的奇偶，从而可以共用编码器的电路。
接着，详细说明本实施方式所述的LDPC-CC的解码器的电路的共用方法。
图65是表示本实施方式的解码器的主要结构的方框图。另外，图65所示的解码器6100是可以对应编码率1/2、2/3、3/4的解码器。图65的解码器6100主要包括：对数似然比设定单元6101、以及矩阵处理运算单元6102。
对数似然比设定单元6101输入由未图示的对数似然比运算单元计算出的接收对数似然比和编码率，并根据编码率，将已知的对数似然比插入到接收对数似然比中。
例如，编码率为1/2时，由于编码器5800相当于发送“0”作为X2，k、X3，k，因此，对数似然比设定单元6101插入对应于已知比特“0”的固定对数似然比作为X2，k、X3，k的对数似然比，并将插入后的对数似然比输出到矩阵处理运算单元6102。以下，使用图66进行说明。
如图66所示，编码率1/2时，对数似然比设定单元6101将对应于时刻k的X1，k及Pk的接收对数似然比LLRX1，k，LLRPk作为输入。因此，对数似然比设定单元6101插入对应于X2，k，X3，k的接收对数似然比LLRX2，k，LLR3，k。在图66中，以虚线圆圈包围的接收对数似然比表示由对数似然比设定单元6101插入的接收对数似然比LLRX2，k，LLR3，k。对数似然比设定单元6101插入固定值的对数似然比作为接收对数似然比LLRX2，k，LLR3，k。
另外，在编码率为2/3时，由于编码器5800相当于发送“0”作为X3，k，因此，对数似然比设定单元6101插入对应于已知比特“0”的固定的对数似然比作为X3，k的对数似然比，并将插入后的对数似然比输出到矩阵处理运算单元6102。以下，使用图67进行说明。
如图67所示，编码率2/3时，对数似然比设定单元6101将对应于X1，k，X2，k及Pk的接收对数似然比LLRX1，k，LLRX2，k，LLRPk作为输入。因此，对数似然比设定单元6101插入对应于X3，k的接收对数似然比LLR3，k。在图67中，以虚线圆圈包围的接收对数似然比表示由对数似然比设定单元6101插入的接收对数似然比LLR3，k。对数似然比设定单元6101插入固定值的对数似然比作为接收对数似然比LLR3，k。
图65的矩阵处理运算单元6102包括：存储单元6103、行处理运算单元6104、以及列处理运算单元6105。
存储单元6103保持接收对数似然比、通过进行行处理所得的外部值αmn、以及通过进行列处理所得的预先值βmn。
行处理运算单元6104保持编码器5800支持的编码率中最大编码率3/4的LDPC-CC的奇偶校验矩阵H的行方向的权重图案。行处理运算单元6104根据该行方向的权重图案，从存储单元6103中读取必要的预先值βmn，进行行处理运算。
在行处理运算中，行处理运算单元6104使用预先值βmn，进行单一奇偶校验码的解码，求外部值αmn。
说明第m行处理。其中，将2维M×N矩阵H＝{Hmn}作为解码对象的LDPC码的校验矩阵。对于满足Hmn＝1的全部的组(m，n)，利用以下的更新式来更新外部值αmn。
其中，Φ(x)被称为Gallager(加拉格)的f函数，通过下式来定义。
列处理运算单元6105保持编码器5800支持的编码率中最大编码率3/4的LDPC-CC的校验矩阵H的列方向的权重图案。列处理运算单元6105根据该列方向的权重图案，从存储单元321中读取必要的外部值αmn，求预先值βmn。
在列处理运算中，列处理运算单元6105使用输入对数似然比λn和外部值αmn，通过重复解码，求预先值βmn。
说明第m列处理。
对满足Hmn＝1的全部的组(m，n)，利用以下的更新式来更新βmn。但是，初始的运算中设为αmn＝0进行计算。
解码器6100通过将上述的行处理与列处理重复规定的次数，从而获得事后对数似然比。
如上所述，本实施方式是将可以对应的编码率中最高的编码率设为(m-1)/m，编码率设定单元5805将编码率设定为(n-1)/n时，信息生成单元5801将从信息Xn，k至信息Xm-1，k为止的信息设定为零。
例如，对应的编码率为1/2、2/3、3/4时(m＝4)，第1信息运算单元5802-1将时刻k的信息X1，k作为输入，算出X1(D)项。另外，第2信息运算单元5802-2将时刻k的信息X2，k作为输入，算出X2(D)项。另外，第3信息运算单元5802-3输入时刻k的信息X3，k，算出X3(D)项。
另外，奇偶运算单元5803将时刻k-1的奇偶Pk-1作为输入，算出P(D)项。另外，加法单元5804获得第1信息运算单元5802-1、第2信息运算单元5802-2、第3信息运算单元5802-3的运算结果及奇偶运算单元5803的运算结果的“异或”作为时刻k的奇偶Pk。
根据该结构，即使在生成对应不同的编码率的LDPC-CC时，也可以共用本说明中的信息运算单元的结构，所以能够提供以低运算规模可对应多种编码率的LDPC-CC的编码器和解码器。
另外，通过在与可以共用编码器/解码器的电路的编码率中的最大编码率对应的解码器的结构中增设对数似然比设定单元6101，由此可以对应多种编码率进行解码。另外，对数似然比设定单元6101根据编码率，将对应于时刻k的从信息Xn，k至信息Xm-1，k为止的信息的对数似然比设定为既定值。
另外，在以上的说明中说明了编码器5800支持的最大编码率为3/4的情况，但支持的最大编码率不限于此，即使在支持编码率(m-1)/m(m是5以上的整数)的情况下也可以适用(当然，最大编码率也可以为2/3。)。在该情况下，只要编码器5800采用具备第1～第(m-1)信息运算单元的结构，加法单元5804获得第1～第(m-1)信息运算单元的运算结果及奇偶运算单元5803的运算结果的“异或”作为时刻k的奇偶Pk即可。
另外，发送接收装置(编码器/解码器)支持的编码率全部是基于上述的方法的代码时，通过具有支持的编码率中最高编码率的编码器/解码器，从而可以对应多种编码率的编码、解码，此时，削减运算规模的效果非常大。
另外，在上述的说明中，作为解码方式的例子，以sum-product(和积)解码为例进行了说明，但解码方法并不限于此，若使用非专利文献4～非专利文献6所示的、例如使用min-sum(最小和)解码、Normalized(正则化)BP(Belief Propagation，置信传播)解码、Shuffled BP解码、Offset BP解码等的、message-passing(讯息传递)算法的解码方法(BP解码)，则可以同样进行。
接着，说明将本发明适用于根据通信状况自适应地切换编码率的通信装置时的形态。另外，以下，以将本发明适用于无线通信装置的情况为例进行说明，但本发明并不限于此，也可以适用于电力线通信(PLC：Power Line Communication)装置、可见光通信装置或光通信装置。
图68表示自适应地切换编码率的通信装置6200的结构。图68的通信装置6200的编码率决定单元6203将从通信对方的通信装置发送的接收信号(例如，由通信对方发送的反馈信息)作为输入，并对接收信号进行接收处理等。另外，编码率决定单元6203(例如从反馈信息)获得与通信对方的通信装置之间的通信状况的信息，例如比特差错率、分组差错率、帧差错率、接收电场强度等的信息，并基于与通信对方的通信装置之间的通信状况的信息，决定编码率和调制方式。
另外，编码率决定单元6203将决定了的编码率及调制方式作为控制信号，而输出到编码器6201及调制单元6202。但是，不需要基于来自通信对象的反馈信息来决定编码率。
编码率决定单元6203使用例如图69所示的发送格式，使编码率的信息包含在控制信息码元(symbol)中，由此将编码器6201使用的编码率通知给通信对方的通信装置。但是，虽然在图69中未图示，但包含通信对方用于解调或信道估计所需的、例如已知信号(前置码(preamble)、导频码(pilot symbol)、参考码元等)。
这样，编码率决定单元6203接收通信对象的通信装置6300(参照图70)发送了的调制信号，基于其通信状况决定发送的调制信号的编码率，由此自适应地切换编码率。编码器6201基于通过控制信号指定了的编码率，以上述的步骤进行LDPC-CC编码。调制单元6202使用通过控制信号指定了的调制方式调制编码后的序列。
图70表示与通信装置6200进行通信的通信对象的通信装置的结构例。图70的通信装置6300的控制信息生成单元6304从包含在基带信号中的控制信息码元中提取控制信息。控制信息符号中包含编码率的信息。控制信息生成单元6304将提取的编码率的信息作为控制信号输出到对数似然比生成单元6302及解码器6303。
接收单元6301通过对与从通信装置6200发送的调制信号对应的接收信号进行变频、正交解调等的处理，获得基带信号，并将基带信号输出到对数似然比生成单元6302。另外，接收单元6301使用基带信号中包含的已知信号，估计通信装置6200和通信装置6300之间的(例如，无线)传送路径上的信道变动，将估计的信道估计信号输出到对数似然比生成单元6302。
另外，接收单元6301使用基带信号中包含的已知信号，估计通信装置6200和通信装置6300之间的(例如，无线)传送路径上的信道变动，生成并输出可以判断传输路径的状况的反馈信息(信道变动本身，例如，信道状态信息(Channel State Information)是其一个例子)。该反馈信息通过未图示的发送装置，作为控制信息的一部分而发送到通信对象(通信装置6200)。对数似然比生成单元6302使用基带信号，求各发送序列的对数似然比，并将获得的对数似然比输出到解码器6303。
解码器6303如上述地根据控制信号表示的编码率(s-1)/s，将对应于时刻k的从信息Xs，k至信息Xm-1，k为止的信息的对数似然比设定为既定值，使用与在解码器6303中进行电路共用的编码率中的、最大编码率对应的LDPC-CC的奇偶校验矩阵进行BP解码。
这样，可以根据通信状况而自适应地变更适用了本发明的通信装置6200和通信对方的通信装置6300的编码率。
另外，编码率的变更方法并不限于此，也可以使通信对象的通信装置6300具备编码率决定单元6203，来指定希望的编码率。另外，通信装置6200也可以从通信装置6300发送的调制信号估计传输路径的变动，决定编码率。此时，不需要上述的反馈信息。
本发明的编码方法的一种形态，是使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式，进行时变周期q的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的编码方法，所述时变周期q是比3大的质数，将信息序列作为输入，使用式(116)作为第g(g＝0、1、…、q-1)满足0的所述奇偶校验多项式，对所述信息序列进行编码。
在式(116)中，“％”表示模数，各系数对k＝1、2、…、n-1满足
“a#0，k，1％q＝a#1，k，1％q＝a#2，k，1％q＝a#3，k，1％q＝…＝a#g，k，1％q＝…＝a#q-2，k，1％q＝a#q-1，k，1％q＝vP＝k(vP＝k：固定值)”
“b#0，1％q＝b#1，1％q＝b#2，1％q＝b#3，1％q＝…＝b#g，1％q＝…＝b#q-2，1％q＝b#q-1，1％q＝w(w：固定值)”
“a#0，k，2％q＝a#1，k，2％q＝a#2，k，2％q＝a#3，k，2％q＝…＝a#g，k，2％q＝…＝a#q-2，k，2％q＝a#q-1，k，2％q＝yP＝k(yP＝k：固定值)”
“b#0，2％q＝b#1，2％q＝b#2，2％q＝b#3，2％q＝…＝b#g，2％q＝…＝b#q-2，2％q＝b#q-1，2％q＝z(z：固定值)”
“a#0，k，3％q＝a#1，k，3％q＝a#2，k，3％q＝a#3，k，3％q＝……＝a#g，k，3％q＝…＝a#q-2，k，3％q＝a#q-1，k，3％q＝sP＝k(sP＝k：固定值)”
另外，在式(116)中，a#g，k，1、a#g，k，2、a#g，k，3为1以上的自然数，且a#g，k，1≠a#g，k，2、a#g，k，1≠a#g，k，3、a#g，k，2≠a#g，k，3成立，另外，b#g，1、b#g，2为1以上的自然数，且b#g，1≠b#g，2成立，
另外，在式(116)中，vP＝k、yP＝k为1以上的自然数。
本发明的编码方法的一种形态，是使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式，进行时变周期q的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的编码方法，所述时变周期q是比3大的质数，将信息序列作为输入，使用在以式(117)表示的第g(g＝0、1、…、q-1)满足0的奇偶校验多项式中、对于k＝1、2、…、n-1满足
“a#0，k，1％q＝a#1，k，1％q＝a#2，k，1％q＝a#3，k，1％q＝……＝a#g，k，1％q＝…＝a#q-2，k，1％q＝a#q-1，k，1％q＝vp＝k(vp＝k：固定值)”、
“b#0，1％q＝b#1，1％q＝b#2，1％q＝b#3，1％q＝…＝b#g，1％q＝…＝b#q-2，1％q＝b#q-1，1％q＝w(w：固定值)”、
“a#0，k，2％q＝a#1，k，2％q＝a#2，k，2％q＝a#3，k，2％q＝…＝a#g，k，2％q＝…＝a#q-2，k，2％q＝a#q-1，k，2％q＝yp＝k(yp＝k：固定值)”、
“b#0，2％q＝b#1，2％q＝b#2，2％q＝b#3，2％q＝…＝b#g，2％q＝…＝b#q-2，2％q＝b#q-1，2％q＝z(z：固定值)”、
以及
“a#0，k，3％q＝a#1，k，3％q＝a#2，k，3％q＝a#3，k，3％q＝…＝a#g，k，3％q＝…＝a#q-2，k，3％q＝a#q-1，k，3％q＝sp＝k(sp＝k：固定值)”
的奇偶校验多项式，对所述信息序列进行编码。
本发明的编码器的一种形态是使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式进行时变周期q的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-CheckConvolutional Codes)的编码器，所述时变周期q是比3大的质数，所述编码器包括：生成单元，输入时刻i的信息比特Xr[i](r＝1，2，…，n-1)，使用将与式(116)表示的第g(g＝0、1、…、n-1)满足0的所述奇偶校验多项式等价的式作为式(118)，在i％q＝k时，将k代入式(118)的g中所得的式，生成时刻i的奇偶校验比特P[i]；以及输出单元，输出所述奇偶校验比特P[i]。
本发明的解码方法的一种形态是将在使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式进行时变周期q(比3大的质数)的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的上述编码方法中，使用式(116)作为第g(g＝0、1、…、q-1)满足0的所述奇偶校验多项式编码所得的编码信息序列进行解码的解码方法，将所述编码信息序列作为输入，基于使用第g满足0的所述奇偶校验多项式的式(116)生成的奇偶校验矩阵，利用置信传播(BP：Belief Propagation)对所述编码信息序列进行解码。
本发明的解码器的一种形态是将在使用编码率(n-1)/n(n是2以上的整数)的奇偶校验多项式进行时变周期q(比3大的质数)的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的上述编码方法中，使用式(116)作为第g(g＝0、1、q-1)满足0的所述奇偶校验多项式编码所得的编码信息序列进行解码的解码器，该解码器包括：解码单元，将所述编码信息序列作为输入，基于使用第g满足0的所述奇偶校验多项式的式(116)生成的奇偶校验矩阵，利用置信传播(BP：Belief Propagation)对所述编码信息序列进行解码。
本发明的编码方法的一种形态，是时变周期s的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的编码方法，该编码方法包括：供给以式(98-i)表示的第i(i＝0、1、…、s-2、s-1)奇偶校验多项式的步骤；以及通过所述第0至第s-1奇偶校验多项式与输入数据的线形运算，而取得LDPC-CC码字的步骤，Xk(D)的系数AXk，i的时变周期是αk(αk是比1大的整数)(k＝1、2、…、n-2、n-1)，P(D)的系数BXk，i的时变周期是β(β是比1大的整数)，所述时变周期s是α1，α2，…αn-2，αn-1，β的最小公倍数，i％αk＝j％αk(i，j＝0、1、…、s-2、s-1；i≠j)成立时，式(97)成立，i％β＝j％β(i，j＝0、1、…、s-2、s-1；i≠j)成立时，式(98)成立。
本发明的编码方法的一种形态，是在上述编码方法中，所述时变周期α1、α2、…、αn-1、及β是互质的关系。
本发明的编码器的一种形态，是低密度奇偶校验卷积码(LDPC-CC：Low-DensityParity-Check Convolutional Codes)的编码器，该编码器包括：奇偶计算单元，通过上述编码方法求奇偶序列。
本发明的解码方法的一种形态，是将在进行时变周期s的低密度奇偶校验卷积(LDPC-CC：Low-Density Parity-Check Convolutional Codes)编码的上述编码方法中，使用式(98-i)作为第i(i＝0、1、…、s-1)满足0的所述奇偶校验多项式编码所得的编码信息序列进行解码的解码方法，将所述编码信息序列作为输入，基于使用第i满足0的所述奇偶校验多项式的式(98-i)生成的奇偶校验矩阵，利用置信传播(BP：Belief Propagation)，将所述编码信息序列进行解码。
本发明的解码器的一种形态，是利用置信传播(BP：Belief Propagation)将低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)进行解码的解码器，该解码器包括：行处理运算单元，使用与上述编码器使用的奇偶校验多项式对应的校验矩阵进行行处理运算；列处理运算单元，使用所述校验矩阵进行列处理运算；以及判定单元，使用所述行处理运算单元及所述列处理运算单元的运算结果估计码字。
本发明的编码方法的一种形态，是从基于以式(119)表示的编码率1/2、时变周期h的第g(g＝0、1、…、h-1)奇偶校验多项式所定义的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)，生成编码率1/3的时变周期h的低密度奇偶校验卷积码的编码方法，该编码方法包括：在由使用了所述编码率1/2、所述时变周期h的低密度奇偶校验卷积码的编码输出即信息及奇偶校验比特构成的数据序列中，从所述信息的比特序列中选择Z比特的信息Xj(时刻j是包含时刻j1至时刻j2的时刻，且j1及j2均为偶数或均为奇数，且Z＝(j2-j1)/2)的步骤；在选择出的所述Z比特的信息Xj中插入已知信息的步骤；以及从包含所述已知信息的所述信息求所述奇偶校验比特的步骤；所述选择的步骤为基于将从所述j1至所述j2为止包含的全部所述j除以h时获得的h种类的余数中，各余数的个数选择所述Z比特的信息Xj。
(Da#g，1，1+Da#g，1，2+1)X(D)+(Db#g，1+Db#g，2+1P(D)＝0…(119)
在式(119)中，X(D)是信息X的多项式表达式，P(D)是奇偶的多项式表达式。而且，设a#g，1，1、a#g，1，2为1以上的自然数并且a#g，1，1≠a#g，1，2成立。而且，设b#g，1、b#g，2为1以上的自然数并且b#g，1≠b#g，2成立(g＝0、1、2、…、h-2、h-1)。
另外，在式(119)中，设为满足以下的<条件#17>。其中，“C％D”表示“C除以D所得的余数”。
<条件#17>
“a#0，1，1％h＝a#1，1，1％h＝a#2，1，1％h＝a#3，1，1％h＝…＝a#g，1，1％h＝…＝a#h-2，1，1％h＝a#h-1，1，1％h＝vP＝1(vP＝1：固定值)”
“b#0，1％h＝b#1，1％h＝b#2，1％h＝b#3，1％h＝…＝b#g，1％h＝…＝b#h-2，1％h＝b#h-1，1％h＝w(w：固定值)”
“a#0，1，2％h＝a#1，1，2％h＝a#2，1，2％h＝a#3，1，2％h＝…＝a#g，1，2％h＝…＝a#h-2，1，2％h＝a#h-1，1，2％h＝yP＝1(yP＝1：固定值)”
“b#0，2％h＝b#1，2％h＝b#2，2％h＝b#3，2％h＝…＝b#g，2％h＝…＝b#h-2，2％h＝b#h-1，2％h＝z(z：固定值)”
本发明的编码方法的一种形态，是所述时刻j1是时刻2hi，所述时刻j2是时刻2h(i+k-1)+2h-1，所述Z比特是hk比特，
所述选择的步骤从信息X2hi、X2hi+1、X2hi+2、…、X2hi+2h-1、…、X2h(i+k-1)、X2h(i+k-1)+1、X2h(i+k-1)+2、…、X2h(i+k-1)+2h-1的2×h×k比特中选择所述Z比特的信息Xj，以满足在将从所述时刻j1至所述时刻j2中包含的全部所述时刻j除以h时的余数中，“余数为(0+γ)mod h的个数(其中，个数不为0。)”和“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下、“余数为(0+γ)mod h的个数(其中，个数不为0)”与“余数为(yp＝1+γ)mod h(其中，个数不为0。)的个数的差为1以下，“余数为(vp＝1+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝1+γ)mod h(其中，个数不为0。)”的个数的差为1以下的条件的γ至少存在一个的方式，选择所述Z比特的信息Xj。
本发明的编码方法的一种形态是，对于不满足所述条件的γ而言，“余数为(0+γ)mod h的个数”、“余数为(vp＝1+γ)mod h的个数”、“余数为(yp＝1+γ)mod h的个数”为零。
本发明的解码方法的一种形态是，将在进行时变周期h的低密度奇偶校验卷积(LDPC-CC：Low-Density Parity-Check Convolutional Codes)编码的记载于本发明的编码方法中，使用式(119)作为第g(i＝0、1、……、h-1)满足0的所述奇偶校验多项式编码所得的编码信息序列进行解码的解码方法，将所述编码信息序列作为输入，基于使用第g满足0的所述奇偶校验多项式的式(119)而生成的奇偶校验矩阵，利用置信传播(BP：BeliefPropagation)，将所述编码信息序列进行解码。
本发明的编码器的一种形态是，从卷积码生成低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的编码器，包括通过上述编码方法求奇偶的计算单元。
本发明的解码器的一种形态是，利用置信传播(BP：Belief Propagation)将低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)进行解码的解码器，该解码器包括：行处理运算单元，使用与上述编码器使用的奇偶校验多项式对应的校验矩阵进行行处理运算；列处理运算单元，使用所述校验矩阵进行列处理运算；以及判定单元，使用所述行处理运算单元及所述列处理运算单元的运算结果估计码字。
本发明的编码方法的一种形态是，从基于以式(120-g)表示的编码率(n-1)/n、时变周期h的第g(g＝0、1、…、h-1)奇偶校验多项式所定义的低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)，生成比编码率(n-1)/n小的编码率的时变周期h的低密度奇偶校验卷积码的编码方法，该编码方法包括：在由使用了所述编码率(n-1)/n、所述时变周期h的低密度奇偶校验卷积码的编码输出即信息及奇偶校验比特构成的数据序列中，从所述信息的比特序列中选择Z比特的信息Xf，j(f＝1、2、3、…、n-1，j是时刻)的步骤；在选择出的所述信息Xf，j中插入已知信息的步骤；以及从包含所述已知信息的所述信息求所述奇偶校验比特的步骤；所述选择的步骤基于对全部时刻j除以h时的余数及取该余数的所述时刻j的个数，选择所述信息Xf，j。
在式(120-g)中，XP(D)是信息X的多项式表达式，P(D)是奇偶的多项式表达式(P＝1、2、…、n-1)。而且，设a#g，P，1、a#g，P，2为1以上的自然数且a#g，P，1≠a#g，P，2、成立。而且，设b#g，1、b#g，2为1以上的自然数且b#g，1≠b#g，2成立(g＝0、1、2、…、h-2、h-1；P＝1、2、…、n-1)。
另外，在式(120-g)中，设为满足以下的<条件#18-1>、<条件#18-2>。其中，“C％D”表示“C除以D所得的余数”。
<条件#18-1>
“a#0，k，1％h＝a#1，k，1％h＝a#2，k，1％h＝a#3，k，1％h＝…＝a#g，k，1％h＝…＝a#h-2，k，1％h＝a#h-1，k，1％h＝vP＝k(vP＝k：固定值)
(k＝1、2、…、n-1)”
以及
“b#0，1％h＝b#1，1％h＝b#2，1％h＝b#3，1％h＝…＝b#g，1％h＝…＝b#h-2，1％h＝b#h-1，1％h＝w(w：固定值)”
<条件#18-2>
“a#0，k，2％h＝a#1，k，2％h＝a#2，k，2％h＝a#3，k，2％h＝…＝a#g，k，2％h＝…＝a#h-2，k，2％h＝a#h-1，k，2％h＝yP＝k(yP＝k：固定值)
(k＝1、2、…、n-1)”
以及
“b#0，2％h＝b#1，2％h＝b#2，2％h＝b#3，2％h＝…＝b#g，2％h＝…＝b#h-2，2％h＝b#h-1，2％h＝z(z：固定值)”
本发明的编码方法的一种形态是，在上述编码方法中，所述时刻j是取hi～h(i+k-1)+h-1中的任一值的时刻，所述选择的步骤从信息X1，hi、X2，hi、…、Xn-1，hi、…、X1，h(i+k-1)+h-1、X2，h(i+k-1)+h-1、…、Xn-1，h(i+k-1)+h-1的h×(n-1)×k比特中选择所述Z比特的所述信息Xf，j，以在对所述全部时刻j除以h时的余数中，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下、“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下，“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下(f＝1、2、3、…、n-1)的γ至少存在一个的方式选择所述信息Xf，j。
本发明的编码方法的一种形态是，在上述编码方法中，所述时刻j取0～v中的任一个值，所述选择的步骤从信息X1，0、X2，0、…、Xn-1，0、…、X1，v、X2，v、…、Xn-1，v的比特序列中选择所述Z比特的所述信息Xf，j，以在对所述全部时刻j除以h时的余数中，“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下、“余数为(0+γ)mod h的个数(其中，个数不为0。)”与“余数为(yp＝f+γ)modh(其中，个数不为0。)”的个数的差为1以下、“余数为(vp＝f+γ)mod h(其中，个数不为0。)”的个数与“余数为(yp＝f+γ)mod h(其中，个数不为0。)”的个数的差为1以下(f＝1、2、3、…、n-1)的γ至少存在一个的方式选择所述信息Xf，j。
本发明的解码方法的一种形态是，将在进行时变周期h的低密度奇偶校验卷积(LDPC-CC：Low-Density Parity-Check Convolutional Codes)编码的上述编码方法中使用式(120-g)作为第g(i＝0、1、……、h-1)满足0的所述奇偶校验多项式编码所得的编码信息序列进行解码的解码方法，将所述编码信息序列作为输入，基于使用第g满足0的所述奇偶校验多项式的式(120-g)生成的奇偶校验矩阵，利用置信传播(BP：BeliefPropagation)，将所述编码信息序列进行解码。
本发明的编码器的一种形态是，从卷积码生成低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)的编码器，包括通过上述编码方法求奇偶的计算单元。
本发明的解码器的一种形态是，利用置信传播(BP：Belief Propagation)将低密度奇偶校验卷积码(LDPC-CC：Low-Density Parity-Check Convolutional Codes)进行解码的解码器，该解码器包括：行处理运算单元，使用与上述编码器使用的奇偶校验多项式对应的校验矩阵进行行处理运算；列处理运算单元，使用所述校验矩阵进行列处理运算；以及判定单元，使用所述行处理运算单元及所述列处理运算单元的运算结果估计码字。
本发明不限定于上述全部的实施方式，可作各种变更而实施。例如，上述实施方式主要说明了实现编码器的情况，但并不限于此，即使在以通信装置实现情况下，也可以适用。(也可以通过LSI(：大规模集成(Large Scale Integration))构成。)。)
另外，也可以通过软体进行该编码方法和解码方法。例如，也可以将进行上述编码方法和通信方法的程序预先存储到ROM(Read Only Memory，只读存储器)中，并通过CPU(Central Processor Unit，中央处理器)使该程序动作。
另外，也可以将执行上述编码方法的程序存储在计算机可读取的存储介质中，将存储在存储介质的程序记录在计算机的RAM(随机存取存储器(Random Access Memory))中，使计算机按照该程序动作。
另外，本发明并不限于无线通信，不言而喻，对电力线通信(PLC：Power LineCommunication)、可见光通信和光通信也极为有用。
另外，本说明书中是记载为“时变周期”，但其为时变LDPC-CC形成的周期。
本发明的实施例提供了一种编码方法，使用编码率(n-1)/n的奇偶校验多项式，进行时变周期q的低密度奇偶校验卷积编码，其中，n为2以上的整数，所述时变周期q是比3大的质数，将信息序列作为输入，使用式(1)作为第g满足0的所述奇偶校验多项式，对所述信息序列进行编码，其中，g＝0、1、…、q-1，
在式(1)中，“％”表示模数，各系数对k＝1、2、…、n1满足
“a#0，k，1％q＝a#1，k，1％q＝a#2，k，1％q＝a#3，k，1％q＝…＝a#g，k，1％q＝…＝a#q-2，k，1％q＝a#q-1，k，1％q＝VP＝k(VP＝k：固定值)”
“b#0，1％q＝b#1，1％q＝b#2，1％q＝b#3，1％q＝…＝b#g，1％q＝…＝b#q-2，1％q＝b#q-1，1％q＝w(w：固定值)”
“a#0，k，2％q＝a#1，k，2％q＝a#2，k，2％q＝a#3，k，2％q＝…＝a#g，k，2％q＝…＝a#q-2k，2％q＝a#q-1k，2％q＝yP＝k(yP＝k：固定值)”
“b#0，2％q＝b#1，2％q＝b#2，2％q＝b#3，2％q＝…＝b#g，2％q＝…＝b#q-2，2％q＝b#q-1，2％q＝z(z：固定值)”
“a#0，k，3％q＝a#1，k，3％q＝a#2，k，3％q＝a#3，k，3％q＝…＝a#g，k，3％q＝…＝a#q-2，k，3％q＝a#q-1，k，3％q＝sP＝k(sP＝k：固定值)”
另外，在式(1)中，a#g，k，1、a#g，k，2、a#g，k，3为1以上的自然数，且a#g，k，1≠a#g，k，2、a#g，k，1≠a#g，k，3、a#g，k，2≠a#g，k，3成立，另外，b#g，1、b#g，2为1以上的自然数，且b#g，1≠b#g，2成立，
另外，在式(1)中，VP＝k、yP＝k为1以上的自然数。
根据本发明的实施例的编码方法，a#g，k，3＝0。
根据本发明的实施例的编码方法，存在式(2-1)及式(2-2)成立的i，j(i≠j)，或者，存在式(2-3)及式(2-4)成立的i，
(VP＝i，yP＝i)≠(VP＝j，yP＝j)…(2-1)
(VP＝i，yP＝i)≠(yP＝j，VP＝j)…(2-2)
(VP＝i，yP＝i)≠(w，z)…(2-3)
(VP＝i，yP＝i)≠(z，w)…(2-4)
其中，i＝1，2，…，n-1、j＝1，2，…，n-1及i≠j。
本发明的实施例还提供了一种编码方法，使用编码率(n-1)/n的奇偶校验多项式，进行时变周期q的低密度奇偶校验卷积编码，其中，n为2以上的整数，所述时变周期q是比3大的质数，将信息序列作为输入，使用在以式(3)表示的第g满足0的奇偶校验多项式中、对于k＝1、2、…、n-1满足
“a#0，k，1％q＝a#1，k，1％q＝a#2，k，1％q＝a#3，k，1％q＝…＝a#g，k，x％q＝…＝a#q-2，k，1％q＝a#q-1，k，1％q＝VP＝k(VP＝k：固定值)”、
“b#0，1％q＝b#1，1％q＝b#2，1％q＝b#3，1％q＝…＝b#g，1％q＝…＝b#q-2，1％q＝b#q-1，1％q＝w(w：固定值)”、
“a#0，k，2％q＝a#1，k，2％q＝a#2，k，2％q＝a#3，k，2％q＝…＝a#g，k，2％q＝…＝a#q-2，k，2％q＝a#q-1，k，2％q＝yP＝k(yP＝k：固定值)”、
“b#0，2％q＝b#1，2％q＝b#2，2％q＝b#3，2％q＝…＝b#g，2％q＝…＝b#q-2，2％q＝b#q-1，2％q＝z(z：固定值)”、以及、
“a#0，k，3％q＝a#1，k，3％q＝a#2，k，3％q＝a#3，k，3％q＝…＝a#g，k，3％q＝…＝a#q-2，k，3％q＝a#q-1，k，3％q＝sP＝k(sP＝k：固定值)”的奇偶校验多项式，对所述信息序列进行编码，其中，g＝0、1、…、q-1，
根据本发明的实施例的编码方法，a#g，k，3＝0。
根据本发明的实施例的编码方法，存在式(4-1)及式(4-2)成立的i，j(i≠j)，或者，存在式(4-3)及式(4-4)成立的i，
(VP＝i，yP＝i)≠(VP＝j，yP＝j)…(4-1)
(VP＝i，yP＝i)≠(yP＝j，VP＝j)…(4-2)
(VP＝i，yP＝i)≠(w，z)…(4-3)
(VP＝i，yP＝i)≠(z，w)…(4-4)
其中，i＝1，2，…，n-1、j＝1，2，…，n-1及i≠j。
本发明的实施例还提供了一种编码器，使用编码率(n-1)/n的奇偶校验多项式，进行时变周期q的低密度奇偶校验卷积编码，其中，n为2以上的整数，所述时变周期q是比3大的质数，所述编码器包括：
生成单元，将时刻i的信息比特Xr[i]作为输入，并使用将与式(1)表示的第g满足0的所述奇偶校验多项式等价的式作为式(5)，在i％q＝k时，将k代入式(5)的g所得的式，生成时刻i的奇偶校验比特P[i]，其中，r＝1，2，…，n-1，g＝0、1、…、q-1；以及输出单元，输出所述奇偶校验位元P[i]，
其中，表示“异或”，另外g＝0、1、…、q-1。
根据本发明的实施例的编码器，a#g，k，3＝0。
根据本发明的实施例的编码器，存在式(2-1)及式(2-2)成立的i，j(i≠j)，或者，存在式(2-3)及式(2-4)成立的i。
本发明的实施例还提供了一种解码方法，将在使用编码率(n-1)/n的奇偶校验多项式进行时变周期q的低密度奇偶校验卷积编码的本发明的编码方法中，使用式(1)作为第g满足0的所述奇偶校验多项式编码所得的编码信息序列进行解码，其中，n为2以上的整数，q是比3大的质数，g＝0、1、…、q-1，将所述编码信息序列作为输入，基于使用第g满足0的所述奇偶校验多项式的式(1)生成的奇偶校验矩阵，利用置信传播，对所述编码信息序列进行解码。
根据本发明的实施例的解码方法，a#g，k，3＝0。
根据本发明的实施例的解码方法，存在式(1-1)及式(1-2)成立的i，j(i≠j)，或者，存在式(1-3)及式(1-4)成立的i。
本发明的实施例还提供一种解码器，将在使用编码率(n-1)/n的奇偶校验多项式进行时变周期q的低密度奇偶校验卷积编码的本发明的编码方法中，使用式(1)作为第g满足0的所述奇偶校验多项式编码所得的编码信息序列进行解码，其中，n为2以上的整数，q是比3大的质数，g＝0、1、…、q-1，所述解码器包括：解码单元，将所述编码信息序列作为输入，基于使用第g满足0的所述奇偶校验多项式的式(1)生成的奇偶校验矩阵，利用置信传播，对所述编码信息序列进行解码。
根据本发明的实施例的解码器，a#g，k，3＝0。
根据本发明的实施例的解码器，存在式(1-1)及式(1-2)成立的i，j(i≠j)，或者，存在式(1-3)及式(1-4)成立的i。
2009年11月13日提交的特愿2009-260503、2010年7月12日提交的特愿2010-157991、2010年7月30日提交的特愿2010-172577以及2010年10月14日提交的特愿2010-231807号日本专利申请所包含的说明书、附图和说明书摘要的公开内容，全部引用于本申请。
工业实用性
本发明的编码方法及编码器等，纠错能力高，所以可以确保高的数据接收质量。

Claims (12)

1.编码装置，包括：
分组生成单元，从输入数据生成包含预定大小的信息分组的信息分组序列；
重新排列单元，对所述信息分组序列进行重新排列；
编码单元，对进行了重新排列的所述信息分组序列执行编码处理时，生成包含具有与所述信息分组的大小相同的大小的奇偶校验分组的奇偶校验分组序列；
输出单元，对所述信息分组序列执行编码处理时，输出所述信息分组序列和所述奇偶校验分组序列，对所述信息分组序列不执行编码处理时，输出所述信息分组序列。
2.如权利要求1所述的编码装置，
所述编码单元使用低密度奇偶校验卷积码执行所述信息分组序列的编码处理。
3.如权利要求1所述的编码装置，
所述分组生成单元根据所述输入数据的大小，生成至少一个比所述预定大小还小的信息分组。
4.解码装置，包括：
选择单元，判断输入分组序列是否为编码分组序列；
解码单元，当所述输入分组序列为编码分组序列时，使用所述输入分组序列所包含的预定大小的信息分组以及具有与所述信息分组的大小相同大小的奇偶校验分组执行重新排列处理及解码处理，生成所述预定大小的解码分组；
输出单元，当所述输入分组序列不是编码分组序列时，将所述输入分组序列的各分组作为所述预定大小的输出分组而输出，当所述输入分组序列是编码分组序列时，将由所述重新排列处理及所述解码处理生成的所述预定大小的解码分组作为输出分组而输出。
5.如权利要求4所述的解码装置，
所述编码分组序列为使用低密度奇偶校验卷积码生成的分组序列。
6.如权利要求4所述的解码装置，
所述解码单元对比所述预定大小还小的信息分组的至少一个进行解码。
7.编码方法，包括以下步骤：
分组生成步骤，从输入数据生成包含预定大小的信息分组的信息分组序列；
重新排列步骤，对所述信息分组序列进行重新排列；
编码步骤，对进行了重新排列的所述信息分组序列执行编码处理时，生成包含具有与所述信息分组的大小相同大小的奇偶校验分组的奇偶校验分组序列；
输出步骤，对所述信息分组序列执行编码处理时，输出所述信息分组序列和所述奇偶校验分组序列，对所述信息分组序列不执行编码处理时，输出所述信息分组序列。
8.如权利要求7所述的编码方法，
在所述编码步骤中的所述信息分组序列的编码处理使用低密度奇偶校验卷积码来执行。
9.如权利要求7所述的编码方法，
所述分组生成步骤中，根据所述输入数据的大小，生成至少一个比所述预定大小还小的信息分组。
10.解码方法，包括以下步骤：
选择步骤，判断输入分组序列是否为编码分组序列；
解码步骤，当所述输入分组序列为编码分组序列时，使用所述输入分组序列所包含的预定大小的信息分组以及具有与所述信息分组的大小相同的大小的奇偶校验分组执行重新排列处理及解码处理，生成所述预定大小的解码分组；
输出步骤，当所述输入分组序列不是编码分组序列时，将所述输入分组序列的各分组作为所述预定大小的输出分组而输出，当所述输入分组序列是编码分组序列时，将由所述重新排列处理及所述解码处理生成的所述预定大小的解码分组作为输出分组而输出。
11.如权利要求10所述的解码方法，
所述编码分组序列为使用低密度奇偶校验卷积码生成的分组序列。
12.如权利要求10所述的解码方法，
在所述解码步骤中，对比所述预定大小还小的信息分组的至少一个进行解码。
CN201410588769.XA 2009-11-13 2010-11-12 编码装置、解码装置、编码方法以及解码方法 Active CN104506200B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2009-260503 2009-11-13
JP2009260503 2009-11-13
JP2010-157991 2010-07-12
JP2010157991 2010-07-12
JP2010172577 2010-07-30
JP2010-172577 2010-07-30
JP2010-231807 2010-10-14
JP2010231807 2010-10-14
CN201080046146.XA CN102577135B (zh) 2009-11-13 2010-11-12 编码方法、解码方法、编码器以及解码器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080046146.XA Division CN102577135B (zh) 2009-11-13 2010-11-12 编码方法、解码方法、编码器以及解码器

Publications (2)

Publication Number Publication Date
CN104506200A CN104506200A (zh) 2015-04-08
CN104506200B true CN104506200B (zh) 2018-07-24

Family

ID=43991426

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201410586633.5A Active CN104348491B (zh) 2009-11-13 2010-11-12 发送装置及发送方法
CN201080046146.XA Active CN102577135B (zh) 2009-11-13 2010-11-12 编码方法、解码方法、编码器以及解码器
CN201410586619.5A Active CN104467872B (zh) 2009-11-13 2010-11-12 编码方法以及解码器
CN201410588769.XA Active CN104506200B (zh) 2009-11-13 2010-11-12 编码装置、解码装置、编码方法以及解码方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201410586633.5A Active CN104348491B (zh) 2009-11-13 2010-11-12 发送装置及发送方法
CN201080046146.XA Active CN102577135B (zh) 2009-11-13 2010-11-12 编码方法、解码方法、编码器以及解码器
CN201410586619.5A Active CN104467872B (zh) 2009-11-13 2010-11-12 编码方法以及解码器

Country Status (10)

Country Link
US (9) US8595588B2 (zh)
EP (2) EP2501047B1 (zh)
JP (5) JP5523452B2 (zh)
KR (3) KR101730277B1 (zh)
CN (4) CN104348491B (zh)
AU (2) AU2010318464B2 (zh)
MY (1) MY154330A (zh)
RU (2) RU2532702C2 (zh)
TW (6) TWI629873B (zh)
WO (1) WO2011058760A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010073570A1 (ja) 2008-12-26 2010-07-01 パナソニック株式会社 符号化方法、符号化器及び復号器
JP4898858B2 (ja) 2009-03-02 2012-03-21 パナソニック株式会社 符号化器、復号化器及び符号化方法
US8504847B2 (en) * 2009-04-20 2013-08-06 Cleversafe, Inc. Securing data in a dispersed storage network using shared secret slices
KR101730277B1 (ko) 2009-11-13 2017-04-25 파나소닉 인텔렉츄얼 프로퍼티 코포레이션 오브 아메리카 송신 장치 및 송신 방법
JP5681287B2 (ja) * 2011-07-27 2015-03-04 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 符号化方法、復号方法
EP2738943B1 (en) * 2011-07-27 2017-10-18 Sun Patent Trust Encoding and decoding of tail-biting rate (n-1)/n low-density parity check convolutional codes (ldpc-cc)
CN102687445B (zh) * 2011-12-30 2015-01-21 华为技术有限公司 前向纠错编、解码方法、装置及系统
US8787506B2 (en) 2012-05-04 2014-07-22 Qualcomm Incorporated Decoders and methods for decoding convolutional coded data
US8861653B2 (en) * 2012-05-04 2014-10-14 Qualcomm Incorporated Devices and methods for obtaining and using a priori information in decoding convolutional coded data
US10224961B2 (en) 2012-07-24 2019-03-05 Sun Patent Trust Coding method and decoding method
WO2014054283A1 (ja) 2012-10-05 2014-04-10 パナソニック株式会社 符号化方法、復号方法、符号化器、及び、復号器
US9083383B1 (en) * 2013-01-29 2015-07-14 Xilinx, Inc. Parity check matrix
US9203440B1 (en) 2013-01-29 2015-12-01 Xilinx, Inc. Matrix expansion
US9294133B1 (en) * 2013-01-29 2016-03-22 Marvell International Ltd. Method and apparatus for error correction
US10528410B2 (en) 2014-12-16 2020-01-07 Intel Corporation Apparatus, method and system to exchange error information in a unified protocol communication
FR3035286A1 (fr) * 2015-04-17 2016-10-21 Thales Sa Procedes de codage et decodage a protection differenciee
CN105337700B (zh) * 2015-11-19 2019-01-11 济南澳普通信技术有限公司 一种基于码率自适应qc-ldpc编码方式的电力线载波的可见光通信系统及其运行方法
RU2616180C1 (ru) * 2015-11-30 2017-04-12 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) Способ диагностики сверточных кодов
CN107919941B (zh) * 2016-10-10 2022-01-25 深圳市硅派科技有限公司 基于重叠复用的调制解调方法和装置
JP6885030B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885028B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885027B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
KR20180071917A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
US10484010B2 (en) 2016-12-20 2019-11-19 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding/decoding in communication or broadcasting system
JP6891519B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6880792B2 (ja) * 2017-02-06 2021-06-02 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6891518B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6852427B2 (ja) * 2017-02-06 2021-03-31 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6880791B2 (ja) * 2017-02-06 2021-06-02 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895053B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6903979B2 (ja) * 2017-02-20 2021-07-14 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897205B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
RU178755U1 (ru) * 2017-07-04 2018-04-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" Устройство декодирования ldpc-кодов
EP3669460A4 (en) * 2017-08-18 2021-05-19 Nokia Solutions and Networks Oy USING LDPC BASIC GRAPHICS FOR NR
US10630315B2 (en) * 2017-09-29 2020-04-21 Intel Corporation Technologies for applying a redundancy encoding scheme to segmented network packets
CN107566091A (zh) * 2017-10-24 2018-01-09 重庆电子工程职业学院 一种顾及广义耦合暗信息的卷积码盲识别方法
CN110048803B (zh) * 2018-01-17 2021-11-12 中兴通讯股份有限公司 一种低密度奇偶校验码译码的方法、装置和设备
JP7077628B2 (ja) * 2018-01-18 2022-05-31 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7135344B2 (ja) * 2018-01-18 2022-09-13 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
TWI685217B (zh) * 2018-07-23 2020-02-11 朱盈宇 可辨封包次序更正碼
CN114822393B (zh) 2018-07-27 2024-03-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
US11032023B1 (en) * 2019-05-21 2021-06-08 Tarana Wireless, Inc. Methods for creating check codes, and systems for wireless communication using check codes
CN110324048B (zh) * 2019-06-24 2020-12-08 华中科技大学 一种通信调制系统中ra-ldpc-cc的编码方法及编码器
TWI744960B (zh) * 2020-06-22 2021-11-01 旺宏電子股份有限公司 記憶體控制器及記憶體裝置
KR20220120859A (ko) 2021-02-24 2022-08-31 에스케이하이닉스 주식회사 메모리 시스템 내 에러 정정 코드를 사용하는 장치 및 방법
WO2023241687A1 (en) * 2022-06-17 2023-12-21 Mediatek Inc. Ldpc low coding rate designs for next-generation wlan

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264061B1 (ko) * 1997-12-10 2000-08-16 김영환 바이패스 기능을 구비한 리드 솔로몬 엔코더의 제어장치 및방법
CN101094000A (zh) * 2007-06-20 2007-12-26 北京大学 一种基于peg算法的时不变ldpcc码的构造方法及其编译码器
JP2008124613A (ja) * 2006-11-09 2008-05-29 Mitsubishi Electric Corp 無線通信システム、移動端末装置及び基地局装置
US7436901B2 (en) * 2005-04-19 2008-10-14 Telefonaktiebolaget Lm Ericsson (Publ) Selection of channel coding and multidimensional interleaving schemes for improved performance
JP2009135911A (ja) * 2007-10-31 2009-06-18 Panasonic Corp 送信装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110539A (ja) 1991-10-17 1993-04-30 Fujitsu Ltd デイジタル伝送方式
JPH0879149A (ja) 1994-08-31 1996-03-22 Nec Corp 衛星通信用送受信装置
JP3571918B2 (ja) * 1997-06-04 2004-09-29 株式会社東芝 符号伝送方法、送信装置、受信装置および通信システム
US6073250A (en) * 1997-11-06 2000-06-06 Luby; Michael G. Loss resilient decoding technique
US6304991B1 (en) * 1998-12-04 2001-10-16 Qualcomm Incorporated Turbo code interleaver using linear congruential sequence
US6542961B1 (en) 1998-12-22 2003-04-01 Hitachi, Ltd. Disk storage system including a switch
KR100295760B1 (ko) * 1998-12-31 2001-09-06 윤종용 디지털시스템의길쌈부호처리장치및방법
JP3502559B2 (ja) 1999-02-05 2004-03-02 松下電器産業株式会社 消失訂正方法、及び消失訂正回路
JP3481542B2 (ja) 2000-03-09 2003-12-22 日本電信電話株式会社 無線通信システムにおける誤り訂正用送信回路ならびに受信回路
US7095729B2 (en) * 2000-12-22 2006-08-22 Intel Corporation Method for multimedia communication over packet channels
US6954448B2 (en) * 2001-02-01 2005-10-11 Ipr Licensing, Inc. Alternate channel for carrying selected message types
WO2004077733A2 (en) * 2003-02-26 2004-09-10 Flarion Technologies, Inc. Method and apparatus for performing low-density parity-check (ldpc) code operations using a multi-level permutation
US7213197B2 (en) * 2003-08-08 2007-05-01 Intel Corporation Adaptive bit loading with low density parity check forward error correction
US7221680B2 (en) 2003-09-02 2007-05-22 Qualcomm Incorporated Multiplexing and transmission of multiple data streams in a wireless multi-carrier communication system
DE10353974A1 (de) * 2003-11-19 2005-06-30 Siemens Ag Verfahren zur Übertragung von digitalen Informationspaketen in einem Datennetz
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
TWI305090B (en) * 2004-05-07 2009-01-01 Broadcom Corp Reduced latency concatenated reed solomon-convolutional coding for mimo wireless lan
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
US10355825B2 (en) * 2004-07-21 2019-07-16 Qualcomm Incorporated Shared signaling channel for a communication system
WO2006075382A1 (ja) 2005-01-14 2006-07-20 Fujitsu Limited 符号化方法、復号方法及びそれらの装置
US7500172B2 (en) * 2005-02-26 2009-03-03 Broadcom Corporation AMP (accelerated message passing) decoder adapted for LDPC (low density parity check) codes
US8706048B2 (en) * 2006-07-14 2014-04-22 Broadcom Corporation Method and system for explicit feedback with sounding packet for wireless local area networks (WLAN)
US8078933B2 (en) * 2005-05-18 2011-12-13 The Governors Of The University Of Alberta Decoder for low-density parity-check convolutional codes
US8358714B2 (en) * 2005-06-16 2013-01-22 Qualcomm Incorporated Coding and modulation for multiple data streams in a communication system
CN100450187C (zh) * 2005-10-17 2009-01-07 华为技术有限公司 支持错误弹性的多媒体数据网络实时传送方法
US7889703B2 (en) * 2005-11-14 2011-02-15 Mediatek Inc. Adaptive modulation and coding method
JPWO2007069406A1 (ja) * 2005-12-15 2009-05-21 三菱電機株式会社 通信システム、送信側通信装置および受信側通信装置
EP1965498B1 (en) * 2005-12-20 2014-06-25 Mitsubishi Electric Corporation Encoding of LDPC codes with an irregular parity check matrix obtained by masking
US7617433B2 (en) * 2006-01-03 2009-11-10 Broadcom Corporation Implementation of LDPC (low density parity check) decoder by sweeping through sub-matrices
US20070195905A1 (en) * 2006-02-21 2007-08-23 Adc Telecommunications, Inc. Forward error correction in wideband digital RF transport systems
US7613256B2 (en) * 2006-04-04 2009-11-03 Qualcomm Incorporated Forward error correction in a distribution system
JP2008024613A (ja) 2006-06-23 2008-02-07 Showa Denko Kk 第１級アルコールの製造方法
JP4856605B2 (ja) * 2006-08-31 2012-01-18 パナソニック株式会社 符号化方法、符号化装置、及び送信装置
JP4930512B2 (ja) * 2006-09-29 2012-05-16 富士通株式会社 無線通信システム、送信装置および受信装置
JP2010508790A (ja) * 2006-11-01 2010-03-18 クゥアルコム・インコーポレイテッド 高データレートのためのターボインターリーバ
US7996747B2 (en) * 2006-11-03 2011-08-09 International Business Machines Corporation Forward error correction encoding for multiple link transmission compatible with 64B/66B scrambling
US8566676B2 (en) * 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
US8140625B2 (en) * 2007-02-20 2012-03-20 Nec Laboratories America, Inc. Method for operating a fixed prefix peer to peer network
JP5354985B2 (ja) 2007-07-30 2013-11-27 パナソニック株式会社 符号化装置及び復号化装置
JP5219699B2 (ja) 2007-08-30 2013-06-26 パナソニック株式会社 符号化装置及び復号装置
EP2192692B1 (en) 2007-09-28 2016-05-25 Panasonic Corporation Encoding method, encoder, and decoder
JP4564080B2 (ja) 2008-01-07 2010-10-20 パナソニック株式会社 符号化方法、符号化器、復号器
JP5160904B2 (ja) * 2007-09-28 2013-03-13 パナソニック株式会社 符号化方法、符号化器、復号器
CN101431396A (zh) * 2007-11-09 2009-05-13 松下电器产业株式会社 在拆分码字中分配填充比特的方法
JP5203717B2 (ja) 2007-12-19 2013-06-05 パナソニック株式会社 符号器、復号器、符号化方法、及び、復号方法
JP2009260503A (ja) 2008-04-14 2009-11-05 Sharp Corp 受光アンプ素子、光ピックアップ、およびそれを備える光ディスク記録再生装置
JP5402471B2 (ja) 2008-12-05 2014-01-29 ソニー株式会社 電源装置、電源ケーブル、および受信装置
JP2010172577A (ja) 2009-01-30 2010-08-12 Fujifilm Corp 内視鏡装置
KR101730277B1 (ko) * 2009-11-13 2017-04-25 파나소닉 인텔렉츄얼 프로퍼티 코포레이션 오브 아메리카 송신 장치 및 송신 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264061B1 (ko) * 1997-12-10 2000-08-16 김영환 바이패스 기능을 구비한 리드 솔로몬 엔코더의 제어장치 및방법
US7436901B2 (en) * 2005-04-19 2008-10-14 Telefonaktiebolaget Lm Ericsson (Publ) Selection of channel coding and multidimensional interleaving schemes for improved performance
JP2008124613A (ja) * 2006-11-09 2008-05-29 Mitsubishi Electric Corp 無線通信システム、移動端末装置及び基地局装置
CN101094000A (zh) * 2007-06-20 2007-12-26 北京大学 一种基于peg算法的时不变ldpcc码的构造方法及其编译码器
JP2009135911A (ja) * 2007-10-31 2009-06-18 Panasonic Corp 送信装置

Also Published As

Publication number Publication date
RU2012117558A (ru) 2013-12-20
TW201838345A (zh) 2018-10-16
TWI700898B (zh) 2020-08-01
JP5523452B2 (ja) 2014-06-18
US20200266833A1 (en) 2020-08-20
RU2014133507A (ru) 2016-03-10
JP2014147110A (ja) 2014-08-14
AU2010318464A1 (en) 2012-03-22
MY154330A (en) 2015-05-29
JP6609352B2 (ja) 2019-11-20
JP2018139456A (ja) 2018-09-06
US9032275B2 (en) 2015-05-12
US10693497B2 (en) 2020-06-23
CN104348491A (zh) 2015-02-11
CN102577135A (zh) 2012-07-11
US8595588B2 (en) 2013-11-26
CN102577135B (zh) 2014-12-03
KR101742451B1 (ko) 2017-05-31
TW202232897A (zh) 2022-08-16
EP3474454B1 (en) 2022-02-23
US10075184B2 (en) 2018-09-11
RU2532702C2 (ru) 2014-11-10
US20150121162A1 (en) 2015-04-30
KR20150054002A (ko) 2015-05-19
EP3474454A1 (en) 2019-04-24
TW201134157A (en) 2011-10-01
US9350387B2 (en) 2016-05-24
CN104467872A (zh) 2015-03-25
US20140215293A1 (en) 2014-07-31
US10333551B2 (en) 2019-06-25
US20180337692A1 (en) 2018-11-22
JP6357572B2 (ja) 2018-07-11
CN104506200A (zh) 2015-04-08
US20190334550A1 (en) 2019-10-31
US20140047304A1 (en) 2014-02-13
TWI766317B (zh) 2022-06-01
TWI467977B (zh) 2015-01-01
TWI629873B (zh) 2018-07-11
RU2643506C2 (ru) 2018-02-01
JP2017195640A (ja) 2017-10-26
EP2501047A4 (en) 2014-04-02
AU2015238854A1 (en) 2015-11-05
US8738992B2 (en) 2014-05-27
KR101730277B1 (ko) 2017-04-25
EP2501047A1 (en) 2012-09-19
TWI539757B (zh) 2016-06-21
CN104348491B (zh) 2018-12-07
TW202044781A (zh) 2020-12-01
KR101660554B1 (ko) 2016-09-27
CN104467872B (zh) 2018-02-02
AU2010318464B2 (en) 2015-07-09
EP2501047B1 (en) 2019-01-02
WO2011058760A1 (ja) 2011-05-19
US20160233887A1 (en) 2016-08-11
US20230006696A1 (en) 2023-01-05
KR20160110540A (ko) 2016-09-21
JPWO2011058760A1 (ja) 2013-03-28
TW201631903A (zh) 2016-09-01
JP2016012945A (ja) 2016-01-21
KR20120090762A (ko) 2012-08-17
US20110283162A1 (en) 2011-11-17
US11463107B2 (en) 2022-10-04
TW201511478A (zh) 2015-03-16
AU2015238854B2 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
CN104506200B (zh) 编码装置、解码装置、编码方法以及解码方法
CN102265520B (zh) 编码方法、编码器以及解码器
JP6568281B2 (ja) 送信装置および送信方法
JP2014099934A (ja) 符号器、送信装置、及び、符号化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant