TW202043793A - 應力補償控制電路以及半導體感測裝置 - Google Patents

應力補償控制電路以及半導體感測裝置 Download PDF

Info

Publication number
TW202043793A
TW202043793A TW108148530A TW108148530A TW202043793A TW 202043793 A TW202043793 A TW 202043793A TW 108148530 A TW108148530 A TW 108148530A TW 108148530 A TW108148530 A TW 108148530A TW 202043793 A TW202043793 A TW 202043793A
Authority
TW
Taiwan
Prior art keywords
stress
transistor
voltage
stress compensation
control circuit
Prior art date
Application number
TW108148530A
Other languages
English (en)
Inventor
挽地友生
深井健太郎
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW202043793A publication Critical patent/TW202043793A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L25/00—Testing or calibrating of apparatus for measuring force, torque, work, mechanical power, or mechanical efficiency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/18—Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/007—Environmental aspects, e.g. temperature variations, radiation, stray fields
    • G01R33/0082—Compensation, e.g. compensating for temperature changes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

本發明提供一種應力補償控制電路，其在高溫的情況下亦能使用與常溫同樣的補償誤差，且與以往相比，可降低半導體感測器的晶片面積。本發明的應力補償控制電路是對因施加至半導體感測器的應力造成的檢測靈敏度的變化進行補償的應力補償控制電路，且包括應力補償電壓生成電路，所述應力補償電壓生成電路藉由第一耗盡型電晶體與第一增強型電晶體的因應力引起的跨導變化的差異，而生成與所施加的應力對應的應力補償電壓，所述應力補償控制電路基於應力補償電壓，來與施加至半導體感測器的應力對應地進行檢測靈敏度的補償。

Description

應力補償控制電路以及半導體感測裝置
本發明是有關於一種應力補償控制電路以及半導體感測裝置。
一般而言，電阻電橋型的半導體感測器（以下簡稱作「半導體感測器」）在半導體晶片（chip）上，與驅動自身的驅動電路一同形成。
半導體晶片藉由封裝（packaging）而裝配，藉此，晶片由封裝的樹脂來予以保護。因此，封裝的樹脂在固化時會縮小，故而會從該樹脂對半導體感測器施加機械應力。
在半導體感測器作為電阻的電橋構成而形成於半導體晶片上的情況下，因被施加機械應力，半導體感測器的檢測靈敏度會發生變化。半導體感測器的檢測靈敏度的變化會妨礙高精度的磁場強度檢測。
例如，霍爾（Hall）元件藉由被供給固定的驅動電流，而產生與磁場的強度對應的檢測電壓VH。然而，因被施加機械應力，霍爾元件對於磁場強度的檢測靈敏度因壓電效應（piezo effect）而發生變化。
因此，提出有一種對霍爾元件的驅動電流進行修正的技術。對霍爾元件的驅動電流進行修正的技術之一在美國專利第7980138號說明書中有所揭示。美國專利第7980138號說明書所揭示的裝置（以下稱作「揭示裝置」）使用與X軸及Y軸分別平行地排列的擴散電阻等電阻元件，檢測從樹脂等對霍爾元件（晶片）施加的等方性應力，對應於該等方性應力來修正霍爾元件的驅動電流。揭示裝置藉由修正霍爾元件的驅動電流，消除因施加至霍爾元件的應力所造成的對磁場強度的檢測靈敏度的變化，藉此來進行補償，高精度地檢測磁場強度。 [現有技術文獻] [專利文獻]
專利文獻1：美國專利第7980138號說明書
[發明所欲解決之課題] 然而，在揭示裝置中，由於使用了擴散電阻，因此基板漏電流大。基板漏電流的電流量會根據溫度而變化，因此與常溫相比，高溫情況下的補償誤差存在變大的傾向。另外，擴散電阻在提高電阻值的精度的情況下，必須加大用於形成電阻的面積，從而導致晶片的面積增加。
本發明是有鑑於此種情況而完成，其目的在於提供一種應力補償控制電路以及半導體感測裝置，可在寬溫度區域獲得穩定的補償精度，且與以往例相比，可使半導體感測器的晶片面積小型化。 [解決課題之手段]
本發明的應力補償控制電路的一形態是一種應力補償控制電路，其對因施加至半導體感測器的應力造成的檢測靈敏度的變化進行補償，所述應力補償控制電路包括應力補償電壓生成電路，所述應力補償電壓生成電路藉由因第一耗盡型電晶體（depression transistor）與第一增強型電晶體（enhancement transistor）的應力引起的跨導（transconductance）變化的差異，而生成與所施加的應力對應的應力補償電壓，且所述應力補償控制電路基於所述應力補償電壓，來與被施加至所述半導體感測器的應力對應地進行所述檢測靈敏度的補償。
本發明的半導體感測裝置的一形態是一種半導體感測裝置，具有對因施加至半導體感測器的應力造成的檢測靈敏度的變化進行補償的功能，所述半導體感測裝置包括：所述半導體感測器；以及應力補償電壓生成電路，藉由第一耗盡型電晶體與第一增強型電晶體的因應力引起的跨導變化的差異，而生成與所施加的應力對應的應力補償電壓，且所述半導體感測裝置基於所述應力補償電壓，來與施加至所述半導體感測器的應力對應地進行所述檢測靈敏度的補償。 [發明的效果]
根據本發明，可在寬溫度區域獲得穩定的補償精度，且與以往的應力補償控制電路及半導體感測裝置相比，可削減半導體感測器的晶片面積。
以下，參照圖式來說明本發明的各實施形態的應力補償控制電路以及半導體感測裝置。
＜第一實施形態＞ 圖1是作為第一實施形態的半導體感測裝置的一例的半導體感測裝置211的電路圖。本實施形態中，作為半導體感測器的一例，使用霍爾元件來進行說明，但只要是形成為電阻的電橋構成的半導體感測器，便可與應力對應地進行半導體感測器的檢測靈敏度的補償。另外，所謂本實施形態的霍爾元件的檢測靈敏度的補償是表示控制為，若為同一磁場強度，則不論應力如何，均可獲得固定的檢測值。
半導體感測裝置211包括作為第一實施形態的應力補償控制電路的一例的應力補償控制電路311、基準電壓電路100、電壓電流轉換電路302、霍爾元件200、放大器400。應力補償控制電路311是與施加至半導體感測裝置211的應力對應地，生成對霍爾元件200的檢測靈敏度進行調整補償的補償電流I1的電路，且包括應力補償電壓生成電路101與電壓電流轉換電路301。
基準電壓電路100產生規定的基準電壓Vref，將所產生的基準電壓Vref輸出至電壓電流轉換電路302。電壓電流轉換電路302對從基準電壓電路100供給的基準電壓Vref進行電壓/電流（V/I）轉換（以下稱作V/I轉換），並將轉換所得的電流I2輸出至霍爾元件200。應力補償電壓生成電路101產生與被施加至自身的應力對應的電壓位準的補償電壓Vstr，並將所產生的補償電壓Vstr輸出至電壓電流轉換電路301。電壓電流轉換電路301對從應力補償電壓生成電路101供給的補償電壓Vstr進行V/I轉換，並將轉換所得的補償電流I1輸出至霍爾元件200。
霍爾元件200將電壓電流轉換電路302所輸出的電流I2與應力補償控制電路311所輸出的補償電流I1在連接點300處合成的電流，作為驅動自身的驅動電流IDRV予以輸入。而且，霍爾元件200基於所供給的驅動電流IDRV，產生與垂直於自身的磁場對應的檢測電壓VH，並將所產生的檢測電壓VH輸出至放大器400。放大器400對從霍爾元件200供給的檢測電壓VH進行放大，並作為放大電壓Vamp而輸出至外部電路。
如上所述，本實施形態中，以將電流I2加上補償電流I1所得的驅動電流IDRV來驅動霍爾元件200，所述電流I2是將基準電壓Vref轉換為電流所得，所述補償電流I1是與對形成有半導體感測裝置211的半導體晶片施加的應力對應地生成補償電壓Vstr，並將該補償電壓Vstr轉換為電流所得。藉此，驅動電流IDRV對於霍爾元件200的檢測靈敏度的因應力引起的變化，對應於所述應力來予以消除，因此，不論應力如何，均能夠將霍爾元件200的檢測靈敏度補償成為固定。
以下，關於應力補償電壓生成電路101的電路構成及補償電壓Vstr的生成進行說明。
圖2是表示作為根據第一實施形態的應力補償電壓生成電路的第一電路例的應力補償電壓生成電路101的構成的電路圖。應力補償電壓生成電路101包括：電流鏡電路，包含增強型的P通道型MOS電晶體（以下稱作P-ENH電晶體）41及增強型的P通道型MOS電晶體42；耗盡型的N通道型MOS電晶體（以下稱作N-DEP電晶體）11及耗盡型的N通道型MOS電晶體12；以及增強型的N通道型MOS電晶體（以下稱作N-ENH電晶體）21及增強型的N通道型MOS電晶體22。
P-ENH電晶體41的源極連接於VDD配線1，閘極及汲極經由連接點P1而連接於N-DEP電晶體11及N-DEP電晶體12的汲極。N-DEP電晶體11及N-DEP電晶體12的閘極與源極連接於VSS配線2。即，N-DEP電晶體11及N-DEP電晶體12並聯配置於連接點P1與VSS配線2之間。
P-ENH電晶體42的源極連接於VDD配線1，閘極連接於P-ENH電晶體41的閘極及汲極，汲極經由連接點P2而連接於N-ENH電晶體21及N-ENH電晶體22的閘極及汲極。N-ENH電晶體21及N-ENH電晶體22的源極連接於VSS配線2。即，N-ENH電晶體21及N-ENH電晶體22並聯配置於連接點P2與VSS配線2之間。另外，連接點P2藉由配線51，經由電壓電流轉換電路301而連接於圖1的連接點300。
N-DEP電晶體11及N-DEP電晶體12在半導體晶片上，以彼此的通道方向正交的方式而形成。此處，所謂通道方向，是表示電晶體的汲極/源極間電流流動的方向，即相對於汲極及源極所配置的行而平行的方向。
例如，在包含X軸與Y軸的二維正交座標系中，N-DEP電晶體11的通道方向R1平行於X軸方向（第一方向），N-DEP電晶體12的通道方向R2平行於Y軸方向（第二方向）。即，N-DEP電晶體11的通道方向R1是相對於N-DEP電晶體12的通道方向R2而正交的方向。
N-ENH電晶體21及N-ENH電晶體22在半導體晶片上，以彼此的通道方向正交的方式而形成。例如，N-ENH電晶體22的通道方向R3平行於X軸方向，N-ENH電晶體21的通道方向R4平行於Y軸方向。即，N-ENH電晶體21的通道方向R3是相對於N-ENH電晶體22的通道方向R4而正交的方向。
接下來，對施加至電晶體的應力、與因該應力引起的MOS電晶體的跨導係數的K值（以下簡稱作K值）的關係進行說明。
圖3的（a）至圖3的（g）是說明所施加的應力與MOS電晶體的K值的對應關係的圖。
圖3的（a）是說明通道方向與應力的對應關係的圖。通道方向R相對於汲極D、閘極G及源極S的排列而呈平行。圖3的（a）中，MOS電晶體例如以通道方向R平行於X軸的方式而形成於晶片上。此時，與通道方向R平行的X軸方向的應力為應力σL ，與通道方向R成直角的Y軸方向的應力為應力σT 。另一方面，在相對於圖3的（a）的各電晶體的配置而旋轉了90°的配置中，X軸方向的應力為σT ，Y軸方向的應力為σL 。
另外，MOS電晶體以霍爾元件200的電流的流動方向相對於MOS電晶體的通道方向（X軸、Y軸）具有45°的斜度的方式，而配置於霍爾元件200附近。
圖3的（b）是表示相對於通道方向而平行地，即與X軸平行地施加有應力σL 時的N-DEP電晶體的K值的變化的圖表。圖3的（b）中，橫軸表示施加至N-DEP電晶體的應力σL ，縱軸表示N-DEP電晶體的K值KD 。在σL ＞0的情況下為拉伸應力，隨著σL 變大，K值增加。另一方面，在σL ＜0的情況下為壓縮應力，隨著σL 變小，K值下降。即，N-DEP電晶體的K值具有相對於σL 的變化為正的依存性（斜度αL ＞0）。
圖3的（c）是表示相對於通道方向為垂直方向，即相對於Y軸而平行地施加有應力σT 時的N-DEP電晶體的K值的變化的圖表。圖3的（c）中，橫軸表示施加至N-DEP電晶體的應力σT ，縱軸表示N-DEP電晶體的K值KD 。在σT ＞0的情況下為拉伸應力，隨著σT 變大，K值增加。另一方面，在σT ＜0的情況下為壓縮應力，隨著σT 變小（σT 的絕對值變大），K值下降。即，N-DEP電晶體的K值具有相對於σT 的變化為正的依存性（斜度αT ＞0）。另外，N-DEP電晶體具有αL ＞αT 的關係。
圖3的（d）是表示相對於通道方向而平行地，即與X軸平行地施加有應力σL 時的N-ENH電晶體的K值的變化的圖表。圖3的（d）中，橫軸表示施加至N-ENH電晶體的應力σL ，縱軸表示N-ENH電晶體的K值KN （KN 相對於σL 的變化為斜度βL ＞0）。
圖3的（e）是表示相對於通道方向而垂直地，即相對於Y軸而平行地施加有應力σT 時的N-ENH電晶體的K值的變化的圖表。圖3的（e）中，橫軸表示施加至N-ENH電晶體的應力σT ，縱軸表示N-ENH電晶體的K值KN （KN 相對於σT 的變化為斜度βT ＞0）。
N-ENH電晶體的K值與N-DEP電晶體同樣地，具有相對於σL 的變化為正的依存性。另外，與N-DEP電晶體相比，N-ENH電晶體的σL 及σT 的變化的斜度βL 、βT 各自較大（βL ＞αL 、βT ＞αT ）。另外，N-ENH電晶體具有βL ＞βT 的關係。
圖3的（f）是表示相對於通道方向而平行地，即與X軸平行地施加有應力σL 時的P-ENH電晶體的K值的變化的圖表。圖3的（f）中，橫軸表示施加至P-ENH電晶體的應力σL ，縱軸表示P-ENH電晶體的K值|KP |。
圖3的（g）是表示相對於通道方向而垂直地，即相對於Y軸而平行地施加有應力σT 時的P-ENH電晶體的K值的變化的圖表。圖3的（g）中，橫軸表示施加至P-ENH電晶體的應力σT ，縱軸表示P-ENH電晶體的K值|KP |。
P-ENH電晶體的K值與N-DEP電晶體及ENH電晶體相反，具有相對於σL 的變化為負的依存性（γL ＜0），另一方面，具有相對於σT 的變化為正的依存性。另外，P-ENH電晶體具有γL ＜γT 的關係。
另外，在本實施形態的生成補償電壓Vstr的、圖2的應力補償電壓生成電路101中，N-DEP電晶體11及N-DEP電晶體12各自以通道方向正交的方式而分別形成，且N-ENH電晶體21及N-ENH電晶體22各自以通道方向正交的方式而形成，是基於以下的理由。例如，於將N-DEP電晶體及N-ENH電晶體分別形成為通道方向變得平行的情況下，因應力σL 與應力σT 引起的K值的變化不同，所生成的補償電壓Vstr具有因應力的方向造成的異方性。
因所述MOS電晶體的應力方向與K值的特性，根據各自的通道方向，成為被施加有絕對值等同而符號不同的差應力σdiff的狀態。
另一方面，為了提高霍爾元件的因應力引起的補償的精度，必須與依存於等方性應力的、霍爾元件的因應力引起的變化對應。
因此，本實施形態中，N-DEP電晶體11及N-DEP電晶體12、與N-ENH電晶體21及N-ENH電晶體22分別以各電晶體的通道方向彼此正交的方式而形成。而且，藉由將彼此的通道方向正交的、兩個DEP電晶體及兩個ENH電晶體設為電晶體對（電晶體組），從而消除因差應力σdiff引起的K值的變化量。
本實施形態中，利用所述N-DEP電晶體、N-ENH電晶體及P-ENH電晶體的、與應力σL 及應力σT 對應的變化的斜度差異，來生成補償電壓Vstr（調整補償電壓Vstr的電壓位準），並使用補償電壓Vstr來消除檢測靈敏度相對於施加至霍爾元件200的應力的變化。
即，本實施形態中，與應力對應地調整補償電壓Vstr的電壓位準，在霍爾元件200的檢測靈敏度因應力而向高的方向變化的情況下，藉由降低補償電壓Vstr的電壓位準而使霍爾元件200的驅動電流IDRV減少，從而使檢測靈敏度下降而補償檢測靈敏度的上升。另一方面，在霍爾元件200的檢測靈敏度因應力而向低的方向變化的情況下，藉由提高補償電壓Vstr的電壓位準而使霍爾元件200的驅動電流IDRV增加，從而使檢測靈敏度上升，而補償檢測靈敏度的下降。
以下，對應力補償電壓生成電路101的補償電壓Vstr的生成進行說明。
圖4的（a）、圖4的（b）是說明在應力補償電壓生成電路101中產生的補償電壓Vstr的與應力對應的變化的圖。
圖4的（a）是表示應力補償電壓生成電路101所生成的補償電壓Vstr、與汲極/源極間電流IDS的對應的圖表。縱軸表示汲極/源極間電流IDS，橫軸表示閘極/源極間電壓VGS。電壓VTN為N-ENH電晶體21及N-ENH電晶體22各自的臨限值電壓，電壓VTD為N-DEP電晶體11及N-DEP電晶體12各自的臨限值電壓。
對流經N-DEP電晶體11及N-DEP電晶體12的汲極/源極間電流進行合計，表示為汲極/源極間電流IDSD0、汲極/源極間電流IDSD。此處，汲極/源極間電流IDSD0是初始狀態下的電流值，汲極/源極間電流IDSD是作為拉伸應力的應力σL 及應力σT 較初始狀態下降的狀態（即，施加有壓縮應力的狀態）下的電流值。
另外，對流經N-ENH電晶體21及N-ENH電晶體22的汲極/源極間電流進行合計，表示為汲極/源極間電流IDSN0、汲極/源極間電流IDSN。此處，汲極/源極間電流IDSN0是初始狀態下的電流值，汲極/源極間電流IDSN是作為拉伸應力的應力σL 及應力σT 下降的狀態下的電流值。
如已述般，N-DEP電晶體與N-ENH電晶體的、與應力σL 及應力σT 對應的K值的變化量不同。
因此，如根據圖4的（a）所判明般，在拉伸應力下降的情況下（即，施加有壓縮應力的情況下），對於應力補償電壓生成電路101所產生的補償電壓Vstr0而言，因N-DEP電晶體11及N-DEP電晶體12與N-ENH電晶體21及N-ENH電晶體22的下降的電流量的差異，補償電壓Vstr0增加電壓Δ而成為補償電壓Vstr1。
圖4的（b）是表示在圖2的電路中，將N-ENH電晶體21及N-ENH電晶體22各自置換為以通道方向彼此正交的方式而形成的P-ENH電晶體組時的、補償電壓Vstr與汲極/源極間電流IDS的對應的圖表。縱軸表示汲極/源極間電流IDS，橫軸表示閘極/源極間電壓VGS。電壓VTP是P-ENH電晶體41及P-ENH電晶體42各自的臨限值電壓，電壓VTD是N-DEP電晶體11及N-DEP電晶體12各自的臨限值電壓。
對於汲極/源極間電流IDSD0及汲極/源極間電流IDSD，與圖4的（a）同樣。
另外，對流經作為組的P-ENH電晶體（例如後述的P-ENH電晶體31及P-ENH電晶體32）各自的汲極/源極間進行合計，表示為汲極/源極間電流IDSP0、汲極/源極間電流IDSP。此處，汲極/源極間電流IDSP0是初始狀態下的電流值，汲極/源極間電流IDSP是被施加有作為壓縮應力的應力σL 及應力σT 的狀態下的電流值。
與作為壓縮應力的應力σL 及應力σT 對應的、N-DEP電晶體與P-ENH電晶體的K值的變化量及變化的極性不同。因此，如根據圖4的（b）所判明般，在被施加有作為壓縮應力的應力σL 及應力σT 的情況下，對於應力補償電壓生成電路101所產生的補償電壓Vstr0而言，因N-DEP電晶體11及N-DEP電晶體12的電流量的下降、與P-ENH電晶體組的電流量的增加，補償電壓Vstr0減少電壓Δ而成為補償電壓Vstr1。
另外，所述應力補償電壓生成電路101中，以將N-DEP電晶體11與N-DEP電晶體12並聯連接，而且將N-ENH電晶體21與N-ENH電晶體22並聯連接的構成進行了說明。
然而，作為其他構成，亦可如以下般，為將N-DEP電晶體11與N-DEP電晶體12串聯連接，而且將N-ENH電晶體21與N-ENH電晶體22串聯連接的構成（以下設為「第二電路例」）。
此時，N-DEP電晶體11的汲極連接於連接點P1，閘極連接於VSS配線2，源極連接於N-DEP電晶體12的汲極。N-DEP電晶體12的閘極及源極連接於VSS配線2。
另外，N-ENH電晶體21的汲極及閘極連接於連接點P2，源極連接於N-ENH電晶體22的汲極。N-ENH電晶體22的閘極連接於連接點P2，源極連接於VSS配線2。
該第二電路例中，亦與第一電路例同樣，可生成與所施加的應力對應的補償電壓Vstr。
另外，作為進而其他構成例，亦可設為將N-ENH電晶體21與N-ENH電晶體22改為通道方向各自平行於X軸及Y軸的兩個P-ENH電晶體的構成。
在此構成例的情況下，當施加有作為壓縮應力的應力σL 及應力σT 時，N-DEP電晶體11與N-DEP電晶體12的汲極/源極間電流減少，另一方面，P-ENH電晶體的汲極/源極間電流增加，因此壓縮應力增加，藉此，補償電壓Vstr進一步下降。
於其他構成例中，亦與第一電路例同樣，可生成與所施加的應力對應的補償電壓Vstr。即，第一實施形態的應力補償控制電路的應力補償電壓生成電路並不限定於應力補償電壓生成電路101。第一實施形態的應力補償控制電路例如亦可具備應力補償電壓生成電路103、應力補償電壓生成電路105，來取代應力補償電壓生成電路101。
圖5是表示作為第一實施形態的應力補償電壓生成電路的第三電路例的應力補償電壓生成電路103的電路圖。 應力補償電壓生成電路103包含N-DEP電晶體11及N-DEP電晶體12與N-ENH電晶體21及N-ENH電晶體22。
N-DEP電晶體11及N-DEP電晶體12的汲極連接於VDD配線1，閘極及源極連接於連接點P3。
即，N-DEP電晶體11及N-DEP電晶體12並聯配置於VDD配線1與連接點P3之間。
N-ENH電晶體21及N-ENH電晶體22的閘極與汲極連接於連接點P3，源極連接於VSS配線2。
即，N-ENH電晶體21及N-ENH電晶體22並聯配置於連接點P3與VSS配線2之間。
另外，連接點P3藉由配線51，經由電壓電流轉換電路301而連接於圖1的連接點300。
如上所述，N-DEP電晶體11及N-DEP電晶體12的並聯電路與N-ENH電晶體21及N-ENH電晶體22的並聯電路經串聯連接而呈圖騰柱連接。
如以應力補償電壓生成電路101所說明般，藉由施加作為壓縮應力的應力σL 及應力σT ，N-DEP電晶體11及N-DEP電晶體12的汲極/源極間電流IDSD與N-ENH電晶體21及N-ENH電晶體22的汲極/源極間電流IDSN相比而下降的電流量少。
因此，作為壓縮應力的應力σL 及應力σT 越是增加（另外，拉伸應力越是減少），則從連接點P3輸出的補償電壓Vstr變得越大，與應力補償電壓生成電路101呈現同樣的變化。
另外，亦可設為下述構成，即，相對於圖5的N-DEP電晶體11及N-DEP電晶體12的並聯電路與N-ENH電晶體21及N-ENH電晶體22的並聯電路的圖騰柱連接，進而串聯連接極性與N-ENH電晶體21及N-ENH電晶體22不同的一個P-ENH電晶體及另一個P-ENH電晶體的並聯電路。此處，P-ENH電晶體及另一個P-ENH電晶體的並聯電路例如配置於N-ENH電晶體21及N-ENH電晶體22的源極與VSS配線2之間。
另外，亦可設為下述構成，即，在圖5的圖騰柱連接中，將所述一個P-ENH電晶體及另一個P-ENH電晶體的並聯電路串聯配置於N-DEP電晶體11及N-DEP電晶體12的源極（即，連接點P3）、與N-ENH電晶體21及N-ENH電晶體22的汲極及閘極之間。
所述一個P-ENH電晶體與另一個P-ENH電晶體形成為通道方向相對於另一者為垂直方向。例如，一個P-ENH電晶體形成為通道方向與X軸方向平行，另一個P-ENH電晶體形成為通道方向與Y軸方向平行。
根據所述構成，藉由施加作為壓縮應力的應力σL 及應力σT ，將一個P-ENH電晶體及另一個P-ENH電晶體的汲極/源極間電流分別合成的汲極/源極間電流IDSP變大（圖4的（b）），另一方面，將N-DEP電晶體11及N-DEP電晶體12的汲極/源極間電流分別合成的汲極/源極間電流IDSD減少。
藉此，可對汲極/源極間電流IDSP及汲極/源極間電流IDSD的比率進行控制，而任意地控制連接點P3處的補償電壓Vstr的電壓位準，可進行微調而以高精度來生成補償電壓Vstr，從而可簡便地供給對霍爾元件200的因應力引起的檢測精度的變化進行補償的、更高精度的補償電壓Vstr。
圖6是表示作為第一實施形態的應力補償電壓生成電路的第四電路例的應力補償電壓生成電路105的電路圖。應力補償電壓生成電路105相對於應力補償電壓生成電路101而附加有具有圖4的（b）所示的特性的電路。以下，省略應力補償電壓生成電路105的構成構件中的與應力補償電壓生成電路101重覆的說明，僅對與應力補償電壓生成電路101不同的構成進行說明。所附加的電路包含P-ENH電晶體31及P-ENH電晶體32。
N-ENH電晶體21及N-ENH電晶體22的汲極及閘極連接於連接點P2，源極連接於連接點P5。
P-ENH電晶體31及P-ENH電晶體32的源極連接於連接點P5，閘極及汲極連接於VSS配線2。
即，N-ENH電晶體21及N-ENH電晶體22並聯連接於連接點P2與連接點P5之間，P-ENH電晶體31及P-ENH電晶體32並聯連接於連接點P5與VSS配線2之間。
藉此，藉由施加作為壓縮應力的應力σL 及應力σT ，將P-ENH電晶體31及P-ENH電晶體32的汲極/源極間電流分別合成的汲極/源極間電流IDSP變大（圖4的（b）），另一方面，將N-DEP電晶體11及N-DEP電晶體12的汲極/源極間電流分別合成的汲極/源極間電流IDSD減少。
藉此，可對汲極/源極間電流IDSP及汲極/源極間電流IDSD的比率進行控制，而任意地控制連接點P2處的補償電壓Vstr的電壓位準，與應力補償電壓生成電路101、應力補償電壓生成電路103相比，可進行微調而以高精度來生成補償電壓Vstr，從而可簡便地供給對霍爾元件200的因應力引起的檢測精度的變化進行補償的、更高精度的補償電壓Vstr。
再者，本實施形態中，設為下述構成進行了說明，即，基準電壓電路100生成基準電壓Vref，電壓電流轉換電路302由基準電壓Vref生成電流I2，對該電流I2合成補償電流I1，而生成對霍爾元件200進行驅動的驅動電流IDRV。
然而，亦可設為下述構成，即，不設基準電壓電路100及電壓電流轉換電路302，而是直接由電壓電流轉換電路301將應力補償控制電路311所生成的補償電壓Vstr轉換為補償電流I1，將該補償電流I1作為驅動電流IDRV而供給至霍爾元件200。
另外，本實施形態中，設為從應力補償控制電路311對霍爾元件200供給與應力對應的驅動電流IDRV的構成，但亦可使施加至霍爾元件200的驅動電壓VDRV對應於應力而變化。
例如，亦可設為下述構成，即，對驅動電流IDRV進行電流/電壓轉換（以下稱作I/V轉換）而轉換為驅動電壓VDRV，並將驅動電壓VDRV經由電壓調節器而施加至霍爾元件200。根據所述構成，藉由對應於應力而變化的驅動電壓VDRV，對霍爾元件200的因應力引起的檢測靈敏度的變化進行補償。
＜第二實施形態＞ 當說明本實施形態時，對於與在第一實施形態中說明的構成構件實質上並無不同的構成構件，標註相同的符號並省略重覆的說明。 圖7是作為第二實施形態的半導體感測裝置的一例的半導體感測裝置212的電路圖。圖7中，半導體感測裝置212包括作為第二實施形態的應力補償控制電路的一例的應力補償控制電路312、霍爾元件200及放大器400。
應力補償控制電路312具有應力補償電壓生成電路107與電壓電流轉換電路301及電壓電流轉換電路303。
應力補償控制電路312對電壓電流轉換電路301所輸出的補償電流I1與電壓電流轉換電路303所輸出的補償電流I3進行合成，作為驅動電流IDRV而供給至霍爾元件200。
另外，放大器400對從霍爾元件200供給的檢測電壓VH進行放大，作為放大電壓Vamp而輸出至外部電路。
圖8是表示作為本發明的第二實施形態的應力補償電壓生成電路的一例的應力補償電壓生成電路107的構成的電路圖。應力補償電壓生成電路107相對於應力補償電壓生成電路101而附加有具有圖4的（b）所示的特性的電路。以下，省略應力補償電壓生成電路107的構成構件中的與應力補償電壓生成電路101重覆的說明，對與應力補償電壓生成電路101不同的構成構件進行說明。所附加的電路具有P-ENH電晶體43與P-ENH電晶體31及P-ENH電晶體32。
P-ENH電晶體43的源極連接於VDD配線1，閘極連接於連接點P1，汲極連接於連接點P4。
P-ENH電晶體31及P-ENH電晶體32的源極連接於連接點P4，閘極及汲極連接於VSS配線2。即，P-ENH電晶體31及P-ENH電晶體32並聯配置於連接點P4與VSS配線2之間。P-ENH電晶體32的通道方向R5平行於X軸方向，P-ENH電晶體31的通道方向R6平行於Y軸方向。
藉此，藉由施加作為壓縮應力的應力σL 及應力σT ，應力σL 及應力σT 越小，將P-ENH電晶體31及P-ENH電晶體32的汲極/源極間電流各自合成的汲極/源極間電流IDSP越大，如圖4的（b）所示，補償電壓Vstr越是下降。
因此，當施加有作為壓縮應力的應力σL 及應力σT 時，從連接點P2輸出的補償電壓Vstr1上升，另一方面，從連接點P4輸出的補償電壓Vstr2下降。
而且，電壓電流轉換電路301對從應力補償電壓生成電路107經由配線51（圖8的連接點P2）而供給的補償電壓Vstr1進行V/I轉換，並乘以規定的比率p而輸出補償電流I1。另外，電壓電流轉換電路303對從應力補償電壓生成電路107經由配線52（圖8的連接點P4）而供給的補償電壓Vstr2進行V/I轉換，並乘以規定的比率q而輸出補償電流I3。
藉此，將對補償電壓Vstr1進行V/I轉換而獲得的電流乘以規定的比率p所得的補償電流I1、與對補償電壓Vstr2進行V/I轉換而獲得的電流乘以規定的比率q所得的補償電流I3予以合成，而生成驅動電流IDRV。
本實施形態中，電壓電流轉換電路301及電壓電流轉換電路303各自分別藉由規定的比率p、比率q，輸出補償電流I1、補償電流I3作為規定的電流值。
藉此，應力補償控制電路312藉由使所述比率p及比率q任意地變化，從而進行微調而以高精度來由補償電壓Vstr1及補償電壓Vstr2分別生成補償電流I1、補償電流I3，藉此，可將高精度的驅動電流IDRV供給至霍爾元件200，從而能以高精度來補償所述霍爾元件200的因應力引起的檢測精度的變化。
再者，亦可與第一實施形態同樣地，使施加至霍爾元件200的驅動電壓VDRV對應於應力而變化。
＜第三實施形態＞ 當說明本實施形態時，對於與在第一實施形態、第二實施形態中所說明的構成構件實質上並無不同的構成構件，標註相同的符號並省略重覆的說明。
圖9是作為第三實施形態的半導體感測裝置的一例的半導體感測裝置213的電路圖。圖9中，半導體感測裝置213包括應力補償控制電路311、霍爾元件200及放大器410。
霍爾元件200被設於VDD配線1與VSS配線2之間，從VDD配線1被供給驅動電流IDRV。
圖9中，應力補償控制電路311生成與應力σL 及應力σT 對應的驅動電流IDRV，作為放大器410的運轉電流。
此處，放大器410的放大率對應於從應力補償控制電路311供給的驅動電流IDRV的變化而變化。
藉此，本實施形態中，可對應於應力σL 及應力σT 而使放大器410的放大率發生變化，以對因應力引起的、霍爾元件200的檢測靈敏度的變化進行補償。
＜第四實施形態＞ 當說明本實施形態時，對於與在第一實施形態至第三實施形態中所說明的構成構件實質上並無不同的構成構件，標註相同的符號並省略重覆的說明。 圖10是作為第四實施形態的半導體感測裝置的一例的半導體感測裝置214的電路圖。圖10中，半導體感測裝置214包括應力補償電壓生成電路101、霍爾元件200、放大器400及比較器（comparator）500。
比較器500具有：輸入電壓端子501，對霍爾元件200的檢測電壓VH進行放大而作為放大電壓Vamp予以輸入；基準電壓端子502，輸入應力補償電壓Vstr；以及輸出端子511，輸出表示檢測電壓VH是否為規定的測定值的訊號。比較器500中，從放大器400對輸入電壓端子501供給放大電壓Vamp，且對基準電壓端子502供給從應力補償電壓生成電路101輸出的補償電壓Vstr。
如已述般，因所施加的應力σL 及應力σT 發生變化，而霍爾元件200的檢測靈敏度發生變化，從霍爾元件200輸出的檢測電壓VH發生變化，因此放大器400所輸出的放大電壓Vamp亦聯動地發生變化。另外，補償電壓Vstr亦對應於應力而變化。
本實施形態中，作為與放大電壓Vamp進行比較的基準電壓，使用補償電壓Vstr。比較器500藉由對放大電壓Vamp與補償電壓Vstr進行對比，判定作為半導體感測器的霍爾元件200的檢測電壓VH是否為規定的測定值。從輸出端子511輸出表示判定結果的訊號。如此，本實施形態中，藉由使用補償電壓Vstr來作為比較器500的基準電壓，對檢測電壓VH經放大的放大電壓Vamp的變化進行補償。
即，在不論施加至半導體感測裝置214的應力如何，施加至霍爾元件200的磁場均為規定強度的情況下，必須從半導體感測裝置214輸出檢測訊號。因此，本實施形態中，對於霍爾元件200的檢測靈敏度的因應力引起的變化，藉由對應於該應力而使比較器500的基準電壓發生變化來進行補償。
根據所述第一實施形態至第四實施形態，藉由耗盡型電晶體及增強型電晶體的因應力引起的跨導的變化量的差異，與應力對應地調整而生成補償電壓，藉此，對半導體感測器的因應力引起的檢測靈敏度的變化進行補償。 即，第一實施形態至第四實施形態的應力補償控制電路構成為，對半導體感測器的因應力引起的檢測靈敏度的變化進行補償而不使用擴散電阻。第一實施形態至第四實施形態的應力補償控制電路具備所述構成，因此即使成為高溫，亦不會如擴散電阻般有基板漏電流流動。第一實施形態至第四實施形態的應力補償控制電路中，在常溫以外的其他溫度區域亦可獲得與常溫同樣的補償精度。即，第一實施形態至第四實施形態的應力補償控制電路在包含常溫的可運轉的溫度區域內，可獲得穩定的補償精度。 另外，第一實施形態至第四實施形態的應力補償控制電路中，由耗盡型電晶體及增強型電晶體所形成的面積較擴散電阻小。因而，可使形成應力補償控制電路及半導體感測裝置的晶片的面積小於以往的形成應力補償控制電路及半導體感測裝置的晶片的面積。
以上，參照圖式詳述了本發明的實施形態，但詳述的具體構成為例示，本發明的實施形態並不限於詳述的構成，在實施階段，除了所述示例以外，亦能以各種形態來實施，在不脫離發明主旨的範圍內，可進行各種省略、置換、變更。該些實施形態或其變形包含於發明的範圍或主旨，並且包含於申請專利範圍所記載的發明及其均等的範圍內。
1:VDD配線 2:VSS配線 11、12:N-DEP電晶體（耗盡型的N通道型MOS電晶體） 21、22:N-ENH電晶體（增強型的N通道型MOS電晶體） 31、32、43:P-ENH電晶體 41、42:P-ENH電晶體（增強型的P通道型MOS電晶體） 51、52:配線 100:基準電壓電路 101、103、105、107:應力補償電壓生成電路 200:霍爾元件 211、212、213、214:半導體感測裝置 300:連接點 301、302、303:電壓電流轉換電路 311、312:應力補償控制電路 400、410:放大器 500:比較器 501:輸入電壓端子 502:基準電壓端子 511:輸出端子 I1、I3:補償電流 I2:電流 IDRV:驅動電流 IDS、IDSD、IDSD0、IDSN、IDSN0、IDSP、IDSP0:汲極/源極間電流 P1～P5:連接點 R1～R6:通道方向 Vamp:放大電壓 VGS:閘極/源極間電壓 VH:檢測電壓 Vref:基準電壓 Vstr、Vstr0、Vstr1、Vstr2:補償電壓 VTD、VTN、VTP、Δ:電壓 σT、σL:應力 KD、KN、|KP|:K值 αL、αT、βL、βT:斜度
圖1是表示本發明第一實施形態的半導體感測裝置的一例的電路圖。 圖2是表示根據第一實施形態的應力補償電壓生成電路的電路例的電路圖。 圖3的（a）至圖3的（g）是說明所施加的應力與金屬氧化物半導體（Metal Oxide Semiconductor，MOS）電晶體的K值的對應關係的圖。 圖4的（a）及圖4的（b）是說明應力補償電壓生成電路的電路例所產生的補償電壓的與應力對應的變化的圖。 圖5是表示根據第一實施形態的應力補償電壓生成電路的電路例的電路圖。 圖6是表示根據第一實施形態的應力補償電壓生成電路的電路例的電路圖。 圖7是表示本發明第二實施形態的半導體感測裝置的一例的電路圖。 圖8是表示第二實施形態的應力補償電壓生成電路的一例的電路圖。 圖9是表示本發明第三實施形態的半導體感測裝置的一例的電路圖。 圖10是表示本發明第四實施形態的半導體感測裝置的一例的電路圖。
1:VDD配線
2:VSS配線
51:配線
100:基準電壓電路
101:應力補償電壓生成電路
200:霍爾元件
211:半導體感測裝置
300:連接點
301、302:電壓電流轉換電路
311:應力補償控制電路
400:放大器
I1:補償電流
I2:電流
IDRV:驅動電流
Vamp:放大電壓
VH:檢測電壓
Vref:基準電壓
Vstr:補償電壓

Claims (10)

  1. 一種應力補償控制電路，對因施加至半導體感測器的應力造成的檢測靈敏度的變化進行補償，且所述應力補償控制電路的特徵在於，包括： 應力補償電壓生成電路，所述應力補償電壓生成電路藉由第一耗盡型電晶體與第一增強型電晶體的因應力引起的跨導變化的差異，而生成與所施加的應力對應的應力補償電壓， 所述應力補償控制電路基於所述應力補償電壓，來與被施加至所述半導體感測器的應力對應地進行所述檢測靈敏度的補償。
  2. 如請求項1所述的應力補償控制電路，其中 所述第一耗盡型電晶體包括：第一_一耗盡型電晶體，具有與第一方向平行的通道方向；以及第一_二耗盡型電晶體，具有平行於與所述第一方向正交的第二方向的通道方向， 所述第一增強型電晶體包括：第一_一增強型電晶體，具有與所述第一方向平行的通道方向；以及第一_二增強型電晶體，具有與所述第二方向平行的通道方向。
  3. 如請求項1所述的應力補償控制電路，其中 所述應力補償電壓生成電路包括： 第一串聯電路，由第二增強型電晶體與所述第一耗盡型電晶體串聯連接而成；以及 第二串聯電路，由第三增強型電晶體與所述第一增強型電晶體串聯連接而成，且 所述第二增強型電晶體及第三增強型電晶體構成電流鏡電路。
  4. 如請求項3所述的應力補償控制電路，更包括：第四增強型電晶體，與所述第一增強型電晶體串聯連接，且極性與所述第一增強型電晶體不同，且 所述應力補償控制電路對所述應力補償電壓的電壓位準進行調整。
  5. 如請求項1所述的應力補償控制電路，其中 所述應力補償電壓生成電路是由所述第一耗盡型電晶體與所述第一增強型電晶體進行圖騰柱連接而成的串聯電路。
  6. 如請求項1所述的應力補償控制電路，更包括：電壓電流轉換電路，將所述應力補償電壓轉換為所述半導體感測器的驅動電流，且 所述應力補償控制電路對所述半導體感測器供給所述驅動電流。
  7. 如請求項1所述的應力補償控制電路，更包括：電壓電流轉換電路，將所述應力補償電壓轉換為對所述半導體感測器的檢測電壓進行放大的放大器的驅動電流，且 所述應力補償控制電路對所述放大器供給所述驅動電流。
  8. 如請求項1所述的應力補償控制電路，更包括：比較器，具有輸入電壓端子、基準電壓端子及輸出端子，所述輸入電壓端子被輸入所述半導體感測器的檢測電壓，所述基準電壓端子被輸入所述應力補償電壓，所述輸出端子輸出表示所述半導體感測器的檢測電壓是否為規定的測定值的訊號。
  9. 如請求項1至請求項5中任一項所述的應力補償控制電路，其中 將所述應力補償電壓用作所述半導體感測器的驅動電壓。
  10. 一種半導體感測裝置，具有對因施加至半導體感測器的應力造成的檢測靈敏度的變化進行補償的功能，且所述半導體感測裝置的特徵在於，包括： 所述半導體感測器；以及 應力補償電壓生成電路，藉由第一耗盡型電晶體與第一增強型電晶體的因應力引起的跨導變化的差異，而生成與所施加的應力對應的應力補償電壓，且 所述半導體感測裝置基於所述應力補償電壓，來與施加至所述半導體感測器的應力對應地進行所述檢測靈敏度的補償。
TW108148530A 2019-01-22 2019-12-31 應力補償控制電路以及半導體感測裝置 TW202043793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019008437A JP7092692B2 (ja) 2019-01-22 2019-01-22 応力補償制御回路及び半導体センサ装置
JP2019-008437 2019-01-22

Publications (1)

Publication Number Publication Date
TW202043793A true TW202043793A (zh) 2020-12-01

Family

ID=71608620

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108148530A TW202043793A (zh) 2019-01-22 2019-12-31 應力補償控制電路以及半導體感測裝置

Country Status (5)

Country Link
US (1) US11137453B2 (zh)
JP (1) JP7092692B2 (zh)
KR (1) KR20200091356A (zh)
CN (1) CN111505542B (zh)
TW (1) TW202043793A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7075172B2 (ja) * 2017-06-01 2022-05-25 エイブリック株式会社 基準電圧回路及び半導体装置
JP7297479B2 (ja) * 2019-03-15 2023-06-26 エイブリック株式会社 半導体装置
DE102021206134A1 (de) * 2021-06-16 2022-12-22 Robert Bosch Gesellschaft mit beschränkter Haftung Stress- und/oder Dehnungsmesszelle für ein Stress- und/oder Dehnungsmesssystem
CN114583927B (zh) * 2022-04-20 2022-07-08 成都功成半导体有限公司 一种驱动电流可调式功率器件驱动电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749957A (en) 1986-02-27 1988-06-07 Yannis Tsividis Semiconductor transconductor circuits
JP2641104B2 (ja) 1989-01-10 1997-08-13 本田技研工業株式会社 半導体応力センサ
EP0363005B1 (en) 1988-09-02 1996-06-05 Honda Giken Kogyo Kabushiki Kaisha A semiconductor sensor
JP4441488B2 (ja) * 2003-12-25 2010-03-31 富士通マイクロエレクトロニクス株式会社 半導体装置および半導体集積回路装置
JP4761458B2 (ja) 2006-03-27 2011-08-31 セイコーインスツル株式会社 カスコード回路および半導体装置
US7980138B2 (en) 2007-10-29 2011-07-19 Infineon Technologies Ag Integrated circuit with stress sensing element
JP2009188223A (ja) * 2008-02-07 2009-08-20 Seiko Instruments Inc 半導体装置
US8723515B2 (en) * 2012-07-05 2014-05-13 Infineon Technologies Ag Vertical hall sensor circuit comprising stress compensation circuit
FR2993983A1 (fr) * 2012-07-30 2014-01-31 St Microelectronics Rousset Procede de compensation d'effets de contraintes mecaniques dans un microcircuit
DE102015202694A1 (de) * 2015-02-13 2016-08-18 Infineon Technologies Ag Stresskompensierte Oszillatorschaltungsanordnung und integrierte Schaltung, die diese verwendet
DE102015103075B4 (de) * 2015-02-20 2017-04-20 Infineon Technologies Ag Detektion und kompensation mechanischer spannungen
CN105607018B (zh) * 2016-01-27 2019-05-21 南京邮电大学 一种集成霍尔磁传感器封装应力补偿电路和方法

Also Published As

Publication number Publication date
CN111505542A (zh) 2020-08-07
KR20200091356A (ko) 2020-07-30
JP2020118504A (ja) 2020-08-06
JP7092692B2 (ja) 2022-06-28
US20200233045A1 (en) 2020-07-23
US11137453B2 (en) 2021-10-05
CN111505542B (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
TW202043793A (zh) 應力補償控制電路以及半導體感測裝置
US8222955B2 (en) Compensated bandgap
US20080074525A1 (en) Double sample active pixel sensor with double sampling temperature sensor
US11099081B2 (en) Current generating circuits capable of generating currents with different temperature coefficients and flexibly adjusting slope of the temperature coefficient
JP2007024667A (ja) 温度検出回路およびそれを用いた発振周波数補正装置
US20080191673A1 (en) Series regulator circuit
US7625118B2 (en) Circuit for correcting sensor temperature characteristics
US8421477B2 (en) Resistance variation detection circuit, semiconductor device and resistance variation detection method
US7511565B2 (en) Integrated circuit apparatus and method of compensating a current
JP6270002B2 (ja) 擬似抵抗回路及び電荷検出回路
JP6144515B2 (ja) ホール素子駆動回路
JP2006003246A (ja) 磁気センサ回路
JP2015018313A (ja) ホール素子駆動回路
JP2001210893A (ja) ホール素子バイアス回路
JP2008096213A (ja) ホールセンサ及びホール電圧補正方法
TW201734471A (zh) 電流檢測電路
KR101397818B1 (ko) 신호 출력 장치 및 방법
JP6506592B2 (ja) センサ装置
TWI611286B (zh) 偏壓電路
US7583148B2 (en) Transconductance control circuit, method of controlling transconductance, and a power amplifier
JP2003273672A (ja) 差動増幅回路
JP4768461B2 (ja) 温度検出手段調整回路およびその調整方法
CN113433492A (zh) 半导体装置
CN116256551A (zh) 电流感测电路
JP2005123212A (ja) 内部電源電位供給回路