CN113433492A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113433492A
CN113433492A CN202110305771.1A CN202110305771A CN113433492A CN 113433492 A CN113433492 A CN 113433492A CN 202110305771 A CN202110305771 A CN 202110305771A CN 113433492 A CN113433492 A CN 113433492A
Authority
CN
China
Prior art keywords
current
voltage
semiconductor device
semiconductor substrate
hall element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110305771.1A
Other languages
English (en)
Inventor
挽地友生
深井健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN113433492A publication Critical patent/CN113433492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/007—Environmental aspects, e.g. temperature variations, radiation, stray fields
    • G01R33/0082—Compensation, e.g. compensating for temperature changes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/0206—Three-component magnetometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Toxicology (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供能够降低具有霍尔元件的磁电转换特性的应力依赖性的半导体装置。半导体装置是形成在P型的半导体衬底上的半导体装置，具备：垂直电阻电路，包含N型的电阻，电阻形成对于半导体衬底的表面垂直方向的电流路径；霍尔元件，设置在半导体衬底上，输出与对于半导体衬底的表面垂直方向的磁通密度成比例的电压；放大器，对于从霍尔元件输出的电压进行放大并输出；电流电压转换电路，将包含流过垂直电阻电路的基准电流和垂直电阻电路的电阻值之积的电压作为比较基准电压加以输出；以及比较器，具有被输入从放大器输出的电压的信号输入端子和被输入比较基准电压的基准电压输入端子。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
霍尔元件在半导体衬底上与放大器或信号处理电路一起集成，例如在检测磁场时被使用。霍尔元件在被集成于半导体衬底上的情况下，由于晶圆上的保护膜或封装件的树脂密封等引起的机械应力（以下，仅称为“应力”）而产生压阻效应。霍尔元件在受到压阻效应的影响时，检测到的磁场和电压－电流转换系数的关系（以下，仅称为“灵敏度”）会发生变动。即，霍尔元件的灵敏度具有应力依赖性。
若霍尔元件的灵敏度的应力依赖性较高，则磁检测精度会下降，因此，如何降低磁传感器的灵敏度的应力依赖性对提高磁检测精度而言变得重要。
作为降低霍尔元件灵敏度的应力依赖性的技术的一个例子，有具备霍尔元件和使用压电系数不同的多个电阻来分别生成电流的电压电流器（V/I转换器）的应力补偿电路（例如参照专利文献1）。该应力补偿电路中，通过压电系数不同的多个电阻及V/I转换器产生与各电阻的压电系数及应力对应的两个不同的电流。进而，结合所产生的两个电流而产生一个基准电流。所产生的基准电流作为霍尔元件的驱动电流而使用。
【现有技术文献】
【专利文献】
【专利文献1】美国专利第7437260号说明书。
发明内容
【发明要解决的课题】
然而，上述现有的应力补偿电路使用压电系数不同的多个电阻，因此容易受工艺制造偏差的影响。另外，现有的应力补偿电路具备与多个电阻的每一个分别连接的多个V/I转换器，因此该电路规模有大型化的倾向。另外，当电路大型化时，消耗电流也增大。
为了解决上述课题，本发明的目的在于提供不容易受工艺制造偏差的影响而能够降低霍尔元件所具有的磁电转换特性的应力依赖性的半导体装置。
【用于解决课题的方案】
本发明所涉及的半导体装置是形成在P型的半导体衬底上的半导体装置，其特征在于具备：垂直电阻电路，包含N型的电阻，所述电阻形成对于所述半导体衬底的表面垂直方向的电流路径；霍尔元件，设置在所述半导体衬底上，输出与对于所述半导体衬底的表面垂直方向的磁通密度成比例的电压；放大器，对于从所述霍尔元件输出的电压进行放大并输出；电流电压转换电路，将包含流过所述垂直电阻电路的基准电流和所述垂直电阻电路的电阻值之积的电压作为基准电压加以输出；以及比较器，具有被输入从所述放大器输出的电压的信号输入端子和被输入所述基准电压的基准电压输入端子。
【发明效果】
依据本发明，能够降低具有霍尔元件的磁电转换特性的应力依赖性，而不容易受工艺制造偏差的影响。
附图说明
图1是示出本实施方式所涉及的半导体装置的一部分的平面图。
图2是本实施方式所涉及的半导体装置的II－II线截面图。
图3是本实施方式所涉及的半导体装置的电路图。
具体实施方式
以下，参照附图，对本发明的实施方式所涉及的半导体装置进行说明。
图1是示出作为本实施方式所涉及的半导体装置的一个例子的半导体装置1的一部分的平面图。图2是示出沿着II－II线的方向上的半导体装置1、具体而言示出X轴电阻器21的剖面的截面图（II－II线截面图）。此外，图1及图2所示的X轴、Y轴及Z轴表示XYZ的3维正交坐标系上的各轴。
半导体装置1形成在P型的半导体衬底100。图1所示的半导体装置1的一部分是包含霍尔元件10及垂直电阻电路20的部分。
霍尔元件10是输出与对于半导体衬底100的表面S垂直方向的Z方向的磁通密度成比例的电压的、所谓的水平霍尔元件。
垂直电阻电路20由N型的半导体形成。垂直电阻电路20具有沿着作为第1方向的X方向而配置的X轴电阻器21和沿着作为第2方向的Y方向而配置的Y轴电阻器22。
作为第1电阻器的X轴电阻器21包含与其他元件的连接端21a、21b和将连接端21a和连接端21b连接的电阻。
作为第2电阻器的Y轴电阻器22在配置的方向上与X轴电阻器21不同，但构成要素实质上与X轴电阻器21的构成要素相同。即，Y轴电阻器22具有与X轴电阻器21所具有的压电系数相同的压电系数。Y轴电阻器22包含与其他元件的连接端22a、22b和将连接端22a和连接端22b连接的电阻。
依据图2，在P型的半导体衬底100上形成有N型的埋込层110。在作为N型区域的埋込层110上，形成有作为相同的N型区域的外延层120。在外延层120的内部形成有作为P型区域的P阱130。在P阱130的上表面形成有作为元件隔离区域的LOCOS（区域性硅片氧化：LOCalOxidation of Silicon）140。进而，具有半导体衬底100、埋込层110、包含接触区域150的外延层120、P阱130及LOCOS140的半导体晶圆的上表面，被省略了图示的保护膜覆盖。
在外延层120的上部形成有作为既定深度的N型区域的接触区域150。在本实施方式中，将外延层120及接触区域150的上表面称为半导体衬底100的表面S。表面S被包括在包含X轴及Y轴且以Z轴为法线向量的平面即X－Y平面。
埋込层110及接触区域150是对于外延层120的离子浓度而言其离子浓度相对高的区域。接触区域150相当于X轴电阻器21的连接端21a、21b（参照图1）。
外延层120形成对于表面S垂直方向的Z方向的电流路径。埋込层110形成对于表面S平行的方向即X方向的电流路径，电连接两个外延层120之间。两个接触区域150、两个外延层120及埋込层110形成X轴电阻器21。
此外，埋込层110的电阻值小到相对于外延层120的电阻值可以忽略的程度。因而，X轴电阻器21的电阻值由外延层120的电阻值左右。
图3是半导体装置1的电路图。
半导体装置1具备：霍尔元件10；垂直电阻电路20；放大器30；比较器40；以及电流电压转换电路（I/V转换电路）50。
霍尔元件10具有4个电极10a～10d。放大器30具有同相输入端子（＋）、反相输入端子（－）和输出端子31。比较器40具有作为同相输入端子（＋）的信号输入端子41、作为反相输入端子（－）的基准电压输入端子42和输出端子43。电流电压转换电路50具有同相输入端子（＋）、反相输入端子（－）和输出端子51。
电极10a经由作为第1电流源的电流源6而与电源3连接。在此，电源3是供给作为既定电压的第1电压的电源。电流源6具有与电源3连接的第1端和与电极10a连接的第2端，将驱动电流IDRV向霍尔元件10供给。电极10b与电源4连接。电源4供给比第1电压低的第2电压。
流动驱动电流IDRV的电极10a、10b是霍尔元件10的驱动电极。剩下的两个电极10c、10d是输出差动电压的输出电极。电极10c及电极10d分别与放大器30的同相输入端子（＋）及反相输入端子（－）连接。输出端子31与信号输入端子41连接。
另一方面，基准电压输入端子42与电流电压转换电路50的输出端子51连接。在输出端子51与电流电压转换电路50的反相输入端子（－）之间连接有作为反馈电路的垂直电阻电路20。
垂直电阻电路20具有作为第1端的节点P1及作为第2端的节点P2。在节点P1及节点P2之间连接X轴电阻器21及Y轴电阻器22而构成。依据图3，垂直电阻电路20通过并联连接X轴电阻器21及Y轴电阻器22而构成。即，节点P1在垂直电阻电路20中是X轴电阻器21及Y轴电阻器22各自一端的连接点。节点P2在垂直电阻电路20中是X轴电阻器21及Y轴电阻器22各自另一端的连接点。
如果用与X轴电阻器21的关系说明节点P1及节点P2，则节点P1相当于例如图1所示的连接端21a及图2所示的接触区域150。节点P2相当于例如图1所示的连接端21b及图2所示的接触区域150。
节点P1除了连接有上述的X轴电阻器21及Y轴电阻器22各自一端及电流电压转换电路50的反相输入端子（－）之外，还连接有电流源7的第1端。
作为第2电流源的电流源7具有：与垂直电阻电路20的第1端及电流电压转换电路50的反相输入端子（－）连接的第1端；以及与电源4连接的第2端。电流源7供给流过垂直电阻电路20的基准电流IREF。
电流电压转换电路50的同相输入端子（＋）经由基准电压电路8与电源4连接。基准电压电路8具有与电流电压转换电路50的同相输入端子（＋）连接的第1端和与电源4连接的第2端，供给电流电压转换电路50的基准电压VREF。
在这样构成的半导体装置1中，在电极10a、10b之间流动驱动电流IDRV。若通过霍尔元件10检测到与半导体衬底100的表面S正交的磁通密度，则霍尔元件10从电极10c、10d向放大器30输出与检测到的磁通密度成比例的电压。
放大器30为差动输入放大器，从电极10c、10d输出的电压分别输入到同相输入端子（＋）、反相输入端子（－）。向同相输入端子（＋）及反相输入端子（－）输入的电压被放大器30放大后，从输出端子31输出。从输出端子31输出的信号电压VSIG向信号输入端子41输入。
另一方面，基准电压输入端子42上被输入作为比较基准电压的动作点电压VBOP。动作点电压VBOP是包含流过垂直电阻电路20的基准电流IREF和垂直电阻电路20的电阻值RREF之积的电压。详细而言，动作点电压VBOP是（基准电流IREF及电阻值RREF之）积与基准电压VREF之和。
比较器40比较向信号输入端子41输入的信号电压VSIG和输入到基准电压输入端子42的动作点电压VBOP，根据信号电压VSIG是否大于动作点电压VBOP而从输出端子43向输出端子60供给高电平或低电平的输出电压VOUT。向输出端子60供给的输出电压VOUT向与输出端子60连接的外部电路（省略图示）输出。
接着，就半导体装置1整体的磁电转换系数对于应力的变化的比率（以下，记为“应力依赖系数”）进行说明。
形成在X－Y平面的霍尔元件10的磁电转换系数KH，可由下述式（1）表示。
Figure 729077DEST_PATH_IMAGE001
SI：每单位驱动电流的磁电转换系数
IDRV：霍尔元件10的驱动电流
SIREF：基准应力下的每单位驱动电流的磁电转换系数
πH：每单位驱动电流的磁电转换系数对X－Y平面内轴应力压电系数
σXX：X方向的垂直应力
σYY：Y方向的垂直应力
σXX＋σYY：X－Y平面内的各向同性应力
在此，“基准应力”是指在既定状态下作用于包含半导体装置1的半导体芯片的应力。另外，“既定状态”是指例如形成覆盖上表面的保护膜之后的状态等、能够特定的一个状态。
另外，若将霍尔元件10的输出电压设为电压VH，并将放大器30的放大率设为G，则向信号输入端子41输入的信号电压VSIG可由下述式（2）表示。进而，若使用上述式（1）则由下述式（3）表示。依据下述式（3），可知信号电压VSIG具有应力依赖性。
Figure 646217DEST_PATH_IMAGE002
Bin：沿Z方向施加的磁通密度。
在上述的霍尔元件10的情况下，从霍尔元件10向信号输入端子41输出的信号电压VSIG的应力依赖系数被算出为＋44[％/GPa]。在此，正应力依赖系数表示应力为拉伸应力。另外，负应力依赖系数表示应力为压缩应力。
另一方面，从电流电压转换电路50向基准电压输入端子42输出的动作点电压VBOP可由下述式（4）表示。依据下述式（4），可知动作点电压VBOP具有应力依赖性。
Figure 363637DEST_PATH_IMAGE003
VBOP：动作点电压
VREF：电流电压转换电路50的基准电压
R：垂直电阻电路20的合成电阻值
IREF：基准电流
RREF：基准应力下的垂直电阻电路20的合成电阻值
π12：垂直电阻电路20的Z方向的电阻值对X－Y平面内轴应力压电系数。
上述的垂直电阻电路20的情况下，动作点电压VBOP的应力依赖系数被算出为＋53％/GPa。
另外，输出电压VOUT的应力依赖系数为（向信号输入端子41输入的信号电压VSIG的应力依赖系数即＋44％/GPa与向基准电压输入端子42输入的动作点电压VBOP的应力依赖系数即＋53％/GPa之差的）－9％/GPa。在此，将基准电压电路8直接与基准电压输入端子42连接的半导体装置称为“无应力补偿的半导体装置”。
以半导体装置1和无应力补偿的半导体装置来比较输出电压VOUT的应力依赖系数，则输出电压VOUT的应力依赖系数的应力方向相对于无应力补偿的半导体装置的输出电压即信号电压VSIG的应力依赖系数而言为相反方向。另外，可知输出电压VOUT的应力依赖系数的绝对值（＝9％/GPa）相对于信号电压VSIG的应力依赖系数的绝对值（＝44％/GPa）被抑制为约1/5。
依据本实施方式，为了补偿半导体装置1整体的磁电转换系数的应力依赖性，使用动作点电压VBOP。动作点电压VBOP是使用包含压电系数相同的电阻的X轴电阻器21及Y轴电阻器22来生成的。因而，与使用包含压电系数不同的多个电阻的电阻的情况相比，本实施方式能够降低工艺制造偏差的影响。
依据本实施方式，能够使用单一的电流电压转换电路50生成用于降低半导体装置1整体的磁电转换系数的应力依赖性的补偿信号、即动作点电压VBOP。相对于此，使用包含压电系数不同的多个电阻的电阻的应力补偿电路中，使用多个V/I转换器来生成补偿信号。因而，与使用包含压电系数不同的多个电阻的电阻的情况相比，本实施方式能够抑制电路规模及消耗电流的增大。
依据本实施方式，关于半导体装置1整体的磁电转换系数的应力依赖系数，相对于不适用使用X轴电阻器21及Y轴电阻器22生成的动作点电压VBOP的半导体装置整体上的磁电转换系数的应力依赖系数而言，能够将应力依赖系数的绝对值抑制为约1/5。
依据本实施方式，在生成作为补偿信号的动作点电压VBOP时应力依赖性不会附加到半导体装置1的消耗电流。这相对于生成补偿信号时消耗电流上附加应力依赖性的现有的应力补偿电路而言，在半导体装置的动作稳定性上是有利的。
例如，如记载于专利文献1的应力补偿电路那样，如果霍尔元件的驱动电流及半导体装置的消耗电流具有应力依赖性，则消耗电流受到施加在半导体衬底上的应力的影响而发生变动。如果消耗电流发生变动，则例如控制动作或監视动作等半导体装置的基于消耗电流的动作会变得不稳定。即，会容易发生误动作或误检测。相对于此，在半导体装置1中，消耗电流不受施加到半导体衬底上的应力的影响，因此，即便施加到半导体衬底上的应力发生变动，消耗电流也不会发生变动。因而，半导体装置1的基于消耗电流的动作是稳定的。
此外，本发明并不限于上述的实施方式原状，在实施阶段除了上述例子以外也可以以各种方式实施，在不脱离发明要点的范围内能够进行各种省略、置换、变更。
例如，电流源7也可以具有将以既定电流比复制驱动电流IDRV的电流作为基准电流IREF输出的电流反射镜电路而构成。该例子中，若设电流比α，则以满足IREF＝αIDRV的方式生成基准电流IREF。在IREF＝αIDRV成立的情况下，磁动作点BOP能够如下述式（5）那样近似。
Figure 758847DEST_PATH_IMAGE004
另外，在半导体装置1中，也可以取代电流源7而设为上述电流反射镜电路。进而，也可以取代电流源6及电流源7，设为具有一个电流源和电流反射镜电路、具备供给驱动电流IDRV及基准电流IREF的电流源电路的构成。
上述式（5）的右边为电流比α和设计常数之积。因而，磁动作点BOP不依赖于基准电流，即便基准电流具有应力依赖性及温度依赖性也能排除对磁动作点BOP的影响。另外，在想要调整磁动作点BOP的情况下，仅变更作为设计常数的电流比α即可，因此能够简单地调整磁动作点BOP。
上述的半导体装置1是垂直电阻电路20、霍尔元件10、放大器30、电流电压转换电路50和比较器40形成在半导体衬底100的一个例子，但是半导体装置1不一定限于此。只要至少霍尔元件10和垂直电阻电路20形成在相同的半导体衬底100即可。因而，半导体装置1之中霍尔元件10及垂直电阻电路20以外的构成要素也可以形成在与半导体衬底100不同的半导体衬底。
另外，在图3中例示的垂直电阻电路20是并联连接X轴电阻器21及Y轴电阻器22而构成的例子，但并不限于该例子。垂直电阻电路20只要连接X轴电阻器21和Y轴电阻器22地构成即可。例如，也可以通过串联连接X轴电阻器21及Y轴电阻器22而构成。
这些实施方式及其变形包括在发明的范围或要点中，并且包括在记载于权利要求书的发明及其等同的范围内。
【标号说明】
1 半导体装置；6 电流源（第1电流源）；7 电流源（第2电流源）；10 霍尔元件；20垂直电阻电路；21 X轴电阻器（第1电阻器）；22 Y轴电阻器（第2电阻器）；30 放大器；40 比较器；41 信号输入端子；42 基准电压输入端子；50 电流电压转换电路；100 半导体衬底；120 外延层（N型的电阻）。

Claims (5)

1.一种形成在P型的半导体衬底上的半导体装置，其特征在于具备：
垂直电阻电路，包含N型的电阻，所述电阻形成对于所述半导体衬底的表面垂直方向的电流路径；
霍尔元件，设置在所述半导体衬底上，输出与对于所述半导体衬底的表面垂直方向的磁通密度成比例的电压；
放大器，对于从所述霍尔元件输出的电压进行放大并输出；
电流电压转换电路，将包含流过所述垂直电阻电路的基准电流和所述垂直电阻电路的电阻值之积的电压作为比较基准电压加以输出；以及
比较器，具有被输入从所述放大器输出的电压的信号输入端子和被输入所述比较基准电压的基准电压输入端子。
2.如权利要求1所述的半导体装置，其中具备：
第1电流源，供给使所述霍尔元件驱动的驱动电流；以及
第2电流源，供给所述基准电流。
3.如权利要求2所述的半导体装置，其中，
所述第2电流源具有以既定电流比复制所述驱动电流并将复制后的电流作为所述基准电流输出的电流反射镜电路。
4.如权利要求1所述的半导体装置，其中具备：
电流源，供给使所述霍尔元件驱动的驱动电流；以及
电流反射镜电路，以既定电流比复制所述驱动电流并将复制后的电流作为所述基准电流输出。
5.如权利要求1至4中任一项所述的半导体装置，其中，
所述垂直电阻电路具有：
第1电阻器，沿着与所述半导体衬底的表面平行的第1方向配置；以及
第2电阻器，具有与所述第1电阻器所具有的压电系数相同的压电系数，并且沿着与所述半导体衬底的表面平行且与所述第1方向垂直的第2方向配置，
所述第1电阻器及所述第2电阻器电连接地构成。
CN202110305771.1A 2020-03-23 2021-03-23 半导体装置 Pending CN113433492A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020050895A JP2021150569A (ja) 2020-03-23 2020-03-23 半導体装置
JP2020-050895 2020-03-23

Publications (1)

Publication Number Publication Date
CN113433492A true CN113433492A (zh) 2021-09-24

Family

ID=77748818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110305771.1A Pending CN113433492A (zh) 2020-03-23 2021-03-23 半导体装置

Country Status (3)

Country Link
US (1) US11290097B2 (zh)
JP (1) JP2021150569A (zh)
CN (1) CN113433492A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004003853B4 (de) 2004-01-26 2009-12-17 Infineon Technologies Ag Vorrichtung und Verfahren zur Kompensation von Piezo-Einflüssen auf eine integrierte Schaltungsanordnung
DE102006045141B9 (de) * 2006-09-25 2009-02-19 Infineon Technologies Ag Magnetfeld-Sensor-Vorrichtung
US7980138B2 (en) * 2007-10-29 2011-07-19 Infineon Technologies Ag Integrated circuit with stress sensing element
US8723515B2 (en) * 2012-07-05 2014-05-13 Infineon Technologies Ag Vertical hall sensor circuit comprising stress compensation circuit
US9322840B2 (en) * 2013-07-01 2016-04-26 Infineon Technologies Ag Resistive element
US10107873B2 (en) * 2016-03-10 2018-10-23 Allegro Microsystems, Llc Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress
US10162017B2 (en) * 2016-07-12 2018-12-25 Allegro Microsystems, Llc Systems and methods for reducing high order hall plate sensitivity temperature coefficients
US10520559B2 (en) * 2017-08-14 2019-12-31 Allegro Microsystems, Llc Arrangements for Hall effect elements and vertical epi resistors upon a substrate

Also Published As

Publication number Publication date
JP2021150569A (ja) 2021-09-27
US20210297070A1 (en) 2021-09-23
US11290097B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
US9016135B2 (en) Stress sensor for measuring mechanical stresses in a semiconductor chip and stress compensated hall sensor
JP5189882B2 (ja) 温度センサ回路
KR100421162B1 (ko) 반도체 장치
WO2014002387A1 (ja) ホール起電力補正装置及びホール起電力補正方法
KR20000075825A (ko) 자기 센서
KR920001226B1 (ko) 반도체 압력센서
KR20120080567A (ko) 보상된 밴드갭
JP2008513874A (ja) バイアス回路
JP2013104736A (ja) 温度検出回路及びその調整方法
CN111505542B (zh) 应力补偿控制电路及半导体传感器装置
CN111693187B (zh) 半导体装置
JP2002116105A (ja) 物理量検出装置
JP2020148699A5 (zh)
JP5981890B2 (ja) ホール素子駆動回路
CN113433492A (zh) 半导体装置
US11099244B2 (en) Semiconductor device
JP6144515B2 (ja) ホール素子駆動回路
JPWO2013105451A1 (ja) 電流センサ
JP6706990B2 (ja) 装置
US11525751B2 (en) Sensor drive circuit with improved temperature characteristic compensation
JP7225694B2 (ja) 磁気センサ
JP2008051825A (ja) 圧力センサー
JP4915105B2 (ja) ゲージ抵抗が接続されて用いられる回路及びその回路を備えたセンサ
JPH1038611A (ja) 温度特性補償回路及び該温度特性補償回路を用いた磁電変換素子の駆動装置
JP2006071435A (ja) 磁気平衡式電流センサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Nagano

Applicant after: ABLIC Inc.

Address before: Tokyo, Japan

Applicant before: ABLIC Inc.

CB02 Change of applicant information