TW202038470A - 金氧半場效電晶體及其製造方法 - Google Patents

金氧半場效電晶體及其製造方法 Download PDF

Info

Publication number
TW202038470A
TW202038470A TW108112575A TW108112575A TW202038470A TW 202038470 A TW202038470 A TW 202038470A TW 108112575 A TW108112575 A TW 108112575A TW 108112575 A TW108112575 A TW 108112575A TW 202038470 A TW202038470 A TW 202038470A
Authority
TW
Taiwan
Prior art keywords
regions
polysilicon
gate
trench
region
Prior art date
Application number
TW108112575A
Other languages
English (en)
Inventor
林威廷
陳俊昇
Original Assignee
台灣茂矽電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣茂矽電子股份有限公司 filed Critical 台灣茂矽電子股份有限公司
Priority to TW108112575A priority Critical patent/TW202038470A/zh
Priority to US16/547,355 priority patent/US11031496B2/en
Publication of TW202038470A publication Critical patent/TW202038470A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本案係關於一種金氧半場效電晶體，包括基板、溝渠、底氧化層、遮蔽多晶矽區、二個閘多晶矽區以及多晶矽間氧化層。溝渠形成於基板。底氧化層形成於溝渠。遮蔽多晶矽區形成於溝渠並分隔部分之底氧化層。二個閘多晶矽區形成於底氧化層之上。多晶矽間氧化層形成於二個閘多晶矽區之間。遮蔽多晶矽區與二個閘多晶矽區之至少其中之一於水平方向上及垂直方向上彼此錯開。藉此，可有效降低源極與閘極間之電容，同時達到縮短切換時的延遲時間並降低能量損失之功效。

Description

金氧半場效電晶體及其製造方法
本案係關於一種場效電晶體，尤指一種金氧半場效電晶體及其製造方法。
近年來，在半導體製造中，分裂閘溝渠結構係持續地被開發，且相較於傳統的溝渠式金氧半場效電晶體係具有較佳的應用空間，這是因為帶有分裂閘溝渠結構的金氧半場效電晶體有較佳高頻切換特性以及較低的導通電阻。
通常，一個帶有分裂閘的金氧半場效電晶體在閘溝渠包括二個電極，其分別作為閘電極以及遮蔽電極，以降低汲極與閘極間之電容。然而，此種傳統的金氧半場效電晶體在源極與閘極間之電容仍相對較高，使得其切換時的延遲時間（Delay time）較高且也造成較多的能量損失。
故此，如何發展一種能有效降低源極與閘極間之電容，同時又能縮短切換時的延遲時間並降低能量損失的金氧半場效電晶體及其製造方法，實為目前尚待解決的問題。
本案之主要目的為提供一種金氧半場效電晶體及其製造方法，俾解決並改善前述先前技術之問題與缺點。
本案之另一目的為提供一種金氧半場效電晶體及其製造方法，藉由形成遮蔽多晶矽區及二個閘多晶矽區於溝渠，且使遮蔽多晶矽區與二個閘多晶矽區之至少其中之一於水平方向上及垂直方向上彼此錯開或完全無重疊，可有效降低源極與閘極間之電容，同時達到縮短切換時的延遲時間並降低能量損失之功效。同時，此製造方法相較於習知技術，其製程步驟與製造成本皆未增加，但卻可大幅提昇產品性能表現及應用範圍。
為達上述目的，本案之一較佳實施態樣為提供一種金氧半場效電晶體，包括：一基板；一溝渠，形成於該基板；一底氧化層，形成於該溝渠；一遮蔽多晶矽區，形成於該溝渠，並分隔部分之該底氧化層；二個閘多晶矽區，形成於該底氧化層之上；以及一多晶矽間氧化層，形成於該二個閘多晶矽區之間；其中，該遮蔽多晶矽區與該二個閘多晶矽區之至少其中之一於水平方向上及垂直方向上彼此錯開。
在一些實施例中，該溝渠具有一開口，且該二個閘多晶矽區及該多晶矽間氧化層係鄰近該開口設置。
在一些實施例中，金氧半場效電晶體更包括二個基體區，其中該二個基體區係分別鄰近該二個閘多晶矽區設置。
根據本案之構想，金氧半場效電晶體更包括二個源區及一接觸區，其中該二個源區係分別形成於該二個基體區，且該接觸區係形成於該二個源區及該二個基體區之上並與該二個源區及該二個基體區相連接。
進一步地，金氧半場效電晶體更包括一源極及一閘極，其中該源極係與該接觸區相連接，且該閘極係與該二個閘多晶矽區相連接。
在一些實施例中，該二個閘多晶矽區係彼此對稱，且該多晶矽間氧化層係設置於該遮蔽多晶矽區之上。
在一些實施例中，金氧半場效電晶體更包括一汲極，其中該基板為N型半導體基板且包括一N型輕摻雜區及一N型重摻雜區，該溝渠係形成於該N型輕摻雜區，且該汲極係與該N型重摻雜區相連接。
為達上述目的，本案之另一較佳實施態樣為提供一種金氧半場效電晶體，包括：一基板；一溝渠，形成於該基板；一遮蔽多晶矽區，形成於該溝渠；二個閘多晶矽區，形成於該溝渠，且該二個閘多晶矽區具有相同電位；以及一閘極，與該二個閘多晶矽區相連接；其中，該遮蔽多晶矽區與該二個閘多晶矽區於水平方向上及垂直方向上彼此完全無重疊。
為達上述目的，本案之另一較佳實施態樣為提供一種金氧半場效電晶體之製造方法，包括步驟：提供一基板；形成一溝渠於該基板；形成一底氧化層於該溝渠；形成一遮蔽多晶矽區於該溝渠，以分隔該底氧化層；移除部分之該底氧化層與部分之該遮蔽多晶矽區，以形成二個凹槽區；對該二個凹槽區及該遮蔽多晶矽區進行閘氧化，以形成一多晶矽間氧化層；後續再沉積注入多晶矽於該二個凹槽區，以形成二個閘多晶矽區；其中，該多晶矽間氧化層係設置於該二個閘多晶矽區之間，且該遮蔽多晶矽區與該二個閘多晶矽區於水平方向上及垂直方向上彼此完全無重疊。
在一些實施例中，本案金氧半場效電晶體之製造方法於沉積多晶矽於該二個凹槽區，以形成該二個閘多晶矽區之步驟後，係更包括步驟：形成二個基體區，並使該二個基體區分別鄰近該二個閘多晶矽區設置；分別形成二個源區於該二個基體區；形成一接觸區於該二個源區及該二個基體區之上；形成一源極，並使該源極與該接觸區相連接；以及形成一閘極，並使該閘極與該二個閘多晶矽區相連接。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖示在本質上係當作說明之用，而非架構於限制本案。
請參閱第1A圖至第1E圖以及第2圖，其中第1A圖至第1E圖係顯示本案一實施例之金氧半場效電晶體之製造方法之流程結構圖，以及第2圖係顯示本案一實施例之金氧半場效電晶體之結構示意圖。如第1圖及第2圖所示，根據本案一實施例之金氧半場效電晶體100係以溝渠式功率金氧半場效電晶體（Trench Power MOSFET）為較佳，且可以本案金氧半場效電晶體之製造方法製成，但不以此為限。金氧半場效電晶體100包括基板10、溝渠101、底氧化層102、遮蔽多晶矽區103、二個閘多晶矽區105以及多晶矽間氧化層109。溝渠101形成於基板10。底氧化層102形成於溝渠101。遮蔽多晶矽區103形成於溝渠101並分隔部分之底氧化層102。二個閘多晶矽區105形成於底氧化層102之上。多晶矽間氧化層109形成於二個閘多晶矽區105之間。遮蔽多晶矽區103與二個閘多晶矽區105之至少其中之一於水平方向上及垂直方向上彼此錯開。換句話說，遮蔽多晶矽區103與二個閘多晶矽區105於水平方向上及垂直方向上彼此完全無重疊。藉此，可有效降低源極S與閘極G間之電容，同時達到縮短切換時的延遲時間並降低能量損失之功效。
在一些實施例中，本案金氧半場效電晶體100之溝渠101具有開口，且二個閘多晶矽區105及多晶矽間氧化層109係鄰近開口設置。金氧半場效電晶體100係進一步包括二個基體區106，且二個基體區係分別鄰近二個閘多晶矽區105設置。基體區106可依照需求具有N型或P型雜質摻雜，以完成所需的半導體特性。此外，金氧半場效電晶體100係進一步包括二個源區107及接觸區108，其中二個源區107係分別形成於二個基體區106，且接觸區108係形成於二個源區107及二個基體區106之上並與二個源區107及二個基體區106相連接。
進一步地，金氧半場效電晶體100係包括汲極D、源極S及閘極G，其中源極S係與接觸區108相連接，且閘極G係與二個閘多晶矽區105相連接，其中二個閘多晶矽區105具有相同電位。根據分裂閘溝渠結構之概念，閘極G作為場效電晶體的通道控制之用，而遮蔽電極與源極S等電位，以減少汲極D與閘極G間之電容。
在一些實施例中，二個閘多晶矽區105係彼此對稱，並以線對稱為較佳，其中為線對稱時，係以多晶矽間氧化層109之中心垂直線作為對稱參考線，但不以此為限。多晶矽間氧化層109係設置於遮蔽多晶矽區103之上。
在一些實施例中，金氧半場效電晶體100之基板10為N型半導體基板且包括N型輕摻雜區（N-）及N型重摻雜區（N++），基體區106為P型基體區，源區107為N型源區，溝渠101係形成於N型輕摻雜區（N-），且汲極D係與N型重摻雜區（N++）相連接。
請再參閱第1A圖至第1E圖。根據本案之一實施例，金氧半場效電晶體之製造方法係包括步驟如下。首先，提供基板10。其次，形成溝渠101於基板10。接著，形成底氧化層102於溝渠101。然後，形成遮蔽多晶矽區103於溝渠101，以分隔底氧化層102。再來，移除部分之底氧化層102與部分之遮蔽多晶矽區103，以形成二個凹槽區104。然後，對二個凹槽區104及遮蔽多晶矽區103進行閘氧化（Gate oxidation），以形成多晶矽間氧化層109。接著，沉積多晶矽於二個凹槽區104，以形成二個閘多晶矽區105。於此實施例中，多晶矽間氧化層109係設置於二個閘多晶矽區105之間，且遮蔽多晶矽區103與二個閘多晶矽區105於水平方向上及垂直方向上彼此完全無重疊。
值得注意的是，在移除部分之底氧化層102與部分之遮蔽多晶矽區103之步驟中，底氧化層102被移除之部分的深度係定義閘多晶矽區105之尺寸，且遮蔽多晶矽區103被移除之部分其高度（或深度）與底氧化層102被移除之部分之高度或深度不同，且係以被移除後之遮蔽多晶矽區103之頂部與凹槽區104側邊的基板10齊高為較佳。另一方面，於前述製造方法中，遮蔽多晶矽區103之寬度W係依照設計特別地被縮減，以使後續的閘氧化製程中能夠完全地氧化。當遮蔽多晶矽區103之上端部份，例如但不限於高出凹槽區104底部之部分，完全地被氧化時，源極S與閘極G間之滲漏電流係有效地被抑制（即使多晶矽間氧化層109之寬度較小或厚度較薄）。於此情況下，使得本案之金氧半場效電晶體100能被用於低功率應用。
在一些實施例中，本案金氧半場效電晶體之製造方法於沉積多晶矽於二個凹槽區104，以形成二個閘多晶矽區105之步驟後，係進一步包括步驟如下：在前述之步驟後，形成二個基體區106，並使二個基體區106分別鄰近二個閘多晶矽區105設置。接著，分別形成二個源區107於二個基體區106。然後，形成接觸區108於二個源區107及二個基體區106之上。再來，形成源極S，並使源極S與接觸區108相連接。接著，形成閘極G，並使閘極G與二個閘多晶矽區105相連接。當然，汲極D與N型重摻雜區之形成與連接可在此製造方法中的任意步驟前後完成，因此不予限定。
綜上所述，本案提供一種金氧半場效電晶體及其製造方法，藉由形成遮蔽多晶矽區及二個閘多晶矽區於溝渠，且使遮蔽多晶矽區與二個閘多晶矽區之至少其中之一於水平方向上及垂直方向上彼此錯開或完全無重疊，可有效降低源極與閘極間之電容，同時達到縮短切換時的延遲時間並降低能量損失之功效。同時，此製造方法相較於習知技術，其製程步驟與製造成本皆未增加，但卻可大幅提昇產品性能表現及應用範圍。
縱使本發明已由上述之實施例詳細敘述而可由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
10:基板 100:金氧半場效電晶體 101:溝渠 102:底氧化層 103:遮蔽多晶矽區 104:凹槽區 105:閘多晶矽區 106:基體區 107:源區 108:接觸區 109:多晶矽間氧化層 D:汲極 G:閘極 S:源極 W:寬度
第1A圖至第1E圖係顯示本案一實施例之金氧半場效電晶體之製造方法之流程結構圖。 第2圖係顯示本案一實施例之金氧半場效電晶體之結構示意圖。
10:基板
100:金氧半場效電晶體
101:溝渠
102:底氧化層
103:遮蔽多晶矽區
105:閘多晶矽區
106:基體區
107:源區
108:觸區
109:多晶矽間氧化層
D:汲極
G:閘極
S:源極

Claims (10)

  1. 一種金氧半場效電晶體，包括： 一基板； 一溝渠，形成於該基板； 一底氧化層，形成於該溝渠； 一遮蔽多晶矽區，形成於該溝渠，並分隔部分之該底氧化層； 二個閘多晶矽區，形成於該底氧化層之上；以及 一多晶矽間氧化層，形成於該二個閘多晶矽區之間； 其中，該遮蔽多晶矽區與該二個閘多晶矽區之至少其中之一於水平方向上及垂直方向上彼此錯開。
  2. 如申請專利範圍第1項所述之金氧半場效電晶體，其中該溝渠具有一開口，且該二個閘多晶矽區及該多晶矽間氧化層係鄰近該開口設置。
  3. 如申請專利範圍第1項所述之金氧半場效電晶體，更包括二個基體區，其中該二個基體區係分別鄰近該二個閘多晶矽區設置。
  4. 如申請專利範圍第3項所述之金氧半場效電晶體，更包括二個源區及一接觸區，其中該二個源區係分別形成於該二個基體區，且該接觸區係形成於該二個源區及該二個基體區之上並與該二個源區及該二個基體區相連接。
  5. 如申請專利範圍第4項所述之金氧半場效電晶體，更包括一源極及一閘極，其中該源極係與該接觸區相連接，且該閘極係與該二個閘多晶矽區相連接。
  6. 如申請專利範圍第1項所述之金氧半場效電晶體，其中該二個閘多晶矽區係彼此對稱，且該多晶矽間氧化層係設置於該遮蔽多晶矽區之上。
  7. 如申請專利範圍第1項所述之金氧半場效電晶體，更包括一汲極，其中該基板為N型半導體基板且包括一N型輕摻雜區及一N型重摻雜區，該溝渠係形成於該N型輕摻雜區，且該汲極係與該N型重摻雜區相連接。
  8. 一種金氧半場效電晶體，包括： 一基板； 一溝渠，形成於該基板； 一遮蔽多晶矽區，形成於該溝渠； 二個閘多晶矽區，形成於該溝渠，且該二個閘多晶矽區具有相同電位；以及 一閘極，與該二個閘多晶矽區相連接； 其中，該遮蔽多晶矽區與該二個閘多晶矽區於水平方向上及垂直方向上彼此完全無重疊。
  9. 一種金氧半場效電晶體之製造方法，包括步驟： 提供一基板； 形成一溝渠於該基板； 形成一底氧化層於該溝渠； 形成一遮蔽多晶矽區於該溝渠，以分隔該底氧化層； 移除部分之該底氧化層與部分之該遮蔽多晶矽區，以形成二個凹槽區； 對該二個凹槽區及該遮蔽多晶矽區進行閘氧化，以形成一多晶矽間氧化層；以及 沉積多晶矽於該二個凹槽區，以形成二個閘多晶矽區； 其中，該多晶矽間氧化層係設置於該二個閘多晶矽區之間，且該遮蔽多晶矽區與該二個閘多晶矽區於水平方向上及垂直方向上彼此完全無重疊。
  10. 如申請專利範圍第9項所述之金氧半場效電晶體之製造方法，其中於沉積多晶矽於該二個凹槽區，以形成該二個閘多晶矽區之步驟後，係更包括步驟： 形成二個基體區，並使該二個基體區分別鄰近該二個閘多晶矽區設置； 分別形成二個源區於該二個基體區； 形成一接觸區於該二個源區及該二個基體區之上； 形成一源極，並使該源極與該接觸區相連接；以及 形成一閘極，並使該閘極與該二個閘多晶矽區相連接。
TW108112575A 2019-04-10 2019-04-10 金氧半場效電晶體及其製造方法 TW202038470A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108112575A TW202038470A (zh) 2019-04-10 2019-04-10 金氧半場效電晶體及其製造方法
US16/547,355 US11031496B2 (en) 2019-04-10 2019-08-21 MOSFET and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108112575A TW202038470A (zh) 2019-04-10 2019-04-10 金氧半場效電晶體及其製造方法

Publications (1)

Publication Number Publication Date
TW202038470A true TW202038470A (zh) 2020-10-16

Family

ID=72749364

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112575A TW202038470A (zh) 2019-04-10 2019-04-10 金氧半場效電晶體及其製造方法

Country Status (2)

Country Link
US (1) US11031496B2 (zh)
TW (1) TW202038470A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582260A (zh) * 2020-12-04 2021-03-30 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739087B (zh) * 2019-04-11 2021-09-11 台灣茂矽電子股份有限公司 分離閘結構之製造方法及分離閘結構
KR102500888B1 (ko) * 2021-05-31 2023-02-17 주식회사 키파운드리 분할 게이트 전력 모스펫 및 제조 방법
CN116936635A (zh) * 2022-04-07 2023-10-24 艾科微电子(深圳)有限公司 半导体装置及其制造方法
CN115084272B (zh) * 2022-08-22 2023-01-24 华羿微电子股份有限公司 一种屏蔽栅mosfet器件结构及制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4817827B2 (ja) 2005-12-09 2011-11-16 株式会社東芝 半導体装置
US7825465B2 (en) 2007-12-13 2010-11-02 Fairchild Semiconductor Corporation Structure and method for forming field effect transistor with low resistance channel region
JP2012204590A (ja) 2011-03-25 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
US8894243B2 (en) * 2013-03-07 2014-11-25 Samsung Corning Precision Materials Co., Ltd. Organic light emitting display having improved color shift and visibility
CN105742312B (zh) * 2014-12-31 2019-02-12 乐金显示有限公司 有机发光显示装置
JP2016167519A (ja) 2015-03-09 2016-09-15 株式会社東芝 半導体装置
CN105609534A (zh) * 2016-01-06 2016-05-25 京东方科技集团股份有限公司 一种oled显示基板及显示装置
CN105870022B (zh) 2016-05-31 2019-01-04 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582260A (zh) * 2020-12-04 2021-03-30 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet及其制造方法
TWI773605B (zh) * 2020-12-04 2022-08-01 大陸商杭州芯邁半導體技術有限公司 製造溝槽型ｍｏｓｆｅｔ的方法
CN112582260B (zh) * 2020-12-04 2023-08-22 杭州芯迈半导体技术有限公司 沟槽型mosfet及其制造方法

Also Published As

Publication number Publication date
US11031496B2 (en) 2021-06-08
US20200328302A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
TW202038470A (zh) 金氧半場效電晶體及其製造方法
CN108364870B (zh) 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
TWI684276B (zh) 溝渠式功率電晶體及其製作方法
TWI610435B (zh) 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
US11916141B2 (en) Method for fabricating shield gate MOSFET
CN105551964A (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
WO2006035877A1 (ja) 半導体装置
CN107910374A (zh) 超结器件及其制造方法
CN110957371A (zh) 一种低导通电阻的中低压平面栅vdmos器件及其制造工艺
CN107818920B (zh) 屏蔽栅沟槽mosfet的栅氧层结构及制造方法
US8723256B1 (en) Semiconductor device and fabricating method thereof
JP2007294759A (ja) 半導体装置およびその製造方法
CN105206675A (zh) Nldmos器件及其制造方法
TWI487112B (zh) 半導體裝置及其製造方法
WO2021114437A1 (zh) 沟槽型场效应晶体管结构及其制备方法
CN112133750B (zh) 深沟槽功率器件及其制备方法
TW202339258A (zh) 半導體裝置及製造半導體裝置的方法
CN102339851B (zh) 具有沟槽底部多晶硅结构的功率半导体及其制造方法
TWI675409B (zh) 屏蔽閘極式金氧半場效應電晶體及其製造方法
CN103839981B (zh) 一种半导体器件及其制造方法
TW202226601A (zh) 半溝槽型金氧半功率場效電晶體結構及其製法
CN202205758U (zh) 对称高压mos器件
US9905690B1 (en) Field effect transistor having a multi-width electrode structure and method for manufacturing the same
CN220106545U (zh) 加强型屏蔽闸沟槽式功率金氧半场效晶体管
CN108039361A (zh) 半导体功率器件、半导体功率器件的终端结构及其制作方法