TW202037050A - 電路結構以及電源開啟方法 - Google Patents
電路結構以及電源開啟方法 Download PDFInfo
- Publication number
- TW202037050A TW202037050A TW108108989A TW108108989A TW202037050A TW 202037050 A TW202037050 A TW 202037050A TW 108108989 A TW108108989 A TW 108108989A TW 108108989 A TW108108989 A TW 108108989A TW 202037050 A TW202037050 A TW 202037050A
- Authority
- TW
- Taiwan
- Prior art keywords
- module
- circuit
- power switch
- current
- current value
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
一種電路結構,電性連接一電源,所述電路結構包括:第一電路模組,包括一第一模組電源開關以及多個電路,所述第一模組電源開關電性連接所述電源,其中,所述第一電路模組具有一第一模組電流;以及第二電路模組,包括一第二模組電源開關以及多個電路,所述第二電源開關電性連接所述電源,其中,所述第二電路模組具有一第二模組電流;其中,所述第一模組電源開關以及所述第二電源開關的一開啟順序是根據所述第一模組電流以及所述第二模組電流的大小而決定。
Description
本發明涉及一種電路結構、電源開啟方法以及電源開啟規劃方法,特別是涉及一種降低突波電流的電路結構、電源開啟方法以及電源開啟規劃方法電路結構、電源開啟方法以及電源開啟規劃方法。
目前各類晶片因應節能法規,都會對晶片各區域電路進行睡眠模式的設置,但是要喚醒進入睡眠模式的晶片中的電路則會有相當大的突波電流,而且需要一段時間才能使被喚醒的晶片電路穩定運作。
目前晶片各區域電路電源開關單元的喚醒方式有兩種,一種是依據設置區域的順序依序喚醒各區域電路,也就是,依序開啟各區域電路的電源開關單元;一種則是各區域電路的電源開關單元同時被開啟。前者需要較長的時間等待全部的電路都被喚醒,後者則是會有非常大的突波電流。
因此,如何提供一種可以降低突波電流的電源開啟方法,是業界的一個重要課題。
本發明所要解決的技術問題在於,針對現有技術的不足提供一種電路結構,電性連接一電源,所述電路結構包括:第一電路模組,包括一第一模組電源開關以及多個電路,所述第一模組電源開關電性連接所述電源,其中,所述第一電路模組具有一第一模組電流;以及第二電路模組,包括一第二模組電源開關以及多個電路,所述第二電源開關電性連接所述電源,其中,所述第二電路模組具有一第二模組電流;其中,所述第一模組電源開關以及所述第二電源開關的一開啟順序是根據所述第一模組電流以及所述第二模組電流的大小而決定。
另外,本發明提供一種電路結構,電性連接一電源,所述電路結構包括:第一電路模組,包括一第一模組電源開關以及多個電路,所述第一模組電源開關電性連接所述電源,其中,所述第一電路模組具有一第一模組電流,所述多個電路分別包括一電流值,每一所述電路包括一電源開關單元,每一所述電路的所述電源開關單元電性連接所述第一模組電源開關;其中,所述多個電路的所述多個電源開關單元根據一預定順序進行開啟,所述預定順序根據所述電路的所述多個電流值的大小而決定。
另外,本發明還提供了一種適用於一電路結構的電源開啟方法,所述電路結構包括多個電路模組,每一電路模組包括多個電路,所述電源開啟方法包括下列步驟:提供一電源至所述電路結構;以及根據一預定順序以及所述電路結構的所述多個電路的多個電流值的大小,開啟所述多個電路的電源開關單元。其中,所述預定順序至少包括,首先開啟對應所述多個電流值中一第一電流值的所述電路的電源開關單元,再接著開啟對應所述多個電流值中一第二電流值的所述電路的所述電源開關單元,所述第一電流值為所述電流值中的一最大電流值,所述第二電流值為所述電流值中的一最小電流值。
本發明的其中一有益效果在於,本發明所提供的電路結構、電源開啟方法以及電源開啟規劃方法,可以有效降低突波電流,減少電路持續開啟的損傷,有效延長電路壽命,更可以有效降低電流穩定時間,提升電路運作效率。
為使能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與圖式,然而所提供的圖式僅用於提供參考與說明,並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所提供有關“電路結構、電源開啟方法電源開啟規劃方法”的實施方式,本領域技術人員可由本說明書所提供的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用,本說明書中的各項細節也可基於不同觀點與應用,在不悖離本發明的構思下進行各種修改與變更。另外,本發明的附圖僅為簡單示意說明,並非依實際尺寸的描繪,事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容,但所提供的內容並非用以限制本發明的保護範圍。
應當可以理解的是,雖然本文中可能會使用到 “第一”、“第二”、“第三”等術語來描述各種元件或者信號,但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件,或者一信號與另一信號。另外,本文中所使用的術語“或”,應視實際情況可能包含相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
請參閱圖1以及圖2,圖1為本發明第一實施例的電路結構的示意圖。圖2為本發明第一實施例的電路模組的示意圖。
電路結構1是利用半導體製程進行規劃設計的一積體電路晶片。其中,電路結構1包括一第一電路模組11、一第二電路模組12、一第三電路模組13以及一第四電路模組14。在本實施例中,各電路模組是包括不同功能,且電路構成各自獨立的電路區域。
在本實施例中,第一電路模組11、第二電路模組12、第三電路模組13以及第四電路模組14分別包括6個電路。每一電路模組包括的電路數量可以根據實際需求進行調整設計,在本發明中不做限制。
其中,第一電路模組11、第二電路模組12、第三電路模組13以及第四電路模組14分別包括一第一模組電源開關11S、一第二模組電源開關12S、一第三模組電源開關13S以及一第四模組電源開關14S。第一模組電源開關11S、第二模組電源開關12S、第三模組電源開關13S以及第四模組電源開關14S分別電性連接一電源VDD。電源VDD提供電能給電路結構1以驅動電路結構1的各電路模組以進行功能運作。
在本實施例中,電源VDD分別通過第一模組電源開關11S、第二模組電源開關12S、第三模組電源開關13S以及第四模組電源開關14S,提供一第一模組電流MI1、一第二模組電流MI2、一第三模組電流MI3以及一第四模組電流MI4給第一電路模組11、第二電路模組12、第三電路模組13以及第四電路模組14。
由於第一電路模組11、第二電路模組12、第三電路模組13以及第四電路模組14在各自的電路區域包括不同的主動電子元件以及被動電子元件,所以,第一模組電流MI1、第二模組電流MI2、第三模組電流MI3以及第四模組電流MI4的電流值會有差異。
在本實施例中,為了降低突波電流(Inrush current)以及電流穩定時間(current stable time period),會將第一模組電源開關11S、第二模組電源開關12S、第三模組電源開關13S以及第四模組電源開關14S根據一開啟順序進行開啟。在本實施例中,第一模組電源開關11S、第二模組電源開關12S、第三模組電源開關13S以及第四模組電源開關14S的開啟順序,是根據第一模組電源開關11S、第二模組電源開關12S、第三模組電源開關13S以及第四模組電源開關14S各自的第一模組電流MI1、第二模組電流MI2、第三模組電流MI3以及第四模組電流MI4的大小而決定的。也就是,第一模組電源開關11S、第二模組電源開關12S、第三模組電源開關13S以及第四模組電源開關14S的開啟順序,是根據第一模組電源開關11S、第二模組電源開關12S、第三模組電源開關13S以及第四模組電源開關14S各自的第一模組電流MI1、第二模組電流MI2、第三模組電流MI3以及第四模組電流MI4的一第一預定順序而決定。
在本實施例中,會先將第一模組電流MI1、第二模組電流MI2、第三模組電流MI3以及第四模組電流MI4的電流值進行電流值大小的排序。
假設,第一模組電流MI1大於第二模組電流MI2。第二模組電流MI2大於第四模組電流MI4。第四模組電流MI4大於第三模組電流MI3。也就是,在本實施例中,電路結構1的最大電流值是第一模組電流MI1、最小電流值是第三模組電流MI3。
在本實施例中,電路結構1的第一預定順序從第一項排列到第四項則是:第一模組電流MI1、第三模組電流MI3、第二模組電流MI2以及第四模組電流MI4。也就是,電路結構1的第一預定順序的第一項是第一模組電流MI1。電路結構1的第一預定順序的第二項是第三模組電流MI3。電路結構1的第一預定順序的第三項是第二模組電流MI2。電路結構1的第一預定順序的第四項是第四模組電流MI4。
而電路結構1的多個電路模組11-14的多個模組電源開關11S-14S就會根據第一預定順序依序開啟多個電路模組11-14的多個模組電源開關11S-14S。也就是,首先會開啟對應第一預定順序中第一電流值(第一模組電流MI1)的第一模組電源開關11S。接著開啟對應第一預定順序中第二電流值(第三模組電流MI3)的第三模組電源開關13S。再接下來,則是開啟對應第一預定順序中第三電流值(第二模組電流MI2)的第二模組電源開關12S。最後,則是開啟對應第一預定順序中第四電流值(第四模組電流MI4)的第四模組電源開關14S。
也就是,在本實施例中,開啟電路結構1各電路模組11-14的第一預定順序,是先開啟具有最大電流值的電路模組的模組電源開關,再開啟具有最小電流值的電路模組的模組電源開關,然後,依序開啟具有一個較大電流值的模組電源開關、接著開啟具有一個較小電流值的模組電源開關,直到全部的模組電源開關都開啟完畢為止。
在本實施例中,第一預定順序可以根據客戶提供的突波電流以及電流穩定時間的規格進行設計,在本發明不做限制。
請參閱圖2,在本實施例中,每一電路模組包括6個電路。每一電路模組包括的電路數量可以根據實際需求進行調整設計,在本發明中不作限制。以下僅以第一電路模組11進行說明,其他電路模組不作贅述。
在本實施例中,第一電路模組11包括一第一電路111、一第二電路112、一第三電路113、一第四電路114、一第五電路115以及一第六電路116。在本實施例中,各電路111-116是指在同一功能的電路模組中不同的電路構成。
第一電路111、第二電路112、第三電路113、第四電路114、第五電路115以及第六電路116分別具有一電流值,分別是第一電流值、第二電流值、第三電流值、第四電流值、第五電流值以及第六電流值。
在本實施例中,第一電路111、第二電路112、第三電路113、第四電路114、第五電路115以及第六電路116分別包括一第一電源開關單元111S、一第二電源開關單元112S、一第三電源開關單元113S、一第四電源開關單元114S、一第五電源開關單元115S以及一第六電源開關單元116S。第一電源開關單元111S、一第二電源開關單元112S、一第三電源開關單元113S、一第四電源開關單元114S、一第五電源開關單元115S以及一第六電源開關單元116S電性連接第一模組電源開關。
在本實施例中,第一電流值、第二電流值、第三電流值、第四電流值、第五電流值以及第六電流值也需要根據大小順序進行排列。
經過大小排列之後,第一電路111的第一電源開關單元111S、第二電路112的第二電源開關單元112S、第三電路113的第三電源開關單元113S、第四電路114的第一電源開關單元114S、第五電路115的第五電源開關單元115S以及第六電路116的第六電源開關單元116S就可以根據該些電流值大小的一第二預定順序進行開啟。
第一預定順序與第二預定順序可以相同或是不相同,在本發明中不作限制。在本實施例中,第一預定順序與第二預定順序是相同的順序,也就是先開啟對應最大電流值的電源開關單元,再接著開啟對應最小電流值的電源開關單元,之後再開啟較大電流值的電源開關單元。
也就是,第一電路模組11的多個電路111-116的多個電源開關單元111S-116S的第二開啟順序是根據流經多個電路111-116的多個電流值的大小而決定。
首先,對應多個電流值中的一第一電流值的電路的電源開關單元被開啟,此處的第一電流值就是各電路111-116的多個電流值中的最大電流值。接著,是對應多個電流值中的一第二電流值的電路的電源開關單元被開啟,第二電流值就是電路111-116的多個電流值中的最小電流值。
接著,對應多個電流值中的一第三電流值的電路的電源開關單元會被開啟,第三電流值僅小於所述第一電流值,但是第三電流值大於第二電流值。也就是對應第二大的電流值的電路的電源開關單元會被開啟。
再接下來,對應多個電流值中的一第四電流值的電路的電源開關單元會被開啟,所述第四電流值僅大於第二電流值,也就是第四電流值僅僅大於最小電流值,但比其他電流值小。也就是,第四電流值小於第一電流值以及第三電流值。
如圖2所示,第一電路111的第一電源開關單元111S首先被開啟,接著是第五電路115的第五電源開關單元115S被開啟。之後則依序開啟第六電路116的第六電源開關單元116S、第二電路112的第二電源開關單元112S、第四電路114的第四電源開關單元114S以及第三電路113的第三電源開關單元113S。
根據上述第二預定順序的規則,第一電路111的第一電流值是最大電流值。第五電路115的第五電流值是最小電流值。依據電流值大小進行排列,從大到小的順序則是:第一電流值、第六電流值、第四電流值、第三電流值、第二電流值以及第五電流值。
在本實施例中,第二預定順序可以根據客戶提供的突波電流以及電流穩定時間的規格進行設計,在本發明不做限制。
[第二實施例]
請參閱圖3,圖3為本發明第二實施例的電源開啟方法的流程圖。
在本實施例中,提供了一種適用於一電路結構的電源開啟方法。在本實施例中的電源開啟方法,適用於先前所述的電路結構1,在本實施例中,先前所述的電路結構1的結構與相關功能不進行贅述。
在本實施例中,電源開啟方法包括下列步驟:
提供一電能至所述電路結構(步驟S100);以及
根據一預定順序以及所述電路結構的所述多個電路的多個電流值的大小,開啟所述多個電路的電源開關單元(步驟S110)。
在步驟S100中,電路結構1至少包括多個電路111-116。電路結構1電性連接一電源VDD,電源VDD會提供一電能至電路結構1。
在步驟S110中,其中,預定順序至少包括,首先開啟對應多個電流值中一第一電流值的電路的電源開關單元,再接著開啟對應多個電流值中一第二電流值的電路的電源開關單元,第一電流值為多個電流值中的一最大電流值,第二電流值為多個電流值中的最小電流值。
再者,會接著開啟對應多個電流值中的一第三電流值的電路的電源開關單元,第三電流值僅小於第一電流值,而且,第三電流值大於第二電流值。
其次,會接著開啟對應多個電流值中的一第四電流值的所述電路的電源開關單元,第四電流值僅大於第二電流值,第四電流值小於第一電流值以及第三電流值。
[第三實施例]
請參閱圖4,圖4為本發明第三實施例的電源開啟規劃方法的流程圖。
在本實施例中,提供了一種適用於一電路結構的電源開啟規劃方法。在本實施例中的電源開啟規劃方法,適用於先前所述的電路結構1,在本實施例中,先前所述的電路結構1的結構與相關功能不進行贅述。
一種適用於一電路結構的電源開啟規劃方法,其中,所述電路結構電性連接一電源,所述電路結構包括多個電路,每一所述電路包括一電源開關單元,所述電源開啟規劃方法包括下列步驟:
計算流經所述多個電路各自的多個電流值(步驟S200);
排序所述多個電流值(步驟S210);以及
根據一預定順序以及所述多個電流值的一排序結果,依序開啟對應的所述多個電路的所述多個電源開關單元(步驟S220)。
在步驟S200中,電路結構1至少包括多個電路111-116,每一電路模組包括多個電路。電路結構1電性連接一電源VDD,電源VDD會提供一電能至電路結構1。使用者可以通過一模擬程序預先計算流經電路結構1的總電流,以及流經各電路111-116的電流值。
在步驟S210中,將流經各電路111-116的電流值依照電流值大小進行排序。
在步驟S220中,預定順序至少包括,首先開啟對應多個電流值中一第一電流值的電路的電源開關單元,再接著開啟對應多個電流值中一第二電流值的電路的電源開關單元,第一電流值為多個電流值中的一最大電流值,第二電流值為多個電流值中的最小電流值。
再者,會接著開啟對應多個電流值中的一第三電流值的電路的電源開關單元,第三電流值僅小於第一電流值,而且,第三電流值大於第二電流值。
其次,會接著開啟對應多個電流值中的一第四電流值的所述電路的電源開關單元,第四電流值僅大於第二電流值,第四電流值小於第一電流值以及第三電流值。
[實施例的有益效果]
本發明的其中一有益效果在於,本發明所提供的電路結構、電源開啟方法以及電源開啟規劃方法,可以有效降低突波電流,減少電路持續開啟的損傷,有效延長電路壽命,更可以有效降低電流穩定時間,提升電路運作效率。
以上所提供的內容僅為本發明的優選可行實施例,並非因此侷限本發明的申請專利範圍,所以凡是運用本發明說明書及圖式內容所做的等效技術變化,均包含於本發明的申請專利範圍內。
1:電路結構11:第一電路模組12:第二電路模組13:第三電路模組14:第四電路模組MI1:第一模組電流MI2:第二模組電流MI3:第三模組電流MI4:第四模組電流11S:第一模組電源開關12S:第二模組電源開關13S:第三模組電源開關14S:第四模組電源開關111:第一電路112:第二電路113:第三電路114:第四電路115:第五電路116:第六電路111S:第一電流值112S:第二電流值113S:第三電流值114S:第四電流值115S:第五電流值116S:第六電流值S100-S110、S200-S220:步驟VDD:電源
圖1為本發明第一實施例的電路結構的示意圖。
圖2為本發明第一實施例的電路模組的示意圖。
圖3為本發明第二實施例的電源開啟方法的流程圖。
圖4為本發明第三實施例的電源開啟規劃方法的流程圖。
1:電路結構
11:第一電路模組
12:第二電路模組
13:第三電路模組
14:第四電路模組
MI1:第一模組電流
MI2:第二模組電流
MI3:第三模組電流
MI4:第四模組電流
11S:第一模組電源開關
12S:第二模組電源開關
13S:第三模組電源開關
14S:第四模組電源開關
VDD:電源
Claims (10)
- 一種電路結構,所述電路結構電性連接一電源,所述電路結構包括: 第一電路模組,包括一第一模組電源開關以及多個電路,所述第一模組電源開關電性連接所述電源,其中,所述第一電路模組具有一第一模組電流;以及 第二電路模組,包括一第二模組電源開關以及多個電路,所述第二電源開關電性連接所述電源,其中,所述第二電路模組具有一第二模組電流; 其中,所述第一模組電源開關以及所述第二電源開關的一開啟順序是根據所述第一模組電流以及所述第二模組電流的大小而決定。
- 如申請專利範圍第1項所述的電路結構,其中,所述第一模組電源開關以及所述第二模組電源開關的所述開啟順序是根據所述第一模組電流以及所述第二模組電流的一第一預定順序而決定。
- 如申請專利範圍第1項所述的電路結構,其中,所述第一電路模組的多個所述電路分別包括一電源開關單元,所述多個電源開關單元電性連接所述第一模組電源開關,所述第一電路模組的所述多個電源開關單元的一開啟順序是根據流經所述多個電路的多個電流值的大小而決定。
- 如申請專利範圍第3項所述的電路結構,其中,所述多個電路分別包括一電流值,對應所述多個電流值中的一第一電流值的所述電路的所述電源開關單元首先被開啟,接著是對應所述多個電流值中的一第二電流值的所述電路的所述電源開關單元被開啟,所述第一電流值為所述多個電流值中的一最大電流值,所述第二電流值為所述多個電流值中的一最小電流值。
- 如申請專利範圍第4項所述的電路結構,其中,對應所述多個電流值中的一第三電流值的所述電路的所述電源開關單元被開啟,所述第三電流值僅小於所述第一電流值,所述第三電流值大於所述第二電流值。
- 如申請專利範圍第5項所述的電路結構,其中,對應所述多個電流值中的一第四電流值的所述電路的所述電源開關單元被開啟,所述第四電流值僅大於所述第二電流值,所述第四電流值小於所述第一電流值以及所述第三電流值。
- 如申請專利範圍第2項所述的電路結構,其中,所述第二電路模組的多個所述電路分別包括一電源開關單元,所述多個電源開關單元電性連接所述第二電源開關,所述第二電路模組的所述多個電源開關單元的一開啟順序是根據流經所述多個電路的多個電流值的一第二預定順序而決定。
- 如申請專利範圍第1項所述的電路結構,其中,所述電源提供一電能至所述電路結構。
- 一種電路結構,電性連接一電源,所述電路結構包括: 第一電路模組,包括一第一模組電源開關以及多個電路,所述第一模組電源開關電性連接所述電源,其中,所述第一電路模組具有一第一模組電流,所述多個電路分別包括一電流值,每一所述電路包括一電源開關單元,每一所述電路的所述電源開關單元電性連接所述第一模組電源開關; 其中,所述多個電路的所述多個電源開關單元根據一預定順序進行開啟,所述預定順序根據所述電路的所述多個電流值的大小而決定。
- 一種適用於一電路結構的電源開啟方法,所述電路結構包括多個電路模組,每一電路模組包括多個電路,所述電源開啟方法包括下列步驟: 提供一電源至所述電路結構;以及 根據一預定順序以及所述電路結構的所述多個電路的多個電流值的大小,開啟所述多個電路的電源開關單元; 其中,所述預定順序至少包括,首先開啟對應所述多個電流值中一第一電流值的所述電路的電源開關單元,再接著開啟對應所述多個電流值中一第二電流值的所述電路的所述電源開關單元,所述第一電流值為所述電流值中的一最大電流值,所述第二電流值為所述電流值中的一最小電流值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108108989A TWI713286B (zh) | 2019-03-15 | 2019-03-15 | 電路結構以及電源開啟方法 |
US16/599,356 US10778214B1 (en) | 2019-03-15 | 2019-10-11 | Circuit structure and power-on method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108108989A TWI713286B (zh) | 2019-03-15 | 2019-03-15 | 電路結構以及電源開啟方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202037050A true TW202037050A (zh) | 2020-10-01 |
TWI713286B TWI713286B (zh) | 2020-12-11 |
Family
ID=72422558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108108989A TWI713286B (zh) | 2019-03-15 | 2019-03-15 | 電路結構以及電源開啟方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10778214B1 (zh) |
TW (1) | TWI713286B (zh) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4963144B2 (ja) * | 2000-06-22 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
KR101128352B1 (ko) * | 2005-02-18 | 2012-03-26 | 삼성전자주식회사 | 유에스비 컨트롤러 및 그것의 절전모드 제어 방법 |
KR101015712B1 (ko) * | 2009-05-29 | 2011-02-22 | 주식회사 하이닉스반도체 | 반도체 장치 및 이를 이용한 구동 방법 |
US8550234B2 (en) * | 2010-12-07 | 2013-10-08 | Interroll Corporation | Sequential controlled start-up for zoned conveyor systems |
JP5945149B2 (ja) * | 2012-04-18 | 2016-07-05 | アズビル株式会社 | フィールド機器 |
CN105308856A (zh) * | 2013-04-13 | 2016-02-03 | 索莱克赛尔公司 | 利用叠层嵌入式远程访问模块开关的太阳能光伏模块功率控制和状态监控系统 |
JPWO2015136746A1 (ja) * | 2014-03-12 | 2017-04-06 | 日本電気株式会社 | 電源装置及び電源装置の動作方法 |
US9577454B2 (en) * | 2014-04-11 | 2017-02-21 | Primus Power Corporation | Series connected storage interface converter |
US10152112B2 (en) * | 2015-06-10 | 2018-12-11 | Sonics, Inc. | Power manager with a power switch arbitrator |
US10191525B2 (en) * | 2016-07-27 | 2019-01-29 | Hewlett Packard Enterprise Development Lp | Modules storing power configuration parameters |
EP3490092B1 (en) * | 2017-11-28 | 2020-04-29 | Advanced Digital Broadcast S.A. | System and method for minimizing inrush current |
GB2572821B (en) * | 2018-04-13 | 2021-03-10 | Ge Aviat Systems Ltd | Method and apparatus for operating a power distribution system |
-
2019
- 2019-03-15 TW TW108108989A patent/TWI713286B/zh active
- 2019-10-11 US US16/599,356 patent/US10778214B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10778214B1 (en) | 2020-09-15 |
US20200295753A1 (en) | 2020-09-17 |
TWI713286B (zh) | 2020-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782701B2 (en) | Power gating circuit, system on chip circuit including the same and power gating method | |
CN103825601B (zh) | 一种熔丝修调电路 | |
JP2016535574A (ja) | 磁気抵抗電流制限器 | |
WO2008042447A3 (en) | Method and system for the modular design and layout of integrated circuits | |
CN106208634A (zh) | 用于电流/功率平衡的方法和装置 | |
US7398499B2 (en) | Method of searching paths suffering from the electrostatic discharge in the process of an integrated circuit design | |
EP1374402A1 (en) | Buffer circuit having reduced leakage current and method of reducing leakage current in a field programmable device | |
US8519772B2 (en) | Alternate power gating enablement | |
TWI713286B (zh) | 電路結構以及電源開啟方法 | |
CN113111621A (zh) | 半导体装置和半导体装置制造方法 | |
JP2001338982A (ja) | 半導体集積回路 | |
US8634172B2 (en) | Silicon controlled rectifier based electrostatic discharge protection circuit with integrated JFETs, method of operation and design structure | |
CN107024957B (zh) | 用于电流/功率平衡的方法和装置 | |
CN111725984B (zh) | 电路结构、电源开启方法以及电源开启规划方法 | |
WO2017180779A2 (en) | Power-up based integrated circuit configuration | |
CN113033138B (zh) | 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构 | |
TWI749443B (zh) | 半導體裝置和半導體裝置製造方法 | |
JPH04292015A (ja) | 高出力スイッチング・トランジスタを制御する回路 | |
US20150200667A1 (en) | Collapsible glue logic systems and methods | |
CN105428350B (zh) | 静电放电保护元件的模拟等效电路及其模拟方法 | |
CN109861678A (zh) | 一种上电复位电路及芯片 | |
CN109671454B (zh) | 一种差分逻辑存储器行列选择电路和芯片 | |
US8547772B2 (en) | Memory power supply circuit | |
JPS61190958A (ja) | 半導体集積回路 | |
US6941389B2 (en) | System and method for processing I/O by disabling output for configuration processor when processor clock is inactive and resuming processor after predetermined period of time |