CN105428350B - 静电放电保护元件的模拟等效电路及其模拟方法 - Google Patents
静电放电保护元件的模拟等效电路及其模拟方法 Download PDFInfo
- Publication number
- CN105428350B CN105428350B CN201410742279.0A CN201410742279A CN105428350B CN 105428350 B CN105428350 B CN 105428350B CN 201410742279 A CN201410742279 A CN 201410742279A CN 105428350 B CN105428350 B CN 105428350B
- Authority
- CN
- China
- Prior art keywords
- equivalent
- coupled
- drain
- circuit
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000003068 static effect Effects 0.000 claims description 37
- 230000001012 protector Effects 0.000 claims description 33
- 230000008878 coupling Effects 0.000 claims description 19
- 238000010168 coupling process Methods 0.000 claims description 19
- 238000005859 coupling reaction Methods 0.000 claims description 19
- 238000004088 simulation Methods 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims description 12
- 239000000969 carrier Substances 0.000 claims description 5
- VLQGDKKHHCKIOJ-UHFFFAOYSA-N NNOS Chemical compound NNOS VLQGDKKHHCKIOJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims 1
- 238000012423 maintenance Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005314 correlation function Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例提供一种静电放电保护元件的模拟等效电路及其模拟方法。模拟等效电路包括一MOS晶体管、一双载子接面晶体管、一第一电压电路、一第二电压电路及一电流电路。MOS晶体管的源极耦接源极接脚。双载子接面晶体管的集极、射极及基极分别耦接MOS晶体管的漏极、源极及衬底。第一电压电路耦接于漏极接脚、源极接脚与MOS晶体管的漏极之间。第二电压电路耦接于栅极接脚、源极接脚与MOS晶体管的栅极之间。电流电路耦接于MOS晶体管的漏极及衬底与衬底接脚之间。
Description
技术领域
本发明实施例是有关于一种模拟等效电路及其模拟方法，且特别是有关于一种静电放电保护元件的模拟等效电路及其模拟方法。
背景技术
在集成电路的设计领域中，为了提供晶片传送或接收输入或输出电压，会在晶片中配置多个的电源输入介面或电源输出介面。并且，为防止静电放电现象所产生的大电流通过电源输入或电源输出介面所连接的焊垫来传送至晶片内部，在电源输入或输出介面所连接的焊垫附近，通常会配置静电放电保护电路以防止大电流传送至晶片内部。
一般而言，集成电路的设计会通过电路模拟软件来进行，并且同时模拟集成电路的电气特性，亦即可正确模拟例如电路中的各个节点的电压及电流变化。然而，由于模拟软件无法正确模拟静电放电保护电路中的静电放电保护元件，因此集成电路中的静电放电保护电路通常是在集成电路制作完成后才进行特性量测。但是，上述量测动作会浪费大量人力，并且在静电放电保护电路或元件有缺陷的情况下，会造成电路设计的成本。因此，如何通过电路模拟软件正确模拟静电放电保护电路中的静电放电保护元件，则成为进行集成电路设计的一个问题。
发明内容
本发明实施例提供一种静电放电保护元件的模拟等效电路及其模拟方法，可通过电路模拟软件正确模拟静电保护电路中的静电放电保护元件。
本发明一实施例的静电放电保护元件的模拟等效电路，其中模拟等效电路包括一MOS晶体管、一双载子接面晶体管、一第一电压电路、一第二电压电路及一第一电流电路。MOS晶体管具有一等效漏极、一等效栅极、一等效源极及一等效衬底，其中等效源极耦接等效源极接脚。双载子接面晶体管具有一等效集极、一等效射极及一等效基极，其中等效集极耦接等效漏极，等效射极耦接等效源极，等效基极耦接等效衬底。第一电压电路耦接于等效漏极接脚、等效源极接脚与等效漏极之间，用以提供一等效漏极电压至等效漏极。第二电压电路耦接于等效栅极接脚、等效源极接脚与等效栅极之间，用以提供一等效栅极电压至等效栅极。第一电流电路耦接于等效漏极、等效衬底接脚与等效衬底之间，用以提供一等效衬底电流至等效衬底。
本发明实施例提供一种模拟静电放电保护元件的方法，模拟方法包括下列步骤。提供具有一等效漏极、一等效栅极、一等效源极及一等效衬底的一MOS晶体管，并且使等效源极耦接等效源极接脚。提供具有一等效集极、一等效射极及一等效基极的一双载子接面晶体管，并且使等效集极耦接等效漏极，使等效射极耦接等效源极，使等效基极耦接等效衬底。提供一第一电压电路，并且使第一电压电路耦接于等效漏极接脚、等效源极接脚与等效漏极之间，其中第一电压电路提供一等效漏极电压至等效漏极。提供一第二电压电路，并且使第二电压电路耦接于等效栅极接脚、等效源极接脚与等效栅极之间，其中第二电压电路提供一等效栅极电压至等效栅极。提供一第一电流电路，并且使第一电流电路耦接于等效漏极、等效衬底接脚与等效衬底之间，其中第一电流电路提供一等效衬底电流至等效衬底。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为依据本发明一实施例的静电放电保护元件的模拟等效电路的电路示意图。
图2A及图2B为依据本发明一实施例的触发电压及维持电压的对照示意图。
图3为依据本发明一实施例的静电放电保护元件的模拟方法的流程图。
附图符号说明：
100：模拟等效电路
110：第一电压电路
120：第二电压电路
130：第一电流电路
210、230：曲线
220、240：量测点
D1：二极管
IEB：等效衬底电流
M1：N型MOS晶体管
Q1：NPN双载子晶体管
R1～R7：电阻
SB：等效衬底接脚
SD：等效漏极接脚
SG：等效栅极接脚
SS：等效源极接脚
VEB：等效衬底电压
VED：等效漏极电压
VEG：等效栅极电压
S310、S320、S330、S340、S350：步骤
具体实施方式
图1为依据本发明一实施例的静电放电保护元件的模拟等效电路100的电路示意图。请参照图1，在本实施例中，用以模拟静电放电保护元件的模拟等效电路100设定为具有一等效漏极接脚SD、一等效栅极接脚SG、一等效源极接脚SS及一等效衬底(bulk，体极)接脚SB的开关元件，其中上述静电放电保护元件例如是栅极接地NNOS晶体管(gate-groundedNMOS，GGNMOS)、栅极电阻接地NNOS晶体管(GRNMOS)、使用RC反相器的NMOS晶体管(RC-inverter NMOS)或是其他MOS晶体管，并且等效漏极接脚SD可用以接收模拟用的漏极电压，等效栅极接脚SG可用以接收模拟用的栅极电压，等效源极接脚SS可用以接收模拟用的源极电压，等效衬底接脚SB可用以接收模拟用的衬底电压。并且，模拟等效电路100可建立于电路模拟软件中，以对静电放电保护元件进行电路模拟，其中电路模拟软件例如为集成电路模拟软件(Simulation Program with Integrated Circuit Emphasis,SPICE)。在本实施例中，是以新思科技(Synopsys)所提供的集成电路模拟软件(HSPICE)来建立模拟等效电路100，但不以此为限，任何可提供相关功能的集成电路模拟软件均可应用在本案中。在本实施例中，静电放电保护元件的模拟等效电路100还包括N型MOS晶体管M1、NPN双载子(接面)晶体管Q1、第一电压电路110、第二电压电路120及第一电流电路130。
晶体管M1具有漏极(对应等效漏极)、栅极(对应等效栅极)、源极(对应等效源极)及衬底(对应等效衬底)，其中晶体管M1的源极耦接等效源极接脚SS。晶体管Q1具有集极(对应等效集极)、射极(对应等效射极)及基极(对应等效基极)，其中晶体管Q1的集极耦接晶体管M1的漏极，晶体管Q1的射极耦接晶体管M1的源极，晶体管Q1的基极耦接晶体管M1的衬底。
第一电压电路110耦接于等效漏极接脚SD、等效源极接脚SS与晶体管M1的漏极之间，用以提供等效漏极电压VED至晶体管M1的漏极。第二电压电路120耦接于等效栅极接脚SG、等效源极接脚SS与晶体管M1的栅极之间，用以提供等效栅极电压VEG至晶体管M1的栅极。第一电流电路130耦接于晶体管M1的漏极、等效衬底接脚SB与晶体管M1的衬底之间，用以提供等效衬底电流IEB及等效衬底电压VEB至晶体管M1的衬底。
在本发明的一实施例中，第一电压电路110包括电阻R1～R3(对应第一电阻至第三电阻)。电阻R1的第一端耦接等效漏极接脚SD。电阻R2耦接于电阻R1的第二端与等效源极接脚SS之间。电阻R3耦接于电阻R1的第二端与晶体管M1的漏极之间。其中，电阻R1～R3可用以控制等效漏极电压VED，并且电阻R3可设定模拟等效电路100的触发电压(triggervoltage)以符合对应的等效栅极电压VEG，亦即可通过增加电阻R3降低模拟等效电路100的触发电压，进而可控制模拟等效电路100的骤回曲线特性(snapback curve behavior)。
第二电压电路120包括电阻R4及R5(对应第四电阻及第五电阻)。电阻R4耦接于等效栅极接脚SG与晶体管M1的栅极之间。电阻R5耦接于晶体管M1的栅极与等效源极接脚SS之间。其中，电阻R4、R5可用以控制等效栅极电压VEG。在一实施例中，可使用电阻R4、R5比为9:1的关系以得到等效栅极电压VEG。例如，当等效栅极接脚SG上的电压(VSG)为1V时，则等效栅极电压VEG为0.1V(VEG＝VSG*(R5/(R4+R5)))。因此，可通过设计不同的电阻R4、R5以控制等效栅极电压VEG。
第一电流电路130包括二极管D1、电阻R6及R7(对应第六电阻及第七电阻)。二极管D1的阳极耦接晶体管M1的漏极。电阻R6耦接于二极管D1的阴极与晶体管M1的衬底之间。电阻R7耦接于晶体管M1的衬底与等效衬底接脚SB之间。其中，二极管D1、电阻R6、R7可用以控制等效衬底电流IEB及等效衬底电压VEB。
依据上述，当例如由正电荷所引发的静电放电现象发生于等效漏极接脚SD，且晶体管M1及Q1为不导通时，正电荷可经由电阻R1及R3及第一电流电路130流向等效衬底接脚SB，此时等效衬底电压VEB可上升。当等效衬底电压VEB上升至高于晶体管Q1的临界值时，晶体管Q1可导通，亦即静电放电保护元件被触发，以此可实现静电放电保护元件的基本骤回曲线。
在其他实施例中，若模拟等效电路100欲模拟的静电放电保护元件为一PMOS晶体管，则晶体管M1可以是PMOS晶体管，晶体管Q1可以是PNP双载子(接面)晶体管。其中，PMOS晶体管的源极耦接等效源极接脚SS，PNP双载子(接面)晶体管的射极耦接PMOS晶体管的源极，PNP双载子(接面)晶体管的集极耦接PMOS晶体管的漏极，PNP双载子(接面)晶体管的基极耦接PMOS晶体管的衬底。并且，二极管D1的阴极耦接PMOS晶体管的漏极，二极管D1的阳极耦接电阻R6。其余电路结构则类似图1所示。
并且，由于所使用的元件(如电阻、晶体管、二极管)都是常用的元件，因此在进行电路模拟时，电路模拟软件可直接至元件库连接而导入，因此模拟等效电路100的收敛性(convergence)会较好，亦即电路模拟软件可通过模拟等效电路100快速地且正确地模拟静电放电保护元件的电气特性，其中，此领域技术人员当可了解收敛性(convergence)的意思，在此不多加叙述。其中，模拟等效电路100的元件属性可依据所使用的静电放电保护元件进行调整，亦即可调整模拟等效电路100的电阻R3的阻值以设定模拟等效电路100的触发电压，并且可调整模拟等效电路100的参考温度(temperature reference)以符合对应的维持电压(holding voltage)。
此外，在本实施例中，电阻R1～R3是耦接成Y型电路，但在其他实施例中，电阻R1～R3可耦接成△型电路，但本发明实施例不以此为限。
图2A及图2B为依据本发明一实施例的触发电压及维持电压的对照示意图。请参照图1、图2A及图2B，其中曲线210及230为通过模拟等效电路100进行电路模拟所得到的触发电压及维持电压与等效栅极电压VEG的对应曲线，量测点220及240为实际通过电路量测静电放电保护元件所得到的触发电压及维持电压与等效栅极电压的对应关系。依据图2A及图2B所示，模拟等效电路100的电路模拟与实际量测到的数值相似，亦即模拟等效电路100可正确模拟在不同栅极电压下的静电放电保护元件的电路特性。
图3为依据本发明一实施例用以模拟静电放电保护元件电路特性的模拟方法流程图，并可以此模拟方法设计适当的静电放电保护元件以应用在实体电路中。请参照图3，在本实施例中，静电放电保护元件的模拟方法包括下列步骤，提供具有等效漏极、等效栅极、等效源极及等效衬底的MOS晶体管，并且使等效源极耦接等效源极接脚(步骤S310)。提供具有等效集极、等效射极及等效基极的双载子接面晶体管，并且使等效集极耦接等效漏极，使等效射极耦接等效源极，使等效基极耦接等效衬底(步骤S320)。提供第一电压电路，并且使第一电压电路耦接于等效漏极接脚、等效源极接脚与等效漏极之间，其中第一电压电路提供等效漏极电压至等效漏极(步骤S330)。提供第二电压电路，并且使第二电压电路耦接于等效栅极接脚、等效源极接脚与等效栅极之间，其中第二电压电路提供等效栅极电压至等效栅极(步骤S340)。提供第一电流电路，并且使第一电流电路耦接于等效漏极、等效衬底接脚与等效衬底之间，其中第一电流电路提供等效衬底电流至等效衬底(步骤S350)。其中，上述步骤S310、S320、S330、S340及S350的顺序为用以说明，本发明实施例不以此为限。并且，上述步骤S310、S320、S330、S340及S350的细节可参照图1实施例所示，在此则不再赘述。
综上所述，本发明实施例的静电放电保护元件的模拟等效电路及其模拟方法，其可通过电路设计使模拟等效电路可正确模拟静电放电保护元件的电气特性。并且，静电放电保护元件的模拟等效电路可利用常用的元件来组成，因此可降低模拟静电放电保护元件的错误率。另外，由于本发明实施例中的元件可由元件库连接而导入，因此本发明实施例可应用于不支持verilog-a语言的电路模拟软件中。
虽然本发明已以实施例揭露如上，但其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定的为准。
Claims (9)
1.一种静电放电保护元件的模拟等效电路，其特征在于，该模拟等效电路包括：
一MOS晶体管，具有一等效漏极、一等效栅极、一等效源极及一等效衬底，该等效源极耦接一等效源极接脚；
一双载子接面晶体管，具有一等效集极、一等效射极及一等效基极，其中该等效集极耦接该等效漏极，该等效射极耦接该等效源极，该等效基极耦接该等效衬底；
一第一电压电路，耦接于一等效漏极接脚、该等效源极接脚与该等效漏极之间，用以提供一等效漏极电压至该等效漏极；
一第二电压电路，耦接于一等效栅极接脚、该等效源极接脚与该等效栅极之间，用以提供一等效栅极电压至该等效栅极；以及
一第一电流电路，耦接于该等效漏极、一等效衬底接脚与该等效衬底之间，用以提供一等效衬底电流至该等效衬底；
其中，该MOS晶体管及该双载子接面晶体管分别为一N型MOS晶体管及一NPN双载子接面晶体管，或是，该MOS晶体管及该双载子接面晶体管分别为一P型MOS晶体管及一PNP双载子接面晶体管。
2.如权利要求1所述的静电放电保护元件的模拟等效电路，其特征在于，该第一电压电路包括：
一第一电阻，其第一端耦接该等效漏极接脚；
一第二电阻，耦接于该第一电阻的第二端与该等效源极接脚之间；以及
一第三电阻，耦接于该第一电阻的第二端与该等效漏极之间。
3.如权利要求1所述的静电放电保护元件的模拟等效电路，其特征在于，该第二电压电路包括：
一第四电阻，耦接于该等效栅极接脚与该等效栅极之间；以及
一第五电阻，耦接于该等效栅极与该等效源极接脚之间。
4.如权利要求1所述的静电放电保护元件的模拟等效电路，其特征在于，该第一电流电路包括：
一第六电阻，其一端耦接该等效衬底；
一二极管，耦接于该第六电阻的另一端与该等效漏极之间；以及
一第七电阻，耦接于该等效衬底与该等效衬底接脚之间。
5.如权利要求1所述的静电放电保护元件的模拟等效电路，其特征在于，该静电放电保护元件为一栅极接地NNOS晶体管、栅极电阻接地NNOS晶体管或使用RC反相器的NMOS晶体管。
6.一种模拟静电放电保护元件的方法，其特征在于，包括：
提供具有一等效漏极、一等效栅极、一等效源极及一等效衬底的一MOS晶体管，并且使该等效源极耦接一等效源极接脚；
提供具有一等效集极、一等效射极及一等效基极的一双载子接面晶体管，并且使该等效集极耦接该等效漏极，使该等效射极耦接该等效源极，使该等效基极耦接该等效衬底；
提供一第一电压电路，并且使该第一电压电路耦接于一等效漏极接脚、该等效源极接脚与该等效漏极之间，其中该第一电压电路提供一等效漏极电压至该等效漏极；
提供一第二电压电路，并且使该第二电压电路耦接于一等效栅极接脚、该等效源极接脚与该等效栅极之间，其中该第二电压电路提供一等效栅极电压至该等效栅极；以及
提供一第一电流电路，并且使该第一电流电路耦接于该等效漏极、一等效衬底接脚与该等效衬底之间，其中该第一电流电路提供一等效衬底电流至该等效衬底；
其中，该MOS晶体管及该双载子接面晶体管分别为一N型MOS晶体管及一NPN双载子接面晶体管，或是，该MOS晶体管及该双载子接面晶体管分别为一P型MOS晶体管及一PNP双载子接面晶体管。
7.如权利要求6所述的模拟静电放电保护元件的方法，其特征在于，提供该第一电压电路的步骤包括：
提供一第一电阻，并且使该第一电阻的第一端耦接该等效漏极接脚；
提供一第二电阻，并且使该第二电阻耦接于该第一电阻的第二端与该等效源极接脚之间；以及
提供一第三电阻，并且使该第三电阻耦接于该第一电阻的第二端与该等效漏极之间。
8.如权利要求6所述的模拟静电放电保护元件的方法，其特征在于，提供该第二电压电路的步骤包括：
提供一第四电阻，并且使该第四电阻耦接于该等效栅极接脚与该等效栅极之间；以及
提供一第五电阻，并且使该第五电阻耦接于该等效栅极与该等效源极接脚之间。
9.如权利要求6所述的模拟静电放电保护元件的方法，其特征在于，提供该第一电流电路的步骤包括：
提供一第六电阻，并且使该第六电阻的一端耦接该等效衬底；
提供一二极管，并且使该二极管耦接于该第六电阻的另一端与该等效漏极之间；以及
提供一第七电阻，并且使该第七电阻耦接于该等效衬底与该等效衬底接脚之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103130992A TWI499926B (zh) | 2014-09-09 | 2014-09-09 | 靜電放電保護元件的模擬等效電路及其模擬方法 |
| TW103130992 | 2014-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105428350A CN105428350A (zh) | 2016-03-23 |
| CN105428350B true CN105428350B (zh) | 2018-03-16 |
Family
ID=54608117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410742279.0A Active CN105428350B (zh) | 2014-09-09 | 2014-12-08 | 静电放电保护元件的模拟等效电路及其模拟方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105428350B (zh) |
| TW (1) | TWI499926B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109752612B (zh) * | 2018-12-29 | 2021-03-16 | 西安紫光国芯半导体有限公司 | 一种芯片esd保护电路的仿真电路和方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1532929A (zh) * | 2003-03-26 | 2004-09-29 | 联华电子股份有限公司 | 双载子互补式金属氧化物半导体的静电放电防护电路及方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190563B2 (en) * | 2002-10-18 | 2007-03-13 | Agere Systems Inc. | Electrostatic discharge protection in a semiconductor device |
| CN2580605Y (zh) * | 2002-11-11 | 2003-10-15 | 威盛电子股份有限公司 | 具有静电释放保护功能的集成电路 |
| WO2009058128A1 (en) * | 2007-10-30 | 2009-05-07 | Agere Systems Inc. | Electrostatic discharge protection circuit |
| US20110133247A1 (en) * | 2009-12-08 | 2011-06-09 | Hossein Sarbishaei | Zener-Triggered SCR-Based Electrostatic Discharge Protection Devices For CDM And HBM Stress Conditions |
| US8819078B2 (en) * | 2012-07-13 | 2014-08-26 | Hewlett-Packard Development Company, L. P. | Event processing for graph-structured data |
| KR101381149B1 (ko) * | 2012-07-20 | 2014-04-10 | 한국에너지기술연구원 | 나피온 이오노머 용액에서 테트라에톡시실란의 인시튜 졸-겔 반응을 통한 촉매층 제조방법 |
-
2014
- 2014-09-09 TW TW103130992A patent/TWI499926B/zh active
- 2014-12-08 CN CN201410742279.0A patent/CN105428350B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1532929A (zh) * | 2003-03-26 | 2004-09-29 | 联华电子股份有限公司 | 双载子互补式金属氧化物半导体的静电放电防护电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI499926B (zh) | 2015-09-11 |
| CN105428350A (zh) | 2016-03-23 |
| TW201610729A (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Di Sarro et al. | A scalable SCR compact model for ESD circuit simulation | |
| CN104052030B (zh) | 过电压保护电路 | |
| US7024646B2 (en) | Electrostatic discharge simulation | |
| CN102306210A (zh) | 用于版图原理图一致性验证的mos晶体管建模方法 | |
| US8489378B2 (en) | Silicon controlled rectifier modeling | |
| CN107833884B (zh) | 用于静电保护的可控硅电路及其器件结构 | |
| Zhang et al. | Modeling injection of electrical fast transients into power and IO pins of ICs | |
| Wang et al. | Design of power-rail ESD clamp circuit with ultra-low standby leakage current in nanoscale CMOS technology | |
| CN107305593B (zh) | 一种soi mosfet总剂量辐照模型的建模方法 | |
| CN105428350B (zh) | 静电放电保护元件的模拟等效电路及其模拟方法 | |
| CN103810311A (zh) | 对双极型晶体管进行仿真的方法及双极型晶体管仿真电路 | |
| KR100795328B1 (ko) | 정전기 방전 특성을 고려한 전계효과 트랜지스터의 모델링회로 | |
| Li et al. | A scalable Verilog-A modeling method for ESD protection devices | |
| CN106997404A (zh) | 用在芯片上，为分布式负载提供电源的系统 | |
| US8954306B2 (en) | Component behavior modeling using separate behavior model | |
| KR20110127068A (ko) | 집적된 ｊｆｅｔ들을 갖는 실리콘 제어 정류기에 기초한 정전기 방전 보호 회로, 동작 방법 및 설계 구조 | |
| Wei et al. | A convergence robust method to model snapback for ESD simulation | |
| CN109117528B (zh) | 基于bsim4模型的mos器件子电路温度模型及建模方法 | |
| Teen et al. | IC layout design of decoder using electric vlsi design system | |
| CN107203241A (zh) | 一种偏置电流产生电路 | |
| Shen et al. | A Scalable Model for Snapback Characteristics of Circuit-Level ESD Simulation | |
| Bindal | Electronics for embedded systems | |
| CN102543995B (zh) | 负电源集成电路的静电放电保护电路 | |
| Li et al. | Modeling IC snapback characteristics using a VCCS model for circuit-level ESD simulation | |
| TW201431231A (zh) | 過溫度保護電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |