TW202036887A - Led顯示器、及led顯示器的製造方法 - Google Patents

Led顯示器、及led顯示器的製造方法 Download PDF

Info

Publication number
TW202036887A
TW202036887A TW109107672A TW109107672A TW202036887A TW 202036887 A TW202036887 A TW 202036887A TW 109107672 A TW109107672 A TW 109107672A TW 109107672 A TW109107672 A TW 109107672A TW 202036887 A TW202036887 A TW 202036887A
Authority
TW
Taiwan
Prior art keywords
layer
led
aforementioned
substrate
gate electrode
Prior art date
Application number
TW109107672A
Other languages
English (en)
Inventor
吉野太郎
井上和式
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Publication of TW202036887A publication Critical patent/TW202036887A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

本發明的目的在於提升LED顯示器的長期可靠性及壽命。LED顯示器係具備：TFT、LED及遮光膜。LED係具備LED層。TFT及LED層係配置於基板上。TFT係驅動LED。遮光膜係配置於LED層的側面上，遮擋從LED層側面洩漏的光。TFT係具備閘極電極及半導體通道層。半導體通道層係配置於閘極電極。閘極電極係在基板的厚度方向俯視觀看時，與半導體通道層的整體重疊，且大於半導體通道層。遮光膜係與構成閘極電極的材料相同的材料所構成，且配置於與配置閘極電極之層相同之層。此外，遮光膜係藉由與構成源極電極及汲極電極的材料相同的材料來構成，且配置於與配置源極電極及汲極電極之層相同之層。

Description

LED顯示器、及LED顯示器的製造方法
本發明係關於一種LED顯示器及LED顯示器的製造方法。
有機電致發光(electroluminescence，EL)具有比液晶顯示器的對比率(contrast ratio)還高的對比率。因此，近年來有機EL顯示器正在普及。有機EL顯示器亦稱為有機發光二極體(OLED)顯示器。
有機EL顯示器的發光材料為有機物。另一方面，構成有機物的原子間的結合較弱。因此，有機顯示器EL沒有充分的長期可靠性及壽命，而難以作為車載用顯示器、產業用顯示器等之要求充分的長期可靠性及壽命的顯示器來應用。
為了解決有機EL顯示器的上述問題點，已進行研發一種微型LED顯示器，該微型LED顯示器係在基板上形成有具備電晶體的驅動電路，且在驅動電路上裝配有微小的發光二極體(LED)晶片。
微型LED顯示器係具有在基板上配列著多數顆微小的LED晶片之構造。因此，微型LED顯示器會有難以高精細化的問題。而且，微型LED顯示器係經多數個步驟而製造。因此，微型LED顯示器會有難以低成本化的問題。
另一方面，近年來，成膜技術的進步，而逐步能夠由濺鍍的方式來形成LED所具備的LED層。例如，逐步能夠藉由於石墨烯層上形成LED層，並藉此由濺鍍來形成LED層。
在由濺鍍來形成LED層的技術會有可形成具有較大面積的LED層的優點。因此，當能夠由濺鍍來形成LED層的情形，就能夠形成逐步具有高性能之組合驅動電路與LED的技術，其中該驅動電路係具備有氧化物薄膜電晶體(氧化物TFT)或低溫多晶矽薄膜電晶體(低溫多晶矽TFT)，該氧化物薄膜電晶體(氧化物TFT)係具備有由金屬氧化物所構成的半導體通道層，而該低溫多晶矽薄膜電晶體(低溫多晶矽TFT)係具備有由低溫多晶矽所構成的半導體通道層。藉此，可獲得具有較大面積、高精細、具有高可靠性、具有較長壽命、並低成本的LED顯示器。
在專利文獻1所記載的半導體發光裝置110中，從第一發光區域10觀看，第一電晶體20係沿與支持基板40的厚度方向呈平行的方向而配置(第0007及0012段及第1圖)。而且，可推想第一閘極電極G1會對從第一發光區域10朝向第一非晶態(amorphous)半導體層21的光予以部分性地遮光(段落0010、及第1圖)。
在專利文獻2所記載的半導體發光裝置中，從半導體發光元件100觀看，控制電晶體60係沿與矽基板的厚度方向呈垂直的方向及與矽基板的厚度方向呈平行的方向之間的斜上方向而配置(段落0011及00142、及第1圖)。而且，遮光膜50會對從半導體發光元件100朝控制電晶體60方向射出的光予以遮光(段落0024)。
在非專利文獻1所記載的全彩InGaN系發光二極體中，使用多層石墨烯緩衝層，藉此具有提升結晶品質的GaN膜會藉由脈衝濺鍍堆積法在非晶態SiO2 上成長。由CVD法所成長在Ni箔上的多層石墨烯緩衝層轉印在非晶態溶融氧化矽基板上，藉此獲得要使用的多層石墨烯緩衝層。
在非專利文獻2所記載的微型顯示器中，從LED觀看，矽薄膜電晶體(silicon TFT)係沿與LED基板的厚度方向呈垂直方向的水平方向而配置(第4圖)。而且，可推想源極會對從LED朝向矽薄膜電晶體(TFT)的光予以部分性地遮光(第4圖)。 [先前技術文獻] [專利文獻]
專利文獻1：日本特開2016-154213號公報 專利文獻2：日本特開2014-078575號公報 [非專利文獻]
非專利文獻1：Jeong Woo Shon1 et.al, "Fabrication of full-color InGaN-based light-emitting diodes on amorphous substrates by pulsed sputtering", Scientific Reports volume 4, Article number: 5325 (2014) 非專利文獻2：Brian R. Tull et.al, "High Brightness, Emissive Microdisplay by Integration of III-V LEDs with Thin Film Silicon Transistors", SID 2015 DIGEST 375-377
[發明所欲解決之課題]
當對由金屬氧化物或低溫多晶矽所構成的半導體通道層照射光線時，或者是對該半導體通道層照射光線且使該半導體通道層的溫度上昇時，會使該半導體通道層的電性特性變化。而且，當對由金屬氧化物所構成的半導體通道層照射光線時，會造成具備該半導體通道層的氧化物TFT的壽命縮短。
因此，在LED顯示器中組合具備有氧化物TFT或低溫多晶矽TFT的驅動電路及LED的情形，會有由LED所發出的光線照射至半導體通道層，而造成無法獲得充分的長期可靠性及壽命的情形。
該問題點，藉由專利文獻1、專利文獻2以及非專利文獻2所記載的技術並無法充分的解決。而且，該問題點在半導體通道層係由金屬氧化物及低溫多晶矽以外的材料所構成的情形也會發生。
本發明係有鑑於上述問題點所研創者。本發明所欲解決的課題在於提升LED顯示器的長期可靠性及壽命。 [解決課題之手段]
LED顯示器係具備：薄膜電晶體、LED及遮光膜。LED係具備：LED層。薄膜電晶體及LED層係配置於基板上。薄膜電晶體係驅動LED。遮光膜係配置於LED層的側面上，遮擋從LED層之側面洩漏的光。薄膜電晶體係具備：閘極電極及半導體通道層。半導體通道層係配置於閘極電極上。閘極電極係在基板的厚度方向俯視觀看時，與半導體通道層的整體重疊，且大於半導體通道層。遮光膜係與構成閘極電極的材料相同的材料所構成，且配置於與配置閘極電極之層相同之層。此外，薄膜電晶體更具備有：源極電極及汲極電極，遮光膜係藉由與構成源極電極及汲極電極的材料相同的材料來構成，且配置於與配置源極電極及汲極電極之層相同之層。 本發明亦提供一種LED顯示器的製造方法。 [發明之效果]
根據本發明，藉由遮光膜來對由LED層發出且從LED層的側面洩漏的光遮光。此外，藉由閘極電極來對由LED層發出且被反設置基板並朝向半導體通道層的雜散光遮光。藉此，可抑制由LED層所發出的光照射至半導體通道層。藉此，可提升LED顯示器的長期可靠性及壽命。
藉由以下詳細的說明及檢附圖式，本發明的目的、特徵、態樣及優點將更加明瞭。
1　實施型態1 1.1　LED顯示器的概略 第1圖係示意性圖示實施型態1中之發光二極體(LED)顯示器的立體圖。第2圖係示意性圖示實施型態1中之LED顯示器所具備的陣列基板、周邊電路安裝突片及周邊電路積體晶片的俯視圖。
於第1圖所圖示的實施型態1的LED顯示器1具備有：陣列基板11、對向基板12、周邊電路安裝突片13及周邊電路積體晶片14。
對向基板12係與陣列基板11相對向。周邊電路安裝突片13係連接於陣列基板11。周邊電路積體晶片14係安裝於周邊電路安裝突片13上。
周邊電路積體晶片14具備圖示省略的積體電路。積體電路係構成周邊電路。周邊電路係產生影像信號。
周邊電路安裝突片13具備有圖示省略的配線圖案。配線圖案係電性連接於周邊電路。配線圖案係傳送經產生的影像信號，將傳送的影像信號供給至陣列基板11。
陣列基板11係如第2圖所圖示，具備複數個像素101。複數個像素101係排列成矩陣狀。複數個像素101所包含的各像素係具備有發光二極體(LED)及薄膜電晶體(TFT)。TFT係根據供給的影像信號來驅動LED。藉此，控制各像素101的發光狀態，使與供給的影像信號相對應的影像顯示在陣列基板11。
對向基板12具備有圖示省略的黑矩陣(Black matrix)、外光反射防止膜等。
1.2　各像素之構造的概略 第3圖係示意性圖示實施型態1中之LED顯示器所具備的各像素的圖。第3圖(a)為俯視圖。第3圖(b)為剖面圖。第3圖(b)係顯示於第3圖(a)所繪製的切割線A-A之位置的剖面。第3圖中，省略配置在下述蝕刻停止層、源極電極、汲極電極、源極配線、汲極配線及共同配線上之元件的圖示。例如，省略色轉換層、上部保護膜、平坦化膜等之元件的圖示。此外，在第3圖中，省略具備複數個TFT且控制流通LED之電流的電路的元件當中，最靠近LED之電路最終段之TFT以外的元件的圖示。
如第3圖所圖示，各像素101係具備：玻璃基板111、石墨烯層112、緩衝層113、p型氮化鎵(GaN)層114、發光層115、p型氮化鎵(GaN)層116、第一焊墊電極118、透明導電膜119、第二焊墊電極120、保護膜121、基底膜122、閘極電極123、遮光膜124、閘極絕緣膜125、半導體通道層126、蝕刻停止層127、源極電極128、汲極電極129、源極配線130、汲極配線131及共同配線132。
n型GaN層114、發光層115及p型GaN層116係構成LED層140。第一焊墊電極118、透明導電膜119、第二焊墊電極120及LED層140係構成LED 150。LED 150為無機LED。
基底膜122、閘極電極123、閘極絕緣膜125、半導體通道層126、源極電極128及汲極電極129係構成TFT151。
LED 150及TFT 151係配置於玻璃基板111上。
LED層140係存在當LED150發光時再結合的電子及電洞之層。LED層140係由氮化鎵(GaN)系材料或氮化銦(InN)系材料所構成的沉積層114、115及116。沉積層114、115及116係藉由濺鍍法、脈衝雷射沉積法等來形成為較佳。
LED層140係配置在石墨烯層112上。此外，LED層140的最下部層114係由氮化鎵(GaN)系材料所構成。根據該構造，可獲得具有較高結晶性的LED層140。關於此點，會於陣列基板11之製造的說明中再言及。
TFT 151係具有倒置交錯型(reverse staggered)結構。從LED層140觀看，TFT 151係沿與玻璃基板111的厚度方向呈垂直的水平方向而配置。藉此，消除必須在製作TFT 151之後製作LED 150的限制，而可在製作LED 150之後製作TFT 151。
1.3　構成各像素的元件 玻璃基板111係支持：配置在玻璃基板111上的石墨烯層112、緩衝層113、n型GaN層114、發光層115、p型GaN層116、第一焊墊電極118、透明導電膜119、第二焊墊電極120、保護膜121、基底膜122、閘極電極123、遮光膜124、閘極絕緣膜125、半導體通道層126、蝕刻停止層127、源極電極128、汲極電極129、源極配線130、汲極配線131及共同配線132。玻璃基板111係由玻璃所構成。玻璃基板111亦可置換成由玻璃以外的絕緣體所構成的絕緣體基板。例如，亦可使玻璃基板111置換成由陶瓷所構成的陶瓷基板等。
石墨烯層112係配置於玻璃基板111上。石墨烯層112係由石墨烯所構成。石墨烯層112係發揮作為晶格匹配層之功能。石墨烯層112亦可置換成由石墨烯以外的六方晶系碳素物質所構成的六方晶系碳素物質層。例如，石墨烯層112亦可置換成由石墨(graphite)所構成的石墨層。
緩衝層113係配置於石墨烯層112上。緩衝層113係由金屬氮化物所構成為較佳，由氮化鋁(AlN)所構成為更佳。
n型GaN層114係配置於緩衝層113上。n型GaN層114係由n型氮化鎵(GaN)所構成。n型GaN層114亦可置換成由n型GaN以外的n型半導體所構成的n型半導體層。
發光層115係配置於n型GaN層114上。發光層115係具有多重量子井雙異質結構。發光層115係具備極薄層的積層體及p型氮化鋁鎵(AlGaN)層。p型AlGaN層係配置於極薄層的積層體上。極薄層的積層體係具備六組的配對層。六組的配對層的各層係具備有n型氮化鎵(GaN)層及氮化銦鎵(InGaN)層。在六組的配對層的各層中，InGaN層係配置於n型GaN層上。n型GaN層係由n型GaN所構成。InGaN層係由InGaN所構成。InGaN為氮化銦(InN)及氮化鎵(GaN)的複合氮化物。p型AlGaN層係由p型AlGaN所構成。p型AlGaN係由氮化鋁(AlN)及氮化鎵(GaN)的複合氮化物和對該複合氮化物所添加之極微量的鎂(Mg)所構成。藉由發光層115，可提升LED 150的發光效率。亦可使發光層115置換成具有與上述構造不同之構造的發光層。
p型GaN層116係配置於發光層115上。藉此，發光層115係被n型GaN層114及p型GaN層116所夾持。p型GaN層116係由p型氮化鎵(GaN)所構成。p型GaN係由氮化鎵(GaN)及對該GaN所添加之極微量的鎂(Mg)所構成。p型GaN層116亦可置換成由p型GaN以外之p型半導體所構成的p型半導體層。
第一焊墊電極118係配置於n型GaN層114上。第一焊墊電極118係由導電體所構成，且主要由包含金(Au)及鈀(Pd)的金-鈀合金所構成為較佳。藉由第一焊墊電極118，可將n型GaN層114電性地連接至源極電極128，且可使電流穩定地流通在從發光層115依序經由n型GaN層114及第一焊墊電極118到源極配線130之間。
透明導電膜119係配置於p型GaN層116上。透明導電膜119係覆蓋p型GaN層116整面頂面。透明導電膜119僅具有些許的厚度。透明導電膜119係由導電體所構成，且由鈀(Pd)合金所構成為較佳。藉由透明導電膜119，可使電流均勻地經由p型GaN層116流通到發光層115，且可控制LED 150的發光不均。
第二焊墊電極120係配置於透明導電膜119上。第二焊墊電極120係由導電體所構成，且主要由包含金(Au)及鈀(Pd)的金-鈀合金所構成為較佳。藉由第二焊墊電極120，即便透明導電膜119為僅具有些許的厚度，亦可將p型GaN層116及透明導電膜119電性地連接至共同配線132，且可使電流穩定地流通在從共同配線132依序經由第二焊墊電極120、透明導電膜119及p型GaN層116到發光層115之間。
保護膜121係以排除配置有第一焊墊電極118及第二焊墊電極120之部分的方式覆蓋LED層140。保護膜121係由絕緣體構成，且由氧化矽(SiO2 )或氮化矽(Si3 N4 )所構成為較佳。保護膜121亦稱為鈍化膜等。保護膜121係可為單層膜及多層膜的任一者。多層膜係由包含氧化矽之膜及包含氮化矽之膜所構成的二層膜等。藉由保護膜121，可阻礙汙染物、水份等外來物侵入至易受外來物影響的LED層140，可抑制LED層140受外來物而劣化的情形。
基底膜122係配置於玻璃基板111上。基底膜122係由絕緣體構成，且由氧化矽(SiO2 )或氮化矽(Si3 N4 )所構成為較佳。基底膜122係可為單層膜及多層膜的任一者。多層膜係由包含氧化矽之膜及包含氮化矽之膜所構成的二層膜等。
保護膜121及基底膜122係由相同的材料所構成。而且，保護膜121及基底膜122係配置於同一層。因此，可同時地形成保護膜121及基底膜122，且可提升LED顯示器1的生產性。由於保護膜121及基底膜122係配置於同一層，所以保護膜121與基底膜122之間不會夾持其他層。而且，保護膜121及基底膜122的一側部係自保護膜121及基底膜122的另一側部連續。此外，保護膜121及基底膜122係與屬於共通之相鄰層的閘極絕緣膜125接觸。
閘極電極123係配置於基底膜122上。當從玻璃基板111的厚度方向俯視觀看的情形，閘極電極123係與半導體通道層126整體重疊，且大於半導體通道層126。閘極電極123係由導電體所構成，且由鋁(Al)合金所構成為較佳。鋁合金係由鋁及對其所添加之極微量之鋁以外的元素所構成。藉由閘極電極123，會使由LED層140所發出且於玻璃基板111反射並導向半導體通道層126的雜散光被閘極電極123遮光。
遮光膜124係配置於LED層140之側面140s上。遮光膜124係由導電體所構成，且由金屬或合金所構成者為較佳，而由鋁(Al)合金所構成者為更佳。鋁合金係由鋁及對其所添加之極微量之鋁以外的元素所構成。藉由遮光膜124，會使由LED層140所發出且從LED層140之側面140s所洩漏的光被遮光膜124遮光。
閘極電極123及遮光膜124係由同樣材料所構成。而且，閘極電極123及遮光膜124係配置於同一層。藉此，可同時地形成閘極電極123及遮光膜124，且可提升LED顯示器1的生產性。由於閘極電極123及遮光膜124係配置於同一層，所以閘極電極123與遮光膜124之間不會夾持其他層。而且，閘極電極123及遮光膜124的一側部係自閘極電極123及遮光膜124的另一側部連續。此外，閘極電極123及遮光膜124係與屬於共通之層的閘極絕緣膜125接觸。
閘極絕緣膜125係覆蓋閘極電極123。閘極絕緣膜125係由絕緣體所構成，且由氧化矽(SiO2 )或氮化矽(Si3 N4 )所構成者為佳。閘極絕緣膜125可為單層膜及多層膜的任一者。多層膜係由包含氧化矽之膜及由包含氮化矽之膜所構成的二層膜等。閘極絕緣膜125會延伸到LED層140上，且亦覆蓋LED層140。
半導體通道層126係配置於閘極絕緣膜125上，且隔著閘極絕緣膜125配置於閘極電極123上。半導體通道層126係由半導體所構成，且由低溫多晶矽或金屬氧化物所構成者為較佳。金屬氧化物為銦(In),鎵(Ga)及鋅(Zn)之複合氧化物等。
蝕刻停止層127係覆蓋半導體通道層126。蝕刻停止層127係由絕緣體所構成，且由氧化矽(SiO2 )或氮化矽(Si3 N4 )所構成者為較佳。蝕刻停止層127可為單層膜及多層膜的任一者。多層膜係由包含氧化矽之膜及由包含氮化矽之膜所構成的二層膜等。蝕刻停止層127係延伸至LED層140上，且亦覆蓋LED層140。
源極電極128及汲極電極129係配置於半導體通道層126上。源極電極128及汲極電極129係由導電體所構成，且由鉬(Mo)合金所構成者為較佳。鉬(molybdenum)合金係由鉬及對其所添加之極微量之鉬以外的元素所構成。
源極配線130及汲極配線131係各自從源極電極128及汲極電極129連接。藉此，源極配線130及汲極配線131係各自與源極電極128及汲極電極129電性連接。源極配線130的一部分係配置於第一焊墊電極118上且與第一焊墊電極118接觸。藉此，源極配線130係與第一焊墊電極118電性連接。源極配線130及汲極配線131係由導電體所構成，且由鉬(Mo)合金所構成者為較佳。
共同配線132的一部分係配置於第二焊墊電極120上且與第二焊墊電極120接觸。藉此，共同配線132係與第二焊墊電極120電性連接。並且，對第二焊墊電極120賦予共同電位。
陣列基板11亦可由與構成共同配線132之材料相同的材料所構成，並可具備配置於與共同配線132所配置之層相同層的電路配線。該電路配線係可與共同配線132同時地形成。
1.4　LED顯示器的動作 TFT 151驅動LED 150時，電流會依序經由共同配線132、第二焊墊電極120、透明導電膜119、p型GaN層116、發光層115、n型GaN層114、第一焊墊電極118、源極配線130及源極電極128而流通。此外，電子會從n型GaN層114注入至發光層115，而電洞會從p型GaN層116注入至發光層115，且在發光層115中電子與電洞會再結合。藉由上述方式，會從發光層115發出可見光區(visible region)或是紫外光區(ultraviolet region)的光。發出的光會朝向所有的方向。
1.5　LED層所發出之光的遮光 當光線照射在半導體通道層126的情形或光線照射在半導體通道層126且半導體通道層126的溫度上昇的情形，會有使半導體通道層126的電性特性變化的情形，且有使半導體通道層126的壽命縮短的情形。
然而，在LED顯示器1中，藉由遮光膜124來對由LED層140所發出且從LED層140的側面140s所洩漏的光遮光。此外，藉由閘極電極123來對由LED層140所發出且被玻璃基板111反射而朝向半導體通道層126的雜散光遮光。藉此，可抑制由LED層140所發出的光照射到半導體通道層126。藉此，可提升LED顯示器1的長期可靠性及壽命。
1.6　配置遮光膜的側面 LED層140係具有在從玻璃基板111之厚度方向俯視觀看時具有四個邊之四角形狀的平面形狀，並具有分別構成四個邊的四個側面。而且，在LED顯示器1中，在四個側面的整面上形成遮光膜124。藉此，LED層140的側面140s大致整面被遮光膜124覆蓋，而有效地對從LED層140的側面140s所洩漏的光遮光。藉由上述遮光膜124之覆蓋，以及閘極電極123係與半導體通道層126的整體重疊且大於半導體通道層126，藉此在LED顯示器1中，可大致完全地防止由LED層140所發出的光照射在半導體通道層126。
在LED顯示器1中，由於藉由閘極絕緣膜125及蝕刻停止層127來使遮光膜124與共同配線132分隔，所以即使在四個側面整面上形成遮光膜124，亦可在遮光膜124不與共同配線132導通的情形下拉出共同配線132。
一般在包含LED層140具有四角形狀之平面形狀以外的多角形狀的平面形狀的情形而言，LED層140仍具有在從玻璃基板111之厚度方向俯視觀看的情形下具有複數個邊部的多角形狀的形狀，且具有分別構成複數個邊部的複數個側面。此外，遮光膜124係形成在複數個側面整面上。
1.7　陣列基板之製造的概略 在製造陣列基板時，係在製作LED 150後，製作TFT 151。藉此，可避免TFT 151所具備的半導體通道層126暴露在形成LED 150所具備之n型GaN層114、發光層115及p型GaN層116時的高溫，且可抑制無法忍受該高溫的半導體通道層126因受該高溫而劣化的情形。
第4圖、第6圖及第8圖係示意性地圖示實施型態1中之在LED顯示器的製造途中所製作的陣列基板的半成品的俯視圖。第5圖、第7圖及第9圖係示意性地圖示實施型態1中之在LED顯示器的製造途中所製作的陣列基板的半成品的剖面圖。第5圖、第7圖及第9圖係圖示於第4圖、第6圖及第8圖所繪製之裁斷線A-A之位置的剖面。
1.7.1　基板的洗淨 在製造陣列基板11時，首先因應需求洗淨第5圖(a)所圖示的玻璃基板111。洗淨玻璃基板111時，藉由酸性溶液、鹼性容器、有機溶劑等來洗淨玻璃基板111。
1.7.2　石墨烯層的形成 接著，在玻璃基板111上形成第5圖(a)所圖示的石墨烯層112x。
在玻璃基板111上形成石墨烯層112x時，在鎳基板上形成石墨烯層112x，且將形成在鎳基板上的石墨烯層112x轉印在玻璃基板111上。石墨烯層112x係藉由化學氣相沉積(CVD)法等形成於鎳基板上。
藉由石墨烯層112x，可在低溫於石墨烯層112x上形成具有第5圖(a)所圖示之良好結晶性的緩衝層113x。另外，可在低溫於緩衝層113x上形成形成具有第5圖(a)所圖示之良好結晶性的n型GaN層114x、發光層115x及p型GaN層116x。例如，藉由濺鍍法、脈衝雷射沉積法等在低溫形成具有良好結晶性的n型GaN層114x、發光層115x及p型GaN層116x。藉此，可對n型GaN層114x、發光層115x及p型GaN層116x賦予使由發光層115x所獲得的發光層115發揮其功能所需的結晶性。
1.7.3　緩衝層的形成 接著，在石墨烯層112x上形成第5圖(a)所圖示的緩衝層113x。
緩衝層113x係由金屬有機化學氣相沉積(MOCVD)法、脈衝雷射沉積法、濺鍍法等來形成。在形成緩衝層113x時，亦考慮某一程度的結晶無序，並嚴密地控制緩衝層113x的結晶性。形成的緩衝層113x係例如具有50nm的厚度。
藉由緩衝層113x，可實現在與緩衝層113x上所形成之n型GaN層114x的良好的晶格匹配。
1.7.4　n型GaN層的形成 接著，在緩衝層113x上形成第5圖(a)所圖示的n型GaN層114x。
n型GaN層114x係利用可形成具較大面積之層的方法來形成。例如，n型GaN層114x係藉由濺鍍法、脈衝雷射沉積法等來形成。形成的n型GaN層114x係例如具有1000nm的厚度。n型GaN層114x係以玻璃基板111所容許之溫度的範圍內較高的溫度所形成，且以500℃以上來形成者為更佳。
1.7.5　發光層的形成 接著，在n型GaN層114x上形成第5圖(a)所圖示的發光層115x。
在形成發光層115x時，係利用可使構成發光層115x之n型GaN層、InGaN層及p型AlGaN層形成具有較大的面積之層的方法來形成。例如，藉由濺鍍法、脈衝雷射沉積法等來形成構成發光層115x的n型GaN層、InGaN層及p型AlGaN層。形成的n型GaN層係例如具有13.5nm的厚度。形成的InGaN層係例如具有2.5nm的厚度。形成的p型AlGaN層係例如具有20nm的厚度。
1.7.6　p型GaN層的形成 接著，於發光層115x上形成第4圖(a)及第5圖(a)所圖示的p型GaN層116x。
p型GaN層116x係以可形成具有較大之面積之層的方法來形成。例如，p型GaN層116x係由濺鍍法、脈衝雷射沉積法等來形成。形成的p型GaN層116x係例如具有600nm的厚度。
在剛形成p型GaN層116x之後，就會如第4圖(a)及第5圖(a)所圖示，以遍及各像素101的整面的方式配置石墨烯層112x、緩衝層113x、n型GaN層114x及p型GaN層116x，且不存在可形成TFT151的部位。
1.7.7　石墨烯層、緩衝層、n型GaN層、發光層及p型 GaN層的圖案成形(patterning) 接著，如第4圖(b)及第5圖(b)所圖示，對石墨烯層112x、緩衝層113x、n型GaN層114x、發光層115x及p型GaN層116x進行圖案成形。藉此，形成經圖案成形的石墨烯層112、緩衝層113、n型GaN層114y、發光層115y及p型GaN層116y。並且，確保可形成TFT151的部位。
在對石墨烯層112x、緩衝層113x、n型GaN層114x、發光層115x及p型GaN層116x進行圖案成形時，塗佈光阻劑形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序來形成光阻遮罩。接著，使用經形成的光阻遮罩來蝕刻石墨烯層112x、緩衝層113x、n型GaN層114x、發光層115x及p型GaN層116x。藉由反應離子蝕刻(reactive ion etching)等來蝕刻石墨烯層112x、緩衝層113x、n型GaN層114x、發光層115x及p型GaN層116x。當藉由反應離子蝕刻來蝕刻石墨烯層112x、緩衝層113x、n型GaN層114x、發光層115x及p型GaN層116x時，蝕刻氣體採用氯系氣體等。此外，為了抑制對於玻璃基板111的損傷為最小限度，精密地控制蝕刻時間。接著，移除光阻遮罩。在移除光阻遮罩時，進行使半成品暴露於氧電漿的灰化處理，使半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。
在剛對石墨烯層112x、緩衝層113x、n型GaN層114x、發光層115x及p型GaN層116x進行過圖案成形後，如第4圖(b)及第5圖(b)所圖示，n型GaN層114y的頂面全表面被發光層115y及p型GaN層116y覆蓋。因此，不存在可形成第一焊墊電極118的部位。
1.7.8　發光層及p型GaN層的圖案成形以及n型GaN層之上部的移除 接著，如第4圖(c)及第5圖(c)所圖示，進一步對發光層115y及p型GaN層116y進行圖案成形。而且，移除n型GaN層114y的上部。藉此，形成發光層115、p型GaN層116及n型GaN層114。此外，使n型GaN層114的頂面的一部份露出，確保可形成第一焊墊電極118的部位。
在對發光層115y及p型GaN層116y進行圖案成形時，完全地蝕刻發光層115y及p型GaN層116y。此外，在移除n型GaN層114y的頂部時，半蝕刻n型GaN層114y。在半蝕刻n型GaN層114y時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩以蝕刻n型GaN層114y的頂部。n型GaN層114y的頂部係藉由反應離子蝕刻等來蝕刻。在藉由反應離子蝕刻來蝕刻n型GaN層114y的頂部時，使用氯系氣體等作為蝕刻氣體。接著，移除光阻遮罩。在移除光阻遮罩時，進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。n型GaN層114中之經半蝕刻的部分，例如具有400nm的厚度。
1.7.9　透明導電膜的形成 接著，如第4圖(d)及第5圖(d)所圖示，於p型GaN層116上形成透明導電膜119。
在形成透明導電膜119時，形成遍及於各像素101整面的透明導電膜，且對經形成的透明導電膜進行圖案成形。
透明導電膜係藉由濺鍍法等來形成。於藉由濺鍍法形成透明導電膜時，採用氬(Ar)氣體等作為濺鍍氣體。而且，半成品例如被加熱至150℃。形成的透明導電膜，例如具有3nm的厚度。
在對透明導電膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩來蝕刻透明導電膜。透明導電膜係藉由濕式蝕刻等來蝕刻。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。
1.7.10　第一焊墊電極及第二焊墊電極的形成 接著，如第6圖(a)及第7圖(a)所圖示，在n型GaN層114上形成第一焊墊電極118。此外，在透明導電膜119上形成第二焊墊電極120。在形成第一焊墊電極118及第二焊墊電極120時，形成遍及於各像素101整面的導電膜，且對經形成的導電膜進行圖案成形。
導電膜係藉由濺鍍法等來形成。藉由濺鍍法來形成導電膜時，採用氬(Ar)氣體等作為濺鍍氣體。而且，半成品例如被加熱至150℃。形成的導電膜例如具有15nm的厚度。
在對導電膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩來蝕刻導電膜。導電膜係藉由濕式蝕刻等來蝕刻。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。
1.7.11　保護膜及基底膜的形成 接著，如第6圖(b)及第7圖(b)所圖示，以與LED層140重疊的方式形成保護膜121。而且，在玻璃基板111上形成基底膜122。在形成保護膜121及基底膜122時，形成遍及於各像素101整面的絕緣膜，且對經形成的絕緣膜進行圖案成形。藉由對絕緣膜進行圖案成形，於絕緣膜形成使第一焊墊電極118及第二焊墊電極120露出的開口。
絕緣膜係藉由電漿CVD法等來形成。在絕緣膜由氧化矽(SiO2)所構成且絕緣膜藉由電漿CVD法來形成時，採用由矽烷(SiH4 )氣體及一氧化二氮(N2 О)氣體所構成的混合氣體等作為原料氣體。而且，半成品例如被加熱至300℃。形成的絕緣膜例如具有400nm的厚度。
在對絕緣膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩以蝕刻絕緣膜。絕緣膜係藉由反應離子蝕刻等來蝕刻。在藉由反應離子蝕刻來蝕刻絕緣膜時，蝕刻氣體採用由三氟化甲烷(CHF3 )氣體及氧(O2 )氣體所構成的混合氣體。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。
1.7.12　閘極電極及遮光膜的形成 接著，如第6圖(c)及第7圖(c)所圖示，在基底膜122上形成閘極電極123，且在LED層140的側面140s上形成遮光膜124。
在形成閘極電極123及遮光膜124時，形成遍及於各像素101整面的導電膜，且對經形成的導電膜進行圖案成形。
導電膜係藉由濺鍍法等來形成。藉由濺鍍法來形成導電膜時，採用氬(Ar)氣體等作為濺鍍氣體。而且，半成品例如被加熱至150℃。形成的導電膜例如具有200nm的厚度。
在對導電膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩來蝕刻導電膜。導電膜係藉由濕式蝕刻等來蝕刻。在以濕式蝕刻來蝕刻導電膜時，蝕刻溶液使用含有磷酸(Phosphoric acid)、硝酸(Acetic acid)及乙酸(Nitric acid)的溶液。這些溶液亦稱為PAN溶液。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。
遮光膜124係如第6圖(c)所圖示，係配置於構成LED層140之側面140s的四個側面的整面上。
1.7.13　閘極絕緣膜的形成 接著，如第6圖(d)及第7圖(d)所圖示，以與閘極電極123重疊的方式形成閘極絕緣膜125。閘極絕緣膜125亦與LED層140重疊而形成。
在形成閘極絕緣膜125時，形成遍及於各像素101整面的絕緣膜，且對經形成的絕緣膜進行圖案成形。藉由對絕緣膜進行圖案成形，於絕緣膜形成使第一焊墊電極118及第二焊墊電極120露出的開口。
絕緣膜係藉由電漿CVD法等來形成。在絕緣膜由氧化矽(SiO2 )所構成且藉由電漿CVD法來形成時，採用由矽烷(SiH4 )氣體及一氧化二氮(N2 О)氣體所構成的混合氣體等作為原料氣體。而且，半成品例如被加熱至300℃。形成的絕緣膜例如具有200nm的厚度。
在對絕緣膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩以蝕刻絕緣膜。絕緣膜係藉由反應離子蝕刻等來蝕刻。在藉由反應離子蝕刻來蝕刻絕緣膜時，蝕刻氣體採用由三氟化甲烷(CHF3 )氣體及氧(O2 )氣體所構成的混合氣體等。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。
1.7.14　半導體通道層的形成 接著，如第8圖(a)及第9圖(a)所圖示，於閘極絕緣膜125上形成半導體通道層126。半導體通道層126係隔著閘極絕緣膜125而形成於閘極電極123上。
在形成半導體通道層126時，形成遍及於各像素101整面的半導體膜，且對經形成的半導體膜進行圖案成形。
半導體膜係藉由濺鍍法等來形成。當藉由濺鍍法形成半導體膜且半導體通道層126由銦(In)、鎵(Ga)及鋅(Zn)的複合氧化物所構成的情形，濺鍍靶材採用InGaZnO靶材等。InGaZnO靶材係例如具有由化學式In2 O3 •Ga2 O3 •(ZnO)2 所表示之組成的濺鍍靶材。InGaZnO靶材中的銦(In)、鎵(Ga)、鋅(Zn)及氧(O)之原子組成比In:Ga:Zn:O例如為1：1：1：4。此外，藉由濺鍍法來形成半導體膜時，濺鍍氣體採用由氬(Ar)氣體及氧(O2 )氣體所構成的混合氣體等。由氬氣體及氧體所構成的混合氣體中之氬氣體的分壓與氧氣體的分壓的分壓比，例如為100：10。此外，藉由濺鍍法形成半導體膜時，半成品例如被加熱至250℃。形成的半導體層例如為40nm的厚度。
在對半導體膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩以蝕刻半導體膜。在蝕刻半導體膜時，濕式蝕刻半導體膜。在濕式蝕刻半導體膜時，蝕刻溶液採用含有水及5重量％之草酸的草酸系溶液等。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。
如第8圖(a)及第9圖(a)所圖示，在從玻璃基板111的厚度方面俯視觀看的情形，閘極電極123係與半導體通道層126的整體重疊，且大於半導體通道層126。因此，藉由閘極電極123對由LED層140所發出且被反射至玻璃基板111並朝向配置於閘極電極123上的半導體通道層126的雜散光遮光。
1.7.15　蝕刻停止層的形成 接著，如第8圖(b)及第9圖(b)所圖示，以與半導體通道層126重疊的方式形成蝕刻停止層127。蝕刻停止層127亦與LED層140重疊而形成。
在形成蝕刻停止層127時，形成遍及於各像素101整面的絕緣膜，且對經形成的絕緣膜進行圖案成形。藉由對絕緣膜進行圖案成形，於絕緣膜形成以下開口：使第一焊墊電極118中之連接源極配線130的部分露出之開口；使第二焊墊電極120中之連接共同配線132的部分露出之開口；以及使半導體通道層126中之連接汲極電極129及源極電極128的部分露出之開口。
絕緣膜係藉由電漿CVD法等來形成。在絕緣膜藉由電漿CVD法來形成由氧化矽(SiO2 )所構成的絕緣膜時，採用由矽烷(SiH4 )氣體及一氧化二氮(N2 О)氣體所構成的混合氣體等作為原料氣體。而且，半成品例如被加熱至300℃。形成的絕緣膜例如具有200nm的厚度。
在對絕緣膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩以蝕刻絕緣膜。絕緣膜係藉由反應離子蝕刻等來蝕刻。在藉由反應離子蝕刻來蝕刻絕緣膜時，蝕刻氣體採用由三氟化甲烷(CHF3 )氣體及氧(O2 )氣體所構成的混合氣體等。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。
蝕刻停止層127係成為抑制於形成源極電極128、汲極電極129、源極配線130及汲極配線131時所採用的蝕刻溶液會接觸到半導體通道層126的蝕刻停止件，且幫助抑制該蝕刻溶液腐蝕半導體通道層126的情形。
1.7.16　源極電極、汲極電極、源極配線及汲極配線的形成 接著，如第8圖(c)及第9圖(c)所圖示，形成源極電極128、汲極電極129、源極配線130及汲極配線131。
於形成源極電極128、汲極電極129、源極配線130及汲極配線131時，形成遍及於各像素101整面的導電膜，且對經形成的導電膜進行圖案成形。
導電膜係藉由濺鍍法等來形成。形成的導電膜例如具有200nm的厚度。
在對導電膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩來蝕刻導電膜。導電膜係藉由濕式蝕刻等來蝕刻。在以濕式蝕刻來蝕刻導電膜時，蝕刻溶液採用PAN溶液。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。在這段時間，半導體通道層126會藉由蝕刻停止層127受到保護免於PAN溶液及光阻剝離液的影響。
1.7.17　共同配線的形成 接著，如第8圖(d)及第9圖(d)所圖示，形成共同配線132。
在形成共同配線132時，形成遍及於各像素101整面的導電膜，且對經形成的導電膜進行圖案成形。
導電膜係藉由濺鍍法等來形成。藉由濺鍍法來形成導電膜時，濺鍍氣體採用氬(Ar)氣體等。而且，半成品例如被加熱至150℃。形成的導電膜例如具有200nm的厚度，且具有50μΩcm以下的比電阻值，且具有2×104 S/cm以上的導電率。
在對導電膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩來蝕刻導電膜。導電膜係藉由濕式蝕刻等來蝕刻。在以濕式蝕刻來蝕刻導電膜時，蝕刻溶液使用PAN溶液。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。
在形成共同配線132的同時，亦可形成共同配線132以外的電路配線。亦可藉由包含具有較低電阻之材料的電路配線及TFT151以外的TFT，於汲極電極129之上形成電路。在形成共同配線132的同時，亦可形成將複數個TFT所分別具備之複數個源極予以彼此電性連接的配線，將複數個TFT所分別具備之複數個汲極予以彼此電性連接的配線等。
1.7.18　陣列基板的完成 在上述的步驟之後，因應需求形成色變換層、上部保護膜、平坦化膜等的要素，來完成陣列基板11。
2　實施型態2 第1圖亦為示意性地圖示實施型態2之LED顯示器的立體圖。第2圖亦為示意性地圖示實施型態2中之LED顯示器所具備的陣列基板、周邊電路安裝突片及周邊電路積體晶片的俯視圖。
第10圖係示意性圖示實施型態2之LED顯示器所具備的各像素的圖。第10圖(a)為俯視圖。第10圖(b)為剖面圖。第10圖(b)係圖示於第10圖(a)所繪製之裁斷線B-B之位置的剖面。
實施型態2的LED顯示器2與實施型態1的LED顯示器1主要在下述的不同點有所不同。
在實施型態1的LED顯示器1中，閘極電極123及遮光膜124係由相同材料所構成，且配置於同一層。相對於此，在實施型態2的LED顯示器2中，源極電極128、源極配線130、汲極電極129、汲極配線131及遮光膜124係由相同材料所構成，且配置於同一層。
以下，說明關於上述不同點而在實施型態2的LED顯示器2中所採用的構成。關於未說明的點，在實施型態2的LED顯示器2中也採用與在實施型態1的LED顯示器1中所採用之構成相同的構成。
遮光膜124係配置於LED層140的側面140s上。遮光膜124係由導電體所構成，且由金屬或合金所構成者為佳，由鋁(Al)合金所構成者為更佳。鋁合金係由鋁及對其所添加之極微量之鋁以外的元素所構成。根據遮光膜124，藉由遮光膜124對由LED層140所發出且從LED層140之側面140s所洩漏的光遮光。
源極電極128、汲極電極129、源極配線130、汲極配線131及遮光膜124由相同材料所構成。而且，源極電極128、汲極電極129、源極配線130、汲極配線131及遮光膜124係配置於同一層。藉此，可同時地形成源極電極128、汲極電極129、源極配線130、汲極配線131及遮光膜124，且可提升LED顯示器2的生產性。
LED層140係具有在從玻璃基板111之厚度方向俯視觀看時具有四個邊之四角形狀的平面形狀，並具有分別構成四個邊的四個側面。而且，在LED顯示器1中，在四個側面所含有之一個側面以外的其餘側面的整面上形成遮光膜124。藉此，LED層140的側面140s的大部分被遮光膜124覆蓋，而有效地對從LED層140的側面140s所洩漏的光遮光。這樣的情形，及閘極電極123係與半導體通道層126的整體重疊且大於半導體通道層126，藉此在LED顯示器2中，可大致完全地防止由LED層140所發出的光照射在半導體通道層126。
在四個側面所含有的一個側面上，完全沒有形成遮光膜124，該一個側面係具有沒有配置遮光膜124的區域。該區域係用於共同配線132的拉出。這是因為，LED顯示器2中，與LED顯示器1不同，沒有藉由閘極絕緣膜125及蝕刻停止層127來使遮光膜124與共同配線132分隔。
當半導體通道層126係由氧化物半導體所構成的情形，為了穩定確保與氧化物半導體的導通，與氧化物半導體接觸的源極電極128及汲極電極129係由具有較高耐氧化性之穩定的合金所構成者為較佳。當源極電極128及汲極電極129為由具有較高耐氧化性之穩定的合金所構成的情形，遮光膜124、源極配線130及汲極配線131也要由具有較高耐氧化性之穩定的合金所構成。因此，會加強遮光膜124抑止於使用時容易發生的腐蝕現象，使得遮光膜124的長期可靠性提升，且可長期間穩定維持遮光膜124的遮光特性。
第4圖、第6圖(a)及第6圖(b)亦示意性地圖示實施型態2中之在LED顯示器的製造途中所製作的陣列基板的半成品的俯視圖。第5圖、第7圖(a)及第7圖(b)亦示意性地圖示實施型態2中之在LED顯示器的製造途中所製作的陣列基板的半成品的剖面圖。
第11圖、第13圖及第15圖係示意性地圖示實施型態2中之在LED顯示器的製造途中所製作的陣列基板的半成品的俯視圖。第12圖、第14圖及第16圖係示意性地圖示實施型態2中之在LED顯示器的製造途中所製作的陣列基板的半成品的剖面圖。第12圖、第14圖及第16圖係圖示於第11圖、第13圖及第15圖所繪製之裁斷線B-B之位置的剖面。
在製造陣列基板11時，隨著保護膜121及基底膜122的形成，接著如第11圖及第12圖所圖示，形成遍及於各像素101之整面的導電膜123x。
導電膜123x係藉由濺鍍法等來形成。在藉由濺鍍法形成導電膜123x時，濺鍍氣體採用氬(Ar)氣體等。而且，半成品例如被加熱至150℃。形成的導電膜例如具有200nm的厚度。
接著，如第13圖(a)及第14圖(a)所圖示，對經形成的導電膜123x進行圖案成形。藉此，形成閘極電極123。惟，與實施型態1不同，於形成閘極電極123的同時，沒有形成遮光膜124。
在對導電膜123x進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩來蝕刻導電膜。導電膜係藉由濕式蝕刻等來蝕刻。在以濕式蝕刻來蝕刻導電膜時，蝕刻溶液採用PAN溶液。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。
接著，如第13圖(b)及第14圖(b)所圖示，以與閘極電極123重疊的方式形成閘極絕緣膜125。閘極絕緣膜125亦與LED層140重疊形成。
在形成閘極絕緣膜125時，與實施型態1同樣地形成遍及於各像素101整面的絕緣膜，且對經形成的絕緣膜進行圖案成形。藉由對絕緣膜進行圖案成形，於絕緣膜形成使第一焊墊電極118及第二焊墊電極120露出的開口。
接著，如第13圖(c)及第14圖(c)所圖示，在閘極絕緣膜125上形成半導體通道層126。半導體通道層126係隔著閘極絕緣膜125而形成於閘極電極123上。
在形成半導體通道層126時，與實施型態1同樣地形成遍及於各像素101整面的半導體膜，且對經形成的半導體膜進行圖案成形。
接著，如第15圖(a)及第16圖(a)所圖示，以與半導體通道層126重疊的方式形成蝕刻停止層127。蝕刻停止層127亦與LED層140重疊而形成。
在形成蝕刻停止層127時，與實施型態1同樣地形成遍及於各像素101整面的絕緣膜，且對經形成的絕緣膜進行圖案成形。
接著，如第15圖(b)及第16圖(b)所圖示，形成源極電極128、汲極電極129、源極配線130、汲極配線131及遮光膜124。
在形成源極電極128、汲極電極129、源極配線130、汲極配線131及遮光膜124時，形成遍及於各像素101整面的導電膜，且對經形成的導電膜進行圖案成形。
導電膜係藉由濺鍍法等來形成。藉由濺鍍法來形成導電膜時，採用氬(Ar)氣體等作為濺鍍氣體。此外，導電膜例如被加熱至150℃。形成的導電膜為例如具有200nm的厚度的單層膜。
在對導電膜進行圖案成形時，塗佈光阻劑以形成光阻劑膜，且對經形成的光阻劑膜執行照片製版程序以形成光阻遮罩。接著，使用光阻遮罩來蝕刻導電膜。導電膜係藉由濕式蝕刻等來蝕刻。在以濕式蝕刻來蝕刻導電膜時，蝕刻溶液採用PAN溶液。接著，移除光阻遮罩。在移除光阻遮罩時進行使半成品暴露於氧電漿的灰化處理，將半成品浸漬於光阻剝離液的光阻剝離等。接著，因應需求洗淨半成品。在這段時間，半導體通道層126會藉由蝕刻停止層127受到保護免於PAN溶液及光阻剝離液的影響。
遮光膜124係如第6圖(c)所圖示，在構成LED層140之側面140s的四個側面所含有之一個側面以外的其餘側面的整面上形成遮光膜124。此外，在四個側面所含有之一個側面上，並未完全形成遮光膜124，在該一個側面係具有沒有配置遮光膜124的區域。
接著，如第15圖(c)及第16圖(c)所圖示，形成共同配線132。
在形成共同配線132時，與實施型態1同樣地，形成遍及於各像素101整面的導電膜，且圖案成形經形成的導電膜。
在上述的步驟之後，因應需求形成色轉換層、上部保護膜、平坦化膜等的要素，來完成陣列基板11。
另外，本發明在發明的範圍內，可自由地組合各實施型態、或適當變形、省略各實施型態。
本發明雖已詳述，惟上述的說明在所有型態中僅為例示，並非用以限定本發明。凡未例示之無數個變形例，在未超出本發明之範圍下均可視為可思及者。
1、2:LED顯示器 11:陣列基板 12:對向基板 13:周邊電路安裝突片 14:周邊電路積體晶片 101:像素 111:玻璃基板 112:石墨烯層 112x:石墨烯層 113:緩衝層 113x:緩衝層 114:n型GaN層 114x:n型GaN層 115:發光層 115x:發光層 116:p型GaN層 116x:p型GaN層 116y:p型GaN層 118:第一焊墊電極 119:透明導電膜 120:第二焊墊電極 121:保護膜 122:基底膜 123:閘極電極 123x:導電膜 124:遮光膜 125:閘極絕緣膜 126:半導體通道層 127:蝕刻停止層 128:源極電極 129:汲極電極 130:源極配線 131:汲極配線 132:共同配線 140:LED層 140s:側面 150:LED 151:TFT
第1圖係示意性圖示實施型態1及2的發光二極體(LED)顯示器的立體圖。 第2圖係示意性圖示實施型態1及2中之製備給LED顯示器之陣列基板、周邊電路安裝突片及周邊電路積體晶片的俯視圖。 第3圖係示意性圖示實施型態1之LED顯示器所具備的各像素的圖。 第4圖係示意性圖示實施型態1及2中之在LED顯示器的製造途中所製作的陣列基板的半成品的俯視圖。 第5圖係示意性圖示實施型態1及2中之在LED顯示器的製造途中所製作的陣列基板的半成品的剖面圖。 第6圖係示意性圖示實施型態1及2中之在LED顯示器的製造途中所製作的陣列基板的半成品的俯視圖。 第7圖係示意性圖示實施型態1及2中之在LED顯示器的製造途中所製作的陣列基板的半成品的剖面圖。 第8圖係示意性圖示實施型態1中之在LED顯示器的製造途中所製作的陣列基板的半成品的俯視圖。 第9圖係示意性圖示實施型態1中之在LED顯示器的製造途中所製作的陣列基板的半成品的剖面圖。 第10圖係示意性圖示實施型態2之LED顯示器所具備的各像素的圖。 第11圖係示意性圖示實施型態2中之在LED顯示器的製造途中所製作的陣列基板的半成品的俯視圖。 第12圖係示意性圖示實施型態2中之在LED顯示器的製造途中所製作的陣列基板的半成品的剖面圖。 第13圖係示意性圖示實施型態2中之在LED顯示器的製造途中所製作的陣列基板的半成品的俯視圖。 第14圖係示意性圖示實施型態2中之在LED顯示器的製造途中所製作的陣列基板的半成品的剖面圖。 第15圖係示意性圖示實施型態2中之在LED顯示器的製造途中所製作的陣列基板的半成品的俯視圖。 第16圖係示意性圖示實施型態2中之在LLED顯示器的製造途中所製作的陣列基板的半成品的剖面圖。
101:像素
111:玻璃基板
112:石墨烯層
113:緩衝層
114:n型GaN層
115:發光層
116:p型GaN層
118:第一焊墊電極
119:透明導電膜
120:第二焊墊電極
121:保護膜
122:基底膜
123:閘極電極
124:遮光膜
125:閘極絕緣膜
126:半導體通道層
127:蝕刻停止層
128:源極電極
129:汲極電極
130:源極配線
131:汲極配線
132:共同配線
140:LED層
140s:側面
150:LED
151:TFT

Claims (23)

  1. 一種LED顯示器，係具備： 基板； 薄膜電晶體，係配置於前述基板上； LED，係具備有配置於前述基板上並具有側面的LED層，且藉由前述薄膜電晶體所驅動；以及 遮光膜，係配置於前述側面上，遮擋從前述側面洩漏的光； 前述薄膜電晶體係具備： 閘極電極；以及 半導體通道層，係配置於前述閘極電極上； 前述閘極電極係在從前述基板的厚度方向俯視觀看時，與前述半導體通道層的整體重疊，且大於前述半導體通道層， 前述遮光膜係與構成前述閘極電極的材料相同的材料所構成，且配置於與配置前述閘極電極之層相同之層。
  2. 一種LED顯示器，係具備： 基板； 薄膜電晶體，係配置於前述基板上； LED，係具備有LED層，且藉由前述薄膜電晶體所驅動，前述LED層係具有在從前述基板之厚度方向俯視觀看的情形下具有複數個邊的多角形狀的平面形狀，且具有構成前述複數個邊的複數個側面；以及 遮光膜，係配置於前述複數個側面的整體上，遮擋從前述複數個側面洩漏的光； 前述薄膜電晶體係具備： 閘極電極；以及 半導體通道層，係配置於前述閘極電極上； 前述閘極電極係在從前述基板的厚度方向俯視觀看時，與前述半導體通道層的整體重疊，且大於前述半導體通道層。
  3. 一種LED顯示器，係具備有： 基板； 薄膜電晶體，係配置於前述基板上； LED，係具備有配置於前述基板上並具有側面的LED層，且藉由前述薄膜電晶體所驅動；以及 遮光膜，係配置於前述側面上，且遮擋從前述側面所洩漏的光； 前述薄膜電晶體係具備有： 閘極電極； 半導體通道層，係配置於前述閘極電極上； 源極電極；以及 汲極電極； 前述閘極電極係在從前述基板的厚度方向俯視觀看時，與前述半導體通道層的整體重疊，且大於前述半導體通道層； 前述遮光膜係與構成前述源極電極及前述汲極電極之材料相同的材料所構成，且配置於與配置前述源極電極及前述汲極電極之層相同之層。
  4. 一種LED顯示器，係具備： 基板； 薄膜電晶體，係配置於前述基板上； LED，係具備有LED層，且藉由前述薄膜電晶體所驅動，前述LED層係具有在從前述基板之厚度方向俯視觀看的情形下具有複數個邊的多角形狀的平面形狀，且具有構成前述複數個邊的複數個側面；以及 遮光膜，係配置於前述複數個側面所含有之一個側面以外的其餘側面的整體上，遮擋從前述複數個側面洩漏的光； 前述薄膜電晶體係具備： 閘極電極；以及 半導體通道層，係配置於前述閘極電極上； 前述閘極電極係在從前述基板的厚度方向俯視觀看時，與前述半導體通道層的整體重疊，且大於前述半導體通道層； 前述一個側面係具有未配置前述遮光膜的區域。
  5. 一種LED顯示器，係具備： 基板； 薄膜電晶體，係配置於前述基板上； LED，係具備有配置於前述基板上並具有側面的LED層，且藉由前述薄膜電晶體所驅動；以及 遮光膜，係配置於前述側面上，遮擋從前述側面洩漏的光； 前述薄膜電晶體係具備： 閘極電極； 閘極絕緣膜，係覆蓋前述閘極電極及前述LED層； 半導體通道層，係隔著前述閘極絕緣膜而配置於前述閘極電極上； 前述閘極電極係在從前述基板的厚度方向俯視觀看時，與前述半導體通道層的整體重疊，且大於前述半導體通道層。
  6. 一種LED顯示器，係具備： 基板； 薄膜電晶體，係配置於前述基板上； LED，係具備有配置於前述基板上並具有側面的LED層，且藉由前述薄膜電晶體所驅動；以及 遮光膜，係配置於前述側面上，遮擋從前述側面洩漏的光； 前述薄膜電晶體係具備： 基底膜； 閘極電極，係配置於前述基底膜上；以及 半導體通道層，係配置於前述閘極電極上； 前述閘極電極係在從前述基板的厚度方向俯視觀看時，與前述半導體通道層的整體重疊，且大於前述半導體通道層， 該LED顯示器更具備有保護膜，該保護膜係覆蓋前述LED層，且藉由與構成前述基底膜之材料相同的材料所構成，並配置於與配置前述基底膜之層相同之層。
  7. 如申請專利範圍第2、5或6項所述之LED顯示器，其中，前述遮光膜係藉由與構成前述閘極電極之材料相同之材料構成，並配置於與配置前述閘極電極之層相同之層。
  8. 如申請專利範圍第4、5或6項所述之LED顯示器，其中，前述薄膜電晶體更具備源極電極及汲極電極， 前述遮光膜係藉由與構成前述源極電極及前述汲極電極之材料相同之材料構成，並配置於與配置前述源極電極及前述汲極電極之層相同之層。
  9. 如申請專利範圍第1、5或6項所述之LED顯示器，其中，前述LED層具有在從前述基板之厚度方向俯視觀看的情形下具有複數個邊的多角形狀的平面形狀，且具有構成前述複數個邊的複數個側面， 前述遮光膜係配置於前述複數個側面的整體上。
  10. 如申請專利範圍第3、5或6項所述之LED顯示器，其中， 前述LED層具有在從前述基板之厚度方向俯視觀看的情形下具有複數個邊的多角形狀的平面形狀，且具有分別構成前述複數個邊的複數個側面， 前述遮光膜係配置於前述複數個側面所含有之一個側面以外的其餘側面的整體上， 前述一個側面係具有未配置前述遮光膜的區域。
  11. 如申請專利範圍第1至6項中任一項所述之LED顯示器，其中， 前述薄膜電晶體更具備有基底膜； 前述閘極電極係配置於前述基底膜上； 該LED顯示器中，更具備有保護膜，該保護膜係覆蓋前述LED層，且藉由與構成前述基底膜之材料相同的材料所構成，並配置於與配置前述基底膜之層相同之層。
  12. 如申請專利範圍第1至6項中任一項所述之LED顯示器，更具備有：覆蓋前述半導體通道層及前述LED層的蝕刻停止層。
  13. 如申請專利範圍第1至6項中任一項所述之LED顯示器，其中，前述薄膜電晶體係具有倒置交錯型的構造。
  14. 如申請專利範圍第1至6項中任一項所述之LED顯示器，其中，前述薄膜電晶體係從前述LED層觀看，配置於與前述基板之厚度方向呈垂直的方向。
  15. 如申請專利範圍第1至6項中任一項所述之LED顯示器，其中，前述LED層係具備包含氮化鎵系材料或氮化銦系材料的沉積層。
  16. 如申請專利範圍第1至6項中任一項所述之LED顯示器，更具備：石墨烯層； 前述LED層，係具備配置於前述石墨烯層上且包含氮化鎵系材料的最下部層。
  17. 如申請專利範圍第1至6項中任一項所述之LED顯示器，其中，前述半導體通道層係包含金屬氧化物。
  18. 一種LED顯示器的製造方法，係具備： a) 於基板上形成具備LED層的LED的步驟，前述LED係具有側面； b) 在步驟a)之後，於前述基板上形成驅動前述LED的薄膜電晶體的步驟；以及 c) 在前述側面上形成遮擋從前述面洩漏之光的遮光膜的步驟；其中 步驟b)係具備： b-1) 與步驟c)同時地，在前述基板上形成閘極電極的步驟；以及 b-2) 在前述閘極電極上，以從前述基板的厚度方向俯視觀看時前述閘極電極與半導體通道層的整體重疊且大於前述半導體通道層的方式形成前述半導體通道層的步驟。
  19. 一種LED顯示器的製造方法，係具備： a) 於基板上形成具備具LED層的LED的步驟，前述LED層係具有在從前述基板之厚度方向俯視觀看的情形下具有複數個邊的多角形狀的平面形狀，且具有構成前述複數個邊的複數個側面； b) 在步驟a)之後，於前述基板上形成驅動前述LED的薄膜電晶體的步驟；以及 c) 於前述複數個側面的整體上形成遮擋從前述複數個側面所洩漏之光的遮光膜的步驟；其中 步驟b)係具備有： b-1) 在前述基板上形成閘極電極的步驟；以及 b-2) 在前述閘極電極上，以從前述基板的厚度方向俯視觀看時前述閘極電極與半導體通道層的整體重疊且大於前述半導體通道層的方式形成前述半導體通道層的步驟。
  20. 一種LED顯示器的製造方法，係具備： a) 於基板上形成具備具LED層的LED的步驟，前述LED層係具有側面； b) 在步驟a)之後，於前述基板上形成驅動前述LED的薄膜電晶體的步驟；以及 c) 於前述側面上形成遮擋從前述側面所洩漏之光的遮光膜的步驟；其中 步驟b)係具備有： b-1) 在前述基板上形成閘極電極的步驟； b-2) 在前述閘極電極上，以從前述基板的厚度方向俯視觀看時前述閘極電極與半導體通道層的整體重疊且大於前述半導體通道層的方式形成前述半導體通道層的步驟；以及 b-3) 與步驟c)同時地，在前述半導體通道層上形成源極電極及汲極電極的步驟。
  21. 一種LED顯示器的製造方法，係具備： a) 於基板上形成具備具LED層的LED的步驟，前述LED層係具有在從前述基板之厚度方向俯視觀看的情形下具有複數個邊的多角形狀的平面形狀，且具有構成前述複數個邊的複數個側面； b) 在步驟a)之後，於前述基板上形成驅動前述LED的薄膜電晶體的步驟；以及 c)於前述複數個側面所含有之一個側面以外的其餘側面的整體上，以前述一個側面會具有未配置遮光膜之區域之方式，形成遮擋從其餘側面所洩漏之光的前述遮光膜的步驟；其中 步驟b)係具備有： b-1) 在前述基板上形成閘極電極的步驟； b-2) 在前述閘極電極上，以從前述基板的厚度方向俯視觀看時前述閘極電極與半導體通道層的整體重疊且大於前述半導體通道層的方式形成前述半導體通道層的步驟。
  22. 一種LED顯示器的製造方法，係具備： a) 於基板上形成具備具LED層的LED的步驟，前述LED層係具有側面； b) 在步驟a)之後，於前述基板上形成驅動前述LED的薄膜電晶體的步驟；以及 c) 於前述側面上形成遮擋從前述側面所洩漏之光的遮光膜的步驟；其中 步驟b)係具備有： b-1) 在前述基板上形成閘極電極的步驟； b-2) 以與前述閘極電極及前述LED層重疊之方式形成閘極絕緣膜的步驟；以及 b-3) 在前述閘極電極上，以從前述基板的厚度方向俯視觀看時前述閘極電極與半導體通道層的整體重疊且大於前述半導體通道層的方式，且以前述半導體通道層隔著閘極絕緣膜而配置於前述閘極電極上之方式，形成前述半導體通道層的步驟。
  23. 一種LED顯示器的製造方法，係具備： a) 於基板上形成具備具LED層的LED的步驟，前述LED層係具有側面； b) 在步驟a)之後，於前述基板上形成驅動前述LED的薄膜電晶體的步驟；以及 c) 於前述側面上形成遮擋從前述側面所洩漏之光的遮光膜的步驟；其中 步驟b)係具備有： b-1) 以與前述LED層重疊的方式形成保護膜，且與形成前述保護膜的同時，在前述基板上形成基底膜的步驟； b-2) 於前述基底膜上將閘極電極形成於前述基板上的步驟；以及 b-3) 在前述閘極電極上，以從前述基板的厚度方向俯視觀看時前述閘極電極與半導體通道層的整體重疊且大於前述半導體通道層的方式形成前述半導體通道層的步驟。
TW109107672A 2019-03-15 2020-03-09 Led顯示器、及led顯示器的製造方法 TW202036887A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-048396 2019-03-15
JP2019048396 2019-03-15
WOPCT/JP2019/033459 2019-08-27
PCT/JP2019/033459 WO2020188851A1 (ja) 2019-03-15 2019-08-27 Ｌｅｄディスプレイ

Publications (1)

Publication Number Publication Date
TW202036887A true TW202036887A (zh) 2020-10-01

Family

ID=72519031

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107672A TW202036887A (zh) 2019-03-15 2020-03-09 Led顯示器、及led顯示器的製造方法

Country Status (2)

Country Link
TW (1) TW202036887A (zh)
WO (1) WO2020188851A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813109B (zh) * 2020-12-31 2023-08-21 南韓商樂金顯示科技股份有限公司 顯示裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035899B (zh) * 2021-03-09 2024-03-01 京东方科技集团股份有限公司 一种微led显示面板及其制备方法
JP2024099072A (ja) * 2021-03-17 2024-07-25 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
CN116783640A (zh) * 2021-03-29 2023-09-19 日亚化学工业株式会社 图像显示装置的制造方法和图像显示装置
JPWO2022209748A1 (zh) * 2021-03-29 2022-10-06
WO2022210402A1 (ja) * 2021-03-31 2022-10-06 株式会社ジャパンディスプレイ 表示装置
JPWO2023074098A1 (zh) * 2021-10-29 2023-05-04
WO2024048394A1 (ja) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ 積層構造体、積層構造体の製造方法、及び半導体デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2009141221A (ja) * 2007-12-07 2009-06-25 Sony Corp ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置
JP2015015321A (ja) * 2013-07-03 2015-01-22 高槻電器工業株式会社 半導体発光素子及びその製造方法
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
TWI644420B (zh) * 2017-11-08 2018-12-11 友達光電股份有限公司 元件基板及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813109B (zh) * 2020-12-31 2023-08-21 南韓商樂金顯示科技股份有限公司 顯示裝置

Also Published As

Publication number Publication date
WO2020188851A1 (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
TW202036887A (zh) Led顯示器、及led顯示器的製造方法
JP5935643B2 (ja) 半導体発光装置
US11527520B2 (en) Micro light emitting diode display device
US10714658B2 (en) Micro LED display panel and method of manufacturing same
JP5554792B2 (ja) 発光素子及びその製造方法
TWI359509B (en) Semiconductor light emitting element, process for
US20230039306A1 (en) Display device and method of fabricating the same
KR101065413B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR102590362B1 (ko) 식각 정지 층을 갖는 iii-질화물 다중 파장 led 어레이들
US11316069B2 (en) Micro-LED chip and manufacturing method thereof, and display panel
CN110164918B (zh) 有机发光显示设备
KR102555828B1 (ko) 고 해상도 마이크로 led 표시 장치 및 그 제조 방법
KR20180078941A (ko) 액티브 매트릭스 디스플레이용 led 소자 및 그의 제조방법
CN112913019B (zh) 显示装置及其制造方法
CN102110706A (zh) 有机发光显示器及其制造方法
JP7423787B2 (ja) Ｉｉｉ族窒化物マルチ波長ｌｅｄアレイ
CN101203966A (zh) 发光装置及其制造方法
CN110265587A (zh) 显示面板及其制造方法
JP6723484B1 (ja) Ｌｅｄディスプレイ、及びｌｅｄディスプレイの製造方法
US20190013433A1 (en) Light Emitting Transistor and Method for Manufacturing the Same
US11532687B2 (en) Thin film transistor, display panel having the same, and method of manufacturing the display panel
KR100744024B1 (ko) 발광 다이오드의 제조방법
KR102489464B1 (ko) 발광 소자 및 이의 제조 방법
CN111863871A (zh) 一种显示面板及其制备方法
TWI446526B (zh) 形成橫向分佈發光二極體的方法