TW202036861A - 半導體記憶裝置及其製造方法 - Google Patents

半導體記憶裝置及其製造方法 Download PDF

Info

Publication number
TW202036861A
TW202036861A TW108124050A TW108124050A TW202036861A TW 202036861 A TW202036861 A TW 202036861A TW 108124050 A TW108124050 A TW 108124050A TW 108124050 A TW108124050 A TW 108124050A TW 202036861 A TW202036861 A TW 202036861A
Authority
TW
Taiwan
Prior art keywords
layer
memory
insulating layer
semiconductor
memory device
Prior art date
Application number
TW108124050A
Other languages
English (en)
Other versions
TWI706546B (zh
Inventor
五月女真一
濱田龍文
内村康宏
九鬼知博
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Application granted granted Critical
Publication of TWI706546B publication Critical patent/TWI706546B/zh
Publication of TW202036861A publication Critical patent/TW202036861A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

實施形態提供一種能夠提高動作可靠性之半導體記憶裝置。  實施形態之半導體記憶裝置具備：基板100；複數個導電層31，其等於基板100之上方於Z方向上積層；芯絕緣層42A、42B，其於複數個導電層31內於Z方向上延伸；半導體層41，其配置於芯絕緣層42A、42B與複數個導電層31之間；及電荷儲存層40B，其配置於半導體層41與複數個導電層31之間。芯絕緣層42A、42B具有：芯絕緣層42A，其配置於基板100側，且包含多晶矽氮烷；及芯絕緣層42B，其配置於芯絕緣層42A之與基板100相反之側。

Description

半導體記憶裝置
實施形態係關於一種半導體記憶裝置。
三維地排列有記憶胞之半導體記憶裝置已眾所周知。
實施形態提供一種能夠提高動作可靠性之半導體記憶裝置。
實施形態之半導體記憶裝置具備：基礎層；複數個導電層，其等於上述基礎層之上方於第1方向上積層；絕緣層，其等於上述複數個導電層內於上述第1方向上延伸；半導體層，其配置於上述絕緣層與上述複數個導電層之間；及電荷儲存層，其配置於上述半導體層與上述複數個導電層之間；上述絕緣層具有：第1絕緣層，其配置於上述基礎層側，且包含多晶矽氮烷；及第2絕緣層，其配置於上述第1絕緣層之與上述基礎層相反之側。
以下，參照圖式對實施形態進行說明。於以下說明中，對具有相同功能及構成之構成要素，標註共通之參照符號。又，以下所示之各實施形態例示用以實現該實施形態之技術性思想之裝置或方法，而並非將構成零件之材質、形狀、構造、配置等確定為如下所述。
各功能區塊可作為硬體及電腦軟體中之任一種或組合兩種實現。各功能區塊不必如以下示例般區分。例如，一部分功能亦可由與例示之功能區塊不同之功能區塊執行。進而，例示之功能區塊亦可分割成更細小之功能子區塊。此處，作為非揮發性半導體記憶裝置，列舉於半導體基板之上方積層記憶胞電晶體而成之三維積層型NAND(Not-And，反及)型快閃記憶體為例進行說明。
1.第1實施形態  以下，對第1實施形態之半導體記憶裝置進行說明。
1.1半導體記憶裝置之電路區塊構成  首先，使用圖1，對第1實施形態之半導體記憶裝置之電路區塊構成進行說明。圖1係表示第1實施形態之半導體記憶裝置之電路構成之方塊圖。半導體記憶裝置10具備記憶胞陣列11、列解碼器12、驅動器13、感測放大器14、位址暫存器15、指令暫存器16及定序器17。又，例如，控制器20於外部經由NAND匯流排連接至半導體記憶裝置10。控制器20對半導體記憶裝置10進行存取，控制半導體記憶裝置10。
1.1.1各區塊之構成  記憶胞陣列11具備包含與列及行建立對應關係之複數個非揮發性記憶胞之複數個區塊BLK0、BLK1、BLK2、…BLKn(n為0以上之整數)。於以下說明中，「區塊BLK」有時為方便起見而表示區塊BLK0～BLKn之各者或特定之區塊BLK進行說明。記憶胞陣列11記憶由控制器20賦予之資料。關於記憶胞陣列11及區塊BLK之詳細情況，將於下文敍述。
列解碼器12選擇任一個區塊BLK，進而選擇被選擇之區塊BLK中之字元線。關於列解碼器12之詳細情況，將於下文敍述。
驅動器13對被選擇之區塊BLK，經由列解碼器12供給電壓。
感測放大器14於讀出資料時，感測自記憶胞陣列11讀出之資料DAT，進行所需之運算。然後，將該資料DAT輸出至控制器20。感測放大器14於寫入資料時，將自控制器20接收之寫入資料DAT傳輸至記憶胞陣列11。
位址暫存器15保存自控制器20接收之位址ADD。位址ADD包含：區塊位址，其指定動作對象之區塊BLK；及頁面位址，其指示被指定之區塊內之動作對象之字元線。指令暫存器16保存自控制器20接收之指令CMD。指令CMD例如包含對定序器17命令寫入動作之寫入指令、及命令讀出動作之讀出指令等。
定序器17基於指令暫存器16中保存之指令CMD，控制半導體記憶裝置10之動作。具體而言，定序器17基於指令暫存器16中保存之寫入指令，控制列解碼器12、驅動器13及感測放大器14，對由位址ADD指定之複數個記憶胞電晶體進行寫入。又，定序器17基於指令暫存器16中保存之讀出指令，控制列解碼器12、驅動器13及感測放大器14，從由位址ADD指定之複數個記憶胞電晶體進行讀出。
如上所述，控制器20經由NAND匯流排連接至半導體記憶裝置10。NAND匯流排按照NAND介面進行信號收發。具體而言，NAND匯流排例如包含將晶片賦能信號CEn、指令鎖存賦能信號CLE、位址鎖存賦能信號ALE、寫入賦能信號WEn、讀取賦能信號REn、輸入輸出信號I/O及待命/忙碌信號R/Bn進行通信之匯流排。輸入輸出信號I/O係以8比特匯流排寬度進行傳輸。輸入輸出信號I/O將指令CMD、位址ADD及資料DAT等進行通信。
1.1.2記憶胞陣列11之電路構成  如上所述，記憶胞陣列11具備區塊BLK0～BLKn。區塊BLK0～BLKn之各者具有相同構成。以下，對1個區塊BLK之電路構成進行說明。
圖2係記憶胞陣列11所具有之區塊BLK之電路圖。如圖所示，區塊BLK例如包含4個串單元SU0～SU3。以後，於記為串單元SU之情形時，設為表示串單元SU0～SU3之各者。串單元SU包含複數個NAND串NS。
NAND串NS之各者例如包含8個記憶胞電晶體MT0～MT7及選擇電晶體ST1、ST2。以後，於記為記憶胞電晶體MT之情形時，設為表示記憶胞電晶體MT0～MT7之各者。記憶胞電晶體(以下，亦記為記憶胞)MT具備控制閘極及電荷儲存層，且非揮發地保存資料。記憶胞電晶體MT串聯連接至選擇電晶體ST1之源極與選擇電晶體ST2之汲極之間。
串單元SU0～SU3之各者中之選擇電晶體ST1之閘極分別連接至選擇閘極線SGD0～SGD3。相對於此，串單元SU0～SU3之各者中之選擇電晶體ST2之閘極例如連接至1條選擇閘極線SGS。選擇電晶體ST2之閘極亦可於每個串單元中連接至不同之選擇閘極線SGS0～SGS3。又，區塊BLK內之位於串單元SU0～SU3之記憶胞電晶體MT0～MT7之控制閘極分別連接至字元線WL0～WL7。
又，記憶胞陣列11於複數個區塊BLK0～BLKn間共用位元線BL0～BL(L－1)。其中，L為2以上之自然數。於區塊BLK內之複數個串單元SU0～SU3中，各位元線BL共通地連接至位於同一行之NAND串NS之選擇電晶體ST1之汲極。即，各位元線BL於同一行之複數個串單元SU0～SU3間將NAND串NS共通地連接。進而，複數個選擇電晶體ST2之源極共通地連接至源極線SL。即，串單元SU包含複數個連接至不同之位元線BL且連接至同一選擇閘極線SGD之NAND串NS。
又，區塊BLK包含使字元線WL共用之複數個串單元SU。
於串單元SU內連接至共通之字元線WL之複數個記憶胞電晶體MT被稱為胞單元CU。胞單元CU係記憶容量根據記憶胞電晶體MT記憶之資料比特數而變化。例如，胞單元CU於各記憶胞電晶體MT記憶1比特資料之情形時記憶1頁資料，於記憶2比特資料之情形時記憶2頁資料，於記憶3比特資料之情形時記憶3頁資料。
再者，記憶胞陣列11之構成不限於上述構成。例如，各區塊BLK所包含之串單元SU可設定為任意個數。各NAND串NS所包含之記憶胞電晶體MT及選擇閘極電晶體ST1及ST2之各者亦可設定為任意個數。
記憶胞陣列11之構成例如記載於2009年3月19日提出申請之美國專利申請12/407,403號“THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY”。又，記載於2009年3月18日提出申請之美國專利申請12/406,524號“THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY”、2010年3月25日提出申請之美國專利申請12/679,991號“NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE AND METHOD OF MANUFACTURING THE SAME”、及2009年3月23日提出申請之美國專利申請12/532,030號“SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING SAME”。該等專利申請整體藉由參照而被引用至本案說明書中。
1.2半導體記憶裝置之構造  其次，對第1實施形態之半導體記憶裝置之構造進行說明。
1.2.1半導體記憶裝置之佈局構造  圖3係表示第1實施形態之半導體記憶裝置10中之記憶胞陣列11之一部分構造之鳥瞰圖。於圖3中，將相互正交(或交叉)且與半導體基板100面平行之2個方向設為X方向及Y方向，將相對該等X方向及Y方向(XY面)正交(或交叉)之方向設為Z方向。
如圖3所示，半導體記憶裝置10具有三維構造之記憶胞陣列11。記憶胞陣列11包含設置於半導體基板100上方之積層體(或構造體)30、複數個記憶柱MP及複數個導電層(佈線)35。
各積層體30對應於1個區塊BLK或1個串單元SU。積層體30包含選擇電晶體ST2、複數個記憶胞電晶體MT及選擇電晶體ST1。
具體而言，積層體30包含複數個導電層31及複數個絕緣層32。導電層31及絕緣層32於半導體基板100之上方於Z方向上交替地積層。Z方向相對基板100之表面大致正交。
複數個記憶柱MP例如於XY平面之Y方向上鋸齒狀排列。各記憶柱MP對應於NAND串NS。再者，複數個記憶柱MP亦可於XY平面中以正方形格子狀排列。
複數個記憶柱MP以於積層體30內於Z方向上延伸之方式設置於積層體30內。各記憶柱MP具有大致圓柱狀構造。
於積層體30之上方設置有複數個導電層35。複數個導電層35作為複數條位元線BL發揮功能。複數條位元線BL於X方向上排列，且於Y方向上延伸。位元線BL為金屬層，且例如包含鎢(W)。
各記憶柱MP之上端部經由接觸插塞CP及導通孔插塞(via plug)V1連接至位元線BL。複數個記憶柱MP連接至共通之1條位元線BL。連接至該共通位元線BL之複數個記憶柱MP例如自相互不同之積層體30中逐一地選擇。
再者，於以下參照之圖式中，X方向對應於字元線WL之延伸方向(長度方向)，Y方向對應於位元線BL之延伸方向。又，於以下之剖視圖中，適當省略第1實施形態之半導體記憶裝置中包含之絕緣層(層間絕緣膜)、佈線及接點等構成要素。
圖4係表示第1實施形態之半導體記憶裝置中之記憶胞陣列11之平面佈局之一例的圖。於圖4中，提取與Y方向上排列之複數個區塊BLK中之任意1個區塊BLK對應之構成。
如圖4所示，例如，於基板上設置有複數個積層體30。複數個積層體30分別對應於區塊BLK之串單元SU0～SU3。複數個積層體30於Y方向上排列。各積層體30於X方向上延伸。
串單元SU0～SU3被狹縫SLT相互分離。於Y方向上相鄰之串單元SU0～SU3間，設置有X方向上延伸之狹縫SLT。X方向上延伸之2個狹縫SLT於Y方向上相鄰。
於本例中，Y方向上相鄰之2個狹縫SLT間之積層體30對應於1個串單元SU。再者，亦可於由狹縫SLT包圍之各區域，設置有複數個串單元SU。
再者，圖4所示之記憶柱MP係模式性表示，記憶柱MP之個數不限於圖示之個數。
1.2.2半導體記憶裝置之剖面構造  其次，使用圖5，對第1實施形態之半導體記憶裝置10中之記憶胞陣列11之剖面構造進行說明。圖5係沿著圖4中之A1-A2線所得之剖視圖，且表示記憶胞陣列11之剖面構造。
如圖5所示，於半導體基板100之上方設置有積層體30。於基板100上之積層體30內，設置有Z方向上延伸之記憶柱MP。
基板100包含半導體層101及半導體層102。半導體層101可為例如矽單晶層(矽單晶塊體基板)，亦可為藉由磊晶生長而形成之矽層。半導體層102設置於半導體層101上。半導體層102例如為藉由磊晶生長而形成之矽層或多晶矽層(polysilicon layer)。半導體層102例如作為源極線SL發揮功能。
於半導體層102之上方，設置有將複數個絕緣層32與複數個導電層31於Z方向上交替地積層而成之積層體30。即，積層體30包含交替地積層之複數個絕緣層32及複數個導電層31。複數個導電層31具有與XY面(或半導體基板100面)平行之平板形狀。各導電層31例如包含鎢(W)或多晶矽。
各絕緣層32設置於Z方向上積層之導電層31間。藉此，於Z方向上積層之導電層31被絕緣層32分離。絕緣層32例如包含氧化矽。
於積層體30上設置有絕緣層33。絕緣層33例如包含氧化矽。
積層體30之複數個導電層31中之至少最上層(絕緣層33側)之導電層31與記憶柱MP交叉之部分作為汲極側選擇電晶體ST1發揮功能。再者，最上層側之1～4個導電層31與記憶柱MP交叉之部分亦可作為汲極側選擇電晶體ST1發揮功能。與選擇電晶體ST1對應之1個以上之導電層31作為汲極側選擇閘極線SGD發揮功能。
積層體30之複數個導電層31中之至少最下層(基板100側)之導電層31與記憶柱MP交叉之部分作為源極側選擇電晶體ST2發揮功能。再者，最下層側之1～4個導電層31與記憶柱MP交叉之部分亦可作為源極側選擇電晶體ST2發揮功能。與選擇電晶體ST2對應之1個以上之導電層31作為源極側選擇閘極線SGS發揮功能。
配置於選擇閘極線SGD與選擇閘極線SGS之間之導電層31之各者、即除了作為選擇閘極線SGD、SGS之導電層31以外之導電層31之各者作為字元線WL發揮功能。作為字元線WL之導電層31與記憶柱MP交叉之部分作為記憶胞電晶體MT發揮功能。再者，作為字元線WL之導電層31中之1個以上亦可用作虛設字元線。
如上所述，於包含複數個絕緣層32及複數個導電層31之積層體30及絕緣層33中，設置有柱狀體之複數個記憶柱MP。各記憶柱MP以於Z方向(積層方向)上貫通絕緣層33、絕緣層32及導電層31之方式延伸，自絕緣層33之上表面到達半導體基板100。即，記憶柱MP自絕緣層33上表面通過選擇閘極線SGD、複數條字元線WL及選擇閘極線SGS，連接至源極線SL。
1.2.2.1記憶柱MP之構造  其次，對記憶柱MP(NAND串NS)之構造進行說明。
如圖3所示，記憶柱MP之一端經由接觸插塞CP及導通孔插塞V1連接至導電層35(例如，位元線BL)。記憶柱MP之另一端連接至半導體基板100(例如，源極線SL)。以後，將記憶柱MP中之NAND串NS之位元線側稱為記憶柱MP之上部。將記憶柱MP中之NAND串NS之源極線側稱為記憶柱MP之下部(或底部)。
如圖5所示，記憶柱MP例如包含自導電層31及絕緣層32之側面側依序設置之記憶層40、半導體層41、及芯絕緣層42A、芯絕緣層42A上之芯絕緣層42B及芯絕緣層42B上之覆蓋層43。芯絕緣層42A設置於記憶柱MP之下部或底部。芯絕緣層42B設置於芯絕緣層42A上。芯絕緣層42B於其內部具有氣隙44。氣隙44係被芯絕緣層42B包圍之空氣層、空間或空腔。
以下，使用圖6，對記憶柱MP之詳細構造進行說明。圖6係表示第1實施形態中之記憶柱MP之構造之剖視圖。
於半導體層102上，設置有積層體30，且於積層體30上設置有絕緣層33。於絕緣層32與半導體層102之間，設置有絕緣層32A。絕緣層32A例如包含氧化矽。積層體30具有用以設置複數個記憶柱MP之複數個孔(貫通孔)。以下，將供設置記憶柱MP之孔稱為記憶孔MH。
於各記憶孔MH中，設置有包含記憶層40、半導體層41、芯絕緣層42A、42B及覆蓋層43之記憶柱MP。
記憶層40沿著積層體30之側面、即記憶孔MH之內壁於Z方向上延伸。記憶層40具有阻擋絕緣層40A、電荷儲存層40B及隧道絕緣層40C。具體而言，於用以形成記憶柱MP之記憶孔MH之內壁，設置有阻擋絕緣層40A。於阻擋絕緣層40A之內壁，設置有電荷儲存層40B。進而，於電荷儲存層40B之內壁，設置有隧道絕緣層40C。
半導體層41例如具有筒狀構造，且設置於半導體層102上，沿著記憶層40之側面於Z方向上延伸。即，於半導體層102上及隧道絕緣層40C之內壁，設置有半導體層41。
半導體層102A設置於半導體層41與半導體層102之間。半導體層102A直接接觸於半導體層41。半導體層102A例如為結晶矽層。半導體層102A藉由磊晶生長，將半導體層102用作基底而形成，且與半導體層102連續。半導體層102A之上端配置於最下層之絕緣層32之側面上。例如，於Z方向上，半導體層102A之下端位於較半導體層102與絕緣層32A之交界區域更靠基板100之底部側。
阻擋絕緣層40A於Z方向上延伸，且於與半導體層102A之交界部分沿著XY面彎曲。即，阻擋絕緣層40A於沿著YZ面(或Z方向)之剖面中，具有包含沿著Z方向延伸之部分及沿著XY面延伸之部分之L字型。同樣地，電荷儲存層40B於Z方向上延伸，且於與半導體層102A之交界附近部分沿著XY面彎曲。即，電荷儲存層40B於沿著YZ面(或Z方向)之剖面中，具有包含沿著Z方向延伸之部分及沿著XY面延伸之部分之L字型。
於半導體層41之內壁，設置有芯絕緣層42A、42B。具體而言，芯絕緣層42A設置於半導體層41內壁之底面上及側面上。芯絕緣層42A不具有氣隙地嵌入至由半導體層41內壁之底面及側面所夾之區域中。
例如，芯絕緣層42A自半導體層41內壁之底面(或記憶柱MP之底面)設置至較阻擋絕緣層40A或電荷儲存層40B沿著XY面彎曲之部分更高(或更上方)之位置。又，芯絕緣層42A之上表面亦可設置至較與選擇閘極線SGS或最下層之字元線WL對應之導電層31更高(或更上方)之位置。芯絕緣層42A例如至少包含氧化矽或多晶矽氮烷中之任一種。多晶矽氮烷包含矽(Si)、氮(N)及氫(H)。
芯絕緣層42B設置於芯絕緣層42A上之半導體層41之側面上。芯絕緣層42B沿著半導體層41之側面於Z方向上延伸。芯絕緣層42B例如包含氧化矽。
例如，有時於記憶柱MP內設置氣隙44。即，芯絕緣層42B有時於其內部具有氣隙44。氣隙44係被芯絕緣層(例如，氧化矽層)42B包圍之空氣層、空間或空腔。氣隙44之底位於較阻擋絕緣層40A或電荷儲存層40B沿著XY面彎曲之部分更靠上。
進而，於芯絕緣層42B上設置有覆蓋層43。覆蓋層43於記憶柱MP之上端側，設置於芯絕緣層42B上。覆蓋層43例如包含矽層或導電層。
又，半導體層41作為記憶胞電晶體MT、選擇電晶體ST1、ST2之通道層發揮功能。通道層於進行各記憶胞電晶體MT之資料寫入、擦除及資料讀出時成為載子流經之膜，故而半導體層41沿著記憶膜40於記憶柱MP內以規定之膜厚均勻地形成於構造上較為重要。
電荷儲存層40B設置於阻擋絕緣層40A與隧道絕緣層40C之間。電荷儲存層40B係具有資料寫入時捕獲、保存自高電位側半導體層41供給之電荷之特性之膜。於資料擦除時，電荷儲存層40B將所保存之電荷釋放至半導體層41。電荷儲存層40B例如包含氮化矽。記憶胞電晶體MT之閾值電壓(導通電壓)根據電荷儲存層40B內之電荷量而變化。基於記憶胞電晶體MT之閾值電壓(記憶胞之導通/斷開)與資料之相互關聯，半導體記憶裝置10之記憶胞電晶體MT能夠保存1比特以上之資料。
隧道絕緣層40C設置於半導體層41與電荷儲存層40B之間。隧道絕緣層40C於自半導體層41對電荷儲存層40B注入電荷時，或電荷儲存層40B中儲存之電荷朝半導體層41擴散時作為電位障壁發揮功能。隧道絕緣層40C例如包含氧化矽。
阻擋絕緣層40A設置於導電層31與電荷儲存層40B之間。阻擋絕緣層40A防止電荷儲存層40B中儲存之電荷朝導電層(字元線WL)31擴散。阻擋絕緣層40A例如包含氧化矽及氮化矽。
1.3半導體記憶裝置之製造方法  其次，對第1實施形態之半導體記憶裝置之製造方法進行說明。圖7～圖15係第1實施形態之半導體記憶裝置之各製造步驟中之構造之剖視圖。圖7～圖9係沿著圖3中之A1-A2線所得之剖視圖。圖10～圖15係沿著A1-A2線應形成記憶柱MP之區域之剖視圖。
如圖7所示，首先，於基板100上，交替地積層絕緣層32與犧牲層34。
具體而言，例如，藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法，於基板100之半導體層102上形成絕緣層32(及絕緣層32A)。繼而，例如藉由CVD法，於絕緣層32上形成犧牲層34。進而，於犧牲層34上形成絕緣層32。如此一來，於半導體層102上交替地形成絕緣層32及犧牲層34。將交替地形成有絕緣層32及犧牲層34之積層體設為積層體30A。絕緣層32例如包含氧化矽。犧牲層34於蝕刻時對於絕緣層32具有選擇性。犧牲層34例如包含氮化矽等絕緣層。藉此，於基板100上形成積層體30A。
此處，較理想為以犧牲層34與絕緣層32之間之蝕刻選擇比變大之方式，選擇犧牲層34及絕緣層32之材料。如上所述，例如，於絕緣層32之材料為氧化矽之情形時，犧牲層34之材料為氮化矽或矽鍺。
其次，例如藉由CVD法，於最上層之犧牲層34上形成絕緣層33。其後，例如藉由CMP(Chemical Mechanical Polishing，化學機械拋光)法，使絕緣層33之上表面平坦化。
積層體30A內之犧牲層34之層數對應於串單元(或NAND串)之字元線WL之條數及選擇閘極線SGD、SGS之條數。
再者，亦可於形成積層體30A之前，於半導體層101之區域內，形成例如包含電晶體及佈線之電路(未圖示)。包含該等電晶體及佈線之電路構成使半導體記憶裝置(NAND型快閃記憶體)10動作之周邊電路。
其次，如圖8所示，於供形成記憶柱MP之積層體30A之區域中，沿Z方向形成複數個記憶孔MH。
具體而言，例如，於絕緣層33上形成遮罩層90。藉由光微影法及蝕刻，使用具有開口部之遮罩層90，於應形成記憶柱MP之積層體30A之區域形成複數個記憶孔MH。
記憶孔MH貫通複數個絕緣層32、33及複數個犧牲層34。記憶孔MH自絕緣層33到達半導體層102。為形成記憶孔MH，而使用例如如RIE(Reactive Ion Etching，反應性離子蝕刻)般之各向異性蝕刻。
於形成記憶孔MH之後，例如亦可利用MILC(Metal Induced lateral crystallization，金屬誘發橫向結晶)法於半導體層102之表面(露出面)上形成結晶層(未圖示)。
其次，如圖9及圖10所示，於記憶孔MH內之積層體30A之側面(記憶孔MH之內壁)依序形成記憶層40及半導體層41。圖10係將圖9所示之記憶孔MH放大所得之圖。
具體而言，如圖10所示，於記憶孔MH內之半導體層102上形成半導體層102A。繼而，例如藉由CVD法，於記憶孔MH內之半導體層102A上之積層體30A之側面上，依序形成阻擋絕緣層40A、電荷儲存層40B及隧道絕緣層40C。藉此，於記憶孔MH之內壁形成記憶層40。
於將半導體層102A上(記憶孔MH底部)之記憶層40去除之後，如圖10所示，例如藉由CVD法，於記憶孔MH內之半導體層102A上及隧道絕緣層40C之側面上形成半導體層41。半導體層41例如包含多晶矽。
此時，以記憶孔MH內不被半導體層41填埋之方式，控制半導體層41之膜厚(例如，半導體層41之形成時間)。再者，亦可以於去除記憶孔MH底部之記憶層40時，記憶孔MH側面之記憶層40不被去除(或不劣化)之方式，於去除記憶層40之前，於記憶孔MH側面之記憶層40上形成保護層(例如矽層)。
其次，如圖11所示，於記憶孔MH內之半導體層41之底面上及側面上，形成芯絕緣層42A。
具體而言，於包含圖10所示構造之基板100之晶圓上，例如滴加溶解有多晶矽氮烷之溶液，藉由旋轉塗佈，於晶圓上塗佈溶液。其後，對晶圓進行所需之熱處理。藉此，如圖11所示，於記憶孔MH內之半導體層41之底面上及側面上，形成作為SOG(Spin on Glass，旋塗式玻璃)層之芯絕緣層42A。即，包含多晶矽氮烷之溶液潤濕性良好，均勻地流入至記憶孔MH之底面上及側面上。藉此，芯絕緣層42A不具有氣隙地填埋至記憶孔MH之底部。再者，亦可將溶解有氧化矽之溶液塗佈至晶圓上，形成作為SOG層之芯絕緣層42A，又，亦可使用CVD法等形成芯絕緣層42A。
其次，如圖12所示，於記憶孔MH內之芯絕緣層42A上及芯絕緣層42A上之半導體層41之側面上，形成芯絕緣層42B。
具體而言，例如藉由CVD法，於記憶孔MH內之芯絕緣層42A上及芯絕緣層42A上之半導體層41之側面上形成芯絕緣層42B。
此時，存在當利用芯絕緣層42B填埋記憶孔MH內部之前，記憶孔MH之開口部堵塞之情形。於此種情形時，於記憶孔MH(記憶柱MP)內形成氣隙44。藉此，記憶柱MP具有於芯絕緣層42B內包含氣隙44之構造。
其次，如圖13～圖15所示，於記憶孔MH內之芯絕緣層42B上及芯絕緣層42B上之半導體層41之側面上，形成覆蓋層43。
具體而言，如圖13所示，例如藉由回蝕，將記憶孔HM上及絕緣層33上方之芯絕緣層42B去除。
其次，如圖14所示，於圖13所示之構造上、即芯絕緣層42B之一部分被去除之記憶孔HM內，藉由CVD法形成導電層43A。
其次，對圖14所示之構造、即形成有導電層43A之記憶孔MH之上表面，例如進行CMP法。藉此，如圖15所示，將記憶孔MH之上表面平坦化，並且於芯絕緣層42B上形成覆蓋層43。藉由以上步驟，形成記憶柱MP。
其後，例如進行將犧牲層34置換為導電層31之步驟、將佈線連接至導電層31及記憶柱MP之步驟、及形成接觸插塞、導通孔插塞、佈線及層間絕緣層等之步驟。
具體而言，例如於積層體30A之端部及串單元之交界部分形成狹縫(未圖示)。繼而，藉由經由狹縫進行之蝕刻將犧牲層34去除。於犧牲層34被去除之絕緣層32間之空間，形成導電層31。藉此，形成字元線WL及選擇閘極線SGD、SGS。
其結果，如圖6所示，於記憶柱MP之周圍形成作為字元線WL之導電層31，藉此形成記憶胞電晶體MT。於記憶柱MP之周圍形成作為選擇閘極線SGD之導電層31，從而形成選擇電晶體ST1。於記憶柱MP之周圍形成作為選擇閘極線SGS之導電層31，從而形成選擇電晶體ST2。
形成導電層31之後，於狹縫內填埋絕緣層(未圖示)。又，以與記憶柱MP及導電層31連接之方式形成複數個接觸插塞及導通孔插塞。進而，形成連接至接觸插塞或導通孔插塞之佈線(例如位元線BL)。
藉由以上製造方法，第1實施形態之半導體記憶裝置10之製造結束。
1.4第1實施形態之效果  根據第1實施形態，可提供一種能夠提高動作可靠性之半導體記憶裝置。
以下，對比較例中之半導體記憶裝置之記憶柱MP所具有之課題進行說明。比較例之記憶柱MP係形成記憶孔MH之後，於記憶孔MH之側壁依序形成記憶層、半導體層及芯絕緣層。此處，若形成記憶層之後，繼而利用CVD法等使芯絕緣層沈積，則存在記憶孔MH內之空間被芯絕緣層堵塞，從而於記憶柱MP內部形成間隙(所謂之氣隙)之情形。
若於記憶柱MP之內部、尤其於記憶柱MP下部形成該氣隙，則存在其後進行之氧化步驟中，設置於記憶層側壁之作為通道層之半導體層被氧化，半導體層變薄之情形。藉此，存在產生半導體層之電阻值上升或半導體層斷線等，無法作為通道層發揮功能，喪失半導體記憶裝置之動作可靠性之隱患。
相對於此，根據第1實施形態，利用芯絕緣層42A填埋記憶柱MP下部之半導體層41內部，即，於記憶柱MP下部之半導體層41之底面上及側面上，設置不具有氣隙44之芯絕緣層42A。藉此，於第1實施形態中，於形成芯絕緣層42B後之氧化步驟中，能夠抑制存在於記憶層40與芯絕緣層42A之間之半導體層41被氧化，從而能夠減少半導體層變薄。藉此，能夠防止記憶柱MP之下部中之半導體層41之電阻值上升或斷線。其結果，能夠減少NAND串NS與源極線SL之間之連接不良或斷線之產生，從而能夠提高動作可靠性。
2.第2實施形態  其次，對第2實施形態之半導體記憶裝置進行說明。第2實施形態係與第1實施形態同樣地防止記憶柱MP下部之半導體層41之薄膜化，進而，改善記憶柱MP上部之半導體層41之不均勻性之例。
第2實施形態中之半導體記憶裝置之電路區塊構成、半導體記憶裝置之佈局構造、及半導體記憶裝置之剖面構造與第1實施形態相同。以下，主要對與第1實施形態不同之記憶柱MP之構造及其製造方法進行說明。
2.1記憶柱MP之構造  其次，對記憶柱MP之詳細構造進行說明。圖16係表示第2實施形態中之記憶柱MP之構造之剖視圖。
設置於半導體層102上之積層體30、絕緣層33及記憶柱MP之構造與第1實施形態相同。
於第2實施形態中，記憶柱MP之上部側之半導體層(例如，矽層)41之部分(以下稱為上部矽層)410之膜厚T1較記憶柱MP中部之半導體層41之部分(以下稱為中部矽層)412之膜厚T2厚。記憶柱MP之底部側之半導體層41之部分(以下稱為下部矽層)414之膜厚T3較中部矽層412之膜厚T2薄。例如，於相對基板100之表面垂直之方向(Z方向)上，記憶柱MP之中部對應於記憶柱MP之尺寸(高度)H大致二分之一之位置附近之部分。
於上部矽層410之整體或其大部分中，上部矽層410之結晶性(晶質)傾向於與中部矽層412及下部矽層414之結晶性之傾向相比，包含較小粒徑之結晶。例如，上部矽層410為非晶矽層或微晶矽層。所謂微晶係結晶粒徑為200 nm以下之結晶、例如50 nm～100 nm左右之結晶。微晶層係包含200 nm以下之複數個結晶之層。再者，亦可於上部矽層410內之一部分形成多晶矽層(多晶矽區域)。於該情形時，上部矽層410包含非晶矽區域(及/或微晶矽區域)及多晶矽區域。
半導體層41中之較上部矽層410靠下方之中部矽層412及下部矽層414例如為多晶矽層。
上部矽層410包含選自源自硼(B)、碳(C)、鍺(Ge)、氟(F)、氬(Ar)、氙(Xe)及BF2 之分子等中之至少1種雜質。該等雜質係用以將多晶矽層變為非晶矽層之離子注入中使用之離子種。
上部矽層410內選擇之雜質濃度高於中部矽層412及下部矽層414內選擇之雜質濃度。但是，亦存在上部矽層410之雜質濃度與中部矽層412及下部矽層414之雜質濃度實質上相同之情形。再者，於上部矽層410包含硼之情形時，上部矽層410亦存在除了包含硼以外，亦包含氟之情形。再者，氬及氙能夠自半導體層41內脫離。
於半導體層41之內壁，設置有芯絕緣層42A、42B。具體而言，芯絕緣層42A設置於下部矽層414內壁之底面上及側面上、及中部矽層412內壁之側面上。芯絕緣層42A不具有氣隙地填埋於由下部矽層414內壁之底面及側面所夾之區域。
例如，芯絕緣層42A自半導體層41內壁之底面(或記憶柱MP之底面)設置至較阻擋絕緣層40A或電荷儲存層40B沿著XY面彎曲而成之部分高(或靠上)之位置。芯絕緣層42A之上表面亦可設置至較與選擇閘極線SGS或最下層之字元線WL對應之導電層31高(或靠上)之位置。
芯絕緣層42B設置於芯絕緣層42A上之中部矽層412之側面上及上部矽層410之側面上。芯絕緣層42B沿著中部矽層412及上部矽層410之側面於Z方向上延伸。
例如，芯絕緣層42B有時於其內部具有氣隙44。氣隙44係被芯絕緣層42B包圍之空氣層、空間或空腔。氣隙44之底位於較阻擋絕緣層40A或電荷儲存層40B沿著XY面彎曲而成之部分靠上處。
下部矽層414與芯絕緣層42A之交界面具有曲面。換言之，下部矽層414與芯絕緣層42A之交界面具有U字型(或C字型)形狀。
於第2實施形態中，於記憶柱MP之上部側之半導體層41(上部矽層410)為非晶狀態之情形時，非晶狀態之上部矽層410之平坦性得以改善。其結果，於對芯絕緣層進行蝕刻時，能夠抑制積層體30A/NAND串NS中產生之不良。
2.2半導體記憶裝置之製造方法  其次，對第2實施形態之半導體記憶裝置之製造方法進行說明。圖17～圖24係第2實施形態之半導體記憶裝置之各製造步驟中之構造之剖視圖。圖17係沿著圖3中之A1-A2線所得之剖視圖。圖18～圖24係沿著A1-A2線應形成記憶柱MP之區域之剖視圖。
與第1實施形態同樣地，如圖7所示，首先，於基板100上，交替地積層絕緣層32及犧牲層34。其次，如圖8所示，於應形成記憶柱MP之積層體30A之區域，於Z方向上形成記憶孔MH。其次，如圖9所示，於記憶孔MH內之積層體30A之側面(記憶孔MH之內壁)依序形成記憶層40及半導體層41。
其次，如圖17及圖18所示，對積層體30A之上部側之半導體層41實施用於非晶化之處理(以下，稱為非晶化處理)，使上部矽層410非晶化。
具體而言，對半導體層41之上部矽層(記憶孔之開口側之部分)執行離子注入(離子照射)或電漿處理作為非晶化處理。於藉由離子注入使半導體層41非晶化時，例如選擇選自硼、碳、鍺、氬、氙、氟及BF2 等中之至少1種作為用於非晶化之離子注入之離子種。
被注入(添加)離子之半導體層41A之部分因離子碰撞引起之晶粒破壞或矽元素與形成離子種之元素之化學反應等而非晶化。
藉此，如圖17及圖18所示，作為非晶化處理而被注入離子或曝露於電漿之半導體層41A之部分410A自多晶狀態變為非晶狀態。另一方面，未注入離子或未曝露於電漿之半導體層41A之部分412A維持多晶狀態。再者，非晶狀態之部分(非晶矽層)410A及多晶狀態之部分(多晶矽層)412A為連續之層。
再者，於藉由電漿處理形成半導體層41A之部分(非晶矽層)410A之情形時，例如於電漿處理之後，對部分410A執行使用上述離子種之離子注入(例如，硼或碳之離子注入)。
其次，於對半導體層41A之上部側之部分410A進行非晶處理之後，如圖19所示，執行對半導體層41A之細化。半導體層41A細化係藉由RIE、氣體蝕刻等CDE(Chemical Dry Etching，化學乾式蝕刻)或濕式蝕刻來執行。藉此，半導體層41之膜厚變薄。
具體而言，半導體層41之上部矽層410具有相對平坦之表面。因此，上部矽層410相對均勻地被蝕刻。
其次，於對半導體層41進行細化之後，如圖20所示，於記憶孔MH內之半導體層41之底面上及側面上，形成芯絕緣層42A。
具體而言，與第1實施形態同樣地，於包含圖19所示構造之基板100之晶圓上，例如塗佈溶解有多晶矽氮烷之溶液，其後，對晶圓進行所需之熱處理。藉此，如圖20所示，於記憶孔MH內之下部矽層414之底面上及側面上，形成作為SOG層之芯絕緣層42A。包含多晶矽氮烷之溶液潤濕性良好，均勻地流入至下部矽層414之底面上及側面上。藉此，芯絕緣層42A不具有氣隙地填埋於記憶孔MH之底部。
其次，如圖21所示，於記憶孔MH內之芯絕緣層42A上及芯絕緣層42A上之半導體層41側面，形成芯絕緣層42B。形成芯絕緣層42B之步驟與第1實施形態相同。
其次，如圖22～圖24所示，於記憶孔MH內之芯絕緣層42B上及芯絕緣層42B上之半導體層41之側面上，形成覆蓋層43。
具體而言，如圖22所示，例如藉由回蝕，將記憶孔HM上及絕緣層33上方之芯絕緣層42B去除。藉此，芯絕緣層42B之上端之位置後退至較積層體30A之上部(絕緣層33之上表面)更靠基板100側。
如上所述，半導體層41之上部側之上部矽層410為非晶矽層。上部矽層410之上表面(露出面)相對均質(平坦)。相對較厚之上部矽層410覆蓋積層體30A之上部。
因此，於對芯絕緣層(氧化矽)42B進行蝕刻時，即便曝露於氧化矽之蝕刻條件下，亦因上部矽層410覆蓋積層體30A之上部而能夠抑制因上部矽層410之不均勻性(例如，矽層之局部較薄部分造成之不良及/或結晶性差異造成之蝕刻速率之差異)引起之積層體30A及記憶層40之不良(例如圖案崩塌、層之意外蝕刻)之產生。
其次，如圖23所示，於積層體30A上方及芯絕緣層42B上形成導電層43A。導電層43A例如為非晶矽層。
繼而，如圖24所示，例如藉由RIE法，自積層體30A之上表面將導電層43A、上部矽層410及記憶層40去除。藉此，於積層體30A之記憶孔MH內形成記憶柱MP。
其後，於積層體30A之端部及串單元之交界部分形成狹縫(未圖示)。繼而，藉由經由狹縫之蝕刻將犧牲層34去除。於犧牲層34被去除之絕緣層32間之空間，形成導電層31。藉此，形成字元線WL及選擇閘極線SGD、SGS。
其結果，如圖16所示，於記憶柱MP之周圍形成作為字元線WL之導電層31，藉此，形成記憶胞電晶體MT。於記憶柱MP之周圍形成作為選擇閘極線SGD之導電層31，從而形成選擇電晶體ST1。於記憶柱MP之周圍形成作為選擇閘極線SGS之導電層31，從而形成選擇電晶體ST2。
於形成導電層31之後，於狹縫內填埋絕緣層(未圖示)。又，以與記憶柱MP及導電層31連接之方式形成複數個接觸插塞及導通孔插塞。進而，形成連接至接觸插塞或導通孔插塞之佈線(例如位元線BL)。
再者，記憶柱MP之上部矽層(非晶矽層)410存在因NAND型快閃記憶體之製造步驟中施加至矽層之熱而結晶化(例如微晶化)之情形。但是，，自上部矽層410向微晶矽層之變化係於對芯絕緣層42B蝕刻之後產生。因此，於對芯絕緣層42B蝕刻時，半導體層41之平坦性得以維持。
藉由以上製造方法，第2實施形態之半導體記憶裝置10之製造結束。
2.3第2實施形態之效果  根據第2實施形態，與第1實施形態同樣地，可以提供一種能夠提高動作可靠性之半導體記憶裝置。
於第2實施形態中，於記憶柱MP下部之半導體層41內部，設置不具有氣隙44之芯絕緣層42A。藉此，於形成芯絕緣層42A之後，於其後之氧化步驟中能夠抑制半導體層41被氧化，從而能夠減少半導體層41之薄膜化。其結果，能夠減少記憶柱MP內之半導體層41之電阻值上升或半導體層41斷線等之產生，從而能夠提高動作可靠性。
進而，於第2實施形態中，於芯絕緣層(氧化矽)42B蝕刻時，即便曝露於氧化矽之蝕刻條件下，層相對較厚之上部矽層(非晶矽層)410亦覆蓋積層體30A之上部。因此，能夠抑制因上部矽層410之不均勻性引起之積層體30A及記憶層40之不良(例如，圖案崩塌、層之意外蝕刻等)之產生。再者，所謂上部矽層410之不均勻性係指例如上部矽層410中局部地存在厚度不同之部分、及/或於上部矽層410中結晶性局部地不同等。若上部矽層410中存在不均勻性，則上部矽層410中之蝕刻進度不同，從而存在產生積層體30A及記憶層40中之圖案崩塌或層意外蝕刻等不良之擔憂。於第2實施形態中，能夠減少此種不良之產生。
3.其他變化例等  上述實施形態係以NAND型快閃記憶體作為半導體記憶裝置為例進行了說明，但並不限於NAND型快閃記憶體，可應用於具有記憶柱MP之其他半導體記憶體整體，進而可應用於除半導體記憶體以外之各種記憶裝置。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並無意圖限定發明範圍。該等實施形態能夠以其他各種形態實施，且能夠於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍中記載之發明及其均等之範圍內。
[相關申請]  本申請享有以日本專利申請2019-49082號(申請日：2019年3月15日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
10:半導體記憶裝置 11:記憶胞陣列 12:列解碼器 13:驅動器 14:感測放大器 15:位址暫存器 16:指令暫存器 17:定序器 20:控制器 30:積層體 30A:積層體 31:導電層 32:絕緣層 32A:絕緣層 33:絕緣層 34:犧牲層 35:導電層 40:記憶層 40A:阻擋絕緣層 40B:電荷儲存層 40C:隧道絕緣層 41:半導體層 41A:半導體層 42A:芯絕緣層 42B:芯絕緣層 43:覆蓋層 43A:導電層 44:氣隙 90:遮罩層 100:半導體基板 101:半導體層 102:半導體層 102A:半導體層 410:上部矽層 410A:部分 412:中部矽層 412A:部分 414:下部矽層 BL:位元線 BLK:區塊 CP:接觸插塞 CU:胞單元 MH:記憶孔 MP:記憶柱 MT:記憶胞電晶體 NS:NAND串 SGD:選擇閘極線 SGS:選擇閘極線 SL:源極線 SLT:狹縫 ST1:選擇電晶體 ST2:選擇電晶體 SU:串單元 V1:導通孔插塞 WL:字元線
圖1係第1實施形態之半導體記憶裝置之方塊圖。  圖2係與第1實施形態之半導體記憶裝置之區塊對應之電路圖。  圖3係模式性觀察第1實施形態之半導體記憶裝置之記憶胞陣列所得之立體圖。  圖4係自上方觀察第1實施形態之半導體記憶裝置之記憶胞陣列之佈局所得之俯視圖。  圖5係沿著圖4中之A1-A2線之剖視圖。  圖6係第1實施形態之半導體記憶裝置之記憶柱部分之剖視圖。  圖7～圖9係第1實施形態之半導體記憶裝置之各製造步驟中沿著A1-A2線所得之構造之剖視圖。  圖10～圖15係第1實施形態之半導體記憶裝置之各製造步驟中之記憶柱形成區域之剖視圖。  圖16係第2實施形態之半導體記憶裝置之記憶柱之剖視圖。  圖17係第2實施形態之半導體記憶裝置之各製造步驟中沿著A1-A2線所得之構造之剖視圖。  圖18～圖24係第2實施形態之半導體記憶裝置之各製造步驟中之記憶柱形成區域之剖視圖。
30:積層體
31:導電層
32:絕緣層
32A:絕緣層
33:絕緣層
40:記憶層
40A:阻擋絕緣層
40B:電荷儲存層
40C:隧道絕緣層
41:半導體層
42A:芯絕緣層
42B:芯絕緣層
43:覆蓋層
44:氣隙
100:半導體基板
101:半導體層
102:半導體層
102A:半導體層
MH:記憶孔
MP:記憶柱
SGD:選擇閘極線
SGS:選擇閘極線
WL:字元線

Claims (9)

  1. 一種半導體記憶裝置，其具備：  基礎層；  複數個導電層，其等於上述基礎層之上方於第1方向上積層；  絕緣層，其於上述複數個導電層內於上述第1方向上延伸；  半導體層，其配置於上述絕緣層與上述複數個導電層之間；及  電荷儲存層，其配置於上述半導體層與上述複數個導電層之間；  上述絕緣層具備：  第1絕緣層，其配置於上述基礎層側，且包含多晶矽氮烷；及  第2絕緣層，其配置於上述第1絕緣層之與上述基礎層相反之側。
  2. 如請求項1之半導體記憶裝置，其中上述第1絕緣層設置至上述複數個導電層中較最下層導電層更靠上之位置。
  3. 如請求項1之半導體記憶裝置，其中上述電荷儲存層之下端於上述第1方向上位於上述複數個導電層中之最下層之導電層與上述基礎層之間之位置。
  4. 如請求項3之半導體記憶裝置，其中上述第1絕緣層之上表面位於較上述電荷儲存層之下端更靠上。
  5. 如請求項1之半導體記憶裝置，其中上述第2絕緣層具有氣隙。
  6. 如請求項5之半導體記憶裝置，其中上述第2絕緣層之上述氣隙之下端於上述第1方向上位於較上述電荷儲存層之下端更靠上。
  7. 如請求項1之半導體記憶裝置，其中上述第1絕緣層包含氮(N)。
  8. 如請求項1至7中任一項之半導體記憶裝置，其中上述複數個導電層與上述半導體層之交叉部作為記憶胞電晶體發揮功能。
  9. 如請求項8之半導體記憶裝置，其中上述導電層作為上述記憶胞電晶體之閘極及連接至上述閘極之字元線發揮功能。
TW108124050A 2019-03-15 2019-07-09 半導體記憶裝置及其製造方法 TWI706546B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019049082A JP2020150234A (ja) 2019-03-15 2019-03-15 半導体記憶装置
JP2019-049082 2019-03-15

Publications (2)

Publication Number Publication Date
TWI706546B TWI706546B (zh) 2020-10-01
TW202036861A true TW202036861A (zh) 2020-10-01

Family

ID=72422649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124050A TWI706546B (zh) 2019-03-15 2019-07-09 半導體記憶裝置及其製造方法

Country Status (4)

Country Link
US (1) US11282853B2 (zh)
JP (1) JP2020150234A (zh)
CN (1) CN111696999B (zh)
TW (1) TWI706546B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757063B (zh) * 2020-07-30 2022-03-01 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
TWI788895B (zh) * 2021-02-10 2023-01-01 日商鎧俠股份有限公司 半導體記憶裝置
TWI800947B (zh) * 2020-11-06 2023-05-01 新加坡商新加坡優尼山帝斯電子私人有限公司 使用柱狀半導體元件之記憶裝置及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022043897A (ja) * 2020-09-04 2022-03-16 キオクシア株式会社 半導体記憶装置
KR102578390B1 (ko) * 2020-11-17 2023-09-14 한양대학교 산학협력단 에어 갭을 포함하는 3차원 플래시 메모리 및 그 제조 방법
US20220285385A1 (en) * 2021-03-03 2022-09-08 Macronix International Co., Ltd. Memory device and method for fabricating the same
JP2022147716A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4468433B2 (ja) * 2007-11-30 2010-05-26 株式会社東芝 不揮発性半導体記憶装置
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP2009238874A (ja) 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP5283960B2 (ja) 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
US7732891B2 (en) * 2008-06-03 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device
JP2010010596A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101800438B1 (ko) 2010-11-05 2017-11-23 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
JP2014175348A (ja) 2013-03-06 2014-09-22 Toshiba Corp 不揮発性半導体記憶装置
JP2015149413A (ja) 2014-02-06 2015-08-20 株式会社東芝 半導体記憶装置及びその製造方法
US9450023B1 (en) * 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines
JP6434877B2 (ja) 2015-08-26 2018-12-05 東芝メモリ株式会社 半導体装置
US9917099B2 (en) * 2016-03-09 2018-03-13 Toshiba Memory Corporation Semiconductor device having vertical channel between stacked electrode layers and insulating layers
US9960179B2 (en) * 2016-09-16 2018-05-01 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US20180269222A1 (en) * 2017-03-17 2018-09-20 Macronix International Co., Ltd. 3d memory device with layered conductors
KR20190133362A (ko) * 2018-05-23 2019-12-03 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757063B (zh) * 2020-07-30 2022-03-01 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
US11557510B2 (en) 2020-07-30 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Spacers for semiconductor devices including backside power rails
TWI800947B (zh) * 2020-11-06 2023-05-01 新加坡商新加坡優尼山帝斯電子私人有限公司 使用柱狀半導體元件之記憶裝置及其製造方法
TWI788895B (zh) * 2021-02-10 2023-01-01 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
US20200295036A1 (en) 2020-09-17
US11282853B2 (en) 2022-03-22
TWI706546B (zh) 2020-10-01
CN111696999A (zh) 2020-09-22
CN111696999B (zh) 2023-12-05
JP2020150234A (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
TWI706546B (zh) 半導體記憶裝置及其製造方法
US10192883B2 (en) Vertical memory device
US10153292B2 (en) Vertical memory devices having dummy channel regions
US11706923B2 (en) Semiconductor memory device and a method of manufacturing the same
US10128263B2 (en) Memory devices
CN107958869B (zh) 使用蚀刻停止层的存储器装置
TWI708375B (zh) 記憶體裝置
US20110227141A1 (en) Non-volatile memory devices having vertical channel structures and related fabrication methods
TWI770363B (zh) 半導體裝置
JP2008053388A (ja) 半導体装置及びその製造方法
JP2020107673A (ja) 半導体記憶装置
TWI704683B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
TWI699876B (zh) 半導體裝置及其製造方法
US20190280008A1 (en) Memory device and method of manufacturing the same
US11894269B2 (en) Integrated assemblies and methods of forming integrated assemblies
TWI695381B (zh) 半導體記憶裝置及其製造方法
US20200185403A1 (en) Semiconductor memory device
US20210028189A1 (en) Semiconductor memory device and manufacturing method of semiconductor memory device
KR20220021181A (ko) 소거 트랜지스터를 포함하는 비휘발성 메모리 장치
TWI820599B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
US20230276629A1 (en) Semiconductor device and manufacturing method thereof
TW202312457A (zh) 半導體記憶裝置
JP2021190566A (ja) 半導体記憶装置