TW202036560A - 磁阻元件及磁性記憶裝置 - Google Patents

Abstract

本發明之實施形態提供一種可提高性能之磁阻元件。 本發明之實施形態之磁阻元件包含：第1磁性層14，其具有不變之磁化方向；非磁性層15，其設置於第1磁性層14上；第2磁性層16，其設置於非磁性層15上，具有可變之磁化方向，且含有稀土類元素；第3磁性層17，其設置於第2磁性層16上，由鈷構成；及氧化物層18，其設置於第3磁性層17上。

Description

磁阻元件及磁性記憶裝置

本發明之實施形態係關於一種磁阻元件及磁性記憶裝置。

作為半導體記憶裝置之一種，業已知悉MRAM(magnetoresistive random access memory，磁性隨機存取記憶體)。MRAM係在記憶資訊之記憶體單元使用具有磁阻效應(magnetoresistive effect)之磁阻元件的記憶體裝置。就MRAM之寫入方法而言，存在有自旋注入寫入方法。由於該自旋注入寫入方法具有磁性體之尺寸越小則磁化反轉所需要之自旋注入電流越小之性質，故有利於高積體化、低耗電化、及高性能化。

本發明所欲解決之問題在於提供一種可提高性能之磁阻元件及磁性記憶裝置。

實施形態之磁阻元件具備：第1磁性層，其具有不變之磁化方向；非磁性層，其設置於前述第1磁性層上；第2磁性層，其設置於前述非磁性層上，具有可變之磁化方向，且含有稀土類元素；及第3磁性層，其設置於前述第2磁性層上，由鈷構成；及氧化物層，其設置於前述第3磁性層上。

以下，針對實施形態參照圖式進行說明。此外，在以下之說明中，針對具有同一功能及構成之構成要素，賦予同一符號，且重複說明僅在必要之情形下進行。圖式係示意性或概念性圖式，各圖式之尺寸及比率等不一定限定於與實物相同。各實施形態係例示用於使該實施形態之技術性思想具體化之裝置或方法者，實施形態之技術性思想並非係將構成零件之材質、形狀、構造、配置等特定於下述內容者。

[第1實施形態]  以下，針對磁性記憶裝置中所含之磁阻元件(magnetoresistive element)進行說明。磁阻元件也被稱為磁阻效應元件、或MTJ(magnetic tunnel junction，磁穿隧接面)元件。磁性記憶裝置(磁性記憶體)係MRAM(magnetoresistive random access memory，磁性隨機存取記憶體)。

[1]MTJ元件之構造  圖1係第1實施形態之MTJ元件10之剖視圖。圖1所示之MTJ元件10設置於包含基板之基底構造(未圖示)上。

如圖1所示，MTJ元件10構成為依序積層有：緩衝層(BL)11、移位消除層(SCL：shift cancelling layer)12、間隔層13、參考層(RL：reference layer)14、穿隧障壁層(TB)15、記憶層(SL：storage layer)16、鈷層(也稱為磁性層)17、氧化物層(REO)18、及覆蓋層(Cap)19。記憶層16也被稱為自由層(free layer)。參考層14也被稱為固定層(fixed layer)。移位消除層12也被稱為移位調整層(shift adjustment layer)。針對MTJ元件10之平面形狀無特別限制，例如圓或橢圓。

緩衝層11含有鋁(Al)、鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鈧(Sc)、釔(Y)、鑭(La)、矽(Si)、鋯(Zr)、鉿(Hf)、鎢(W)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鉭(Ta)、或釩(V)等。又，可含有其等之硼化物。硼化物不限定於含有2種元素之二元化合物，可為含有2種元素之三元化合物。即，可為二元化合物之混合物。例如，緩衝層11可為硼化鉿(HfB)、硼化鎂鋁(MgAlB)、硼化鉿鋁(HfAlB)、硼化鈧鋁(ScAlB)、硼化鈧鉿(ScHfB)、或硼化鉿鎂(HfMgB)。又，該等材料可積層。藉由使用高熔點金屬、及該等硼化物，而可抑制緩衝層之材料朝磁性層擴散，而可防止MR比(magnetoresistance ratio，磁阻比)之劣化。此處，所謂高熔點金屬係與鐵(Fe)、及鈷(Co)相比熔點為高之材料，例如係鋯(Zr)、鉿(Hf)、鎢(W)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鉭(Ta)、釩(V)、或其等之合金。

移位消除層12具有減少自參考層14之漏磁場，抑制該漏磁場對記憶層16施加而記憶層16之保磁力(或磁化曲線)移位的功能。移位消除層12係由鐵磁性材料構成。移位消除層12具有例如垂直磁性各向異性，其易磁化方向相對於膜面大致垂直。所謂「大致垂直」係包含剩餘磁化之方向相對於膜面在45ﾟ＜θ≦90ﾟ之範圍內之情形。移位消除層12之磁化方向不變，被固定於一方向。移位消除層12與參考層14之磁化方向被設定為反平行。移位消除層12係由與例如參考層14相同之鐵磁性材料構成。針對參考層14之材料於後文敘述。移位消除層12可選自作為參考層14之材料所列舉之鐵磁性材料中之與參考層14不同之材料。

間隔層13係由非磁性材料構成，具有使參考層14與移位消除層12反鐵磁性耦合之功能。亦即，參考層14、間隔層13、及移位消除層12具有SAF(synthetic antiferromagnetic，合成反鐵磁)構造。參考層14與移位消除層12經由間隔層13反鐵磁性耦合。間隔層13例如由釕(Ru)、或含有釕(Ru)之合金構成。

參考層14係由鐵磁性材料構成。參考層14具有例如垂直磁性各向異性，其易磁化方向相對於膜面大致垂直。參考層14之磁化方向之磁化方向不變，被固定於一方向。所謂「磁化方向不變」係意指當在MTJ元件10中流動有特定之寫入電流時，參考層14之磁化方向不變化。

參考層14係由含有鐵(Fe)、鈷(Co)、及鎳(Ni)之任意元素之化合物構成。又，參考層14作為雜質可更含有硼(B)、磷(P)、碳(C)、鋁(Al)、矽(Si)、鉭(Ta)、鉬(Mo)、鉻(Cr)、鉿(Hf)、鎢(W)、及鈦(Ti)之至少一者。更具體而言，例如，參考層14可含有鈷鐵硼(CoFeB)、或硼化鐵(FeB)。或，參考層14可含有鈷鉑(CoPt)、鈷鎳(CoNi)、及鈷鈀(CoPd)之至少一者。

穿隧障壁層15係由非磁性材料構成。穿隧障壁層15作為參考層14與記憶層16之障壁而發揮功能。穿隧障壁層15例如由絕緣材料構成，具體而言含有氧化鎂(MgO)。

記憶層16係由鐵磁性材料構成。記憶層16具有例如垂直磁性各向異性，其易磁化方向相對於膜面垂直或大致垂直。記憶層16之磁化方向可變，可反轉。所謂「磁化方向可變」係意指當在MTJ元件10中流動有特定之寫入電流時，記憶層16之磁化方向可變化。記憶層16、穿隧障壁層15、及參考層14構成磁穿隧接面。在圖1中以箭頭表示記憶層16、參考層14、及移位消除層12之磁化方向之一例。此外，記憶層16、參考層14、及移位消除層12之磁化方向不限定於垂直方向，可為面內方向。

記憶層16係由含有鐵(Fe)、鈷(Co)、及鎳(Ni)之至少一者、及稀土類元素之化合物構成。此外，在該等化合物中可含有硼(B)。換言之，記憶層16可採用Co+稀土類元素、Fe+稀土類元素、Ni+稀土類元素、Co+Fe+稀土類元素、或在該等構成中含有B之構成。稀土類元素包含：鈧(Sc)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)。作為稀土類元素，釓(Gd)、鋱(Tb)、及鏑(Dy)尤為有效。

鈷層17係以鈷(Co)為主成分之磁性層。具體而言，鈷層17係由鈷(Co)單體構成。鈷層17具有提高記憶層16之磁性特性之功能。

氧化物層18係由金屬氧化物構成，且含有稀土類元素(RE：Rare-earth element)。也將稀土類元素之氧化物簡稱為稀土類氧化物(REO：rare-earth oxide)。在氧化物層18中所含之稀土類元素例如包含：鈧(Sc)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)。在氧化物層18內所含之稀土類元素具有鍵結(例如共價鍵結(covalent bonding))之晶格間距大於其他元素之結晶構造。因而，氧化物層18在與其相鄰之鐵磁性層為含有雜質之非晶質(非晶狀態)時，有在高溫環境(例如退火處理)下使該雜質朝氧化物層18內擴散之功能。亦即，氧化物層18具有利用退火處理自非晶狀態之鐵磁性層去除雜質而將鐵磁性層設為高取向之結晶狀態之功能。

覆蓋層19係非磁性之導電層，例如含有鉑(Pt)、鎢(W)、鉭(Ta)、或釕(Ru)等。

MTJ元件10例如利用自旋注入寫入方法可實現資料之覆寫。在自旋注入寫入方法中，直接使寫入電流在MTJ元件10中流動，利用該寫入電流控制MTJ元件10之磁化狀態。MTJ元件10藉由記憶層16與參考層14之磁化之相對關係為平行或反平行而可獲得低電阻狀態與高電阻狀態之任一狀態。亦即，MTJ元件10為可變電阻元件。

若相對於MTJ元件10流動有自記憶層16朝向參考層14之寫入電流，則記憶層16與參考層14之磁化之相對關係變為平行。在該平行狀態之情形下，MTJ元件10之電阻值變為最低，MTJ元件10被設定為低電阻狀態。將MTJ元件10之低電阻狀態規定為例如資料「0」。

另一方面，若相對於MTJ元件10流動有自參考層14朝向記憶層16之寫入電流，則記憶層16與參考層14之磁化之相對關係為反平行。在該反平行狀態之情形下，MTJ元件10之電阻值變為最高，MTJ元件10被設定為高電阻狀態。將MTJ元件10之高電阻狀態規定為例如資料「1」。

藉此，能夠將MTJ元件10用作可記憶1位元資料(二元資料)之記憶元件。MTJ元件10之電阻狀態與資料之分配可任意地設定。

在自MTJ元件10讀出資料時，對MTJ元件10施加讀出電壓，此時基於在MTJ元件10中流動之讀出電流利用感測放大器等檢測MTJ元件10之電阻值。該讀出電流被設定為與利用自旋注入而磁化反轉之臨限值相比充分小之值。

[2]關於記憶層之構成  其次，針對記憶層之構成進行說明。記憶層係由鐵磁性層構成。

為了改善寫入錯誤率WER(write error rate)，而較理想為降低鐵磁性層之飽和磁化Ms。為了降低飽和磁化Ms，而考量對鐵磁性層添加非磁性元素。

圖2係說明添加有非磁性元素之鐵磁性層之磁性特性之示意圖。圖2係將質量比較重之非磁性元素添加至鐵磁性層之例。作為質量比較重之非磁性元素，例如可舉出鉬(Mo)、鎢(W)、及鉭(Ta)等。圖2之包含箭頭之圓表示構成鐵磁性層之複數個鐵磁性粒子FM。鐵磁性粒子內之箭頭表示自旋。圖2之附有陰影之圓表示非磁性元素NM1。

如圖2所示，在添加有質量比較重之非磁性元素NM1之鐵磁性層中能夠降低飽和磁化Ms。然而，在非磁性元素NM1之周圍，自旋紊亂。起因於其，而鐵磁性層之熱穩定性Δ劣化。在製造工序，於被施以高溫熱處理之MTJ元件中，鐵磁性層之熱穩定性Δ劣化，而並不令人滿意。

又，因鐵磁性層之自旋紊亂，而阻尼常數α增加。因寫入電流與阻尼常數α成正比，而為了低電流化，較佳為阻尼常數α為小。再者，因鐵磁性層之自旋紊亂，而交換勁度常數Aex降低。交換勁度常數Aex係表示粒子間之轉換相互作用之強度之指標。若鐵磁性層之交換勁度常數Aex降低，則熱穩定性Δ劣化。

圖3係說明添加有另一非磁性元素之鐵磁性層之磁性特性之示意圖。圖3係將質量比較輕之非磁性元素添加至鐵磁性層之例。作為質量比較輕之非磁性元素，例如可舉出硼(B)。圖3之附加有陰影之圓表示非磁性元素NM2。

如圖3所示，在添加有質量比較輕之非磁性元素NM2之鐵磁性層中能夠降低飽和磁化Ms。然而，在非磁性元素NM2之周圍，如圖2同樣地自旋紊亂。起因於其，阻尼常數α增加，且交換勁度常數Aex降低。

圖4係說明添加有稀土類元素之鐵磁性層之磁性特性之示意圖。在圖4中，虛線之圓表示稀土類元素RE。

如圖4所示，若對鐵磁性層添加稀土類元素RE，則稀土類元素RE之磁化方向與鐵磁性層之磁化方向變為反平行。亦即，稀土類元素RE由於可局部地消除鐵磁性層之飽和磁化Ms，而可降低鐵磁性層之飽和磁化Ms。

又，由於稀土類元素RE與鐵磁性粒子FM磁性鍵結，故可抑制鐵磁性層之自旋紊亂。藉此，因可抑制鐵磁性層之交換勁度常數Aex降低，而可抑制鐵磁性層之熱穩定性Δ劣化。越增大稀土類元素RE之添加量，越可降低飽和磁化Ms。

本實施形態之記憶層16具有圖4之構成。又，以本實施形態之記憶層16以鈷鐵硼(CoFeB)為主成分且對CoFeB添加稀土類元素RE而構成之情形進行說明。

[3]關於記憶層SL、鈷層Co、及氧化物層REO之積層構造  其次，針對記憶層SL、鈷層Co、及氧化物層REO之積層構造進行說明。

圖5係說明比較例1～6、及實施例1～3之特性之圖。圖6係說明比較例1、2之積層構造之剖視圖。圖7係說明比較例3之積層構造之剖視圖。圖8係說明比較例4～6之積層構造之剖視圖。圖9係說明實施例1～3之積層構造之剖視圖。此外，圖6～圖9係抽出記憶層SL及其上下之層而顯示之剖視圖。

在圖5中顯示記憶層SL之組成、有無鈷層Co、記憶層SL之厚度(nm)、記憶層SL之各向異性磁場Hk(kOe)、記憶層SL之飽和磁化Ms(emu/cm³ )、熱穩定性Δ之計算值、寫入錯誤率WER、及退火溫度。在圖5中，將記憶層SL之組成記述為「SL composition」，將有無鈷層記述為「Co insert」，將記憶層SL之厚度記述為「SL THK」，將記憶層SL之各向異性磁場記述為「SL Hk」，將記憶層SL之飽和磁化記述為「SL Ms」，將熱穩定性Δ之計算值記述為「Δcal.」，將退火溫度記述為「Anneal temp.」。寫入錯誤率WER係以「良好(Good)」、「差(Bad)」之兩個種類相對地表示。退火溫度係以「高溫(high)」、「中間溫度(middle)」、「低溫(low)」之3個種類相對地表示。

如圖6(比較例1、2)所示，MTJ元件包含依序積層有穿隧障壁層TB、記憶層SL、及氧化物層REO之積層構造。穿隧障壁層TB係由氧化鎂(MgO)構成。記憶層SL係由鈷鐵硼(CoFeB)構成。氧化物層REO係由稀土類氧化物構成，例如由釓氧化物構成。如圖6所示，在複數個層被積層後，進行退火(熱處理)。此外，實際上，退火係在構成MTJ元件10之所有之層被積層後進行。針對圖7～圖9亦然，同樣地進行退火。

在圖5之比較例1、2中，各向異性磁場Hk變低，飽和磁化Ms變高。且，在比較例1、2中，WER變差。

如圖7(比較例3)所示，MTJ元件包含依序積層有穿隧障壁層TB、記憶層SL、及氧化物層REO之積層構造。穿隧障壁層TB係由氧化鎂(MgO)構成。記憶層SL係對鈷鐵硼(CoFeB)添加作為非磁性元素之鉬(Mo)而構成。將添加有鉬(Mo)之CoFeB記述為「CoFeB-Mo」。氧化物層REO係由稀土類氧化物構成，例如由釓氧化物構成。

在圖5之比較例3中，藉由對鐵磁性層(CoFeB)添加非磁性元素(鉬(Mo))，而可降低飽和磁化Ms。且，WER變良好。然而，在比較例3中，熱穩定性Δ劣化。

如圖8(比較例4～6)所示，MTJ元件包含依序積層有穿隧障壁層TB、記憶層SL、及氧化物層REO之積層構造。穿隧障壁層TB係由氧化鎂(MgO)構成。記憶層SL係對鈷鐵硼(CoFeB)添加稀土類元素RE而構成。將添加有稀土類元素RE之CoFeB記述為「CoFeB-RE」。作為稀土類元素RE，可利用例如釓(Gd)。將添加有釓(Gd)之CoFeB記述為「CoFeB-Gd」。

如圖5所示，比較例4、比較例5、比較例6之退火溫度分別對應於高溫、中間溫度、低溫。在比較例4～6中，可進一步降低飽和磁化Ms。然而，隨著退火溫度變高，亦即依比較例6、比較例5、比較例4之順序，熱穩定性Δ劣化。在比較例4～6中，產生因CoFeB-Gd之耐溫性差(倪爾溫度低)所致之熱穩定性Δ之劣化(Hk之降低)。在製造MTJ元件之工序中，有在高溫下進行退火之情形。即便當在高溫下進行退火時， MTJ元件也期望磁性特性不會劣化。

如圖9(實施例1～3)所示，MTJ元件包含依序積層有穿隧障壁層TB、記憶層SL、鈷層Co、及氧化物層REO之積層構造。穿隧障壁層TB係由氧化鎂(MgO)構成。記憶層SL係由CoFeB-RE、例如CoFeB-Gd構成。實施例1～3之記憶層SL、鈷層Co、及氧化物層REO分別對應於圖1之記憶層16、鈷層17、及氧化物層18。

如圖5所示，實施例1～3改變鈷層Co之厚度，具體而言，實施例1、實施例2、實施例3之鈷層Co之厚度分別對應於0.1 nm、0.2 nm、0.3 nm。鈷層Co之厚度較佳為0.1 nm且以上0.3 nm以下。藉由在記憶層SL與氧化物層REO之間插入鈷層Co，而可提高熱穩定性Δ。又，隨著增厚鈷層Co之厚度，亦即隨著實施例1～3而熱穩定性Δ提高。在實施例1～3中，隨著增厚鈷層Co之厚度，Hk提高，其結果為，熱穩定性Δ提高。

[4]第1實施形態之效果  如以上詳細描述般，在第1實施形態中，磁阻元件(MTJ元件)10包含：(1)參考層14，其具有不變之磁化方向；(2)穿隧障壁層15，其設置於參考層14上；(3)記憶層16，其設置於穿隧障壁層15上，具有可變之磁化方向，且含有稀土類元素；(4)磁性層17，其設置於記憶層16上，由鈷構成；及(5)氧化物層18，其設置於磁性層17上，且含有稀土類元素。

因而，根據第1實施形態，對鐵磁性層添加稀土類元素而構成記憶層16。藉此，可降低記憶層16之飽和磁化Ms。其結果為，可降低寫入錯誤率WER。

又，MTJ元件10具備含有稀土類元素之氧化物層18。氧化物層18可利用退火處理自非晶狀態之鐵磁性層去除雜質。藉此，可提高記憶層16之結晶取向。

又，在記憶層16與氧化物層18之間插入鈷層17。藉由插入鈷層17，而可提高記憶層16之熱穩定性Δ。

亦即，本實施形態之記憶層16可使飽和磁化Ms降低，且抑制熱穩定性Δ劣化。又，藉由插入鈷層17而各向異性磁場Hk提高，可在維持交換勁度常數Aex下兼顧飽和磁化Ms之降低、及熱穩定性Δ之提高。其結果為，可實現可提高性能之磁阻元件。

[第2實施形態]  第2實施形態係利用第1實施形態中所示之MTJ元件10之磁性記憶裝置、亦即MRAM之構成例。

圖10係第2實施形態之MRAM 100之方塊圖。MRAM 100具備：記憶體單元陣列31、列解碼器32、行解碼器33、行選擇電路34A、34B、寫入電路35A、35B、及讀出電路36等。

記憶體單元陣列31具備呈行列狀配置之複數個記憶體單元MC。在記憶體單元陣列31內配設有複數條位元線BL、複數條源極線SL、及複數條字元線WL。複數條位元線BL、及複數條源極線SL在行方向延伸，複數條字元線WL在與行方向交叉之列方向延伸。1個記憶體單元MC連接於1條位元線BL、1條源極線SL、及1條字元線。

記憶體單元MC具備：1個MTJ元件10、及1個選擇電晶體30。選擇電晶體30係由例如N通道MOS電晶體構成。

MTJ元件10之一端連接於位元線BL，MTJ元件10之另一端連接於選擇電晶體30之汲極。選擇電晶體30之源極連接於源極線SL，其閘極連接於字元線WL。

列解碼器32連接於複數條字元線WL。列解碼器32將來自外部之位址信號解碼，並基於解碼結果選擇1條字元線WL。

行解碼器33將來自外部之位址信號解碼，而產生行選擇信號。行選擇信號朝行選擇電路34A、34B被傳送。

行選擇電路34A連接於位元線BL之一端、及源極線SL之一端。行選擇電路34B連接於位元線BL之另一端、及源極線SL之另一端。行選擇電路34A、34B基於自行解碼器33給送之行選擇信號選擇1條位元線BL、及1條源極線SL。

寫入電路35A經由行選擇電路34A連接於位元線BL之一端、及源極線SL之一端。寫入電路35A經由行選擇電路34A連接於位元線BL之另一端、及源極線SL之另一端。寫入電路35A、35B經由位元線BL及源極線SL使寫入電流在記憶體單元MC中流動，將資料寫入記憶體單元。寫入電路35A、35B具備產生寫入電流之電流源或電壓源等之源極電路、及吸收寫入電流之吸入電路等。

讀出電路36經由行選擇電路34B連接於位元線BL及源極線SL。讀出電路36藉由檢測在選擇記憶體單元中流動之電流，而讀出儲存於選擇記憶體單元之資料。讀出電路36具備：產生讀出電流之電壓源或電流源、檢測及放大讀出電流之感測放大器、及暫時保持資料之鎖存電路等。

在資料之寫入時，寫入電路35A、35B相應於朝記憶體單元MC寫入之資料，使寫入電流朝記憶體單元MC內之MTJ元件10雙向地流動。亦即，寫入電路35A、35B相應於朝MTJ元件10寫入之資料，對記憶體單元MC供給自位元線BL朝向源極線SL之寫入電流、或自源極線SL朝向位元線BL之寫入電流。寫入電流之電流值設定為大於磁化反轉臨限值。

在資料之讀出時，讀出電路36對記憶體單元MC供給讀出電流。讀出電流之電流值設定為小於磁化反轉臨限值，以使MTJ元件10之記憶層之磁化不會因讀出電流而反轉。

相應於被供給讀出電流之MTJ元件10之電阻值之大小，電流值或電位不同。基於相應於該電阻值之大小之變動量(讀出信號、讀出輸出)，判別MTJ元件10記憶之資料。

其次，針對MRAM之構造之一例進行說明。圖11係第2實施形態之MRAM 100之剖視圖。

半導體基板40包含P型半導體基板。P型半導體基板40可為設置於半導體基板之P型半導體區域(P型井)。

在半導體基板40內設置有選擇電晶體30。選擇電晶體30例如由N通道MOS電晶體構成。又，選擇電晶體30例如由具有埋入閘極(buried gate)構造之MOS電晶體構成。此外，選擇電晶體30不限定於埋入閘極型MOS電晶體，可由平面型MOS電晶體構成。

選擇電晶體30具備：閘極電極41、覆蓋層42、閘極絕緣膜43、源極區域44、及汲極區域45。閘極電極41作為字元線WL而發揮功能。

閘極電極41在列方向延伸，被埋入半導體基板40。閘極電極41之上表面低於半導體基板40之上表面。在閘極電極41上設置有由絕緣材料構成之覆蓋層42。在閘極電極41之底面及兩側面設置有閘極絕緣膜43。在半導體基板40內且在閘極電極41之兩側設置有源極區域44及汲極區域45。源極區域44及汲極區域45包含將高濃度之N型雜質導入半導體基板40而形成之N⁺ 型擴散區域。

在汲極區域45上設置有柱狀之下部電極46，在下部電極46上設置有MTJ元件10。在MTJ元件10上設置有柱狀之上部電極47。在上部電極47上設置有在與列方向交叉之行方向延伸之位元線BL。

在源極區域44上設置有接觸插塞48。在接觸插塞48上設置有在行方向延伸之源極線SL。例如，源極線SL係由較位元線BL更下層之配線層構成。在半導體基板40與位元線BL之間設置有層間絕緣層49。

根據第2實施形態，可利用第1實施形態所示之MTJ元件10構成MRAM。又，可實現可提高性能之MRAM。

在上述之實施形態中針對作為開關元件應用三端型選擇電晶體之情形進行了說明，但作為開關元件，可應用具有兩端型開關功能之開關元件。又，記憶體單元陣列例如具有可利用1條位元線BL與1條字元線WL之組合選擇1個記憶體單元MC之構造，可應用如在Z方向積層有複數個該等構造而成之構造的陣列構造等任意之陣列構造。

雖然說明了本發明之若干個實施形態，但該等實施形態係作為例子而提出者，並非意欲限定本發明之範圍。該等新穎之實施形態可以其他各種形態實施，在不脫離發明之要旨之範圍內可進行各種省略、置換、變更。該等實施形態及其變化，包含於發明之範圍及要旨內，且包含於申請專利範圍所記載之發明及其均等之範圍內。  [相關申請案]  本發明申請案享有以日本專利申請案2019-048662號(申請日：2019年3月15日)為基礎申請案之優先權。本發明申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。

10:MTJ元件/磁阻元件 11:緩衝層(BL) 12:移位消除層(SCL) 13:間隔層 14:第1磁性層/參考層(RL) 15:非磁性層/穿隧障壁層(TB) 16:第2磁性層/記憶層(SL) 17:第3磁性層/鈷層 18:氧化物層(REO) 19:覆蓋層(Cap) 30:選擇電晶體 31:記憶體單元陣列 32:列解碼器 33:行解碼器 34A:行選擇電路 34B:行選擇電路 35A:寫入電路 35B:寫入電路 36:讀出電路 40:半導體基板/P型半導體基板 41:閘極電極 42:覆蓋層 43:閘極絕緣膜 44:源極區域 45:汲極區域 46:下部電極 47:上部電極 48:接觸插塞 49:層間絕緣層 100:MRAM BL:位元線 FM:鐵磁性粒子 MC:記憶體單元 NM1:非磁性元素 NM2:非磁性元素 RE:稀土類元素 SL:源極線 WL:字元線

圖1係第1實施形態之MTJ元件10之剖視圖。  圖2係說明添加有非磁性元素之鐵磁性層之磁性特性之示意圖。  圖3係說明添加有另一非磁性元素之鐵磁性層之磁性特性之示意圖。  圖4係說明添加有稀土類元素之鐵磁性層之磁性特性之示意圖。  圖5係說明比較例1～6、及實施例1～3之特性之圖。  圖6係說明比較例1、2之積層構造之剖視圖。  圖7係說明比較例3之積層構造之剖視圖。  圖8係說明比較例4～6之積層構造之剖視圖。  圖9係說明實施例1～3之積層構造之剖視圖。  圖10係顯示第2實施形態之MRAM 100之方塊圖。  圖11係顯示第2實施形態之MRAM 100之剖視圖。

10:MTJ元件/磁阻元件

11:緩衝層(BL)

12:移位消除層(SCL)

13:間隔層

14:第1磁性層/參考層(RL)

15:非磁性層/穿隧障壁層(TB)

16:第2磁性層/記憶層(SL)

17:第3磁性層/鈷層

18:氧化物層(REO)

19:覆蓋層(Cap)

Claims (7)

1. 一種磁阻元件，其具備：  第1磁性層，其具有不變之磁化方向；  非磁性層，其設置於前述第1磁性層上；  第2磁性層，其設置於前述非磁性層上，具有可變之磁化方向，且含有稀土類元素；  第3磁性層，其設置於前述第2磁性層上，由鈷構成；及  氧化物層，其設置於前述第3磁性層上。
2. 如請求項1之磁阻元件，其中前述第2磁性層之前述稀土類元素含有鈧(Sc)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)。
3. 如請求項1或2之磁阻元件，其中前述第2磁性層更含有鐵(Fe)、鈷(Co)、及鎳(Ni)之至少一者。
4. 如請求項1或2之磁阻元件，其中前述氧化物層含有稀土類元素。
5. 如請求項4之磁阻元件，其中前述氧化物層之前述稀土類元素含有鈧(Sc)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)。
6. 如請求項1或2之磁阻元件，其中前述第3磁性層之厚度為0.1 nm以上0.3 nm以下。
7. 一種磁性記憶裝置，其具備包含如請求項1之磁阻元件之記憶體單元。

Images