TW202036294A - 電子機器及電子機器之資訊記錄方法 - Google Patents

電子機器及電子機器之資訊記錄方法 Download PDF

Info

Publication number
TW202036294A
TW202036294A TW108129414A TW108129414A TW202036294A TW 202036294 A TW202036294 A TW 202036294A TW 108129414 A TW108129414 A TW 108129414A TW 108129414 A TW108129414 A TW 108129414A TW 202036294 A TW202036294 A TW 202036294A
Authority
TW
Taiwan
Prior art keywords
power supply
external power
power
circuit
counter
Prior art date
Application number
TW108129414A
Other languages
English (en)
Other versions
TWI723501B (zh
Inventor
増渕勇人
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202036294A publication Critical patent/TW202036294A/zh
Application granted granted Critical
Publication of TWI723501B publication Critical patent/TWI723501B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0775—Content or structure details of the error report, e.g. specific table structure, specific error fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

實施形態係提供可收集可利用在解析動作停止的原因的資訊的電子機器及其資訊記錄方法。 藉由實施形態所得之電子機器係具備：電源電路，其係由外部電源生成複數電源；第1計數器，其係計數對前述電源電路的前述外部電源的供給停止的次數；第2計數器，其係藉由前述複數電源之中的第1電源進行動作，計數前述複數電源的生成停止的次數；第3計數器，其係藉由前述第1電源進行動作，計數前述複數電源的任一者成為預定電壓以下的次數；非揮發性的第1記憶體，其係記憶表示對前述電源電路的前述外部電源的供給是否正常停止的狀態資訊；及第4計數器，其係根據被記憶在前述第1記憶體的前述狀態資訊，計數對前述電源電路的前述外部電源的供給正常停止的次數、及對前述電源電路的前述外部電源的供給異常停止的次數。

Description

電子機器及電子機器之資訊記錄方法
本發明之實施形態係關於電子機器及電子機器之資訊記錄方法。 [相關申請案] 本申請案係享受以日本專利申請2019-50041號(申請日：2019年3月18日)為基礎申請案的優先權。本申請案係藉由參照該基礎申請案而包含基礎申請案的全部內容。
有必須要有複數電源的電子機器。如上所示之電子機器係具備由從其他機器所被供給的外部電源生成複數內部電源的電源電路。若外部電源被遮斷，電子機器並不進行動作。此外，即使在被供給外部電源的情形下，亦因電源電路故障等原因而電源電路未正常生成複數內部電源的情形下，電子機器亦不進行動作。 若電子機器停止動作，難以特定原因。
本發明之實施形態係提供可收集可利用在解析動作停止的原因的資訊的電子機器及上述電子機器之資訊記錄方法。 藉由實施形態所得之電子機器係具備：由外部電源生成複數電源的電源電路、第1計數器、第2計數器、第3計數器、非揮發性的記憶體、及第4計數器。前述第1計數器係計數對前述電源電路的前述外部電源的供給停止的次數。前述第2計數器係藉由前述複數電源之中的第1電源進行動作，計數前述複數電源的生成停止的次數。前述第3計數器係藉由前述第1電源進行動作，計數前述複數電源的任一者成為預定電壓以下的次數。前述記憶體係記憶表示對前述電源電路的前述外部電源的供給是否正常停止的狀態資訊。前述第4計數器係根據前述狀態資訊，計數對前述電源電路的前述外部電源的供給正常停止的次數、及對前述電源電路的前述外部電源的供給異常停止的次數。
以下參照圖示，說明實施形態。以下說明係例示用以將實施形態的技術思想具體化的裝置或方法者，實施形態的技術思想並非為限定於以下說明的構成要素的構造、形狀、配置、材質等者。該領域熟習該項技術者可輕易思及的變形當然包含在所揭示的範圍。為使說明更為明確，亦有在圖式中對實際的實施態樣變更各要素的尺寸、厚度、平面尺寸或形狀等而以模式表現的情形。亦有在複數圖式中包含彼此的尺寸的關係或比率不同的要素的情形。亦有在複數圖式中對相對應的要素標註相同元件符號而省略重複說明的情形。有在若干要素標註複數稱呼的情形，惟該等稱呼之例僅為例示，並非為否定對該等要素標註其他稱呼者。此外，關於未標註複數稱呼的要素，亦並非為否定標註其他稱呼者。其中，在以下說明中，「連接」係不僅直接連接，亦意指透過其他要素而相連接。 電子機器並非限定於特定的裝置，在實施形態中係以固體狀態驅動機(Solid State Drive)(以下稱為SSD)作為電子機器之一例來進行說明。 [系統構成] 圖1係顯示本發明之實施形態之資訊處理系統的構成之一例的區塊圖。資訊處理系統係包含：主機裝置(以下稱為主機)10、及SSD20。SSD20係具備非揮發性半導體記憶體，作為記憶部。 主機10係在SSD20進行存取的資訊處理裝置。主機10亦可為將大量且多樣的資料保存在SSD20的伺服器。此時，SSD20亦可透過纜線或網路而連接於主機10。此外，主機10亦可為個人電腦。此時，SSD20亦可內置於主機10，亦可透過纜線或網路而相連接。 SSD20係具備：控制器22、快閃記憶體24、DRAM (Dynamic Random Access Memory，動態隨機存取記憶體)26、溫度感測器28、電源電路30等。控制器22係具備：CPU32、主機介面(主機I/F)34、NAND介面(NAND I/F)36、DRAM介面(DRAM I/F)38等。CPU32、主機I/F34、NAND I/F36、DRAM I/F38係連接於匯流排線42。控制器22係可藉由如System-on-chip(SoC，系統整合晶片)所示之電路來實現。CPU32係執行被記憶在快閃記憶體24的韌體，且實現各種功能。 以用以將主機10與SSD20在電性上相互連接的主機I/F34而言，可使用各種規格。例如Small Computer System Interface(SCSI)(註冊商標)、PCI Express(註冊商標)(亦稱為PCIe(註冊商標))、Serial Attached SCSI(SAS)(註冊商標)、Serial Advanced Technology Attachment(SATA)(註冊商標)、Non Volatile Memory Express(NVMe(註冊商標))、Universal Serial Bus(USB)(註冊商標)、Universal Asynchronous Receiver/Transmitter(UART)(註冊商標)等規格可作為主機I/F34來使用。 快閃記憶體24係非揮發性半導體記憶體之一例，由例如NAND型的快閃記憶體所成。但是，以非揮發性半導體記憶體而言，並非侷限於NAND型的快閃記憶體，亦可使用NOR型等其他非揮發性半導體記憶體。雖未圖示，快閃記憶體24亦可包含複數快閃記憶體晶片(亦即複數快閃記憶體晶粒)。快閃記憶體24亦可構成為可按每1個記憶體單元儲存1位元或複數位元。快閃記憶體24的讀、寫係藉由控制器22予以控制。快閃記憶體24係連接於NAND I/F36。 作為揮發性記憶體亦即隨機存取記憶體(RAM)的DRAM26係例如DDR3L(Double Data Rate 3 Low voltage)規格的DRAM。在DRAM26亦可設有：寫入緩衝區、讀取緩衝區、查閱表(LUT)的快取區域、及系統管理資訊的儲存區域。寫入緩衝區係用以暫時儲存被寫入至快閃記憶體24的資料的緩衝區域。讀取緩衝區係用以暫時儲存由快閃記憶體24所讀出的資料的緩衝區域。查閱表(LUT)的快取區域係位址轉換表格(亦稱為邏輯位址/物理位址轉換表格)。系統管理資訊的儲存區域係在SSD20的處理中所使用的各種值或各種表格等。LUT係邏輯位址各個與快閃記憶體24的物理位址各個之間的對應表。DRAM26係連接於DRAM I/F38。DRAM26亦可設在控制器22內，而不僅設在控制器22的外部。此時，亦可使用SRAM(Static Random Access Memory，靜態隨機存取記憶體)來取代DRAM26。SRAM係內置於控制器22且可更高速存取的揮發性記憶體。 溫度感測器28係感測SSD20的溫度。溫度感測器28的輸出係按照串列通訊規格、例如I2C(Inter-Integrated Circuit，內部整合電路)規格而被送訊至控制器22。控制器22係按照溫度感測器28的輸出，控制電源電路30，且控制由電源電路30被供給至SSD20的各裝置的複數電源電壓的生成。 電源電路30係由單一或數個外部電源，生成在SSD20的各裝置為所需的複數電源。在圖1中，電源線並未圖示。電源電路30亦可由單一或數個IC所成。控制電源電路30的控制訊號係按照串列通訊規格，例如I2C規格而由控制器22被送訊。控制器22係按照來自主機10的指令來控制電源電路30，且控制由電源電路30被供給至SSD20的各裝置的複數電源電壓的生成。 [SSD20的構成] 圖2係顯示本發明之實施形態之SSD的構成之一例的區塊圖。SSD20係具有與主機10作電性連接的連接器44。對連接器44係供給外部電源。外部電源係例如DC5V或DC3.3V。外部電源係由連接器44串聯地透過保險絲46及負載開關48而供給至電源電路30。 保險絲46係若外部電源為一定電壓以上即被熔斷。之後只要未替換保險絲46，外部電源並未被供給至負載開關48。負載開關48係ON/OFF開關，通常為ON狀態。在ON狀態下，負載開關48係輸出所被供給的外部電源。若外部電源為一定電壓以上，負載開關48係成為OFF狀態。在OFF狀態下，負載開關48並不輸出外部電源，亦即輸出0V。保險絲46被熔斷的一定電壓亦可比負載開關48由ON狀態變化成OFF狀態的一定電壓為更高或更低，亦可為相同。雙重防止因保險絲46與負載開關48而對電源電路30供給過電流。 在電源電路30係被供給由負載開關48所輸出的外部電源(以下，外部電源係設為DC3.3V)。電源電路30係具備：LDO(Low Dropout)52、54、DC/DC轉換器56、58、外部電源供給停止計數器60、電力開啟重置(Power On Reset)PoR/電壓降低保護(Under Voltage Protection)UVP訊號發生器62。 LDO52、54係輸出必須要小電流的裝置的電源的電路。DC/DC轉換器56、58係輸出必須要大電流的裝置的電源的電路。LDO52、54、DC/DC轉換器56、58亦可由個別的IC所構成，亦可由單一的IC所構成。單一的IC亦有被稱為電源管理IC(Power Management IC)PMIC的情形。亦有外部電源供給停止計數器60、PoR/UVP訊號發生器62包含在PMIC內的情形。 LDO52、54與DC/DC轉換器56、58係均將外部電源降壓，或直接利用外部電源，生成SSD20內的各裝置所需的複數電源。 例如LDO52係直接利用外部電源而生成3.3V電源。3.3V電源係被供給至控制器22與溫度感測器28。例如LDO54係將外部電源降壓而生成2.5V電源。2.5V電源係被供給至控制器22。例如DC/DC轉換器58係將外部電源降壓而生成2.8V電源。2.8V電源係被供給至快閃記憶體24。 例如DC/DC轉換器56係將外部電源降壓而生成1.35V、1.8V、1.0V的3通道的電源PD0、PD1、PD2。1.35V電源係被供給至DRAM26。1.8V電源係被供給至快閃記憶體24。1.0V的3通道的電源PD0、PD1、PD2係被供給至控制器22的各種部分。DC/DC轉換器56係有按照SSD20的電力狀態而不生成電源PD0、PD1或PD2的情形。例如若電力狀態為省電模式，DC/DC轉換器56並未生成電源PD2、PD1，而生成電源PD0。SSD20的電力狀態係依由外部所接收的模式指定訊號來決定。I2C匯流排係亦連接於溫度感測器28與控制器22之間。 外部電源供給停止計數器60係判定對電源電路30的外部電源的供給是否被停止，且計數外部電源供給停止次數。外部電源供給停止計數器60的計數值係被送訊至控制器22。 PoR/UVP訊號發生器62係輸出PoR訊號與UVP訊號。在初期狀態下，PoR訊號與UVP訊號的位準係L位準。電源電路30若被供給外部電源，即生成複數電源。若電源電路30正常生成複數電源的全部，PoR/UVP訊號發生器62係將PoR訊號由L位準變更為H位準，且將UVP訊號由L位準變更為H位準。 在電源電路30正常生成複數電源的全部之後，若任何電源的電壓降低至預定的比例，例如60%以下，PoR/UVP訊號發生器62係將UVP訊號的位準由H位準變更為L位準。若外部電源的供給被遮斷，PoR/UVP訊號發生器62係將PoR訊號的位準由H位準變更為L位準。若PoR訊號的位準由H位準成為L位準，電源電路30即停止。PoR/UVP訊號發生器62所輸出的PoR訊號與UVP訊號係被送訊至控制器22。 控制器22係具備：PoR計數器64、UVP計數器66、及關機計數器68。PoR計數器64係計數PoR訊號。UVP計數器66係計數UVP訊號。PoR計數器64、UVP計數器66及關機計數器68係藉由控制器22內的CPU32執行韌體來實現。或者，PoR計數器64、UVP計數器66及關機計數器68亦可藉由個別的硬體來實現。PoR計數器64係在由H位準對L位準的PoR訊號的位準變化時，將計數值遞增1。UVP計數器66係在由H位準對L位準的UVP訊號的位準變化時，將計數值遞增1。PoR計數器64與UVP計數器66係藉由電源PD0進行動作。 關機計數器68係計數SSD20的關機次數。SSD20的關機係包含：經由根據來自主機10之指令的正常處理的正常關機、及未經由正常處理的不當關機。不當關機係包含：例如藉由使用者所為之電源按鍵的操作所致之對SSD20停止供給外部電源、藉由使用者所為之電源插座之抽出所致之對SSD20停止供給外部電源、因停電所致之對SSD20停止供給外部電源、因故障所致之電源電路30的動作停止等。 若為正常關機，主機10係在停止對SSD20供給外部電源之前，對SSD20發行通知關機的指令。控制器22若接收該指令，進行關機前所需處理。例如，應被寫入至快閃記憶體24的資料尚未被寫入至快閃記憶體24，而殘留在DRAM26內的寫入緩衝區內時，將寫入緩衝區內的資料寫入至快閃記憶體24。若該寫入結束，控制器22係對主機10傳送前處理完成通知。主機10若由SSD20接收前處理完成通知，即停止對SSD20供給外部電源。 若為不當關機，由主機10對SSD20未發行關機的通知指令，SSD20亦未執行前處理，停止對電源電路30供給外部電源。 若使用SATA規格作為主機I/F34，在主機10將SSD20關機之前，主機10係對SSD20發行FLUSH CACHE指令、及STANDBY IMMEDIATE指令。若該等指令的執行完成，SSD20係對主機10通知該完成。主機10若接收該通知，即停止對SSD20供給外部電源。 若使用PCIe規格、NVMe規格作為主機I/F34，在主機10將SSD20關機之前，主機10係刪除全部I/O指令，設定關機NOTIFICATION，SSD20係執行關機程序(process)。SSD20係若關機程序的執行完成，對主機10通知該完成。主機10若接收該通知，即停止對SSD20供給外部電源。 控制器22係將表示來自主機10的指令的收訊履歷或指令的執行履歷等動作日誌的日誌資料72隨時寫入至快閃記憶體24。藉由外部電源的供給，電源電路30開始複數電源的生成時，亦即SSD20起動時，控制器22若參照被記憶在快閃記憶體24的前次關機時的日誌資料72，可判斷前次關機是否為正常關機。例如，若日誌資料72未示出來自主機10的指令的收訊履歷或指令的執行履歷，判斷前次關機為不當關機。 控制器22係將判斷結果送訊至關機計數器68。關機計數器68係當SSD20起動時，按照該判斷結果，若前次的關機為正常關機，將正常關機次數的計數值遞增1，若前次的關機為不當關機，則將不當關機次數的計數值遞增1。 控制器22係將PoR計數器64的計數值、UVP計數器66的計數值、關機計數器68的計數值(正常關機次數及不當關機次數)、及由電源電路30被送訊的外部電源供給停止計數器60的計數值，作為故障解析資料74而寫入至快閃記憶體24。 圖3係顯示本發明之實施形態之故障解析資料之一例的圖。故障解析資料74係包含：外部電源供給停止計數器60的計數值、PoR計數器64的計數值、UVP計數器66的計數值、關機計數器68的計數值及電力狀態。故障解析資料74係除了現在(時刻ti )的資料之外，包含前1個起動時(時刻ti-1 )的資料。 控制器22係當SSD20起動時，根據該等2個時刻的故障解析資料74，來特定電力狀態。電力狀態係指表示SSD20已關機的原因者。例如控制器22係按照哪個計數器的計數值被遞增，來特定電力狀態。電力狀態係包含：外部電源的正常供給停止、外部電源的不當供給停止、電源電路30的正常停止、電源電路30的異常停止。控制器22係該電力狀態亦包含在故障解析資料74而寫入至快閃記憶體24。 此外，控制器22係將按每個各電力狀態累計關機計數器68的計數值後的關機次數資料76寫入至快閃記憶體24。 圖4係顯示本發明之實施形態之關機次數資料76之一例的圖。關機次數資料76係表示外部電源的正常供給停止為原因的關機次數、外部電源的不當供給停止為原因的關機次數、電源電路30的正常動作停止為原因的關機次數、電源電路30的異常動作停止為原因的關機次數的累計值。 [SSD20的動作例] 以下參照圖5、圖6、圖7的流程圖，說明本發明之實施形態之SSD20的動作之一例。 圖5係顯示本發明之實施形態之SSD20的起動處理的流程圖。 若被供給外部電源，電源電路30即動作開始，且電源電路30係根據外部電源而生成複數電源(S102)。PoR/UVP訊號發生器62係監視由電源電路30被供給的複數電源的電壓，判定複數電源的全部是否被正常生成。 PoR/UVP訊號發生器62若判定出複數電源的全部被正常生成，將PoR訊號由L位準變更為H位準(S106)。此外，PoR/UVP訊號發生器62若判定出複數電源的全部被正常生成，將UVP訊號由L位準變更為H位準(S108)。若均執行S106與S108之雙方，PoR/UVP訊號發生器62係結束處理。藉此，圖5的一連串處理即結束(end)。 圖6係顯示本發明之實施形態之SSD20的故障解析資料的記錄處理的流程圖。 控制器22係讀出快閃記憶體24內的日誌資料72，根據已讀出前次的關機是否為正常關機的日誌資料來進行判定(S112)。 控制器22若判定出前次的關機為正常關機(若S112的判定結果為Yes)，將關機計數器68的正常關機次數的計數值遞增1，且在快閃記憶體24內的故障解析資料74寫入關機計數器68的計數值(S114)。 控制器22若判定出前次的關機非為正常關機(若S112的判定結果為No)，將關機計數器68的不當關機次數的計數值遞增1，且在快閃記憶體24內的故障解析資料74寫入關機計數器68的計數值(S115)。 S114或S115之後，控制器22係根據現在的故障解析資料74與前1個起動時的故障解析資料74，特定電力狀態，且在快閃記憶體24內的故障解析資料74寫入所特定出的電力狀態(S116)。控制器22係根據關機計數器68的計數值與在S116所特定出的電力狀態，特定前次的關機的原因為外部電源的正常供給停止、外部電源的不當供給停止、電源電路30的正常動作停止或電源電路30的異常動作停止的何者(S117)。此外，控制器22係根據在S117所特定出的關機原因，更新關機次數資料76(S118)，且結束圖6的一連串處理(end)。 關機次數資料76係關機原因別的累計值，因此當SSD20故障時，可根據關機次數資料76進行SSD20的故障解析。因此，本發明之實施形態之SSD20若可讀出關機次數資料76，為了故障解析，不用中斷使用即可。 圖7係顯示本發明之實施形態之SSD20的故障解析資料的記錄處理之一例的流程圖。 PoR/UVP訊號發生器62係判定電源電路30所生成的複數電源的任何電壓是否降低至預定的比例以下(S120)。 若判定出複數電源的任何電壓均未降低至預定的比例以下(若S120的判定結果為No)，PoR/UVP訊號發生器62係對外部電源供給停止計數器60傳送詢問外部電源的供給是否被停止的訊號(S121)。若接收S121或S128的訊號，外部電源供給停止計數器60係判定外部電源的供給是否被停止(S122)。 若判定出外部電源的供給未被停止(若S122的判定結果為No)，圖7的一連串處理即結束(end)。 若判定出複數電源的任何電壓降低至預定的比例以下(若S118的判定結果為Yes)，PoR/UVP訊號發生器62係將UVP訊號由H位準變更為L位準(S124)。藉此，控制器22係將UVP計數器66的計數值遞增1(S126)，在快閃記憶體24內的故障解析資料74寫入UVP計數器66的計數值。S126的處理後，控制器22係對外部電源供給停止計數器60傳送詢問外部電源的供給是否被停止的訊號(S128)。 若判定出外部電源的供給被停止(若S122的判定結果為Yes)，外部電源供給停止計數器60係將計數值遞增1(S130)，且將計數值傳送至控制器22。若接收計數值，控制器22係在快閃記憶體24內的故障解析資料74寫入外部電源供給停止計數器60的計數值。若S130的處理完成，圖7的一連串處理即結束(end)。 圖8係顯示本發明之實施形態之SSD20的外部電源的供給被停止時的動作之一例的流程圖。 若外部電源的供給被停止，電源電路30係停止複數電源的生成。PoR/UVP訊號發生器62若判定出複數電源的全部的生成停止，使PoR訊號的位準由H位準變化成L位準(S136)。藉此，控制器22係將PoR計數器64的計數值遞增1(S138)，在快閃記憶體24內的故障解析資料74寫入PoR計數器64的計數值。若S138的處理完成，圖8的一連串處理即結束(end)。 [故障解析資料] 圖9係顯示SSD20的各種動作狀況(案例0～案例4)下的故障解析資料74之例。關機計數器68係在關機後的接下來的起動時被更新。圖9係顯示起動時的關機計數器68更新後的故障解析資料74。 案例0係SSD20正常動作的狀況。在案例0中，外部電源供給停止計數器60的計數值係“A”，PoR計數器64的計數值係“B”，UVP計數器66的計數值係“C”，關機計數器68的計數值(正常關機次數)係“D”，關機計數器68的計數值(不當關機次數)係“E”。電力狀態係表示外部電源的供給正常停止，且電源電路30係正常停止動作。“A”、“B”、“C”、“D”、“E”係任意的正整數。案例0的故障解析資料74係例如形成為圖3所示之時刻ti-1 的故障解析資料74而被記憶在快閃記憶體24。 案例1係外部電源的供給正常停止，且在電源電路30的動作正常停止之後，SSD20被起動的狀況。案例2係外部電源的供給不當停止，且在電源電路30的動作正常停止之後，SSD20被起動的狀況。案例1與案例2的不同為：外部電源的供給停止的原因為因主機10所致之正常關機(案例1)、或不當的電源供給停止(案例2)的不同。 圖10係顯示案例1與案例2的電源電路30的輸出入訊號的波形之一例。 電源電路30係輸出8通道的電源，為方便說明起見，圖10係僅顯示電源PD0、PD1、PD3的3通道的電源。其他通道的電源係與例如電源PD1或PD2同樣的波形。 若主機10開始對SSD20供給外部電源，外部電源的電壓係增加至預定值。若外部電源的電壓增加至預定值(時刻t1a )，外部電源被供給至電源電路30。若外部電源被供給至電源電路30，電源電路30生成複數電源。例如電源電路30係生成電源PD0(時刻t2a )，生成電源PD1(時刻t3a )，生成電源PD2(時刻t4a )。其中，電源電路30生成電源的順序係一例。此外，電源電路30係可同時生成複數電源。 若電源電路30生成全部通道的電源(時刻t5a )，PoR/UVP訊號發生器62係將PoR訊號的位準由L位準變更為H位準，且將UVP訊號的位準由L位準變更為H位準(時刻t6a )。 在案例1中，在關機前，主機10係通知SSD20。SSD20進行關機的準備，且對主機10回覆準備完成時，主機10係正常停止對電源電路30供給外部電源，SSD20被正常關機。在案例2中，係在保持上述處理未完成的狀況下(亦即不當)，外部電源的供給被停止，且SSD20被關機。 案例1或案例2均若外部電源的電壓降低至預定電壓以下(時刻t7a )時，PoR/UVP訊號發生器62係將PoR訊號的位準由H位準變更為L位準。之後，電源電路30係停止電源(PD0、PD1、PD2)的生成。若任何電源的電壓降低至預定的比例以下(時刻t8a )，PoR/UVP訊號發生器62係將UVP訊號的位準由H位準變更為L位準。 PoR計數器64、UVP計數器66的電源係電源PD0。在PoR訊號由H位準變化成L位準的時刻t7a ，係生成電源PD0，因此PoR計數器64係將計數值遞增。但是，在UVP訊號由H位準變化成L位準的時刻t8a ，由於電源PD0的電壓降低至預定的比例，因此UVP計數器66並不遞增計數值。其中，外部電源供給停止計數器60係在外部電源的電壓降低至預定電壓以下的時刻t7a ，將計數值遞增1，且將計數值傳送至控制器22。若接收計數值，控制器22係在快閃記憶體24內的故障解析資料74寫入外部電源供給停止計數器60的計數值。 如圖9所示，在案例1中，外部電源供給停止計數器60的計數值係“A+1”，PoR計數器64的計數值係“B+1”，UVP計數器66的計數值係保持“C”，關機計數器68的計數值(正常關機次數)係“D+1”，關機計數器68的計數值(不當關機次數)係保持“E”。案例1的故障解析資料74係形成為例如圖3所示之時刻ti 的故障解析資料74而被記憶在快閃記憶體24。 如圖9所示，在案例2中，外部電源供給停止計數器60的計數值係“A+1”，PoR計數器64的計數值係“B+1”，UVP計數器66的計數值係保持“C”，關機計數器68的計數值(正常關機次數)係保持“D”，關機計數器68的計數值(不當關機次數)係“E+1”。案例2的故障解析資料74係形成為例如圖3所示之時刻ti 的資料而被記憶在快閃記憶體24。 案例3與案例4係外部電源的供給被正常停止，但是因故障等而電源電路30的動作異常停止的狀況。案例3與案例4的不同為：由電源電路30未被正常生成的電源為PD0(案例3)、或為PD0以外(案例4)的不同。 圖11係顯示案例3中的電源電路30的輸出入訊號的波形之一例。 若主機10開始對SSD20供給外部電源，外部電源的電壓係增加至預定值。若外部電源的電壓增加至預定值(時刻t1b )，外部電源被供給至電源電路30。若外部電源被供給至電源電路30，電源電路30生成複數電源。例如電源電路30係生成電源PD0(時刻t2b )，生成電源PD1(時刻t3b )，生成電源PD2(時刻t4b )。其中，電源電路30生成電源的順序係一例。此外，電源電路30係可同時生成複數電源。 若電源電路30生成全部通道的電源(時刻t5b )，PoR/UVP訊號發生器62係將PoR訊號的位準由L位準變更為H位準，且將UVP訊號的位準由L位準變更為H位準(時刻t6b )。 在案例3中，在SSD20動作中，電源電路30進行異常的動作，電源PD0降低。若電源PD0的電壓降低至預定的比例以下，PoR/UVP訊號發生器62係將UVP訊號的位準由H位準變更為L位準(時刻t7b )。 若進行正常關機，外部電源的電壓降低至預定電壓以下時，PoR/UVP訊號發生器62係將PoR訊號的位準由H位準變更為L位準(時刻t8b )。若PoR訊號的位準由H位準成為L位準，電源電路30係停止電源PD1、PD2的生成。 PoR計數器64、UVP計數器66的電源係電源PD0。在UVP訊號由H位準變化成L位準的時刻t7b ，由於電源PD0的電壓降低至預定的比例，因此UVP計數器66並不遞增計數值。在PoR訊號由H位準變化成L位準的時刻t8b ，由於未生成電源PD0，因此PoR計數器64並不遞增計數值。其中，外部電源供給停止計數器60係在外部電源的電壓降低至預定電壓以下的時刻t8b ，將計數值遞增1，且將計數值送訊至控制器22。若接收計數值，控制器22係在快閃記憶體24內的故障解析資料74寫入外部電源供給停止計數器60的計數值。 如圖9所示，在案例3中，外部電源供給停止計數器60的計數值係“A+1”，PoR計數器64的計數值係保持“B”，UVP計數器66的計數值係保持“C”，關機計數器68的計數值(正常關機次數)係保持“D”，關機計數器68的計數值(不當關機次數)係“E+1”。案例3的故障解析資料74係形成為例如圖3所示之時刻ti 的故障解析資料74而被記憶在快閃記憶體24。 圖12係顯示案例4中的電源電路30的輸出入訊號的波形之一例。 主機10使外部電源開始動作，外部電源的電壓增加至預定電壓(時刻t1c )，若外部電源被供給至電源電路30，電源電路30亦開始動作，且生成複數電源。例如電源PD0的電壓增加至預定電壓(時刻t2c )，電源PD1的電壓增加至預定電壓(時刻t3c )，電源PD2的電壓增加至預定電壓(時刻t4c )。其中，電源電路30生成電源的順序係一例。此外，電源電路30係可同時生成複數電源。 若生成電源電路30的全部通道的電源(時刻t5c )，PoR/UVP訊號發生器62係將PoR訊號的位準由L位準變更為H位準，且將UVP訊號的位準由L位準變更為H位準(時刻t6c )。 在案例4中，在SSD20動作中，電源電路30進行異常的動作，電源PD0以外的電源，例如PD2降低。若電源PD2的電壓降低至預定的比例以下(時刻t7c )，PoR/UVP訊號發生器62係將UVP訊號的位準由H位準變更為L位準。 之後，進行正常關機，若外部電源的電壓降低至預定電壓以下(時刻t8c )，PoR/UVP訊號發生器62係將PoR訊號的位準由H位準變更為L位準。之後，電源電路30係停止電源(PD0、PD1、PD2)的生成。 PoR計數器64、UVP計數器66的電源係電源PD0。在UVP訊號由H位準變化成L位準的時刻t7b ，電源PD0被正常生成，因此UVP計數器66係將計數值遞增。即使在PoR訊號由H位準變化成L位準的時刻t8c ，電源PD0亦被正常生成，因此PoR計數器64係將計數值遞增。其中，外部電源供給停止計數器60係在外部電源的電壓降低至預定電壓以下的時刻t8c ，將計數值遞增1，且將計數值送訊至控制器22。若接收計數值，控制器22係在快閃記憶體24內的故障解析資料74寫入外部電源供給停止計數器60的計數值。 如圖9所示，在案例4中，外部電源供給停止計數器60的計數值係“A+1”，PoR計數器64的計數值係“B+1”，UVP計數器66的計數值係“C+1”，關機計數器68的計數值(正常關機次數)係保持“D”，關機計數器68的計數值(不當關機次數)係“E+1”。案例4的故障解析資料74係形成為例如圖3所示之時刻ti 的故障解析資料74而被記憶在快閃記憶體24。 如圖9所示，SSD20動作停止的案例1～案例4的故障解析資料74所包含的外部電源供給停止計數器60的計數值、PoR計數器64的計數值、UVP計數器66的計數值、關機計數器68的正常關機次數、不當關機次數係相對SSD20為正常動作中的案例0的故障解析資料74所包含的計數值/關機次數而作改變。接著，哪個計數器值/關機次數會改變，係取決於案例1～案例4。因此，控制器22係將SSD20起動時的故障解析資料74所包含的計數值與案例0的故障解析資料74所包含的計數值作比較，調查哪個計數值已改變，藉此可特定SSD20的前次關機的原因。 例如，若控制器22將SSD20起動時的故障解析資料74所包含的計數值與案例0的故障解析資料74所包含的計數值作比較，判定出外部電源供給停止計數器60的計數值由“A”變化為“A+1”，PoR計數器64的計數值由“B”變化為“B+1”，UVP計數器66的計數值保持“C”，關機計數器68的正常關機次數由“D”變化為“D+1”，不當關機次數保持“E”時，前次關機的原因係可特定為外部電源的正常供給停止(案例1)。此時，控制器22係將表示外部電源的供給正常停止、且電源電路30正常停止動作的電力狀態資料寫入至故障解析資料74。 若控制器22將SSD20起動時的故障解析資料74所包含的計數值與案例0的故障解析資料74所包含的計數值作比較，判定出外部電源供給停止計數器60的計數值由“A”變化為“A+1”，PoR計數器64的計數值由“B”變化為“B+1”，UVP計數器66的計數值保持“C”，關機計數器68的正常關機次數保持“D”，不當關機次數由“E”變化為“E+1”時，前次關機的原因係可特定為外部電源的不當供給停止(案例2)。此時，控制器22係將表示外部電源的供給不當停止、且電源電路30正常停止動作的電力狀態資料寫入至故障解析資料74。 若控制器22將SSD20起動時的故障解析資料74所包含的計數值與案例0的故障解析資料74所包含的計數值作比較，判定出外部電源供給停止計數器60的計數值由“A”變化為“A+1”，PoR計數器64的計數值保持“B”，UVP計數器66的計數值保持“C”，關機計數器68的正常關機次數保持“D”，不當關機次數由“E”變化為“E+1”時，前次關機的原因係可特定為電源電路30的電源PD0的異常停止(案例3)。此時，控制器22係將表示外部電源的供給正常停止、且電源電路30的電源PD0異常停止供給的電力狀態資料寫入至故障解析資料74。 若控制器22將SSD20起動時的故障解析資料74所包含的計數值與案例0的故障解析資料74所包含的計數值作比較，判定出外部電源供給停止計數器60的計數值由“A”變化為“A+1”，PoR計數器64的計數值由“B”變化為“B+1”，UVP計數器66的計數值由“C”變化為“C+1”，關機計數器68的正常關機次數保持“D”，不當關機次數由“E”變化為“E+1”時，前次關機的原因係可特定為電源電路30的電源PD0以外的電源的異常停止(案例4)。此時，控制器22係將表示外部電源的供給正常停止、且電源電路30的電源PD0以外的電源異常停止供給的電力狀態資料寫入至故障解析資料74。 其中，PoR計數器64與UVP計數器66係以電源PD0進行動作，但是若另外設置以其他電源PD1、PD2等進行動作的第2、第3、…PoR計數器與UVP計數器，可判斷每個各電源的正常/異常。 藉由實施形態，控制器22係特定在SSD20起動時，前次關機的原因為外部電源的正常供給停止、外部電源的不當供給停止、電源電路30的正常動作停止或電源電路30的異常動作停止的何者。此外，控制器22係根據所特定出的關機原因，更新關機次數資料76。SSD20故障時，可藉由參照關機次數資料76，來進行故障解析。以往係不僅SSD20本身，在手邊沒有使用SSD20的環境(主機或外部電源)時即非為正常的關機原因係難以特定。 此外，藉由實施形態，利用藉由電源電路30的特定電源進行動作的計數器來判斷關機原因，因此若電源電路30的動作非為正常，可判斷特定的電源的生成是否被正常生成、及特定的電源以外的電源的生成是否被正常生成。 其中，本發明並非為直接限定於上述實施形態者，在實施階段可在未脫離其要旨的範圍內將構成要素變形而具體化。此外，可藉由上述實施形態所揭示的複數構成要素的適當組合來形成各種發明。例如亦可由實施形態所示之全構成要素中刪除幾個構成要素。此外，亦可將遍及不同的實施形態的構成要素適當組合。例如以上說明SSD作為電子機器之一例，惟若為包含由外部電源生成複數電源的電源電路者，則未限定於特定的電子機器。
10:主機 20:SSD 22:控制器 24:快閃記憶體 26:DRAM 28:溫度感測器 30:電源電路 32:CPU 34:主機介面(主機I/F) 36:NAND介面(NAND I/F) 38:DRAM介面(DRAM I/F) 42:匯流排線 44:連接器 46:保險絲 48:負載開關 52、54:LDO(Low Dropout) 56、58:DC/DC轉換器 60:外部電源供給停止計數器 62:PoR/UVP訊號發生器 64:PoR計數器 66:UVP計數器 68:關機計數器 72:日誌資料 74:故障解析資料 76:關機次數資料
圖1係顯示本發明之實施形態之資訊處理系統的構成之一例的區塊圖。 圖2係顯示本發明之實施形態之SSD的構成之一例的區塊圖。 圖3係顯示本發明之實施形態之故障解析資料之一例的圖。 圖4係顯示本發明之實施形態之關機次數資料之一例的圖。 圖5係顯示本發明之實施形態之SSD的起動處理之一例的流程圖。 圖6係顯示本發明之實施形態之SSD的故障解析資料的記錄處理之一例的流程圖。 圖7係顯示本發明之實施形態之SSD的故障解析資料的記錄處理之其他例的流程圖。 圖8係顯示本發明之實施形態之SSD的外部電源的供給停止時的動作之一例的流程圖。 圖9係顯示SSD的各種動作狀況中的故障解析資料之例的圖。 圖10係顯示某動作狀況下的電源電路的輸出入訊號波形之一例的圖。 圖11係顯示其他動作狀況下的電源電路的輸出入訊號波形之一例的圖。 圖12係顯示另外其他動作狀況下的電源電路的輸出入訊號波形之一例的圖。

Claims (11)

  1. 一種電子機器，其係具備： 電源電路，其係由外部電源生成複數電源； 第1計數器，其係計數對前述電源電路的前述外部電源的供給停止的次數； 第2計數器，其係藉由前述複數電源之中的第1電源進行動作，計數前述複數電源的生成停止的次數； 第3計數器，其係藉由前述第1電源進行動作，計數前述複數電源的任一者成為預定電壓以下的次數； 非揮發性的第1記憶體，其係記憶表示對前述電源電路的前述外部電源的供給是否正常停止、及前述電源電路是否將前述複數電源的生成正常停止的狀態資訊；及 第4計數器，其係根據前述狀態資訊，計數對前述電源電路的前述外部電源的供給正常停止的次數、及對前述電源電路的前述外部電源的供給異常停止的次數。
  2. 如申請專利範圍第1項之電子機器，其中，前述第1計數器係藉由前述外部電源進行動作， 前述第4計數器係藉由前述電源電路所生成的前述複數電源來進行動作。
  3. 如申請專利範圍第1項之電子機器，其中，另外具備：判別手段，其係根據前述第1計數器的計數值、前述第2計數器的計數值、前述第3計數器的計數值、前述第4計數器的計數值、及前述狀態資訊，判別前述電子機器動作停止的原因為：對前述電源電路的前述外部電源的供給的正常停止、對前述電源電路的前述外部電源的供給的不當停止、前述電源電路的電源生成的正常停止或前述電源電路的電源生成的異常停止。
  4. 如申請專利範圍第3項之電子機器，其中，前述第1記憶體係另外記憶：對前述電源電路的前述外部電源的供給正常停止的次數、對前述電源電路的前述外部電源的供給不當停止的次數、前述電源電路的電源生成正常停止的次數、及前述電源電路的電源生成異常停止的次數。
  5. 如申請專利範圍第1項之電子機器，其中，另外具備：寫入電路，其係當對前述電源電路的前述外部電源的供給停止時，將前述狀態資訊寫入至前述第1記憶體。
  6. 如申請專利範圍第1項之電子機器，其中，前述電子機器係連接於生成前述外部電源的主機， 前述電子機器係具備：揮發性的第2記憶體，其係記憶由前述主機被送訊的資料， 前述電子機器係響應由前述主機被送訊出的關機指令而將被記憶在前述第2記憶體的前述資料寫入至前述第1記憶體，且對前述主機通知寫入完成，將表示已接收到前述關機指令的日誌資料寫入至前述第1記憶體，且在起動時根據前述日誌資料，將表示對前述電源電路的前述外部電源的供給是否正常停止的前述狀態資訊寫入至前述第1記憶體。
  7. 一種電子機器之資訊記錄方法，其係具備由外部電源生成複數電源的電源電路的電子機器之資訊記錄方法，其係： 計數對前述電源電路的前述外部電源的供給停止的次數， 計數前述複數電源的生成停止的次數， 計數前述複數電源的任一者成為預定電壓以下的次數， 將表示對前述電源電路的前述外部電源的供給是否正常停止、及前述電源電路是否將前述複數電源的生成正常停止的狀態資訊寫入至第1記憶體， 根據前述狀態資訊，計數對前述電源電路的前述外部電源的供給正常停止的次數、及對前述電源電路的前述外部電源的供給異常停止的次數。
  8. 如申請專利範圍第7項之電子機器之資訊記錄方法，其中，根據：對前述電源電路的前述外部電源的供給停止的次數、前述複數電源的生成停止的次數、前述複數電源的任一者成為預定電壓以下的次數、前述狀態資訊、對前述電源電路的前述外部電源的供給正常停止的次數、及對前述電源電路的前述外部電源的供給異常停止的次數，判別前述電子機器動作停止的原因為：對前述電源電路的前述外部電源的供給的正常停止、對前述電源電路的前述外部電源的供給的不當停止、前述電源電路的電源生成的正常停止或前述電源電路的電源生成的異常停止。
  9. 如申請專利範圍第8項之電子機器之資訊記錄方法，其中，將對前述電源電路的前述外部電源的供給正常停止的次數、對前述電源電路的前述外部電源的供給不當停止的次數、前述電源電路的電源生成正常停止的次數、及前述電源電路的電源生成異常停止的次數寫入至前述第1記憶體。
  10. 如申請專利範圍第7項之電子機器之資訊記錄方法，其中，對前述電源電路的前述外部電源的供給停止時，將前述狀態資訊寫入至前述第1記憶體。
  11. 如申請專利範圍第7項之電子機器之資訊記錄方法，其中，前述電子機器係連接於生成前述外部電源的主機， 前述電子機器係具備：揮發性的第2記憶體，其係記憶由前述主機被送訊的資料， 響應由前述主機被送訊出的關機指令而將被記憶在前述第2記憶體的前述資料寫入至前述第1記憶體， 對前述主機通知寫入完成， 將表示已接收到前述關機指令的日誌資料寫入至前述第1記憶體， 在起動時根據前述日誌資料，將表示對前述電源電路的前述外部電源的供給是否正常停止的前述狀態資訊寫入至前述第1記憶體。
TW108129414A 2019-03-18 2019-08-19 電子機器及電子機器之資訊記錄方法 TWI723501B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-050041 2019-03-18
JP2019050041A JP2020154431A (ja) 2019-03-18 2019-03-18 電子機器及び電子機器の情報記録方法

Publications (2)

Publication Number Publication Date
TW202036294A true TW202036294A (zh) 2020-10-01
TWI723501B TWI723501B (zh) 2021-04-01

Family

ID=72514113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129414A TWI723501B (zh) 2019-03-18 2019-08-19 電子機器及電子機器之資訊記錄方法

Country Status (4)

Country Link
US (1) US11379027B2 (zh)
JP (1) JP2020154431A (zh)
CN (1) CN111722975B (zh)
TW (1) TWI723501B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112462920B (zh) * 2020-11-30 2023-02-28 苏州浪潮智能科技有限公司 一种电源控制的方法、装置、服务器及存储介质
DE102021122493B3 (de) * 2021-08-31 2022-05-19 Fujitsu Client Computing Limited Systemkomponente, elektronisches Gerät und Verfahren zum Bereitstellen eines Steuersignals
JP2023042175A (ja) * 2021-09-14 2023-03-27 キオクシア株式会社 メモリシステム及びメモリシステムの制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469883B1 (en) * 2000-03-13 2002-10-22 Coactive Networks, Inc. Method and apparatus for early AC power failure detection
JP4124692B2 (ja) * 2003-04-25 2008-07-23 シャープ株式会社 不揮発性半導体記憶装置
JP4464451B2 (ja) * 2008-10-07 2010-05-19 Ｎｅｃエレクトロニクス株式会社 マイクロコントローラ
TWI451652B (zh) * 2011-10-05 2014-09-01 Leadtrend Tech Corp 電源控制器以及電源管理控制方法
KR20130052359A (ko) * 2011-11-11 2013-05-22 삼성전기주식회사 자동회복 회로를 구비한 제어 ｉｃ, 제어 ｉｃ의 자동회복 회로, 파워 컨버터 시스템 및 제어 ｉｃ의 자동회복 방법
US9383795B2 (en) 2013-03-10 2016-07-05 Seagate Technololgy Llc Storage device power failure infrastructure
CN103713255B (zh) * 2013-12-12 2016-08-24 华为技术有限公司 一种电路故障检测方法、系统以及控制器
US9836108B2 (en) * 2014-09-10 2017-12-05 Toshiba Memory Corporation Memory system and controller
CN105988966B (zh) * 2014-12-22 2019-10-11 株式会社东芝 电子设备及其工作方法
TWI569144B (zh) 2015-02-02 2017-02-01 慧榮科技股份有限公司 資料儲存裝置及其斷電事件判斷方法
CN104991629B (zh) 2015-07-10 2017-11-24 英业达科技有限公司 电源失效侦测系统与其方法
TWI631458B (zh) * 2016-11-25 2018-08-01 技嘉科技股份有限公司 主機板及其電腦系統
US10601217B2 (en) * 2017-04-27 2020-03-24 Qualcomm Incorporated Methods for detecting an imminent power failure in time to protect local design state
US10379979B2 (en) * 2017-05-31 2019-08-13 Western Digital Technologies, Inc. Power fail handling using stop commands
TWM549352U (zh) * 2017-06-06 2017-09-21 台達電子工業股份有限公司 電源供應裝置之異常判斷模組
JP2019106053A (ja) * 2017-12-13 2019-06-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2020017133A (ja) * 2018-07-26 2020-01-30 キオクシア株式会社 ストレージ装置及び制御方法

Also Published As

Publication number Publication date
US20200301495A1 (en) 2020-09-24
TWI723501B (zh) 2021-04-01
CN111722975A (zh) 2020-09-29
JP2020154431A (ja) 2020-09-24
US11379027B2 (en) 2022-07-05
CN111722975B (zh) 2023-08-04

Similar Documents

Publication Publication Date Title
TWI723501B (zh) 電子機器及電子機器之資訊記錄方法
US7415621B2 (en) Power supply system, computer apparatus and maximum power control method
US7295051B2 (en) System and method for monitoring a power supply level
US7368960B2 (en) Circuit and method for monitoring the integrity of a power supply
EP2966541B1 (en) Device, arrangement and method for electric power management of a plurality of peripheral interfaces
US11175713B2 (en) Fault tolerance for power loss imminent circuitry failure
US20200025834A1 (en) Power supply device, power supply control method, and storage device
CN110764964B (zh) 存储装置及其控制方法
US11710526B2 (en) Memory system
TW406221B (en) Power switching apparatus for increasing the battery lifetime and the full-time operation apparatus
WO2024078231A1 (zh) 数据保护电路、方法、装置、电子设备及存储介质
TW202111700A (zh) 記憶體系統及電源電路
US10332600B2 (en) Chip programming device and protecting method thereof
CN116031972A (zh) 充电芯片的参数调整方法、电子设备及存储介质
TWI834118B (zh) 記憶體系統及記憶體系統的控制方法
US11495290B2 (en) Memory system and power supply circuit with power loss protection capability
EP4202686A1 (en) Terminal device
TWI672584B (zh) 電源供應裝置及方法
TWM653929U (zh) 介面卡偵測裝置以及具有該介面卡偵測裝置之主機板
JP2022175280A (ja) 情報処理装置および情報処理装置の制御方法
TW202016942A (zh) 具有電源品質檢測模組的電子設備及其相關方法
JP2020021387A (ja) メモリシステム