TW202032920A - 時脈資料回復電路 - Google Patents

時脈資料回復電路 Download PDF

Info

Publication number
TW202032920A
TW202032920A TW108105499A TW108105499A TW202032920A TW 202032920 A TW202032920 A TW 202032920A TW 108105499 A TW108105499 A TW 108105499A TW 108105499 A TW108105499 A TW 108105499A TW 202032920 A TW202032920 A TW 202032920A
Authority
TW
Taiwan
Prior art keywords
circuit
signal
detection
controlled oscillator
phase
Prior art date
Application number
TW108105499A
Other languages
English (en)
Other versions
TWI681634B (zh
Inventor
劉曜嘉
嚴吉緯
陳巍仁
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108105499A priority Critical patent/TWI681634B/zh
Application granted granted Critical
Publication of TWI681634B publication Critical patent/TWI681634B/zh
Priority to CN202010099797.0A priority patent/CN111585568B/zh
Priority to US16/793,267 priority patent/US10771233B1/en
Publication of TW202032920A publication Critical patent/TW202032920A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提出一種時脈資料回復電路，包含：第一偵測電路，用於偵測資料信號與取樣時脈信號的相位，以產生第一偵測信號；迴路濾波器，用於依據第一偵測信號進行產生控制信號；第二偵測電路，用於偵測參考信號與反饋信號的相位，以產生第二偵測信號；控制電壓產生電路，用於依據第二偵測信號產生控制電壓；壓控振盪器，用於依據控制電壓產生取樣時脈信號；相位調整電路，用於依據控制信號調整取樣時脈信號的相位，以產生相位調整信號；以及除頻電路，用於對相位調整信號進行除頻運作，以產生反饋信號。

Description

時脈資料回復電路
本發明涉及時脈資料回復電路，尤指一種不容易產生頻率漂移（frequency drift）、並能加快迴路響應速度的時脈資料回復電路。
時脈資料回復電路的應用非常廣泛，但傳統的時脈資料回復電路通常採用類比式的迴路濾波器，所以在面臨輸入端持續超過一段時間都沒有接收到資料信號的情況時，容易導致產生的取樣時脈信號出現頻率飄移的問題。
藉由將類比式迴路濾波器改成電路設計較複雜的數位式迴路濾波器或許能降低頻率漂移的問題，但卻容易衍生迴路響應速度不足的問題，進而導致時脈資料回復電路難以支援資料信號頻率較高的應用。
有鑑於此，如何以精簡的電路架構降低時脈資料回復電路出現頻率漂移的問題，並同時加快迴路響應速度，實為有待解決的問題。
本說明書提供一種時脈資料回復電路的實施例，其包含：一第一偵測電路，設置成偵測一資料信號與一取樣時脈信號兩者的相位時序，以產生一相應的第一偵測信號；一第一迴路濾波器，耦接於該第一偵測電路，設置成對該第一偵測信號進行處理以產生一控制信號；一第二偵測電路，設置成偵測一參考信號與一反饋信號兩者的相位時序，以產生一相應的第二偵測信號；一控制電壓產生電路，耦接於該第二偵測電路，設置成依據該第二偵測信號產生一相應的控制電壓；一壓控振盪器，耦接於該控制電壓產生電路，設置成依據該控制電壓產生該取樣時脈信號；一相位調整電路，耦接於該第一迴路濾波器與該壓控振盪器，設置成依據該控制信號調整該取樣時脈信號的相位，以產生一相位調整信號；以及一除頻電路，耦接於該第二偵測電路與該相位調整電路，設置成對該相位調整信號進行一除頻運作，以產生該反饋信號。
上述實施例的優點之一，是即使時脈資料回復電路長時間都沒有接收到資料信號，也不容易發生取樣時脈信號出現頻率飄移的問題。
上述實施例的另一優點，是可有效提高時脈資料回復電路的迴路響應速度，使得時脈資料回復電路能夠支援更高速的應用。
本發明的其他優點將搭配以下的說明和圖式進行更詳細的解說。
以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
圖1為本發明一實施例的時脈資料回復電路100簡化後的功能方塊圖。時脈資料回復電路100用於接收一資料信號DA_IN，並依據資料信號DA_IN產生可用來對資料信號DA_IN進行取樣的一取樣時脈信號SCLK。如圖1所示，時脈資料回復電路100包含有一第一偵測電路110、一第一迴路濾波器120、一第二偵測電路130、一控制電壓產生電路140、一壓控振盪器150、一相位調整電路160、一除頻電路170、以及一調整電路180。
第一偵測電路110設置成偵測資料信號DA_IN與取樣時脈信號SCLK兩者的相位時序，以產生一相應的第一偵測信號DEC1。第一偵測電路110可用各種合適的相位偵測電路（phase detector circuit）、頻率偵測電路（frequency detector circuit）、或是相位頻率偵測電路（phase and frequency detector circuit）來實現。第一偵測信號DEC1則可用任何能夠表達資料信號DA_IN與取樣時脈信號SCLK兩者相位的相對時序關係的信號格式來實現。
第一迴路濾波器120耦接於第一偵測電路110，設置成對第一偵測信號DEC1進行處理以產生一控制信號CTL。第一迴路濾波器120可用各種合適的數位濾波器的架構來實現，以提升相關的迴路響應速度。
第二偵測電路130設置成偵測一參考信號REF與一反饋信號FB兩者的相位時序，以產生一相應的第二偵測信號DEC2。前述參考信號REF的頻率設計成與時脈資料回復電路100所接收的資料信號DA_IN的頻率相近或相等。實作上，參考信號REF可由時脈資料回復電路100外部的其他合適電路（圖1中未繪示）來產生。第二偵測電路130可用各種合適的相位偵測電路、頻率偵測電路、或是相位頻率偵測電路來實現。第二偵測信號DEC2則可用任何能夠表達參考信號REF與反饋信號FB兩者相位的相對時序關係的信號格式來實現。
控制電壓產生電路140耦接於第二偵測電路130，設置成依據第二偵測信號DEC2產生一相應的控制電壓VC。在本實施例中，當第二偵測信號DEC2代表參考信號REF的相位領先於反饋信號FB的相位時，控制電壓產生電路140可調升控制電壓VC的大小。反之，當第二偵測信號DEC2代表參考信號REF的相位落後於反饋信號FB的相位時，控制電壓產生電路140可調降控制電壓VC的大小。
壓控振盪器150耦接於控制電壓產生電路140，設置成依據控制電壓VC產生前述的取樣時脈信號SCLK。壓控振盪器150可於控制電壓產生電路140調升控制電壓VC的大小時，提高輸出的取樣時脈信號SCLK的頻率，並可於控制電壓產生電路140調降控制電壓VC的大小時，降低的取樣時脈信號SCLK的頻率。
相位調整電路160耦接於第一迴路濾波器120與壓控振盪器150，設置成依據控制信號CTL調整取樣時脈信號SCLK的相位，以產生一相位調整信號ACLK。實作上，相位調整電路160可用各種相位內插電路（phase interpolation circuit）、可編程式延遲鏈（programmable delay chain）、或其他合適的電路來實現。
除頻電路170耦接於第二偵測電路130與相位調整電路160，設置成對相位調整信號ACLK進行一除頻運作，以產生前述的反饋信號FB，使得反饋信號FB的頻率低於相位調整信號ACLK的頻率。實作上，除頻電路170可用各種合適的整數除頻器或非整數除頻器來實現。
調整電路180耦接於第一偵測電路110與壓控振盪器150，設置成依據第一偵測信號DEC1控制壓控振盪器150改變取樣時脈信號SCLK的相位。換言之，前述的壓控振盪器150不僅會依據控制電壓產生電路140產生的控制電壓VC來調整取樣時脈信號SCLK的頻率，還會依據調整電路180的控制調整取樣時脈信號SCLK的相位。
當時脈資料回復電路100在運作時，前述的第一偵測電路110、調整電路180、與壓控振盪器150會形成一第一迴路。第二偵測電路130、控制電壓產生電路140、壓控振盪器150、相位調整電路160、與除頻電路170會形成一第二迴路。
由於前述的相位調整電路160會在第一迴路濾波器120的控制之下調整取樣時脈信號SCLK的相位以產生相位調整信號ACLK，所以能夠使得前述的第一迴路與第二迴路兩者同時達到穩態。如此一來，第一迴路與第二迴路兩者便可同時運作。亦即，時脈資料回復電路100中的第一迴路與第二迴路兩者可同時共享壓控振盪器150所產生的取樣時脈信號SCLK。
因此，在時脈資料回復電路100無需設置額外的開關電路將壓控振盪器150在前述的第一迴路與第二迴路之間進行切換。如此一來，便可有效降低壓控振盪器150輸出的取樣時脈信號SCLK產生頻率漂移的可能性。
實作上，控制電壓產生電路140可用電荷泵搭配迴路濾波器的架構來實現。例如，在圖2的實施例中，控制電壓產生電路140包含一電荷泵242與一第二迴路濾波器244。
電荷泵242耦接於第二偵測電路130，設置成依據第二偵測信號DEC2產生一相應的輸出電壓。第二迴路濾波器244耦接於電荷泵242與壓控振盪器150，設置成對電荷泵242的輸出電壓進行補償與濾波，以產生前述的控制電壓VC。實作上，前述的電荷泵242與第二迴路濾波器244可用各種合適的電路架構來實現。
在本實施例中，當第二偵測電路130偵測到參考信號REF的相位領先於反饋信號FB的相位時，可利用第二偵測信號DEC2控制電荷泵242調升輸出電壓，以藉此調升控制電壓VC。當第二偵測電路130偵測到參考信號REF的相位落後於反饋信號FB的相位時，則可利用第二偵測信號DEC2控制電荷泵242調降輸出電壓，以藉此調降控制電壓VC。
在圖2的實施例中，前述的調整電路180可用一電流源電路282搭配一電流槽電路284的組合來實現。電流源電路282設置成可依據第一偵測信號DEC1增加流經壓控振盪器150的電流大小。電流槽電路284設置成可依據第一偵測信號DEC1減少流經壓控振盪器150的電流大小。
當第一偵測電路110偵測到資料信號DA_IN的相位領先於取樣時脈信號SCLK的相位時，可利用第一偵測信號DEC1控制調整電路180增加流經壓控振盪器150的電流大小，以致使壓控振盪器150將取樣時脈信號SCLK的相位時序提前。另一方面，當第一偵測電路110偵測到資料信號DA_IN的相位落後於取樣時脈信號SCLK的相位時，可利用第一偵測信號DEC1控制調整電路180減少流經壓控振盪器150的電流大小，以致使壓控振盪器150將取樣時脈信號SCLK的相位時序往後延。
藉由調整電路180依據第一偵測電路110的偵測結果直接調整流經壓控振盪器150的電流大小的方式，可改變壓控振盪器150輸出的取樣時脈信號SCLK的相位，進而大幅加快前述第一迴路的迴路響應速度。因此，即使時脈資料回復電路100持續較長的時間都沒有接收到資料信號DA_IN，也能使壓控振盪器150輸出的取樣時脈信號SCLK的頻率維持穩定。藉由前述方式，便可有效降低壓控振盪器150輸出的取樣時脈信號SCLK出現頻率飄移的問題。
請注意，前述的電路架構只是示範性的實施例，並非侷限本發明的實際實施方式。如圖3所示，某些實施例中可將前述調整電路180中的電流槽電路284省略。
又例如，如圖4所示，某些實施例中可將前述調整電路180中的電流源電路282省略。
在某些實施例中，前述的調整電路180可改用耦接於壓控振盪器150的輸入端的可變電容裝置來實現。在本實施例中，第一偵測電路110可利用第一偵測信號DEC1改變調整電路180的電容值大小，以改變壓控振盪器150的輸入電壓大小，進而調整取樣時脈信號SCLK的相位。
在另一實施例中，調整電路180亦可改用能夠依據第一偵測信號DEC1改變壓控振盪器150的輸入電壓大小的合適電壓調整電路來實現。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件，而本領域內的技術人員可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來做爲區分元件的方式，而是以元件在功能上的差異來作爲區分的基準。在說明書及申請專利範圍中所提及的「包含」爲開放式的用語，應解釋成「包含但不限定於」。另外，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或通過其它元件或連接手段間接地電性或信號連接至第二元件。
在說明書中所使用的「和/或」的描述方式，包含所列舉的其中一個項目或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的含義。
說明書及申請專利範圍中的「電壓信號」，在實作上可採用電壓形式或電流形式來實現。說明書及申請專利範圍中的「電流信號」，在實作上也可用電壓形式或電流形式來實現。
以上僅為本發明的較佳實施例，凡依本發明請求項所做的等效變化與修改，皆應屬本發明的涵蓋範圍。
100:時脈資料回復電路（clock data recovery circuit）
110:第一偵測電路（first detecting circuit）
120:第一迴路濾波器（first loop filter）
130:第二偵測電路（second detecting circuit）
140:控制電壓產生電路（control voltage generating circuit）
150:壓控振盪器（voltage-controlled oscillator）
160:相位調整電路（phase adjustment circuit）
170:除頻電路（frequency divider circuit）
180:調整電路（adjustment circuit）
242:電荷泵（charge pump）
244:第二迴路濾波器（second loop filter）
282:電流源電路（current source circuit）
284:電流槽電路（current sink circuit）
DA_IN:資料信號（data signal）
SCLK:取樣時脈信號（sampling clock signal）
DEC1:第一偵測信號（first detection signal）
CTL:控制信號（first control signal）
REF:參考信號（reference signal）
FB:反饋信號（feedback signal）
DEC2:第二偵測信號（second detection signal）
VC:控制電壓（control voltage）
ACLK:相位調整信號（phase-adjusted signal）
圖1為本發明一實施例的時脈資料回復電路簡化後的功能方塊圖。
圖2至圖4為時脈資料回復電路中的調整電路的不同實施例簡化後的示意圖。
100:時脈資料回復電路
110:第一偵測電路
120:第一迴路濾波器
130:第二偵測電路
140:控制電壓產生電路
150:壓控振盪器
160:相位調整電路
170:除頻電路
180:調整電路

Claims (8)

  1. 一種時脈資料回復電路（100），包含： 一第一偵測電路（110），設置成偵測一資料信號（DA_IN）與一取樣時脈信號（SCLK）兩者的相位時序，以產生一相應的第一偵測信號（DEC1）； 一第一迴路濾波器（120），耦接於該第一偵測電路（110），設置成對該第一偵測信號（DEC1）進行處理以產生一控制信號（CTL）； 一第二偵測電路（130），設置成偵測一參考信號（REF）與一反饋信號（FB）兩者的相位時序，以產生一相應的第二偵測信號（DEC2）； 一控制電壓產生電路（140），耦接於該第二偵測電路（130），設置成依據該第二偵測信號（DEC2）產生一相應的控制電壓（VC）； 一壓控振盪器（150），耦接於該控制電壓產生電路（140），設置成依據該控制電壓（VC）產生該取樣時脈信號（SCLK）； 一相位調整電路（160），耦接於該第一迴路濾波器（120）與該壓控振盪器（150），設置成依據該控制信號（CTL）調整該取樣時脈信號（SCLK）的相位，以產生一相位調整信號（ACLK）；以及 一除頻電路（170），耦接於該第二偵測電路（130）與該相位調整電路（160），設置成對該相位調整信號（ACLK）進行一除頻運作，以產生該反饋信號（FB）。
  2. 如請求項1所述的時脈資料回復電路（100），其另包含： 一調整電路（180），耦接於該第一偵測電路（110）與該壓控振盪器（150），設置成依據該第一偵測信號（DEC1）控制該壓控振盪器（150）改變該取樣時脈信號（SCLK）的相位。
  3. 如請求項2所述的時脈資料回復電路（100），其中，該調整電路（180）設置成依據該第一偵測信號（DEC1）調整流經該壓控振盪器（150）的電流大小，以藉此改變該取樣時脈信號（SCLK）的相位。
  4. 如請求項2所述的時脈資料回復電路（100），其中，該控制電壓產生電路（140）包含有： 一電荷泵（242），耦接於該第二偵測電路（130），設置成依據該第二偵測信號（DEC2）產生一相應的輸出電壓；以及 一第二迴路濾波器（244），耦接於該電荷泵（242）與該壓控振盪器（150），設置成對該輸出電壓進行補償與濾波，以產生該控制電壓（VC）。
  5. 如請求項2所述的時脈資料回復電路（100），其中，該調整電路（180）包含有： 一電流源電路（282），設置成依據該第一偵測信號（DEC1）增加流經該壓控振盪器（150）的電流大小。
  6. 如請求項2所述的時脈資料回復電路（100），其中，該調整電路（180）包含有： 一電流槽電路（284），設置成依據該第一偵測信號（DEC1）減少流經該壓控振盪器（150）的電流大小。
  7. 如請求項2所述的時脈資料回復電路（100），其中，該調整電路（180）包含有： 一電流源電路（282），設置成依據該第一偵測信號（DEC1）增加流經該壓控振盪器（150）的電流大小；以及 一電流槽電路（284），設置成依據該第一偵測信號（DEC1）減少流經該壓控振盪器（150）的電流大小。
  8. 如請求項2所述的時脈資料回復電路（100），其中，當該時脈資料回復電路（100）運作時，該第一偵測電路（110）、該調整電路（180）、與該壓控振盪器（150）會形成一第一迴路，而該第二偵測電路（130）、該控制電壓產生電路（140）、該壓控振盪器（150）、該相位調整電路（160）、與該除頻電路（170）會形成一第二迴路，且該第一迴路與該第二迴路兩者會同時共享該壓控振盪器（150）所產生的該取樣時脈信號（SCLK）。
TW108105499A 2019-02-19 2019-02-19 時脈資料回復電路 TWI681634B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108105499A TWI681634B (zh) 2019-02-19 2019-02-19 時脈資料回復電路
CN202010099797.0A CN111585568B (zh) 2019-02-19 2020-02-18 频率数据恢复电路
US16/793,267 US10771233B1 (en) 2019-02-19 2020-02-18 Clock data recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108105499A TWI681634B (zh) 2019-02-19 2019-02-19 時脈資料回復電路

Publications (2)

Publication Number Publication Date
TWI681634B TWI681634B (zh) 2020-01-01
TW202032920A true TW202032920A (zh) 2020-09-01

Family

ID=69942722

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108105499A TWI681634B (zh) 2019-02-19 2019-02-19 時脈資料回復電路

Country Status (3)

Country Link
US (1) US10771233B1 (zh)
CN (1) CN111585568B (zh)
TW (1) TWI681634B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113839676A (zh) * 2020-06-23 2021-12-24 円星科技股份有限公司 逐次逼近式模数转换电路及其操作方法
TWI739571B (zh) 2020-08-28 2021-09-11 崛智科技有限公司 時脈資料回復電路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366270B2 (en) * 2000-12-20 2008-04-29 Primarion, Inc. PLL/DLL dual loop data synchronization utilizing a granular FIFO fill level indicator
US7089444B1 (en) * 2003-09-24 2006-08-08 Altera Corporation Clock and data recovery circuits
US8189729B2 (en) * 2005-08-03 2012-05-29 Altera Corporation Wide range and dynamically reconfigurable clock data recovery architecture
US20070132491A1 (en) * 2005-12-12 2007-06-14 Chang-Fu Kuo Phase-locked loop with compensated loop bandwidth
US7496779B2 (en) * 2006-06-13 2009-02-24 Via Technologies, Inc. Dynamically synchronizing a processor clock with the leading edge of a bus clock
TWI338456B (en) * 2006-10-23 2011-03-01 Realtek Semiconductor Corp Hybrid phase-locked loop
TWI346460B (en) * 2006-10-31 2011-08-01 Realtek Semiconductor Corp A clock and data recovery circuit and a method for adjusting loop bandwidth used thereby
US7973576B2 (en) * 2008-05-21 2011-07-05 Mediatek Inc. Voltage controlled oscillators and phase-frequency locked loop circuit using the same
JP5365323B2 (ja) * 2009-04-20 2013-12-11 ソニー株式会社 クロックデータリカバリ回路および逓倍クロック生成回路
US9793084B2 (en) * 2009-11-16 2017-10-17 Schlumberger Technology Corporation Floating intermediate electrode configuration for downhole nuclear radiation generator
US8284888B2 (en) * 2010-01-14 2012-10-09 Ian Kyles Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock
US8416025B2 (en) * 2010-04-14 2013-04-09 Realtek Semiconductor Corp. Reference assisted control system and method thereof
US8791734B1 (en) * 2013-02-13 2014-07-29 Silicon Laboratories Inc. Cascaded PLL for reducing low-frequency drift in holdover mode
CN106921386B (zh) * 2015-12-24 2019-11-01 瑞昱半导体股份有限公司 半速率时钟数据回复电路
KR102435034B1 (ko) * 2017-06-21 2022-08-23 삼성전자주식회사 디지털 위상 고정 루프 및 디지털 위상 고정 루프의 동작 방법

Also Published As

Publication number Publication date
US20200266968A1 (en) 2020-08-20
US10771233B1 (en) 2020-09-08
TWI681634B (zh) 2020-01-01
CN111585568B (zh) 2023-02-28
CN111585568A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN110945830B (zh) 多模式数据驱动型时钟恢复电路
CN109314518B (zh) 高性能锁相环
JP4252561B2 (ja) クロック発生回路及びクロック発生方法
KR101694926B1 (ko) 고속 시리얼라이저/디시리얼라이저에 대한 정확한 클럭 위상 신호들을 생성하기 위한 회로
US8170168B2 (en) Clock data recovery circuit
CN104734636B (zh) 振荡器装置和方法
WO2015149653A1 (zh) 一种时钟占空比调整电路及多相位时钟产生器
CN107911114B (zh) 一种恒定环路带宽的宽带锁相环
TWI681634B (zh) 時脈資料回復電路
JP2010171944A (ja) 発振回路
US8169241B2 (en) Proportional phase comparator and method for phase-aligning digital signals
Lee et al. An 84-mW 4-Gb/s clock and data recovery circuit for serial link applications
US9059837B1 (en) Clock data recovery circuit and clock data recovery method
US6791420B2 (en) Phase locked loop for recovering a clock signal from a data signal
CN106612118B (zh) 时钟产生器及产生方法
US9673826B2 (en) Receiving device
KR102476654B1 (ko) 클럭 생성 회로 및 이를 포함하는 반도체 장치
US8269533B2 (en) Digital phase-locked loop
JP2005086789A (ja) クロックデータリカバリ回路
CN113162586A (zh) 一种时钟占空比修调方法及系统
CN112653451B (zh) 时钟数据恢复装置
KR100769690B1 (ko) 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치
JP2008072597A (ja) 遅延ロックループ回路
KR101700745B1 (ko) 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로
TW201911755A (zh) 鑒相器及時鐘與數據回復裝置