TW202023330A - 封裝結構及其製造方法 - Google Patents

Abstract

一種封裝結構，包括線路重佈結構、晶片、一或多個結構強化元件及保護層。線路重佈結構包括第一線路層及設置於第一線路層之上的第二線路層。第一線路層電性連接第二線路層。晶片設置於線路重佈結構上，並電性連接第二線路層。一或多個結構強化元件設置於線路重佈結構上。結構強化元件具有30~200GPa的楊氏模數。保護層淹蓋晶片及結構強化元件的側壁。

Description

封裝結構及其製造方法

本揭示內容係關於一種封裝結構，以及關於一種封裝結構的製造方法。

傳統上，晶片封裝結構包括基板、位於基板上之晶片及淹蓋晶片的封裝材料層。由於基板、晶片及封裝材料層的熱膨脹係數差異大，當執行熱製程以形成晶片及封裝材料層於基板上時，晶片封裝結構經常嚴重翹曲。因此，降低了晶片封裝結構安裝在印刷電路板上的良率。

另一方面，當欲形成一封裝結構形成於另一封裝結構上之堆疊式封裝結構(package-on-package，POP)時，翹曲現象亦導致製程上的困難。

本揭示內容的第一實施方式係提供一種封裝結構，包括線路重佈結構、晶片、一或多個結構強化元件及保護層。線路重佈結構包括第一線路層及設置於第一線路層之上的第二線路層。第一線路層電性連接第二線路層。晶片設 置於線路重佈結構上，並電性連接第二線路層。一或多個結構強化元件設置於線路重佈結構上。結構強化元件具有30~200GPa的楊氏模數。保護層淹蓋晶片及結構強化元件的側壁。

在本揭示內容的第一實施方式中，封裝結構包括一個結構強化元件，且結構強化元件圍繞晶片。

在本揭示內容的第一實施方式中，封裝結構包括多個結構強化元件，且多個結構強化元件中之一者位於晶片的第一側，多個結構強化元件中之另一者位於晶片的第二側，且第二側與第一側相對或相鄰。

在本揭示內容的第一實施方式中，結構強化元件與晶片具有50~1000微米的水平距離。

在本揭示內容的第一實施方式中，結構強化元件包括但不限於雙馬來醯亞胺三嗪樹脂、環氧樹脂、錫膏或銅膏。

在本揭示內容的第一實施方式中，結構強化元件的上表面及保護層的上表面共平面。

本揭示內容的第二實施方式係提供一種封裝結構，包括線路重佈結構、晶片、一內導電強化元件、第一保護層及電子元件。線路重佈結構包括第一線路層及設置於第一線路層之上的第二線路層，其中第一線路層電性連接第二線路層。晶片設置於線路重佈結構上，並電性連接第二線路層。內導電強化元件設置於線路重佈結構上。內導電強化元件包括強化層及導電連接件。強化層具有30~200GPa的 楊氏模數，且強化層具有通孔。導電連接件設置於通孔中。導電連接件的頂部及底部暴露於強化層外，且導電連接件的底部電性連接第二線路層。第一保護層淹蓋晶片及內導電強化元件的側壁。電子元件設置於第一保護層之上，並電性連接導電連接件的頂部。

在本揭示內容的第二實施方式中，封裝結構進一步包括基板結構及第二保護層。基板結構設置於第一保護層與電子元件之間，且電子元件通過基板結構電性連接至導電連接件的頂部。第二保護層淹蓋電子元件。

在本揭示內容的第二實施方式中，內導電強化元件圍繞晶片。

在本揭示內容的第二實施方式中，內導電強化元件與晶片具有50~1000微米的水平距離。

在本揭示內容的第二實施方式中，強化層包括但不限於雙馬來醯亞胺三嗪樹脂、環氧樹脂、玻璃或陶瓷。

在本揭示內容的第二實施方式中，內導電強化元件的上表面及第一保護層的上表面共平面。

本揭示內容的第三實施方式係提供一種封裝結構，包括線路重佈結構、晶片、內導電強化元件、保護層及天線圖案。線路重佈結構包括第一線路層及設置於第一線路層之上的第二線路層，其中第一線路層電性連接第二線路層。晶片設置於線路重佈結構上，並電性連接第二線路層。內導電強化元件設置於線路重佈結構上。內導電強化元件包括強化層及導電連接件。強化層具有30~200GPa的楊氏 模數，且強化層具有通孔。導電連接件設置於通孔中，其中導電連接件的頂部及底部暴露於強化層外，且導電連接件的底部電性連接第二線路層。保護層淹蓋晶片及內導電強化元件的側壁。天線圖案設置於保護層上，並電性連接導電連接件的頂部。

在本揭示內容的第三實施方式中，內導電強化元件圍繞晶片。

在本揭示內容的第三實施方式中，內導電強化元件與晶片具有50~1000微米的水平距離。

在本揭示內容的第三實施方式中，強化層包括但不限於雙馬來醯亞胺三嗪、玻璃或陶瓷。

在本揭示內容的第三實施方式中，內導電強化元件的上表面及保護層的上表面共平面。

本揭示內容的第四實施方式提供一種封裝結構的製造方法，包括下列操作：(i)提供一線路重佈結構，其中線路重佈結構包括一第一線路層及設置於第一線路層之上的一第二線路層，且第一線路層電性連接第二線路層；(ii)形成一或多個結構強化元件於線路重佈結構上，其中結構強化元件具有30~200GPa的一楊氏模數；(iii)設置一晶片於線路重佈結構上，其中晶片電性連接第二線路層；以及(iv)形成一保護層淹蓋晶片及結構強化元件。

在本揭示內容的第四實施方式中，在操作(iv)之後，進一步包括：(v)去除保護層的一頂部，以暴露出結構強化元件的一上表面。

本揭示內容的第五實施方式係提供一種封裝結構的製造方法，包括下列操作：(i)提供一線路重佈結構，其中線路重佈結構包括一第一線路層及設置於第一線路層之上的一第二線路層，且第一線路層電性連接第二線路層；(ii)形成內導電強化元件於線路重佈結構上，其中內導電強化元件包括：一強化層，具有30~200GPa的一楊氏模數，其中強化層具有一通孔；以及一導電連接件，設置於通孔中，其中導電連接件的一頂部及一底部暴露於強化層外，且導電連接件的底部電性連接第二線路層；(iii)設置一晶片於線路重佈結構上，其中晶片電性連接第二線路層；(iv)形成一第一保護層淹蓋晶片及內導電強化元件；以及(v)設置一電子元件於第一保護層之上，其中電子元件電性連接導電連接件的頂部。

在本揭示內容的第五實施方式中，操作(ii)包括下列步驟：(a)提供一基板，其中基板具有30~200GPa的一楊氏模數；(b)對基板進行一鑽孔製程，以形成具有通孔的強化層；(c)形成導電連接件於通孔中，以形成內導電強化元件；以及(d)設置內導電強化元件於線路重佈結構上。

在本揭示內容的第五實施方式中，在操作(v)中，電子元件設置於一基板結構上並被一第二保護層所淹蓋，且電子元件通過基板結構電性連接至導電連接件的頂部。

本揭示內容的第六實施方式係提供一種封裝結 構的製造方法，包括下列操作：(i)提供一線路重佈結構，其中線路重佈結構包括一第一線路層及設置於第一線路層之上的一第二線路層，且第一線路層電性連接第二線路層；(ii)形成內導電強化元件於線路重佈結構上，其中內導電強化元件包括：一強化層，具有30~200GPa的一楊氏模數，其中強化層具有一通孔；以及一導電連接件，設置於通孔中，其中導電連接件的一頂部及一底部暴露於強化層外，且導電連接件的底部電性連接第二線路層；(iii)設置一晶片於線路重佈結構上，其中晶片電性連接第二線路層；(iv)形成一保護層淹蓋晶片及內導電強化元件；以及(v)形成一天線圖案於保護層之上，其中天線圖案電性連接導電連接件的頂部。

以下將以實施方式對上述之說明作詳細的描述，並對本揭示內容的技術方案提供更進一步的解釋。

10、10a、10b‧‧‧封裝結構

100‧‧‧線路重佈結構

110‧‧‧第一線路重佈層

111‧‧‧第一線路層

112‧‧‧第一絕緣層

112a‧‧‧導通孔

113‧‧‧第一導電接觸件

120‧‧‧第二線路重佈層

121‧‧‧第二線路層

122‧‧‧第二絕緣層

122a‧‧‧導通孔

123‧‧‧第二導電接觸件

130‧‧‧第三線路重佈層

131‧‧‧第三線路層

132‧‧‧第三絕緣層

132a‧‧‧導通孔

133‧‧‧第三導電接觸件

140‧‧‧導電墊

200‧‧‧晶片

200a‧‧‧第一側

200b‧‧‧第二側

200c‧‧‧第三側

210‧‧‧金屬凸塊

300‧‧‧結構強化元件

310‧‧‧黏接材料

400、400"‧‧‧保護層

410‧‧‧第一保護層

420‧‧‧第二保護層

500‧‧‧焊球

510‧‧‧焊接材料

600‧‧‧內導電強化元件

610‧‧‧強化層

610a‧‧‧通孔

612‧‧‧基板

612a‧‧‧通孔

613‧‧‧基板

620‧‧‧導電連接件

700‧‧‧電子元件

700c‧‧‧導線

800‧‧‧基板結構

810‧‧‧第一導電墊

820‧‧‧第二導電墊

900‧‧‧天線圖案

S‧‧‧基板

D1‧‧‧水平距離

R1‧‧‧區域

第1A圖為本揭示內容第一實施方式之封裝結構的剖面示意圖。

第1B圖為本揭示內容一實施方式之封裝結構的俯視示意圖。

第1C圖為本揭示內容一實施方式之封裝結構的俯視示意圖。

第1D圖為本揭示內容一實施方式之封裝結構的俯視示 意圖。

第1E圖為本揭示內容一實施方式之封裝結構的俯視示意圖。

第2圖為本揭示內容第二實施方式之封裝結構的剖面示意圖。

第3圖為本揭示內容第三實施方式之封裝結構的剖面示意圖。

第4圖~第11圖為本揭示內容第一實施方式之封裝結構的製造方法的各個階段的剖面示意圖。

第12圖~第17圖為本揭示內容第二實施方式之封裝結構的製造方法的各個階段的剖面示意圖。

第18圖為本揭示內容第三實施方式之封裝結構的製造方法的一階段的剖面示意圖。

第19圖~第22圖為本揭示內容一實施方式之內導電強化元件的製造方法的各個階段的剖面示意圖。

為了使本揭示內容的敘述更加詳盡與完備，下文針對了本揭示內容的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本揭示內容具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細 節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本揭示內容的實施例。

再者，空間相對用語，例如「下方」、「之下」、「上方」、「之上」等，這是為了便於敘述一元件或特徵與另一元件或特徵之間的相對關係。這些空間上的相對用語的真實意義包含其他的方位。例如，當圖式上下翻轉180度時，一元件與另一元件之間的關係，可能從「下方」、「之下」變成「上方」、「之上」。此外，本文中所使用的空間上的相對敘述也應作同樣的解釋。

請參考第1A圖，第1A圖為本揭示內容第一實施方式之封裝結構10的剖面示意圖。封裝結構10包括線路重佈結構100、晶片200、一或多個結構強化元件300、保護層400、以及焊球500。

線路重佈結構100包括第一線路重佈層110、第二線路重佈層120、第三線路重佈層130、以及導電墊140。 具體地，第一線路重佈層110包括第一線路層111、第一絕緣層112、以及第一導電接觸件113。在一些實施例中，第一線路層111及第一導電接觸件113包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第一線路層111的線寬和線距小於8微米，例如7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第一絕緣層112覆蓋第一線路層111，且第一絕緣層112具有導通孔112a。在一些實施例中，第一絕緣層112包括光敏介電材料。導通孔112a暴露出第一線路層111的一部分，且第一導電接觸件113共 型地形成於導通孔112a中，從而第一導電接觸件113接觸第一線路層111。

第二線路重佈層120設置於第一線路重佈層110之上。具體地，第二線路重佈層120包括第二線路層121、第二絕緣層122、以及第二導電接觸件123。第二線路層121接觸第一導電接觸件113，從而第二線路層121與第一線路層111電性連接。在一些實施例中，第二線路層121及第二導電接觸件123包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第二線路層121的線寬和線距小於8微米，例如7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第二絕緣層122覆蓋第二線路層121，且第二絕緣層122具有導通孔122a。在一些實施例中，第二絕緣層122包括光敏介電材料。導通孔122a暴露出第二線路層121的一部分，且第二導電接觸件123共型地形成於導通孔122a中，從而第二導電接觸件123接觸第二線路層121。

第三線路重佈層130設置於第二線路重佈層120之上。具體地，第三線路重佈層130包括第三線路層131、第三絕緣層132、以及第三導電接觸件133。第三線路層131接觸第二導電接觸件123，從而第三線路層131與第二線路層121電性連接。在一些實施例中，第三線路層131及第三導電接觸件133包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第三線路層131的線寬和線距小於8微米，例如7微米、6微米、5微米、4微米、3微米、2 微米、1微米或0.5微米。第三絕緣層132覆蓋第三線路層131，且第三絕緣層132具有導通孔132a。在一些實施例中，第三絕緣層132包括光敏介電材料。導通孔132a暴露出第三線路層131的一部分，且第三導電接觸件133填充於導通孔132a中，從而第三導電接觸件133接觸第三線路層131。

導電墊140接觸第三導電接觸件133，從而導電墊140與第三線路層131電性連接。在一些實施例中，導電墊140包括任何導電材料，例如銅、鎳或銀等金屬。

晶片200設置於線路重佈結構100之上，並與第三線路層131電性連接。具體地，晶片200的下表面設置有多個金屬凸塊210(例如晶片接腳)，並且金屬凸塊210經由焊接材料與導電墊140接合，從而晶片200與第三線路層131電性連接。

一或多個結構強化元件300設置於線路重佈結構100之上。具體地，結構強化元件300通過黏接材料310而接合於第三線路重佈層130上。在一些實施例中，黏接材料310包括矽膠、環氧樹脂膠、聚醯亞胺(polyimide，PI)膠或聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)膠，但不以此為限。應理解的是，結構強化元件300具有30~200GPa的一楊氏模數(Young's modulus)，例如100、150或200。如前所述，習知的晶片封裝結構常因熱製程而產生嚴重翹曲。特別地，當晶片封裝結構的尺寸達到一定範圍以上時，翹曲現象特別嚴重，例如當晶片封裝 結構的長為15毫米以上且寬為15毫米以上時。然而，藉由結構強化元件300的設置，本揭示內容的封裝結構10不易有翹曲現象的發生。

詳細而言，結構強化元件300具有30~200GPa的楊氏模數，因此提供封裝結構10足夠的機械強度。據此，即使封裝結構10中的各元件材料之間的熱膨脹係數差異很大，亦不易有翹曲現象的發生。在一些實施例中，結構強化元件300包括但不限於雙馬來醯亞胺三嗪(bismaleimide-tirazine，BT)樹脂、環氧樹脂、錫膏或銅膏。較佳地，在一些實施例中，結構強化元件300與晶片200具有一水平距離D1，且水平距離D1為50~1000微米。

為了更清楚地理解晶片200與結構強化元件300之間的關係，請參考第1B圖。第1B圖為本揭示內容一實施方式之封裝結構10的俯視示意圖。如第1B圖所示，封裝結構10包括一個結構強化元件300，且所述結構強化元件300圍繞晶片200。具體地，結構強化元件300的俯視輪廓為「口」字型。

在另一實施方式中，封裝結構10包括多個結構強化元件300，如第1C圖所示。第1C圖為本揭示內容一實施方式之封裝結構10的俯視示意圖。多個結構強化元件300圍繞晶片200設置。具體地，結構強化元件300設置在晶片200的四個側邊上。

可代替地，多個結構強化元件300可僅設置於晶片200的兩個側邊上，請參考第1D圖及第1E圖。如第1D 圖所示，多個結構強化元件300設置於晶片200的第一側200a及第二側200b，且第一側200a與第二側200b相對。 或者，如第1E圖所示，多個結構強化元件300設置於晶片200的第一側200a及第三側200c，且第一側200a與第三側200c相鄰。

回到第1A圖，保護層400淹蓋晶片200及結構強化元件300的側壁，並填充於晶片200與第三線路重佈層130之間的間隙。具體地，結構強化元件300的上表面及保護層400的上表面共平面。保護層400可保護晶片200的金屬凸塊210與導電墊140之間的接合，從而避免剝離的情況發生。另一方面，保護層400亦可阻隔水氣，並且避免金屬凸塊210、焊接材料、以及導電墊140的氧化。在一些實施例中，保護層400包括樹脂。

焊球500設置於線路重佈結構100下。具體地，焊球500接觸第一線路層111，從而焊球500與第一線路層111電性連接。在一些實施例中，焊球500包括鉛、錫、銀、銅、鉍、銻、鋅或等焊接金屬，但不以此為限。

請參考第2圖，第2圖為本揭示內容第二實施方式之封裝結構10a的剖面示意圖。封裝結構10a包括線路重佈結構100、晶片200、內導電強化元件600、第一保護層410、電子元件700、以及焊球500。關於線路重佈結構100、晶片200、以及焊球500之細節，請參考第1A圖及對應的相關段落之敘述，在此不加以贅述。

內導電強化元件600設置於線路重佈結構100 上，且內導電強化元件600包括一強化層610及一導電連接件620。在一些實施例中，導電連接件620包括任何導電材料，例如銅、鎳或銀等金屬。具體地，強化層610具有一通孔610a，且導電連接件620設置於通孔610a中。更具體地，導電連接件620的頂部及底部暴露於強化層610外，且導電連接件620的底部接觸導電墊140，從而導電連接件620電性連接至第三線路層131。

應理解的是，強化層610具有30~200GPa的楊氏模數，因此提供封裝結構10a足夠的機械強度。在一些實施例中，強化層610包括但不限於雙馬來醯亞胺三嗪樹脂、環氧樹脂、玻璃或陶瓷。較佳地，在一些實施例中，內導電強化元件600與晶片200具有一水平距離D1，且水平距離D1為50~1000微米。

關於晶片200與內導電強化元件600之間的關係，可對應於第1B圖中晶片200與結構強化元件300之間的關係。亦即，內導電強化元件600圍繞晶片200。

第一保護層410淹蓋晶片200及內導電強化元件600的側壁，並填充於晶片200與第三線路重佈層130之間的間隙。具體地，內導電強化元件600的上表面及第一保護層410的上表面共平面。第一保護層410可保護晶片200的金屬凸塊210與導電墊140之間的接合，從而避免剝離的情況發生。另一方面，第一保護層410亦可阻隔水氣，並且避免金屬凸塊210、焊接材料、以及導電墊140的氧化。在一些實施例中，第一保護層410包括樹脂。

電子元件700設置於第一保護層410之上，並電性連接導電連接件620的頂部。具體地，電子元件700設置於一基板結構800上，且被一第二保護層420所淹蓋。基板結構800具有第一導電墊810、第二導電墊820及內部線路，且內部線路電性連接第一導電墊810及第二導電墊820。如第2圖所示，電子元件700通過導線700c電性連接至第一導電墊810。此外，第二導電墊820通過焊接材料510與導電連接件620的頂部電性連接。在一些實施例中，焊接材料510包括鉛、錫、銀、銅、鉍、銻、鋅或等焊接金屬，但不以此為限。

第二保護層420可阻隔水氣，並且避免導線700c、以及第一導電墊810的氧化。在一些實施例中，第二保護層420包括樹脂。在一些實施例中，電子元件700為記憶體。

請參考第3圖，第3圖為本揭示內容第三實施方式之封裝結構10b的剖面示意圖。須說明的是，在第3圖中，與第2圖相同或相似之元件被給予相同的符號，並省略相關說明。第3圖的封裝結構10b與第2圖的封裝結構10a相似，差異在第3圖的封裝結構10b不具有電子元件700、基板結構800及第二保護層420等元件。取而代之的是，封裝結構10b進一步包括一天線圖案900。天線圖案900設置於第一保護層410上，並接觸導電連接件620的頂部，從而與導電連接件620電性連接。

本揭示內容亦提供一種封裝結構之製造方法。 第4圖~第11圖為本揭示內容第一實施方式之封裝結構10的製造方法的各個階段的剖面示意圖。

如第4圖所示，形成第一線路層111於一基板S之上。例如，形成導電材料於基板S之上，並圖案化導電材料以形成第一線路層111。在一些實施例中，形成導電材料的方式包括電鍍、化學氣相沉積、物理氣相沉積等，但不以此為限。

接下來，如第5圖所示，形成第一絕緣層112覆蓋第一線路層111，並且第一絕緣層112包括暴露出第一線路層111的一部分的導通孔112a。例如，形成介電材料於第一線路層111之上，並圖案化介電材料以形成導通孔112a。在一些實施例中，形成介電材料的方法包括化學氣相沉積、物理氣相沉積等，但不以此為限。在一些實施例中，圖案化導電材料和介電材料的方法包括沉積光阻於待圖案化層上，並經過曝光和顯影來形成圖案化光阻層。接著，使用此圖案化光阻層作為蝕刻遮罩來蝕刻待圖案化層。最後，移除圖案化光阻層。可代替地，在介電材料為光敏介電材料的實施例中，可藉由曝光和顯影來移除光敏介電材料的一部分以完成圖案化。

接著，形成第二線路層121於第一絕緣層112之上，以及共型地形成第一導電接觸件113於導通孔112a中。例如，形成導電材料於第一絕緣層112之上，並共型地形成於導通孔112a中。接著，圖案化導電材料以形成第二線路層121和第一導電接觸件113。

接下來，如第6圖所示，形成第二絕緣層122覆蓋第二線路層121，並且第二絕緣層122包括暴露出第二線路層121的一部分的導通孔122a。例如，形成介電材料於第二線路層121之上，並圖案化介電材料以形成導通孔122a。

接著，形成第三線路層131於第二絕緣層122之上，以及共型地形成第二導電接觸件123於導通孔122a中。例如，形成導電材料於第二絕緣層122之上，並共型地形成於導通孔122a中。接著，圖案化導電材料以形成第三線路層131和第二導電接觸件123。

接下來，如第7圖所示，形成第三絕緣層132覆蓋第三線路層131，並且第三絕緣層132包括暴露出第三線路層131的一部分的導通孔132a。例如，形成介電材料於第三線路層131之上，並圖案化介電材料以形成導通孔132a。

接著，形成導電墊140於第三絕緣層132之上，以及形成第三導電接觸件133於導通孔132a中。例如，形成導電材料於第三絕緣層132之上，並形成於導通孔132a中。接著，圖案化導電材料以形成導電墊140和第三導電接觸件133。從而，形成線路重佈結構100於基板S上。

接下來，如第8圖所示，形成一或多個結構強化元件300於線路重佈結構100上。例如，使用黏接材料310將結構強化元件300附接至第三線路重佈層130上。

接著，如第9圖所示，設置晶片200於線路重佈結構100上。例如，使用焊接材料將晶片200下表面的多個金屬凸塊210(例如晶片接腳)與導電墊140接合。

接下來，如第10圖所示，形成保護層400"淹蓋晶片200及結構強化元件300，並且填充於晶片200與第三線路重佈層130之間的間隙。

接著，使用化學機械研磨(chemical mechanical polishing，CMP)製程移除保護層400"的頂部，從而形成如第11圖所示的暴露出結構強化元件300的上表面的保護層400。須說明的是，移除保護層400"的頂部提供提特定的技術效果。詳細而言，保護層400"的材料的熱膨脹係數通常與其他元件的熱膨脹係數差異大，因此過厚的保護層400"容易造成封裝結構的翹曲。藉由移除保護層400"的頂部，可改善封裝結構的翹曲現象。

接下來，剝離基板S以暴露出第一線路層111。隨後，形成接觸第一線路層111的焊球500，從而形成如第1A圖所示的封裝結構10。

第12圖~第17圖為本揭示內容第二實施方式之封裝結構10a的製造方法的各個階段的剖面示意圖。第12圖接續第6圖，形成第三絕緣層132覆蓋第三線路層131，並且第三絕緣層132包括暴露出第三線路層131的一部分的導通孔132a。例如，形成介電材料於第三線路層131之上，並圖案化介電材料以形成導通孔132a。

接著，形成導電墊140於第三絕緣層132之上，以及形成第三導電接觸件133於導通孔132a中。例如，形成導電材料於第三絕緣層132之上，並形成於導通孔132a中。接著，圖案化導電材料以形成導電墊140和第三導電接觸件 133。從而，形成線路重佈結構100於基板S上。

接下來，如第13圖所示，形成內導電強化元件600於線路重佈結構100上。例如，通過接合製程將內導電強化元件600的導電連接件620與導電墊140接合。值得一提的是，導電墊140具有一凹陷處(如第12圖所示)，提供特定的技術效果。詳細而言，在接合導電連接件620與導電墊140時，導電連接件620的底部會擠壓導電墊140之凹陷處的斜面，因而產生一驅動力，使得導電連接件620與導電墊140中的銅原子(當兩者之材料皆為銅時)的擴散速度可以有效提升。從而，進行導電連接件620與導電墊140的接合製程時所需的溫度與壓力將能有效降低。在此同時，因為不需承受較高的溫度與壓力，因此整體結構穩定度能有效提升。關於導電墊140具有凹陷處的優點，例如降低接合製程時所需的溫度與壓力，以及提升結構穩定度等，可參照申請號為15/590,020之美國專利申請案(全部皆以引用方式併入本文中)，在此不予以贅述。

在此亦提供內導電強化元件600的製造方法。請參考第19圖~第22圖，第19圖~第22圖為本揭示內容一實施方式之內導電強化元件600的製造方法的各個階段的剖面示意圖。如第19圖所示，首先提供一基板613，其中基板613具有30~200GPa的一楊氏模數。接下來，如第20圖所示，執行一鑽孔製程，以形成具有通孔612a之基板612。接著，通過電鍍製程，以形成如第21圖所示之導電連接件620於通孔612a中。隨後，進行一移除製程(例如通過 蝕刻)，以將基板612位於區域R1之部分移除，從而形成如第22圖所示之內導電強化元件600。所述區域R1即是在隨後的操作中，設置晶片200之位置。

接著，如第14圖所示，設置晶片200於線路重佈結構100上。例如，使用焊接材料將晶片200下表面的多個金屬凸塊210(例如晶片接腳)與導電墊140接合。

接下來，如第15圖所示，形成保護層400"淹蓋晶片200及內導電強化元件600，並且填充於晶片200與第三線路重佈層130之間的間隙。

接著，使用化學機械研磨製程移除保護層400"的頂部，從而形成如第16圖所示的暴露出內導電強化元件600的上表面的第一保護層410。如前所述，藉由移除保護層400"的頂部，可改善封裝結構的翹曲現象。

接下來，如第17圖所示，設置電子元件700於第一保護層410之上，並使電子元件700電性連接導電連接件620的頂部。具體地，使用焊接材料510將第二導電墊820與導電連接件620的頂部接合。電子元件700通過導線700c電性連接至第一導電墊810，且第一導電墊810通過內部線路電性連接至第二導電墊820。因此，電子元件700與導電連接件620的頂部電性連接。

接下來，剝離基板S以暴露出第一線路層111。隨後，形成接觸第一線路層111的焊球500，從而形成如第2圖所示的封裝結構10a。

第18圖為本揭示內容第三實施方式之封裝結 構10b的製造方法的一階段的剖面示意圖。第18圖接續第16圖，形成天線圖案900於第一保護層410之上，以使天線圖案接觸並電性連接導電連接件620的頂部。

接下來，剝離基板S以暴露出第一線路層111。隨後，形成接觸第一線路層111的焊球500，從而形成如第3圖所示的封裝結構10b。

由上述發明實施例可知，在此揭露的封裝結構具有足夠的機械強度。因此，即使封裝結構中的各元件材料之間的熱膨脹係數差異很大，亦不易有翹曲現象的發生。此外，由於封裝結構不易有翹曲現象的發生，因此適合在此封裝結構上直接形成平整的天線圖案。或者，設置另一封裝結構於此封裝結構上以製成堆疊式封裝結構。

雖然本揭示內容已以實施方式揭露如上，但其他實施方式亦有可能。因此，所請請求項之精神與範圍並不限定於此處實施方式所含之敘述。

任何熟習此技藝者可明瞭，在不脫離本揭示內容的精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容的保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧封裝結構

100‧‧‧線路重佈結構

110‧‧‧第一線路重佈層

111‧‧‧第一線路層

112‧‧‧第一絕緣層

112a‧‧‧導通孔

113‧‧‧第一導電接觸件

120‧‧‧第二線路重佈層

121‧‧‧第二線路層

122‧‧‧第二絕緣層

122a‧‧‧導通孔

123‧‧‧第二導電接觸件

130‧‧‧第三線路重佈層

131‧‧‧第三線路層

132‧‧‧第三絕緣層

132a‧‧‧導通孔

133‧‧‧第三導電接觸件

140‧‧‧導電墊

200‧‧‧晶片

210‧‧‧金屬凸塊

300‧‧‧結構強化元件

310‧‧‧黏接材料

400‧‧‧保護層

500‧‧‧焊球

D1‧‧‧水平距離

Claims (23)

1. 一種封裝結構，包括：一線路重佈結構，包括一第一線路層及設置於該第一線路層之上的一第二線路層，其中該第一線路層電性連接該第二線路層；一晶片，設置於該線路重佈結構上，並電性連接該第二線路層；一或多個結構強化元件，設置於該線路重佈結構上，其中該結構強化元件具有30~200GPa的一楊氏模數；以及一保護層，淹蓋該晶片及該結構強化元件的側壁。
2. 如申請專利範圍第1項所述的封裝結構，其中該封裝結構包括一個結構強化元件，且該結構強化元件圍繞該晶片。
3. 如申請專利範圍第1項所述的封裝結構，其中該封裝結構包括多個結構強化元件，且該些結構強化元件中之一者位於該晶片的一第一側，該些結構強化元件中之另一者位於該晶片的一第二側，且該第二側與該第一側相對或相鄰。
4. 如申請專利範圍第1項所述的封裝結構，其中該結構強化元件與該晶片具有50~1000微米的一水平距離。
5. 如申請專利範圍第1項所述的封裝結構，其中該結構強化元件的材料包括雙馬來醯亞胺三嗪樹脂、環氧樹脂、錫膏或銅膏。
6. 如申請專利範圍第1項所述的封裝結構，其中該結構強化元件的一上表面及該保護層的一上表面共平面。
7. 一種封裝結構，包括：一線路重佈結構，包括一第一線路層及設置於該第一線路層之上的一第二線路層，其中該第一線路層電性連接該第二線路層；一晶片，設置於該線路重佈結構上，並電性連接該第二線路層；一內導電強化元件，設置於該線路重佈結構上，其中該內導電強化元件包括：一強化層，具有30~200GPa的一楊氏模數，其中該強化層具有一通孔；以及一導電連接件，設置於該通孔中，其中該導電連接件的一頂部及一底部暴露於該強化層外，且該導電連接件的該底部電性連接該第二線路層；一第一保護層，淹蓋該晶片及該內導電強化元件的側壁；以及一電子元件，設置於該第一保護層之上，並電性連接 該導電連接件的該頂部。
8. 如申請專利範圍第7項所述的封裝結構，進一步包括：一基板結構，設置於該第一保護層與該電子元件之間，且該電子元件通過該基板結構電性連接至該導電連接件的該頂部；以及一第二保護層，淹蓋該電子元件。
9. 如申請專利範圍第7項所述的封裝結構，其中該內導電強化元件圍繞該晶片。
10. 如申請專利範圍第7項所述的封裝結構，其中該內導電強化元件與該晶片具有50~1000微米的一水平距離。
11. 如申請專利範圍第7項所述的封裝結構，其中該強化層材料包括雙馬來醯亞胺三嗪樹脂、環氧樹脂、玻璃或陶瓷。
12. 如申請專利範圍第7項所述的封裝結構，其中該內導電強化元件的一上表面及該第一保護層的一上表面共平面。
13. 一種封裝結構，包括： 一線路重佈結構，包括一第一線路層及設置於該第一線路層之上的一第二線路層，其中該第一線路層電性連接該第二線路層；一晶片，設置於該線路重佈結構上，並電性連接該第二線路層；一內導電強化元件，設置於該線路重佈結構上，其中該內導電強化元件包括：一強化層，具有30~200GPa的一楊氏模數，其中該強化層具有一通孔；以及一導電連接件，設置於該通孔中，其中該導電連接件的一頂部及一底部暴露於該強化層外，且該導電連接件的該底部電性連接該第二線路層；一保護層，淹蓋該晶片及該內導電強化元件的側壁；以及一天線圖案，設置於該保護層上，並電性連接該導電連接件的該頂部。
14. 如申請專利範圍第13項所述的封裝結構，其中該內導電強化元件圍繞該晶片。
15. 如申請專利範圍第13項所述的封裝結構，其中該內導電強化元件與該晶片具有50~1000微米的一水平距離。
16. 如申請專利範圍第13項所述的封裝結 構，其中該強化層包括雙馬來醯亞胺三嗪樹脂、玻璃或陶瓷。
17. 如申請專利範圍第13項所述的封裝結構，其中該內導電強化元件的一上表面及該保護層的一上表面共平面。
18. 一種封裝結構的製造方法，包括下列操作：(i)提供一線路重佈結構，其中該線路重佈結構包括一第一線路層及設置於該第一線路層之上的一第二線路層，且該第一線路層電性連接該第二線路層；(ii)形成一或多個結構強化元件於該線路重佈結構上，其中該結構強化元件具有30~200GPa的一楊氏模數；(iii)設置一晶片於該線路重佈結構上，其中該晶片電性連接該第二線路層；以及(iv)形成一保護層淹蓋該晶片及該結構強化元件。
19. 如申請專利範圍第18項所述的封裝結構的製造方法，其中在操作(iv)之後，進一步包括：(v)去除該保護層的一頂部，以暴露出該結構強化元件的一上表面。
20. 一種封裝結構的製造方法，包括下列操作：(i)提供一線路重佈結構，其中該線路重佈結構包括 一第一線路層及設置於該第一線路層之上的一第二線路層，且該第一線路層電性連接該第二線路層；(ii)形成一內導電強化元件於該線路重佈結構上，其中該內導電強化元件包括：一強化層，具有30~200GPa的一楊氏模數，其中該強化層具有一通孔；以及一導電連接件，設置於該通孔中，其中該導電連接件的一頂部及一底部暴露於該強化層外，且該導電連接件的該底部電性連接該第二線路層；(iii)設置一晶片於該線路重佈結構上，其中該晶片電性連接該第二線路層；(iv)形成一第一保護層淹蓋該晶片及該內導電強化元件；以及(v)設置一電子元件於該第一保護層之上，其中該電子元件電性連接該導電連接件的該頂部。
21. 如申請專利範圍第20項所述的封裝結構的製造方法，其中操作(ii)包括下列步驟：(a)提供一基板，其中該基板具有30~200GPa的一楊氏模數；(b)對該基板進行一鑽孔製程，以形成具有該通孔的該強化層；(c)形成該導電連接件於該通孔中，以形成該內導電強化元件；以及(d)設置該內導電強化元件於該線路重佈結構上。
22. 如申請專利範圍第20項所述的封裝結構的製造方法，其中在操作(v)中，該電子元件設置於一基板結構上並被一第二保護層所淹蓋，且該電子元件通過該基板結構電性連接至該導電連接件的該頂部。
23. 一種封裝結構的製造方法，包括下列操作：(i)提供一線路重佈結構，其中該線路重佈結構包括一第一線路層及設置於該第一線路層之上的一第二線路層，且該第一線路層電性連接該第二線路層；(ii)形成一內導電強化元件於該線路重佈結構上，其中該內導電強化元件包括：一強化層，具有30~200GPa的一楊氏模數，其中該強化層具有一通孔；以及一導電連接件，設置於該通孔中，其中該導電連接件的一頂部及一底部暴露於該強化層外，且該導電連接件的該底部電性連接該第二線路層；(iii)設置一晶片於該線路重佈結構上，其中該晶片電性連接該第二線路層；(iv)形成一保護層淹蓋該晶片及該內導電強化元件；以及(v)形成一天線圖案於該保護層之上，其中該天線圖案電性連接該導電連接件的該頂部。

Images