TW202017215A - 整合式晶片及其形成方法 - Google Patents

整合式晶片及其形成方法 Download PDF

Info

Publication number
TW202017215A
TW202017215A TW108130798A TW108130798A TW202017215A TW 202017215 A TW202017215 A TW 202017215A TW 108130798 A TW108130798 A TW 108130798A TW 108130798 A TW108130798 A TW 108130798A TW 202017215 A TW202017215 A TW 202017215A
Authority
TW
Taiwan
Prior art keywords
layer
top electrode
tunnel junction
magnetic tunnel
conductive material
Prior art date
Application number
TW108130798A
Other languages
English (en)
Other versions
TWI727408B (zh
Inventor
徐晨祐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017215A publication Critical patent/TW202017215A/zh
Application granted granted Critical
Publication of TWI727408B publication Critical patent/TWI727408B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

在一些實施例中，本揭露是有關於一種形成整合式晶片的方法。所述方法可藉由在底部電極層之上形成磁性隧道接面（MTJ）層且在磁性隧道接面層之上形成犧牲介電層來實行。將犧牲介電層圖案化以界定空腔且在空腔內形成頂部電極材料。移除犧牲介電層且在移除犧牲介電層之後，根據頂部電極材料將磁性隧道接面層圖案化以界定磁性隧道接面堆疊。

Description

用於磁性隧道接面圖案化的新穎硬遮罩
許多當今的電子裝置包含被配置成儲存資料的電子記憶體。電子記憶體可為揮發性記憶體或非揮發性記憶體。揮發性記憶體在被供電時儲存資料，而非揮發性記憶體能夠在電源被移除時儲存資料。磁阻式隨機存取記憶體（magnetoresistive random-access memory，MRAM）裝置是非揮發性記憶體的一種類型，MRAM裝置由於相較於其他常用的非揮發性記憶體提供更快的速度且具有更長的壽命，因此有望成為下一代非揮發性電子記憶體的候選項。相較於當前的揮發性記憶體（例如，動態隨機存取記憶體（dynamic random-access memory，DRAM）及靜態隨機存取記憶體（static random-access memory，SRAM）），MRAM通常具有相似的效能及密度，但功耗較低。
以下揭露內容提供諸多不同的實施例或實例以實施所提供標的之不同特徵。下文闡述組件及排列的具體實例以使本發明簡潔。當然，該些僅是實例，並不旨在做出限制。舉例而言，在以下說明中，第一特徵形成於第二特徵之上或形成於第二特徵上可包括第一特徵與第二特徵形成為直接接觸的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間以使第一特徵與第二特徵不可直接接觸的實施例。另外，本發明可在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，本質上並不表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明起見，本文中可使用諸如「在...下方」、「在...之下」、「下部」、「在...上方」、「上部」等空間相對用語來闡述圖中所說明的一個元件或特徵與另外的元件或特徵的關係。除了圖中所繪示的定向之外，所述空間相對用語亦旨在涵蓋裝置在使用或操作中的不同定向。可對設備進行其他定向（旋轉90度或處於其他定向），且同樣地對本文中所使用的空間相對描述符相應地加以解釋。
磁阻式隨機存取記憶體（MRAM）裝置包括配置於頂部電極與底部電極之間的磁性隧道接面（MTJ）堆疊。MTJ堆疊包括配置於兩個磁性層之間的薄絕緣層。許多MTJ構成了使用磁性定向來讀取、寫入及儲存資料的MRAM裝置。隨著技術朝著更小且更高效的趨勢發展，常常需要對製造方法進行調整以適應更小的尺寸。
通常，可藉由在底部電極層之上沈積MTJ層、以及在MTJ層之上沈積頂部電極層來形成MRAM裝置。在頂部電極層之上接著沈積硬遮罩結構。頂部電極層根據硬遮罩結構而經受第一蝕刻。接著，將硬遮罩結構的剩餘部分及頂部電極層用作MTJ層的第二蝕刻的遮罩以形成MTJ堆疊。
常常，第一蝕刻可以不同的橫向蝕刻速率蝕刻頂部電極層的不同部分，進而導致所形成的頂部電極存在畸形，尤其是當頂部電極由多於一個材料層製成時。舉例而言，具有較高橫向蝕刻速率的頂部電極層在第一蝕刻之後的寬度將小於具有較低橫向蝕刻速率的其他頂部電極層的寬度。因此，具有多於一個材料層的頂部電極在第一蝕刻之後將不會具有平滑的側壁。當第一蝕刻導致頂部電極的寬度不均勻時，第二蝕刻會導致MTJ堆疊的寬度不均勻。MTJ堆疊的寬度不均勻會引起MTJ中對磁性特性的控制問題，此會影響MRAM讀取、寫入及儲存資料的可靠性。
在本發明實施例中，提出一種新的製造MTJ堆疊的方法來生產可靠的MRAM裝置。所述新的製造方法會消除頂部電極蝕刻，進而改善對頂部電極結構的臨界尺寸的控制且隨後改善對MTJ堆疊的控制。
圖1示出包括MRAM單元的整合式晶片100的一些實施例的剖視圖。
整合式晶片100包括配置於基底102之上的MRAM單元101。MRAM單元101包括MTJ堆疊116，MTJ堆疊116藉由嵌入介電結構106內的一或多個下部內連層109而與基底102隔開。介電結構106可包括一或多個堆疊的層間介電（inter-level dielectric，ILD）層。所述一或多個下部內連層109在許多實施例中包括內連通孔108及內連線110，所述內連通孔108及內連線110被配置成將底部電極114連接至第一存取電晶體104。MRAM單元101包括頂部電極122及底部電極114，所述頂部電極122與底部電極114藉由MTJ堆疊116彼此隔開。
在一些實施例中，介電結構106包括蝕刻停止結構112，蝕刻停止結構112配置於環繞所述一或多個下部內連層109的下部介電結構106a與環繞MRAM單元101的上部介電結構106b之間。在此種實施例中，底部電極114穿過由蝕刻停止結構112突出以電性連接至所述一或多個下部內連層109。上部內連結構126耦合至頂部電極122。在一些實施例中，可在MTJ堆疊116之上以及頂部電極122下方配置頂蓋層118以加強結構特性，且因此保護MTJ堆疊116的磁性特性。頂蓋層118具有與MTJ堆疊116的外側壁對齊的外側壁。
在許多實施例中，頂部電極122具有耦合至頂部電極122的側壁的圓的上部隅角（corners）。頂部電極122的側壁與頂部電極122的底表面以角度A交匯。MTJ堆疊116具有與MTJ堆疊116的底表面以角度B交匯的平滑的側壁，角度B小於或等於角度A。舉例而言，角度A可介於近似80º與近似90º之間的範圍內。角度B可介於近似70º與近似90º之間的範圍內。
由於頂部電極122經受單次蝕刻，因此角度A大於角度B，所述單次蝕刻發生於下伏（underlying）的MTJ堆疊116的圖案化期間。藉由使頂部電極122經受單次蝕刻（而非在頂部電極122的圖案化期間經受第一蝕刻及在MTJ堆疊116的圖案化期間經受第二蝕刻），能夠更準確地控制頂部電極122的臨界尺寸。頂部電極122的臨界尺寸可例如介於近似15奈米與近似150奈米之間的範圍內。藉由更準確地控制頂部電極122的臨界尺寸，能夠更準確地控制MTJ堆疊116的臨界尺寸，進而使MRAM裝置具有良好的資料讀取及寫入可靠性。
圖2示出包括MRAM單元的整合式晶片200的剖視圖的附加實施例。
整合式晶片200包括配置於基底102之上的MRAM單元101。MRAM單元101包括頂部電極122及底部電極114，所述頂部電極122與底部電極114藉由MTJ堆疊116彼此隔開。MTJ堆疊116包括藉由薄穿隧阻擋層116b而與上部鐵磁電極116a隔開的下部鐵磁電極116c。下部鐵磁電極116c耦合至底部電極114。在一些實施例中，底部電極114的寬度大於下部鐵磁電極116c的寬度。上部鐵磁電極116a電性耦合至頂部電極122。在上部鐵磁電極116a與下部鐵磁電極116c之間穿過薄穿隧阻擋層116b發生電子穿隧（Electron tunneling）。下部鐵磁電極116c與上部鐵磁電極116a的磁性定向（Magnetic orientation）關係決定MRAM單元是否將讀取、寫入或儲存資料。下部鐵磁電極116c、薄穿隧阻擋層116b、上部鐵磁電極116a及頂蓋層118的外側壁對齊且一起具有連續的、平滑的表面。
在一些實施例中，可在MTJ堆疊116之上以及頂部電極122下方配置頂蓋層118。頂蓋層118可具有介於近似0.5奈米與近似15奈米之間的範圍內的厚度。頂蓋層118可由例如鉭、鈦、氮化鉭、氮化鈦或其組合製成，且頂部電極122可由一或多種導電材料（例如，鉭、鈦、氮化鉭、氮化鈦、鎢、釕或其分層組合）製成。頂蓋層118可具有介於近似0.5奈米與近似15奈米之間的範圍內的厚度。
在頂蓋層118與頂部電極122的界面處常常存在差的黏合。因此，在一些實施例中，頂部電極122與頂蓋層118之間存在膠黏層120以改善頂部電極122與頂蓋層118之間的黏合。在一些實施例中，膠黏層120可包括或可為擴散阻擋層。在一些實施例中，膠黏層120可具有直接接觸頂蓋層118的下表面及直接接觸頂部電極122的上表面。頂蓋層118具有寬度與上部鐵磁電極116a的上表面的寬度近似相等的下表面。膠黏層120可包含例如鉭、鈦、氮化鉭、氮化鈦或其組合。
膠黏層120在一些實施例中是連續的且沿著頂部電極122的側壁及頂部電極122的底表面。在此種實施例中，頂部電極122具有自頂部電極122的底表面量測的第一最大高度h1 。第一最大高度h1 可介於近似10奈米與近似100奈米之間的範圍內。膠黏層120具有內側壁，所述內側壁具有自頂部電極122的底表面量測的第二最大高度h2 。由於圖案化步驟期間蝕刻速率的差異，第二最大高度h2 較第一最大高度h1 小介於近似2奈米與近似6奈米之間的範圍內。膠黏層120具有外側壁，所述外側壁具有自頂部電極122的底表面量測的第三最大高度h3 。由於蝕刻效應，第三最大高度h3 較第二最大高度h2 小介於近似1奈米與近似5奈米之間的範圍內。在一些實施例中，膠黏層120的內側壁藉由圓的隅角連接至膠黏層的外側壁。
圖3A示出包括MRAM單元的整合式晶片300的剖視圖的附加實施例。
圖3A除包括側壁間隔件124之外亦包括與圖2的整合式晶片200相同的特徵。側壁間隔件124由介電材料製成。在一些實施例中，側壁間隔件124的外側壁與底部電極114的外側壁對齊。上部內連結構126穿過側壁間隔件124突出，使得上部內連結構126耦合至頂部電極122。
如圖3B的俯視圖302中所示，側壁間隔件124環繞頂部電極122，使得頂部電極122與介電結構106隔開。在一些實施例中，膠黏層120（例如，擴散阻擋層）將頂部電極122與側壁間隔件124隔開。在一些實施例中，頂部電極122及側壁間隔件124具有類似於同心圓的俯視圖。在其他實施例中，頂部電極122及側壁間隔件124的俯視圖可例如具有類似於橢圓形、四邊形或多邊形的俯視圖。
圖4A示出包括MRAM單元的整合式晶片400的剖視圖的附加實施例。
圖4A包括具有不同於圖3A中所示側壁間隔件124的形狀的側壁間隔件124。在圖4中，側壁間隔件124具有彎曲的外側壁，使得側壁間隔件124具有厚度自側壁間隔件124的底表面至側壁間隔件124的頂表面減小的側壁。側壁間隔件124在一些實施例中不覆蓋頂部電極122的頂表面，如圖4中所示。
圖4B表示整合式晶片400的由圖4A中的方框402示出的放大的圖式說明。在一些實施例中，如由圖4B所示，頂蓋層118具有不平坦（not planar）的上表面。舉例而言，在一些實施例中，頂蓋層118具有自頂蓋層118的中心至頂蓋層118的外側壁增大的厚度t ，藉此使頂蓋層118具有凹的上表面。在此種實施例中，膠黏層120及/或頂部電極122的下表面亦是不平坦的。
圖5示出包括MRAM單元的整合式晶片500的剖視圖的附加實施例。
圖5包括與圖3A中所示整合式晶片300具有相似的特徵的整合式晶片500。在一些實施例中，底部電極114具有與MTJ堆疊116的外側壁對齊的外側壁。另外，在其他實施例中，側壁間隔件124覆蓋底部電極114的外側壁，如圖5中所示。在一些實施例中，側壁間隔件124具有實質上平坦的側壁，如圖5中所示。在其他實施例中，側壁間隔件124具有連續且彎曲（curved）的外側壁，此相似於圖4A中的側壁間隔件124。
圖6示出具有MRAM裝置的整合式晶片600的一些附加實施例的剖視圖。
整合式晶片600包括基底102，基底102包括嵌入式記憶體區602及邏輯區604。隔離結構606將嵌入式記憶體區602與邏輯區604隔開。隔離結構606包含介電材料，且可為例如淺隔離溝渠（shallow isolation trench，STI）。在基底102之上配置有介電結構106且介電結構106包括內連通孔108、內連線110。邏輯區604包括配置於基底102內且耦合至內連通孔610及內連線612的電晶體裝置609。
嵌入式記憶體區602包括配置於基底102內的第一存取電晶體104及第二存取電晶體608。在一些實施例中，第一存取電晶體104具有位於第一閘極氧化物層104d之上且配置於第一汲極區104b與共用源極區104a之間的第一閘極電極104c。相似地，第二存取電晶體608具有位於第二閘極氧化物層608c之上且配置於第二汲極區608a與共用源極區104a之間的第二閘極電極608b。共用源極區104a耦合至源極線SL ，且第一閘極電極104c及第二閘極電極608b耦合至字元線WL1 至WL2 。
內連通孔108及內連線110將第一汲極區104b耦合至MTJ堆疊116。相似地，第二汲極區608a耦合至第二MTJ堆疊616。MTJ堆疊116及第二MTJ堆疊616藉由上部內連結構126、626耦合至位元線BL1 至BL2 。
儘管整合式晶片600示出字元線WL1 至WL2 、源極線SL 、位元線BL1 至BL2 以及MTJ堆疊116、616在後段（back-end-of-the-line，BEOL）堆疊內位於特定層階（level）處，然而應理解，該些元件的位置並不限於該些示出的位置。相反，所述元件可能在BEOL堆疊內處於不同的位置。舉例而言，在一些替代實施例中，MTJ堆疊116及第二MTJ堆疊616可位於第二金屬內連線與第三金屬內連線之間。
圖7至圖19示出形成具有嵌入式MRAM單元的整合式晶片的方法的一些實施例的剖視圖700至剖視圖1900。儘管圖7至圖19是針對一種方法進行闡述，然而應理解，圖7至圖19中所揭露的結構並不限於此種方法，而是可單獨地作為獨立於所述方法的結構。
如圖7的剖視圖700中所示，在各種實施例中提供基底102，基底102可包括任何類型的半導體本體（例如，矽/互補金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor，CMOS）塊、矽鍺（SiGe）、絕緣層上矽（silicon-on-insulator，SOI）等），例如半導體晶圓或晶圓上的一或多個晶粒、以及在晶圓上形成的及/或以其他方式與晶圓相關的任何其他類型的半導體及/或磊晶層。
在基底102之上形成第一存取電晶體104。在一些實施例中，第一存取電晶體104可藉由在基底102之上形成第一閘極氧化物層104d及在第一閘極氧化物層104d之上形成第一閘極電極104c的層來形成。第一閘極氧化物層104d及第一閘極電極104c的層可藉由氣相沈積製程（例如，化學氣相沈積（chemical vapor deposition，CVD）、電漿增強型化學氣相沈積（plasma-enhanced-CVD，PE-CVD）、物理氣相沈積（physical vapor deposition，PVD）或原子層沈積（atomic layer deposition，ALD））形成。在一些實施例中，第一閘極電極104c可包含經摻雜的多晶矽。在一些實施例中，第一閘極電極104c可包含犧牲閘極材料，所述犧牲閘極材料隨後被金屬閘極材料（例如，鋁、鈷、釕等）取代。
將第一閘極氧化物層104d及第一閘極電極104c圖案化以界定具有第一閘極氧化物層104d以及位於第一閘極氧化物層104d之上的第一閘極電極104c的閘極結構。在一些實施例中，可根據形成於閘極材料之上的遮蔽層（masking layer）（未示出）選擇性地將第一閘極氧化物層104d及第一閘極電極104c的層圖案化。在一些實施例中，遮蔽層可包含藉由旋轉塗佈製程形成的感光性材料（例如，光阻）。在此種實施例中，根據光罩選擇性地將感光性材料層暴露於電磁輻射。電磁輻射會改變感光性材料內被暴露區的溶解度以界定可溶區。隨後將感光性材料顯影以藉由移除可溶區而在感光性材料內界定開口。在其他實施例中，遮蔽層可包括遮罩層（mask layer）（例如，氮化矽層、碳化矽層等）。接著，在許多實施例中藉由使用第一閘極電極104c作為遮罩進行離子注入（ion implantation）來形成第一源極區104a及第一汲極區104b。
在配置於基底102之上的下部介電結構106a內形成一或多個下部內連層109，且所述一或多個下部內連層109耦合至第一存取電晶體104。在一些實施例中，可使用鑲嵌製程（例如，單鑲嵌製程或雙鑲嵌製程）來形成所述一或多個下部內連層109中的一或多者。鑲嵌製程是藉由在基底102之上形成ILD層、對ILD層進行蝕刻以形成通孔孔及/或金屬溝渠以及使用導電材料填充通孔孔及/或金屬溝渠來實行。在一些實施例中，ILD層可藉由氣相沈積技術（例如，PVD、CVD、PE-CVD、ALD等）來沈積且導電材料可使用沈積製程及/或鍍覆製程（例如，電鍍、無電鍍覆等）來形成。在各種實施例中，所述一或多個下部內連層109可包含鎢、銅或鋁銅等。
在內連線110及下部介電結構106a之上形成蝕刻停止層112'。在一些實施例中，蝕刻停止層112'可藉由氣相沈積技術（例如，PVD、CVD、PE-CVD、ALD等）來沈積。在一些實施例中，蝕刻停止層112'可包含氮化物（例如，氮化矽）、碳化物（例如，碳化矽）等。
如圖8的剖視圖800中所示，將蝕刻停止層112'圖案化以暴露出內連線110的一部分，進而形成蝕刻停止結構112。在許多實施例中，使用位於蝕刻停止層112'之上的遮罩藉由微影來將蝕刻停止層112'圖案化。
如圖9的剖視圖900中所示，在蝕刻停止結構112及內連線110之上沈積底部電極層114'。底部電極層114'是導電材料，例如，鉭（Ta）、鈦（Ti）、鎢（W）或釕（Ru）。在一些實施例中，可進行平坦化製程（例如，化學機械平坦化（chemical mechanical planarization，CMP）製程）以移除過量的金屬，使得底部電極層114'的上表面實質上是平坦的。在底部電極層114'之上沈積下部鐵磁電極層116c'。在下部鐵磁電極層116c'之上沈積薄穿隧阻擋層116b'，且在薄穿隧阻擋層116b'之上沈積上部鐵磁電極層116a'。上部鐵磁電極層116a'、薄穿隧阻擋層116b'及下部鐵磁電極層116c'構成MTJ堆疊層116'。在一些實施例中，在MTJ堆疊層116'的頂上沈積頂蓋膜118'。頂蓋膜118'可包含例如鉭、鈦、氮化鉭、氮化鈦或其組合。在一些實施例中，可藉由沈積技術（例如，物理氣相沈積（PVD）、化學氣相沈積（CVD）、PE-CVD、原子層沈積（ALD）、濺鍍等）來將頂蓋膜118'形成為介於近似0.5奈米與近似5奈米之間的範圍內的厚度。在MTJ堆疊層116'及/或頂蓋膜118'之上沈積犧牲介電層902'（例如，氧化物、低介電常數（low-k）介電質或超低介電常數介電質）。
如圖10的剖視圖1000中所示，選擇性地將犧牲介電層902'圖案化以界定圖案化犧牲介電質902，圖案化犧牲介電質902具有側壁，所述側壁界定延伸穿過圖案化犧牲介電質902的開口1002。開口1002暴露出頂蓋膜118'。在許多實施例中，藉由微影將犧牲介電層902'圖案化以形成開口1002。在一些實施例中，圖案化犧牲介電質902中的開口1002的寬度w 介於近似15奈米與近似150奈米之間的範圍內。在許多實施例中，開口1002具有相對於頂蓋膜118'的暴露的上表面以鈍角A配置的側壁。
如圖11A的剖視圖1100中所示，在一些實施例中，在圖案化犧牲介電質902之上以及圖案化犧牲介電質902的開口1002內沈積膠黏材料120''（例如，擴散阻擋材料）。在一些實施例中，可藉由沈積技術（例如，物理氣相沈積（PVD）、化學氣相沈積（CVD）、PE-CVD、原子層沈積（ALD）、濺鍍等）來將膠黏材料120''形成為介於近似1奈米與近似15奈米之間的範圍內的厚度，且膠黏材料120''可包含鉭、鈦、氮化鉭、氮化鈦或其組合。
在圖11A中所示的一些實施例中，在膠黏材料120''之上沈積多個頂部電極材料。舉例而言，可在開口1002內沈積第一頂部電極材料122a''，且可在在開口1002內、第一頂部電極材料122a''之上沈積第二頂部電極材料122b''。第一頂部電極材料122a''是不同於第二頂部電極材料122b''的材料。第一頂部電極材料122a''及第二頂部電極材料122b''是導電材料，例如（舉例而言），鉭、鈦、氮化鉭、氮化鈦、鎢或釕。在一些實施例中，第二頂部電極材料122b''在將來的步驟中用作進行圖案化的遮罩。因此，在一些實施例中，第一頂部電極材料122a''具有高於第二頂部電極材料122b''的蝕刻速率。
在圖11B的剖視圖1102中示出的一些替代實施例中，在圖案化犧牲介電質902之上以及在開口1002內沈積第一頂部電極材料122a''以完全填充開口1002。在與圖11A中的實施例具有不同的將來圖案化步驟的一些實施例中，則不需要第二頂部電極材料122b''。
如圖12的剖視圖1200中所示，實行平坦化製程以除位於圖案化犧牲介電質902的最頂表面上方的膠黏材料（圖11A中所示的120''）、第一頂部電極材料（圖11A中所示的122a''）以及第二頂部電極材料（圖11A中所示的122b''）的過量部分，以形成平坦膠黏層120'（例如，平坦擴散阻擋層）、平坦第一頂部電極122a'及平坦第二頂部電極122b'。在一些實施例中，平坦化製程可包括化學機械平坦化（CMP）製程，其中CMP製程進行至暴露出圖案化犧牲介電質902的頂表面為止。
如圖13的剖視圖1300中所示，移除圖案化犧牲介電質902，使得平坦膠黏層120'、平坦第一頂部電極122a'以及平坦第二頂部電極122b'被配置成上覆於MTJ堆疊層116'上。可使用蝕刻劑移除圖案化犧牲介電質902。
如圖14的剖視圖1400中所示，第一蝕刻製程可使用一或多種蝕刻劑1402來將MTJ堆疊層116'及頂蓋膜118'圖案化以在MTJ堆疊116之上形成頂蓋層118。所述一或多種蝕刻劑1402可包括乾蝕刻劑或濕蝕刻劑。平坦第二頂部電極122b在本實施例中用於作為所述一或多種蝕刻劑1402的硬遮罩。可藉由所述一或多種蝕刻劑1402來移除平坦第二頂部電極122b的頂部部分，使得在第一蝕刻製程之後，平坦第二頂部電極122b較第一蝕刻製程之前薄。
MTJ堆疊116具有如圖14中所示與底表面以角度B交匯的側壁，使得角度B等於或小於角度A。在第一蝕刻製程期間，可移除平坦第一頂部電極122a'的未被平坦第二頂部電極122b覆蓋的部分，但仍保留平坦第一頂部電極122a'的相當大的部分（substantial portion）。在第一蝕刻製程期間，亦可移除平坦膠黏層120'的上部部分。膠黏層120及平坦頂部電極122a'可由於第一蝕刻製程而具有傾斜（slanted）的上側壁，使得膠黏層120具有自平坦第一頂部電極122a'的底表面至膠黏層120的內側壁量測的第二最大高度h2 及自平坦第一頂部電極122a'的底表面至膠黏層120的外側壁量測的第三最大高度h3 。由於所述一或多種蝕刻劑1402的影響，第三最大高度h3 較第二最大高度h2 小介於近似1奈米與近似5奈米之間的範圍內。在第一蝕刻製程之後自平坦第一頂部電極122a'的底部至平坦第二頂部電極122b的頂部量測第四最大高度h4 ，如圖14中所示。在一些實施例（未示出）中，可在第一蝕刻製程之後使用附加蝕刻製程來將底部電極層114'圖案化，其中再次使用平坦第二頂部電極122b作為附加蝕刻的硬遮罩。
如圖15的剖視圖1500中所示，在剖視圖1400中的實施例之上共形地沈積側壁間隔件層124'。在一些實施例中，側壁間隔件層124'可藉由沈積技術（例如，PVD、CVD、PE-CVD、ALD、濺鍍等）來沈積。側壁間隔件層124'可包含介電材料，例如氮化物（例如，氮化矽）、氧化物（例如，氧化矽）、碳化物（例如，碳化矽）等。
如圖16的剖視圖1600中所示，第二蝕刻製程可使用一或多種蝕刻劑1602（例如，乾蝕刻劑）來對側壁間隔件層124'進行蝕刻以形成側壁間隔件124。由於垂直蝕刻效應，側壁間隔件124通常具有彎曲的外側壁。第二蝕刻製程移除側壁間隔件層124'的位於底部電極層114'之上的部分以及側壁間隔件層124'的位於平坦第二頂部電極122b之上的部分。在第二蝕刻製程之後，平坦第一頂部電極122a'具有自平坦第一頂部電極122a'的底表面至平坦第一頂部電極122a'的頂表面量測的第五最大高度h5 。
如圖17的剖視圖1700中所示，第三蝕刻製程可使用一或多種蝕刻劑1702（例如，乾蝕刻劑）來將底部電極層114'圖案化以形成底部電極114。平坦第二頂部電極122b可用作硬遮罩，側壁間隔件124亦可用作硬遮罩。由於第三蝕刻製程的蝕刻效應，側壁間隔件124的高度可降低。舉例而言，在剖視圖1700中，在使用第三蝕刻製程之後，側壁間隔件124具有位於膠黏層120的頂表面下方的頂表面。在第三蝕刻製程期間，在一些實施例中，移除平坦第二頂部電極122b，且移除平坦第一頂部電極122a'的部分，進而形成第一頂部電極122a。在第三蝕刻製程之後，自第一頂部電極122a的底表面至第一頂部電極122a的頂表面量測第六最大高度h6 。由於第三蝕刻製程的影響，剖視圖1700中的第六最大高度h6 小於剖視圖1600中的第五最大高度h5 。第六最大高度h6 可介於近似10奈米至近似100奈米之間的範圍內。
儘管底部電極114在藉由圖17中的剖視圖1700所示的方法中被圖案化，然而應理解，可在所述方法中的其他步驟期間將底部電極114圖案化（例如，在將MTJ堆疊116圖案化之後或甚至在沈積MTJ堆疊層116'之前使用蝕刻製程以附加蝕刻將底部電極114圖案化）。
如圖18的剖視圖1800中所示，在蝕刻停止結構112之上沈積上部介電結構106b。上部介電結構106b覆蓋第一頂部電極122a的頂表面。
如圖19的剖視圖1900中所示，將上部介電結構106b圖案化以在第一頂部電極122a之上界定開口。隨後在開口內及第一頂部電極122a之上形成上部內連結構126。第一頂部電極122a電性耦合至上部內連結構126。
圖20示出形成具有MRAM裝置的整合式晶片的方法2000的一些實施例的流程圖。
儘管以下將方法2000示出並闡述為一系列動作或事件，然而應理解，此些動作或事件的示出次序不應被解釋為具有限制性意義。舉例而言，除了本文中所說明及/或所述的次序之外，一些動作亦可以不同的次序發生及/或與其他動作或事件同時發生。另外，在實施本文說明的一或多個態樣或實施例時可能並不需要所有所示出的動作。此外，本文中所繪示的動作中的一或多個動作可在一或多個不同的動作及/或階段中施行。
在2002處，在基底內形成第一存取電晶體。圖7示出對應於動作2002的一些實施例的剖視圖700。
在2004處，在形成於基底之上的下部介電結構內形成一或多個內連層。圖7示出對應於動作2004的一些實施例的剖視圖700。
在2006處，在所述一或多個內連層之上形成蝕刻停止層。圖7示出對應於動作2006的一些實施例的剖視圖700。
在2008處，選擇性地將蝕刻停止層圖案化以暴露出內連線。圖8示出對應於動作2008的一些實施例的剖視圖800。
在2010處，在內連線及蝕刻停止層之上形成底部電極層。
在2012處，在底部電極層之上形成MTJ層。
在2014處，在MTJ層之上形成頂蓋膜。
在2016處，在頂蓋膜之上沈積犧牲介電層。圖9示出對應於動作2010至動作2016的一些實施例的剖視圖900。
在2018處，將犧牲介電層圖案化以形成暴露出頂蓋膜的開口。在開口內沈積膠黏材料及一或多種頂部電極材料。圖10、圖11A及圖11B示出對應於動作2018的一些實施例的剖視圖1000、1100及1102。
在2020處，將所述一或多種頂部電極材料及膠黏材料平坦化至圖案化犧牲介電質的頂部。圖12示出對應於動作2020的一些實施例的剖視圖1200。
在2022處，移除圖案化犧牲介電質。圖13示出對應於動作2022的一些實施例的剖視圖1300。
在2024處，使用頂部電極作為硬遮罩來蝕刻頂蓋膜及MTJ層，以在MTJ堆疊之上形成頂蓋層。圖14示出對應於動作2024的一些實施例的剖視圖1400。
在2026處，沈積並蝕刻側壁間隔件層以形成側壁間隔件。圖15及圖16示出對應於動作2026的一些實施例的剖視圖1500及1600。
在2028處，使用頂部電極及側壁間隔件作為遮罩將底部電極層圖案化以形成底部電極。圖17示出對應於動作2028的一些實施例的剖視圖1700。
在2030處，在頂部電極之上、上部介電結構內形成附加內連層。圖18及圖19示出對應於動作2030的一些實施例的剖視圖1800及1900。
因此，本揭露是有關於一種製造MTJ堆疊的新方法，所述方法會消除了頂部電極蝕刻以改善對頂部電極結構及下伏的MTJ堆疊的臨界尺寸的控制。
因此，在一些實施例中，本發明是有關於一種形成整合式晶片的方法。所述方法包括：在底部電極層之上形成磁性隧道接面（MTJ）層；在所述磁性隧道接面層之上形成犧牲介電層；將所述犧牲介電層圖案化以界定空腔；在所述空腔內形成頂部電極材料；移除所述犧牲介電層；以及在移除所述犧牲介電層之後，根據所述頂部電極材料將所述磁性隧道接面層圖案化以界定磁性隧道接面堆疊。在一些實施例中，所述方法更包括：在所述犧牲介電層的界定所述空腔的表面上沈積膠黏層；以及在所述膠黏層上沈積所述頂部電極材料以填充所述空腔。在一些實施例中，在根據所述頂部電極材料將所述磁性隧道接面層圖案化之後，所述膠黏層具有自所述頂部電極材料的底表面至所述膠黏層的頂表面量測的第一高度且所述頂部電極材料具有自所述頂部電極材料的所述底表面至所述頂部電極材料的頂表面量測的第二高度，且所述第二高度大於所述第一高度。在一些實施例中，用於根據所述頂部電極材料將所述磁性隧道接面層圖案化的蝕刻製程移除所述膠黏層的一部分且使所述膠黏層的背對所述頂部電極材料的最外側壁彎曲。在一些實施例中，在所述磁性隧道接面層的圖案化期間所述頂部電極材料的高度減小。在一些實施例中，所述方法更包括：在所述磁性隧道接面層之上以及所述犧牲介電層下方形成頂蓋膜，從而使得將所述犧牲介電層圖案化會暴露出所述頂蓋膜的頂表面。在一些實施例中，所述方法更包括：將所述頂蓋膜圖案化以在所述磁性隧道接面層之上界定頂蓋層，所述頂蓋層具有自所述頂蓋層的中心至所述頂蓋層的最外側壁減小的厚度。
在其他實施例中，本發明是有關於一種形成整合式晶片的方法。所述方法包括：在底部電極層之上形成磁性隧道接面（MTJ）層；在所述磁性隧道接面層之上沈積犧牲層；對所述犧牲層進行蝕刻以形成由所述犧牲層的側壁界定的空腔；在所述犧牲層的界定所述空腔的所述側壁上及所述側壁之間沈積膠黏層；在所述膠黏層之上以及所述空腔內形成導電材料，其中所述膠黏層接觸所述導電材料的側壁及底表面；移除所述犧牲層；以及根據所述導電材料及所述膠黏層將所述磁性隧道接面層圖案化，以界定磁性隧道接面（MTJ）堆疊。在一些實施例中，所述方法更包括：在沈積所述犧牲層之前，在所述磁性隧道接面層之上形成頂蓋膜；以及將所述頂蓋膜圖案化，以界定頂蓋層。在一些實施例中，在移除所述犧牲層之後，所述膠黏層具有自所述導電材料的所述底表面至所述膠黏層的頂表面量測的第一高度，所述第一高度實質上等於所述導電材料的第二高度。在一些實施例中，在將所述磁性隧道接面層圖案化之後，所述膠黏層具有自所述導電材料的所述底表面至所述膠黏層的所述頂表面量測的第三高度，所述第三高度小於所述第二高度。在一些實施例中，所述導電材料具有相對於所述導電材料的所述底表面以第一角度配置的側壁，且所述磁性隧道接面堆疊具有相對於所述磁性隧道接面堆疊的底表面以第二角度配置的側壁，且所述第二角度小於所述第一角度。在一些實施例中，所述方法更包括：在所述導電材料之上沈積側壁間隔件層；將所述側壁間隔件層圖案化以形成環繞所述磁性隧道接面堆疊的側壁間隔件，其中將所述側壁間隔件層圖案化暴露出所述導電材料的頂表面及所述底部電極層的頂表面；以及使用所述導電材料及所述側壁間隔件作為遮罩來蝕刻所述底部電極層。在一些實施例中，在所述空腔內形成所述導電材料之後，所述導電材料的頂表面與所述導電材料的側壁以有角度的隅角交匯；且在根據所述導電材料將所述磁性隧道接面層圖案化之後，所述導電材料的所述頂表面與所述導電材料的所述側壁以圓的隅角交匯。
在又一些實施例中，本發明是有關於一種積體晶片。所述積體晶片包括：一或多個下部內連層，在基底之上配置於一或多個堆疊的層間介電（ILD）層內；蝕刻停止結構，設置於所述一或多個下部內連層之上；底部電極，設置於所述蝕刻停止結構之上，所述底部電極電性接觸所述一或多個下部內連層；磁性隧道接面（MTJ）堆疊，設置於所述底部電極之上，所述磁性隧道接面堆疊具有相對於所述磁性隧道接面堆疊的底表面以第一角度配置的側壁；以及頂部電極，設置於所述磁性隧道接面堆疊之上，所述頂部電極具有相對於所述頂部電極的底表面以第二角度配置的側壁，所述第二角度大於所述第一角度。在一些實施例中，所述積體晶片更包括：頂蓋層，位於所述磁性隧道接面堆疊上方且位於所述頂部電極下方。在一些實施例中，所述頂蓋層具有彎曲的上表面以及自所述頂蓋層的中心至所述頂蓋層的最外側壁增大的厚度。在一些實施例中，所述整合式晶片更包括：擴散阻擋層，在所述頂部電極與所述磁性隧道接面堆疊之間連續地延伸以接觸所述頂部電極的側壁。在一些實施例中，所述擴散阻擋層具有彎曲的上表面，隨著距所述頂部電極的所述側壁的距離減小，所述彎曲的上表面的高度增大。在一些實施例中，第一高度自所述頂部電極的所述底表面至所述頂部電極的最頂表面量測，第二高度自所述頂部電極的所述底表面至所述擴散阻擋層的最頂表面量測，且所述第一高度大於所述第二高度。
以上內容概述數個實施例的特徵以使得熟習此項技術者可更好地理解本發明的態樣。熟習此項技術者應瞭解，其可容易地使用本發明作為設計或修改其他製程及結構以達到與本文中所引入的實施例相同的目的及/或達成相同優勢的基礎。熟習此項技術者亦應意識到該些等效構造並不背離本發明的精神及範疇，且其可在不背離本發明的精神及範疇的情況下在本文中做出各種改變、替代及修改。
100、200、300、400、500、600:整合式晶片 101:MRAM單元 102:基底 104:第一存取電晶體 104a:共用源極區/第一源極區 104b:第一汲極區 104c:第一閘極電極 104d:第一閘極氧化物層 106:介電結構 106a:下部介電結構 106b:上部介電結構 108、610:內連通孔 109:一或多個下部內連層 110、612:內連線 112:蝕刻停止結構 112':蝕刻停止層 114、614:底部電極 114':底部電極層 116:MTJ堆疊 116':MTJ堆疊層 116a:上部鐵磁電極 116a':上部鐵磁電極層 116b:薄穿隧阻擋層 116b':薄穿隧阻擋層 116c:下部鐵磁電極 116c':下部鐵磁電極層 118、618:頂蓋層 118':頂蓋膜 120、620:膠黏層 120':平坦膠黏層 120'':膠黏材料 122、622:頂部電極 122a:第一頂部電極 122a':平坦第一頂部電極/第一頂部電極/平坦頂部電極 122a'':第一頂部電極材料 122b、122b':平坦第二頂部電極 122b'':第二頂部電極材料 124:側壁間隔件 124':側壁間隔件層 126、626:上部內連結構 302:俯視圖 402:方框 602:嵌入式記憶體區 604:邏輯區 606:隔離結構 608:第二存取電晶體 608a:第二汲極區 608b:第二閘極電極 608c:第二閘極氧化物層 609:電晶體裝置 616:第二MTJ堆疊/MTJ堆疊 700、800、900、1000、1100、1102、1200、1300、1400、1500、1600、1700、1800、1900:剖視圖 902:圖案化犧牲介電質 902':犧牲介電層 1002:開口 1202:線 1402、1602、1702:一或多種蝕刻劑 2000:方法 2002、2004、2006、2008、2010、2012、2014、2016、2018、2020、2022、2024、2026、2028、2030:動作 A:角度/鈍角 B:角度BL1 、BL2 :位元線 C-C':剖面線 h1:第一最大高度 h2:第二最大高度 h3:第三最大高度 h4:第四最大高度 h5:第五最大高度 h6:第六最大高度SL:源極線t:厚度w:寬度WL1 、WL2 :字元線
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本業界中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1示出整合式晶片的一些實施例的剖視圖，所述整合式晶片具有包括位於頂部電極與底部電極之間的磁性隧道接面（magnetic tunnel junction，MTJ）堆疊的磁阻式隨機存取記憶體（MRAM）裝置。 圖2示出整合式晶片的一些附加實施例的剖視圖，所述整合式晶片具有包括位於底部電極與局部地被膠黏層環繞的頂部電極之間的MTJ堆疊的MRAM裝置。 圖3A至圖3B示出整合式晶片的一些附加實施例，所述整合式晶片具有包括被側壁間隔件環繞的位於頂部電極與底部電極之間的MTJ堆疊的MRAM裝置。 圖4A至圖4B示出整合式晶片的一些附加實施例，所述整合式晶片具有包括被側壁間隔件環繞的位於頂部電極與底部電極之間的MTJ堆疊的MRAM裝置。 圖5示出整合式晶片的一些附加實施例，所述整合式晶片具有包括被側壁間隔件環繞的位於頂部電極與底部電極之間的MTJ堆疊的MRAM裝置。 圖6示出整合式晶片的剖視圖，所述整合式晶片具有包括MTJ堆疊的嵌入式MRAM裝置。 圖7至圖19示出形成整合式晶片的方法的一些實施例的剖視圖，所述整合式晶片具有包括位於頂部電極與底部電極之間的MTJ堆疊的MRAM裝置。 圖20示出形成整合式晶片的方法的一些實施例的流程圖，所述整合式晶片具有包括位於頂部電極與底部電極之間的MTJ堆疊的MRAM裝置。
100:整合式晶片
101:MRAM單元
102:基底
104:第一存取電晶體
106:介電結構
106a:下部介電結構
106b:上部介電結構
108:內連通孔
109:一或多個下部內連層
110:內連線
112:蝕刻停止結構
114:底部電極
116:MTJ堆疊
118:頂蓋層
122:頂部電極
126:上部內連結構
A:角度/鈍角
B:角度

Claims (20)

  1. 一種形成整合式晶片的方法，包括： 在底部電極層之上形成磁性隧道接面（MTJ）層； 在所述磁性隧道接面層之上形成犧牲介電層； 將所述犧牲介電層圖案化以界定空腔； 在所述空腔內形成頂部電極材料； 移除所述犧牲介電層；以及 在移除所述犧牲介電層之後，根據所述頂部電極材料將所述磁性隧道接面層圖案化以界定磁性隧道接面堆疊。
  2. 如申請專利範圍第1項所述的方法，更包括： 在所述犧牲介電層的界定所述空腔的表面上沈積膠黏層；以及 在所述膠黏層上沈積所述頂部電極材料以填充所述空腔。
  3. 如申請專利範圍第2項所述的方法，其中在根據所述頂部電極材料將所述磁性隧道接面層圖案化之後，所述膠黏層具有自所述頂部電極材料的底表面至所述膠黏層的頂表面量測的第一高度且所述頂部電極材料具有自所述頂部電極材料的所述底表面至所述頂部電極材料的頂表面量測的第二高度，且所述第二高度大於所述第一高度。
  4. 如申請專利範圍第3項所述的方法，其中用於根據所述頂部電極材料將所述磁性隧道接面層圖案化的蝕刻製程移除所述膠黏層的一部分且使所述膠黏層的背對所述頂部電極材料的最外側壁彎曲。
  5. 如申請專利範圍第1項所述的方法，其中在所述磁性隧道接面層的圖案化期間所述頂部電極材料的高度減小。
  6. 如申請專利範圍第1項所述的方法，更包括： 在所述磁性隧道接面層之上以及所述犧牲介電層下方形成頂蓋膜，其中將所述犧牲介電層圖案化暴露出所述頂蓋膜的頂表面。
  7. 如申請專利範圍第6項所述的方法，更包括： 將所述頂蓋膜圖案化以在所述磁性隧道接面層之上界定頂蓋層，其中所述頂蓋層具有自所述頂蓋層的中心至所述頂蓋層的最外側壁減小的厚度。
  8. 一種形成整合式晶片的方法，包括： 在底部電極層之上形成磁性隧道接面（MTJ）層； 在所述磁性隧道接面層之上沈積犧牲層； 對所述犧牲層進行蝕刻以形成由所述犧牲層的側壁界定的空腔； 在所述犧牲層的界定所述空腔的所述側壁上及所述側壁之間沈積膠黏層； 在所述膠黏層之上、所述空腔內形成導電材料，其中所述膠黏層接觸所述導電材料的側壁及底表面； 移除所述犧牲層；以及 根據所述導電材料及所述膠黏層將所述磁性隧道接面層圖案化，以界定磁性隧道接面（MTJ）堆疊。
  9. 如申請專利範圍第8項所述的方法，更包括： 在沈積所述犧牲層之前，在所述磁性隧道接面層之上形成頂蓋膜；以及 將所述頂蓋膜圖案化，以界定頂蓋層。
  10. 如申請專利範圍第8項所述的方法，其中在移除所述犧牲層之後，所述膠黏層具有自所述導電材料的所述底表面至所述膠黏層的頂表面量測的第一高度，所述第一高度實質上等於所述導電材料的第二高度。
  11. 如申請專利範圍第10項所述的方法，其中在將所述磁性隧道接面層圖案化之後，所述膠黏層具有自所述導電材料的所述底表面至所述膠黏層的所述頂表面量測的第三高度，所述第三高度小於所述第二高度。
  12. 如申請專利範圍第8項所述的方法，其中所述導電材料具有相對於所述導電材料的所述底表面以第一角度配置的側壁，且所述磁性隧道接面堆疊具有相對於所述磁性隧道接面堆疊的底表面以第二角度配置的側壁，且所述第二角度小於所述第一角度。
  13. 如申請專利範圍第8項所述的方法，更包括： 在所述導電材料之上沈積側壁間隔件層； 將所述側壁間隔件層圖案化以形成環繞所述磁性隧道接面堆疊的側壁間隔件，其中將所述側壁間隔件層圖案化暴露出所述導電材料的頂表面及所述底部電極層的頂表面；以及 使用所述導電材料及所述側壁間隔件作為遮罩來蝕刻所述底部電極層。
  14. 如申請專利範圍第8項所述的方法， 其中在所述空腔內形成所述導電材料之後，所述導電材料的頂表面與所述導電材料的側壁以有角度的隅角交匯；且 其中在根據所述導電材料將所述磁性隧道接面層圖案化之後，所述導電材料的所述頂表面與所述導電材料的所述側壁以圓的隅角交匯。
  15. 一種整合式晶片，包括： 一或多個下部內連層，在基底之上配置於一或多個堆疊的層間介電（ILD）層內； 蝕刻停止結構，設置於所述一或多個下部內連層之上； 底部電極，設置於所述蝕刻停止結構之上，其中所述底部電極電性接觸所述一或多個下部內連層； 磁性隧道接面（MTJ）堆疊，設置於所述底部電極之上，其中所述磁性隧道接面堆疊具有相對於所述磁性隧道接面堆疊的底表面以第一角度配置的側壁；以及 頂部電極，設置於所述磁性隧道接面堆疊之上，其中所述頂部電極具有相對於所述頂部電極的底表面以第二角度配置的側壁，且所述第二角度大於所述第一角度。
  16. 如申請專利範圍第15項所述的整合式晶片，更包括： 頂蓋層，位於所述磁性隧道接面堆疊上方且位於所述頂部電極下方。
  17. 如申請專利範圍第16項所述的整合式晶片，其中所述頂蓋層具有彎曲的上表面以及自所述頂蓋層的中心至所述頂蓋層的最外側壁增大的厚度。
  18. 如申請專利範圍第15項所述的整合式晶片，更包括： 擴散阻擋層，在所述頂部電極與所述磁性隧道接面堆疊之間連續地延伸以接觸所述頂部電極的側壁。
  19. 如申請專利範圍第18項所述的整合式晶片，其中所述擴散阻擋層具有彎曲的上表面，隨著距所述頂部電極的所述側壁的距離減小，所述彎曲的上表面的高度增大。
  20. 如申請專利範圍第18項所述的整合式晶片，其中第一高度自所述頂部電極的所述底表面至所述頂部電極的最頂表面量測，其中第二高度自所述頂部電極的所述底表面至所述擴散阻擋層的最頂表面量測，且其中所述第一高度大於所述第二高度。
TW108130798A 2018-10-25 2019-08-28 整合式晶片及其形成方法 TWI727408B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862750331P 2018-10-25 2018-10-25
US62/750,331 2018-10-25
US16/412,776 US11508782B2 (en) 2018-10-25 2019-05-15 Hard mask for MTJ patterning
US16/412,776 2019-05-15

Publications (2)

Publication Number Publication Date
TW202017215A true TW202017215A (zh) 2020-05-01
TWI727408B TWI727408B (zh) 2021-05-11

Family

ID=70327357

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130798A TWI727408B (zh) 2018-10-25 2019-08-28 整合式晶片及其形成方法

Country Status (5)

Country Link
US (2) US11508782B2 (zh)
KR (1) KR102324593B1 (zh)
CN (1) CN111106237B (zh)
DE (1) DE102019113486B4 (zh)
TW (1) TWI727408B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833257B1 (en) * 2019-05-02 2020-11-10 International Business Machines Corporation Formation of embedded magnetic random-access memory devices with multi-level bottom electrode via contacts
CN117425389A (zh) 2019-05-20 2024-01-19 联华电子股份有限公司 半导体元件及其制作方法
KR102654937B1 (ko) 2019-07-04 2024-04-04 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
CN113745401A (zh) * 2020-05-27 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
US20220020920A1 (en) 2020-07-16 2022-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
EP3958261B1 (en) 2020-08-21 2024-02-21 Imec VZW Method for forming an mtj device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645618B2 (en) 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7531367B2 (en) 2006-01-18 2009-05-12 International Business Machines Corporation Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
US7445943B2 (en) 2006-10-19 2008-11-04 Everspin Technologies, Inc. Magnetic tunnel junction memory and method with etch-stop layer
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
JP5117421B2 (ja) * 2009-02-12 2013-01-16 株式会社東芝 磁気抵抗効果素子及びその製造方法
JP5542831B2 (ja) * 2009-09-24 2014-07-09 株式会社東芝 磁気メモリ
US8278122B2 (en) * 2010-01-29 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming MTJ cells
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
US8709956B2 (en) * 2011-08-01 2014-04-29 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
US8313959B1 (en) 2011-08-17 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hole first hardmask definition
CN103187522B (zh) * 2011-12-30 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
US9166153B2 (en) * 2013-02-08 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and process to remove film from semiconductor devices
US9130156B2 (en) * 2013-02-08 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process to remove film from semiconductor devices
US8872149B1 (en) 2013-07-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM structure and process using composite spacer
KR102140048B1 (ko) * 2014-02-18 2020-07-31 삼성전자주식회사 자기 메모리 소자를 위한 자기 터널 접합 구조물 형성 방법
US9595663B2 (en) * 2014-03-12 2017-03-14 Kabushiki Kaisha Toshiba Magnetic memory having magnetoresistive element and method of manufacturing magnetoresistive element
US9263667B1 (en) * 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9691968B2 (en) * 2014-09-08 2017-06-27 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9818935B2 (en) * 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
KR102326547B1 (ko) * 2015-08-19 2021-11-15 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102409755B1 (ko) * 2015-09-30 2022-06-16 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9705071B2 (en) * 2015-11-24 2017-07-11 International Business Machines Corporation Structure and method to reduce shorting and process degradation in STT-MRAM devices
US9647200B1 (en) * 2015-12-07 2017-05-09 International Business Machines Corporation Encapsulation of magnetic tunnel junction structures in organic photopatternable dielectric material
US10147761B2 (en) 2016-09-13 2018-12-04 Toshiba Memory Corporation Semiconductor memory device with magnetoresistive element
KR102575405B1 (ko) * 2016-12-06 2023-09-06 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US9917137B1 (en) * 2017-01-11 2018-03-13 International Business Machines Corporation Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects

Also Published As

Publication number Publication date
US20200135805A1 (en) 2020-04-30
DE102019113486A1 (de) 2020-04-30
TWI727408B (zh) 2021-05-11
CN111106237A (zh) 2020-05-05
US20220336529A1 (en) 2022-10-20
KR20200049497A (ko) 2020-05-08
KR102324593B1 (ko) 2021-11-12
US11508782B2 (en) 2022-11-22
CN111106237B (zh) 2023-09-19
US11943934B2 (en) 2024-03-26
DE102019113486B4 (de) 2021-12-02

Similar Documents

Publication Publication Date Title
US11469372B2 (en) Memory cell with top electrode via
TWI727408B (zh) 整合式晶片及其形成方法
TWI748236B (zh) 製造記憶體元件的方法以及積體電路
US9728540B2 (en) Semiconductor device for reducing coupling capacitance
KR102611809B1 (ko) 새로운 3d nand 메모리 소자 및 그 형성 방법
TWI821684B (zh) 記憶體陣列裝置及其製造方法
TWI776362B (zh) 記憶體胞元及其製造方法
TW201304072A (zh) 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法
TWI708369B (zh) 在導電插塞上具有導電頂蓋層之半導體元件及其製備方法
TWI797568B (zh) 記憶單元、半導體裝置及其製作方法
TWI765251B (zh) 積體晶片及形成積體晶片的方法
KR20210053230A (ko) 메모리 디바이스 형성을 위한 에칭 정지 층
TW201025436A (en) Semiconductor device having CMP dummy pattern and method for manufacturing the same
TWI814065B (zh) 記憶體元件
TW202236621A (zh) 三維記憶體元件及其製造方法
US20240090340A1 (en) Memory cell with top electrode via
TW202145540A (zh) 記憶胞、半導體元件及形成半導體元件的方法
TW202145505A (zh) 三維記憶體裝置及其形成方法
TWI781559B (zh) 半導體裝置
US20180012835A1 (en) Semiconductor device and method for manufacturing the same
CN113540027B (zh) 位线结构、其制作方法、半导体存储器及电子设备
TW202420935A (zh) 半導體裝置及其製造方法