TW202016995A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202016995A
TW202016995A TW108125568A TW108125568A TW202016995A TW 202016995 A TW202016995 A TW 202016995A TW 108125568 A TW108125568 A TW 108125568A TW 108125568 A TW108125568 A TW 108125568A TW 202016995 A TW202016995 A TW 202016995A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
atoms
particle size
region
Prior art date
Application number
TW108125568A
Other languages
English (en)
Other versions
TWI739133B (zh
Inventor
石田貴士
杉本尚丈
菅野裕士
岡本達也
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202016995A publication Critical patent/TW202016995A/zh
Application granted granted Critical
Publication of TWI739133B publication Critical patent/TWI739133B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明之實施形態提供一種能夠減小半導體層內之結晶粒之粒徑之半導體裝置及其製造方法。  根據一實施形態，半導體裝置具備：第1半導體層，其作為具有導電性之多晶半導體層；第2半導體層，其設置於上述第1半導體層上，作為具有導電性且粒徑較上述第1半導體層小之多晶半導體層；及複數個電極層，其等於第1方向相互隔開而積層於上述第2半導體層上。上述裝置進而具備：第3半導體層，其於上述第1半導體層、上述第2半導體層、及各上述電極層內，以於上述第1方向延伸之方式設置，且以與上述第2半導體層相接之方式設置；及電荷儲存層，其設置於上述複數個電極層與上述第3半導體層之間。

Description

半導體裝置及其製造方法
本發明之實施形態係關於一種半導體裝置及其製造方法。
於作為與半導體記憶體之通道半導體層相接之配線層(例如源極層)而形成半導體層之情形時，存在較理想為減小配線層內之結晶粒之粒徑之情形。
實施形態提供一種能夠減小半導體層內之結晶粒之粒徑之半導體裝置及其製造方法。
根據一實施形態，半導體裝置具備：第1半導體層，其作為具有導電性之多晶半導體層；第2半導體層，其設置於上述第1半導體層上，作為具有導電性且粒徑較上述第1半導體層小之多晶半導體層；及複數個電極層，其等於第1方向相互隔開而積層於上述第2半導體層上。上述裝置進而具備：第3半導體層，其於上述第1半導體層、上述第2半導體層、及各上述電極層內，以於上述第1方向延伸之方式設置，且以與上述第2半導體層相接之方式設置；及電荷儲存層，其設置於上述複數個電極層與上述第3半導體層之間。
以下，參照圖式對本發明之實施形態進行說明。於圖1至圖24中，對相同或類似之構成附註相同之符號，並省略重複之說明。
(第1實施形態)  圖1係表示第1實施形態之半導體裝置之構造之剖視圖。圖1之半導體裝置例如係三維記憶體。
圖1之半導體裝置具備基板1、第1層間絕緣膜2、源極層3、第2層間絕緣膜4、閘極層5、複數個絕緣層6、複數個電極層7、第3層間絕緣膜8、記憶體絕緣膜11、通道半導體層12、核心絕緣膜13、及複數個元件分離絕緣膜14。
基板1例如係矽基板等半導體基板。圖1示出了與基板1之表面平行且相互垂直之X方向及Y方向、以及與基板1之表面垂直之Z方向。於本說明書中，將+Z方向作為上方向來處理，將-Z方向作為下方向來處理。-Z方向可與重力方向一致，亦可與重力方向不一致。Z方向係第1方向之例。
第1層間絕緣膜2、源極層3、第2層間絕緣膜4、及閘極層5依序形成於基板1上。第1層間絕緣膜2例如係氧化矽膜或氮化矽膜。源極層3包含依序形成於第1層間絕緣膜2上之金屬層3a、下部半導體層3b、中間半導體層3c、及上部半導體層3d。金屬層3a例如係鎢層或鎢矽化物層。下部半導體層3b、中間半導體層3c、及上部半導體層3d例如係具有導電性之多晶半導體層，更詳細而言係多晶矽層。第2層間絕緣膜4例如係氧化矽膜或氮化矽膜。閘極層5例如係多晶矽層。
複數個絕緣層6及複數個電極層7成為交替地形成於閘極層5上之積層膜。第3層間絕緣膜8形成於該積層膜上。絕緣層6例如係氧化矽膜。電極層7例如係鎢層。第3層間絕緣膜8例如係氧化矽膜。於電極層7間形成有絕緣層6，因此，電極層7彼此相互於Z方向隔開而積層。再者，絕緣層6亦可置換為氣隙。
圖1示出有以貫通第3層間絕緣膜8、複數個電極層7、複數個絕緣層6、閘極層5、第2層間絕緣膜4、上部半導體層3d、及中間半導體層3c之方式形成之複數個柱狀部CL。柱狀部CL具有於Z方向延伸之柱狀之形狀。各柱狀部CL包含依序形成於第3層間絕緣膜8、複數個電極層7、複數個絕緣層6、閘極層5、第2層間絕緣膜4、上部半導體層3d、中間半導體層3c、及下部半導體層3b之表面之記憶體絕緣膜11、通道半導體層12、及核心絕緣膜13。通道半導體層12與中間半導體層3c相接，且電性連接於中間半導體層3c。下部半導體層3b、中間半導體層3c、及通道半導體層14分別係第1、第2、及第3半導體層之例子。
記憶體絕緣膜11如圖2所示般包含依序形成於複數個電極層7或複數個絕緣層6等之表面之阻擋絕緣膜11a、電荷儲存層11b、及隧道絕緣膜11c。圖2係表示第1實施形態之半導體裝置之構造之放大剖視圖，具體而言，表示圖1所示之區域A。阻擋絕緣膜11a例如係氧化矽膜。電荷儲存層11b例如係氮化矽膜。電荷儲存層11b亦可並非為絕緣膜，例如亦可設為多晶矽層。隧道絕緣膜11c例如係氧化矽膜。通道半導體層12例如係具有導電性之多晶半導體層，更詳細而言係多晶矽層。核心絕緣膜13例如係氧化矽膜。各電極層7與柱狀部CL一同構成記憶體單元MC，並作為字元線發揮功能。通道半導體層12介隔電荷儲存層11b而形成於各電極層7之側面。
圖1進而示出有以貫通第3層間絕緣膜8、複數個電極層7、複數個絕緣層6、閘極層5、第2層間絕緣膜4、及上部半導體層3d之方式形成之複數個元件分離絕緣膜14。元件分離絕緣膜14具有於Y方向延伸之板狀之形狀。元件分離絕緣膜14例如係氧化矽膜。
圖3至圖16係表示第1實施形態之半導體裝置之製造方法之剖視圖。
首先，於基板1上依序形成第1層間絕緣膜2、金屬層3a、下部半導體層3b、第1保護膜21、犧牲層22、第2保護膜23、上部半導體層3d、第2層間絕緣膜4、及閘極層5(圖3)。第1保護膜21例如係氧化矽膜。犧牲層22例如係多晶矽層。第2保護膜23例如係氧化矽膜。第1保護膜21、犧牲層22、及第2保護膜23係第1膜之例。
其次，於閘極層5上依序形成複數個絕緣層6及複數個犧牲層24，並於該等絕緣層6及犧牲層24上形成第3層間絕緣膜8(圖4)。犧牲層24例如係氮化矽膜。犧牲層24係第2膜之例。犧牲層24藉由下述步驟而置換為電極層7。再者，於採用將該下述步驟省略之程序之情形時，於圖4之步驟中代替犧牲層24而形成電極層7。該情形之電極層7亦為第2膜之例。
接下來，藉由微影術及RIE(Reactive Ion Etching，反應式離子刻蝕法)形成貫通第3層間絕緣膜8、複數個犧牲層24、複數個絕緣層6、閘極層5、第2層間絕緣膜4、上部半導體層3d、第2保護膜23、犧牲層22、及第1保護膜21之複數個記憶體洞MH(圖5)。
接下來，於該等記憶體洞MH內依序形成記憶體絕緣膜11、通道半導體層12、及核心絕緣膜13(圖6)。其結果為，於該等記憶體洞MH內形成複數個柱狀部CL。再者，記憶體絕緣膜11藉由於記憶體洞MH內依序形成上述阻擋絕緣膜11a、電荷儲存層11b、及隧道絕緣膜11c而形成。
接下來，藉由微影術及RIE而形成貫通第3層間絕緣膜8、複數個犧牲層24、複數個絕緣層6、及閘極層5之複數個元件分離槽ST(圖7及圖8)。本實施形態之RIE於圖7所示之階段以前，使用第1蝕刻氣體進行，於圖7所示之階段以後，使用與第1蝕刻氣體不同之第2蝕刻氣體進行。
接下來，藉由蝕刻，自元件分離槽ST之底面將第2保護膜23去除(圖9)，於元件分離槽ST之表面形成襯墊層25(圖10)，藉由蝕刻自元件分離槽ST之底面將襯墊層25去除(圖11)。其結果為，元件分離槽ST之側面由襯墊層25保護，另一方面，於元件分離槽ST之底面露出犧牲層22。襯墊層25例如係氮化矽膜。
接下來，藉由使用元件分離槽ST之濕式蝕刻，將犧牲層22去除(圖12)。其結果為，於第1保護膜21與第2保護膜23之間形成空腔(氣隙)C1，於空腔C1之側面露出記憶體絕緣膜11。
接下來，藉由使用元件分離槽ST之CDE(Chemical Dry Etching，化學乾式蝕刻)將第1保護膜21、第2保護膜23、及於空腔C1之側面露出之記憶體絕緣膜11去除(圖13)。其結果為，於空腔C1之上表面露出上部半導體層3d，於空腔C1之下表面露出下部半導體層3b，於空腔C1之側面露出通道半導體層12。
接下來，於在空腔C1內露出之上部半導體層3d、下部半導體層3b、及通道半導體層12之表面形成中間半導體層3c，藉此，於空腔C1內形成中間半導體層3c(圖14)。其結果為，與上部半導體層3d、下部半導體層3b、及通道半導體層12相接之中間半導體層3c形成於上部半導體層3d與下部半導體層3b之間。再者，對於圖14之步驟之詳情、即本實施形態之中間半導體層3c之形成方法之詳情，於下文中進行敍述。
接下來，藉由使用元件分離槽ST之濕式蝕刻或乾式蝕刻，將元件分離槽ST內之襯墊層25、及絕緣層6間之犧牲層24去除(圖15)。其結果為，於該等絕緣層6間形成複數個空腔(氣隙)C2。
接下來，藉由CVD(Chemical Vapor Deposition，化學氣相沈積)於該等空腔C2內形成複數個電極層7(圖16)。其結果為，於閘極層5與第3層間絕緣膜8之間形成交替地包含複數個絕緣層6及複數個電極層7之積層膜。
其後，於元件分離槽ST內形成元件分離絕緣膜14。進而，於基板1上形成各種插塞、配線、層間絕緣膜等。以此方式製造圖1所示之半導體裝置。
圖17係用來對第1實施形態之粒界進行說明之剖視圖。
圖17表示下部半導體層3b、中間半導體層3c、及上部半導體層3d。本實施形態之下部半導體層3b、中間半導體層3c、及上部半導體層3d係多晶矽層，包含多數個結晶粒。
更詳細而言，本實施形態之下部半導體層3b及上部半導體層3d以結晶粒之粒徑變大之方式形成。藉此，能夠降低下部半導體層3b及上部半導體層3d之電阻。
又，本實施形態之中間半導體層3c形成於上部半導體層3d或下部半導體層3b之表面(參照圖14)。於此情形時，若以一般之方法形成中間半導體層3c，則上部半導體層3d或下部半導體層3b之粒徑之尺寸會對中間半導體層3c之粒徑之尺寸造成影響，因此，中間半導體層3c亦以結晶粒之粒徑變大之方式形成。
圖17模式性地表示於此情形時形成於下部半導體層3b、中間半導體層3c、及上部半導體層3d內之粒界S之一例。若該等半導體層內之結晶粒之粒徑變大，則於該等半導體層內，會稀疏地形成粒界S。其結果為，於通道半導體層12之表面，產生與粒界S相接或靠近之部位、及遠離粒界S之部位。於此情形時，於前者之部位及後者之部位，通道半導體層12或中間半導體層3c之特性可能會大不相同，而有使半導體裝置之性能劣化之可能性。例如，於前者之部位及後者之部位，雜質之磷原子之擴散不均可能會變化。
因此，於本實施形態中，如以下所說明般，以中間半導體層3c之結晶粒之粒徑變小之方式形成中間半導體層3c。藉此，能夠抑制因粒界S導致之上述現象。
圖18係表示第1實施形態之半導體裝置之構造之剖視圖。圖18表示圖1所示之下部半導體層3b、中間半導體層3c、及上部半導體層3d。
本實施形態之下部半導體層3b及上部半導體層3d係包含B(硼)原子、P(磷)原子、As(砷)原子等摻雜物原子及摻雜物原子以外之雜質原子作為雜質之多晶矽層。摻雜物原子以外之雜質原子例如係C(碳)原子或N(氮)原子。例如，下部半導體層3b及上部半導體層3d包含P原子及C原子(或N原子)，下部半導體層3b及上部半導體層3d內之C原子(或N原子)之平均濃度成為低於1.4×1021 個/cm3 之值(例如4.0×1020 個/cm3 左右)。
本實施形態之下部半導體層3b及上部半導體層3d以結晶粒之粒徑變大之方式形成。本實施形態之下部半導體層3b及上部半導體層3d內之結晶粒之平均粒徑為大於100 nm之值(例如300 nm左右)。於本實施形態之下部半導體層3b及上部半導體層3d中，結晶粒之粒徑較大，因此粒界S變得稀疏。
中間半導體層3c具備作為第1區域之例之小粒徑層31、及作為第2區域之例之中粒徑層32。小粒徑層31於下部半導體層3b與上部半導體層3d之間形成於下部半導體層3b之上表面或上部半導體層3d之下表面或通道半導體層12之側面等。中粒徑層32介隔小粒徑層31而形成於下部半導體層3b與上部半導體層3d之間。反而言之，小粒徑層31形成於中粒徑層32之下表面與下部半導體層3b之上表面之間或中粒徑層32之上表面與上部半導體層3d之下表面之間或中粒徑層32之側面與通道半導體層3d之側面之間等。
本實施形態之中間半導體層3c以與下部半導體層3b或上部半導體層3d相比，結晶粒之粒徑變小之方式形成。由此，中間半導體層3c內之粒界S變得較下部半導體層3b或上部半導體層3d內之粒界S更密。進而，中粒徑層32以與小粒徑層31相比，結晶粒之粒徑變大之方式形成。由此，中粒徑層32內之粒界S變得較小粒徑層31內的粒界S更稀疏。本實施形態之小粒徑層31內之結晶粒之平均粒徑為小於50 nm之值(例如20 nm左右)。本實施形態之中粒徑層32內之結晶粒之平均粒徑為大於50 nm小於100 nm之值(例如70 nm左右)。小粒徑層31內之結晶粒之粒徑係第1粒徑之例，中粒徑層32內之結晶粒之粒徑係第2粒徑之例。
本實施形態之小粒徑層31係包含B原子、P原子、As原子等摻雜物原子、及摻雜物原子以外之雜質原子作為雜質之多晶矽層。摻雜物原子以外之雜質原子例如係C原子或N原子。例如，小粒徑層31包含P原子及C原子(或N原子)，小粒徑層31內之C原子(或N原子)之平均濃度成為高於1.4×1021 個/cm3 之值(例如2.0×1021 個/cm3 左右)。於本實施形態中，藉由以如此般包含高濃度之C原子(或N原子)之方式形成小粒徑層31，小粒徑層31內之結晶粒之粒徑變小。
本實施形態之中粒徑層32係作為雜質包含B原子、P原子、As原子等摻雜物原子但完全不包含或僅包含微量之摻雜物原子以外之雜質原子之多晶矽層。例如，中粒徑層32包含P原子，但完全不包含或僅包含微量之C原子(或N原子)，中粒徑層32內之C原子(或N原子)之平均濃度成為低於1.4×1021 個/cm3 之值(例如大致為零)。本實施形態之中粒徑層32雖不包含高濃度之C原子(或N原子)，但如下述般，形成於小粒徑層31之表面。因此，中粒徑層32內之結晶粒之粒徑雖不會如小粒徑層31內之結晶粒之粒徑那般小，但因小粒徑層31之影響導致較下部半導體層3b或上部半導體層3d內之結晶粒之粒徑小。
再者，本實施形態之通道半導體層12內之結晶粒之平均粒徑例如為100 nm左右。由此，於本實施形態中，下部半導體層3b及上部半導體層3d內之結晶粒之平均粒徑大於通道半導體層12內之結晶粒之平均粒徑，小粒徑層31或中粒徑層32內之結晶粒之平均粒徑小於通道半導體層12內之結晶粒之平均粒徑。
圖19係表示第1實施形態之半導體裝置之製造方法之剖視圖。
首先，執行圖3～圖13之步驟。此時，下部半導體層3b或上部半導體層3d以作為雜質包含摻雜物原子、及摻雜物原子以外之低濃度之雜質原子之方式形成。藉此，能夠形成包含平均粒徑大於100 nm之結晶粒之下部半導體層3b或上部半導體層3d。
其次，藉由於上部半導體層3d、下部半導體層3b等之表面形成小粒徑層31，而於空腔C1之表面形成小粒徑層31(圖19)。此時，小粒徑層31以包含摻雜物原子、及摻雜物原子以外之高濃度之雜質原子作為雜質之方式形成。藉此，可形成包含平均粒徑小於50 nm之結晶粒之小粒徑層31。例如，小粒徑層31以C原子之平均濃度高於1.4×1021 個/cm3 之方式形成。
接下來，藉由於小粒徑層31之表面形成中粒徑層32而於空腔C1內形成中粒徑層32。藉此，實現圖18所示之構造。此時，中粒徑層32以作為雜質包含摻雜物原子但完全不包含或僅包含微量之摻雜物原子以外之雜質原子之方式形成。藉此，可形成包含平均粒徑大於50 nm小於100 nm之結晶粒之中粒徑層32。例如，中粒徑層32以C原子之平均濃度低於1.4×1021 個/cm3 之方式形成。
於本實施形態中，其後，執行圖15及圖16之步驟。以此方式，製造圖1所示之半導體裝置。
圖20係用來對第1實施形態之粒徑進行說明之圖。
圖20(a)表示小粒徑層31之某個截面S1。圖20(a)之符號P1表示截面S1內之某個結晶粒P1。圖20(b)表示具有與結晶粒P1之截面相同面積之圓C1。符號D1表示圓C1之直徑。
圖20(c)表示中粒徑層32之某個截面S2。圖20(c)之符號P2表示截面S2內之某個結晶粒P2。圖20(d)表示具有與結晶粒P2之截面相同面積之圓C2。符號D2表示圓C2之直徑。
本實施形態之結晶粒P1之粒徑設為圓C1之直徑D1。例如，取得小粒徑層31之截面S1之顯微鏡圖像，使用顯微鏡圖像算出截面S1內之結晶粒P1之截面面積，根據結晶粒P1之截面面積算出直徑D1，藉此，能夠算出結晶粒P1之粒徑。結晶粒P1之截面面積例如能夠根據顯微鏡圖像內之結晶粒P1之像素數算出。同樣地，本實施形態之結晶粒P2之粒徑設為圓C2之直徑D2。
於本實施形態中，算出截面S1內之各個結晶粒之粒徑，並算出該等結晶粒之粒徑之平均值，藉此，能夠算出小粒徑層31內之結晶粒之平均粒徑。於本實施形態或下述其他實施形態中，其他半導體層內之結晶粒之平均粒徑亦能夠同樣地算出。
如上所述，根據本實施形態，藉由使中間半導體層3c內之結晶粒之粒徑較下部半導體層3b或上部半導體層3d內之結晶粒之粒徑小，能夠減小與通道半導體層12相接之半導體層內之結晶粒之粒徑。藉此，根據本實施形態，例如，能夠抑制於通道半導體層12之表面附近稀疏地形成粒界S，從而能夠抑制因粒界S導致之半導體裝置之性能之劣化。
(第2實施形態)  圖21係表示第2實施形態之半導體裝置之構造之剖視圖。圖21表示圖1所示之下部半導體層3b、中間半導體層3c、及上部半導體層3d。
本實施形態之下部半導體層3b大致整體由大粒徑層35形成，但大粒徑層35之上表面具備小粒徑層33。另一方面，本實施形態之中間半導體層3c僅由中粒徑層34形成。其結果為，小粒徑層33形成於中粒徑層34之下表面與大粒徑層35之上表面之間。再者，本實施形態之上部半導體層3d之構造與第1實施形態之上部半導體層3d之構造相同。於本實施形態中，大粒徑層35係第1半導體層之例，小粒徑層33及中粒徑層34係第2半導體層之例，上部半導體層3d係第3半導體層之例。又，小粒徑層33係第1區域之例，中粒徑層34係第2區域之例。
本實施形態之大粒徑層35及上部半導體層3d之構造分別與第1實施形態之下部半導體層3b及上部半導體層3d之構造相同。例如，大粒徑層35及上部半導體層3d包含P原子及C原子，大粒徑層35及上部半導體層3d內之C原子之平均濃度成為低於1.4×1021 個/cm3 之值。大粒徑層35及上部半導體層3d內之結晶粒之平均粒徑為大於100 nm之值。
本實施形態之小粒徑層33及中粒徑層34之構造分別與第1實施形態之小粒徑層31及中粒徑層32之構造相同。例如，小粒徑層33包含P原子及C原子，小粒徑層33內之C原子之平均濃度成為高於1.4×1021 個/cm3 之值。例如，又，中粒徑層34包含P原子，但完全不包含或僅包含微量之C原子，中粒徑層34內之C原子之平均濃度成為低於1.4×1021 個/cm3 之值。小粒徑層33內之結晶粒之平均粒徑為小於50 nm之值。中粒徑層34內之結晶粒之平均粒徑為大於50 nm小於100 nm之值。
圖22係表示第2實施形態之半導體裝置之製造方法之剖視圖。
首先，執行圖3～圖13之步驟。此時，下部半導體層3b或上部半導體層3d以包含P原子及C原子之方式形成。藉此，可形成包含平均粒徑大於100 nm之結晶粒之下部半導體層3b或上部半導體層3d。進而，於圖3之步驟中，於下部半導體層3b形成後，於下部半導體層3b之上表面高濃度地摻雜C原子(圖22)。藉此，可於下部半導體層3b內形成包含平均粒徑小於50 nm之結晶粒之小粒徑層33。其結果為，下部半導體層3b內之剩餘之部分成為大粒徑層35。
其次，藉由於小粒徑層33之表面形成中粒徑層34，而於空腔C1內形成中粒徑層34。藉此，實現圖21所示之構造。此時，中粒徑層34以包含P原子但完全不包含或僅包含微量之C原子之方式形成。藉此，可形成包含平均粒徑大於50 nm且小於100 nm之結晶粒之中粒徑層34。
於本實施形態中，其後，執行圖15及圖16之步驟。以此方式製造圖1所示之半導體裝置。
如上所述，根據本實施形態，藉由使小粒徑層33內或中粒徑層34內之結晶粒之粒徑小於大粒徑層35內或上部半導體層3d內之結晶粒之粒徑，可減小與通道半導體層12相接之半導體層內之結晶粒之粒徑。
(第3實施形態)  圖23係表示第3實施形態之半導體裝置之構造之剖視圖。圖23表示圖1所示之下部半導體層3b、中間半導體層3c、及上部半導體層3d。
本實施形態之下部半導體層3b大致整體由大粒徑層38形成，但於記憶體絕緣膜11、通道半導體層12、及核心絕緣膜13之下方之大粒徑層38之上表面具備小粒徑層36。小粒徑層36形成於大粒徑層38之上表面與記憶體絕緣膜11之下表面之間。另一方面，本實施形態之中間半導體層3c僅由中粒徑層37形成。再者，本實施形態之上部半導體層3d之構造與第1實施形態之上部半導體層3d之構造相同。於本實施形態中，大粒徑層38係第1半導體層之例，小粒徑層36及中粒徑層37係第2半導體層之例，上部半導體層3d係第3半導體層之例。又，小粒徑層36係第1區域之例，中粒徑層37係第2區域之例。
本實施形態之大粒徑層38及上部半導體層3d之構造分別與第1實施形態之下部半導體層3b及上部半導體層3d之構造相同。例如，大粒徑層38及上部半導體層3d包含P原子及C原子，大粒徑層38及上部半導體層3d內之C原子之平均濃度成為低於1.4×1021 個/cm3 之值。大粒徑層38及上部半導體層3d內之結晶粒之平均粒徑為大於100 nm之值。
本實施形態之小粒徑層36及中粒徑層37之構造分別與第1實施形態之小粒徑層31及中粒徑層32之構造相同。例如，小粒徑層36包含P原子及C原子，小粒徑層36內之C原子之平均濃度成為高於1.4×1021 個/cm3 之值。例如，又，中粒徑層37包含P原子但完全不包含或僅包含微量之C原子，中粒徑層37內之C原子之平均濃度成為低於1.4×1021 個/cm3 之值。小粒徑層36內之結晶粒之平均粒徑為小於50 nm之值。中粒徑層37內之結晶粒之平均粒徑為大於50 nm小於100 nm之值。
圖24係表示第3實施形態之半導體裝置之製造方法之剖視圖。
首先，執行圖3～圖13之步驟。此時，下部半導體層3b或上部半導體層3d以包含P原子及C原子之方式形成。藉此，可形成包含平均粒徑大於100 nm之結晶粒之下部半導體層3b或上部半導體層3d。進而，於圖5之步驟中，於記憶體洞MH形成後，於記憶體洞MH內之下部半導體層3b之上表面高濃度地摻雜C原子(圖24)。藉此，可於下部半導體層3b內形成包含平均粒徑小於50 nm之結晶粒之小粒徑層36。其結果為，下部半導體層3b內之剩餘之部分成為大粒徑層38。
其次，藉由於小粒徑層36之表面形成中粒徑層37，而於空腔C1內形成中粒徑層37。藉此，實現圖23所示之構造。此時，中粒徑層37以包含P原子但完全不包含或僅包含微量之C原子之方式形成。藉此，可形成包含平均粒徑大於50 nm小於100 nm之結晶粒之中粒徑層37。
於本實施形態中，其後，執行圖15及圖16之步驟。以此方式製造圖1所示之半導體裝置。
如上所述，根據本實施形態，藉由使小粒徑層36內或中粒徑層37內之結晶粒之粒徑小於大粒徑層38內或上部半導體層3d內之結晶粒之粒徑，可減小與通道半導體層12相接之半導體層內之結晶粒之粒徑。
以上，對若干個實施形態進行了說明，但該等實施形態僅係作為示例提出者，並不意圖限定發明之範圍。本說明書中說明之新穎之裝置及方法能夠以其他多種方式實施。又，可於不脫離發明之主旨之範圍內對本說明書中說明之裝置及方法之形態進行各種省略、置換、變更。隨附之申請專利範圍及其均等之範圍意圖包含發明之範圍或主旨所包含之此種形態或變化例。 [相關申請案]
本申請案享有以日本專利申請案2018-195696號(申請日：2018年10月17日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1:基板 2:第1層間絕緣膜 3:源極層 3a:金屬層 3b:下部半導體層 3c:中間半導體層 3d:上部半導體層 4:第2層間絕緣膜 5:閘極層 6:絕緣層 7:電極層 8:第3層間絕緣膜 11:記憶體絕緣膜 11a:阻擋絕緣膜 11b:電荷儲存層 11c:隧道絕緣膜 12:通道半導體層 13:核心絕緣膜 14:元件分離絕緣膜 21:第1保護膜 22:犧牲層 23:第2保護膜 24:犧牲層 25:襯墊層 31:小粒徑層 32:中粒徑層 33:小粒徑層 34:中粒徑層 35:大粒徑層 36:小粒徑層 37:中粒徑層 38:大粒徑層 A:區域 C1:空腔 C2:圓 CL:柱狀部 D1:直徑 D2:直徑 MC:記憶體單元 MH:記憶體洞 P1:結晶粒 P2:結晶粒 S:粒界 S1:截面 S2:截面 ST:元件分離槽 X:方向 Y:方向 Z:方向
圖1係表示第1實施形態之半導體裝置之構造之剖視圖。 圖2係表示第1實施形態之半導體裝置之構造之放大剖視圖。 圖3～圖16係表示第1實施形態之半導體裝置之製造方法之剖視圖。 圖17係用來對第1實施形態之粒界進行說明之剖視圖。 圖18係表示第1實施形態之半導體裝置之構造之剖視圖。 圖19係表示第1實施形態之半導體裝置之製造方法之剖視圖。 圖20(a)～(d)係用來對第1實施形態之粒徑進行說明之圖。 圖21係表示第2實施形態之半導體裝置之構造之剖視圖。 圖22係表示第2實施形態之半導體裝置之製造方法之剖視圖。 圖23係表示第3實施形態之半導體裝置之構造之剖視圖。 圖24係表示第3實施形態之半導體裝置之製造方法之剖視圖。
3b:下部半導體層
3c:中間半導體層
3d:上部半導體層
11:記憶體絕緣膜
12:通道半導體層
13:核心絕緣膜
31:小粒徑層
32:中粒徑層
S:粒界
X:方向
Y:方向
Z:方向

Claims (16)

  1. 一種半導體裝置，其具備：  第1半導體層，其作為具有導電性之多晶半導體層；  第2半導體層，其設置於上述第1半導體層上，作為具有導電性且粒徑較上述第1半導體層小之多晶半導體層；  複數個電極層，其等於第1方向上相互隔開而積層於上述第2半導體層上；  第3半導體層，其於上述第1半導體層、上述第2半導體層、及各上述電極層內，以於上述第1方向延伸之方式設置，且以與上述第2半導體層相接之方式設置；及  電荷儲存層，其設置於上述複數個電極層與上述第3半導體層之間。
  2. 如請求項1之半導體裝置，其中 上述第1半導體層之粒徑大於100 nm，上述第2半導體層之粒徑小於100 nm。
  3. 如請求項1或2之半導體裝置，其中 上述第2半導體層具備作為具有第1粒徑之多晶半導體層之第1區域、及作為具有較上述第1粒徑大之第2粒徑之多晶半導體層之第2區域。
  4. 如請求項3之半導體裝置，其中 上述第1粒徑小於50 nm，上述第2粒徑大於50 nm。
  5. 如請求項3之半導體裝置，其中 上述第1區域設置於上述第2區域與上述第1半導體層之間，或上述第2區域設置於上述第1區域與上述第1半導體層之間。
  6. 如請求項3之半導體裝置，其中 上述第1區域設置於上述第2區域與上述第3半導體層之間。
  7. 如請求項3之半導體裝置，其中 上述第1區域設置於上述第1半導體層之上表面與上述第3半導體層之下表面之間。
  8. 如請求項3之半導體裝置，其中 上述第1區域至少包含除硼原子、磷原子、及砷原子以外之雜質原子。
  9. 如請求項8之半導體裝置，其中 上述雜質原子為碳原子或氮原子。
  10. 如請求項8之半導體裝置，其中 上述第1區域內之上述雜質原子之濃度高於1.4×1021 個/cm3 。
  11. 一種半導體裝置，其具備： 第1半導體層； 第2半導體層，其設置於上述第1半導體層上，至少包含除硼原子、磷原子、及砷原子以外之雜質原子； 複數個電極層，其等於第1方向上相互隔開而積層於上述第2半導體層上； 第3半導體層，其於上述第1半導體層、上述第2半導體層、及各上述電極層內，以於上述第1方向延伸之方式設置，且以與上述第2半導體層相接之方式設置；及  電荷儲存層，其設置於上述複數個電極層與上述第3半導體層之間；且  上述第2半導體層具備上述雜質原子之濃度高於1.4×1021 個/cm3 之第1區域、及上述雜質原子之濃度低於1.4×1021 個/cm3 之第2區域。
  12. 一種半導體裝置之製造方法，其包括： 形成作為多晶半導體層之第1半導體層，  於上述第1半導體層上形成第1膜，  於上述第1膜上，於第1方向相互隔開而積層複數個第2膜，  於上述第1半導體層、上述第2半導體層、及各上述第2膜內，以於上述第1方向延伸之方式依序形成電荷儲存層及第3半導體層，  於上述第3半導體層形成後，將上述第1膜去除，  於上述第1半導體層與上述複數個第2膜之間形成第2半導體層，上述第2半導體層係粒徑較上述第1半導體層小之多晶半導體層，且與上述第3半導體層相接。
  13. 如請求項12之半導體裝置之製造方法，其中 上述第2半導體層具備作為具有第1粒徑之多晶半導體層之第1區域、及作為具有較上述第1粒徑大之第2粒徑之多晶半導體層之第2區域。
  14. 如請求項13之半導體裝置之製造方法，其中 上述第1區域係於上述第1膜去除前或去除後形成，上述第2區域係於上述第1膜去除後形成。
  15. 如請求項12至14中任一項之半導體裝置之製造方法，其進而包括： 將上述複數個第2膜去除，於藉由去除上述複數個第2膜而形成之複數個空腔內形成複數個電極層。
  16. 一種半導體裝置之製造方法，其包括： 形成第1半導體層，  於上述第1半導體層上形成第1膜，  於上述第1膜上，於第1方向相互隔開而積層複數個第2膜，  於上述第1半導體層、上述第2半導體層、及各上述第2膜內，以於上述第1方向延伸之方式依序形成電荷儲存層及第3半導體層，  於上述第3半導體層形成後將上述第1膜去除，  於上述第1半導體層與上述複數個第2膜之間，形成至少包含除硼原子、磷原子、及砷原子以外之雜質原子且與上述第3半導體層相接之第2半導體層，且  上述第2半導體層具備上述雜質原子之濃度高於1.4×1021 個/cm3 之第1區域、及上述雜質原子之濃度低於1.4×1021 個/cm3 之第2區域。
TW108125568A 2018-10-17 2019-07-19 半導體裝置及其製造方法 TWI739133B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018195696A JP2020064969A (ja) 2018-10-17 2018-10-17 半導体装置およびその製造方法
JP2018-195696 2018-10-17

Publications (2)

Publication Number Publication Date
TW202016995A true TW202016995A (zh) 2020-05-01
TWI739133B TWI739133B (zh) 2021-09-11

Family

ID=70279680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125568A TWI739133B (zh) 2018-10-17 2019-07-19 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US11018217B2 (zh)
JP (1) JP2020064969A (zh)
CN (1) CN111063689B (zh)
TW (1) TWI739133B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476332B2 (en) 2020-06-02 2022-10-18 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
TWI797564B (zh) * 2020-09-10 2023-04-01 日商鎧俠股份有限公司 半導體裝置及其製造方法
TWI807476B (zh) * 2021-09-17 2023-07-01 日商鎧俠股份有限公司 半導體記憶裝置
TWI818262B (zh) * 2021-03-08 2023-10-11 日商鎧俠股份有限公司 半導體記憶裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210125625A (ko) * 2020-04-08 2021-10-19 삼성전자주식회사 3차원 반도체 메모리 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918307B2 (ja) * 1990-08-07 1999-07-12 沖電気工業株式会社 半導体記憶素子
JP3599500B2 (ja) 1996-10-25 2004-12-08 株式会社ルネサステクノロジ 半導体装置
US6040605A (en) 1998-01-28 2000-03-21 Hitachi, Ltd. Semiconductor memory device
TW587252B (en) 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
JP2004328005A (ja) 2004-06-01 2004-11-18 Hitachi Ltd 半導体記憶素子、半導体記憶装置とその制御方法
JP2014093319A (ja) * 2012-10-31 2014-05-19 Toshiba Corp 半導体装置およびその製造方法
KR102408657B1 (ko) * 2015-07-23 2022-06-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102437779B1 (ko) * 2015-08-11 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
KR102607825B1 (ko) * 2016-01-18 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP6542149B2 (ja) * 2016-03-18 2019-07-10 東芝メモリ株式会社 半導体記憶装置
JP2018041907A (ja) * 2016-09-09 2018-03-15 東芝メモリ株式会社 半導体装置及びその製造方法
JP2019041054A (ja) * 2017-08-28 2019-03-14 東芝メモリ株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476332B2 (en) 2020-06-02 2022-10-18 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
US11923415B2 (en) 2020-06-02 2024-03-05 Lodestar Licensing Group Llc Integrated assemblies, and methods of forming integrated assemblies
TWI797564B (zh) * 2020-09-10 2023-04-01 日商鎧俠股份有限公司 半導體裝置及其製造方法
TWI818262B (zh) * 2021-03-08 2023-10-11 日商鎧俠股份有限公司 半導體記憶裝置
TWI807476B (zh) * 2021-09-17 2023-07-01 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
CN111063689A (zh) 2020-04-24
CN111063689B (zh) 2023-10-27
TWI739133B (zh) 2021-09-11
US20200127081A1 (en) 2020-04-23
US11018217B2 (en) 2021-05-25
JP2020064969A (ja) 2020-04-23

Similar Documents

Publication Publication Date Title
TW202016995A (zh) 半導體裝置及其製造方法
KR102596799B1 (ko) 3차원 메모리 장치 및 그 제조 방법
CN109860197B (zh) 三维存储器及形成三维存储器的方法
JP5660651B2 (ja) 複数の平行な導電材料含有構造を備える半導体構造およびスタティック・ランダム・アクセス・メモリ（ｓｒａｍ）・セル、ならびに半導体構造を形成する方法
TWI645549B (zh) 半導體記憶裝置及其製造方法
JP5820416B2 (ja) 半導体装置及びその製造方法
TW201913973A (zh) 三維記憶體元件與其形成方法
US10290595B2 (en) Three-dimensional semiconductor memory device and method for manufacturing the same
TW201631710A (zh) 半導體記憶裝置及其製造方法
JP2011040533A (ja) 不揮発性半導体記憶装置及びその製造方法
TW201939675A (zh) 半導體裝置及其製造方法
WO2016139725A1 (ja) 半導体記憶装置及びその製造方法
US20190273089A1 (en) Semiconductor device and method for manufacturing the same
KR101176900B1 (ko) 반도체 소자의 제조 방법
US20200144284A1 (en) Vertical-type memory device
JP2020047752A (ja) 半導体装置
JP2019050243A (ja) 半導体記憶装置及びその製造方法
TW201826506A (zh) 半導體記憶裝置
JP2018152413A (ja) 半導体装置及びその製造方法
TW202111710A (zh) 半導體記憶裝置及其製造方法
JP2018163965A (ja) 半導体記憶装置及びその製造方法
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法
TWI812547B (zh) 半導體記憶體裝置
US20210296239A1 (en) Semiconductor storage device
TW202238961A (zh) 半導體裝置及其製造方法