TW202013890A - 可調式鎖相迴路系統及其傳輸系統 - Google Patents

可調式鎖相迴路系統及其傳輸系統 Download PDF

Info

Publication number
TW202013890A
TW202013890A TW107132976A TW107132976A TW202013890A TW 202013890 A TW202013890 A TW 202013890A TW 107132976 A TW107132976 A TW 107132976A TW 107132976 A TW107132976 A TW 107132976A TW 202013890 A TW202013890 A TW 202013890A
Authority
TW
Taiwan
Prior art keywords
signal
frequency
voltage
clock signal
phase
Prior art date
Application number
TW107132976A
Other languages
English (en)
Other versions
TWI691169B (zh
Inventor
楊長慎
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107132976A priority Critical patent/TWI691169B/zh
Priority to CN201811626049.2A priority patent/CN110932724B/zh
Publication of TW202013890A publication Critical patent/TW202013890A/zh
Application granted granted Critical
Publication of TWI691169B publication Critical patent/TWI691169B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種可調式鎖相迴路系統，可應用於傳輸系統中，其包含壓控振盪器、電荷泵、濾波器、相位頻率偵測器以及可調式回授除頻器。壓控振盪器依據壓控電壓訊號產生工作時脈訊號。電荷泵連接於壓控振盪器，依據誤差訊號產生壓控電壓訊號以調整其電壓位準。濾波器連接於電荷泵與壓控振盪器之間。相位頻率偵測器接收參考時脈訊號及回授訊號，並比較其相位或頻率，進而據以產生誤差訊號。可調式回授除頻器，連接於壓控振盪器與相位頻率偵測器之間，而以一除數對工作時脈訊號加以除頻而產生回授訊號。其中，可調式回授除頻器可根據時脈調整訊號對除數進行調整，藉此即時改變回授訊號，以對工作時脈訊號之頻率進行動態調整。

Description

可調式鎖相迴路系統及其傳輸系統
本發明涉及一種鎖相迴路系統及其傳輸系統。更具體的說，本發明的鎖相迴路系統不同於以往的鎖相迴路系統，其可調式回授除頻器具有可動態調整之除數，而可對工作時脈訊號之頻率進行調整。
鎖相迴路系統(Phase-Locked Loop；PLL)為一封閉迴路系統，常應用訊號傳輸裝置與訊號接收裝置兩個以上不同的電子裝置之間的訊號橋樑。當輸出的工作時脈訊號與輸入的參考時脈訊號的相位和頻率不一致時，透過鎖相迴路系統調整直到兩個訊號可操作在同樣的頻率。
參考第1圖是習知的傳輸系統100應用於訊號傳輸裝置10與訊號接收裝置20兩個不同的電子裝置之間的示意圖。例如：訊號傳輸裝置10可為電腦端，訊號接收裝置20為USB音效卡。當訊號傳輸裝置10傳輸訊號的速度大於訊號接收裝置20的接收速度時，則訊號會產生上溢位(overflow)，例如：USB音效卡無法處理過多播放訊息，導致播放出來的音質不正確。當訊號傳輸裝置10傳輸訊號的速度小於訊號接收裝置20的接收速度時，則訊號會產生下溢位(underflow)，例如：USB音效卡無法處理下一段播放訊息，導致播放中斷。因此，鎖相迴路系統100在此扮演了非常重要的角色，透過鎖相迴路系統100的調整，可將訊號傳輸裝置10與訊號接收裝置20兩個以上不同的電子裝置，操作在相同的操作頻率中。
參考第2圖是習知的鎖相迴路系統100之結構圖，包含相位頻率偵測器110、電荷泵120、濾波器130、壓控振盪器140以及回授除頻器150。
在習知的鎖相迴路系統100中，若要新的輸出訊號頻率，則需事先將新的鎖相迴路系統100運算設置儲存於暫存器(register)中。如下表一，其為灰底部分代表儲存的運算參數位址，白底部分代表運算欄位。 表一
Figure 107132976-A0304-0001
如上所述，在習知的鎖相迴路系統100中，當舊有的暫存器設置無法提供鎖相迴路系統100適合的運算條件，使工作時脈訊號達到適合的頻率時，則需重新計算新的暫存器設置。但開始計算後會花費一段時間，有時只需要些微的頻率調整，因此進而耽誤使用者執行正常工作的時間。
因此本發明提出一種可調式鎖相迴路系統，透過可調式回授除頻器，可幫助使用者在發現當前的工作時脈訊號的頻率與目標工作時脈訊號的頻率僅有些微差距時，可不停止目前工作狀態，而動態執行工作時脈訊號的頻率調整。
本發明提供一種可調式鎖相迴路系統，其包含壓控振盪器，係依據壓控電壓訊號產生工作時脈訊號、電荷泵，連接於壓控振盪器，依據誤差訊號產生壓控電壓訊號，以調整壓控電壓訊號之電壓位準、濾波器，連接於電荷泵與壓控振盪器之間、相位頻率偵測器，連接於電荷泵，並接收參考時脈訊號及回授訊號，比較參考時脈訊號及回授訊號之相位或頻率，進而產生該誤差訊號，以及可調式回授除頻器，連接於壓控振盪器與相位頻率偵測器之間，並接收工作時脈訊號，以除數(divider)對工作時脈訊號加以除頻，以產生回授訊號。其中，可調式回授除頻器進一步接收時脈調整訊號，並根據時脈調整訊號對工作時脈訊號進行頻率調整，藉此即時微調該工作時脈訊號。
較佳地，可調式回授除頻器包含微調電路，當時脈調整訊號代表提高工作時脈訊號之頻率時，透過減少除數，使得微調電路透過單位微調頻率將工作時脈訊號之頻率提高，使相位頻率偵測器產生之誤差訊號代表回授訊號之相位或時脈落後於參考時脈訊號，俾使電荷泵提高壓控電壓訊號之電壓位準，進而使壓控振盪器產生較高頻率之工作時脈訊號。
較佳地，可調式回授除頻器包含微調電路，當時脈調整訊號代表降低工作時脈訊號之頻率時，透過減少除數，使得微調電路透過單位微調頻率將工作時脈訊號之頻率降低，使相位頻率偵測器產生之誤差訊號代表回授訊號之相位或時脈領先於參考時脈訊號，俾使電荷泵降低壓控電壓訊號之電壓位準，進而使壓控振盪器產生較低頻率之工作時脈訊號。
較佳地，可調式回授除頻器對原回授除數之調整，使工作時脈訊號頻率滿足下列關係式：
CLKO’ = CLKO + freq. × n
其中，CLKO’為工作時脈訊號調整後之頻率、CLKO為工作時脈訊號調整前之頻率、freq.為單位微調頻率、n為正整數或負整數。
本發明進一步涉及一種傳輸系統，包含訊號傳輸裝置及訊號接收裝置。其中，訊號傳輸裝置包含微處理器以及微處理器內設置的可調式鎖相迴路系統，以產生工作時脈訊號。訊號接收裝置連接於訊號傳輸裝置，並依工作時脈訊號與訊號傳輸裝置形成通訊連結。訊號接收裝置包含緩衝區，以暫存由訊號傳輸裝置接收之資料。
其中，訊號傳輸裝置依據緩衝區之資料儲存量產生要求訊號，使微處理器依據要求訊號發出時脈調整訊號至可調式鎖相迴路系統，可調式鎖相迴路系統動態調整工作時脈訊號之頻率。
較佳地，訊號傳輸裝置之可調式鎖相迴路系統包含壓控振盪器，依據壓控電壓訊號產生工作時脈訊號、電荷泵，連接於壓控振盪器，並依據誤差訊號產生壓控電壓訊號，以調整壓控電壓訊號之電壓位準、濾波器，連接於電荷泵與壓控振盪器之間、相位頻率偵測器，連接於電荷泵，並接收參考時脈訊號及回授訊號，並比較參考時脈訊號及回授訊號之相位或頻率，進而據以產生誤差訊號，以及可調式回授除頻器，連接於壓控振盪器與相位頻率偵測器之間，接收工作時脈訊號，並以除數(divider)對工作時脈訊號加以除頻，以產生該回授訊號。其中，可調式回授除頻器接收時脈調整訊號，並根據時脈調整訊號對工作時脈訊號進行頻率調整，藉此即時微調工作時脈訊號。
當緩衝區之資料儲存量低於第一門檻值，則訊號傳輸裝置產生要求提高工作時脈訊號頻率之要求訊號；當緩衝區之資料儲存量高於第二門檻值，則訊號傳輸裝置產生要求降低工作時脈訊號頻率之要求訊號。
較佳地，可調式回授除頻器包含微調電路，當時脈調整訊號代表提高工作時脈訊號之頻率時，透過減少除數，使得微調電路透過單位微調頻率將工作時脈訊號之頻率提高，使相位頻率偵測器產生之誤差訊號代表回授訊號之相位或時脈落後於參考時脈訊號，俾使電荷泵提高壓控電壓訊號之電壓位準，進而使壓控振盪器產生較高頻率之工作時脈訊號。
較佳地，可調式回授除頻器包含微調電路，當時脈調整訊號代表降低工作時脈訊號之頻率時，透過增加除數，使得微調電路透過單位微調頻率將工作時脈訊號之頻率降低，使相位頻率偵測器產生之誤差訊號代表回授訊號之相位或時脈領先於參考時脈訊號，俾使電荷泵降低壓控電壓訊號之電壓位準，進而使壓控振盪器產生較低頻率之工作時脈訊號。
較佳地，可調式回授除頻器對原回授除數之調整，使工作時脈訊號頻率滿足下列關係式：
CLKO’ = CLKO + freq. × n
其中，CLKO’為工作時脈訊號調整後之頻率、CLKO為工作時脈訊號調整前之頻率、freq.為單位微調頻率、n為正整數或負整數。
在下文中，將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而，本發明概念可用許多不同形式來體現，且不應解釋為限於本文中所闡述之實施例，相反的，提供這些實施例是為了便於使本領域具通常知識者更容易理解本發明之精神與範疇。此外，在圖式中相同的元件符號可用以表示類似的元件。
參考第3圖，其為根據本發明實施例的傳輸系統示意圖。如圖所示，傳輸系統包含訊號傳輸裝置30與訊號接收裝置40。其中訊號傳輸裝置30包含微處理器MCU以及暫存器REG，暫存器REG存有時脈調整訊號，微處理器MCU包括可調式鎖相迴路系統300以及緩衝區400，透過可調式鎖相迴路系統300產生工作時脈訊號，緩衝區400根據工作時脈訊號的頻率傳遞資料至訊號接收裝置40。訊號接收裝置40連結於訊號傳輸裝置30，透過訊號接收裝置40的緩衝區500接收及暫存訊號傳輸裝置30所傳輸的資料。
在此，本發明提供一種例示，訊號傳輸裝置30可為電腦端，訊號接收裝置40可為USB音效卡，其中USB音效卡使用採樣率為48000Hz的脈衝編碼調變(Pulse-code modulation；PCM)音頻數據進行數據採樣，相當於每毫秒僅能處理48個態樣數據，正常音頻品質為每個態樣數據為2-byte。設置緩衝區500於USB音效卡中，此緩衝區500可暫存8192-byte的資料儲存量，相當於可暫存4096個態樣數據。因此可知，緩衝區500最多僅能暫存85.3ms的資料儲存量。當微處理器MCU的緩衝區400過度傳輸資料時，使緩衝區500接收超過85.3ms的資料儲存量，則訊號接收裝置40遺失音頻訊號，造成音質失真。當微處理器MCU的緩衝區400傳輸資料過慢時，使緩衝區500接收過低的數據量，則訊號接收裝置40缺少音頻訊號，造成音質失真。
參考第4圖，第4圖是根據本發明實施例的緩衝區500的工作示意圖。在緩衝區500中分別定義第一門檻值t0與第二門檻值t1。當緩衝區500的資料儲存量低於第一門檻值t0時，則訊號傳輸裝置30產生要求提高工作時脈訊號頻率之要求訊號至微處理器MCU，微處理器MCU據此從暫存器REG挑選提高工作時脈頻率之時脈調整訊號，微處理器MCU接續發出提高工作時脈頻率之時脈調整訊號至可調式鎖相迴路系統300，可調式鎖相迴路系統300從而提高工作時脈訊號的頻率。當緩衝區400的資料儲存量高於第二門檻值t1時，則訊號傳輸裝置30產生要求降低工作時脈訊號頻率之要求訊號至微處理器MCU，微處理器MCU據此從暫存器REG挑選降低工作時脈頻率之時脈調整訊號，微處理器MCU接續發出降低工作時脈頻率之時脈調整訊號至可調式鎖相迴路系統300，可調式鎖相迴路系統300從而降低工作時脈訊號的頻率。然而，在本發明中，第一門檻值t0與第二門檻值t1是根據緩衝區400可提供的資料儲存量而定，因此可依緩衝區400可提供的資料儲存量進一步對第一門檻值t0與第二門檻值t1進行調整。
如上述例示，緩衝區400可暫存8192-byte的資料儲存量，相當於可儲存85.3ms的資料儲存量。在緩衝區400中分別定義第一門檻值t0為20ms與第二門檻值t1為65.3ms。當緩衝區400的資料儲存量低於第一門檻值t0時(例如：19.9ms)，則訊號傳輸裝置30產生要求提高工作時脈訊號頻率之要求訊號至微處理器MCU，微處理器MCU據此從暫存器REG挑選提高工作時脈頻率之時脈調整訊號，微處理器MCU接續發出提高工作時脈頻率之時脈調整訊號至可調式鎖相迴路系統300，可調式鎖相迴路系統300從而提高工作時脈訊號的頻率。當緩衝區 400的資料儲存量高於第二門檻值t1時(例如：65.4ms)，則訊號傳輸裝置30產生要求降低工作時脈訊號頻率之要求訊號至微處理器MCU，微處理器MCU據此從暫存器REG挑選降低工作時脈頻率之時脈調整訊號，微處理器MCU接續發出降低工作時脈頻率之時脈調整訊號至可調式鎖相迴路系統300，可調式鎖相迴路系統300從而降低工作時脈訊號的頻率。
參考第5圖，第5圖是根據本發明實施例的可調式鎖相迴路系統300之結構圖。如圖所示可調式鎖相迴路系統300包含可依據壓控電壓訊號產生工作時脈訊號的壓控振盪器340、連接於壓控振盪器340且可依據誤差訊號產生壓控電壓訊號以調整壓控電壓訊號的電壓位準的電荷泵320、連接於電荷泵320與壓控震盪器340之間的濾波器330、連接於電荷泵320並接收參考時脈訊號與回授訊號且依照比較參考時脈訊號與回授訊號的相位或頻率進而產生誤差訊號的相位頻率偵測器310，以及連接於壓控振盪器340與相位頻率偵測器310之間、接收工作時脈訊號並以一除數(divider)對工作時脈訊號加以除頻和以產生回授訊號的可調式回授除頻器350。
如第5圖所示，可調式回授除頻器350進一步包含微調電路351，接收如上所述之時脈調整訊號。當可調式回授除頻器350接收到微處理器MCU發出的時脈調整訊號時，透過微調電路351對可調式回授除頻器350的原回授除數50進行微調，藉此可即時對工作時脈訊號的頻率進行微調。
參考第6圖，第6圖是根據本發明實施例的可調式回授除頻器350的調整後回授除數52的示意圖。如圖可知，可調式回授除頻器350透過微調電路351給予原回授除數50一個增加或減少的微調除數51，進而得到調整後回授除數52。使得工作時脈訊號的頻率可滿足下列關係式(式1)： CLKO’=CLKO + freg. × n ………………….式1 其中，CLKO’為工作時脈訊號調整後的頻率、CLKO’為工作時脈訊號調整前的頻率、freg.為單位微調頻率、n為可動態調整的正整數或負整數。
因此當緩衝區400的資料儲存量低於第一門檻值t0時，則訊號接收裝置40產生要求提高工作時脈訊號頻率之要求訊號至微處理器MCU，微處理器MCU據此從暫存器REG挑選且發出時脈調整訊號至可調式鎖相迴路系統300中的可調式回授除頻器350，透過微調電路351使得可調式回授除頻器350的除數減少，俾使工作時脈訊號的頻率提高，使得相位頻率偵測器310產生回授訊號之相位或時脈落後於參考時脈訊號的誤差訊號，俾使電荷泵320提高壓控電壓訊號之電壓位準，進而使壓控振盪器340產生較高頻率的工作時脈訊號。當緩衝區 400的資料儲存量高於第二門檻值t1時，則訊號接收裝置40產生要求降低工作時脈訊號頻率之要求訊號至微處理器MCU，微處理器MCU據此從暫存器REG挑選且發出時脈調整訊號至可調式鎖相迴路系統300中的可調式回授除頻器350，透過微調電路351使得可調式回授除頻器350的除數增加，俾使工作時脈訊號的頻率降低，使得相位頻率偵測器310產生回授訊號之相位或時脈領先於參考時脈訊號的誤差訊號，俾使電荷泵320降低壓控電壓訊號之電壓位準，進而使壓控振盪器340產生較低頻率的工作時脈訊號。
如上述例示，設置單位微調頻率為100Hz，當緩衝區 400的資料儲存量低於第一門檻值t0為20ms時(例如：19.9ms)，因僅相差0.1ms的資料儲存量，相當於每秒缺少了4800個取樣數據(sample)，進而得知工作時脈訊號頻率慢了4800Hz，則訊號傳輸裝置30產生要求提高工作時脈訊號頻率之要求訊號至微處理器MCU，微處理器MCU據此從暫存器REG挑選且發出時脈調整訊號至可調式鎖相迴路系統300中的可調式回授除頻器350，則微調電路351提供約-0.005的微調除數51使得原回授除數50減少，得到調整後的回授除數52為約0.995。比較調整前的工作時脈訊號的頻率與調整後的工作時脈訊號的頻率，滿足關係式：CLKO’=CLKO + 100 Hz × n，其中n為48，藉此增加4800Hz的頻率。
如上述例示，設置單位微調頻率為100Hz，當緩衝區 400的資料儲存量高於第二門檻值t1為65.3ms時(例如：65.4ms)，因僅相差0.1ms的資料儲存量，相當於每秒多了4800個取樣數據，進而得知工作時脈訊號頻率快了4800Hz，則訊號傳輸裝置30產生要求提高工作時脈訊號頻率之要求訊號至微處理器MCU，微處理器MCU據此從暫存器REG挑選且發出時脈調整訊號至可調式鎖相迴路系統300中的可調式回授除頻器350，則微調電路351提供約+0.0015的微調除數51使得原回授除數50增加，得到調整後的回授除數52為約1.0015。比較調整前的工作時脈訊號的頻率與調整後的工作時脈訊號的頻率，滿足關係式：CLKO’=CLKO + 100 Hz × n，其中n為-48，藉此減少4800Hz的頻率。
如上所述，可調式回授除頻器350透過微調電路351對工作時脈訊號進行頻率調整後，頻率可滿足下列關係示：CLKO’=CLKO + freg. × n，其中n可為±1、±2、±3…、±256。若當單位微調頻率為100Hz時，且n為正整數1時，意指將工作時脈訊號的頻率提高100Hz，相當於提高約0.002ms的資料儲存量。若n為負整數1時，意指將工作時脈訊號的頻率降低100Hz，相當於降低約0.002ms的資料儲存量。
根據上述說明，本發明之可調式鎖相迴路系統，實質上可針對工作時脈訊號進行動態的頻率調整，進而提升使用者執行正常工作的工作效率。以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
較佳地，如第7圖所示，本發明提供另一種實施例，可調式鎖相迴路系統700可進一步包含輸入除頻器760，與相位頻率偵測器710連接並接收參考時脈訊號，與輸出除頻器770，與壓控振盪器740連接並接收工作時脈訊號(如第7圖所示)。此實施例與第5圖的實施例僅增加了輸入除頻器760與輸出除頻器770，其餘結構或元件實質上與第5圖的實施例相同，因此相關結構位置或元件功能之重複的詳細敘述將被省略。
在習知技術的鎖相迴路系統中(增加輸入除頻器與輸出除頻器)，當輸入除頻器接收到參考時脈訊號後，將參考時脈訊號除以一除數，使參考時脈訊號的頻率降低至相位頻率偵測器110的工作頻率範圍。當輸出除頻器接收到工作時脈訊號後，將工作時脈訊號除以一整數，使參考時脈訊號的頻率降低至訊號傳輸裝置10的工作頻率範圍。因輸入除頻器與輸出除頻器無法執行頻率的微調，所以在傳輸系統中，當訊號接收裝置20傳遞代表提高或降低工作時脈訊號之頻率的時脈調整訊號時，工作時脈訊號為達到適合的頻率，必須停止正在執行的工作並重新計算新的緩衝區設置，故使用上比較不方便。
在本實施例中，因可調式鎖相迴路系統300包含可調式回授除頻器350。當可調式回授除頻器350接收到來自微處理器MCU的時脈調整訊號時，可透過可調式回授除頻器350中的微調電路給予原回授除數50一個增加/減少的微調除數51進而得到調整後回授除數52，藉此可即時對工作時脈訊號的頻率進行微調，俾使工作時脈訊號的頻率降低/提高，使得相位頻率偵測器310產生回授訊號之相位或時脈領先/落後於參考時脈訊號的誤差訊號，俾使電荷泵320降低/提高壓控電壓訊號之電壓位準，進而使壓控振盪器340產生較低/較高頻率的工作時脈訊號，其調整方式如上所述之例示，在此將不重複敘述。
綜合以上觀點，本發明之可調式鎖相迴路系統及其傳輸系統，可解決現今習知的鎖相迴路系統，因不可微調所造成的不便利性。以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
10、30:訊號傳輸裝置20、40:訊號接收裝置50:原回授除數51:微調除數52:調整後回授除數100:鎖相迴路系統110、310、710:相位頻率偵測器120、320、720:電荷泵130、330、730:濾波器140、340、740:壓控振盪器150:回授除頻器300:可調式鎖相迴路系統350、750:可調式回授除頻器351、751:微調電路400、500:緩衝區760:輸入除頻器770:輸出除頻器MCU:微處理器REG:暫存器
第1圖是習知的傳輸系統示意圖。
第2圖是習知的鎖相迴路之結構圖。
第3圖是根據本發明實施例的傳輸系統示意圖。
第4圖是根據本發明實施例的緩衝區的工作示意圖。
第5圖是根據本發明實施例的可調式鎖相迴路系統之結構圖。
第6圖是根據本發明實施例的可調式回授除頻器的調整後回授除數的示意圖。
第7圖是根據本發明另一個實施例的可調式鎖相迴路系統之結構圖。
300:可調式鎖相迴路系統
310:相位頻率偵測器
320:電荷泵
330:濾波器
340:壓控振盪器
350:可調式回授除頻器
351:微調電路
50:原回授除數

Claims (10)

  1. 一種可調式鎖相迴路系統，其包含： 一壓控振盪器，係依據一壓控電壓訊號產生一工作時脈訊號； 一電荷泵，連接於該壓控振盪器，該電荷泵依據一誤差訊號產生該壓控電壓訊號，以調整該壓控電壓訊號之電壓位準； 一濾波器，連接於該電荷泵與該壓控振盪器之間； 一相位頻率偵測器，連接於該電荷泵，該相位頻率偵測器接收一參考時脈訊號及一回授訊號，並比較該參考時脈訊號及該回授訊號之相位或頻率，進而據以產生該誤差訊號；以及 一可調式回授除頻器，連接於該壓控振盪器與該相位頻率偵測器之間，該可調式回授除頻器接收該工作時脈訊號，並以一除數(divider)對該工作時脈訊號加以除頻，以產生該回授訊號； 其中，該可調式回授除頻器進一步接收一時脈調整訊號，並根據該時脈調整訊號對該除數進行調整，藉此動態改變該回授訊號以對該工作時脈訊號之頻率進行調整。
  2. 如申請專利範圍第1項之可調式鎖相迴路系統，其中該可調式回授除頻器包含一微調電路，當該時脈調整訊號代表提高該工作時脈訊號之頻率時，透過減少該除數，使得該微調電路透過一單位微調頻率將該工作時脈訊號之頻率提高，使該相位頻率偵測器產生之該誤差訊號代表該回授訊號之相位或時脈落後於該參考時脈訊號，俾使該電荷泵提高該壓控電壓訊號之電壓位準，進而使該壓控振盪器產生較高頻率之該工作時脈訊號。
  3. 如申請專利範圍第1項之可調式鎖相迴路系統，其中該可調式回授除頻器包含一微調電路，當該時脈調整訊號代表降低該工作時脈訊號之頻率時，透過增加該除數，使得該微調電路透過一單位微調頻率將該工作時脈訊號之頻率降低，使該相位頻率偵測器產生之該誤差訊號代表該回授訊號之相位或時脈領先於該參考時脈訊號，俾使該電荷泵降低該壓控電壓訊號之電壓位準，進而使該壓控振盪器產生較低頻率之該工作時脈訊號。
  4. 如申請專利範圍第2或3項之可調式鎖相迴路系統，其中該可調式回授除頻器對該除數之調整，使該工作時脈訊號之頻率滿足下列關係式： CLKO’ = CLKO + freq. × n 其中，CLKO’為該工作時脈訊號調整後之頻率、CLKO為該工作時脈訊號調整前之頻率、freq.為該單位微調頻率、n為一正整數或一負整數。
  5. 一種傳輸系統，包含： 一訊號傳輸裝置，包含一微處理器和該微處理器內設置的一可調式鎖相迴路系統，以產生一工作時脈訊號；以及 一訊號接收裝置，連接於該訊號傳輸裝置，並依該工作時脈訊號與該訊號傳輸裝置形成通訊連結，該訊號接收裝置包含一緩衝區，以暫存由該訊號傳輸裝置接收之資料； 其中，該訊號傳輸裝置依據該緩衝區之資料儲存量產生一要求訊號，使該微處理器依據該要求訊號發出一時脈調整訊號至該可調式鎖相迴路系統，該可調式鎖相迴路系統動態調整該工作時脈訊號之頻率。
  6. 如申請專利範圍第5項之傳輸系統，其中該訊號傳輸裝置之該可調式鎖相迴路系統包含： 一壓控振盪器，係依據一壓控電壓訊號產生該工作時脈訊號； 一電荷泵，連接於該壓控振盪器，該電荷泵依據一誤差訊號產生該壓控電壓訊號，以調整該壓控電壓訊號之電壓位準； 一濾波器，連接於該電荷泵與該壓控振盪器之間； 一相位頻率偵測器，連接於該電荷泵，該相位頻率偵測器接收一參考時脈訊號及一回授訊號，並比較該參考時脈訊號及該回授訊號之相位或頻率，進而據以產生該誤差訊號；以及 一可調式回授除頻器，連接於該壓控振盪器與該相位頻率偵測器之間，該可調式回授除頻器接收該工作時脈訊號，並以一除數(divider)對該工作時脈訊號加以除頻，以產生該回授訊號； 其中，該可調式回授除頻器接收該時脈調整訊號，並根據該時脈調整訊號對該除數進行調整，藉此即時微調該工作時脈訊號。
  7. 如申請專利範圍第6項之傳輸系統，其中當該緩衝區之資料儲存量低於一第一門檻值，則該訊號傳輸裝置產生要求提高該工作時脈訊號的頻率之該要求訊號；當該緩衝區之資料儲存量高於一第二門檻值，則該訊號傳輸裝置產生要求降低該工作時脈訊號的頻率之該要求訊號。
  8. 如申請專利範圍第6項之傳輸系統，其中該可調式回授除頻器包含一微調電路，當該時脈調整訊號代表提高該工作時脈訊號之頻率時，透過減少該除數，使得該微調電路透過一單位微調頻率將該工作時脈訊號之頻率提高，使該相位頻率偵測器產生之該誤差訊號代表該回授訊號之相位或時脈落後於該參考時脈訊號，俾使該電荷泵提高該壓控電壓訊號之電壓位準，進而使該壓控振盪器產生較高頻率之該工作時脈訊號。
  9. 如申請專利範圍第8項之傳輸系統，其中該可調式回授除頻器包含一微調電路，當該時脈調整訊號代表降低該工作時脈訊號之頻率時，透過增加該除數，使得該微調電路透過該單位微調頻率將該工作時脈訊號之頻率降低，使該相位頻率偵測器產生之該誤差訊號代表該回授訊號之相位或時脈領先於該參考時脈訊號，俾使該電荷泵降低該壓控電壓訊號之電壓位準，進而使該壓控振盪器產生較低頻率之該工作時脈訊號。
  10. 如申請專利範圍第8或9項之傳輸系統，其中該可調式回授除頻器對該除數之調整，使該工作時脈訊號之頻率滿足下列關係式： CLKO’ = CLKO + freq. × n 其中，CLKO’為該工作時脈訊號調整後之頻率、CLKO為該工作時脈訊號調整前之頻率、freq.為該單位微調頻率、n為一正整數或一負整數。
TW107132976A 2018-09-19 2018-09-19 可調式鎖相迴路系統及其傳輸系統 TWI691169B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107132976A TWI691169B (zh) 2018-09-19 2018-09-19 可調式鎖相迴路系統及其傳輸系統
CN201811626049.2A CN110932724B (zh) 2018-09-19 2018-12-28 可调式锁相回路系统及其传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107132976A TWI691169B (zh) 2018-09-19 2018-09-19 可調式鎖相迴路系統及其傳輸系統

Publications (2)

Publication Number Publication Date
TW202013890A true TW202013890A (zh) 2020-04-01
TWI691169B TWI691169B (zh) 2020-04-11

Family

ID=69855656

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132976A TWI691169B (zh) 2018-09-19 2018-09-19 可調式鎖相迴路系統及其傳輸系統

Country Status (2)

Country Link
CN (1) CN110932724B (zh)
TW (1) TWI691169B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113294323B (zh) * 2021-05-25 2023-04-18 上海飞象健康科技有限公司 流量恒定控制方法、计算机可读存储介质及冲牙器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1289150A1 (en) * 2001-08-24 2003-03-05 STMicroelectronics S.r.l. A process for generating a variable frequency signal, for instance for spreading the spectrum of a clock signal, and device therefor
US20030156639A1 (en) * 2002-02-19 2003-08-21 Jui Liang Frame rate control system and method
US7091967B2 (en) * 2003-09-01 2006-08-15 Realtek Semiconductor Corp. Apparatus and method for image frame synchronization
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
US7873133B2 (en) * 2005-06-30 2011-01-18 Infinera Corporation Recovery of client clock without jitter
WO2008064027A2 (en) * 2006-11-13 2008-05-29 Keystone Semiconductor, Inc. Fast locking feedback control loop
TWI329423B (en) * 2007-01-19 2010-08-21 Faraday Tech Corp Wide-locking range phase locked loop using adaptive post division technique
CN101685334B (zh) * 2008-09-24 2012-12-26 祥硕科技股份有限公司 频率产生装置及其方法及使用其的电脑系统
CN101964658B (zh) * 2009-07-23 2012-10-17 财团法人工业技术研究院 数字锁相回路与其数字相位频率侦测器
US20140132837A1 (en) * 2011-09-05 2014-05-15 Cywee Group Limited Wireless video/audio data transmission system having i-frame only gop structure
CN103427834B (zh) * 2012-05-22 2016-04-13 瑞昱半导体股份有限公司 锁相回路电路
US9484859B2 (en) * 2014-11-05 2016-11-01 Mediatek Inc. Modulation circuit and operating method thereof
CN107134997A (zh) * 2016-02-26 2017-09-05 深圳市南方硅谷微电子有限公司 锁相回路与其相关校正方法

Also Published As

Publication number Publication date
CN110932724A (zh) 2020-03-27
TWI691169B (zh) 2020-04-11
CN110932724B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
JP2003347936A (ja) クロック整形回路および電子機器
TWI691169B (zh) 可調式鎖相迴路系統及其傳輸系統
JP2008042810A (ja) Ｐｌｌ回路
ATE311040T1 (de) Schwingungsarme phasenregelschleife
JPH08265140A (ja) 位相同期ループにおいてフィードバック分周比を決定する方法および装置
JPH08265141A (ja) デジタル位相同期ループを制御する方法および装置ならびにコードレス電話
US6836188B2 (en) PLL circuit and method for eliminating self-jitter in a signal which is received by a control circuit
JP7295850B2 (ja) 位相同期回路および復元器
US6643345B1 (en) Synchronous control apparatus and method
US7292107B2 (en) Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop
JP2005151444A (ja) 周波数シンセサイザ
JP2004153332A (ja) クロック発生回路
JP2010045443A (ja) 搬送波生成回路
JP3781725B2 (ja) 位相同期ループ回路
TW532017B (en) Gated clock recovery circuit
JP4108382B2 (ja) デコーダのクロック信号を発生する装置
JP2003283476A (ja) バーストデータ受信装置
JP2911269B2 (ja) Ｐｌｌ周波数シンセサイザ
JPS6059822A (ja) 周波数変換回路
CN110677154B (zh) 一种无频率过冲的数字锁相环
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
JPH0974315A (ja) 変調回路
JP2002217721A (ja) Ｐｌｌ制御方法及びｐｌｌ回路
JPH05327492A (ja) Ｐｌｌシンセサイザ回路
JPH06152665A (ja) Ａｆｃ回路