CN110932724A - 可调式锁相回路系统及其传输系统 - Google Patents
可调式锁相回路系统及其传输系统 Download PDFInfo
- Publication number
- CN110932724A CN110932724A CN201811626049.2A CN201811626049A CN110932724A CN 110932724 A CN110932724 A CN 110932724A CN 201811626049 A CN201811626049 A CN 201811626049A CN 110932724 A CN110932724 A CN 110932724A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- voltage
- feedback
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 19
- 230000008054 signal transmission Effects 0.000 claims description 31
- 238000013500 data storage Methods 0.000 claims description 22
- 230000007423 decrease Effects 0.000 claims description 14
- 230000003247 decreasing effect Effects 0.000 claims description 8
- 230000033228 biological regulation Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 12
- 238000009966 trimming Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种可调式锁相回路系统,可应用于传输系统中,其包含压控振荡器、电荷泵、滤波器、相位频率检测器以及可调式反馈除频器。压控振荡器依据压控电压信号产生工作频率信号。电荷泵连接于压控振荡器,依据误差信号产生压控电压信号以调整其电压位准。滤波器连接于电荷泵与压控振荡器之间。相位频率检测器接收参考频率信号及反馈信号,并比较其相位或频率,进而据以产生误差信号。可调式反馈除频器,连接于压控振荡器与相位频率检测器之间,而以一除数对工作频率信号加以除频而产生反馈信号。其中,可调式反馈除频器可根据频率调整信号对除数进行调整,以此,实时改变反馈信号,以对工作频率信号的频率进行动态调整。
Description
技术领域
本发明涉及一种锁相回路系统及其传输系统。更具体的说,本发明的锁相回路系统不同于以往的锁相回路系统,其可调式反馈除频器具有可动态调整的除数,而可对工作频率信号的频率进行调整。
背景技术
锁相回路系统(Phase-Locked Loop;PLL)为一封闭回路系统,常应用信号传输装置与信号接收装置两个以上不同的电子装置之间的信号桥梁。当输出的工作频率信号与输入的参考频率信号的相位和频率不一致时,通过锁相回路系统调整直到两个信号可操作在同样的频率。
参考图1是已知的传输系统100应用于信号传输装置10与信号接收装置20两个不同的电子装置之间的示意图。例如:信号传输装置10可为计算机端,信号接收装置20为USB声卡。当信号传输装置10传输信号的速度大于信号接收装置20的接收速度时,则信号会产生上溢位(overflow),例如:USB声卡无法处理过多播放讯息,导致播放出来的音质不正确。当信号传输装置10传输信号的速度小于信号接收装置20的接收速度时,则信号会产生下溢位(underflow),例如:USB声卡无法处理下一段播放讯息,导致播放中断。因此,锁相回路系统100在此扮演了非常重要的角色,通过锁相回路系统100的调整,可将信号传输装置10与信号接收装置20两个以上不同的电子装置,操作在相同的操作频率中。
参考图2是已知的锁相回路系统100的结构图,包含相位频率检测器110、电荷泵120、滤波器130、压控振荡器140以及反馈除频器150。
在已知的锁相回路系统100中,若要新的输出信号频率,则需事先将新的锁相回路系统100运算设置储存于缓存器(register)中。如下表一,其为灰底部分代表储存的运算参数地址,白底部分代表运算字段。
表一
如上所述,在已知的锁相回路系统100中,当旧有的缓存器设置无法提供锁相回路系统100适合的运算条件,使工作频率信号达到适合的频率时,则需重新计算新的缓存器设置。但开始计算后会花费一段时间,有时只需要些微的频率调整,因此进而耽误使用者执行正常工作的时间。
因此本发明提出一种可调式锁相回路系统,通过可调式反馈除频器,可帮助使用者在发现当前的工作频率信号的频率与目标工作频率信号的频率仅有些微差距时,可不停止目前工作状态,而动态执行工作频率信号的频率调整。
发明内容
本发明提供一种可调式锁相回路系统,其包含压控振荡器,系依据压控电压信号产生工作频率信号、电荷泵,连接于压控振荡器,依据误差信号产生压控电压信号,以调整压控电压信号的电压位准、滤波器,连接于电荷泵与压控振荡器之间、相位频率检测器,连接于电荷泵,并接收参考频率信号及反馈信号,比较参考频率信号及反馈信号的相位或频率,进而产生该误差信号,以及可调式反馈除频器,连接于压控振荡器与相位频率检测器之间,并接收工作频率信号,以除数(divider)对工作频率信号加以除频,以产生反馈信号。其中,可调式反馈除频器进一步接收频率调整信号,并根据频率调整信号对工作频率信号进行频率调整,以此实时微调该工作频率信号。
较佳地,可调式反馈除频器包含微调电路,当频率调整信号代表提高工作频率信号的频率时,通过减少除数,使得微调电路通过单位微调频率将工作频率信号的频率提高,使相位频率检测器产生的误差信号代表反馈信号的相位或频率落后于参考频率信号,俾使电荷泵提高压控电压信号的电压位准,进而使压控振荡器产生较高频率的工作频率信号。
较佳地,可调式反馈除频器包含微调电路,当频率调整信号代表降低工作频率信号的频率时,通过减少除数,使得微调电路通过单位微调频率将工作频率信号的频率降低,使相位频率检测器产生的误差信号代表反馈信号的相位或频率领先于参考频率信号,俾使电荷泵降低压控电压信号的电压位准,进而使压控振荡器产生较低频率的工作频率信号。
较佳地,可调式反馈除频器对原反馈除数的调整,使工作频率信号频率满足下列关系式:
CLKO’=CLKO+freq.×n
其中,CLKO’为工作频率信号调整后的频率、CLKO为工作频率信号调整前的频率、freq.为单位微调频率、n为正整数或负整数。
本发明进一步涉及一种传输系统,包含信号传输装置及信号接收装置。其中,信号传输装置包含微处理器以及微处理器内设置的可调式锁相回路系统,以产生工作频率信号。信号接收装置连接于信号传输装置,并依工作频率信号与信号传输装置形成通信链接。信号接收装置包含缓冲区,以暂存由信号传输装置接收的数据。
其中,信号传输装置依据缓冲区的数据储存量产生要求信号,使微处理器依据要求信号发出频率调整信号至可调式锁相回路系统,可调式锁相回路系统动态调整工作频率信号的频率。
较佳地,信号传输装置的可调式锁相回路系统包含压控振荡器,依据压控电压信号产生工作频率信号、电荷泵,连接于压控振荡器,并依据误差信号产生压控电压信号,以调整压控电压信号的电压位准、滤波器,连接于电荷泵与压控振荡器之间、相位频率检测器,连接于电荷泵,并接收参考频率信号及反馈信号,并比较参考频率信号及反馈信号的相位或频率,进而据以产生误差信号,以及可调式反馈除频器,连接于压控振荡器与相位频率检测器之间,接收工作频率信号,并以除数(divider)对工作频率信号加以除频,以产生该反馈信号。其中,可调式反馈除频器接收频率调整信号,并根据频率调整信号对工作频率信号进行频率调整,以此实时微调工作频率信号。
当缓冲区的数据储存量低于第一门坎值,则信号传输装置产生要求提高工作频率信号频率的要求信号;当缓冲区的数据储存量高于第二门坎值,则信号传输装置产生要求降低工作频率信号频率的要求信号。
较佳地,可调式反馈除频器包含微调电路,当频率调整信号代表提高工作频率信号的频率时,通过减少除数,使得微调电路通过单位微调频率将工作频率信号的频率提高,使相位频率检测器产生的误差信号代表反馈信号的相位或频率落后于参考频率信号,俾使电荷泵提高压控电压信号的电压位准,进而使压控振荡器产生较高频率的工作频率信号。
较佳地,可调式反馈除频器包含微调电路,当频率调整信号代表降低工作频率信号的频率时,通过增加除数,使得微调电路通过单位微调频率将工作频率信号的频率降低,使相位频率检测器产生的误差信号代表反馈信号的相位或频率领先于参考频率信号,俾使电荷泵降低压控电压信号的电压位准,进而使压控振荡器产生较低频率的工作频率信号。
较佳地,可调式反馈除频器对原反馈除数的调整,使工作频率信号频率满足下列关系式:
CLKO’=CLKO+freq.×n
其中,CLKO’为工作频率信号调整后的频率、CLKO为工作频率信号调整前的频率、freq.为单位微调频率、n为正整数或负整数。
附图说明
图1是已知的传输系统示意图。
图2是已知的锁相回路的结构图。
图3是根据本发明实施例的传输系统示意图。
图4是根据本发明实施例的缓冲区的工作示意图。
图5是根据本发明实施例的可调式锁相回路系统的结构图。
图6是根据本发明实施例的可调式反馈除频器的调整后反馈除数的示意图。
图7是根据本发明另一个实施例的可调式锁相回路系统的结构图。
附图标号
10、30:信号传输装置
20、40:信号接收装置
50:原反馈除数
51:微调除数
52:调整后反馈除数
100:锁相回路系统
110、310、710:相位频率检测器
120、320、720:电荷泵
130、330、730:滤波器
140、340、740:压控振荡器
150:反馈除频器
300:可调式锁相回路系统
350、750:可调式反馈除频器
351、751:微调电路
400、500:缓冲区
760:输入除频器
770:输出除频器
MCU:微处理器
REG:缓存器
具体实施方式
在下文中,将通过附图说明本发明的各种实施例来详细描述本发明。然而,本发明概念可用许多不同形式来体现,且不应解释为限于本文中所阐述的实施例,相反的,提供这些实施例是为了便于使本领域相关技术人员更容易理解本发明的精神与范畴。此外,在附图中相同的组件符号可用以表示类似的组件。
参考图3,其为根据本发明实施例的传输系统示意图。如图所示,传输系统包含信号传输装置30与信号接收装置40。其中信号传输装置30包含微处理器MCU以及缓存器REG,缓存器REG存有频率调整信号,微处理器MCU包括可调式锁相回路系统300以及缓冲区400,通过可调式锁相回路系统300产生工作频率信号,缓冲区400根据工作频率信号的频率传递数据至信号接收装置40。信号接收装置40链接于信号传输装置30,通过信号接收装置40的缓冲区500接收及暂存信号传输装置30所传输的数据。
在此,本发明提供一种例示,信号传输装置30可为计算机端,信号接收装置40可为USB声卡,其中USB声卡使用采样率为48000Hz的脉冲编码调变(Pulse-code modulation;PCM)音频数据进行数据采样,相当于每毫秒仅能处理48个态样数据,正常音频质量为每个态样数据为2-byte。设置缓冲区500于USB声卡中,此缓冲区500可暂存8192-byte的数据储存量,相当于可暂存4096个态样数据。因此可知,缓冲区500最多仅能暂存85.3ms的数据储存量。当微处理器MCU的缓冲区400过度传输数据时,使缓冲区500接收超过85.3ms的数据储存量,则信号接收装置40遗失音频信号,造成音质失真。当微处理器MCU的缓冲区400传输数据过慢时,使缓冲区500接收过低的数据量,则信号接收装置40缺少音频信号,造成音质失真。
参考图4,图4是根据本发明实施例的缓冲区500的工作示意图。在缓冲区500中分别定义第一门坎值t0与第二门坎值t1。当缓冲区500的数据储存量低于第一门坎值t0时,则信号传输装置30产生要求提高工作频率信号频率的要求信号至微处理器MCU,微处理器MCU据此从缓存器REG挑选提高工作频率频率的频率调整信号,微处理器MCU接续发出提高工作频率频率的频率调整信号至可调式锁相回路系统300,可调式锁相回路系统300从而提高工作频率信号的频率。当缓冲区400的数据储存量高于第二门坎值t1时,则信号传输装置30产生要求降低工作频率信号频率的要求信号至微处理器MCU,微处理器MCU据此从缓存器REG挑选降低工作频率频率的频率调整信号,微处理器MCU接续发出降低工作频率频率的频率调整信号至可调式锁相回路系统300,可调式锁相回路系统300从而降低工作频率信号的频率。然而,在本发明中,第一门坎值t0与第二门坎值t1是根据缓冲区400可提供的数据储存量而定,因此可依缓冲区400可提供的数据储存量进一步对第一门坎值t0与第二门坎值t1进行调整。
如上述例示,缓冲区400可暂存8192-byte的数据储存量,相当于可储存85.3ms的数据储存量。在缓冲区400中分别定义第一门坎值t0为20ms与第二门坎值t1为65.3ms。当缓冲区400的数据储存量低于第一门坎值t0时(例如:19.9ms),则信号传输装置30产生要求提高工作频率信号频率的要求信号至微处理器MCU,微处理器MCU据此从缓存器REG挑选提高工作频率频率的频率调整信号,微处理器MCU接续发出提高工作频率频率的频率调整信号至可调式锁相回路系统300,可调式锁相回路系统300从而提高工作频率信号的频率。当缓冲区400的数据储存量高于第二门坎值t1时(例如:65.4ms),则信号传输装置30产生要求降低工作频率信号频率的要求信号至微处理器MCU,微处理器MCU据此从缓存器REG挑选降低工作频率频率的频率调整信号,微处理器MCU接续发出降低工作频率频率的频率调整信号至可调式锁相回路系统300,可调式锁相回路系统300从而降低工作频率信号的频率。
参考图5,图5是根据本发明实施例的可调式锁相回路系统300的结构图。如图所示可调式锁相回路系统300包含可依据压控电压信号产生工作频率信号的压控振荡器340、连接于压控振荡器340且可依据误差信号产生压控电压信号以调整压控电压信号的电压位准的电荷泵320、连接于电荷泵320与压控震荡器340之间的滤波器330、连接于电荷泵320并接收参考频率信号与反馈信号且依照比较参考频率信号与反馈信号的相位或频率进而产生误差信号的相位频率检测器310,以及连接于压控振荡器340与相位频率检测器310之间、接收工作频率信号并以一除数(divider)对工作频率信号加以除频和以产生反馈信号的可调式反馈除频器350。
如图5所示,可调式反馈除频器350进一步包含微调电路351,接收如上所述的频率调整信号。当可调式反馈除频器350接收到微处理器MCU发出的频率调整信号时,通过微调电路351对可调式反馈除频器350的原反馈除数50进行微调,以此可实时对工作频率信号的频率进行微调。
参考图6,图6是根据本发明实施例的可调式反馈除频器350的调整后反馈除数52的示意图。如图可知,可调式反馈除频器350通过微调电路351给予原反馈除数50一个增加或减少的微调除数51,进而得到调整后反馈除数52。使得工作频率信号的频率可满足下列关系式(式1):
CLKO’=CLKO+freg.×n………………….式1
其中,CLKO’为工作频率信号调整后的频率、CLKO’为工作频率信号调整前的频率、freg.为单位微调频率、n为可动态调整的正整数或负整数。
因此当缓冲区400的数据储存量低于第一门坎值t0时,则信号接收装置40产生要求提高工作频率信号频率的要求信号至微处理器MCU,微处理器MCU据此从缓存器REG挑选且发出频率调整信号至可调式锁相回路系统300中的可调式反馈除频器350,通过微调电路351使得可调式反馈除频器350的除数减少,俾使工作频率信号的频率提高,使得相位频率检测器310产生反馈信号的相位或频率落后于参考频率信号的误差信号,俾使电荷泵320提高压控电压信号的电压位准,进而使压控振荡器340产生较高频率的工作频率信号。当缓冲区400的数据储存量高于第二门坎值t1时,则信号接收装置40产生要求降低工作频率信号频率的要求信号至微处理器MCU,微处理器MCU据此从缓存器REG挑选且发出频率调整信号至可调式锁相回路系统300中的可调式反馈除频器350,通过微调电路351使得可调式反馈除频器350的除数增加,俾使工作频率信号的频率降低,使得相位频率检测器310产生反馈信号的相位或频率领先于参考频率信号的误差信号,俾使电荷泵320降低压控电压信号的电压位准,进而使压控振荡器340产生较低频率的工作频率信号。
如上述例示,设置单位微调频率为100Hz,当缓冲区400的数据储存量低于第一门坎值t0为20ms时(例如:19.9ms),因仅相差0.1ms的数据储存量,相当于每秒缺少了4800个取样数据(sample),进而得知工作频率信号频率慢了4800Hz,则信号传输装置30产生要求提高工作频率信号频率的要求信号至微处理器MCU,微处理器MCU据此从缓存器REG挑选且发出频率调整信号至可调式锁相回路系统300中的可调式反馈除频器350,则微调电路351提供约-0.005的微调除数51使得原反馈除数50减少,得到调整后的反馈除数52为约0.995。比较调整前的工作频率信号的频率与调整后的工作频率信号的频率,满足关系式:CLKO’=CLKO+100Hz×n,其中n为48,以此增加4800Hz的频率。
如上述例示,设置单位微调频率为100Hz,当缓冲区400的数据储存量高于第二门坎值t1为65.3ms时(例如:65.4ms),因仅相差0.1ms的数据储存量,相当于每秒多了4800个取样数据,进而得知工作频率信号频率快了4800Hz,则信号传输装置30产生要求提高工作频率信号频率的要求信号至微处理器MCU,微处理器MCU据此从缓存器REG挑选且发出频率调整信号至可调式锁相回路系统300中的可调式反馈除频器350,则微调电路351提供约+0.0015的微调除数51使得原反馈除数50增加,得到调整后的反馈除数52为约1.0015。比较调整前的工作频率信号的频率与调整后的工作频率信号的频率,满足关系式:CLKO’=CLKO+100Hz×n,其中n为-48,以此减少4800Hz的频率。
如上所述,可调式反馈除频器350通过微调电路351对工作频率信号进行频率调整后,频率可满足下列关系示:CLKO’=CLKO+freg.×n,其中n可为±1、±2、±3…、±256。若当单位微调频率为100Hz时,且n为正整数1时,意指将工作频率信号的频率提高100Hz,相当于提高约0.002ms的数据储存量。若n为负整数1时,意指将工作频率信号的频率降低100Hz,相当于降低约0.002ms的数据储存量。
根据上述说明,本发明的可调式锁相回路系统,实质上可针对工作频率信号进行动态的频率调整,进而提升使用者执行正常工作的工作效率。以上所述仅为举例性,而非为限制性者。任何未脱离本发明的精神与范畴,而对其进行的等效修改或变更,均应包含于申请专利范围中。
较佳地,如图7所示,本发明提供另一种实施例,可调式锁相回路系统700可进一步包含输入除频器760,与相位频率检测器710连接并接收参考频率信号,与输出除频器770,与压控振荡器740连接并接收工作频率信号(如图7所示)。此实施例与图5的实施例仅增加了输入除频器760与输出除频器770,其余结构或组件实质上与图5的实施例相同,因此相关结构位置或组件功能的重复的详细叙述将被省略。
在已知技术的锁相回路系统中(增加输入除频器与输出除频器),当输入除频器接收到参考频率信号后,将参考频率信号除以一除数,使参考频率信号的频率降低至相位频率检测器110的工作频率范围。当输出除频器接收到工作频率信号后,将工作频率信号除以一整数,使参考频率信号的频率降低至信号传输装置10的工作频率范围。因输入除频器与输出除频器无法执行频率的微调,所以在传输系统中,当信号接收装置20传递代表提高或降低工作频率信号的频率的频率调整信号时,工作频率信号为达到适合的频率,必须停止正在执行的工作并重新计算新的缓冲区设置,故使用上比较不方便。
在本实施例中,因可调式锁相回路系统300包含可调式反馈除频器350。当可调式反馈除频器350接收到来自微处理器MCU的频率调整信号时,可通过可调式反馈除频器350中的微调电路给予原反馈除数50一个增加/减少的微调除数51进而得到调整后反馈除数52,以此可实时对工作频率信号的频率进行微调,俾使工作频率信号的频率降低/提高,使得相位频率检测器310产生反馈信号的相位或频率领先/落后于参考频率信号的误差信号,俾使电荷泵320降低/提高压控电压信号的电压位准,进而使压控振荡器340产生较低/较高频率的工作频率信号,其调整方式如上所述的例示,在此将不重复叙述。
综合以上观点,本发明的可调式锁相回路系统及其传输系统,可解决现今已知的锁相回路系统,因不可微调所造成的不便利性。以上所述仅为举例性,而非为限制性者。任何未脱离本发明的精神与范畴,而对其进行的等效修改或变更,均应包含于申请专利范围中。
Claims (10)
1.一种可调式锁相回路系统,其特征在于,所示系统包含:
一压控振荡器,系依据一压控电压信号产生一工作频率信号;
一电荷泵,连接于该压控振荡器,该电荷泵依据一误差信号产生该压控电压信号,以调整该压控电压信号的电压位准;
一滤波器,连接于该电荷泵与该压控振荡器之间;
一相位频率检测器,连接于该电荷泵,该相位频率检测器接收一参考频率信号及一反馈信号,并比较该参考频率信号及该反馈信号的相位或频率,进而据以产生该误差信号;以及
一可调式反馈除频器,连接于该压控振荡器与该相位频率检测器之间,该可调式反馈除频器接收该工作频率信号,并以一除数对该工作频率信号加以除频,以产生该反馈信号;
其中,该可调式反馈除频器进一步接收一频率调整信号,并根据该频率调整信号对该除数进行调整,以此动态改变该反馈信号以对该工作频率信号的频率进行调整。
2.根据权利要求1所述的可调式锁相回路系统,其特征在于,所述可调式反馈除频器包含一微调电路,当该频率调整信号代表提高该工作频率信号的频率时,通过减少该除数,使得该微调电路通过一单位微调频率将该工作频率信号的频率提高,使该相位频率检测器产生的该误差信号代表该反馈信号的相位或频率落后于该参考频率信号,俾使该电荷泵提高该压控电压信号的电压位准,进而使该压控振荡器产生较高频率的该工作频率信号。
3.根据权利要求1所述的可调式锁相回路系统,其特征在于,所述可调式反馈除频器包含一微调电路,当该频率调整信号代表降低该工作频率信号的频率时,通过增加该除数,使得该微调电路通过一单位微调频率将该工作频率信号的频率降低,使该相位频率检测器产生的该误差信号代表该反馈信号的相位或频率领先于该参考频率信号,俾使该电荷泵降低该压控电压信号的电压位准,进而使该压控振荡器产生较低频率的该工作频率信号。
4.根据权利要求2或3所述的可调式锁相回路系统,其特征在于,所述可调式反馈除频器对该除数的调整,使该工作频率信号的频率满足下列关系式:
CLKO’=CLKO+freq.×n
其中,CLKO’为该工作频率信号调整后的频率、CLKO为该工作频率信号调整前的频率、freq.为该单位微调频率、n为一正整数或一负整数。
5.一种传输系统,其特征在于,所述系统包含:
一信号传输装置,包含一微处理器和该微处理器内设置的一可调式锁相回路系统,以产生一工作频率信号;以及
一信号接收装置,连接于该信号传输装置,并依该工作频率信号与该信号传输装置形成通信链接,该信号接收装置包含一缓冲区,以暂存由该信号传输装置接收的数据;
其中,该信号传输装置依据该缓冲区的数据储存量产生一要求信号,使该微处理器依据该要求信号发出一频率调整信号至该可调式锁相回路系统,该可调式锁相回路系统动态调整该工作频率信号的频率。
6.根据权利要求5所述的传输系统,其特征在于,所述信号传输装置的该可调式锁相回路系统包含:
一压控振荡器,系依据一压控电压信号产生该工作频率信号;
一电荷泵,连接于该压控振荡器,该电荷泵依据一误差信号产生该压控电压信号,以调整该压控电压信号的电压位准;
一滤波器,连接于该电荷泵与该压控振荡器之间;
一相位频率检测器,连接于该电荷泵,该相位频率检测器接收一参考频率信号及一反馈信号,并比较该参考频率信号及该反馈信号的相位或频率,进而据以产生该误差信号;以及
一可调式反馈除频器,连接于该压控振荡器与该相位频率检测器之间,该可调式反馈除频器接收该工作频率信号,并以一除数对该工作频率信号加以除频,以产生该反馈信号;
其中,该可调式反馈除频器接收该频率调整信号,并根据该频率调整信号对该除数进行调整,以此实时微调该工作频率信号。
7.根据权利要求6所述的传输系统,其特征在于,当该缓冲区的数据储存量低于一第一门坎值,则该信号传输装置产生要求提高该工作频率信号的频率的该要求信号;当该缓冲区的数据储存量高于一第二门坎值,则该信号传输装置产生要求降低该工作频率信号的频率的该要求信号。
8.根据权利要求6所述的传输系统,其特征在于,所述可调式反馈除频器包含一微调电路,当该频率调整信号代表提高该工作频率信号的频率时,通过减少该除数,使得该微调电路通过一单位微调频率将该工作频率信号的频率提高,使该相位频率检测器产生的该误差信号代表该反馈信号的相位或频率落后于该参考频率信号,俾使该电荷泵提高该压控电压信号的电压位准,进而使该压控振荡器产生较高频率的该工作频率信号。
9.根据权利要求8所述的传输系统,其特征在于,所述可调式反馈除频器包含一微调电路,当该频率调整信号代表降低该工作频率信号的频率时,通过增加该除数,使得该微调电路通过该单位微调频率将该工作频率信号的频率降低,使该相位频率检测器产生的该误差信号代表该反馈信号的相位或频率领先于该参考频率信号,俾使该电荷泵降低该压控电压信号的电压位准,进而使该压控振荡器产生较低频率的该工作频率信号。
10.根据权利要求8或9所述的传输系统,其特征在于,所述可调式反馈除频器对该除数的调整,使该工作频率信号的频率满足下列关系式:
CLKO’=CLKO+freq.×n
其中,CLKO’为该工作频率信号调整后的频率、CLKO为该工作频率信号调整前的频率、freq.为该单位微调频率、n为一正整数或一负整数。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107132976 | 2018-09-19 | ||
TW107132976A TWI691169B (zh) | 2018-09-19 | 2018-09-19 | 可調式鎖相迴路系統及其傳輸系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110932724A true CN110932724A (zh) | 2020-03-27 |
CN110932724B CN110932724B (zh) | 2024-03-29 |
Family
ID=69855656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811626049.2A Active CN110932724B (zh) | 2018-09-19 | 2018-12-28 | 可调式锁相回路系统及其传输系统 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110932724B (zh) |
TW (1) | TWI691169B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113294323A (zh) * | 2021-05-25 | 2021-08-24 | 上海飞象健康科技有限公司 | 流量恒定控制方法、计算机可读存储介质及冲牙器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008064027A2 (en) * | 2006-11-13 | 2008-05-29 | Keystone Semiconductor, Inc. | Fast locking feedback control loop |
TW200832924A (en) * | 2007-01-19 | 2008-08-01 | Faraday Tech Corp | Wide-locking range phase locked loop using adaptive post division technique |
CN101685334A (zh) * | 2008-09-24 | 2010-03-31 | 祥硕科技股份有限公司 | 频率产生装置及其方法及使用其的电脑系统 |
CN101964658A (zh) * | 2009-07-23 | 2011-02-02 | 财团法人工业技术研究院 | 数字锁相回路与其数字相位频率侦测器 |
CN103427834A (zh) * | 2012-05-22 | 2013-12-04 | 瑞昱半导体股份有限公司 | 锁相回路电路 |
CN105577176A (zh) * | 2014-11-05 | 2016-05-11 | 联发科技股份有限公司 | 调变电路及其操作方法 |
CN107134997A (zh) * | 2016-02-26 | 2017-09-05 | 深圳市南方硅谷微电子有限公司 | 锁相回路与其相关校正方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1289150A1 (en) * | 2001-08-24 | 2003-03-05 | STMicroelectronics S.r.l. | A process for generating a variable frequency signal, for instance for spreading the spectrum of a clock signal, and device therefor |
US20030156639A1 (en) * | 2002-02-19 | 2003-08-21 | Jui Liang | Frame rate control system and method |
US7091967B2 (en) * | 2003-09-01 | 2006-08-15 | Realtek Semiconductor Corp. | Apparatus and method for image frame synchronization |
GB2409383B (en) * | 2003-12-17 | 2006-06-21 | Wolfson Ltd | Clock synchroniser |
US7873133B2 (en) * | 2005-06-30 | 2011-01-18 | Infinera Corporation | Recovery of client clock without jitter |
US20140132837A1 (en) * | 2011-09-05 | 2014-05-15 | Cywee Group Limited | Wireless video/audio data transmission system having i-frame only gop structure |
-
2018
- 2018-09-19 TW TW107132976A patent/TWI691169B/zh active
- 2018-12-28 CN CN201811626049.2A patent/CN110932724B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008064027A2 (en) * | 2006-11-13 | 2008-05-29 | Keystone Semiconductor, Inc. | Fast locking feedback control loop |
TW200832924A (en) * | 2007-01-19 | 2008-08-01 | Faraday Tech Corp | Wide-locking range phase locked loop using adaptive post division technique |
CN101685334A (zh) * | 2008-09-24 | 2010-03-31 | 祥硕科技股份有限公司 | 频率产生装置及其方法及使用其的电脑系统 |
CN101964658A (zh) * | 2009-07-23 | 2011-02-02 | 财团法人工业技术研究院 | 数字锁相回路与其数字相位频率侦测器 |
CN103427834A (zh) * | 2012-05-22 | 2013-12-04 | 瑞昱半导体股份有限公司 | 锁相回路电路 |
CN105577176A (zh) * | 2014-11-05 | 2016-05-11 | 联发科技股份有限公司 | 调变电路及其操作方法 |
CN107134997A (zh) * | 2016-02-26 | 2017-09-05 | 深圳市南方硅谷微电子有限公司 | 锁相回路与其相关校正方法 |
Non-Patent Citations (1)
Title |
---|
"电信技术名词解释", 人民邮电出版社, pages: 13 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113294323A (zh) * | 2021-05-25 | 2021-08-24 | 上海飞象健康科技有限公司 | 流量恒定控制方法、计算机可读存储介质及冲牙器 |
Also Published As
Publication number | Publication date |
---|---|
CN110932724B (zh) | 2024-03-29 |
TWI691169B (zh) | 2020-04-11 |
TW202013890A (zh) | 2020-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7724812B2 (en) | Method and apparatus for de-jittering a clock signal | |
KR20070009749A (ko) | 주파수 합성기의 적응 주파수 조정장치 | |
CN105075122A (zh) | 环形振荡器电路和方法 | |
JP4742219B2 (ja) | 電圧制御発振器プリセット回路 | |
TWI462498B (zh) | 在第一操作模式轉換成第二操作模式時校準參考鎖相迴路的通訊裝置 | |
KR0178619B1 (ko) | 위상 고정 방식 주파수 합성기를 무선 주파수의 채널 간격에 따라 동작시키는 장치 및 방법 | |
US8638172B2 (en) | Local oscillator | |
JP2007037123A (ja) | 自動周波数制御ループ回路 | |
US6833764B1 (en) | Apparatus and method for synthesizing a frequency using vernier dividers | |
JP2000031820A (ja) | 周波数合成器 | |
ATE311040T1 (de) | Schwingungsarme phasenregelschleife | |
CN110932724B (zh) | 可调式锁相回路系统及其传输系统 | |
US5598448A (en) | Method and apparatus for controlling a digital phase lock loop and within a cordless telephone | |
US9793907B2 (en) | Resonator, phase-locked loop, and semiconductor integrated circuit device | |
CN101964656B (zh) | 一种锁相环 | |
JP2954043B2 (ja) | Osd装置 | |
US7292107B2 (en) | Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop | |
KR102335966B1 (ko) | 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치 | |
JP3077151B2 (ja) | 周波数合成方式と周波数合成器 | |
JP2911269B2 (ja) | Pll周波数シンセサイザ | |
JP4108382B2 (ja) | デコーダのクロック信号を発生する装置 | |
JP2005151444A (ja) | 周波数シンセサイザ | |
US7362767B2 (en) | Integrated circuit with on-chip clock frequency matching to upstream head end equipment | |
JP2004153332A (ja) | クロック発生回路 | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |