CN110677154B - 一种无频率过冲的数字锁相环 - Google Patents

一种无频率过冲的数字锁相环 Download PDF

Info

Publication number
CN110677154B
CN110677154B CN201910757556.8A CN201910757556A CN110677154B CN 110677154 B CN110677154 B CN 110677154B CN 201910757556 A CN201910757556 A CN 201910757556A CN 110677154 B CN110677154 B CN 110677154B
Authority
CN
China
Prior art keywords
frequency
overshoot
frequency information
information
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910757556.8A
Other languages
English (en)
Other versions
CN110677154A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Eeasy Electronic Tech Co ltd
Original Assignee
Zhuhai Eeasy Electronic Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Eeasy Electronic Tech Co ltd filed Critical Zhuhai Eeasy Electronic Tech Co ltd
Priority to CN201910757556.8A priority Critical patent/CN110677154B/zh
Publication of CN110677154A publication Critical patent/CN110677154A/zh
Application granted granted Critical
Publication of CN110677154B publication Critical patent/CN110677154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种无频率过冲的数字锁相环，包括频率量化器、过冲抑制滤波器以及数控振荡器；所述压控振荡器输出时钟信号至频率量化器；频率量化器用于直接量化压控振荡器所输出时钟信号的频率；过冲抑制滤波器根据所得到的频率信息和预期的频率信息的差异，以动态地调整滤波器的环路参数，输出无过冲的频率控制信息给到数控振荡器，数控振荡器根据接收到的频率控制信息来输出对应频率的时钟信号，该时钟信号作为数字锁相环的输出供给数字电路使用。本发明的频率量化器直接量化压控振荡器输出的频率，得到的频率信息送入过冲抑制滤波器中，动态并且无频率过冲地产生控制信号，给到数控振荡器调整其频率，借此实现无频率过冲的数字锁相环。

Description

一种无频率过冲的数字锁相环
技术领域
本发明涉及数字锁相环，具体涉及一种无频率过冲的数字锁相环。
背景技术
锁相环(phase lock loop,PLL)是一种非常常见的电路单元，用来提供精准的可配置的时钟源。现代大规模数字电路设计中通常会使用一个或多个PLL产生期望的时钟，用以同步数字电路，现有的锁相环具体如图1所示。
通常时钟频率越快，数字电路的性能越好，但受限于器件和互联的物理特性，当时钟频率过快时，使用该时钟源的数字电路会因为时序违例(timing violation)而出现错误。因此为数字电路提供时钟源的PLL需要在时钟稳定后再供给数字电路模块。而通常的PLL在启动过程中,或者由低频时钟向高频时钟切换时，在锁定或者重新锁定的过程中会有小幅的频率过冲(frequency overshoot)，这样的时钟如果不加以限制直接供给数字电路会导致错误。现在大规模电路设计中，性能和功耗通常是折中的重点。动态调频技术(dynamic frequency scaling,DFS)能够通过频繁的切换时钟频率达到性能和功耗的最优化。但是在切换频率的过程中，需要使数字电路暂停工作，避免因切换过程产生的小幅频率过冲引发时序违例。
传统的锁相环设计中，在启动过程中,或者由低频时钟向高频时钟切换时，在时钟锁定或者重新锁定的过程中会有小幅的频率过冲。因此还是需要在锁相环启动或者频率切换的工程中，暂停数字电路以避免出现时序违例。
发明内容
为了解决传统的锁相环在启动过程中,或者由低频时钟向高频时钟切换时，在时钟锁定或者重新锁定的过程中会有小幅的频率过冲的问题，本发明提供一种无频率过冲的数字锁相环，以在频率切换的过程中完全避免频率过冲，无需暂停数字电路的正常工作，进而能够提升工作效率。
为实现上述目的，本发明的技术方案是：
一种无频率过冲的数字锁相环，包括频率量化器、过冲抑制滤波器以及数控振荡器；所述数控振荡器包括压控振荡器；所述过冲抑制滤波器包括滤波器；
所述压控振荡器输出时钟信号至频率量化器；
所述频率量化器用于直接量化压控振荡器所输出时钟信号的频率，以得到该时钟信号对应的频率信息，并将该频率信息传送至过冲抑制滤波器；
所述过冲抑制滤波器根据所得到的频率信息和预期的频率信息的差异，以动态地调整滤波器的环路参数，输出无过冲的频率控制信息给到数控振荡器，数控振荡器根据接收到的频率控制信息来输出对应频率的时钟信号，该时钟信号作为数字锁相环的输出供给数字电路使用。
进一步地，当过冲抑制滤波器所得到的频率信息和预期的频率信息的频率偏差大于预设值的时刻，调整滤波器的环路参数为过阻尼。
进一步地，当过冲抑制滤波器所得到的频率信息和预期的频率信息的频率偏差小于预设值的时刻，调整滤波器的环路参数为临界阻尼或仍然保持过阻尼。
进一步地，当过冲抑制滤波器所得到的频率信息和预期的频率信息的频率偏差由大变小的过程中，越过预设值的时刻需要重置当前的相位误差信息。
进一步地，所述频率量化器包括计数器和同步器；所述计数器用于量化来自压控振荡器所输出时钟信号的频率，以得到该时钟信号对应的频率信息，并将该频率信息传送至同步器，同步器用于将其所接收到的频率信息同步到参考时钟域。
进一步地，所述过冲抑制滤波器还包括状态机，所述状态机用于根据所得到的频率信息和预期的频率信息的差异，以动态地调整滤波器的环路参数。
进一步地，所述预期的频率信息为输入参考时钟和输入分频系数的乘积。
本发明与现有技术相比，其有益效果在于：
不同于传统的PLL设计，本发明的频率量化器直接量化压控振荡器输出的频率，得到的频率信息送入过冲抑制滤波器中，动态并且无频率过冲地产生控制信号，给到数控振荡器调整其频率，借此实现无频率过冲的数字锁相环。
附图说明
图1为现有技术的数字锁相环；
图2为本发明实施例提供的无频率过冲的数字锁相环的组成示意图一；
图3为本发明实施例提供的无频率过冲的数字锁相环的组成示意图二；
图4为现有的锁相环输出时钟频率在锁定过程中随时间变化的示意图；
图5为本发明无频率过冲的数字锁相环的输出时钟频率在锁定过程中随时间变化的示意图；
图中：1、频率量化器；2、过冲抑制滤波器；3、数控振荡器；11、计数器；12、同步器；21、滤波器；22、状态机；31、压控振荡器；32、模数转换器。
具体实施方式
下面结合附图和具体实施方式对本发明的内容做进一步详细说明。
实施例：
参阅图2-3所示，本实施例提供的一种无频率过冲的数字锁相环包括频率量化器1、过冲抑制滤波器2以及数控振荡器3。
其中，该数控振荡器3包括压控振荡器31；该过冲抑制滤波器2包括滤波器21；该压控振荡器2输出时钟信号至频率量化器1；该频率量化器1用于直接量化压控振荡器31所输出时钟信号的频率，以得到该时钟信号对应的频率信息，并将该频率信息传送至过冲抑制滤波器2；该过冲抑制滤波器2根据所得到的频率信息和预期的频率信息的差异，以动态地调整滤波器21的环路参数，输出无过冲的频率控制信息给到数控振荡器3，数控振荡器3根据接收到的频率控制信息来输出对应频率的时钟信号，该时钟信号作为数字锁相环的输出供给数字电路使用。
如图5所示为本实施例提供的无频率过冲的数字锁相环的输出时钟频率在锁定过程中随时间变化的示意图；与之对应的图4为现有的锁相环输出时钟频率在锁定过程中随时间变化的示意图，其中圆圈圈示意的部分为频率过冲，如果频率过冲超过了后续数字电路可工作的最大频率(图中虚线所示)，就会引发错误。
由此可知，本实施例提供的无频率过冲的数字锁相环与传统的PLL设计(即图1)相比，本数字锁相环的频率量化器直接量化压控振荡器输出的频率，得到的频率信息送入过冲抑制滤波器中，动态并且无频率过冲地产生控制信号，给到数控振荡器调整其频率，借此实现无频率过冲的数字锁相环。传统的锁相环设计中，在启动过程中,或者由低频时钟向高频时钟切换时，在时钟锁定或者重新锁定的过程中会有小幅的频率过冲。因此需要在锁相环启动或者频率切换的工程中，暂停数字电路以避免出现时序违例。无频率过冲的数字锁相环因为在频率切换的过程中完全避免频率过冲，因而无需暂停数字电路的正常工作，进而能够提升工作效率。
进一步地，当过冲抑制滤波器所得到的频率信息和预期的频率信息的频率偏差大于预设值的时刻，调整滤波器的环路参数为过阻尼。通过动态的调整其环路参数,并在恰当的时刻重置相应的相位误差信息,可以保证在锁定过程中无频率过冲。
进一步地，当过冲抑制滤波器所得到的频率信息和预期的频率信息的频率偏差小于预设值的时刻，调整滤波器的环路参数为临界阻尼或仍然保持过阻尼。通过动态的调整其环路参数,并在恰当的时刻重置相应的相位误差信息,可以保证在锁定过程中无频率过冲。
进一步地，当过冲抑制滤波器所得到的频率信息和预期的频率信息的频率偏差由大变小的过程中，越过预设值的时刻需要重置当前的相位误差信息。通过动态的调整其环路参数,并在恰当的时刻重置相应的相位误差信息,可以保证在锁定过程中无频率过冲。
具体地，在本实施例中，该频率量化器1包括计数器11和同步器12；该计数器11用于量化来自压控振荡器31所输出时钟信号的频率，以得到该时钟信号对应的频率信息，并将该频率信息传送至同步器12，同步器12用于将其所接收到的频率信息同步到参考时钟域。该过冲抑制滤波器2还包括状态机22，该状态机22用于根据所得到的频率信息和预期的频率信息的差异，以动态地调整滤波器的环路参数。该预期的频率信息为输入参考时钟和输入分频系数的乘积；其中，该参考时钟是输入值频率量化器中的，该分频系数是输入值过冲滤波器中的。该数控振荡器3还包括模数转换模块32，以对过冲抑制滤波器2传来的信号进行模数转换。
上述实施例只是为了说明本发明的技术构思及特点，其目的是在于让本领域内的普通技术人员能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡是根据本发明内容的实质所做出的等效的变化或修饰，都应涵盖在本发明的保护范围内。

Claims (4)

1.一种无频率过冲的数字锁相环，其特征在于，包括频率量化器、过冲抑制滤波器以及数控振荡器；所述数控振荡器包括压控振荡器；所述过冲抑制滤波器包括滤波器；
所述压控振荡器输出时钟信号至频率量化器；
所述频率量化器用于直接量化压控振荡器所输出时钟信号的频率，以得到该时钟信号对应的频率信息，并将该频率信息传送至过冲抑制滤波器；
所述过冲抑制滤波器根据所得到的频率信息和预期的频率信息的差异，以动态地调整滤波器的环路参数，输出无过冲的频率控制信息给到数控振荡器，数控振荡器根据接收到的频率控制信息来输出对应频率的时钟信号，该时钟信号作为数字锁相环的输出供给数字电路使用；
当过冲抑制滤波器所得到的频率信息和预期的频率信息的频率偏差大于预设值的时刻，调整滤波器的环路参数为过阻尼；
当过冲抑制滤波器所得到的频率信息和预期的频率信息的频率偏差小于预设值的时刻，调整滤波器的环路参数为临界阻尼或仍然保持过阻尼；
当过冲抑制滤波器所得到的频率信息和预期的频率信息的频率偏差由大变小的过程中，越过预设值的时刻需要重置当前的相位误差信息。
2.如权利要求1所述的无频率过冲的数字锁相环，其特征在于，所述频率量化器包括计数器和同步器；所述计数器用于量化来自压控振荡器所输出时钟信号的频率，以得到该时钟信号对应的频率信息，并将该频率信息传送至同步器，同步器用于将其所接收到的频率信息同步到参考时钟域。
3.如权利要求1所述的无频率过冲的数字锁相环，其特征在于，所述过冲抑制滤波器还包括状态机，所述状态机用于根据所得到的频率信息和预期的频率信息的差异，以动态地调整滤波器的环路参数。
4.如权利要求1-3任一所述的无频率过冲的数字锁相环，其特征在于，所述预期的频率信息为输入参考时钟和输入分频系数的乘积。
CN201910757556.8A 2019-08-16 2019-08-16 一种无频率过冲的数字锁相环 Active CN110677154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910757556.8A CN110677154B (zh) 2019-08-16 2019-08-16 一种无频率过冲的数字锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910757556.8A CN110677154B (zh) 2019-08-16 2019-08-16 一种无频率过冲的数字锁相环

Publications (2)

Publication Number Publication Date
CN110677154A CN110677154A (zh) 2020-01-10
CN110677154B true CN110677154B (zh) 2023-06-13

Family

ID=69075346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910757556.8A Active CN110677154B (zh) 2019-08-16 2019-08-16 一种无频率过冲的数字锁相环

Country Status (1)

Country Link
CN (1) CN110677154B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356158B1 (en) * 2000-05-02 2002-03-12 Xilinx, Inc. Phase-locked loop employing programmable tapped-delay-line oscillator
CN1894854A (zh) * 2003-12-15 2007-01-10 皇家飞利浦电子股份有限公司 用于自动跟踪和/或处理数据,特别是音频、电视和/或视频数据的电路设置和方法
CN1926766A (zh) * 2004-02-12 2007-03-07 英飞凌科技股份公司 用于低μ技术的数字锁相环

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859903B2 (en) * 2016-01-08 2018-01-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356158B1 (en) * 2000-05-02 2002-03-12 Xilinx, Inc. Phase-locked loop employing programmable tapped-delay-line oscillator
CN1894854A (zh) * 2003-12-15 2007-01-10 皇家飞利浦电子股份有限公司 用于自动跟踪和/或处理数据,特别是音频、电视和/或视频数据的电路设置和方法
CN1926766A (zh) * 2004-02-12 2007-03-07 英飞凌科技股份公司 用于低μ技术的数字锁相环

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A 9.2 GHz Digital Phase-Locked Loop With Peaking-Free Transfer Function";Sigang Ryu等;《IEEE Journal of Solid-State Circuits》;20140403;第49卷(第8期);1773-1784 *
"基于无过冲环路滤波器的锁相环设计与验证";王一文;《中国优秀硕士学位论文全文数据库 信息科技辑》;20190215;I136-211 *

Also Published As

Publication number Publication date
CN110677154A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
US8077822B2 (en) System and method of controlling power consumption in a digital phase locked loop (DPLL)
CN103004096B (zh) 数字锁相环时钟系统
TWI502308B (zh) 全數位展頻時脈產生器
US7511543B2 (en) Automatic static phase error and jitter compensation in PLL circuits
KR102123901B1 (ko) 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기
US10826505B1 (en) All digital phase locked loop (ADPLL) with frequency locked loop
US6614865B1 (en) Phase-shift-resistant, frequency variable clock generator
EP1547249B1 (en) Voltage-controlled oscillator presetting circuit
US7417477B2 (en) PLL circuit
KR100937305B1 (ko) 분수분주형 ｐｌｌ에서 과도 응답을 감소시키는 시스템 및방법
JP2006024110A (ja) スプレッドスペクトラムクロック生成器及びその変調方法
CN1794618B (zh) 数字时钟滤波器
KR100778374B1 (ko) 확산비율 조절가능 대역 확산 클록 발생기
US20110080196A1 (en) VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL
US7236026B1 (en) Circuit for and method of generating a frequency aligned clock signal
US20200220550A1 (en) PLL with Wide Frequency Coverage
CN110677154B (zh) 一种无频率过冲的数字锁相环
CN112019212A (zh) 锁相环中的参考时钟频率变化处理
US20060255868A1 (en) Controllable phase locked loop via adjustable delay and method for producing an output oscillation for use therewith
TW201724746A (zh) 頻率調整方法、電路和用於頻率調整的全數位鎖相回路
US6181758B1 (en) Phase-locked loop with small phase error
EP3840219B1 (en) Signal generator
US8502574B2 (en) Device and method for generating a signal of parametrizable frequency
CN110506394B (zh) 频率产生器
US8106687B2 (en) Spread spectrum clock system and spread spectrum clock generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant