TW202006889A - 對接接觸結構 - Google Patents

對接接觸結構 Download PDF

Info

Publication number
TW202006889A
TW202006889A TW108123374A TW108123374A TW202006889A TW 202006889 A TW202006889 A TW 202006889A TW 108123374 A TW108123374 A TW 108123374A TW 108123374 A TW108123374 A TW 108123374A TW 202006889 A TW202006889 A TW 202006889A
Authority
TW
Taiwan
Prior art keywords
gate
layer
contact
source
transistor
Prior art date
Application number
TW108123374A
Other languages
English (en)
Other versions
TWI814854B (zh
Inventor
徐永昌
潘昇良
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202006889A publication Critical patent/TW202006889A/zh
Application granted granted Critical
Publication of TWI814854B publication Critical patent/TWI814854B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一種對接接觸結構。在一實施例中，結構包含位於基底上的第一電晶體，第一電晶體包含第一源極或汲極區域、第一閘極、以及設置於第一閘極和第一源極或汲極區域之間的第一閘極間隔物。此結構包含位於基底上的第二電晶體，第二電晶體包含第二源極或汲極區域、第二閘極、以及設置於第二閘極和第二源極或汲極區域之間的第二閘極間隔物。此結構包含對接接觸件，設置於第一源極或汲極區域上方並從第一源極或汲極區域延伸至第一閘極或第二閘極的至少之一，第一閘極間隔物的一部分延伸一距離至對接接觸件中以隔開對接接觸件的第一底表面與對接接觸件的第二底表面。

Description

對接接觸結構
本發明實施例係關於半導體結構及其製造方法，且特別是有關於對接接觸結構及其製造方法。
接觸件（contact）通常是形成於積體電路中的垂直金屬內連接結構，其將半導體裝置的各種元件（例如主動區域和閘極電極）與內連線金屬層連接。形成於半導體基底中的各個半導體裝置藉由接觸件而與彼此電耦合，以形成功能性積體電路。隨著半導體工業已發展到奈米技術製程節點，例如5奈米節點，為追求更高的裝置密度而產生了新的挑戰。因此，需要改良的接觸結構和方法。
根據本發明的一實施例，提供一種對接接觸結構，包含：第一電晶體，位於基底上，第一電晶體包含第一源極或汲極區域、第一閘極、以及設置於第一閘極和第一源極或汲極區域之間的第一閘極間隔物；第二電晶體，位於基底上，第二電晶體包含第二源極或汲極區域、第二閘極、以及設置於第二閘極和第二源極或汲極區域之間的第二閘極間隔物；以及對接接觸件，設置於第一源極或汲極區域上方並從第一源極或汲極區域延伸至第一閘極或第二閘極的至少之一，第一閘極間隔物的一部分延伸一距離至對接接觸件中以隔開對接接觸件的第一底表面與對接接觸件的第二底表面。
根據本發明的另一實施例，提供一種對接接觸結構，包含：第一電晶體，位於基底上，第一電晶體包含源極或汲極區域；導電部件，接觸源極或汲極區域；第二電晶體的閘極結構的閘極電極，位於基底上；對接接觸件，包含（i）第一表面，接觸閘極電極，（ii）第二表面，接觸導電部件，（iii）第三表面，以第一角度從第一表面延伸，以及（iv）第四表面，以第二角度從第二表面延伸，第三表面以第三角度與第四表面相交；以及閘極間隔物，設置於源極或汲極區域和閘極結構之間，閘極間隔物的一部分橫向設置於第三表面和第四表面之間。
又根據本發明的一實施例，提供一種半導體的製造方法，包含：形成源極或汲極區域於基底上、形成閘極於基底上、以及形成閘極間隔物於閘極的一側上，其中源極或汲極區域具有導電部件形成於其上，閘極具有第一介電層形成於其上，且閘極間隔物橫向設置於閘極和源極或汲極區域之間；沉積第二介電層於導電部件、第一介電層和閘極間隔物之上，其中第二介電層與第一介電層不同；沉積第一遮罩層於第二介電層之上；沉積第二遮罩層於第一遮罩層之上；蝕刻第一接觸開口穿過第二遮罩層、第一遮罩層、第二介電層和第一介電層以露出閘極，蝕刻第一接觸開口包含使用第一蝕刻配方以蝕刻第二遮罩層、使用第二蝕刻配方以蝕刻第一遮罩層、使用第三蝕刻配方以蝕刻第二介電層、以及使用第四蝕刻配方以蝕刻第一介電層，其中第一、第二、第三和第四蝕刻配方彼此不同；蝕刻第二接觸開口穿過第二遮罩層、第一遮罩層和第二介電層以露出導電部件，蝕刻第二接觸開口包含使用第一蝕刻配方以蝕刻第二遮罩層、使用第二蝕刻配方以蝕刻第一遮罩層、使用第三蝕刻配方以蝕刻第二介電層，第一接觸開口和第二接觸開口在閘極間隔物處連接，且第一蝕刻配方和第二蝕刻配方將閘極間隔物的一部分塑形成漸縮輪廓；以及以導電材料填充第一接觸開口和第二接觸開口。
以下內容提供了許多不同的實施例或範例，用於實施本發明實施例之不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件上或上方，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本發明實施例在不同範例中可重複使用參考數字及/或字母，此重複是為了簡化和清楚之目的，並非代表所討論的不同實施例及/或組態之間有特定的關係。
此外，其中可能用到與空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」及類似的用詞，這些空間相對用語係為了便於描述如圖所示之一個（些）元件或部件與另一個（些）元件或部件之間的關係。這些空間相對用語包含使用中或步驟中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），則其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
以下描述的各種實施例提供了用於形成共用接觸結構的方法，共用接觸結構使得電晶體的源極或汲極區域能夠連接到基底上的相同或另一個電晶體的閘極，而無需使用水平金屬內連線層。漸縮的（tapered）閘極間隔物橫向設置在源極或汲極區域與閘極之間。漸縮的閘極間隔物在共用接觸結構內部的傾斜（angled）側壁之間延伸一距離至共用接觸結構的底部中。漸縮的閘極間隔物和傾斜的側壁可以確保良好的金屬填充能力，使得隨後沉積的金屬填充物沒有空隙或接縫（seams）。可藉由使用兩個單獨光罩的雙重圖案化製程來形成共用接觸結構，每一個光罩具有對應於共用接觸結構之圖案的一部分。
以上廣泛地概述了本發明實施例的一些面向。本發明實施例的概念預期可用於平面電晶體裝置或用於三維電晶體裝置，例如本發明實施例描述的半導體裝置240。可以達到此處所述方面的一些範例裝置，包含鰭式場效電晶體（fin field effect transistors；FinFET）、水平環繞式閘極（Horizontal Gate All Around；HGAA）場效電晶體、垂直環繞式閘極（Vertical Gate All Around；VGAA）場效電晶體、奈米線通道場效電晶體、應變半導體裝置、絕緣體上覆矽（silicon-on-insulator；SOI）裝置或可受益於本發明實施例各面向的其他裝置。
第1A圖根據一些實施例繪示6T（6電晶體）靜態隨機存取記憶體（static random access memory；SRAM）單元100的例示性電路圖的範例。6T靜態隨機存取記憶體單元100包含與第二反相器142交叉耦合的第一反相器140。第一反相器140包含上拉（pull-up）電晶體112和下拉（pull-down）電晶體114。第二反相器142包含上拉電晶體116和下拉電晶體118。靜態隨機存取記憶體單元100還包含傳輸閘電晶體（pass gate transistors）110、120。傳輸閘電晶體110、120的閘極（例如閘極101）與字線WL耦合並由其控制，且傳輸閘電晶體110、120的源極/汲極分別與位元線BL和互補位元線BLB耦合。
可將共用接觸件（shared contacts）或所謂的對接接觸件（butted contact）用於第1A圖所示電路圖中的各種連接上。舉例來說，上拉電晶體112的源極/汲極區域104與上拉和下拉電晶體116和118的閘極106之間的連接，以及上拉電晶體116的源極/汲極區域115與上拉和下拉電晶體112和114的閘極121之間的連接。其他連接可由對接接觸件形成。
第1B圖對應第1A圖所示之靜態隨機存取記憶體單元100的一部分繪示積體電路（integrated circuit；IC）佈局150的上視示意圖。積體電路佈局150包含兩個上拉電晶體112和116。為了清楚起見，上拉電晶體112由具有虛線的部件表示，而上拉電晶體116則由具有實線的部件表示。上拉電晶體112包含形成於主動區域154的一部分之上的閘極152，而上拉電晶體116包含形成於主動區域155的一部分之上的閘極153。閘極152和153可包含含金屬的物質，如下所述。每個上拉電晶體（112、116）包含分別位於主動區域154和155內的汲極區域156、157。對接接觸件158、159可以沿著一長度從第一端延伸到第二端。舉例來說，對接接觸件158的第一端可以接觸閘極152，閘極152對應於第一反相器（例如第1A圖的第一反相器140）內的上拉電晶體112。對接接觸件158的第二端接觸汲極區域157，汲極區域157對應於第二反相器（例如第1A圖的第二反相器142）內的上拉電晶體116。因此，對接接觸件將一個反相器內的電晶體之閘極連接到交叉耦合（cross-coupled）之反相器內的電晶體的源極/汲極，如靜態隨機存取記憶體單元100所示。積體電路佈局150也包含接觸件160和162。接觸件160和162可以是半導體裝置240中期望的任何合適的內連接或接觸部件。舉例來說，接觸件160和162可分別設置於主動區域154、155上，且可被配置以分別提供電壓Vcc給上拉電晶體112和116的源極端子（terminals）。
可預期的是，第1B圖描繪的電晶體和接觸部件是出於說明性目的而不應被視為限制。電晶體和接觸部件的配置及/或數量可以根據應用而變化。共用或對接接觸件的其他應用包含其他記憶體應用、功率裝置以及任何其他半導體，其相鄰元件可以在電晶體級（level）電性連接。舉例而言，雖然本發明實施例討論了閘極到汲極的對接接觸件，但是也可以想到其他對接接觸件，例如相鄰電晶體的源極到汲極、相鄰電晶體的閘極到源極、源極到主體（body）、汲極到主體、以及其他對接接觸件。
一些實施例使用了多重圖案化技術來形成對接接觸件，例如雙重圖案化製程。舉例而言，對應於對接接觸件的矩形圖案（例如第1B圖的對接接觸件158）可以被分離（split）或分成兩個方形圖案158A和158B。接著，在連續的微影和蝕刻步驟中使用兩個單獨的光罩重新組合兩個方形圖案158A、158B以形成矩形對接接觸件158，其將被​​轉移至裝置的膜層中。因為藉由兩個單獨的微影製程將方形圖案158A和158B轉移至裝置的膜層中，所以可以獲得適當的臨界尺寸均勻性。藉由將佈局分成兩個不同的光罩，可以縮小組合圖案中的最小行間距（line spacing），同時維持良好的分辨率（resolution）。在一些實施例中，每一個光罩也可以包含將要轉移至基底的標稱（nominal）接觸件的圖案，以確保涉及最少數量的光罩。舉例而言，第一光罩可包含對接接觸件158的方形圖案158A、對接接觸件159的方形圖案159A、以及將形成於主動區域155上的接觸件圖案162A，而第二光罩可包含對接接觸件158的方形圖案158B、對接接觸件159的方形圖案159B、以及將形成於主動區域154上形成的接觸件圖案160A。以下將更詳細討論形成對接接觸件的各種實施例。
第2圖繪示可用於形成第1A圖的靜態隨機存取記憶體單元100的一部分的半導體裝置240，例如對接接觸件，其提供電晶體116和118的閘極106與電晶體112的汲極104之間的連接，或是電晶體112、114的閘極121與電晶體116的汲極115之間的連接。半導體裝置240具有形成於半導體基底270上的鰭片274。半導體基底270可以是或可包含塊狀半導體基底、絕緣體上覆半導體（semiconductor-on-insulator；SOI）基底或類似的基底，其可以是經摻雜（例如具有p型或n型摻雜物）或未經摻雜的。在一些實施例中，半導體基底270的半導體材料可包含元素半導體，元素半導體包含矽（Si）或鍺（Ge）；化合物半導體；合金半導體；或前述之組合。鰭片274提供靜態隨機存取記憶體單元100的一或多個電晶體之主動區域。鰭片274的製造可藉由在半導體基底270上進行的合適製程，包含遮蔽（masking）、微影及/或蝕刻製程，以在基底270中形成溝槽253，留下從基底270向上延伸的鰭片274。然後，可以使用例如氧化物（例如氧化矽）、氮化物、類似的材料或前述之組合的絕緣材料來填充溝槽253。可以凹蝕絕緣材料以形成隔離區域278，例如藉由使用合適的蝕刻製程。凹蝕絕緣材料使得鰭片274在相鄰的隔離區域278之間突出，並突出於相鄰的隔離區域278上方。
半導體裝置240具有形成於鰭片274的頂表面之上的閘極結構251。如此處所述，閘極結構251是取代閘極製程（replacement gate process）中的虛設閘極堆疊，但其他範例考慮實施閘極先製（gate-first）製程。閘極結構251位於鰭片274之上且垂直於鰭片274延伸。每一個閘極結構251包含界面介電質280、界面介電質280之上的虛設閘極282、以及虛設閘極282之上的遮罩284，如第2圖所示。可依序形成用於閘極結構251的界面介電質280、虛設閘極282和遮罩284的各個膜層，然後將這些膜層圖案化為閘極結構251。舉例而言，界面介電質280可包含或可以是氧化矽、氮化矽、類似的材料或前述之多層結構。虛設閘極282可包含或可以是矽（例如多晶矽）或其他的材料。遮罩284可包含或可以是氮化矽、氮氧化矽、碳氮化矽、類似的材料或前述之組合。可藉由任何合適的沉積技術形成或沉積這些膜層。然後，可使用例如微影和一或多個蝕刻製程來圖案化用於界面介電質280、虛設閘極282和遮罩284的膜層，以形成用於每一個閘極結構251的界面介電質280、虛設閘極282和遮罩284。
半導體裝置240也包含相對於閘極結構251設置在鰭片274相對區域中之源極/汲極區域292。源極/汲極區域292和閘極結構251之一（或隨後形成的相應取代閘極結構）至少定義第一電晶體區域201中的第一電晶體。本發明實施例所述的表述「源極/汲極」用於表示電晶體（例如第一電晶體區域201中的第一電晶體）的源極或汲極區域。第一電晶體區域201中的第一電晶體可例如為上拉電晶體，例如第1B圖的上拉電晶體112。其他閘極結構251（或隨後形成的相應取代閘極結構）是第二電晶體區域203中的第二電晶體的一部分，且第二電晶體可例如為上拉電晶體，例如第1B圖的上拉電晶體116。第2圖更繪示在後續圖式中所使用的參考剖面。剖面A-A位於一平面，此平面沿著例如相對的源極/汲極區域292之間的鰭片274中的通道。為了清楚起見，後續圖式參照此參考剖面。
第3圖繪示沿著閘極結構251的側壁（例如界面介電質280、虛設閘極282和遮罩284的側壁）以及鰭片274之上形成閘極間隔物286。舉例而言，閘極間隔物286的形成可藉由共形沉積用於閘極間隔物286的一或多個膜層，並藉由非等向性（anisotropically）蝕刻所述一或多個膜層。用於閘極間隔物286的一或多個膜層的材料可不同於用於閘極結構251的材料。在一些實施例中，閘極間隔物286可包含或可以是介電材料，例如碳氧化矽、氮化矽、氮氧化矽、碳氮化矽、類似的材料、前述之多層結構或前述之組合，且可藉由任何合適的沉積技術來沉積所述閘極間隔物286。然後，進行非等向性蝕刻製程以移除部分的間隔層以形成閘極間隔物286。
第4圖繪示在鰭片274中的凹槽中形成磊晶源極/汲極區域292。凹槽形成於閘極結構251相對兩側上的鰭片274中。可藉由蝕刻製程進行凹蝕。蝕刻製程可以是等向性的（isotropic）或非等向性的，或者進一步地，可對基底270的一或多個晶面（crystalline planes）具有選擇性。因此，凹槽可根據所施行的蝕刻製程而具有各種剖面輪廓。
磊晶源極/汲極區域292在凹槽中磊晶生長。可以根據電晶體的導電類型選擇磊晶源極/汲極區域292的材料，使其包含或為矽鍺、碳化矽、矽磷、矽碳磷、鍺、第III-V族化合物半導體、第II-VI族化合物半導體或類似的材料。磊晶源極/汲極區域292可以相對於鰭片274升高並且可以具有刻面（facets），所述刻面可對應於半導體基底270的晶面和鰭片274相對於基底之晶面的方位。在一些範例中，磊晶源極/汲極區域292也可以是經摻雜的，例如藉由磊晶生長期間的原位（in situ）摻雜及/或在磊晶生長之後將摻雜物植入磊晶源極/汲極區域292中。
第5圖繪示第一層間介電質（interlayer dielectric；ILD）297的形成及其隨後的平坦化。使用任何合適的沉積技術在源極/汲極區域292露出的表面、閘極間隔物286的側壁和頂表面、遮罩284的頂表面、以及隔離區域278的頂表面之上形成第一層間介電質297。可選擇性的（optional）接觸蝕刻停止層（contact etch stop layer；CESL）（未繪示）可沉積於第一層間介電質297與源極/汲極（又稱為源極/汲極區域）292的表面和閘極間隔物286的側壁之間。第一層間介電質297可包含或可以是四乙氧基矽烷（tetraethylorthosilicate；TEOS）氧化物、二氧化矽、低介電常數（low-k）介電材料（例如介電常數低於二氧化矽的介電常數之材料）或類似的材料。接觸蝕刻停止層可包含或可以是氮化矽、碳氮化矽、氮化碳、類似的材料或前述之組合。接著，例如化學機械平坦化（chemical mechanical planarization；CMP）的平坦化製程可移除第一層間介電質297，直到露出虛設閘極282的頂表面為止，此製程也可移除遮罩284。
第6圖繪示移除剩餘的閘極結構251和形成取代閘極結構228a、228b。使用一或多道蝕刻製程移除閘極結構251。在移除閘極結構251之後，凹槽形成於移除掉閘極堆疊的閘極間隔物286之間，並且藉由凹槽露出鰭片274的通道區域。接著，在移除閘極結構251的凹槽中形成取代閘極結構228a、228b。每一個取代閘極結構228a、228b可包含界面介電質220、閘極介電層222、一或多個可選擇性的共形層224以及閘極導電填充材料226。取代閘極結構228a、228b的厚度可介於約8奈米至約25奈米，例如約12奈米至約20奈米。
界面介電質220沿著通道區域形成於鰭片274的頂表面上。界面介電質220可以是藉由鰭片274的熱氧化或化學氧化所形成的氧化物（例如氧化矽）。
閘極介電層222可共形地沉積於移除掉閘極堆疊所產生的凹槽中（例如在界面介電質220上和閘極間隔物286的側壁上）以及第一層間介電質297和閘極間隔物286的頂表面上。閘極介電層222可以是或可包含氧化矽、氮化矽、高介電常數（high-k）介電材料、前述之多層結構或其他介電材料。高介電常數介電材料可具有大於約7.0的介電常數值，並且可包含鉿（Hf）、鋁（Al）、鋯（Zr）、鑭（La）、鎂（Mg）、鋇（Ba）、鈦（Ti）、鉛（Pb）的金屬氧化物或金屬矽酸鹽、前述之多層結構或前述之組合。
可在閘極介電層222上共形地沉積一或多個可選擇性的共形層224。所述一或多個可選擇性的共形層224可包含一或多個阻障層及/或蓋層以及一或多個功函數調整層（work-function tuning layers）。所述一或多個阻障層及/或蓋層可包含氮化鉭、氮化鈦、類似的材料或前述之組合。所述一或多個功函數調整層可包含或可以是鋁碳化鈦、鋁鈦氧化物、鋁鈦氮化物、類似的材料或前述之組合。可選擇用於一或多個功函數調整層、阻障層及/或蓋層的材料以達到電晶體想要的閾值電壓（threshold voltage，Vt），此電晶體可以是p型場效電晶體（pFET）或n型場效電晶體（nFET）。閘極導電填充材料226形成於一或多個共形層224（如果實施的話）及/或閘極介電層222之上。閘極導電填充材料226可填充因移除閘極堆疊而留下的的凹槽。閘極導電填充材料226可以是或可包含含金屬的材料，例如鎢、鈷、鋁、釕、銅、前述之多層結構、前述之組合或類似的材料。
例如化學機械平坦化的平坦化製程可移除用於閘極導電填充材料226的膜層、一或多個共形層224和閘極介電層222位於第一層間介電質297和閘極間隔物286之頂表面上方的部分。因此，可形成如第6圖所示之包含閘極導電填充材料226、一或多個共形層224、閘極介電層222、以及界面介電質220的取代閘極結構228a、228b。
第7圖繪示在每一個取代閘極結構228a、228b上形成第一自對準接觸件（self-aligned contact；SAC）231以及對磊晶源極/汲極區域292形成導電部件。在形成取代閘極結構228a、228b之後，使用一或多個蝕刻製程移除取代閘極結構228a、228b的各個部分，例如閘極介電層222、一或多個共形層224和閘極導電填充材料226的頂部。在移除取代閘極結構228a、228b的頂部之後，凹槽形成於閘極間隔物286之間。接著，在移除掉閘極介電層222、一或多個共形層224和閘極導電填充材料226的頂部之凹槽中形成各個第一自對準接觸件231。在後續開口的形成期間，第一自對準接觸件231保護取代閘極結構228a、228b，此開口被配置以分別容納（accommodate）後續用於電性連接源極/汲極區域292的對接接觸件。第一自對準接觸件231可包含或可以是絕緣材料，例如氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、碳氮化矽、任何合適的介電材料或前述之任何組合。在一些實施例中，第一自對準接觸件231是碳氮氧化矽。可藉由化學氣相沉積（chemical vapor deposition；CVD）、物理氣相沉積（physical vapor deposition；PVD）、原子層沉積（atomic layer deposition；ALD）、任何合適的沉積技術或前述之組合、以及隨後的平坦化（例如化學機械平坦化）來形成第一自對準接觸件231。
在形成第一自對準接觸件231之後，穿過第一層間介電質297形成源極/汲極接觸開口至源極/汲極區域292，以露出至少部分的源極/汲極區域292。接著，在源極/汲極接觸開口中形成導電部件。導電部件可包含形成於源極/汲極區域292上的矽化物區214和形成於矽化物區214之上的導電材料246。可利用開口將第一層間介電質297圖案化，舉例來說，使用微影和一或多個蝕刻製程，例如乾式蝕刻或任何合適的非等向性蝕刻製程。雖然未繪示，但每一個導電材料246可包含例如共形沉積於源極/汲極接觸開口中和第一層間介電質297之上的黏著層、共形沉積於黏著層上的阻障層、以及沉積於阻障層上的導電填充材料。可藉由使源極/汲極區域292的上部與黏著層熱反應來形成矽化物區214，此黏著層可以是鈦、鉭或類似的材料。阻障層可以是或可包含氮化鈦、氧化鈦、氮化鉭、氧化鉭、任何合適的過渡金屬氮化物或氧化物、類似的材料或前述之任何組合。導電填充材料可以是或可包含鈷、鎢、銅、釕、鋁、金、銀、前述之合金、類似的材料或前述之組合。在沉積導電填充材料之後，可藉由使用平坦化製程（例如化學機械平坦化）移除多餘的導電填充材料、阻障層和黏著層。因此，導電材料246和第一層間介電質297的頂表面可以共平面。
第8圖繪示回蝕刻導電材料246，藉此形成凹槽248。回蝕刻可包含使用一或多種對導電材料246具有選擇性的蝕刻製程。凹槽248的形成使得導電材料246的頂表面低於第一層間介電質297、第一自對準接觸件231和閘極間隔物286的頂表面。
第9圖繪示保護襯層250的形成。在形成凹槽248之後，共形地沉積保護襯層250於凹槽248中（例如在第一層間介電質297和導電材料246的露出表面上）和第一層間介電質297、第一自對準接觸件231和閘極間隔物286的頂表面上。保護襯層250可以在接觸開口的蝕刻期間防止其下方的裝置部件被損壞。在一些實施例中，保護襯層250可由具有相對高（與閘極間隔物286相比）的蝕刻選擇性之材料形成。舉例來說，保護襯層250可以是介電質，其可包含或可以是氧化鋁（AlOx ）、氮氧化鋁（AlON）、氮化鋁（AlN）、氧化鈦（TiOx ）、氧氮化鈦（TiON）、氮化鈦（TiN）及類似的材料。在一範例中，保護襯層250是氮氧化鋁（AlON）。可藉由原子層沉積、物理氣相沉積、化學氣相沉積或任何合適的沉積技術來沉積保護襯層250。
第10圖繪示第二自對準接觸件233的形成。在形成保護襯層250之後，形成第二自對準接觸件233於保護襯層250之上。第二自對準接觸件233可由與第一自對準接觸件231不同的材料形成。第二自對準接觸件233可由絕緣材料製成，例如氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、碳氮化矽、任何合適的介電材料或前述之任何組合。在一些實施例中，第二自對準接觸件233是氮化矽。可藉由化學氣相沉積、物理氣相沉積、任何合適的沉積技術或前述之組合來形成第二自對準接觸件233。如果需要，可以使用例如化學機械平坦化的平坦化製程來平坦化第二自對準接觸件233的頂表面。
第10圖更繪示在第二自對準接觸件233之上依序形成第一硬遮罩層235、第二硬遮罩層237和三層遮罩結構239。第一硬遮罩層235和第二硬遮罩層237被配置以在一或多個蝕刻製程期間分別提供相對第二自對準接觸件233和第一硬遮罩層235的蝕刻選擇性。第一硬遮罩層235可由金屬化合物製成，例如氮化鈦（TiN）、碳化鎢（WC）、氮化鉭（TaN）、氮化鎢（WN）或其他的材料。第二硬遮罩層237可包含或可以是氧化矽層或任何合適的氧化物材料。可藉由任何合適的沉積技術沉積第一硬遮罩層235和第二硬遮罩層237，例如物理氣相沉積、化學氣相沉積或類似的技術。三層遮罩結構239包含底層241、中間層243和頂層245。可以選擇適用於深紫外光（deep ultraviolet；DUV）或極紫外光（extreme ultraviolet；EUV）微影的三層結構（又稱為三層遮罩結構）239。底層241可以是底部抗反射塗佈（bottom anti-reflective coating；BARC）層，例如富含矽的氧化物（silicon rich oxide）或碳氧化矽（silicon oxycarbide；SiOC）。中間層243可以是含矽或含金屬的聚合物。頂層245可以是輻射敏感層，例如光阻。可藉由任何合適的沉積技術來沉積底層241、中間層243和頂層245，例如物理氣相沉積、化學氣相沉積、旋塗（spin-on coating）或類似的技術。
第11圖繪示在第一微影和蝕刻製程期間形成穿過三層遮罩結構239的頂層245和中間層243的第一開口247。形成於頂層245中的第一開口247通常對齊取代閘極228b。藉由將第一光罩249定位在第10圖的結構之上來進行第一微影製程。第一光罩249可適合以例如ArF準分子雷射光（193奈米）或KrF準分子雷射光（248奈米）的深紫外光輻射進行曝光。第一光罩249具有第一圖案255，其可以是各種部件，例如方形、線狀、孔洞、網格或任何想要的形狀（例如多邊形），其取決於將形成於目標層中的部件。在一些實施例中，第一圖案255包含方形圖案。
第11圖中的插圖289是根據一些實施例繪示用於圖案化頂層245的第一光罩249之圖案291的一部分的放大上視示意圖。圖案291包含複數個部件293a、293b、293c、293d，其可以是線狀、方形、網格或任何想要的形狀（例如多邊形），這取決於將形成於頂層245中的部件。在一些實施例中，部件293a、293b、293c、293d是方形圖案。可預期的是，所述四個部件及其配置是出於說明性目的而展示。根據應用和將形成於半導體裝置240中的部件，可在第一光罩249上重複部件293a、293b、293c、293d。部件293a、293b、293c、293d可以為接觸件提供開口，此開口提供與半導體裝置240的源極/汲極區域及/或閘極的電性連接。舉例而言，部件293a可以是對應於第一對接接觸件的一部分的方形圖案（例如對接接觸件158的圖案158A，如第1B圖所示）。部件293b可以是對應於第二對接接觸件的一部分的方形圖案（例如對接接觸件159的圖案159A，如第1B圖所示）。部件293c、293d可以是對應於接觸部件的方形圖案（例如，如第1B圖所示的接觸件圖案162A）。第一光罩249的部件293a、293b和來自第二光罩269的部件279a、279b（將於以下第14圖討論）重新組合以產生矩形對接接觸件（例如，如第1B圖所示的對接接觸件158、159），其將被轉移至目標層（例如第二自對準接觸件233）。根據應用，部件293a、293b、293c、293d的尺寸可在約10奈米至約80奈米的範圍，例如約20奈米至約55奈米。
藉由使用第一光罩249將頂層245曝光於輻射束257來將第一圖案255轉移至頂層245。輻射束257可以是極紫外光輻射（例如13.5奈米）或例如ArF準分子雷射光（193奈米）或KrF準分子雷射光（248奈米）的深紫外光輻射。也可根據遮罩材料使用其他合適的輻射，例如電子束、x射線或離子束。接著，可根據使用的是正型或負型光阻來移除頂層245的露出或未露出部分。
接著，使用圖案化的頂層245做為遮罩來圖案化中間層243。結果，頂層245的第一開口247被轉移至中間層243。中間層243的圖案化可使用任何合適的製程，例如乾式蝕刻製程。可以在雙重射頻電源（dual RF power source）電漿反應器中使用含有惰性氣體（例如氬氣）和氟碳化合物氣體的化學物質進行例示性乾式蝕刻製程，此氟碳化合物氣體例如為四氟甲烷（tetrafluoromethane；CF4 ）、三氟甲烷（trifluoromethane；CHF3 ）、六氟丁二烯（hexafluorobutadiene；C4 F6 ）、二氟甲烷（difluoromethane；CH2 F2 ）、八氟丙烷（octofluoropropane；C3 F8 ）、八氟環丁烷（octofluorocyclobutane；C4 F8 ）或前述之任何組合。在一些實施例中，化學物質包含CF4 和CHF3 。電漿反應器的腔室壓力可以保持在約5毫托（mTorr）至約20毫托，例如約10毫托。在乾式蝕刻製程期間，以第一功率級提供電源功率（source power）並以第二功率級提供偏壓功率（bias power），且可將第一功率級對第二功率級的比例控制在約30：1至約10：1的範圍，例如約20：1。在一些實施例中，舉例而言，第一功率約為300 W且第二功率約為15 W。
第12圖繪示形成第一開口247穿過底層241和下方硬遮罩層235和237。使用圖案化的頂層245和中間層243做為遮罩來圖案化底層241。底層241的圖案化可使用任何合適的製程，例如乾式蝕刻製程。可以在雙重射頻電源電漿反應器中進行乾式蝕刻製程。用於蝕刻底層241的例示性乾式蝕刻製程可包含第一蝕刻製程和第一蝕刻製程之後的第二蝕刻製程。在先進技術中，由於裝置部件的尺寸縮小，接觸開口和閘極電極間未對準的餘量（margin for a misalignment）顯著降低。降低的未對準餘量可能導致大量的裝置產率損失或產生嚴重的裝置可靠性問題，尤其是在對接接觸件區域中，其中，未對準可能會輕易地造成與源極/汲極區域或閘極電極的連接完全斷掉。因此，為了便於微影製程，形成具有較寬直徑的第一開口247可能是有利的，然後在以三層結構239轉移時裁剪（tailor）/縮小開口的直徑。兩階段蝕刻製程允許漸進式降低底層241中圖案的臨界尺寸。降低的圖案臨界尺寸可避免接觸開口和閘極電極之間未對準的機會。
在一些實施例中，第一蝕刻製程使用包含氮氣（N2 ）和氫氣（H2 ）的第一化學物質。氮氣以第一體積流率（volumetric flowrate）流入電漿反應器，氫氣以第二體積流率流入電漿反應器，且第一體積流率對第二體積流率的比例可以控制在約2：1至約5：1的範圍，例如約3：1。電漿反應器的腔室壓力可以保持在約1毫托至約30毫托，例如約10毫托。在第一蝕刻製程期間，以第一功率級提供電源功率並以第二功率級提供偏壓功率，且可將第一功率級對第二功率級的比例控制在約3：1至約7：1的範圍，例如約5：1。在一些實施例中，舉例而言，第一功率約為500 W且第二功率約為100 W。
在第一蝕刻製程之後，使用包含二氧化碳（CO2 ）和氧氣（O2 ）的第二化學物質在相同的電漿反應器中進行第二蝕刻製程。二氧化碳以第一體積流率流入電漿反應器，氧氣以第二體積流率流入電漿反應器，且第一體積流率對第二體積流率的比例可以控制在約2：1至約6：1的範圍，例如約3：1。電漿反應器的腔室壓力可以保持在約1毫托至約30毫托，例如約10毫托。在第二蝕刻製程期間，以第一功率級提供電源功率並以第二功率級提供偏壓功率，且可將第一功率級對第二功率級的比例控制在約2：1至約6：1的範圍，例如約4：1。在一些實施例中，舉例而言，第一功率約為200 W且第二功率約為50 W。在完成第二蝕刻製程時，頂層245的開口可以具有第一直徑，且底層241的開口可以具有小於第一直徑的第二直徑。
接著，使用圖案化的三層結構239做為遮罩來圖案化第二硬遮罩層237。第二硬遮罩層237的圖案化可使用任何合適的製程（例如乾式蝕刻製程）。可以在雙重射頻電源電漿反應器中進行乾式蝕刻製程。用於蝕刻第二硬遮罩層237的例示性乾式蝕刻製程可包含使用含有惰性氣體（例如氬氣）和氟碳化合物氣體的化學物質，此氟碳化合物氣體例如為四氟甲烷（CF4 ）、三氟甲烷（CHF3 ）、六氟丁二烯（C4 F6 ）、六氟乙烷（hexafluoroethane；C2 F6 ）、二氟甲烷（CH2 F2 ）、八氟丙烷（C3 F8 ）、八氟環丁烷（C4 F8 ）或前述之任何組合。在一些實施例中，化學物質包含CF4 和氬氣。電漿反應器的腔室壓力可以保持在約5毫托至約20毫托，例如約10毫托。在乾式蝕刻製程期間，以第一功率級提供電源功率並以第二功率級提供偏壓功率，且可將第一功率級對第二功率級的比例控制在約2：1至約6：1的範圍，例如約3.5：1。在一些實施例中，舉例而言，第一功率約為500 W且第二功率約為150 W。
然後，可以進行乾式蝕刻製程及/或剝離（strip）製程（例如灰化製程）以依序移除圖案化的頂層245、圖案化的中間層243和圖案化的底層241。可以在剝離製程之後進行濕式清潔。
接著，進行蝕刻製程以將第一開口247從第二硬遮罩（又稱為第二硬遮罩層）237轉移至第一硬遮罩層235。蝕刻製程可以是在雙重射頻電源電漿反應器中進行的乾式蝕刻製程。用於蝕刻第一硬遮罩層235的例示性乾式蝕刻製程可包含使用含有惰性氣體（例如氬氣）和氟碳化合物氣體的化學物質，此氟碳化合物氣體例如四氟甲烷（CF4 ）、三氟甲烷（CHF3 ）、六氟丁二烯（C4 F6 ）、六氟乙烷（C2 F6 ）、二氟甲烷（CH2 F2 ）、八氟丙烷（C3 F8 ）、八氟環丁烷（C4 F8 ）或前述之任何組合。在一些實施例中，化學物質包含C4 F8 和氬氣。電漿反應器的腔室壓力可以保持在約5毫托至約20毫托，例如約10毫托。在乾式蝕刻製程期間，以第一功率級提供電源功率並以第二功率級提供偏壓功率，且可將第一功率級對第二功率級的比例控制在約2：1至約6：1的範圍，例如約4：1。在一些實施例中，舉例而言，第一功率約為200 W且第二功率約為50 W。可以在乾式蝕刻製程之後進行濕式清潔製程以移除殘留物。
第13圖繪示使用圖案化的第二硬遮罩237和圖案化的第一硬遮罩層235做為遮罩，形成第一接觸開口259穿過第二自對準接觸件233、保護襯層250、第一自對準接觸件231和閘極間隔物286的一部分。可藉由使用一或多個蝕刻製程來形成第一接觸開口259。例示性蝕刻製程可包含在雙重射頻電源電漿反應器中進行的第一乾式蝕刻製程，其使用圖案化的第二硬遮罩237和圖案化的第一硬遮罩層235做為遮罩來移除第二自對準接觸件233的一部分。第一乾式蝕刻製程可使用包含含氟氣體和惰性氣體（例如氬氣）的化學物質。合適的含氟氣體可包含但不限於CF4 、CHF3 、CH3 F、C4 F6 、C2 F6 、CH2 F2 、C4 F8 或前述之任何組合。在一些實施例中，化學物質包含C4 F8 和CH3 F。含氟氣體以第一體積流率流入電漿反應器，氬氣以第二體積流率流入電漿反應器，且第一體積流率對第二體積流率的比例可以控制在約1：1至約3：1的範圍，例如約2：1。電漿反應器的腔室壓力可以保持在約5毫托至約200毫托，例如約10至50毫托。在乾式蝕刻製程期間，以第一功率級提供電源功率並以第二功率級提供偏壓功率，且可將第一功率級對第二功率級的比例控制在約1：1至約2：1的範圍。在一些實施例中，舉例而言，第一功率約為300至500 W且第二功率約為100 W。
在移除第二自對準接觸件233之後，露出一部分的保護襯層250。接著，可在雙重射頻電源電漿反應器中進行第二乾式蝕刻製程，其使用圖案化的第二硬遮罩237和圖案化的第一硬遮罩層235做為遮罩來移除露出的保護襯層250。第二乾式蝕刻製程可使用包含含氯氣體和惰性氣體（例如氦氣或氬氣）的化學物質。合適的含氯氣體可包含但不限於：氯氣（Cl2 ）和三氯化硼（boron trichloride；BCl3 ）、氟甲烷（methyl fluoride；CH3 F）及類似的氣體。電漿反應器的腔室壓力可以保持在約10毫托至約300毫托，例如約100毫托。在第二乾式蝕刻製程期間，以第一功率級提供電源功率並以第二功率級提供偏壓功率，且可將第一功率級對第二功率級的比例控制在約3：1至約6：1的範圍，例如約5：1。在一些實施例中，舉例而言，第一功率約為800 W且第二功率約為150 W。
在移除保護襯層250之後，露出第一自對準接觸件231的一部分和閘極間隔物286的一部分。可以在雙重射頻電源電漿反應器中進行第三乾式蝕刻製程，其使用圖案化的第二硬遮罩237和圖案化的第一硬遮罩層235做為遮罩來移除露出的第一自對準接觸件231。在一些情況下，可使用閘極間隔物286做為遮罩來移除露出的第一自對準接觸件231。在任何情況下，第三乾式蝕刻製程的結果露出閘極間隔物286、閘極介電層222、一或多個可選擇性的共形層224和閘極導電填充材料226的頂表面。第三乾式蝕刻製程可使用包含含氟氣體和含氫氣體的化學物質。合適的含氟氣體可包含但不限於F2 、CF4 、CHF3 、C4 F6 、C2 F6 、CH2 F2 、C4 F8 、SF6 或前述之任何組合。合適的含氫氣體可包含但不限於CH4 、H2 、NH3 、烴（hydrocarbon）或具有可提取的（abstractable）氫原子之任何分子或前述之任何組合。化學物質可進一步包含含氧氣體，例如O2 、NO、N2 O等。在一些實施例中，化學物質包含CF4 和CH4 。電漿反應器的腔室壓力可以保持在約5毫托至約200毫托，例如約50毫托。在乾式蝕刻製程期間，以第一功率級提供電源功率並以第二功率級提供偏壓功率，且可將第一功率級對第二功率級的比例控制在約2：1至約6：1的範圍，例如約4：1。在一些實施例中，舉例而言，第一功率約為1600 W且第二功率約為350 W。
第一接觸開口259具有底部215和從底部215向上延伸的側壁217。底部215與閘極導電填充材料226、閘極介電質層222和一或多個可選擇性的共形層224的頂表面可大致上共平面。在一些實施例中，底部215可進一步延伸到閘極間隔物286中的一部分。側壁217相對於底部215可成角度「A」。在一些實施例中，角度「A」在91°至約100°的範圍，例如約92°至約95°（例如約93°至約94°）。角度「A」可根據應用及/或形成第一接觸開口259期間的蝕刻過程所使用之參數而改變。
第14圖繪示在第13圖的結構之上形成三層結構261。三層結構261（其可使用相同或相似的製程實現與三層結構239相同或相似的材料）包含底層263、中間層265和頂層267。第一接觸開口259由底層263填充並超載（overburdened）以達到預定的厚度。在一範例中，底層263的頂表面高於第二硬遮罩層237的頂表面。然後，依序沉積中間層265和頂層267於底層263之上。
在形成三層結構261之後，使用第二微影製程來圖案化頂層267。藉由將第二光罩269定位在半導體裝置240之上來進行第二微影製程。第二光罩269具有第二圖案271。第二圖案271可具有與上述第一圖案255類似的部件。在一些實施例中，第二圖案271包含方形圖案。同樣地，可藉由將頂層267曝光於輻射束257而將第二圖案271轉移至頂層267，移除頂層267的曝光部分。結果，第二開口273形成於頂層267中。形成於頂層267中的第二開口273通常對齊源極/汲極區域292，如第14圖所示。根據應用，第二開口273的寬度可類似於、大於或小於第一開口247的寬度。
第14圖中的插圖275是根據一些實施例繪示用於圖案化頂層267的第二光罩269之圖案277的一部分的放大上視示意圖。第二光罩269可適合以例如ArF準分子雷射光（193奈米）或KrF準分子雷射光（248奈米）的深紫外光輻射進行曝光。圖案277包含複數個部件279a、279b、279c、279d，其可以是線狀、方形、網格或任何想要的形狀（例如多邊形），這取決於將形成於頂層267中的部件。在一些實施例中，部件279a、279b、279c、279d是方形圖案。可預期的是，所述四個部件及其配置是出於說明性目的而展示。根據應用和將形成於半導體裝置240中的部件，可在第二光罩269上重複部件279a、279b、279c、279d。部件279a、279b、279c、279d可以為接觸件提供開口，此開口提供與半導體裝置240的源極/汲極區域及/或閘極的電性連接。舉例而言，部件279a可以是對應於第一對接接觸件的一部分的方形圖案（例如對接接觸件158的圖案158B，如第1B圖所示）。部分279b可以是對應於第二對接接觸件的一部分的方形圖案（例如對接接觸件159的圖案159B，如第1B圖所示）。部分279c、279d可以是對應於接觸部件的方形圖案（例如，如第1B圖中所示的接觸件圖案160A）。第二光罩269的部件279a、279b和來自第一光罩249的部件293a、293b重新組合以產生矩形對接接觸件（例如，如第1B圖所示的對接接觸件158、159），其將被轉移至目標層（例如第二自對準接觸件233）。藉由將佈局分成多個不同的遮罩（例如第一光罩249和第二光罩269），可使用多個遮罩連續地在單層上分別（separately）形成部件。因此，可以在維持良好分辨率的同時，降低組合圖案中的最小行間距。
應理解的是，本發明實施例中討論的部件293a、293b、293c、293d和部件279a、279b、279c、279d可以是任何形狀及/或以任何期望的圖案形狀進行配置，只要部件293a、293b、293c、293d和部件279a、279b、279c、279d的組合產生半導體裝置240所需的對接接觸件及/或其他接觸部件的預定完整形狀即可。
在將頂層267圖案化之後，可使用圖案化的頂層267做為遮罩，以與上述參照第11圖和第12圖所討論的類似方式將中間層265和底層263圖案化，藉此將第二開口273轉移至底層263。之後，可使用圖案化的結構（又稱為三層結構）261做為遮罩，以與上述參照第11圖和第12圖所討論的類似方式將第二硬遮罩層237圖案化。在此階段保留第一接觸開口259中的底層263。接著，可進行蝕刻製程以將經修飾的第二開口273從第二硬遮罩層237轉移至第一硬遮罩層235，其方式類似於上述參照第12圖所討論的方法。
第15圖繪示形成第二接觸開口281穿過第二自對準接觸件233和保護襯層250。接著，使用圖案化的第二硬遮罩237、圖案化的第一硬遮罩層235（以及，在一些情況下，第一接觸開口259中底層263的剩餘部分）做為遮罩進行一或多個蝕刻製程，以移除部分的第二自對準接觸件233和保護襯層250，藉此形成具有角度輪廓（angled profile）的第二接觸開口281。第二接觸開口281至少露出導電材料246的頂表面。可使用第一蝕刻製程移除第二自對準接觸件233，例如用於移除如上述參照第13圖所討論的第二自對準接觸件233的第一乾式蝕刻製程。可使用第二蝕刻製程移除保護襯層250，例如用於移除如上述參照第13圖所討論的保護襯層250的第二乾式蝕刻製程。在蝕刻製程之後，可使用合適的剝離製程（例如灰化製程）移除殘留在第一接觸開口259中的底層263。
第二接觸開口281具有底部223和從底部223向上延伸的側壁225。側壁225相對於底部223可成角度「B」。在一些實施例中，角度「B」在91°至約100°的範圍內，例如約92°至約95°（例如約93°至約94°）。角度「B」可根據應用及/或形成第二接觸開口281期間的蝕刻過程所使用之參數而改變。
第15圖繪示第一接觸開口259和第二接觸開口281。第一接觸開口259和第二接觸開口281一起露出部分的導電材料246、第一層間介電質297、閘極導電填充材料226、閘極介電層222、一或多個可選擇性的共形層224和閘極間隔物286。第一接觸開口259和第二接觸開口281的組合提供用於對接接觸件的接觸開口，例如第1B圖所示之對接接觸件158和159。具體而言，由於第一和第二接觸開口259、281的傾斜側壁，留在取代閘極結構228b和源極/汲極區域292之間的閘極間隔物286形成漸縮頂部286’。
第16圖繪示以導電填充物227（例如接觸金屬）填充第一和第二接觸開口259、281（統稱為對接接觸開口238）。導電填充物227可以是或可包含鎢、鈷、銅、釕、鋁、金、銀、前述之合金、類似的材料或前述之組合，並且導電填充物227的沉積可藉由物理氣相沉積、電化學電鍍（Electrochemical Plating，ECP）、原子層沉積、化學氣相沉積或任何合適的沉積技術。在一些情況下，阻障/黏著層（未繪示）可共形地沉積在對接接觸開口238的露出表面上。阻障/黏著層可包含或可以是氮化鈦、鈦-氮化矽、鈦-氮化碳、鈦-氮化鋁、氮化鉭、鉭-氮化矽、鉭-氮化碳、氮化鎢、碳化鎢、鎢-氮化碳、類似的材料或前述之組合，並且阻障/黏著層的沉積可藉由原子層沉積、電漿輔助化學氣相沉積（plasma-enhanced CVD；PECVD）、分子束沉積（molecular beam deposition；MBD）或任何合適的沉積技術。在沉積導電填充物227之後，可藉由使用平坦化製程（例如化學機械平坦化）來移除多餘的導電填充物227。平坦化製程可以移除多餘的導電填充物227、第二硬遮罩層237、第一硬遮罩層235和第二自對準接觸件233，直到露出保護襯層250的頂表面229。第17A圖繪示保護襯層250的頂表面229、導電填充物227的頂表面234以及第二自對準接觸件233的頂表面236在平坦化製程之後大致共平面。對接接觸開口238通常具有在源極/汲極區域292之上且延伸跨過源極/汲極區域292的第一底部1702以及在取代閘極結構228b之上且延伸跨過取代閘極結構228b的第二底部1704。漸縮的部件（例如閘極間隔物286的漸縮頂部286’）設置在第一底部1702和第二底部1704之間，並從源極/汲極區域292和取代閘極結構228b之間向上延伸。雖然第一底部1702繪示為高於第二底部1704，但是第一底部1702可以和第二底部1704位於相同的高度，或者甚至低於第二底部1704，這取決於製程用途（receipts）及/或應用。第17B圖繪示第一底部1702和第二底部1704位於相同高度的一實施例。對接接觸開口238中的導電填充物227使得接觸源極/汲極區域292的導電材料246能夠在不使用水平金屬內連線層的情況下電性連接取代閘極結構228b的閘極導電填充材料226之間。結果，獲得了共用或對接接觸件，例如第1B圖所示的對接接觸件158和159。
在導電填充物227形成於對接接觸開口238中之後，所述結構可經歷進一步的處理以形成完成靜態隨機存取記憶體單元所需的各種部件和區域。舉例來說，後續處理可以在基底270上形成額外的接觸件/導孔（vias）/導線和多層內連線部件（例如金屬層和層間或金屬間介電質），其被配置以連接各種部件以形成可包含一或多個裝置的功能電路。
第18圖繪示第17A圖的剖面示意圖的一部分以根據一些實施例進一步繪示額外的細節。應理解的是，為了便於說明的目的，第18圖未按比例繪製。對接接觸結構1800可被視為是具有左V形部分1802和右V形部分1804的W形結構。對接接觸結構1800沿著對接接觸結構1800的頂表面1801具有第一尺寸D1。左V形部分1802沿著左V形部分1802的底部1702具有第二尺寸D2。右V形部分1804沿著右V形部分1804的底部1704具有第三尺寸D3。第二尺寸D2對第一尺寸D1的比例可以在約1：1.5至約1：3的範圍，且第三尺寸D3對第一尺寸D1的比例可以在約1：1.5至約1：3的範圍。左V形部分1802的底部1702和右V形部分1804的底部1704可以是非共平面的。在第18圖所示的實施例中，左V形部分1802的底部1702相對右V形部分1804的底部1704高了第四尺寸D4。第四尺寸D4可以在約-5奈米至約5奈米的範圍內。換句話說，左V形部分1802的底部1702也可以低於右V形部分1804的底部1704。左V形部分1802從頂表面1801測量到左V形部分1802的底部1702具有第五尺寸D5。右V形部分1804從頂表面1801測量到右V形部分1804的底部1704具有第六尺寸D6。第五尺寸D5對第六尺寸D6的比例可以在約0.9：1至約1.2：1的範圍，例如約1：1。
左V形部分1802具有側壁1814，其在對接接觸結構1800的頂表面1801和左V形部分1802的底部1702之間延伸。右V形部分1804具有側壁1816，其在對接接觸結構1800的頂表面1801和右V形部分1804的底部1704之間延伸。閘極間隔物286設置於源極/汲極區域292和取代閘極結構228b之間。閘極間隔物286具有將左V形部分1802和右V形部分1804分開的漸縮部分（又稱為漸縮頂部）286’。換句話說，左V形部分1802的底部1702和右V形部分1804的底部1704不是連續的。漸縮部分286’具有第一側壁1818和第二側壁1820，第二側壁1820以大於0°的角度「E」與第一側壁1818相交（intersecting），例如約2°至約20°。第一側壁1818相對於右V形部分1804的底部1704成角度「F」。第二側壁1820相對於左V形部分1802的底部1702成角度「G」。角度「F」可以在91°至約100°的範圍內，例如約92°至約95°。角度「G」可以在91°至約100°的範圍內，例如約92°至約95°。
此處描述的各種實施例可提供許多優點。應理解的是，並非所有優點都必須在此描述，且並非所有實施例都需要有特定優點，其他實施例可以提供不同的優點。做為範例，此處描述的實施例提供了改良的對接接觸結構，其使得一或多個閘極能夠在不使用水平金屬內連線層的情況下連接到一或多個主動區域。閘極接觸件和源極或汲極接觸件之間的對接接觸結構都可藉由使用兩個單獨光罩的雙重圖案化製程形成，每一個光罩具有對應一半的共用或對接接觸結構之圖案。藉由將光罩的總數減少到兩個，減少光罩對準的數量，並且抑制未對準另一光罩引起的產率下降。結果，可以降低製造成本並且可以提高產量（throughput）。此外，改良的對接接觸結構具有漸縮的閘極間隔物，其突出至對接接觸結構的底部中。漸縮的閘極間隔物和對接接觸結構之傾斜側壁可確保用於隨後沉積的金屬填充物具有良好的金屬填充能力。因此，金屬填充物可以完全沉積於對接接觸結構中而沒有空隙或接縫。
在一實施例中，提供一種結構。此結構包含位於基底上的第一電晶體，第一電晶體包含第一源極或汲極區域、第一閘極、以及設置於第一閘極和第一源極或汲極區域之間的第一閘極間隔物。此結構也包含位於基底上的第二電晶體，第二電晶體包含第二源極或汲極區域、第二閘極、以及設置於第二閘極和第二源極或汲極區域之間的第二閘極間隔物。此結構更包含對接接觸件，設置於第一源極或汲極區域上方並從第一源極或汲極區域延伸至第一閘極或第二閘極的至少之一，第一閘極間隔物的一部分延伸一距離至對接接觸件中以隔開對接接觸件的第一底表面與對接接觸件的第二底表面。
在一些實施例中，第一閘極間隔物的所述部分具有漸縮輪廓。在一些實施例中，第一閘極間隔物的所述部分具有第一側壁和與第一側壁相交的第二側壁。在一些實施例中，第一側壁以91°至100°的角度範圍接觸對接接觸件的第一底表面。在一些實施例中，第一底表面和第二底表面位於相同的高度。在一些實施例中，第一底表面和第二底表面位於不同的高度。
在另一實施例中，一種結構包含：位於基底上的第一電晶體，第一電晶體包含源極或汲極區域；接觸源極或汲極區域的導電部件；位於基底上之第二電晶體的閘極結構的閘極電極。此結構也包含對接接觸件，對接接觸件包含（i）接觸閘極電極的第一表面，（ii）接觸導電部件的第二表面，（iii）以第一角度從第一表面延伸的第三表面，以及（iv）以第二角度從第二表面延伸的第四表面，第三表面以第三角度與第四表面相交。此結構更包含閘極間隔物，設置於源極或汲極區域和閘極結構之間，閘極間隔物的一部分橫向設置於第三表面和第四表面之間。
在一些實施例中，第一表面和第二表面共平面。在一些實施例中，第一表面和第二表面位於不同的高度。在一些實施例中，第一角度在91°至100°的範圍，第二角度在91°至100°的範圍，且第三角度大於0°。在一些實施例中，閘極間隔物的所述部分具有漸縮輪廓。在一些實施例中，對接接觸件包含鎢、鈷、銅、釕、鋁、金、銀、前述之合金或前述之組合。
在另一實施例中，提供一種半導體的製造方法。此方法包含形成第一電晶體的源極或汲極區域於基底上、形成第二電晶體的閘極於基底上、以及形成閘極間隔物於閘極的一側上，其中源極或汲極區域具有導電部件形成於其上，閘極具有第一介電層形成於其上，且閘極間隔物橫向設置於閘極和源極或汲極區域之間；沉積第二介電層於導電部件、第一介電層和閘極間隔物之上，其中第二介電層與第一介電層不同；沉積第一遮罩層於第二介電層之上；沉積第二遮罩層於第一遮罩層之上；蝕刻第一接觸開口穿過第二遮罩層、第一遮罩層、第二介電層和第一介電層以露出閘極，蝕刻第一接觸開口包含使用第一蝕刻配方（recipe）以蝕刻第二遮罩層、以及使用第四蝕刻配方以蝕刻第一介電層，其中第一、第二、第三和第四蝕刻配方彼此不同；蝕刻第二接觸開口穿過第二遮罩層、第一遮罩層和第二介電層以露出導電部件，蝕刻第二接觸開口包含使用第一蝕刻配方以蝕刻第二遮罩層、使用第二蝕刻配方以蝕刻第一遮罩層、使用第三蝕刻配方以蝕刻第二介電層，第一接觸開口和第二接觸開口在閘極間隔物處連接，且第一蝕刻配方和第二蝕刻配方將閘極間隔物的一部分塑形成漸縮輪廓；以及以導電材料填充第一接觸開口和第二接觸開口。
在一些實施例中，半導體的製造方法包含：形成源極或汲極區域於基底上、形成閘極於基底上、以及形成閘極間隔物於閘極的一側上，其中源極或汲極區域具有導電部件形成於其上，閘極具有第一介電層形成於其上，且閘極間隔物橫向設置於閘極和源極或汲極區域之間；沉積第二介電層於導電部件、第一介電層和閘極間隔物之上，其中第二介電層與第一介電層不同；沉積第一遮罩層於第二介電層之上；沉積第二遮罩層於第一遮罩層之上；蝕刻第一接觸開口穿過第二遮罩層、第一遮罩層、第二介電層和第一介電層以露出閘極，蝕刻第一接觸開口包含使用第一蝕刻配方以蝕刻第二遮罩層、使用第二蝕刻配方以蝕刻第一遮罩層、使用第三蝕刻配方以蝕刻第二介電層、以及使用第四蝕刻配方以蝕刻第一介電層，其中第一、第二、第三和第四蝕刻配方彼此不同；蝕刻第二接觸開口穿過第二遮罩層、第一遮罩層和第二介電層以露出導電部件，蝕刻第二接觸開口包含使用第一蝕刻配方以蝕刻第二遮罩層、使用第二蝕刻配方以蝕刻第一遮罩層、使用第三蝕刻配方以蝕刻第二介電層，第一接觸開口和第二接觸開口在閘極間隔物處連接，且第一蝕刻配方和第二蝕刻配方將閘極間隔物的一部分塑形成漸縮輪廓；以及以導電材料填充第一接觸開口和第二接觸開口。
在一些實施例中，第一接觸開口是由使用第一微影製程而轉移自第一光罩的第一圖案所定義，且第二接觸開口是由使用第二微影製程而轉移自第二光罩的第二圖案所定義。在一些實施例中，第一光罩更包含第三圖案，且第二光罩更包含第四圖案，在第一和第二微影製程之後，結合第三圖案和第四圖案以於基底中產生接觸部件。在一些實施例中，依下述進行第一微影製程：沉積第一遮罩層堆疊於第二遮罩層之上；以及形成第一開口對應於第一頂層、第一中間層和第一底層中的第一圖案，且第一頂層中的第一開口的尺寸大於第一底層中的第一開口的尺寸。其中，在一些實施例中，沉積第一遮罩層堆疊於第二遮罩層之上包含：沉積第一底層於第二遮罩層之上；沉積第一中間層於第一底層之上，第一中間層與第一底層具有不同的材料；以及沉積第一頂層於第一中間層之上，第一頂層與第一中間層具有不同的材料。在一些實施例中，此方法更包含：在蝕刻第一接觸開口之後，依下述進行第二微影製程：沉積第二遮罩層堆疊於第一接觸開口之上；以及形成第二開口對應於第二頂層、第二中間層和第二底層中的第二圖案，且第二頂層中的第二開口的尺寸大於第二底層中的第二開口的尺寸。其中，在一些實施例中，沉積第二遮罩層堆疊於第一接觸開口之上包含：沉積第二底層於第一接觸開口之中和第二遮罩層之上；沉積第二中間層於第二底層之上，第二中間層與第二底層具有不同的材料；以及沉積第二頂層於第二中間層之上，第二頂層與第二中間層具有不同的材料。在一些實施例中，第一頂層、第一中間層和第一底層的材料分別與第二頂層、第二中間層和第二底層相同。在一些實施例中，第一介電層和第二介電層係擇自以下族群：矽碳氮氧化物、氧化矽、氮化矽、氮氧化矽、碳氮氧化矽和碳氮化矽。在一些實施例中，第一蝕刻配方為使用包含CF4 和氬氣的化學物質的乾式蝕刻製程，第二蝕刻配方為使用包含C4 F8 和氬氣的化學物質的乾式蝕刻製程，第三蝕刻配方為使用包含C4 F8 和CH3 F的化學物質的乾式蝕刻製程，且第四蝕刻配方為使用包含CF4 和CH4 的化學物質的乾式蝕刻製程。
以上概述數個實施例之部件，使得在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的面向。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並未悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。
100‧‧‧靜態隨機存取記憶體單元 101、106、121、152、153‧‧‧閘極 104、115、292‧‧‧源極/汲極區域 110、120‧‧‧傳輸閘電晶體 112、116、114、118‧‧‧電晶體 140‧‧‧第一反相器 142‧‧‧第二反相器 150‧‧‧積體電路佈局 154、155‧‧‧主動區域 156、157‧‧‧汲極區域 158、159‧‧‧對接接觸件 158A、158B、159A、159B、277、291‧‧‧圖案 160、162‧‧‧接觸件 160A、162A‧‧‧接觸件圖案 201‧‧‧第一電晶體區域 203‧‧‧第二電晶體區域 214‧‧‧矽化物區 215、223、1702、1704‧‧‧底部 220‧‧‧界面介電質 222‧‧‧閘極介電層 224‧‧‧共形層 225、1814、1816‧‧‧側壁 226‧‧‧閘極導電填充材料 227‧‧‧導電填充物 228a、228b‧‧‧取代閘極結構 229、234、236、1801‧‧‧頂表面 231‧‧‧第一自對準接觸件 233‧‧‧第二自對準接觸件 235、237‧‧‧硬遮罩層 238‧‧‧對接接觸開口 239、261‧‧‧三層（遮罩）結構 240‧‧‧半導體裝置 241、263‧‧‧底層 243、265‧‧‧中間層 245、267‧‧‧頂層 246‧‧‧導電材料 247‧‧‧第一開口 248‧‧‧凹槽 249‧‧‧第一光罩 250‧‧‧保護襯層 251‧‧‧閘極結構 253‧‧‧溝槽 255‧‧‧第一圖案 257‧‧‧幅射束 259‧‧‧第一接觸開口 269‧‧‧第二光罩 270‧‧‧基底 271‧‧‧第二圖案 273‧‧‧第二開口 274‧‧‧鰭片 275、289‧‧‧插圖 278‧‧‧隔離區域 279a、279b、279c、279d、293a、293b、293c、293d‧‧‧部件 280‧‧‧界面介電質 281‧‧‧第二接觸開口 282‧‧‧虛設閘極 284‧‧‧遮罩 286‧‧‧閘極間隔物 286’‧‧‧漸縮頂部 297‧‧‧第一層間介電質 1800‧‧‧對接接觸結構 1802‧‧‧左V形部分 1804‧‧‧右V形部分 1818‧‧‧第一側壁 1820‧‧‧第二側壁 A、B、E、F、G‧‧‧角度 A-A‧‧‧剖面 BL‧‧‧位元線 BLB‧‧‧互補位元線 D1、D2、D3、D4、D5、D6‧‧‧尺寸 WL‧‧‧字線
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件（feature）並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。 第1A圖根據一些實施例描繪示意電路圖。 第1B圖對應第1A圖所示之電路圖的一部分描繪積體電路佈局的上視示意圖。 第2圖根據一些實施例描繪可用於形成第1A圖所示之電路圖的一部分的半導體裝置。 第3圖至第16、17A和17B圖是根據一些實施例繪示對應於各製造階段之半導體裝置的一部分的剖面示意圖。 第18圖根據一些實施例描繪第17A圖的剖面示意圖的一部分以進一步繪示額外的細節。
214‧‧‧矽化物區
220‧‧‧界面介電質
222‧‧‧閘極介電層
224‧‧‧共形層
226‧‧‧閘極導電填充材料
227‧‧‧導電填充物
228b‧‧‧取代閘極結構
246‧‧‧導電材料
274‧‧‧鰭片
286‧‧‧閘極間隔物
286’‧‧‧漸縮頂部
292‧‧‧源極/汲極區域
297‧‧‧第一層間介電質
1702、1704‧‧‧底部
1800‧‧‧對接接觸結構
1801‧‧‧頂表面
1802‧‧‧左V形部分
1804‧‧‧右V形部分
1814、1816‧‧‧側壁
1818‧‧‧第一側壁
1820‧‧‧第二側壁
D1、D2、D3、D4、D5、D6‧‧‧尺寸
E、F、G‧‧‧角度

Claims (1)

  1. 一種對接接觸結構，包括： 一第一電晶體，位於一基底上，該第一電晶體包括一第一源極或汲極區域、一第一閘極、以及設置於該第一閘極和該第一源極或汲極區域之間的一第一閘極間隔物； 一第二電晶體，位於該基底上，該第二電晶體包括一第二源極或汲極區域、一第二閘極、以及設置於該第二閘極和該第二源極或汲極區域之間的一第二閘極間隔物；以及 一對接接觸件，設置於該第一源極或汲極區域上方並從該第一源極或汲極區域延伸至該第一閘極或該第二閘極的至少之一，該第一閘極間隔物的一部分延伸一距離至該對接接觸件中以隔開該對接接觸件的一第一底表面與該對接接觸件的一第二底表面。
TW108123374A 2018-07-11 2019-07-03 對接接觸結構及半導體的製造方法 TWI814854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/032,390 2018-07-11
US16/032,390 US10510600B1 (en) 2018-07-11 2018-07-11 Shared contact structure and methods for forming the same

Publications (2)

Publication Number Publication Date
TW202006889A true TW202006889A (zh) 2020-02-01
TWI814854B TWI814854B (zh) 2023-09-11

Family

ID=68841515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123374A TWI814854B (zh) 2018-07-11 2019-07-03 對接接觸結構及半導體的製造方法

Country Status (3)

Country Link
US (4) US10510600B1 (zh)
CN (1) CN110718521A (zh)
TW (1) TWI814854B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732596B (zh) * 2020-02-25 2021-07-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TWI755714B (zh) * 2020-04-21 2022-02-21 力晶積成電子製造股份有限公司 靜態隨機存取記憶體元件及其製造方法
US11652149B2 (en) 2020-08-13 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Common rail contact
TWI821897B (zh) * 2021-04-13 2023-11-11 台灣積體電路製造股份有限公司 積體電路裝置及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424160B2 (en) * 2019-02-13 2022-08-23 Intel Corporation Self-aligned local interconnects
CN112185932A (zh) * 2020-09-29 2021-01-05 华虹半导体(无锡)有限公司 一种芯片及该芯片接触孔自对准刻蚀方法
US20220320115A1 (en) * 2021-04-05 2022-10-06 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
US11749677B2 (en) * 2021-04-14 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and methods of forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307612B2 (ja) * 1999-07-05 2002-07-24 日本電気株式会社 半導体装置の製造方法
KR100414220B1 (ko) * 2001-06-22 2004-01-07 삼성전자주식회사 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
JP2004273972A (ja) * 2003-03-12 2004-09-30 Renesas Technology Corp 半導体装置
KR100724565B1 (ko) * 2005-07-25 2007-06-04 삼성전자주식회사 코너보호패턴을 갖는 공유콘택구조, 반도체소자, 및 그제조방법들
KR100690913B1 (ko) * 2005-08-10 2007-03-09 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4546371B2 (ja) * 2005-09-20 2010-09-15 パナソニック株式会社 半導体装置およびその製造方法
JP4787593B2 (ja) * 2005-10-14 2011-10-05 パナソニック株式会社 半導体装置
JP5091397B2 (ja) * 2005-10-27 2012-12-05 パナソニック株式会社 半導体装置
CN1956186A (zh) * 2005-10-27 2007-05-02 松下电器产业株式会社 半导体装置及其制造方法
US20070210339A1 (en) * 2006-03-09 2007-09-13 Geethakrishnan Narasimhan Shared contact structures for integrated circuits
JP2008140853A (ja) * 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009111200A (ja) * 2007-10-31 2009-05-21 Panasonic Corp 半導体装置及びその製造方法
JP2011192744A (ja) * 2010-03-12 2011-09-29 Panasonic Corp 半導体装置及びその製造方法
US8426310B2 (en) * 2010-05-25 2013-04-23 Freescale Semiconductor, Inc. Method of forming a shared contact in a semiconductor device
JP2012156229A (ja) * 2011-01-25 2012-08-16 Renesas Electronics Corp 半導体装置およびその製造方法
US9685340B2 (en) * 2015-06-29 2017-06-20 International Business Machines Corporation Stable contact on one-sided gate tie-down structure
KR102285271B1 (ko) * 2017-04-03 2021-08-03 삼성전자주식회사 반도체 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732596B (zh) * 2020-02-25 2021-07-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TWI755714B (zh) * 2020-04-21 2022-02-21 力晶積成電子製造股份有限公司 靜態隨機存取記憶體元件及其製造方法
US11329056B2 (en) 2020-04-21 2022-05-10 Powerchip Semiconductor Manufacturing Corporation SRAM device and manufacturing method thereof
US11652149B2 (en) 2020-08-13 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Common rail contact
TWI820408B (zh) * 2020-08-13 2023-11-01 台灣積體電路製造股份有限公司 包括共軌接點的半導體結構及其製造方法
TWI821897B (zh) * 2021-04-13 2023-11-11 台灣積體電路製造股份有限公司 積體電路裝置及其製造方法

Also Published As

Publication number Publication date
US20200381298A1 (en) 2020-12-03
US20230069302A1 (en) 2023-03-02
US10510600B1 (en) 2019-12-17
US20200090999A1 (en) 2020-03-19
CN110718521A (zh) 2020-01-21
TWI814854B (zh) 2023-09-11
US11476159B2 (en) 2022-10-18
US10755978B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
TWI814854B (zh) 對接接觸結構及半導體的製造方法
TWI692104B (zh) 半導體裝置與其製作方法
TWI698938B (zh) 半導體結構及其製造方法
US20210343712A1 (en) Integrated Circuit Device Including a Power Supply Line and Method of Forming the Same
US11552083B2 (en) Integrated circuits with contacting gate structures
TW202017109A (zh) 積體電路裝置及其形成方法
TW202217994A (zh) 半導體裝置
TWI824500B (zh) 半導體結構及其形成方法
TW202203324A (zh) 記憶體裝置
TWI801864B (zh) 半導體裝置及其形成方法
TW202230740A (zh) 半導體裝置
TW202207406A (zh) 半導體裝置
TWI832452B (zh) 半導體裝置及其形成方法
TW202018861A (zh) 半導體結構之製造方法
TWI806792B (zh) 製造半導體裝置的方法
TW202242971A (zh) 積體電路結構之製造方法
US20210098468A1 (en) Source/Drain Contact Having a Protruding Segment
TW202015174A (zh) 半導體裝置的形成方法
TWI783354B (zh) 半導體裝置及其形成方法
TW202245015A (zh) 半導體裝置的形成方法
TW202236505A (zh) 半導體結構的形成方法