TW201944599A - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TW201944599A
TW201944599A TW107128403A TW107128403A TW201944599A TW 201944599 A TW201944599 A TW 201944599A TW 107128403 A TW107128403 A TW 107128403A TW 107128403 A TW107128403 A TW 107128403A TW 201944599 A TW201944599 A TW 201944599A
Authority
TW
Taiwan
Prior art keywords
layer
drain
source
fin
germanium
Prior art date
Application number
TW107128403A
Other languages
English (en)
Inventor
戴榮吉
金志昀
林衍廷
李彥儒
鄭培仁
李啟弘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201944599A publication Critical patent/TW201944599A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一實施例為半導體結構。半導體結構包含鰭狀物於基板上。閘極結構位於鰭狀物上。一源極/汲極位於鰭狀物中並與閘極結構相鄰。源極/汲極包括底層；支援層，位於底層上；以及頂層，位於支援層上。支援層的特性不同於底層與頂層的特性，且特性係材料、自然晶格常數、摻質濃度、及/或合金%含量。

Description

半導體結構
本發明實施例關於半導體結構，更特別關於形成一或多個支援層於鰭狀場效電晶體裝置的鰭狀物上的源極/汲極中。
隨著半導體產業進展至奈米技術製程節點以求更高裝置密度、更高效能、與更低成本時，其面臨製作與設計問題的挑戰，導致三維設計如鰭狀場效電晶體的發展。鰭狀場效電晶體裝置通常包含高寬比高的半導體鰭狀物，其中形成有通道與源極/汲極區。閘極形成於鰭狀結構上，並沿著鰭狀結構的側部(如包覆鰭狀結構)，其增加通道表面積的優點在於並產生更快、更可信、且更易控制的半導體電晶體結構。然而尺寸縮小產生新的挑戰。
本發明一實施例提供之半導體結構，包括：鰭狀物，位於基板上；閘極結構，位於鰭狀物上；以及源極/汲極，位於鰭狀物中並與閘極結構相鄰，且源極/汲極包括：底層；支援層，位於底層上；以及頂層，位於支援層上，其中支援層的特性不同於底層與頂層的該特性，且特性係材料、自然晶格常數、摻質濃度、或合金%含量。
下述內容提供的不同實施例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化而非侷限本發明實施例。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
此處揭露的實施例一般關於形成一或多個支援層於鰭狀場效電晶體裝置的鰭狀物上的源極/汲極中。舉例來說，鰭狀物具有凹陷形成其中，且源極/汲極形成於凹陷中。在這些實施例中，支援層有助於增進源極/汲極的磊晶成長。在這些實施例中，支援層有助於控制源極/汲極的一致性與形狀。在這些實施例中，支援層有助於增加源極/汲極轉移至通道的應變，且通道可由鰭狀場效電晶體裝置的鰭狀物所形成。
前述內容概括性地說明此處所述的一些實施例。此處所述的一些實施例內容關於鰭狀場效電晶體。此處所述的一些實施例內容關於置換閘極製程。一些實施例的實施方式可用於其他製程及/或其他裝置。舉例來說，其他製程的例子可包含閘極優先製程，且其他裝置的例子包含水平全環繞式閘極場效電晶體、垂直全環繞式閘極場效電晶體、奈米線通道場效電晶體、或其他裝置。方法與結構例子的一些變化將說明於下。本技術領域中具有通常知識者應理解，其他調整屬於其他實施例的範疇。雖然以特定順序說明實施例的方法，但可由任何邏輯性的順序進行其他實施例的方法，且其他實施例的方法可比此處說明的方法具有更少或更多的步驟。
圖1係一些實施例中，簡化的鰭狀場效電晶體40之三維圖。由下述圖式與說明，可知圖1未圖示或描述的其他實施例。
鰭狀場效電晶體40包含的鰭狀物46A與46B形成於隔離區44之間。閘極50A與50B形成於鰭狀物46A與46B上。源極/汲極54A至54F位於鰭狀物46A與46B的個別區域之中或之上。如圖所示，多種電晶體之間相鄰的源極/汲極54A至54F (比如位於鰭狀物46A與46B之間的源極/汲極54A與54D)可不合併。在其他實施例中，相鄰的源極/汲極可電性相連，比如合併相鄰的源極/汲極(如源極/汲極54A與54D)以形成合併的源極/汲極區。在其他設置中，可實施其他數目的功能電晶體。
圖1亦圖示用於後續圖式的參考剖面。剖面A-A為沿著兩側的源極/汲極54A至54C之間的鰭狀物46A的平面。剖面B-B垂直於剖面A-A，且越過鰭狀物46A中的源極/汲極54A並越過鰭狀物46B中的源極/汲極54D。為了清楚說明，後續圖式參考這些參考剖面。後續圖式的標號末尾為「A」者，指的是多種製程對應剖面A-A的剖面圖。後續圖式的標號末尾為「B」者，指的是多種製程對應剖面B-B的剖面圖。在一些圖式中，省略構件或結構的一些標號，可避免擋住其他構件或結構以簡化圖式。
圖2係一些實施例中，形成半導體裝置如鰭狀場效電晶體結構的方法10之流程圖。方法10搭配圖3A與3B至圖9A與9B說明，且圖3A與3B至圖9A與9B係一些實施例中，形成半導體裝置的製程例子中，中間階段之個別半導體中間結構其剖視圖。
圖3A與3B係一些實施例中，具有鰭狀物74的半導體基板60。半導體基板60可為或包含基體半導體基板、絕緣層上半導體基板、或類似物，且可摻雜(如摻雜p型或n型摻質)或未摻雜。在一些實施例中，半導體基板60的半導體材料可包含半導體元素如矽或鍺、半導體化合物、半導體合金、或上述之組合。
在圖3A與3B所示的實施例中，半導體基板60可為p型矽晶圓，其具有佈植或摻雜n型摻質的區域如n型井62。n型井62中的n型摻質濃度可介於約5×1016 cm-3 至約1×1019 cm-3 之間。在這些實施例中，可進行磊晶成長以沉積磊晶層64於n型井62上。在這些實施例中，磊晶層64為矽鍺層，其鍺原子%含量介於約5%至約30%之間。磊晶層64亦可包含組成漸變層，其元素(如鍺)含量沿著磊晶層64的深度逐漸改變。用以沉積磊晶層64的沉積方法包含化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、超真空化學氣相沉積、遠端電漿增強化學氣相沉積、氣相磊晶、分子束磊晶、任何其他合適的沉積製程、或任何上述的組合。
在方法10的步驟12中，形成鰭狀物74於磊晶層64與半導體基板60中。舉例來說，鰭狀物74的形成方法可為蝕刻溝槽穿過磊晶層64至半導體基板60中，其可採用合適的光微影與蝕刻製程。隔離區78各自形成於對應的溝槽中。隔離區78可包含或可為絕緣材料，比如氧化物(如氧化矽)、氮化物、類似物、或上述之組合。可採用任何可接受的沉積製程以沉積絕緣材料，並採用可接受的蝕刻製程使絕緣材料凹陷，以形成隔離區78。鰭狀物74自相鄰的隔離區78之間凸起，至少可部份地劃定鰭狀物74為半導體基板60上的主動區。
在一些實施例中，可省略磊晶層64。在這些實施例中，可蝕刻溝槽至半導體基板60中以形成鰭狀物74，如前所述。因此鰭狀物74與半導體基板60的材料可相同。在這些實施例中，半導體基板60為矽晶圓，且鰭狀物74亦為矽。一些後續圖式中一般標示鰭狀物74，其可包含或省略磊晶層64。
本技術領域中具有通常知識者應理解上述製程僅用以舉例說明如何形成鰭狀物74。在其他實施例中，可形成介電層於半導體基板60的上表面上；蝕刻穿過介電層以形成溝槽；磊晶成長磊晶結構如同質磊晶或異質磊晶結構於溝槽中；以及使介電層凹陷，讓磊晶結構自介電層凸起以形成鰭狀物。這些製程形成的鰭狀物結構，一般與圖式中的結構類似。
在方法10的步驟14中，形成虛置閘極結構85於鰭狀物74上，如圖4A與4B所示。虛置閘極結構85位於鰭狀物上，且其延伸方向橫向地垂直於鰭狀物74。每一虛置閘極結構85包含介電層80、虛置閘極層82、與遮罩84。用於虛置閘極結構85的介電層80、虛置閘極層82、與遮罩84的形成方法，可由合適的沉積製程依序形成個別層狀物，接著可由合適的光微影與蝕刻製程將這些層狀物圖案化成虛置閘極結構85。舉例來說，介電層80可包含或可為氧化矽、氮化矽、類似物、或上述之多層。虛置閘極層82可包含或可為矽(多晶矽)或另一材料。遮罩84可包含或可為氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合。
在一些實施例中，在形成虛置閘極結構85之後，可形成輕摻雜汲極區(未特別圖示)於鰭狀物74中。舉例來說，可採用虛置閘極結構85作為遮罩，並摻雜摻質至鰭狀物74中。舉例來說，用於輕摻雜汲極區的摻質例子可包含或可為用於p型裝置的硼，或用於n型裝置的磷或砷，不過亦可採用其他摻質。輕摻雜汲極區的摻質濃度可介於約1015 cm-3 至約1017 cm-3 之間。
圖4A與4B亦顯示閘極間隔物86，其沿著虛置閘極結構85的側壁(如介電層80、虛置閘極層82、與遮罩84的側壁)並位於鰭狀物74上。閘極間隔物86的形成方法可為順應性地沉積用於閘極間隔物86的一或多個層狀物，且沉積方法可為合適的沉積製程。接著非等向蝕刻一或多層以形成閘極間隔物86，且蝕刻方法可為合適的蝕刻製程。閘極間隔物86可包含或可為氮化矽、氮氧化矽、碳氮化矽、類似物、上述之多層、或上述之組合。
在方法10的步驟16中，形成凹陷90於鰭狀物74中，如圖5A與5B所示。如圖所示，凹陷90形成於虛置閘極結構85之兩側上的鰭狀物74中。凹陷90的形成方法可為蝕刻製程。蝕刻製程可為等向或非等向，或者亦可對磊晶層64及/或半導體基板60的一或多個結晶平面具有選擇性。因此凹陷90可具有多種剖視輪廓，端視實施的蝕刻製程而定。蝕刻製程可為乾蝕刻如反應性離子蝕刻、中性束蝕刻、或類似方法；或濕蝕刻如採用氫氧化四甲基銨、氫氧化銨、或另一蝕刻劑的濕蝕刻製程。
步驟18、20、與22包含形成多種層狀物以用於源極/汲極。圖6A與6B至圖8A與8B的內容提供之特定例子，可包含或可為矽或矽鍺的多種層狀物以說明多種實施例。本技術領域中具有通常知識者應理解，多種層狀物可為或包含其他材料且符合本發明。
在方法10的步驟18中，形成源極/汲極94的底層92B於凹陷90中，如圖6A與6B所示。源極/汲極94的底層92B可包含或可為矽鍺(Six Ge1-x ，其中x可介於近似0至1之間)。源極/汲極的底層92B可形成於凹陷90中，且其形成方法可為磊晶成長材料於凹陷90中，比如遠端電漿增強化學氣相沉積、低壓化學氣相沉積、有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。在一些實施例中，亦可摻雜源極/汲極的底層92B，且摻雜方法可在磊晶成長時原位摻雜，及/或在磊晶成長之後佈植摻質至底層92B中。舉例來說，用於源極/汲極區的摻質例子可包含或可為用於p型裝置的硼，或用於n型裝置的磷或砷，不過亦可採用其他摻質。磊晶的源極/汲極94 (或其他源極/汲極區)的摻質濃度介於約1019 cm-3 至約1021 cm-3 之間。
在方法10的步驟20中，形成源極/汲極94的支援層92S於源極/汲極94的底層92B上，如第7A與7B圖所示。支援層92S可包含或可為矽、矽鍺、摻雜硼的矽鍺、摻雜磷的矽、摻雜磷的矽鍺、摻雜砷的矽、摻雜砷的矽鍺、類似物、或上述之組合。在一些實施例中，支援層92S包含的矽鍺其鍺原子%含量介於1%至50%之間。源極/汲極94的支援層92S可形成於底層92B上及/或凹陷90中，且其形成方法可為磊晶成長材料於底層92B上。上述磊晶成長材料的方法可為遠端電漿增強化學氣相沉積、低壓化學氣相沉積、有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。在這些實施例中，支援層92S沉積的厚度T介於約0.5nm至約10nm之間。在這些實施例中，支援層92S沉積的厚度T可介於約0.5nm至約4nm之間，而底層92B的厚度介於約30nm至約50nm之間。
在一些實施例中，可摻雜源極/汲極94的支援層92S，比如在磊晶成長時原位摻雜，及/或佈植摻質至支援層92S中。在一些實施例中，支援層92S包含摻雜硼的矽鍺，且硼濃度介於約5×1019 cm-3 至約1×1021 cm-3之間。在其他實施例中，支援層92S包含摻雜磷的矽鍺，且磷濃度介於約5×1019 cm-3 至約1×1021 cm-3 之間。
在方法10的步驟22中，形成源極/汲極94的頂層92T於支援層92S上，如圖8A與8B所示。源極/汲極94的頂層92T可包含或可為矽鍺(Six Ge1-x ，其中x介於近似0至1之間。)。源極/汲極94的頂層92T可形成於支援層92S上，且其形成方法可為磊晶成長如遠端電漿增強化學氣相沉積、低壓化學氣相沉積、有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。
在一些例子中，亦可摻雜源極/汲極94的頂層92T，比如在磊晶成長時原位摻雜，及/或在磊晶成長後佈植摻質至頂層92T中。舉例來說，用於源極/汲極的摻質例子可包含用於p型裝置的硼，及用於n型裝置的磷或砷，不過亦可採用其他摻質。源極/汲極(或其他源極/汲極區)的頂層92T，其摻質濃度介於約1019 cm-3 至約1021 cm-3 之間。
視情況形成的蓋層95可沉積於源極/汲極94的頂層92T上，如圖8A與8B所示。蓋層95可包含矽或其他合適材料。在這些實施例中，蓋層95有助於保護下方的源極/汲極94免於環境影響(如氧化與濕氣)。蓋層95亦可用於與金屬形成較佳的歐姆接點，且上述金屬用於與源極/汲極94產生電性接點。在這些實施例中，蓋層材料有助於保護下方材料，比如包含來自除氣鍺的矽鍺之源極/汲極94。
在這些實施例中，源極/汲極94的底層92B包含第一鍺原子%含量的矽鍺，而源極/汲極94的頂層92T包含第二鍺原子%含量的矽鍺，且第二鍺原子%含量大於第一鍺原子%含量。換言之，頂層92%的鍺原子%含量大於底層92B的鍺原子%含量。頂層92T的鍺原子%含量高於底層92B的鍺原子%含量，有助於誘發應變於通道中，且通道由鰭狀物74上的閘極結構所定義。
支援層92S有助於降低底層92B與頂層92T的晶格錯位。降低晶格錯位有助於提高轉移至通道的應變。在這些實施例中，凹陷的鰭狀物74 (如磊晶層64)包含的矽鍺其鍺原子%含量，低於底層92B的鍺原子%含量。在一些例子中，支援層92S的鍺原子%含量，大於鰭狀物74 (如磊晶層64)的鍺原子%含量，並低於底層92B與頂層92T各自的鍺原子%含量。
在這些實施例中，支援層92S的一或多個特性不同於源極/汲極94的底層92B與頂層92T的一或多個特性，比如不同材料、不同自然鬆弛晶格常數、不同摻質濃度、及/或不同合金百本比含量。
在不同材料的例子中，支援層92S包含摻雜硼的矽、未摻雜的矽、或未摻雜的矽鍺，而底層92B與頂層92T包含摻雜硼的矽鍺。在另一例中，支援層92S包含摻雜砷的矽、摻雜砷的矽鍺、未摻雜的矽、或未摻雜的矽鍺，而底層92B與頂層92T包含摻雜磷的矽。在其他例子中，支援層92S包含摻雜磷的矽、摻雜磷的矽鍺、未摻雜的矽、或未摻雜的矽鍺，而底層92B或頂層92T包含摻雜砷的矽。
在不同自然鬆弛晶格常數的例子中，包含p型摻雜矽鍺的支援層92S所具有的自然鬆弛晶格常數，不同於包含p型摻雜矽鍺的底層92B與頂層92T所具有的自然鬆弛晶格常數。
在不同摻質濃度的例子中，包含p型摻雜矽鍺的支援層92S所具有的p型摻質濃度，低於包含p型摻雜矽鍺的底層92B與頂層92T所具有的p型摻質濃度。
在不同合金%含量的例子中，底層92B、支援層92S、與頂層92T均包含摻雜矽鍺，其中支援層92S的鍺原子%含量低於底層92B與頂層92T的鍺原子%含量。在不同合金%含量的另一例中，底層92B、支援層92S、與頂層92T均包含摻雜矽鍺，其中支援層92S的鍺原子%含量低於底層92B的鍺原子%含量，而底層92B的鍺原子%含量低於頂層92T的鍺原子%含量。
在這些實施例中，源極/汲極94的支援層92S有助於源極/汲極94具有更一致的高度94H，比如減少源極/汲極94的高度差異。在這些實施例中，源極/汲極的高度94H介於約50nm至約100nm之間。舉例來說，源極/汲極94A的高度94H與源極/汲極94B的高度H實質上一致。源極/汲極94的高度94H由源極/汲極94的上表面最高點所定義。在這些實施例中，源極/汲極94A與源極/汲極94B之間的高度94H的差異小於約1nm。
在這些實施例中，底層92B的厚度介於約30nm至約50nm之間。在這些實施例中，支援層92S的厚度介於約0.5nm至約4nm之間。在這些實施例中，頂層92T的厚度介於約15nm至約45nm之間。在這些實施例中，底層92B與支援層92S之間的厚度比例介於約10:1至約100:1之間。在這些實施例中，支援層92S與頂層92T之間的比例介於約1:10至約1:100之間。在這些實施例中，相鄰的鰭狀物之間距74P介於約20nm至約50nm之間。
在這些實施例中，支援層92S的厚度介於約0.5nm至約4nm之間。與頂層92T直接形成於底層92B上的方式相較，支援層92S可讓頂層92T至底層92B具有較小的晶格錯位。雖然支援層92S的晶格常數不同於底層92B的晶格常數，磊晶成長於底層92B上的支援層92S具有較小的晶格錯位，並可提供較少缺陷表面以用於磊晶成長頂層92T。由於晶格錯位較小，自頂層92T經由支援層92S轉移至底層92B，再轉移至鰭狀物74的應變較大。上述機制形成的應變通道裝置中，轉移至通道的應變較大。若支援層92S的厚度小於約0.5nm，則支援層92S無法完全覆蓋底層92B。若支援層92S的厚度大於或等於約5nm，則支援層92S的晶格可能無法同時符合底層92B的晶格與頂層92T的晶格，並導致成長於支援層92S上的頂層92T具有較大的晶格錯位。
在一些例子中，源極/汲極94需具順應性/卵形的輪廓，則可選擇相對富鍺材料用於支援層92S。在其他例子中，源極/汲極94需具有晶面輪廓，則可選擇相對富矽材料用於支援層92S。新增不同材料的額外層狀物，可調整這些位置的源極/汲極94之形狀，在源極/汲極94的不同成長階段中有助於成長不同結晶平面與取向的源極/汲極94。如此一來，在頂層92T與底層92B之間形成支援層92S (支援層92S、頂層92T、與底層92B至少具有不同的原子比)，可調整源極/汲極94以得不同的結晶平面、形狀、晶格結構、與結構密度，進而增進半導體裝置的電性效能。
如圖6A與6B至圖8A與8B所示，由於隔離區78的阻擋，磊晶的源極/汲極94先垂直地成長於凹陷90中，此時磊晶的源極/汲極94並未水平地成長。在完全填滿凹陷90之後，源極/汲極94可垂直地與水平地成長以形成晶面，且晶面可對應半導體基板60的截晶平面。在其他實施例中，源極/汲極94可順應性地或單一方向地成長，而非沿晶面成長。
在這些實施例中，可在相同的腔室中形成兩個或更多(如所有)的底層92B、支援層92S、頂層92T、與蓋層95。舉例來說，可變化矽前驅物與鍺前驅物的流速比例，以形成具有第一鍺原子%含量的矽鍺之底層92B、支援層92S、具有第二鍺原子%含量(高於第一鍺原子%含量)的矽鍺之頂層92T、以及蓋層96。在這些實施例中，磊晶的底層92B、磊晶的支援層92S、與磊晶的頂層92T各自實質上不含錯位。
如上所述，其他例子的底層92B、支援層92S、與頂層92T可採用不同材料。在一些例子中，底層92B、支援層92S、頂層92T可各自包含矽、矽鍺、碳化矽、磷化矽、碳磷化矽、鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，用以形成III-V族半導體化合物的材料包括砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。本技術領域中具有通常知識者應理解，可實施或施加不同材料的多種層狀物。舉例來說，本技術領域中具有通常知識者應理解上述例子所述的矽鍺可施加壓縮應變於源極/汲極94與通道中，而其他材料或其他材料的組合亦可施加壓縮應變。此外，其他材料或其他材料的組合如碳化矽(可摻雜磷或砷)可施加拉伸應變於源極/汲極94與通道中。
圖9A與9B顯示形成接點蝕刻停止層96，以及形成第一層間介電層100於接點蝕刻停止層96上之後的中間結構。一般而言，蝕刻停止層在形成接點或通孔時，可提供停止蝕刻製程的機制。蝕刻停止層之組成可為介電材料，其蝕刻選擇性不同於相鄰的層狀物或構件的蝕刻選擇性。接點蝕刻停止層96可經由合適的沉積製程順應性地沉積於磊晶的源極/汲極94之表面上、閘極間隔物86的側壁與上表面上、遮罩84的上表面上、與隔離區78的上表面上。接點蝕刻停止層96可包含或可為氮化矽、碳氮化矽、碳氧化矽、氮化碳、類似物、或上述之組合。第一層間介電層100可包含或可為氧化矽、低介電常數的介電材料(比如介電常數低於氧化矽的介電常數之材料)、氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、摻雜氟的矽酸鹽玻璃、有機矽酸鹽玻璃、碳氧化矽、旋轉塗佈玻璃、旋轉塗佈聚合物、碳矽材料、上述之化合物、上述之複合物、類似物、或上述之組合。在沉積第一層間介電層100之後可平坦化第一層間介電層100，以移除遮罩84並露出虛置閘極結構85的虛置閘極層82。上述平坦化製程可為化學機械研磨。
圖9A與9B亦顯示將虛置閘極結構85取代為個別的置換閘極結構110、形成第二層間介電層130、與形成接點146之後的中間結構。接著移除虛置閘極結構85以形成溝槽，且移除方法可為合適的蝕刻製程。置換閘極結構110各自包含順應性的閘極介電層112、視情況形成的金屬襯墊層114、與導電閘極充填物116。順應性的閘極介電層112、視情況形成的金屬襯墊層114、與導電閘極充填物116的沉積方法，可為合適的沉積技術。
閘極介電層112順應性地形成於溝槽中，比如沿著鰭狀物74的側壁與上表面並沿著閘極間隔物86的側壁。閘極介電層112可為氧化矽、氮化矽、高介電常數的介電材料、或上述之多層。高介電常數的介電材料之介電常數可大於約7.0，其可包含或可為鉿、鋁、鋯、鑭、鎂、鈦、釔、鈧、鎦、釓、鍶、鏑、鈣、釤、或上述之組合的金屬氧化物或矽酸鹽。
一或多個金屬襯墊層114可順應性地形成於閘極介電層112上。金屬襯墊層114可包含蓋層、阻障層、及/或功函數調整層。蓋層與阻障層可用於避免雜質擴散至下方層，或避免雜質自下方層擴散。蓋層及/或阻障層可包含氮化鉭、氮化鈦、類似物、或上述之組合。可選擇功函數調整層以調整功函數值，使形成的電晶體中具有所需的臨界電壓。功函數調整層的例子包含鉭鋁、氮化鉭、碳化鉭鋁、碳化鉭、碳氮化鉭、氮化鉭矽、鈦、氮化鈦、氮化鈦鋁、銀、錳、鋯、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的功函數材料、或上述之組合。
導電閘極充填物116形成於視情況形成的金屬襯墊層114 (若存在)及/或閘極介電層112上並填入溝槽。導電閘極充填物116可包括含金屬材料如鎢、鈷、釕、鋁、氮化鈦、氮化鉭、碳化鉭、氮化鋁鈦、碳化鋁鈦、氧化鋁鈦、上述之組合、或上述之多層。
用於導電閘極充填物116、視情況形成的金屬襯墊層114、與閘極介電層112的層狀物，高於第一層間介電層100、接點蝕刻停止層96、與閘極間隔物86的部份可被移除，且移除方法可為平坦化製程如化學機械研磨製程。
第二層間介電層130形成於第一層間介電層100、置換閘極結構110、閘極間隔物86、與接點蝕刻停止層96上。雖然未圖示，但一些例子中的蝕刻停止層可沉積於第一層間介電層100與其他結構上，而第二層間介電層130可沉積於蝕刻停止層上。第二層間介電層130可包含或可為氧化矽、低介電常數的介電材料、氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、摻雜氟的矽酸鹽玻璃、有機矽酸鹽玻璃、碳氧化矽、旋轉塗佈玻璃、旋轉塗佈聚合物、碳矽材料、上述之化合物、上述之複合物、類似物、或上述之組合。第二層間介電層130的沉積方法可為任何可接受的沉積技術。
可形成穿過第二層間介電層130、第一層間介電層100、與接點蝕刻停止層96至磊晶的源極/汲極94的開口，以露出磊晶源極/汲極的至少部份。開口的形成方法可採用合適的光微影與一或多道蝕刻製程。接點146形成於開口中以至磊晶的源極/汲極94。接點146可包含充填金屬如鎢、鋁、鈷、釕、銅、或其他合適金屬。接點146亦可包含矽化物於個別的源極/汲極94上，以及阻障及/或黏著層於充填金屬與開口側壁之間。在這些實施例中，源極/汲極94的高度94H更一致，可形成更一致的接點146至源極/汲極94，因此讓半導體裝置30如鰭狀場效電晶體裝置具有更佳的直流電/交流電效能。
如圖9B所示，兩個相鄰的源極/汲極94形成為合併的源極/汲極。在其他實施例中，源極/汲極94可為分開的源極/汲極，或部份合併的源極/汲極。舉例來說，兩個源極/汲極可為圖10中未合併的摻雜源極/汲極。圖10係一些實施例中，形成半導體裝置30的一階段之圖式，其穿過第1圖的剖面B-B。在圖10所示的實施例中，源極/汲極94A的底層92B、支援層92S、與頂層92T，與相鄰的源極/汲極94B的底層92B、支援層92S、與頂層92T分開。源極/汲極94A的蓋層95亦與相鄰的源極/汲極94B的蓋層95分開。在其他實施例中，在相鄰的源極/汲極94A與源極/汲極94B上的蓋層95合併時，相鄰的源極/汲極94A與源極/汲極94B可不合併。
兩個源極/汲極區94可為部份合併的源極/汲極94，如圖11所示。圖11係一些實施例中，形成半導體裝置30的一階段穿過圖1的剖面B-B之圖示。在圖11所示的實施例中，相鄰的源極/汲極94中的底層92B分開。源極/汲極94A的支援層92S與頂層92T，與相鄰之源極/汲極94B的支援層92S與頂層92T合併。蓋層95合併於相鄰的源極/汲極94A與94B上。
在這些實施例中，可形成多個支援層92S於源極/汲極94上，如圖12所示。圖12係一些實施例中，形成半導體裝置的一階段之圖式，其穿過第1圖的剖面B-B。在圖12所示的實施例中，底層92B形成於圖5A與5B的凹陷90中。第一支援層92S-1形成於底層92B上。中間層92I形成於第一支援層92S-1上。第二支援層92S-2形成於中間層92I上。頂層92T形成於第二支援層92S-2上。蓋層95可視情況形成於頂層92T上。雖然圖12顯示兩個支援層(如第一支援層92S-1與第二支援層92S-2)及一個中間層92I，但支援層82S與中間層92I的數目與厚度可取決於源極/汲極94所需的形狀。在這些實施例中，支援層92S的數目介於兩層至二十層之間。
在這些實施例中，多個支援層92S的一或多個特性不同於源極/汲極94的底層92B、一或多個中間層92I、與頂層92T的一或多個特性，比如不同材料、不同自然鬆弛晶格常數、不同摻質濃度、及/或不同合金百本比含量。
在不同材料的例子中，支援層92S包含p型摻雜矽、未摻雜的矽、未摻雜的矽、或未摻雜的矽鍺，而底層92B、一或多個中間層92I、與頂層92T包含p型摻雜的矽鍺。在另一例中，支援層92S包含摻雜砷的矽、摻雜砷的矽鍺、未摻雜的矽、或未摻雜的矽鍺，而底層92B、一或多個中間層92I、與頂層92T包含摻雜磷的矽。在其他例子中，支援層92S包含摻雜磷的矽、摻雜磷的矽鍺、未摻雜的矽、或未摻雜的矽鍺，而底層92B、一或多個中間層92I、與頂層92T包含摻雜砷的矽。
在不同的自然晶格常數的例子中，包含p型摻雜矽鍺的支援層92S其自然鬆弛晶格常數，不同於包含p型摻雜矽鍺的底層92B、一或多個中間層92I、與頂層92T其自然鬆弛晶格常數。
在不同摻質濃度的例子中，包含p型摻雜矽鍺的支援層92S其p型摻質濃度，低於包含p型摻雜矽鍺的底層92B、一或多個中間層92I、與頂層92T其p型摻質濃度。
在不同合金%濃度的例子中，底層92B、第一支援層92S-1、第二支援層92S-2、一或多個中間層92I、與頂層92T均包含摻雜矽鍺，其中第一支援層92S-1與第二支援層92S-2的鍺原子%含量低於底層92B、一或多個中間層92I、與頂層92T的鍺原子%含量。在不同合金%含量的另一例中，底層92B、第一支援層92S-1、第二支援層92S-2、一或多個中間層92I、與頂層92T均包含摻雜矽鍺，其中第一支援層92S-1與第二支援層92S-2的鍺原子%含量低於底層92B的鍺原子%含量，底層92B的鍺原子%含量低於一或多個中間層92I的鍺原子%含量，且一或多個中間層92I的鍺原子%含量低於頂層92T的鍺原子%含量。
與頂層92T直接形成於中間層92I上，且中間層92I直接形成於底層92B上的方式相較，這些實施例的每一第一支援層92S-1與第二支援層92S-2可讓頂層92T至中間層92I(以及中間層92I至底層92B)具有較小的晶格錯位。由於較小的晶格錯位，自頂層92T經由第二支援層92S-2轉移至中間層92I，再經由第一支援層92S-1轉移至底層92B，最後轉移至鰭狀物74的應變較大。如此一來，形成的應變通道裝置中，轉移至通道的應變較大。
在這些實施例中，多個支援層92S彼此之間可具有相同或不同性質。舉例來說，第一支援層92S-1與第二支援層92S-2可包含相同或不同的材料。舉例來說，第一支援層92S-1與第二支援層92S-2可包含相同或不同的結晶度。舉例來說，第一支援層92S-1與第二支援層92S-2可包含相同或不同的摻質濃度。
如圖9B與圖10至12所示，源極/汲極94可具有多種形狀。舉例來說，一或多個下述參數將影響源極/汲極的形狀：凹陷90的下表面、橫向與垂直成長源極/汲極94於凹陷90中、支援層92S的材料、支援層92S的厚度、支援層92S的數目、底層92B與頂層92T的厚度、與中間層92I的數目與厚度。雖然以凹陷的鰭狀物製作此處所述的源極/汲極，但可形成源極/汲極於未凹陷的鰭狀物上以製作源極/汲極。
應理解的是，上述半導體裝置與其形成方法亦可包含額外的層狀物如光阻層、遮罩層、擴散阻障層、蓋層、矽化物區、蝕刻停止層、介電層、黏著層、與其他合適的層狀物。應理解基板可包含多個結構如摻雜區或井區、鰭狀物、源極/汲極區、隔離區、淺溝槽隔離結構、閘極結構、內連線線路、通孔、或其他合適結構，形成於基板之中及/或之上。多個層狀物及/或結構用於製作半導體裝置與積體電路。在此處所述的方法步驟與圖式中，基板亦可包含額外材料形成於基板之中及/或之上。半導體裝置與方法亦可包含額外製程，包含塗佈光阻(如旋轉塗佈)、軟烘孔、對準光罩、曝光、曝光後烘烤、顯影光阻、沖洗、乾燥、硬烘烤、偵測、蝕刻、平坦化、化學機械研磨、濕式清潔、灰化、及/或其他可行製程。
在這些實施例中，p型鰭狀場效電晶體為形成於n型井上的鰭狀場效電晶體裝置，或者具有p型/p型摻雜的源極/汲極的鰭狀場效電晶體。應理解的是，p型鰭狀場效電晶體裝置亦可與n型鰭狀場效電晶體裝置的形成方法整合。
此處所揭露的實施例一般關於形成一或多個支援層於鰭狀場效電晶體裝置之鰭狀物中的源極/汲極中。舉例來說，鰭狀物可具有凹陷形成其中，且源極/汲極磊晶成長於凹陷中。在這些實施例中，支援層有助於增進源極/汲極的磊晶成長。舉例來說，支援層可提供較小的晶格錯位，並使形成其上的磊晶層具有較小的結晶錯位，且磊晶層具有效小的結晶缺陷密度。支援層上的磊晶層中的結晶錯位較小，則自源極/汲極轉移至通道的應變較大。上述通道由鰭狀場效電晶體裝置的鰭狀物所形成，並由鰭狀物上的閘極結構所定義。較小的結晶錯位，可提供磊晶層的假晶成長於支援層上，即磊晶成長層中釋放的應變較小，且轉移至通道的應變較大。在這些實施例中，支援層有助於控制源極/汲極的一致性與形狀。舉例來說，源極/汲極的高度可具有更一致的控制，使直流電/交流電效能更佳。
一實施例為半導體結構。半導體結構包括鰭狀物於基板上。閘極結構位於鰭狀物上。源極/汲極，位於鰭狀物中並與閘極結構相鄰。源極/汲極包括底層、底層上的支援層、以及支援層上的頂層。支援層的特性不同於底層與頂層的特性，且特性係材料、自然晶格常數、摻質濃度、或合金%含量。
在一實施例中，上述半導體結構的支援層包括的材料為矽、矽鍺、摻雜硼的矽鍺、摻雜磷的矽、摻雜磷的矽鍺、摻雜砷的矽、或摻雜砷的矽鍺。
在一實施例中，上述半導體結構的底層厚度介於約30nm至約50nm之間，而頂層厚度介於約15nm至約45nm之間。
在一實施例中，上述半導體結構的鰭狀物包括矽鍺。
在一實施例中，上述半導體結構中包含p型摻雜矽鍺的源極/汲極的底層具有第一鍺原子%含量，而包含p型摻雜矽鍺的源極/汲極的頂層具有第二鍺原子%含量，且第二鍺原子%含量大於第一鍺原子%含量。
在一實施例中，上述半導體結構的源極/汲極為合併的源極/汲極。
在一實施例中，上述半導體結構的源極/汲極與另一鰭狀物的另一源極/汲極不合併。
在一實施例中，上述半導體結構的源極/汲極係部份地合併。
在一實施例中，上述半導體結構的支援層包含矽鍺，其鍺原子%含量介於1%至50%之間。
在一實施例中，上述半導體結構的支援層更包含硼的p型摻質，其濃度介於5´1019 cm-3 至1´1021 cm-3 之間。
在一實施例中，上述半導體結構的支援層包含矽鍺，其鍺原子%含量小於底層的第一鍺原子%含量與頂層的第二鍺原子%含量。
另一實施例為半導體裝置的形成方法。方法包括形成鰭狀物於基板上。形成閘極結構於鰭狀物上。形成多個凹陷於鰭狀物中，且凹陷與閘極結構相鄰。形成第一源極/汲極於鰭狀物中的多個凹陷之一者中。第一源極/汲極包括第一底層、第一支援層、與第一頂層。形成第二源極/汲極於鰭狀物中的多個凹陷之另一者中。第二源極/汲極包括第二底層、第二支援層、與第二頂層。第一支援層與第二支援層的特性不同於第一底層、第一頂層、第二底層、與第二頂層的特性。特性係材料、自然晶格常數、摻質濃度、與合金%含量。
在一實施例中，上述方法的鰭狀物包含矽鍺。
在一實施例中，上述方法的第一源極/汲極與第二源極/汲極的高度介於約50nm至約100nm之間。
在一實施例中，上述方法的第一源極/汲極與第二源極/汲極的高度介於50nm至100nm之間。
在一實施例中，上述方法的第一源極汲極與第二源極/汲極誘發應變至通道，且通道由鰭狀物上的閘極結構所定義。
又一實施例為半導體結構。半導體結構包括鰭狀物於基板上。閘極結構位於鰭狀物上。鰭狀物中的源極/汲極，位於閘極結構的兩側上。每一源極/汲極包括底層、底層上的多個支援層、多個支援層之間的一或多個中間層、以及多個支援層上的頂層。多個支援層包含矽鍺，其鍺原子%含量小於底層、一或多個中間層、與頂層的鍺原子%含量。
在一實施例中，上述半導體結構中多個支援層的數目介於兩層至二十層之間。
在一實施例中，上述半導體結構中底層、一或多個中間層、與頂層包含p型摻雜的矽鍺。
在一實施例中，上述半導體結構中每一支援層的厚度介於約0.5nm至約4nm之間。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明實施例的精神與範疇，並可在未脫離本發明實施例的精神與範疇的前提下進行改變、替換、或更動。
A-A、B-B‧‧‧剖面
10‧‧‧方法
12、14、16、18、20、22‧‧‧步驟
30‧‧‧半導體裝置
40‧‧‧鰭狀場效電晶體
44、78‧‧‧隔離區
46A、46B、74‧‧‧鰭狀物
50A、50B‧‧‧閘極
54A、54B、54C、54D、54E、54F‧‧‧源極/汲極
60‧‧‧半導體基板
62‧‧‧n型井
64‧‧‧磊晶層
74‧‧‧鰭狀物
74P‧‧‧間距
80‧‧‧介電層
82‧‧‧虛置閘極層
84‧‧‧遮罩
85‧‧‧虛置閘極結構
86‧‧‧閘極間隔物
90‧‧‧凹陷
92B‧‧‧底層
92I‧‧‧中間層
92S‧‧‧支援層
92S-1‧‧‧第一支援層
92S-2‧‧‧第二支援層
92T‧‧‧頂層
94、94A、94B‧‧‧源極/汲極
94H‧‧‧高度
95‧‧‧蓋層
96‧‧‧接點蝕刻停止層
100‧‧‧第一層間介電層
110‧‧‧置換閘極結構
112‧‧‧閘極介電層
114‧‧‧金屬襯墊層
116‧‧‧導電閘極充填物
130‧‧‧第二層間介電層
146‧‧‧接點
圖1係一些實施例中，簡化的鰭狀場效電晶體之三維圖。 圖2係一些實施例中，形成半導體裝置如鰭狀場效電晶體結構於基板上的方法之流程圖。 圖3A、3B、4A、4B、5A、5B、6A、6B、7A、7B、8A、8B、9A、與9B係一些實施例中，半導體裝置於形成半導體裝置的中間階段之個別中間結構的剖視圖。 圖10係一些實施例中，未合併的源極/汲極。 圖11係一些實施例中，部份合併的源極/汲極。 圖12係一些實施例中，源極/汲極中的支援層。

Claims (1)

  1. 一種半導體結構，包括： 一鰭狀物，位於一基板上； 一閘極結構，位於該鰭狀物上；以及 一源極/汲極，位於該鰭狀物中並與該閘極結構相鄰，且該源極/汲極包括： 一底層； 一支援層，位於該底層上；以及 一頂層，位於該支援層上，其中該支援層的一特性不同於該底層與該頂層的該特性，且該特性係材料、自然晶格常數、摻質濃度、或合金%含量。
TW107128403A 2018-04-13 2018-08-15 半導體結構 TW201944599A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/952,495 2018-04-13
US15/952,495 US10854715B2 (en) 2018-04-13 2018-04-13 Supportive layer in source/drains of FinFET devices

Publications (1)

Publication Number Publication Date
TW201944599A true TW201944599A (zh) 2019-11-16

Family

ID=68161971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107128403A TW201944599A (zh) 2018-04-13 2018-08-15 半導體結構

Country Status (3)

Country Link
US (4) US10854715B2 (zh)
CN (1) CN110379855A (zh)
TW (1) TW201944599A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665511B2 (en) * 2018-06-07 2020-05-26 International Business Machines Corporation Self-limiting liners for increasing contact trench volume in N-type and P-type transistors
KR102456669B1 (ko) * 2018-07-16 2022-10-20 삼성전자주식회사 반도체 소자
CN110797262B (zh) * 2018-08-01 2023-06-13 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
JP2020047838A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体デバイス
US11417734B2 (en) * 2019-10-31 2022-08-16 United Microelectronics Corp. Method for fabricating flash memory
US11264470B2 (en) * 2020-02-27 2022-03-01 Globalfoundries U.S. Inc. Lateral bipolar junction transistor device and method of making such a device
US11450572B2 (en) 2020-05-22 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20220416043A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Reduced contact resistivity with pmos germanium and silicon doped with boron gate all around transistors
US20230087399A1 (en) * 2021-09-23 2023-03-23 Intel Corporation Low temperature, high germanium, high boron sige:b pepi with a silicon rich capping layer for ultra-low pmos contact resistivity and thermal stability
US20230207655A1 (en) * 2021-12-24 2023-06-29 Intel Corporation Formation of metal contacts to silicon germanium layers with etch resistive cap layers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521384B1 (ko) * 2003-11-17 2005-10-12 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20140214492A1 (en) * 2004-05-28 2014-07-31 Vendavo, Inc. Systems and methods for price point analysis
US8716750B2 (en) * 2011-07-25 2014-05-06 United Microelectronics Corp. Semiconductor device having epitaxial structures
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9190419B2 (en) * 2013-02-07 2015-11-17 International Business Machines Corporation Diode structure and method for FINFET technologies
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9299840B2 (en) 2013-03-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8853008B1 (en) * 2013-03-14 2014-10-07 Intermolecular, Inc. Counter-doped low-power FinFET
US9245882B2 (en) 2013-09-27 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with gradient germanium-containing channels
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9443963B2 (en) * 2014-04-07 2016-09-13 International Business Machines Corporation SiGe FinFET with improved junction doping control
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
KR102379267B1 (ko) * 2015-04-01 2022-03-28 삼성전자주식회사 아이솔레이션 영역 상의 스페이서를 갖는 반도체 소자
KR102258109B1 (ko) * 2015-06-08 2021-05-28 삼성전자주식회사 누설 전류를 차단할 수 있는 반도체 소자 및 그의 형성 방법
US9564489B2 (en) 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9793404B2 (en) 2015-11-30 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon germanium p-channel FinFET stressor structure and method of making same

Also Published As

Publication number Publication date
US20220367630A1 (en) 2022-11-17
US20210083052A1 (en) 2021-03-18
US10854715B2 (en) 2020-12-01
US20240096958A1 (en) 2024-03-21
US11476331B2 (en) 2022-10-18
US20190319098A1 (en) 2019-10-17
CN110379855A (zh) 2019-10-25
US11855142B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
TW201944599A (zh) 半導體結構
TWI816685B (zh) 半導體裝置及其製造方法
TWI648856B (zh) 半導體結構及其製造方法
TWI780187B (zh) 半導體裝置的形成方法與包含ｐ型場效電晶體結構的半導體裝置
TWI828806B (zh) 半導體裝置與其形成方法
TWI728146B (zh) 半導體裝置與其形成方法
TWI713097B (zh) 半導體裝置與其形成方法
US20160005656A1 (en) Fin Spacer Protected Source and Drain Regions in FinFETs
US20230378328A1 (en) Increasing source/drain dopant concentration to reduced resistance
US11398482B2 (en) Semiconductor device and method
CN111834297A (zh) 集成电路器件及用于制作集成电路器件的方法
TW202123387A (zh) 半導體裝置的製造方法
TW202011518A (zh) 半導體裝置的形成方法
CN109427591B (zh) 半导体器件及其形成方法
TWI783011B (zh) 半導體裝置與其形成方法
US11735668B2 (en) Interfacial layer between fin and source/drain region
US10157997B2 (en) FinFETs and methods of forming the same
US11417777B2 (en) Enlargement of GAA nanostructure
TWI798493B (zh) 電晶體、積體電路、與形成半導體材料的方法
US11776851B2 (en) Semiconductor device with multi-layered source/drain regions having different dopant concentrations and manufacturing method thereof
TWI762202B (zh) 半導體裝置與其製造方法
US20230411474A1 (en) Semiconductor Device and Method