TW201943010A - 電路晶粒與互連件之間的自動對位 - Google Patents

電路晶粒與互連件之間的自動對位 Download PDF

Info

Publication number
TW201943010A
TW201943010A TW108107253A TW108107253A TW201943010A TW 201943010 A TW201943010 A TW 201943010A TW 108107253 A TW108107253 A TW 108107253A TW 108107253 A TW108107253 A TW 108107253A TW 201943010 A TW201943010 A TW 201943010A
Authority
TW
Taiwan
Prior art keywords
circuit die
channels
channel
substrate
cavity
Prior art date
Application number
TW108107253A
Other languages
English (en)
Inventor
安基特 瑪哈詹
米克漢爾 里歐尼多維奇 皮庫羅維斯奇
沙加 亞馬 夏
湯瑪士 喬瑟夫 麥茲勒
卡拉 安 麥爾斯
詹姆士 朱
德瑞莎 瑪麗亞 王 勾奪爾
呂蜜拉 安娜托維納 皮庫羅維斯奇
強納生 偉恩 凱姆林
傑若米 凱文 拉森
Original Assignee
美商3M新設資產公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商3M新設資產公司 filed Critical 美商3M新設資產公司
Publication of TW201943010A publication Critical patent/TW201943010A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供用於一固態電路晶粒與導電互連件之間的自動對位的程序，及藉由相同程序製成的物品或裝置。該固態電路晶粒係設置在一基材的一對位區域。流體通道延伸至該對位區域中並具有在該固態電路晶粒的該底表面之下的一部分。導電跡線係藉由使一導電液體在該等通道中朝向該電路晶粒的該底表面上的接觸焊墊流動而形成以得到該自動對位。

Description

電路晶粒與互連件之間的自動對位
本揭露關於用於電路晶粒與導電互連件之間的自動對位的程序，及藉由相同程序製成的物品或裝置。
印刷技術與固態半導體晶粒的整合結合了半導體技術的計算能力與基於帶材之程序的高通量及形狀因數靈活性。然而，可撓性混合電子製造的主要障礙係半導體晶粒對移動帶材上之印刷跡線的對位。基於晶圓的半導體裝置的一般對準機構可能不易被轉移至基於帶材的程序。
期望在固態電路晶粒與位於基材(特別係移動的彈性(stretchy)可撓性基材)上的導電互連件之間實現微米級對位。簡要地說，在一態樣中，本揭露描述一種包括具有一主表面的一基材的物品，及設置在該基材之該主表面的一對位區域上的一固態電路晶粒。該固態電路晶粒具有在其之一底表面上的一或多個接觸焊墊。將一或多個通道設置在該基材的該主表面上，該一或多個通道延伸至該對位區域中並具有在該固態電路晶粒的該底表面之下的一部分。將一或多條導 電跡線形成在該一或多個通道中，該等導電跡線與該固態電路晶粒的該等接觸焊墊直接接觸。
在另一態樣中，本揭露描述一種方法，該方法包括提供具有一主表面的一基材；將一固態電路晶粒提供在該基材的該主表面的一對位區域上，該固態電路晶粒具有在其之一底表面上的一或多個接觸焊墊；將一或多個通道形成在該基材的該主表面上，該等通道延伸至該對位區域中並具有在該固態電路晶粒的該底表面之下的一部分；及將一導電液體設置至該等通道中以產生與在該固態電路晶粒的該底表面上的該等接觸焊墊的直接接觸。在一些實施例中，該導電液體可，主要藉由一毛細壓力，在該等通道中流動。該導電液體可經固化以形成與該固態電路晶粒的該等接觸焊墊直接接觸的一或多條導電跡線。
本揭露之例示性實施例獲得各種非預期的結果及優點。本揭露之例示性實施例的一個此種優點係可在一固態電路晶粒與導電互連件或導電跡線之間得到自動對位。具體而言，當該固態電路晶粒係設置在可沿著各種方向拉伸的一可撓性基材上時，提供與附接至此種移動的彈性基材的該電路晶粒之接觸焊墊對準或對位的互連件可能係具挑戰性的。本揭露提供經由一毛細液流的自動對位方法以克服該挑戰。本文描述的自動對位可容忍基於帶材之程序中的各種對準失誤(misalignment)源，諸如，例如來自管道式熱循環及/或張力控制的基材扭曲。
已概述本揭露之例示性實施例之各種態樣及優點。以上發明內容並非意欲描述本揭露的各個所說明之實施例或本發明某些例 示性實施例的所有實施方案。下列圖式及實施方式更具體地例示說明使用本文揭示之原理的某些較佳實施例。
2‧‧‧基材
4‧‧‧結構化主表面/主表面/基材表面
6‧‧‧對位區域/區域
6’‧‧‧凹穴
8‧‧‧通道
8a‧‧‧通道
8b‧‧‧通道
8c‧‧‧通道
8d‧‧‧通道
12‧‧‧黏著劑層
16‧‧‧導電液體/油墨
18‧‧‧側壁
20‧‧‧固態電路晶粒/電路晶粒
20’‧‧‧固態電路晶粒
20b‧‧‧底表面
22‧‧‧接觸焊墊
23‧‧‧邊緣/側表面
23’‧‧‧虛線
30‧‧‧導電跡線
32‧‧‧上表面
34‧‧‧邊緣/經固定接觸線
36‧‧‧前表面
36’‧‧‧邊緣
38‧‧‧間隙
61‧‧‧各別邊緣
62‧‧‧底表面
62’‧‧‧底表面
64‧‧‧側壁
64’‧‧‧側壁
64a‧‧‧側壁
64b‧‧‧側壁
66‧‧‧底表面法線
81‧‧‧通道
81e‧‧‧端
82‧‧‧底壁
83‧‧‧通道
83e‧‧‧端
84‧‧‧側壁
85‧‧‧通道
85e‧‧‧端
100‧‧‧物品
102‧‧‧第一端
104‧‧‧第二端/第二遠端
300‧‧‧物品
300’‧‧‧物品
400‧‧‧物品
402i‧‧‧入口通道
402o‧‧‧出口通道
403‧‧‧內部通道/外邊緣
403e‧‧‧外邊緣
404i‧‧‧入口通道
404o‧‧‧出口通道
405‧‧‧內部通道
405e‧‧‧外邊緣
500‧‧‧物品
502‧‧‧通道
504‧‧‧通道
510‧‧‧安全通道
510a‧‧‧第一部分
510b‧‧‧第二部分
510c‧‧‧可選部分
600‧‧‧物品
610‧‧‧通道
612‧‧‧傾斜入口
620‧‧‧安全通道
630‧‧‧黏著劑通道
640‧‧‧基準
700‧‧‧物品
702‧‧‧基準標記
710‧‧‧通道
712‧‧‧安全通道
720‧‧‧間隙
配合附圖，思考如下所述本揭露各個實施例之實施方式，可更完整地理解本揭露，其中：圖1係根據本揭露的一個實施例之包括引導至接收固態電路晶粒的對位區域的多個通道之基材的俯視圖。
圖2係根據本揭露的一個實施例之圖1的基材的俯視圖，其中固態電路晶粒係設置在對位區域上。
圖3A係根據本揭露的一個實施例之圖1的基材的一部分的側透視圖，其中將導電液體提供成在通道中流動。
圖3B係根據本揭露的一個實施例之圖3A的基材的簡化截面圖，其中將導電液體提供成在通道中流動。
圖3C係根據本揭露的一個實施例之圖3A的基材的簡化截面圖，其中將導電液體固化以形成一條導電跡線。
圖3D係根據本揭露的一個實施例之圖3A的基材的簡化俯視圖，其中將導電液體提供成在通道中流動。
圖4A係根據本揭露的一個實施例之包括設置在基材之凹穴中的電路晶粒的物品的俯視圖，其中將導電液體提供至通道。
圖4B係沿著截線4B-4B之圖4A的物品的截面圖。
圖4C係沿著截線4C-4C之圖4A的物品的截面圖。
圖5係根據一個實施例之包括凹穴及延伸至該凹穴中的通道的物品的透視圖。
圖6係根據另一實施例之包括凹穴及延伸至該凹穴中的通道的物品的透視圖。
圖7係根據一個實施例之包括在凹穴內側流體地連接的入口通道及出口通道的物品的透視圖。
圖8係根據一個實施例之包括安全通道的物品的透視部分圖。
圖9係根據一個實施例之包括傾斜入口的物品的透視圖。
圖10係根據一個實施例之包括尺寸過大以接收固態電路晶粒的凹穴的物品的透視部分圖。
圖式中，相似元件符號指代相似元件。雖然上述所提出之圖式闡述本揭露之數個實施例，其他在實施方式中所提到的實施例亦被考慮，該等圖式可未按比例繪製。在所有情況中，本揭露係藉由例示性實施例的表示之方式而非明確的限制來說明所揭示之揭露。應理解，所屬技術領域中具有通常知識者可擬定出許多其他修改及實施例，其仍屬於本揭露之範疇及精神。
對於下文所定義用語的詞彙，這些定義應適用於整份申請書，除非在申請專利範圍或說明書中的別處提供不同定義。
詞彙
說明書及申請專利範圍中使用某些用語，雖然這些用語大多數已為人所熟知，但可能需要一些解釋。應理解：用語「導電液體(conductive liquid)」係指可經由毛細在通道中流動的液體組成物。本文描述的導電液體可經固化以形成導電跡線。該導電液體可包括具有期望在形成導電跡線時使用之性質的任何合適電子材料。
用語「黏著劑油墨(adhesive ink)」係指包括液體載體及一或多種黏著劑的液體組成物。本文描述的黏著劑油墨可經固化以形成黏著劑層。
以一具體層為參考之用語「鄰接(adjoining)」意指與另一層接合或附接至另一層，在位置上其中兩個層彼此緊鄰(即，相鄰)且直接接觸，或彼此接近但不直接接觸(即，存在一或多個額外層介於兩個層之間)。
針對所揭示之塗佈物品中之各種元件的位置使用定向用語，諸如「在...頂部上(atop)」、「在...上(on)」、「在...上方(over)」、「底(部)(bottom)」、「向上(up)」、「覆蓋(underlying)」、「最上(uppermost)」、「下伏(underlying)」、及類似用語時，係指元件相對於水平設置、面向上基材之相對位置。然而，除非另有說明，基材或物品在製造期間或之後應具有任何特定空間定向非係所意欲的。
關於數值或形狀的用語「約(about)」或「近似(approximately)」係意指+/-5百分比之該數值或屬性或特性，但明確 地包含該確切數值。例如，「約」1Pa-sec之黏度係指自0.95至1.05Pa-sec之黏度，而且亦明確地包含確切1Pa-sec之黏度。同樣地，「實質上正方形」周長意欲描述具有四個側向邊緣之幾何形狀，其中各側向邊緣之長度為任何其他側向邊緣之長度的自95%至105%，而且亦包含各側向邊緣具有完全相同長度的幾何形狀。
關於屬性或特性的用詞「實質上(substantially)」意指該屬性或特性的展現程度大於該屬性或特性之相對者的展現程度。例如，「實質上」透明之基材係指所透射的輻射(例如，可見光)多於未能透射者(例如，吸收及反射)之基材。因此，透射入射在其表面上之多於50%可見光的基材係實質上透明，而透射入射在其表面上之50%或更少可見光的基材係非實質上透明。
如本說明書及隨附實施例中所用者，單數形式「一(a/an)」及「該(the)」包括複數的指涉，除非內容另有清楚指定。因此，例如，對於含有「一化合物」之細纖維之參照包含二或更多種化合物之混合物。如本說明書及所附實施例中所使用者，用語「或(or)」通常是用來包括「及/或(and/or)」的意思，除非內文明確地另有指示。
如本說明書中所使用，以端點敘述之數字範圍包括所有歸於該範圍內的數字(例如，1至5包含1、1.5、2、2.75、3、3.8、4及5)。
除非另有所指，否則本說明書及實施例中所有表達量或成分的所有數字、屬性之測量及等等，在所有情形中都應予以理解成以用語「約(about)」進行修飾。因此，除非另有相反指示，在前述說 明書及隨附實施例清單所提出的數值參數，可依據所屬技術領域中具有通常知識者運用本揭露的教示而企圖獲得之所欲性質而有所變化。起碼，至少應鑑於有效位數的個數，並且藉由套用普通捨入技術，詮釋各數值參數，但意圖不在於限制所主張實施例範疇均等論之應用。
現將特別參照該等圖式說明本揭示的各個例示性實施例。本揭示之例示性實施例可有各種修改及改變，而不悖離本揭示之精神及範疇。因此，應理解本揭示之該等實施例不受限於以下所述的例示性實施例，而是由該等申請專利範圍及任何其均等者所提限制所管制。
圖1繪示一物品100的俯視圖。物品100包括一基材2。基材2具有一結構化主表面4。在一些實施例中，基材2可係可撓性基材，例如，不定長度聚合材料的帶材。可撓性基材或帶材在沿著帶材路徑移動時可被(例如，沿著機器方向及/或橫向)拉伸。將一或多個通道8形成在主表面4上。通道8各在一第一端102與一第二端104之間延伸，並朝向經組態成接收固態電路晶粒的一對位區域6延伸。
在圖1之所描繪實施例中，通道8的第一端102中之至少一者延伸超過對位區域6的各別邊緣61，使得通道8延伸至該對位區域中並具有在所接收的固態電路晶粒的底表面之下的第一端102的一部分。在一些實施例中，對位區域6可包括形成在主表面4上的凹穴。在一些實施例中，凹穴可係包括一底表面及一或多個側壁的腔體。通道8中之至少一者可延伸至腔體中，例如，延伸橫跨側壁並具有形成於凹穴之底表面上的第一端102。應當理解的是，凹穴可具有與基 材的主表面4共面的底表面。一般而言，所描述的凹穴係指基材上之能夠接收電路晶粒的區域。
通道8經組態以允許流體主要經由毛細力(例如，從第二端104朝向第一端102)流動。在一些實施例中，通道8中之至少一者或一個通道的至少一部分可在上表面上打開。在一些實施例中，通道8中之至少一者或一個通道的至少一部分可由一上壁所封閉。雖然圖1的實施例中顯示一個對位區域及八個通道，應當理解的是，可在基材上形成任何其他數目的凹穴及/或通道。
在一些實施例中，基材2上的特徵(例如，通道8或對位區域6)可包括形成在其主表面4中的壓痕。在一些實施例中，基材2上的特徵(例如，通道8或對位區域6)可包括自其主表面4突出的壓紋(embossments)。在一些實施例中，該等特徵(例如，通道8或對位區域6)可藉由將材料加在主表面4上而形成。在一些實施例中，對位區域6可係基材2之主表面4的一部分，該部分與主表面4的其他部分共面。在一些實施例中，可將一或多個對位標記或基準(fiducials)形成在對位區域6上。當在對位區域6上接收固態電路晶粒時，對位標記或基準可用於將該固態電路晶粒與基材2及通道8對位。該等特徵(例如，通道及對位區域6)可藉由任何合適技術形成，該等技術包括，例如，微復製、熱壓紋、模製、軟微影術、蝕刻、3D列印等。
在一些實施例中，該等特徵(例如，通道8或對位區域6中的凹穴)可具有實質上相同的深度。基材2上的相鄰特徵的頂部表面或底表面可實質上共面。在一些實施例中，該等特徵可具有不同深 度。相鄰特徵的頂部表面或底表面可不共面。例如，可將一或多個步階形成在通道連接至凹穴的邊緣處。
在一些實施例中，基材2可係可撓性基材，例如，通過帶材路徑輸送的不定長度材料的帶材。該可撓性基材可包括，例如，聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、聚乙烯、聚苯乙烯、聚胺甲酸酯等。本文描述的程序可在包括一或多個輥以沿著帶材路徑輸送帶材的一卷對卷設備上進行。在一些實施例中應理解的是，基材2或基材2的一部分可係剛性的，以包括，例如，電木、丙烯腈丁二烯苯乙烯(acrylonitrile butadiene styrene,ABS)、經固化環氧系統等的材料製造。基材2可由用於形成該等特徵的任何合適材料製成。
基材2可具有，例如2mm或更小、1mm或更小、500微米或更小，或200微米或更小，的厚度。形成在主表面4上的特徵(例如，通道、凹穴等)可具有，例如500微米或更小、300微米或更小、100微米或更小、50微米或更小、或10微米或更小，的最小尺寸。
如圖2所示，對位區域6經組態以接收固態電路晶粒20。固態電路晶粒20包括設置在底表面20b上的一或多個接觸焊墊22(見圖4B)。在一些實施例中，接觸焊墊22可經部分埋置在電路晶粒20中並具有與電路晶粒20之邊緣23相鄰的暴露表面或暴露部分。電路晶粒20的接觸焊墊可由任何合適的導電材料製成，例如，金屬。應當理解的是，該等接觸焊墊可隨特定類型的電路晶粒而變化。一些接觸焊墊可包括伸出電路晶粒之外殼的接腳。一些接觸焊墊可包括在電路 晶粒外殼之表面上的電鍍金屬(例如，Cu/Au)。在一些實施例中，接觸焊墊可包括直接在裸晶表面上的金屬凸塊。
再次參考圖2，當電路晶粒20係設置在對位區域6時，在電路晶粒20之邊緣23的接觸焊墊22可相關於各別通道8而被對準。意即，通道8的第一端102延伸至對位區域6中並具有在對應接觸焊墊之下的一部分，使得通道中的流體流可，主要經由毛細力，被自動地引導至對應的接觸焊墊。
在一些實施例中，可對準接觸焊墊及通道，使得該接觸焊墊可具有直接面對通道之第一端102的暴露表面或暴露部分。例如，圖4B顯示形成在電路晶粒20的底表面20b上的接觸焊墊22，該等接觸焊墊可直接面對各別通道8a及8c的第一端102。在一些實施例中，接觸焊墊可具有面對通道的部分。在一些實施例中，接觸焊墊可不直接面對通道。而是可對準接觸焊墊及通道，使得流體路徑可將通道流體地連接至各別的接觸焊墊。流體可通過流體路徑在通道中朝向接觸焊墊流動並直接連接至該接觸焊墊。應當理解的是，接觸焊墊及通道可能不具有一對一的對應。可對準接觸焊墊及通道，使得一或多個通道中的流體流可被引導至一或多個預定接觸焊墊。
在一些實施例中，接觸焊墊22可具有與通道8的寬度實質匹配的寬度。在一些實施例中，通道可具有比與該等通道對準之接觸焊墊的寬度更大的寬度。通道可具有比電路晶粒上的接觸焊墊的寬度更大，例如約10%、約30%、、約50%、約70%、或約90%，的寬度。例如，當接觸焊墊係約200微米寬時，通道可經選擇成約300 微米寬。較寬的通道可允許一條導電跡線形成於其中，以實質覆蓋接觸焊墊並在其間提供優異的電接觸。
電路晶粒20可包括具有沿著其邊緣23配置一或多個接觸焊墊的電路晶片。在一些實施例中，電路晶粒20可包括一剛性半導體晶粒。在一些實施例中，電路晶粒20可包括一印刷電路板(printed circuit board,PCB)。在一些實施例中，電路晶粒20可包括一可撓性印刷電路(flexible printed circuit,FPC)。應當理解的是，電路晶粒20可係待設置在基材上的任何合適電路晶粒，其之一或多個接觸焊墊係待對位並待連接至基材上的導電跡線。
在一些實施例中，當電路晶粒20係由在對位區域6的凹穴接收時，電路晶粒20可具有與該凹穴的深度或該通道之深度實質相同的厚度。在一些實施例中，凹穴的深度可使凹穴內的固態電路晶粒的底部係大約定位在中性構造的中性彎曲平面上。
在一些實施例中，電路晶粒20可係具有，例如約2微米至約200微米、約5微米至約100微米、或約10微米至約100微米，之厚度的超薄晶片。接收電路晶粒之凹穴的深度可係電路晶粒的厚度的例如2倍、4倍、6倍、8倍、或10倍。凹穴的深度可使當固態電路晶粒附接至凹穴的底表面時，該固態電路晶粒可實質沿著中性構造的中性彎曲平面延伸。當基材彎曲時，此配置可有效地減少固態電路晶粒上的應變。
在一些實施例中，可將超薄電路晶粒裝載到處理基材(handle substrate)上以有利於設置至對位區域6上。該處理基材可在對位區域6接收電路晶粒20之後移除。
在一些實施例中，電路晶粒20可經由黏著劑而附接至對位區域6的表面。當對位區域6包括凹穴時，電路晶粒20可藉由黏著劑而附接至該凹穴的底表面。例示性黏著劑可包括結構性黏著劑、丙烯酸黏著劑、環氧黏著劑、胺甲酸酯黏著劑、光學黏著劑等。在一些實施例中，黏著可使用，例如UV可固化聚胺甲酸酯化合物，來執行。黏著劑可精確地經施用以將電路晶粒20附接至對位區域6的表面上而不阻塞通道8。亦參見圖4B，其中電路晶粒20係經由黏著劑層12而附接至基材2的表面。
如圖4A所示，當電路晶粒20係設置在對位區域6時，可將一導電液體16分配至一或多個通道8a、8b、8c、或8d中。導電液體16可係主要藉由毛細力而可在通道8中流動的液體組成物。導電液體16可包括，例如，液體載體及一或多種電子材料、液體金屬或金屬合金等。本文描述的導電液體可經固化以留下在通道中形成一條導電跡線的連續導電材料層。合適的液體組成物可包括，例如，銀墨、銀奈米粒子油墨、反應性銀墨、銅墨、導電聚合物油墨、液態金屬或合金(例如，在低溫熔化且在室溫固化的金屬或合金)等。
導電液體16可藉由各種方法在通道8的第二遠端104遞送，該等方法包括，例如，噴墨印刷、分配、微注射等。在一些實施例中，可提供與通道8的第二端104相鄰且流體連通的一或多個儲槽。 該等儲槽可經定形以提供用於經分配導電液體的便利收容器。導電液體16可藉由，例如噴墨印刷，分配(諸如，壓電分配)、針頭分配(needle dispensing)、網版印刷、柔版印刷等，而經設置至儲槽中。導電液體16可借助於毛細壓力而從儲槽移動至通道8。儲槽可具有與通道8的深度實質相同的深度。儲槽可具有適於接收導電液體16的任何所欲形狀及尺寸。在一些實施例中，儲槽可具有在，例如約1微米至約1.0mm、約5微米至約500微米、或約50微米至約500微米，之範圍中的直徑尺寸。
在一些實施例中，導電液體16可經直接設置在通道8之第二端104周圍的表面區域上。然後導電液體16可經由毛細壓力藉由通道8的第二端104而從周圍區域自動地收集。在一些實施例中，第二端104的周圍區域可經選擇性地處理或圖案化以増強通道8之第二端104對導電液體16的收集。合適的表面處理或圖案化方法可包括，例如，微復製、柔版印刷、網版印刷、凹版印刷等。應當理解的是，可使用任何合適方法以將導電液體16遞送至通道8的第二遠端104中。導電液體16可以任何合適方式(諸如，例如印刷、澆注、漏斗注入、微注射等)來沉積。
當導電液體16被遞送至通道8的第二端104中時，可借助於毛細壓力使導電液體16經路由從第二遠端104朝向第一端102來通過通道8。雖然不希望受理論約束，據信一些因素可影響導電液體16經由毛細現象(capillarity)移動通過通道8的能力。此類因素可包括，例如，通道的尺寸、導電液體的黏度、表面能、表面張力、乾燥等。 該等因素曾在美國專利第9,401,306號(Mahajan等人)中討論，該案以引用方式併入本文。
通道8可具有任何合適尺寸(例如，寬度、深度、或長度)，該等尺寸可部分地藉由上述因素中的一或多者判定。在一些實施例中，通道8可具有在，例如，約0.01微米至約500微米、約0.05微米至約200微米、或約0.1微米至約100微米，之範圍中的寬度或深度。
參考圖3A至3D，當導電液體16經由毛細現象從第二端104朝向第一端102移動至通道8中時，通道8的側壁84及底壁82可由導電液體16所潤濕以形成一或多個彎曲的凹凸面(menisci)。應當理解的是，導電液體16可以覆蓋相鄰於底壁82之側壁84的一部分的量來遞送。導電液體16的上表面32具有一個凸面的新月形狀。上表面32的邊緣34可在油墨16的流動期間用作經固定接觸線。油墨16的前表面36亦具有一個凸面的新月形狀。前表面36的邊緣36’亦可用作向前引導流動的前緣。凹凸面的形成可產生壓力梯度，該壓力梯度可使用由在毛細管壁的摩擦提供的黏性阻力而沿著毛細管向下驅動該流動。
通道8內側的導電液體16可經固化以形成沉積在通道中並直接接觸電路晶粒20之底表面22b上的接觸焊墊的導電跡線30。亦參閱圖4A至圖4B。可用於増強導電液體16之固化的合適程序可包括，例如，藉由熱或輻射的固化或蒸發。在固化程序期間，經固定接觸線34可起始從通道8的中心朝向側壁84的液流。導電液體16的體 積可藉由自其移除液體載體而減少。所沉積之固體材料的厚度可取決於導電液體16的固體加載。在一些實施例中，所沉積的固體材料可具有在，例如約0.01微米至約200微米、約0.05微米至約100微米、或約0.1微米至約10微米，之範圍中的寬度。
當導電液體16經由毛細現象在通道8中移動並到達其第一端102時，導電液體16可潤濕暴露於通道8之電路晶粒20的底表面20b的部分。導電液體16可潤濕並散佈以覆蓋接觸焊墊22。
在一些實施例中，對位區域6可係一凹穴，電路晶粒20的側表面23及袋6的側壁18可具有形成於其間的間隙38，如圖4B所示。間隙38可有利於將電路晶粒20安裝至凹穴6中。在一些實施例中，間隙38可具有，例如約10至約500微米、約10至約200微米、或約10至約100微米，的寬度。
當導電液體16在通道8中流動並流入對位區域6中時，導電液體之上表面的邊緣仍可作為經固定接觸線並防止一部分的導電液體16流入間隙38中。亦參閱圖3A及圖3B。當導電液體的上表面的邊緣接觸電路晶粒20的底表面20b時，導電液體16可潤濕暴露於通道8之電路晶粒20的底表面20b的部分。導電液體16可潤濕並散佈以覆蓋電路晶粒20之底表面20b上的接觸焊墊22。在本揭露中，因為通道8延伸至電路晶粒20之下，這可消除以密封材料(例如，黏著劑)填充介於電路晶粒20的側表面23及凹穴6的側壁18之間的間隙38的必要性。
本揭露提供用於電子組件(例如，固態電路晶粒)與導電互連件之間的自動對位的程序，並提供藉由相同程序製成的物品或裝置。固態電路晶粒係設置在一基材上，其接觸焊墊係與基材上之通道對準。導電跡線係藉由使導電液體在通道中朝向接觸焊墊流動而形成以得到自動對位。
在一些實施例中，基材可具有經定形以接受電子組件的對位特徵，以及至少一個通道，該至少一個通道經定形以在當將該電子組件係設置在該對位特徵內時延伸遠離與該等接觸之一者對應的區域。導電液體可經分配在通道內，使得導電液體藉由毛細管在通道中朝向接觸焊墊流動並潤濕接觸。導電液體可經固化以在通道中形成一條導電跡線。在一些實施例中，該至少一個通道進一步包括經定形以提供用於經分配黏著劑油墨或導電液體的便利收容器的放大部分。例如，通道的一個端可經流體地連接至儲槽以有利於液體遞送。
在本揭露中，遞送至通道中的液體或油墨可經由毛細管藉由浸濕在基材上的對位特徵及電路晶粒的各種表面(例如，通道壁、凹穴的側壁、電路晶粒的側表面等)而與電路晶粒自動對位。液體在各種毛細管表面上的流動可藉由毛細力被自動地導引，消除使用流體泵將流體泵向電路晶粒的必要性。在自動對位之後，該液體或油墨可經進一步固化或乾燥以形成固體連續層。可重復該程序以形成與基材上的固態電路晶粒對準的多層結構。
在一些實施例中，在導電跡線在通道中形成之後，通道可以封裝材料填充以保護該結構。封裝材料可包括，例如，介電質材 料、聚合材料等。在一些實施例中，封裝材料可作為毛細液流來遞送以填充通道。液體亦可朝向凹穴流動以覆蓋安裝於其中的電路晶粒。然後可將液體固化以形成封裝材料以保護之下的跡線、電路晶粒、及形成於彼等之間的接觸。應當理解的是，封裝材料可藉由任何其他合適程序來提供，以覆蓋跡線及電路晶粒。
當導電跡線經形成並與電路晶粒上的接觸焊墊自動對位時，該等跡線可經連接至電路的其他部分或其他電路或裝置。在一些實施例中，額外的金屬跡線(例如，Cu跡線)可在與該等導電跡線對位時經圖案化。在一些實施例中，導電跡線可連接至電子裝置的天線線圈，諸如，接收器或發射器。本文描述的程序可用於製造各種基於晶片的電路/裝置，包括，例如，射頻識別(radio-frequency identification,RFID)標籤、近場通信(near field communication,NFC)電路、藍牙電路、Wi-Fi電路、微處理器晶片等。
在許多應用中，固態電路晶粒可具有設置在其一主表面(例如，頂部表面或底表面)上而非在其側表面上的接觸焊墊。本揭露提供關於如何在此類固態電路晶粒與位於基材(特別係移動的彈性可撓性基材)上的導電互連件之間實現微米級對位的實施例。當電路晶粒係設置在基材上的凹穴內側時，電路晶粒可經定位以使具有接觸焊墊的主表面面向下，亦即，使接觸焊墊與凹穴的表面接觸或鄰近。形成在基材上的一或多個通道可延伸至凹穴中並到達電路晶粒的底接觸。導電跡線可在通道中形成，並延伸以與固態電路晶粒的底接觸焊墊直接接觸。
圖5係根據一個實施例之包括對位區域6及延伸至對位區域6中的一或多個通道的物品300的透視圖。凹穴6及通道81及83係形成在基材2上。通道81延伸橫跨凹穴6的側壁64a並具有形成在凹穴6之底表面62上的端81e；通道83延伸橫跨凹穴6的側壁64b並具有形成在凹穴6之底表面62上的端83e。如圖5所示，通道可具有延伸至電路晶粒20下方的端。
圖6係根據另一實施例之包括凹穴6及延伸至凹穴6中的通道85的物品300’的透視圖。通道85的端85e各具有叉組態。叉組態可將額外長度提供給電路晶粒下方之具有有限空間的通道。額外長度可有助於將困在通道中的空氣推離接觸焊墊。
當電路晶粒係設置至凹穴6中時，電路晶粒的底接觸可與凹穴6內側之通道的端對準。導電跡線可在通道中形成，並延伸以與固態電路晶粒的底接觸焊墊直接接觸。應當理解的是，凹穴6內側之通道的端可具有各種組態，使得形成於其中的導電跡線可與電路晶粒的底接觸焊墊具有優良的接觸。
圖7係根據一個實施例之包括形成在基材2上之入口通道及出口通道的一或多個配對的物品400的透視圖。入口通道402i及出口通道402o之配對中的各者延伸橫跨側壁64a或64b至凹穴6中，具有在凹穴6內側流體地連接的各別端以形成內部通道403。內部通道403具有「L」形狀。入口通道404i及出口通道404o之另一配對各延伸橫跨側壁64a至凹穴6中，具有在凹穴6內側經流體地連接的各別端以形成內部通道405。內部通道405具有「U」形狀。雖然圖7的實施 例繪示在凹穴內側流體地連接之入口通道及出口通道的配對，應當理解的是，在一些實施例中，二或更多個入口通道可經流體地連接至一個出口通道；在一些實施例中，一個入口通道可經流體地連接至二或更多個出口通道。亦應當理解的是，一些入口通道或出口通道未經流體地連接以避免不同接觸焊墊之間的短路。在一些實施例中，通道可具有，例如在約5至約500微米之範圍，的寬度。
當電路晶粒係設置至凹穴6中時，電路晶粒的底接觸可與內部通道403或405的一部分對準。導電液體可主要藉由毛細壓力在入口通道402i或404i中流至內部通道403或405中以產生與固態電路晶粒之底接觸焊墊的直接接觸。過量的液體可經由出口通道402o或404o自凹穴流出。入口通道及出口通道(例如，402i及402o，或402i及402o)經由各別內部通道(例如，403或405)流體地連接，其可協助確保連續的液流而不將空氣困在內部通道中。以此方式，可在導電液體與固態電路晶粒的底接觸焊墊之間形成優良的接觸。
如圖7所示，內部通道403或405的至少一部分在電路晶粒20之下延伸，其中電接觸係在接觸焊墊22與內部通道403或405中的導電液體之間形成。應當理解的是，藉由流體地連接入口通道及出口通道而形成的內部通道(例如，403或405)可具有各種組態或形狀，諸如，例如「U」形狀、「L」形狀、直線形狀、彎曲線形狀等，使得形成於其中的導電跡線可具有與電路晶粒20的底接觸焊墊22的優良接觸。
在一些實施例中，內部通道403或405可經定形使得電路晶粒20的底接觸焊墊22經定位在內部通道403及405的各別外邊緣403e和405e內。當電路晶粒20經由液體黏著劑附接至凹穴6的底表面62時，通道的外邊緣403及405e可(例如，藉由固定)停止液體黏著劑的移動(例如，從凹穴6的中心部分朝向接觸焊墊22)並防止對接觸焊墊22的可能汙染。
在一些實施例中，導電液體可經由入口通道(例如，402i或404i)流入通道(例如，內部通道403或405)中，經固化以在其中形成導電跡線。例如，該等導電跡線可藉由蒸發液體導電油墨的溶劑而形成。在固化程序期間，導電材料可沉積在通道的側壁與底部上，及坐落在通道的頂上之電路晶粒的底面的一部分上。在該程序中，導電材料可與電路晶粒上的接觸焊墊形成適形接觸。固化程序可在電路晶粒之下的通道中留下一些空隙空間。空隙空間可以封裝材料填充以保護結構。封裝材料可包括，例如，介電質材料、聚合材料等。在一些實施例中，封裝材料可作為毛細液流來遞送以填充通道。液體也可流至內部通道中，然後可經固化以強化形成在導電跡線與電路晶粒的接觸焊墊之間的接觸界面。
在圖6至圖7之所描繪實施例中，對位區域6包括凹穴或腔體。應當理解的是，對位區域6可具有其他組態。在一些實施例中，對位區域6可係基材2之主表面4的一部分，該部分與主表面4的其他部分共面。在一些實施例中，可將一或多個對位標記或基準形成 在對位區域6上。當在對位區域6上接收固態電路晶粒時，對位標記或基準可用於將該固態電路晶粒與基材2及通道8對位。
圖8係根據一個實施例之包括安全通道510之物品500的透視部分圖。通道502及504各延伸橫跨凹穴6的側壁64至凹穴6中。在圖13之所描繪實施例中，通道502及504各包括入口通道及出口通道的配對。安全通道510延伸橫跨凹穴6的側壁64，並經定位在相鄰的通道502與504之間。在一些實施例中，安全通道510可在實質平行於相鄰通道502或504的方向上延伸。安全通道510具有形成至凹穴6的側壁64中的一第一部分510a，及形成至凹穴6的底表面62中的一第二部分501b。安全通道510具有形成至基材表面4中的一可選部分510c。當導電液體在各別通道(例如，502及504)中流動時，安全通道510可有效地防止來自相鄰通道(例如，502及504)的洩漏。雖然不希望受理論束縛，據信該安全通道係在將推進液體前緣固定在鋒利邊緣的原理上而運作。所以，從通道中洩漏的液體被固定至安全通道的鋒利邊緣，防止沿著凹穴或電路晶粒的邊緣的任何進一步的流動。洩漏液體被固定、在安全通道的邊緣上累積、並可能完全不落入安全通道中，從而防止與來自相鄰通道的洩漏液體接觸。
第一部分510a可在實質垂直於凹穴6之底表面62的平面中延展橫跨側壁64，其可有效地防止液體沿著凹穴的側壁從通道洩漏。第一部分510a可連續地延伸至凹穴6中以形成第二部分510b，該第二部分可延伸至設置在凹穴6中的電路晶粒之下。如圖13所示，第二部分510b延伸超出指示電路晶粒之邊緣的素材的虛線23’，其可有 效地防止液體沿著電路晶粒的邊緣或側壁從通道洩漏。以此方式，安全通道510可停止相鄰通道之間的流體連通或串擾並防止其間的電短路。在電路晶粒的邊緣與凹穴6的側壁64之間有間隙720，其將於下文進一步討論。
雖然圖8的實施例繪示相鄰通道之間的安全通道，各通道包括入口通道及出口通道的配對，應當理解的是，在一些實施例中，一或多個安全通道可設置成鄰近於任何通道(例如，入口通道、出口通道等)以防止液體沿著表面(例如，凹穴的表面、電路晶粒的表面、基材的表面等)從該通道洩漏。沿著表面從通道洩漏的液體可變成固定在安全通道的邊緣上。安全通道可經定位成與待保護的通道相距，例如，約5至約50微米。在一些實施例中，安全通道可比可為其防止洩漏的相鄰通道更窄。例如，安全通道可具有在約5至約5微米之範圍中的寬度。
圖9係根據一個實施例之包括具有傾斜入口之凹穴6的物品600的透視圖。凹穴6具有底表面62及至少一個側壁64。側壁64具有相關於底表面62的傾斜形狀。側壁64傾斜遠離底表面62。側壁64與底表面法線66之間的角度可在，例如約10°至約80°、約30°至約60°、或約40°至約50°，的範圍中。通道610(例如，入口通道或出口通道)延伸橫跨傾斜側壁64以形成傾斜入口612。當導電液體從通道610流至凹穴6中時，傾斜入口612可防止液體從通道610洩漏至側壁64上。在圖9所描繪的實施例中，安全通道620經定位成鄰近於該傾斜入口以進一步防止液體洩漏。
在一些實施例中，在導電液體流至凹穴6中之前，電路晶粒20可經由液體黏著劑附接至凹穴6的底表面62，諸如圖2所示。在圖9的實施例中，可將液體黏著劑提供至用於晶粒黏附的黏著劑通道630中。在一些實施例中，可將一或多個儲槽形成在凹穴6的底表面62上，以接收液體黏著劑，該液體黏著劑主要藉由毛細壓力從該等儲槽流至黏著劑通道中以將電路晶粒20黏附至凹穴6的底表面62。該等黏著劑通道或儲槽不與通道610流體連通。一或多個基準640經提供以精確地將電路晶粒20對準通道。
在一些實施例中，液體黏著劑可在將電路晶粒20置於凹穴6中之前提供。在一些實施例中，液體黏著劑可取決於電路晶粒20之尺寸及細節作為在凹穴6的中心的單滴或作為特定圖案的大量滴而遞送至凹穴6中。也可將隔離的儲槽定位在電路晶粒20的底部，以在預定義的位置捕獲及固定液體黏著劑。當電路晶粒20係放置在液體黏著劑的頂上時，該黏著劑可在被固定在電路晶粒20下方的通道邊緣(例如，用於形成導電跡線之連接至通道610的內部通道)的同時，浸濕電路晶粒20與凹穴6之間的空間。此黏著劑圖案化方案可協助將電路晶粒20附接至凹穴6而不汙染電路晶粒20上的接觸焊墊。
圖10係根據一個實施例之包括尺寸過大以接收固態電路晶粒20’的凹穴6’的物品700的俯視部分圖。凹穴6’係形成在基材2上，該凹穴具有比固態電路晶粒20’的尺寸更大的尺寸。當固態電路晶粒20’係設置在凹穴6’中朝下面對凹穴6’的底表面62’時，其上的底接觸焊墊與延伸至凹穴6’中的通道710對準。通道710可包括一或多個 入口通道、出口通道等。安全通道712經提供以防止液體從通道710洩漏。一或多個基準標記702可針對精確對準而經提供在凹穴6’內側。在固態電路晶粒20’的側壁或邊緣23’與凹穴6’的側壁64’之間有間隙720。當凹穴的側壁具有傾斜形狀時，間隙720可指凹穴的側壁與電路晶粒的底表面62上的電路晶粒邊緣之間的面內距離，諸如圖13所繪示。
間隙720可大於將電路晶粒定位於凹穴中所需的公差。例如，一般公差可係例如約10至約20微米，其通常小於約50微米。具有此種公差(亦即，凹穴的側壁與電路晶粒之間的小間隙)的通道中流動的導電流體可被吸入小間隙中並非所欲地連接相鄰通道或接觸焊墊。此種非所欲的洩漏可藉由在凹穴的側壁與電路晶粒之間提供更大間隙而避免。在一些實施例中，間隙720可係所需公差的至少3倍、至少5倍、至少7倍、至係10倍、或至少20倍。在一些實施例中，間隙720可在，例如約100微米至約2mm或更大，的範圍中。
在一些實施例中，在導電跡線形成於通道(例如，圖12中的入口通道402i及404i、出口通道402o及404o、或內部通道403及405)中以後，間隙720中的空隙空間可以封裝材料填充以保護結構。封裝材料可包括，例如，介電質材料、聚合材料等。在一些實施例中，封裝材料可作為毛細液流遞送以填充間隙。液體也可流至間隙中，然後可經固化以増強電路晶粒與基材的沉積及其中的接觸界面。
本揭露之操作將針對下列實施例予以進一步描述。所提供的這些實施例係用於進一步說明各種特定及較佳的實施例及技術。然而，應理解的是，可做出許多變異及改良而仍在本揭露之範疇內。
例示性實施例清單
應當理解的是，可結合實施例1至10及實施例11至23中之任一者。
實施例1係一種物品，其包含：一基材，其具有一主表面；一固態電路晶粒，其設置在該基材的該主表面的一對位區域上，該固態電路晶粒具有在其之一底表面上的一或多個接觸焊墊；一或多個通道，其設置在該基材的該主表面上，延伸至該對位區域中並具有在該固態電路晶粒的該底表面之下的一部分；及一或多條導電跡線，其形成在該一或多個通道中，該等導電跡線與該固態電路晶粒的該等接觸焊墊直接接觸。
實施例2係實施例1之物品，其中該等通道包含流體地連接以形成一內部通道的一入口通道及一出口通道，該內部通道的至少一部分係在該固態電路晶粒的該底表面之下。
實施例3係實施例1或2之物品，其中該基材進一步包含設置成鄰近於該等通道中之至少一者的一或多個安全通道。
實施例4係請求項3之物品，其中該等安全通道中之至少一者延伸至該固態電路晶粒的一底表面之下。
實施例5係實施例1至4中任一項之物品，其中該對位區域包含一凹穴以接收該固態電路晶粒。
實施例6係實施例5之物品，其中該凹穴包括一傾斜側壁，且該等通道中之至少一者延伸橫跨該傾斜側壁。
實施例7係實施例5或6之物品，其中該凹穴係尺寸過大的，使得在該凹穴的邊緣與該固態電路晶粒之間有一間隙，該間隙係一所需公差的至少3倍。
實施例8係實施例1至7中任一項之物品，其中該等通道以一封裝材料回填。
實施例9係實施例1至8中任一項之物品，其中該基材係一可撓性基材，該可撓性基材包括不定長度聚合材料的一帶材。
實施例10係實施例1至9中任一項之物品，該固態電路晶粒係一半導體晶粒。
實施例11係一種方法，其包含：提供一基材，該基材具有一主表面；將一固態電路晶粒設置在該基材的該主表面的一對位區域上，該固態電路晶粒具有在其之一底表面上的一或多個接觸焊墊；將一或多個通道形成在該基材的該主表面上，該等通道延伸至該對位區域中並具有在該固態電路晶粒的該底表面之下的一部分；將一導電液體設置至該等通道中；主要藉由一毛細壓力使該導電液體在該等通道中流動以產生與該固態電路晶粒的該底表面上的該等接觸焊墊的直接接觸；及 固化該導電液體以形成與該固態電路晶粒的該等接觸焊墊直接接觸的一或多條導電跡線。
實施例12係實施例11之方法，其中該等通道包含流體地連接的一入口通道及一出口通道，且該導電液體流入該入口通道中。
實施例13係實施例12之方法，其進一步包含將該導電液體設置至該入口通道中。
實施例14為係實施例11至13中任一項之方法，其進一步包含提供一或多個安全通道，該一或多個安全通道係設置成相鄰於該等通道中之至少一者並經組態以阻擋來自該相鄰通道的導電液體的流動。
實施例15係請求項14之方法，其中該等安全通道中之至少一者延伸至該固態電路晶粒的一底表面之下。
實施例16係實施例11至15中任一項之方法，其中該對位區域包括一凹穴以接收該固態電路晶粒。
實施例17係實施例16之方法，其中該凹穴包括一傾斜側壁，且該等通道中之至少一者延伸橫跨該傾斜側壁。
實施例18係實施例17之方法，其中該凹穴係尺寸過大的，使得在該凹穴的邊緣與該固態電路晶粒之間有一間隙，該間隙係一所需公差的至少3倍。
實施例19係實施例11至18中任一項之方法，其進一步包含以一封裝材料回填該等通道。
實施例20係實施例11至19中任一項之方法，其中該方法係在一卷對卷設備上進行。
實施例21係實施例11至20中任一項之方法，其中設置該導電液體包含主要藉由一毛細壓力使該導電液體在該等通道中流動。
實施例22係實施例11至21中任一項之方法，其進一步包含固化該導電液體以形成與該固態電路晶粒的該等接觸焊墊直接接觸的一或多條導電跡線。
實施例23係實施例11至22中任一項之方法，將一固態電路晶粒提供在一對位區域上包含藉由一黏著劑將該固態電路晶粒附接至該對位區域上。
本說明書中提及的「一個實施例」、「特定實施例」、「一或多個實施例」或「一實施例」，不管是否在「實施例」之前加上「例示性」，都表示與該實施例連結描述的特定部件、結構、材料或特性都包括在本發明某些例示性實施例的至少一個實施例之內。如此，在本說明書中許多地方出現的片語，例如「在一或多個實施例中(in one or more embodiments)」、「在某些實施例中(in certain embodiments)」、「在一個實施例中(in one embodiment)」或「在一實施例中(in an embodiment)」，並不必然參照本發明某些例示性實施例的相同實施例。更進一步，該等特定特徵、結構、材料、或特性可在一或多個實施例中用任何合適的方式結合。
雖然本說明書已詳細描述某些例示性實施例，但將瞭解所屬技術領域中具有通常知識者在理解前文敘述後，可輕易設想出這些實施例的替代、變化、及等同物。因此，應瞭解，本發明並不受限於上面揭示的該等例示實施例。具體而言，如本文所用，以端點敘述之數字範圍意在包括所有歸於該範圍內的數字(例如，1至5包括1、1.5、2、2.75、3、3.80、4及5)。另外，本文中所使用的所有數字均假定以用語「約(about)」進行修飾。更進一步地說，在本文中所提及的全部公開案與專利皆全文以引用方式併入本文中，其引用程度就如同將各個各别公開案或專利明確並且各别地指示以引用方式併入本文中。已描述各種例示性實施例。這些及其他實施例係在以下申請專利範圍的範圍之內。

Claims (20)

  1. 一種物品，其包含：一基材，其具有一主表面；一固態電路晶粒，其設置在該基材的該主表面的一對位區域上，該固態電路晶粒具有在其之一底表面上的一或多個接觸焊墊；一或多個通道，其設置在該基材的該主表面上，延伸至該對位區域中並具有在該固態電路晶粒的該底表面之下的一部分；及一或多條導電跡線，其形成在該一或多個通道中，該等導電跡線與該固態電路晶粒的該等接觸焊墊直接接觸。
  2. 如請求項1之物品，其中該等通道包含流體地連接以形成一內部通道的一入口通道及一出口通道，該內部通道的至少一部分係在該固態電路晶粒的該底表面之下。
  3. 如請求項1之物品，其中該基材進一步包含設置成鄰近於該等通道中之至少一者的一或多個安全通道。
  4. 如請求項3之物品，其中該等安全通道中之至少一者延伸至該固態電路晶粒的一底表面之下。
  5. 如請求項1之物品，其中該對位區域包含一凹穴以接收該固態電路晶粒。
  6. 如請求項5之物品，其中該凹穴包括一傾斜側壁，且該等通道中之至少一者延伸橫跨該傾斜側壁。
  7. 如請求項5之物品，其中該凹穴係尺寸過大的，使得在該凹穴的邊緣與該固態電路晶粒之間有一間隙，該間隙係一所需公差的至少3倍。
  8. 如請求項1之物品，其中該等通道以一封裝材料回填。
  9. 如請求項1之物品，其中該基材係一可撓性基材，該可撓性基材包 括不定長度聚合材料的一帶材。
  10. 一種方法，其包含：提供一基材，該基材具有一主表面；將一固態電路晶粒提供在該基材的該主表面的一個對位區域上，該固態電路晶粒具有在其之一底表面上的一或多個接觸焊墊；將一或多個通道形成在該基材的該主表面上，該等通道延伸至該對位區域中並具有在該固態電路晶粒的該底表面之下的一部分；及將一導電液體設置至該等通道中以產生與該固態電路晶粒的該底表面上的該等接觸焊墊的直接接觸。
  11. 如請求項10之方法，其中設置該導電液體包含主要藉由一毛細壓力使該導電液體在該等通道中流動。
  12. 如請求項10之方法，其進一步包含固化該導電液體以形成與該固態電路晶粒的該等接觸焊墊直接接觸的一或多條導電跡線。
  13. 如請求項10之方法，其中該等通道包含流體地連接的一入口通道及一出口通道，且該導電液體流入該入口通道中。
  14. 如請求項13之方法，其進一步包含將該導電液體設置至該入口通道中。
  15. 如請求項10之方法，其進一步包含提供一或多個安全通道，該一或多個安全通道係設置成相鄰於該等通道中之至少一者並經組態以阻擋來自該相鄰通道的導電液體的流動。
  16. 如請求項10之方法，其中該對位區域包括一凹穴以接收該固態電路晶粒。
  17. 如請求項16之方法，其中該凹穴包括一傾斜側壁，且該等通道中之至少一者延伸橫跨該傾斜側壁。
  18. 如請求項17之方法，其中該凹穴係尺寸過大的，使得在該凹穴的邊緣與該固態電路晶粒之間有一間隙，該間隙係一所需公差的至少3 倍。
  19. 如請求項10之方法，其進一步包含以一封裝材料回填該等通道。
  20. 如請求項10之方法，其中該方法係在一卷對卷設備上進行。
TW108107253A 2018-03-06 2019-03-05 電路晶粒與互連件之間的自動對位 TW201943010A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862639234P 2018-03-06 2018-03-06
US62/639,234 2018-03-06

Publications (1)

Publication Number Publication Date
TW201943010A true TW201943010A (zh) 2019-11-01

Family

ID=67846934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107253A TW201943010A (zh) 2018-03-06 2019-03-05 電路晶粒與互連件之間的自動對位

Country Status (6)

Country Link
US (1) US20210035875A1 (zh)
EP (1) EP3762965A1 (zh)
JP (1) JP2021515983A (zh)
CN (1) CN111819686A (zh)
TW (1) TW201943010A (zh)
WO (1) WO2019171214A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11503720B2 (en) 2018-09-17 2022-11-15 3M Innovative Properties Company Flexible device including conductive traces with enhanced stretchability
US11996380B2 (en) 2018-12-31 2024-05-28 3M Innovative Properties Company Flexible circuits on soft substrates
CN113273319A (zh) 2018-12-31 2021-08-17 3M创新有限公司 使用毛细管微流控形成电互连

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
JPH06350233A (ja) * 1993-06-10 1994-12-22 Sankyo Seiki Mfg Co Ltd 回路基板
WO2006100790A1 (ja) * 2005-03-22 2006-09-28 Cluster Technology Co., Ltd. 配線基板の製造方法及び配線基板
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
JP2008211150A (ja) * 2007-02-28 2008-09-11 Seiko Instruments Inc ３次元構造体部品、及びその製造方法
EP2179633A1 (de) * 2007-07-19 2010-04-28 Bayer MaterialScience AG Verfahren zur herstellung feiner leitfähiger strukturen auf oberflächen
CN102157510B (zh) * 2010-02-12 2013-11-06 亿光电子工业股份有限公司 近接传感器封装结构及其制作方法
JP2011249357A (ja) * 2010-05-21 2011-12-08 Panasonic Electric Works Co Ltd 回路基板および回路基板の製造方法
WO2012061182A1 (en) * 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device with wire bond free die
KR101968635B1 (ko) * 2012-11-22 2019-04-12 삼성전자주식회사 잉크젯 프린팅을 이용한 배선 형성 방법
JP2017147269A (ja) * 2016-02-15 2017-08-24 株式会社デンソー 車両用電装部品の製造方法

Also Published As

Publication number Publication date
US20210035875A1 (en) 2021-02-04
CN111819686A (zh) 2020-10-23
JP2021515983A (ja) 2021-06-24
EP3762965A1 (en) 2021-01-13
WO2019171214A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
JP7190430B2 (ja) 回路ダイと相互接続部との間の自動位置合せ
TW201943010A (zh) 電路晶粒與互連件之間的自動對位
JP5382041B2 (ja) パターン形成方法
US20040026754A1 (en) Radio frequency identification device and method
TW200932658A (en) A microfluidic device and a fluid ejection device incorporating the same
JP2010515242A (ja) 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ
US20160343616A1 (en) Semiconductor device including at least one element
JP2006332615A (ja) パターン形成方法
TWI536886B (zh) 用於裝配電子元件於可撓性基板上的方法和設備以及電子元件和可撓性基板的組件
KR20120031140A (ko) 마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법
US10302863B2 (en) Methods of attaching surfaces together by adhesives, and devices including surfaces attached together by adhesives
US11937381B2 (en) Forming electrical interconnections using capillary microfluidics
US20210319955A1 (en) Ultrathin and flexible devices including circuit dies
TWI681813B (zh) 用於流體操控之裝置及用於流體操控總成之製造方法
EP4328028A1 (en) Filling holes of a component carrier structure with controllable and alignable movable medium applicator
TWM537714U (zh) 平板式半導體封裝結構
TW201743054A (zh) 生醫檢測裝置以及生醫檢測裝置之製造方法
TW201943153A (zh) 具有跳線器的電氣裝置