TW201937723A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201937723A
TW201937723A TW108100451A TW108100451A TW201937723A TW 201937723 A TW201937723 A TW 201937723A TW 108100451 A TW108100451 A TW 108100451A TW 108100451 A TW108100451 A TW 108100451A TW 201937723 A TW201937723 A TW 201937723A
Authority
TW
Taiwan
Prior art keywords
layer
pattern
pixel
area
dummy pattern
Prior art date
Application number
TW108100451A
Other languages
English (en)
Other versions
TWI814762B (zh
Inventor
李知嬗
高武恂
孫世完
安珍星
李聖俊
李旺宇
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201937723A publication Critical patent/TW201937723A/zh
Application granted granted Critical
Publication of TWI814762B publication Critical patent/TWI814762B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

一種顯示裝置，其包括：包括第一區域和第二區域的基板；包括在第一區域中的複數個像素；以及包括在第二區域中的虛擬圖案，其中虛擬圖案的尺寸小於對應於複數個像素中的第一像素的像素區域，第一像素的像素圖案相對於像素區域所佔去的面積的比率為第一值，虛擬圖案相對於虛擬區域所佔去的面積的比率為第二值，並且第二值大於第一值。

Description

顯示裝置
本發明涉及一種顯示裝置。更具體來說，本發明涉及一種具有均勻導電圖案的顯示裝置。
顯示裝置可以包括具有複數個像素的顯示區域、以及位於顯示區域外圍的外圍區域。對應於像素的導電圖案可以佈置在顯示區域中。用於將數據寫入像素的導線或電路可以設置在外圍區域中。
為了形成導電圖案，在顯示裝置的製造期間，塗覆抗光蝕劑並進行曝光和顯影製程。在曝光和顯影製程中，由於突然的圖案密度變化，設置在顯示區域邊緣的抗光蝕劑可能部分地顯影。換言之，由於負載效應因顯示區域邊緣處的局部圖案密度差異所引起，因而顯示區域中的導電圖案可能不均勻，因此可能發生短路。
根據本發明的示例性實施例的顯示裝置包括：包括第一區域和第二區域之基板；包括在第一區域中的複數個像素；以及包括在第二區域中的虛擬圖案，其中虛擬圖案的尺寸小於對應於複數個像素中的第一像素的像素區域，第一像素的像素圖案相對於像素區域所佔去的面積的比率為第一值，虛擬圖案相對於虛擬區域所佔去的面積的比率大於第一值，並且虛擬區域和像素區域具有彼此相同的尺寸。
虛擬圖案可以包括島型圖案。
虛擬圖案可以包括複數個島型圖案。
島型圖案可包括多邊形或圓形。
第一區域可以包括複數個像素、連接到與複數個像素連接的閘極線之閘極電路部分、以及連接到與複數個像素連接的數據線之複數個焊墊。
像素圖案和虛擬圖案可以設置在相同層上。
像素圖案可以包括半導體層。
虛擬圖案可以包括第一導電層和第二導電層，第二導電層和第一導電層設置在不同層上，並且第一導電層可以與第二導電層重疊。
顯示裝置還可以進一步包括設置在第一導電層和第二導電層之間的絕緣層，其中第一導電層和第二導電層可以藉由絕緣層彼此絕緣。
像素圖案可以包括設置在與第一導電層相同層上的第一像素圖案、以及設置在與第二導電層相同層上的第二像素圖案。
第一像素圖案可以是閘極電極層、半導體層、數據電極層、像素電極層和電源電極層中的一個，並且第二像素圖案可以是閘極電極層、半導體層、數據電極層、像素電極層和電源電極層中的另一個。
根據本發明的示例性實施例的顯示裝置包括：包括第一區域和第二區域的基板；設置在第一區域中的基板上之第一像素圖案；以及設置在第二區域中的基板上之第一虛擬圖案，其中第一虛擬圖案相對於單位區域(unit area)所佔去的面積的第二比率大於第一虛擬圖案相對於單位區域所佔去的面積的第一比率。
單位區域可以具有與對應於設置在第一區域中的像素的像素區域相同的尺寸。
第一虛擬圖案可以包括電絕緣的第一島型圖案。
第一像素圖案和第一虛擬圖案可以設置在基板上的同一層上。
顯示裝置可進一步包括：設置在與第一像素圖案和第一虛擬圖案相同層上的絕緣層；設置在第一區域中的絕緣層上的第二像素圖案；以及設置在第二區域中的絕緣層上的第二虛擬圖案。
第二虛擬圖案相對於單位區域所佔去的面積的第四比率可以大於第二像素圖案相對於單位區域所佔去的面積的第三比率。
第二虛擬圖案可以與第一虛擬圖案重疊。
第二虛擬圖案可以包括電絕緣的第二島型圖案。
第二像素圖案和第二虛擬圖案可以設置在基板上的相同層上。
第一像素圖案或第二像素圖案可以包括半導體層。
根據本發明的示例性實施例的顯示裝置包括：包括顯示區域和外圍區域的基板；包括在顯示區域中的複數個像素，其中像素圖案設置在像素區域中；以及包括在外圍區域中的虛擬圖案，其中虛擬圖案設置在虛擬區域中，虛擬區域和像素區域尺寸實質上相同，像素圖案佔去像素區域中的第一區域，虛擬圖案佔去虛擬區域中的第二區域，並且第二區域的尺寸大於第一區域。
虛擬圖案可以設置在第一絕緣層和第二絕緣層之間。
虛擬圖案可以包括第一虛擬圖案和第二虛擬圖案，第一虛擬圖案可以設置在緩衝層和第一絕緣層之間，且第二虛擬圖案可以設置在第一絕緣層和第二絕緣層之間。
虛擬圖案可以設置在與電晶體的半導體層相同層上。
在下文中，將參考附圖更詳細地描述本發明的示例性實施例。如所屬技術領域中具有通常知識者應理解的是，可以以各種不同方式修改所描述的實施例，因此不應將其解釋成限於本文所闡述的實施例。
在整個說明書中，相同的元件符號可表示相同的元件。
在附圖中，為了清楚起見，可誇大層、薄膜、面板、區域等的厚度。
將理解的是，當例如層、薄膜、區域或基板的元件被稱為在另一元件「上(on)」時，其可以直接在另一元件上，或者也可以存在中間元件。
在下文中，參照第1圖，將描述根據本發明的示例性實施例的顯示裝置。
第1圖是根據本發明的示例性實施例的顯示裝置的方框圖。
參照第1圖，顯示裝置包括基板110、設置在基板110上的複數個像素PX、連接到複數個像素PX的複數個閘極線GL和複數個數據線DL、連接到複數個閘極線GL的閘極電路部分GC、連接到複數個數據線DL的複數個扇出線PL以及連接到複數個扇出線PL的複數個焊墊PD。
基板110可以包括第一區域S1，該第一區域S1包括顯示區域DA、閘極電路區域GA、焊墊部分區域PA和扇出區域POA。基板110也可以包括第二區域S2，該第二區域S2包括除了第一區域S1之外的基板110的其餘區域。短語「在平面上(on a plane)」可以表示與第一方向D1和第二方向D2平行的平面。第一方向D1可以垂直於或實質上垂直於第二方向D2。第一方向D1可以是列方向，第二方向D2可以是行方向。
顯示區域DA可以包括複數個像素PX、複數個閘極線GL和複數個數據線DL。在顯示區域DA中，複數個像素PX可以以矩陣形式佈置。複數個閘極線GL可以在第一方向D1上延伸。複數個閘極線GL可以接近彼此平行。複數個數據線DL可以在第二方向D2上延伸。複數個數據線DL可以接近彼此平行。
閘極電路區域GA可以包括閘極電路部分GC。閘極電路部分GC可以沿著在第二方向D2上延伸的顯示區域DA的一側設置。閘極電路部分GC可以連接到複數個閘極線GL。閘極電路部分GC可以產生複數個閘極訊號並將閘極訊號施加到複數個閘極線GL。
焊墊部分區域PA可以包括複數個焊墊PD。複數個焊墊PD可以沿著在第一方向D1上延伸的顯示區域DA的一側佈置。複數個焊墊PD可以連接到數據驅動器，其產生施加到複數個數據線DL的數據電壓。
扇出區域POA設置在焊墊部分區域PA與顯示區域DA之間，並且可以包括複數個扇出線PL。複數個扇出線PL將複數個焊墊PD和複數個數據線DL彼此連接。複數個扇出線PL可以將在數據驅動器中產生的數據電壓傳輸到複數個數據線DL。
第一區域S1可以是直接參與影像顯示的元件的區域，例如設置有複數個閘極線GL、複數個數據線DL、閘極電路部分GC、複數個焊墊PD、複數個扇出線PL以及其類似物。
第二區域S2可以包括複數個虛擬圖案DP。複數個虛擬圖案DP可以佈置在第一方向D1和第二方向D2上。虛擬圖案DP可以是具有尺寸小於一個像素的面積（例如，第2圖的PXA）的島型圖案。島型圖案可以不連接相鄰圖案。複數個虛擬圖案DP可為浮動（或絕緣）。例如，複數個虛擬圖案DP可以不接收電壓。
在顯示裝置的製造過程中，當在第一區域S1中形成直接參與顯示影像的元件時，複數個虛擬圖案DP可以形成在第二區域S2中。例如，當在顯示區域DA中形成對應於複數個像素PX的導電圖案時，可以在第二區域S2中形成複數個虛擬圖案DP。因此，當執行曝光和顯影製程以形成導電圖案時，可以防止局部圖案的密度差異。更具體而言，可以不直接參與影像顯示的複數個虛擬圖案DP可以防止顯示區域DA中的導電圖案不均勻並且防止在顯示區域DA中發生短路。
在下文中，將參照第2圖和第3圖詳細描述包括在第一區域S1中的像素圖案PXP和包括在第二區域S2中的虛擬圖案DP。
第2圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的像素圖案PXP的俯視圖。第3圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的虛擬圖案DP的俯視圖。
參照第2圖，顯示區域DA可以包括對應於複數個像素PX的複數個像素區域PXA。在第2圖中，示出了兩個像素區域PXA的半導體層（例如，第4圖的132）。
每個像素區域PXA的尺寸可以根據顯示區域DA的尺寸和顯示裝置的解析度而預定。例如，像素區域PXA可以是在第一方向D1上具有長度A並且在第二方向D2上具有長度B的四邊形。像素區域PXA可以具有A×B的尺寸。例如，第一方向D1上的長度A可以是15.75μm，且第二方向D2上的長度B可以是31.5μm。每個像素區域PXA包括對應於像素PX的像素圖案PXP。像素圖案PXP可以是包括在像素區域PXA中的導電圖案。可以根據像素PX的類型和形成像素PX的導電圖案來確定像素圖案PXP的形狀。例如，像素圖案PXP可以是對應於像素PX的半導體層132。像素圖案PXP可以具有對應於臨界大小(critical dimension)的寬度。
在像素區域PXA中，像素圖案PXP可以佔去預定第一比率（或第一值）的面積。像素區域PXA中的像素圖案PXP佔去的第一比率的面積可以稱為像素圖案PXP的密度。例如，像素圖案PXP可佔去像素區域PXA的約30％的面積。換言之，像素區域PXA中的像素圖案PXP的第一比率（第一值）可為大約30％。
參考第3圖所示，第二區域S2可以被劃分為複數個虛擬區域DMA，每個虛擬區域具有與像素區域PXA相同的尺寸。由於像素區域PXA和虛擬區域DMA的尺寸相同，因此像素區域PXA和虛擬區域DMA皆可以稱為單位區域。
與像素區域PXA類似，虛擬區域DMA可以是在第一方向D1上具有長度A並且在第二方向D2上具有長度B的四邊形，因此，可以具有A×B的尺寸。 例如，每個虛擬區域DMA在第一方向D1上的長度A可以是15.75μm，並且每個虛擬區域DMA在第二方向D2上的長度B可以是31.5μm。在第3圖中，示出了兩個虛擬區域DMA。
一個或多個虛擬圖案DP可以包括在複數個虛擬區域DMA的每一個中。在第3圖中，兩個虛擬圖案DP包括在複數個虛擬區域DMA的每一個中。虛擬圖案DP可以小於虛擬區域DMA。換言之，虛擬圖案DP的尺寸可以小於像素區域PXA。例如，兩個虛擬圖案DP包括在一個虛擬區域DMA中，並且每個虛擬圖案DP可以是在第一方向D1上具有長度A1並且在第二方向D2上具有長度B1的四邊形。每個虛擬圖案DP可以具有A1×B1的尺寸。虛擬圖案DP在第一方向D1上的長度A1短於虛擬區域DMA在第一方向D1上的長度A，並且虛擬圖案DP在第二方向D2上的長度B1短於虛擬區域DMA在第二方向D2上的長度B。例如，虛擬圖案DP可以是四邊形，其中第一方向D1上的長度A1可以是11μm且第二方向D2上的長度B1是11μm。在第一方向D1或第二方向D2上相鄰的虛擬圖案DP之間的距離可以是4.75μm。
包括在虛擬區域DMA中的兩個虛擬圖案DP可以佔去預定第二比率（或第二值）的面積。虛擬區域DMA中的虛擬圖案DP所佔去的面積的第二比率可以稱為虛擬圖案DP的密度。例如，兩個虛擬圖案DP可佔去虛擬區域DMA約50％的面積。換言之，兩個虛擬圖案DP所佔去的面積的第二比率可以是虛擬區域DMA的約50％。虛擬區域DMA中的兩個虛擬圖案DP所佔去的面積的第二比率（第二值）可以大於像素區域PXA中的像素圖案PXP所佔去的面積的第一比率（第一值）。換言之，虛擬圖案DP相對於單位區域所佔去的面積的第二比率可以大於像素圖案PXP相對於單位區域所佔去的面積的第一比率。
此外，像素圖案PXP和虛擬圖案DP可以設置在相同層上。在下文中，將參考第4圖及第5圖描述設置在相同層上的像素圖案PXP和虛擬圖案DP的示例。
第4圖是根據本發明的示例性實施例的第1圖的顯示裝置中的像素區域PXA的截面圖。第4圖可以示出沿著垂直於由第一方向D1和第二方向D2形成的平面的第三方向D3截取的像素區域PXA的一部分的截面。
參照第4圖，顯示裝置包括基板110、驅動電晶體TR和發光二極體LED。
基板110包括例如玻璃、塑料及其類似物的絕緣材料，並且緩衝層120設置在基板110上。緩衝層120防止例如雜質元素或濕氣的不必要物質的滲透。此外，緩衝層120使設置驅動電晶體TR的表面平坦化。可以取決於基板110的類型和製程條件省略緩衝層120。
閘極電極155設置在緩衝層120上。第1圖中所示的複數個閘極線GL可以設置在與閘極電極155相同層上。包括閘極線GL和閘極電極155的層可以稱為閘極電極層。第一絕緣層121設置在閘極電極155和緩衝層120上。
半導體層132設置在第一絕緣層121上。半導體層132可以由非晶矽、多晶矽或氧化物半導體製成。半導體層132與閘極電極155重疊。第一絕緣層121可以是單層的氮化矽、氧化矽及其類似物，或者可以具有氮化矽和氧化矽的雙層結構。第二絕緣層160設置在半導體層132和第一絕緣層121上。
彼此面對的源極電極176和汲極電極177設置在第二絕緣層160上。源極電極176可以通過穿透第二絕緣層160的接觸孔連接到半導體層132的一端。汲極電極177可以通過穿透第二絕緣層160的另一個接觸孔連接到半導體層132的另一端。第1圖中所示的複數個數據線DL可以設置在與源極電極176和汲極電極177相同層上。包括數據線DL、源極電極176和汲極電極177的層可以稱為數據電極層。
閘極電極155、源極電極176、汲極電極177和半導體層132形成驅動電晶體TR。驅動電晶體TR的通道形成在源極電極176和汲極電極177之間的半導體層132的一部分中。
第三絕緣層181設置在驅動電晶體TR和第二絕緣層160上。第三絕緣層181可以包括有機絕緣材料或無機絕緣材料。第三絕緣層181可以將設置在像素電極710的表面平坦化。
像素電極710設置在第三絕緣層181上，且像素電極710通過穿透第三絕緣層181的接觸孔H與驅動電晶體TR的汲極電極177連接。形成像素電極710的層可以稱為像素電極層。驅動電晶體TR向像素電極710提供對應於數據電壓的電流。
發光層720設置在像素電極710上，且電源電極730設置在發光層720上。設置電源電極730的層可以稱為電源電極層。 發光層720可以包括有機發光材料或無機發光材料。像素電極710和電源電極730中的一個可以是反射電極，而另一個可以是半透射電極。例如，在頂部發光型顯示裝置中，像素電極710可以是反射電極，電源電極730可以是半透射電極。
像素電極710、發光層720和電源電極730形成發光二極體LED。像素電極710可以是發光二極體LED的陽極，並且電源電極730可以是發光二極體LED的陰極。或者，像素電極710可以是發光二極體LED的陰極，並且電源電極730可以是發光二極體LED的陽極。 當來自像素電極710和電源電極730的電洞和電子注入發光層720並且由激發電子及與其相關的電洞所形成的激子從激發態落入基態時，從發光二極體LED發射光。 發光二極體LED可以發射原色之一的光。原色可包括紅色、綠色或藍色。或者，原色可包括黃色、青色或品紅色。
像素界定層190可以設置在像素電極710的外圍。像素界定層190界定發光二極體LED的區域，換言之，係界定發光的發光區域。像素界定層190設置在像素電極710的一部分上，並且發光層720可以設置在像素電極710的不被像素界定層190覆蓋的另一部分上。設置發光層720的區域可以是發光區域。
保護發光二極體LED的封裝層195可以設置在發光二極體LED上。 封裝層195可以包括有機絕緣材料或無機絕緣材料。
第5圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案DP的截面圖。第5圖示出了沿第三方向D3截取的虛擬區域DMA的截面。
參照第5圖，在虛擬區域DMA中，緩衝層120設置在基板110上，第一絕緣層121設置在緩衝層120上，且虛擬圖案DP設置在第一絕緣層121上。此外，第二絕緣層160、第三絕緣層181、像素界定層190和封裝層195依序設置在虛擬圖案DP和第一絕緣層121上。
虛擬圖案DP設置在第一絕緣層121和第二絕緣層160之間，並且與半導體層132相同層上，該半導體層132設置在像素區域PXA中的第一絕緣層121和第二絕緣層160之間。當在顯示裝置的製造過程中形成半導體層132時，可以形成虛擬圖案DP，並且虛擬圖案DP可以由與半導體層132相同的材料製成。半導體層132可以是單一導電層，並且半導體層132可以是對應於虛擬圖案DP的像素圖案PXP。
在下文中，將描述本發明的示例性實施例，其中虛擬圖案DP包括設置在複數個不同層中的導電層。
第6圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的虛擬圖案DP的截面圖。第6圖示出在第三方向D3上截取的虛擬區域DMA的截面。
參照第6圖，在虛擬區域DMA中，緩衝層120設置在基板110上，並且第一虛擬圖案DP1設置在緩衝層120上。第一絕緣層121設置在第一虛擬圖案DP1和緩衝層120上，並且第二虛擬圖案DP2設置在第一絕緣層121上。另外，第二絕緣層160、第三絕緣層181、像素界定層190和封裝層195依序設置在第二虛擬圖案DP2和第一絕緣層121上。
第一虛擬圖案DP1設置在緩衝層120和第一絕緣層121之間，並且設置在與閘極電極155相同層上，該閘極電極155設置在像素區域PXA中的緩衝層120和第一絕緣層121之間。換言之，第一虛擬圖案DP1可以設置在與閘極電極層相同層上。閘極電極層是對應於第一虛擬圖案DP1的第一像素圖案。 當在顯示裝置的製造過程中形成閘極電極層時，可以形成第一虛擬圖案DP1，並且第一虛擬圖案DP1可以由與閘極電極層相同的材料製成。在這種情況下，第一虛擬圖案DP1相對於單位區域所佔去的面積的第二比率可以大於閘極電極層相對於單位區域所佔去的面積的第一比率。
第二虛擬圖案DP2設置在第一絕緣層121和第二絕緣層160之間，並且設置在與半導體層132相同層上，該半導體層132設置在像素區域PXA中的第一絕緣層121和第二絕緣層160之間。半導體層132是對應於第二虛擬圖案DP2的第二像素圖案。當在顯示裝置的製造過程中形成半導體層132時，可以形成第二虛擬圖案DP2，並且第二虛擬圖案DP2可以由與半導體層132相同的材料製成。在這種情況下，第二虛擬圖案DP2相對於單位區域所佔去的面積的第四比率可以大於半導體層132相對於單位區域所佔去的面積的第三比率。
虛擬圖案DP可以包括在第三方向D3上彼此重疊的第一虛擬圖案DP1和第二虛擬圖案DP2。第一虛擬圖案DP1可以是第一導電層，且第二虛擬圖案DP2可以是第二導電層。換言之，虛擬圖案DP可以包括設置在不同層上，同時彼此重疊的第一導電層和第二導電層。第一絕緣層121設置在第一導電層和第二導電層之間，且第一導電層和第二導電層可以藉由第一絕緣層121彼此絕緣。
第7圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的虛擬圖案DP的截面圖。第7圖示出了沿第三方向D3截取的虛擬區域DMA的截面。
參照第7圖，在虛擬區域DMA中，緩衝層120設置在基板110上，並且第一虛擬圖案DP1設置在緩衝層120上。第一絕緣層121設置在第一虛擬圖案DP1和緩衝層120上，且第二虛擬圖案DP2設置在第一絕緣層121上。第二絕緣層160設置在第二虛擬圖案DP2及第一絕緣層121上，且第三虛擬圖案DP3設置在第二絕緣層160上。另外，第三絕緣層181、像素界定層190和封裝層195依序設置在第三虛擬圖案DP3和第二絕緣層160上。
第一虛擬圖案DP1設置在緩衝層120和第一絕緣層121之間，並且設置在與閘極電極層相同層上，該閘極電極層設置在像素區域PXA中的緩衝層120和第一絕緣層121之間。
第二虛擬圖案DP2設置在第一絕緣層121和第二絕緣層160之間，並且設置在與半導體層132相同層上，該半導體層132設置在像素區域PXA中的第一絕緣層121和第二絕緣層160之間。
第三虛擬圖案DP3設置在第二絕緣層160和第三絕緣層181之間，並且設置在與源極電極176和汲極電極177相同層上，該源極電極176和該汲極電極177設置在像素區域PXA中的第二絕緣層160和第三絕緣層181之間。換言之，第三虛擬圖案DP3可以設置在與數據電極層相同層上。數據電極層是對應於第三虛擬圖案DP3的第三像素圖案。當在顯示裝置的製造過程中形成數據電極層時，可以形成第三虛擬圖案DP3，且第三虛擬圖案DP3可以由與數據電極層相同的材料製成。在這種情況下，第三虛擬圖案DP3相對於單位區域所佔去的面積的比率可以大於數據電極層相對於單位區域所佔去的面積的比率。
虛擬圖案DP可以包括在第三方向D3上彼此重疊的第一虛擬圖案DP1、第二虛擬圖案DP2和第三虛擬圖案DP3。第一虛擬圖案DP1可以是第一導電層，第二虛擬圖案DP2可以是第二導電層，且第三虛擬圖案DP3可以是第三導電層。換言之，虛擬圖案DP可以包括彼此重疊的不同層的第一導電層、第二導電層和第三導電層。第一導電層和第二導電層可以藉由第一絕緣層121彼此絕緣。第二絕緣層160設置在第二導電層和第三導電層之間，並且第二導電層和第三導電層可以藉由第二絕緣層160彼此絕緣。
第8圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的虛擬圖案DP的截面圖。第8圖示出了沿第三方向D3截取的虛擬區域DMA的截面。
參照第8圖，在虛擬區域DMA中，緩衝層120設置在基板110上，並且第一虛擬圖案DP1設置在緩衝層120上。第一絕緣層121設置在第一虛擬圖案DP1和緩衝層120上，並且第二虛擬圖案DP2設置在第一絕緣層121上。第二絕緣層160設置在第二虛擬圖案DP2和第一絕緣層121上，並且第三虛擬圖案DP3設置在第二絕緣層160上。第三絕緣層181設置在第三虛擬圖案DP3和第二絕緣層160上，並且第四虛擬圖案DP4設置在第三絕緣層181上。另外，像素界定層190和封裝層195依序設置在第四虛擬圖案DP4和第三絕緣層181上。
第一虛擬圖案DP1設置在緩衝層120和第一絕緣層121之間，並且設置在與閘極電極層相同層上，該閘極電極層設置在緩衝層120和第一絕緣層121之間。
第二虛擬圖案DP2設置在第一絕緣層121和第二絕緣層160之間，並且設置在與半導體層132相同層上，該半導體層132設置在像素區域PXA中的第一絕緣層121和第二絕緣層160之間。
第三虛擬圖案DP3設置在第二絕緣層160和第三絕緣層181之間，並且設置在與數據電極層相同層上，該數據電極層設置在像素區域PXA中的第二絕緣層160和第三絕緣層181之間。
第四虛擬圖案DP4設置在第三絕緣層181和像素界定層190之間，並且設置在與像素電極710相同層上，該像素電極710設置在像素區域PXA中的第三絕緣層181和像素界定層190之間。換言之，第四虛擬圖案DP4可以設置在與像素區域PXA中的像素電極層相同層上。像素電極層是對應於第四虛擬圖案DP4的第四像素圖案。 當在顯示裝置的製造過程中形成像素電極層時，可以形成第四虛擬圖案DP4，並且第四虛擬圖案DP4可以由與像素電極層相同的材料製成。在這種情況下，第四虛擬圖案DP4相對於單位區域所佔去的面積的比率可以大於像素電極層相對於單位區域所佔去的面積的比率。
虛擬圖案DP可以包括在第三方向D3上彼此重疊的第一虛擬圖案DP1、第二虛擬圖案DP2、第三虛擬圖案DP3和第四虛擬圖案DP4。第一虛擬圖案DP1可以是第一導電層，第二虛擬圖案DP2可以是第二導電層，第三虛擬圖案DP3可以是第三導電層，且第四虛擬圖案DP4可以是第四導電層。換言之，虛擬圖案DP可以包括設置在不同層上並且彼此重疊的第一導電層、第二導電層、第三導電層和第四導電層。第一導電層和第二導電層可以藉由第一絕緣層121彼此絕緣。第二導電層和第三導電層可以藉由第二絕緣層160彼此絕緣。第三絕緣層181可以設置在第三導電層和第四導電層之間，且第三導電層和第四導電層可以藉由第三絕緣層181彼此絕緣。
第9圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的虛擬圖案DP的截面圖。第9圖示出了沿第三方向D3截取的虛擬區域DMA的截面。
參照第9圖，在虛擬區域DMA中，緩衝層120設置在基板110上，並且第一虛擬圖案DP1設置在緩衝層120上。第一絕緣層121設置在第一虛擬圖案DP1和緩衝層120上，並且第二虛擬圖案DP2設置在第一絕緣層121上。第二絕緣層160設置在第二虛擬圖案DP2和第一絕緣層121上，並且第三虛擬圖案DP3設置在第二絕緣層160上。第三絕緣層181設置在第三虛擬圖案DP3和第二絕緣層160上，並且第四虛擬圖案DP4設置在第三絕緣層181上。像素界定層190設置在第四虛擬圖案DP4和第三絕緣層181上，並且第五虛擬圖案DP5設置在像素界定層190上。封裝層195設置在第五虛擬圖案DP5和像素界定層190上。
第一虛擬圖案DP1設置在緩衝層120和第一絕緣層121之間，並且設置在與閘極電極層相同層上，該閘極電極層設置在像素區域PXA中的緩衝層120和第一絕緣層121之間。
第二虛擬圖案DP2設置在第一絕緣層121和第二絕緣層160之間，並且設置在與半導體層132相同層上，該半導體層132設置在像素區域PXA中的第一絕緣層121和第二絕緣層160之間。
第三虛擬圖案DP3設置在第二絕緣層160和第三絕緣層181之間，並且設置在與數據電極層相同層上，該數據電極層設置在像素區域PXA中的第二絕緣層160和第三絕緣層181之間。
第四虛擬圖案DP4設置在第三絕緣層181和像素界定層190之間，並且設置在與像素電極710相同層上，該像素電極710設置在像素區域PXA中的第三絕緣層181和像素界定層190之間。
第五虛擬圖案DP5設置在像素界定層190和封裝層195之間，並且設置在與電源電極730相同層上，該電源電極730設置在像素區域PXA中的像素界定層190和封裝層195之間。換言之，第五虛擬圖案DP5可以設置在與電源電極相同層上。電源電極層是對應於第五虛擬圖案DP5的第五像素圖案。當在顯示裝置的製造過程中形成電源電極層時，可以形成第五虛擬圖案DP5，並且第五虛擬圖案DP5可以由與電源電極層相同的材料製成。在這種情況下，第五虛擬圖案DP5相對於單位區域所佔去的面積的比率可以大於電源電極層相對於單位區域所佔去的面積的比率。
虛擬圖案DP可以包括在第三方向D3上彼此重疊的第一虛擬圖案DP1、第二虛擬圖案DP2、第三虛擬圖案DP3、第四虛擬圖案DP4和第五虛擬圖案DP5。第一虛擬圖案DP1可以是第一導電層，第二虛擬圖案DP2可以是第二導電層，第三虛擬圖案DP3可以是第三導電層，第四虛擬圖案DP4可以是第四導電層，並且第五虛擬圖案DP5可以是第五導電層。換言之，虛擬圖案DP可以包括不同層並且彼此重疊的第一導電層、第二導電層、第三導電層、第四導電層和第五導電層。第一導電層和第二導電層可以藉由第一絕緣層121彼此絕緣。第二導電層和第三導電層可以藉由第二絕緣層160彼此絕緣。第三導電層和第四導電層可以藉由第三絕緣層181彼此絕緣。像素界定層190設置在第四導電層和第五導電層之間，並且第四導電層和第五導電層可以藉由像素界定層190彼此絕緣。
在第6圖至第9圖中，第一虛擬圖案至第五虛擬圖案DP1、DP2、DP3、DP4和DP5在平面圖中分別具有相同的尺寸。然而，平面圖中的第一虛擬圖案至第五虛擬圖案DP1、DP2、DP3、DP4和DP5中的每一個的尺寸可以在包括魚虛擬區域DMA中的範圍內變化。換言之，第一虛擬圖案至第五虛擬圖案DP1、DP2、DP3、DP4和DP5中的至少一個在平面圖中可以具有不同的尺寸。或者，虛擬圖案DP可以包括選自第一虛擬圖案至第五虛擬圖案DP1、DP2、DP3、DP4和DP5中的兩個或更多個虛擬圖案的組合。
在下文中，將參照第10圖至第13圖描述平面圖中的各種不同類型的虛擬圖案DP。主要描述與第3圖的差異，並且可以省略多餘的解釋。
第10圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的虛擬圖案DP的俯視圖。
參照第10圖，虛擬圖案DP可以包括在複數個虛擬區域DMA中的每一個中。虛擬圖案DP可以是四邊形，其中第一方向D1上的長度是A1並且第二方向D2上的長度是B2，並且可以具有A1×B2的尺寸。虛擬圖案DP在第一方向D1上的長度A1短於虛擬區域DMA在第一方向D1上的長度，並且虛擬圖案DP在第二方向D2上的長度B2短於虛擬區域DMA在第二方向D2上的長度。例如，虛擬圖案DP可以是四邊形，其中第一方向D1上的長度A1是11μm，且第二方向上的長度B2是22μm。
在第10圖的實施例中，虛擬圖案DP的尺寸可以使在虛擬區域DMA中由虛擬圖案DP佔去的面積的第二比率（第二值）大於在像素區域PXA中由像素圖案PXP佔去的面積的第一比率（第一值）。
第11圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的虛擬圖案DP的俯視圖。
參照第11圖，複數個虛擬區域DMA中的每一個可包括兩個圓形虛擬圖案DP。 當虛擬區域DMA在第一方向D1上的長度短於虛擬區域DMA在第二方向D2上的長度時，圓形虛擬圖案DP的直徑可以短於虛擬區域DMA在第一方向D1上的長度。
在第11圖的實施例中，虛擬圖案DP的尺寸可以使虛擬區域DMA中由虛擬圖案DP佔去的面積的第二比率（第二值）大於在像素區域PXA中由像素圖案PXP佔去的面積的第一比率（第一值）。
第12圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的虛擬圖案的俯視圖。
參照第12圖，複數個虛擬區域DMA中的每一個可包括三角形虛擬圖案DP和倒三角形虛擬圖案DP。相鄰虛擬區域DMA中的三角形虛擬圖案DP和倒三角形虛擬圖案DP可以相對地定向。複數個虛擬區域DMA中的三角形虛擬圖案DP和倒三角形虛擬圖案DP的對準可以與第12圖中所示的不同。當虛擬區域DMA在第一方向D1上的長度短於虛擬區域DMA在第二方向D2上的長度時，三角形虛擬圖案DP或倒三角形虛擬圖案DP的最長邊的長度可以短於虛擬區域DMA在第一方向D1上的長度。
在第12圖的實施例中，虛擬圖案DP的尺寸可以使虛擬區域DMA中由虛擬圖案DP佔去的面積的第二比率（第二值）大於在像素區域PXA中由像素圖案PXP佔去的面積的第一比率（第一值）。
第13圖是根據本發明的示例性實施例的包括在第1圖的顯示裝置中的虛擬圖案DP的俯視圖。
參照第13圖，複數個虛擬區域DMA中的每一個可包括兩個六邊形虛擬圖案DP。 當虛擬區域DMA在第一方向D1上的長度短於虛擬區域DMA在第二方向D2上的長度時，六邊形虛擬圖案DP的最長對角線的長度可以短於虛擬區域DMA在第一方向D1上的長度。
在第13圖的實施例中，虛擬圖案DP的尺寸可以使虛擬區域DMA中由虛擬圖案DP佔去的面積的第二比率（第二值）大於在像素區域PXA中由像素圖案PXP佔去的面積的第一比率（第一值）。
如第3圖和第10圖到第13圖所示。虛擬圖案DP可以是具有多邊形或圓形的島型結構。
根據本發明的示例性實施例，可以增加對應於複數個像素的導電圖案的均勻性，並且可以防止短路。雖然本發明參照本發明的示例性實施例具體示出和描述，但所屬技術領域中具有通常知識者將理解的是，在不脫離由所附發明申請專利範圍限定的本發明的精神和範圍的情況下，可以對其進行形式和細節上的各種改變。
110‧‧‧基板
120‧‧‧緩衝層
121‧‧‧第一絕緣層
132‧‧‧半導體層
155‧‧‧閘極電極
160‧‧‧第二絕緣層
176‧‧‧源極電極
177‧‧‧汲極電極
181‧‧‧第三絕緣層
190‧‧‧像素界定層
195‧‧‧封裝層
710‧‧‧像素電極
720‧‧‧發光層
730‧‧‧電源電極
A、B、A1、B1、B2‧‧‧長度
D1‧‧‧第一方向
D2‧‧‧第二方向
D3‧‧‧第三方向
DA‧‧‧顯示區域
DL‧‧‧數據線
DMA‧‧‧虛擬區域
DP‧‧‧虛擬圖案
DP1‧‧‧第一虛擬圖案
DP2‧‧‧第二虛擬圖案
DP3‧‧‧第三虛擬圖案
DP4‧‧‧第四虛擬圖案
DP5‧‧‧第五虛擬圖案
GA‧‧‧閘極電路區域
GC‧‧‧閘極電路部分
GL‧‧‧閘極線
H‧‧‧接觸孔
LED‧‧‧發光二極體
PA‧‧‧焊墊部分區域
PD‧‧‧焊墊
PL‧‧‧扇出線
PX‧‧‧像素
POA‧‧‧扇出區域
PXA‧‧‧像素區域
PXP‧‧‧像素圖案
S1‧‧‧第一區域
S2‧‧‧第二區域
TR‧‧‧驅動電晶體
第1圖是根據本發明的示例性實施例的顯示裝置的方框圖。
第2圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的像素圖案的俯視圖。參照本發明的示例性實施例的第1圖。
第3圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的俯視圖。
第4圖是根據本發明的示例性實施例的第1圖的顯示裝置中的像素區域的截面圖。
第5圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的截面圖。
第6圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的截面圖。
第7圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的截面圖。
第8圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的截面圖。
第9圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的截面圖。
第10圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的俯視圖。
第11圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的俯視圖。
第12圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的俯視圖。
第13圖是根據本發明的示例性實施例的包含在第1圖的顯示裝置中的虛擬圖案的俯視圖。

Claims (10)

  1. 一種顯示裝置，其包括： 一基板，包括一第一區域和一第二區域； 複數個像素，包含在該第一區域中；以及 一虛擬圖案，包含在該第二區域中， 其中該虛擬圖案的尺寸小於對應於該複數個像素中的一第一像素的一像素區域， 該第一像素的一像素圖案相對於該像素區域所佔去的面積的比率為一第一值， 該虛擬圖案相對於一虛擬區域所佔去的面積的比率為一第二值，並且該第二值大於該第一值。
  2. 如申請專利範圍第1項所述之顯示裝置，其中該虛擬圖案包括一島型圖案。
  3. 如申請專利範圍第1項所述之顯示裝置，其中該虛擬圖案包括複數個島型圖案。
  4. 如申請專利範圍第2項所述之顯示裝置，其中該島型圖案包括一多邊形或一圓形。
  5. 如申請專利範圍第1項所述之顯示裝置，其中該第一區域包括該複數個像素、連接到與該複數個像素連接的閘極線之一閘極電路部分、以及連接到與該複數個像素連接的數據線之複數個焊墊。
  6. 如申請專利範圍第1項所述之顯示裝置，其中該像素圖案與該虛擬圖案設置在相同層上。
  7. 如申請專利範圍第6項所述之顯示裝置，其中該像素圖案包括一半導體層。
  8. 如申請專利範圍第1項所述之顯示裝置，其中該虛擬圖案包括一第一導電層和一第二導電層，該第二導電層和該第一導電層設置在不同層上，並且該第一導電層與該第二導電層重疊。
  9. 如申請專利範圍第8項所述之顯示裝置，其進一步包括設置在該第一導電層和該第二導電層之間的一絕緣層，其中該第一導電層和該第二導電層藉由該絕緣層彼此絕緣。
  10. 如申請專利範圍第8項所述之顯示裝置，其中該像素圖案包括設置在與該第一導電層相同層上的一第一像素圖案、以及設置在與該第二導電層相同層上的一第二像素圖案。
TW108100451A 2018-01-04 2019-01-04 顯示裝置 TWI814762B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180001256A KR102481468B1 (ko) 2018-01-04 2018-01-04 표시 장치
KR10-2018-0001256 2018-01-04

Publications (2)

Publication Number Publication Date
TW201937723A true TW201937723A (zh) 2019-09-16
TWI814762B TWI814762B (zh) 2023-09-11

Family

ID=67057765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100451A TWI814762B (zh) 2018-01-04 2019-01-04 顯示裝置

Country Status (4)

Country Link
US (2) US10651243B2 (zh)
KR (1) KR102481468B1 (zh)
CN (1) CN110010014B (zh)
TW (1) TWI814762B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102481468B1 (ko) 2018-01-04 2022-12-26 삼성디스플레이 주식회사 표시 장치
KR20210095265A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 표시 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP4702268B2 (ja) * 1997-06-17 2011-06-15 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投射型表示装置
JP3531633B2 (ja) * 2000-09-14 2004-05-31 セイコーエプソン株式会社 液晶装置及び電子機器
JP4512976B2 (ja) * 2003-12-10 2010-07-28 日本電気株式会社 液晶表示装置
JP4674287B2 (ja) * 2003-12-12 2011-04-20 奇美電子股▲ふん▼有限公司 画像表示装置
JP4131243B2 (ja) 2004-02-06 2008-08-13 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置、及び電子機器
JP4836431B2 (ja) * 2004-10-29 2011-12-14 東芝モバイルディスプレイ株式会社 表示装置
CN100452412C (zh) * 2007-05-31 2009-01-14 友达光电股份有限公司 像素结构与制造方法及含像素结构的光电装置与制造方法
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101280827B1 (ko) * 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20140068592A (ko) * 2012-11-28 2014-06-09 삼성디스플레이 주식회사 표시장치
KR101641690B1 (ko) 2013-09-25 2016-07-21 엘지디스플레이 주식회사 터치스크린 일체형 표시장치
KR102372210B1 (ko) * 2015-03-23 2022-03-08 삼성디스플레이 주식회사 표시 장치
JP6484487B2 (ja) * 2015-04-06 2019-03-13 株式会社ジャパンディスプレイ 表示装置の製造方法及び表示装置
KR102332255B1 (ko) 2015-04-29 2021-11-29 삼성디스플레이 주식회사 표시 장치
JP2017152511A (ja) * 2016-02-24 2017-08-31 ソニー株式会社 撮像装置
US10354578B2 (en) * 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
JP6747068B2 (ja) * 2016-06-07 2020-08-26 三菱電機株式会社 液晶表示パネルおよび当該液晶表示パネルを備えた液晶表示装置
KR102481468B1 (ko) 2018-01-04 2022-12-26 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US10651243B2 (en) 2020-05-12
US20200235176A1 (en) 2020-07-23
KR20190083689A (ko) 2019-07-15
TWI814762B (zh) 2023-09-11
CN110010014A (zh) 2019-07-12
US20190206952A1 (en) 2019-07-04
US11302753B2 (en) 2022-04-12
KR102481468B1 (ko) 2022-12-26
CN110010014B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
TWI682378B (zh) 微型led顯示面板
KR101749147B1 (ko) 유기발광 표시장치 및 그 제조방법
JP6521610B2 (ja) 画像表示装置
JP2018049774A (ja) 表示装置
US11018200B2 (en) Display device having a white emitting area
US20130134451A1 (en) Mask Assembly and Organic Light Emitting Diode Display Manufactured Using the Same
KR20150075633A (ko) 탑 에미션 방식의 유기 발광 표시 장치 및 탑 에미션 방식의 유기 발광 표시 장치 제조 방법
US10381400B2 (en) Method of manufacturing light emitting device
KR102613051B1 (ko) 고해상도 디스플레이 장치
KR102550331B1 (ko) 마이크로 led 전사 방법, 이를 이용한 마이크로 led 표시 패널 제조 방법 및 마이크로 led 표시 패널
KR102602221B1 (ko) 표시 장치
TW202215389A (zh) 顯示面板及其製作方法
TWI814762B (zh) 顯示裝置
JP4706401B2 (ja) Ｅｌ素子及びその製造方法
US20220181396A1 (en) Electroluminescence Display Apparatus
KR102247475B1 (ko) 유기전계발광 표시장치
KR102166004B1 (ko) 유기 발광 표시장치 및 그 제조방법
KR20210079588A (ko) Led 표시장치
TWI779631B (zh) 發光裝置
KR20220159560A (ko) 표시 장치 및 이의 제조 방법
KR102523427B1 (ko) 표시 패널 및 이의 제조 방법
WO2023149105A1 (ja) 表示装置
KR20220139508A (ko) 표시 장치의 제조 방법 및 표시 장치
JP2016157799A (ja) Ｅｌ表示装置及びその製造方法
KR20240077107A (ko) 발광 표시장치