TW201926298A - 位準偏移電路及顯示裝置驅動器 - Google Patents
位準偏移電路及顯示裝置驅動器 Download PDFInfo
- Publication number
- TW201926298A TW201926298A TW107139395A TW107139395A TW201926298A TW 201926298 A TW201926298 A TW 201926298A TW 107139395 A TW107139395 A TW 107139395A TW 107139395 A TW107139395 A TW 107139395A TW 201926298 A TW201926298 A TW 201926298A
- Authority
- TW
- Taiwan
- Prior art keywords
- level
- type transistor
- voltage
- circuit
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本發明的課題為不追加被最佳化為輸出緩衝專用之程序,而提升驅動能力。上述課題之解決手段為,位準偏移電路(1)之位準偏移區塊(2)包含將驅動P型電晶體(P1)之信號的振幅位準向負側擴張的位準偏移器(LEVP)、與將驅動N型電晶體(N1)之信號的振幅位準向正側擴張的位準偏移器(LEVN)。
Description
本發明係關於將邏輯信號進行位準偏移為輸入輸出信號之位準偏移電路及使用其之顯示裝置驅動器,尤其是關於用於需要多個電源的顯示裝置驅動器之位準偏移電路。
進行演算、儲存的半導體元件由於低耗電化、高速運作故運作電壓降低。然而,關於顯示元件,一般以高電壓驅動。
驅動顯示元件的顯示器驅動器IC之情形時,除了邏輯信號用之控制電源(例如1.1V)之外,還需要階度電壓用電源(例如8V)、面板內電晶體驅動用電源(例如20V、-10V)。除此之外,也有需要用於與顯示裝置之其他邏輯元件連接之、為了輸入輸出系電源(例如1.8V)的最合適之電晶體的情形。
對於將以各個電壓最合適地運作之電晶體形成於同一半導體元件上,需要分別設置雜質注入條件之不同區域且製造程序增加。
因此專利文獻1中,記載有不使製造程序增加而產生複數之雜質濃度的情形。
又,若製造程序複雜化,則遮罩片數與自接單到供給製品為止的所需時間(TAT,Turn Around Time)增加而影響成本、交貨期限。可使用於輸入輸出系之電晶體,藉由階度用電源用電晶體而可清除耐壓。因此,也有為了輸入輸出系設定階度用電源用電晶體而不設定用於輸入輸出系之專用電晶體的情形。
於不設定用於輸入輸出系之專用電晶體的情形,必須使用設定了必要以上之耐壓的階度用電源用電晶體之程序而產生使用於輸入輸出系之電晶體。
圖6示出具備了輸入輸出系之輸出緩衝電路95的以往之位準偏移電路91之電路圖。圖6示出輸出控制信號OE為允許(enable)之情形時,將輸出信號DATA向外部輸出之例。
輸出控制信號OE及輸出信號DATA為邏輯系之信號的VDD-GND位準(1.1V)。因此,位準偏移電路91之反向器(inverter)、NAND、NOR是以藉由控制邏輯用電源(1.1V)成為最合適之運作的程序而產生。由於位準偏移電路92及輸出緩衝電路95之P型電晶體P0及N型電晶體N0必須將邏輯系之信號(1.1V)向輸入輸出系之信號(1.8V)轉換且進行輸出,故希望以藉由輸出輸入系電源(1.8V)成為最合適之運作的程序產生。然而,由於無專用的程序,因此以藉由耐壓為1.8V以上而接近最合適的運作電壓之階度用電源(8V)的程序產生。
藉由該位準偏移電路91,邏輯系之信號(1.1V)的輸出信號DATA藉由位準偏移區塊92及輸出緩衝95被轉換為輸出輸入系的信號(1.8V)而向外部輸出。
圖7示出以往的一般之位準偏移器的電路圖。該位準偏移器具備兩個N型電晶體N51、N52、與閘極相互連接至雙方的汲極之交叉耦合(cross coupled)型之兩個P型電晶體P51、P52、與反向器INV50。該反向器INV50將輸入端子IN之輸入信號進行反轉,以1.1V之低電壓源VDD(未圖示)運作。反向器INV50以外之元件為以1.8V之高電壓源IOVCC運作之高電壓側的元件。
兩個N型電晶體N51、N52 其源極接地,並且分別接收彼此互補之信號,即輸入端子IN之輸入信號、及來自反向器INV50之輸入信號的反轉信號。所謂兩個P型電晶體P51及P52,其源極連接於高電壓源IOVCC,閘極彼此交叉耦合連接於對方之汲極,汲極分別連接於各N型電晶體N51、N52之汲極。將P型電晶體P51與N型電晶體N51之連接點設為節點W51,將P型電晶體P52與N型電晶體N52之連接點設為節點W52。進而,輸出端子OUT連接於節點W52。
接著,說明上述位準偏移器之運作。固定時間下,例如輸入信號為H(VDD)位準,其反轉信號為L(GND=0V)位準時,N型電晶體N51為導通狀態,N型電晶體N52為斷開狀態,P型電晶體P51為斷開狀態,P型電晶體P52為導通狀態。又,一方之節點即節點W51為L(GND)位準,另一方之節點即節點W52為H(IOVCC)位準。N型電晶體N51與P型電晶體P51、N型電晶體N52與P型電晶體P52各自有互補之關係,故於該固定時間下電流不流通。
之後,若輸入信號變化為L(GND)位準,且成為狀態遷移時,N型電晶體N51斷開,N型電晶體N52導通。因此,直通電流自高電壓源IOVCC經由導通狀態之P型電晶體P52及N型電晶體N52而向GND流通,節點W52之電位自H(IOVCC)位準開始降低。節點W52之電位若降低至IOVCC-Vtp(Vtp為P型電晶體P52之閾值電壓)以下,則P型電晶體P51開始導通,節點W51之電位(P型電晶體P52之閘極的電位)上升,P型電晶體P52之汲極電流變少,節點W52之電位變得更低。
最終,節點W51之電位成為H(IOVCC)位準,節點W52之電位成為L(GND)位準,直通電流變得不流通,輸出邏輯反轉,成為等待下一個輸入信號之變化的狀態。以上,針對輸入信號自H位準(VDD)變化至L位準(GND)之情形進行了說明,但其相反之情形時位準偏移器也同樣地運作。
專利文獻1:日本特開平7-161821號公報(1995年6月23日公開)
上述背景技術之說明中,若節點W52之電位降低至IOVCC-Vtp以下,則P型電晶體P51開始導通。然而,圖7所示之位準偏移器是以階度用電源(8V)之程序產生,因此閾值電壓Vtp大,節點W52之電位降低至IOVCC-Vtp以下耗費時間。因此,位準偏移器之切換速度變慢。於其他電晶體也發生同樣的情形,故為了確保切換的速度,存在需要更大的電晶體之課題。同樣地於輸出緩衝中,由於無法獲得超過閾值之充足的閘極電壓,故為了實現電流供給能力之規格,存在需要更大的電晶體之課題。
本發明之一態樣之目的在於實現一種不追加被最佳化為輸出緩衝專用之程序,而可提升驅動能力之驅動方法,與實現該驅動方法之位準偏移電路及顯示裝置驅動器。
為了解決上述課題,本發明之一態樣的位準偏移電路之特徵在於,具備以用於信號輸出的P型電晶體與N型電晶體構成之輸出緩衝電路,使該P型電晶體導通之閘極信號位準為較該輸出緩衝電路之負側電源電位低的電位,使該N型電晶體導通之閘極信號位準為較該輸出緩衝電路之正側電源電位高的電位。
為了解決上述課題,本發明之一態樣的另一位準偏移電路之特徵在於,具備:位準偏移區塊,對邏輯信號進行位準偏移;以及輸出緩衝電路,包含用於信號輸出的P型電晶體與N型電晶體,該位準偏移區塊包含第一位準偏移器與第二位準偏移器,該第一位準偏移器將驅動該P型電晶體之信號的振幅位準向負側擴張,該第二位準偏移器將驅動該N型電晶體之信號的振幅位準向正側擴張。
為了解決上述課題,本發明之一態樣的顯示裝置驅動器之特徵在於,具備:本發明之位準偏移電路;以及源極驅動電路,基於藉由該階度電壓生成電路而生成之階度電壓驅動顯示裝置。
根據本發明之一態樣,可提供一種能夠不追加被最佳化為輸出緩衝專用之程序,而可提升驅動能力之位準偏移電路及顯示裝置驅動器。
[實施形態1] 以下,針對本發明之一實施形態,詳細地進行說明。圖1為示出主動矩陣型有機EL顯示器的顯示裝置101之主要部分的塊圖。該顯示裝置101具備形成為矩陣狀之複數個像素102、驅動器8、快閃記憶體104。而且,各像素102與閘極線(gate line)121、資料行(data line)122連接。又,各像素102包含第一薄膜電晶體123、電容器124、第二薄膜電晶體125、與有機發光二極體(發光元件)126。
第一薄膜電晶體123是藉由N型電晶體構成。該第一薄膜電晶體123之閘極連接於閘極線121。又,第一薄膜電晶體123之汲極連接於資料行122。又,電容器124連接於第一薄膜電晶體123之源極。
另一方面,第二薄膜電晶體125是藉由P型電晶體構成。該第二薄膜電晶體125之閘極經由電容器124而連接於第一薄膜電晶體123之源極。而且,有機發光二極體126之陽極連接於第二薄膜電晶體125之汲極。
又,閘極線121連接於驅動器8之閘極驅動信號(Gate drive signals)端子,資料行122連接於驅動器8之源極驅動信號(Source drive signals)端子,第二薄膜電晶體125之源極連接於有機發光二極體電源105之電壓Elvdd的端子,有機發光二極體126之陰極連接於有機發光二極體電源105之電壓Elvss的端子。
進而,驅動器8與快閃記憶體104連接,時鐘信號CLK、輸出信號DATA、高電壓源IOVCC、電壓AVDD自外部被供給。
於圖2示出驅動器8之塊圖。再者,所記載之電壓的值為一例,本發明不限定於這些值。
驅動器8中,高電壓源IOVCC與電壓AVDD自外部被供給。高電壓源IOVCC為控制電路系之電源,被施予1.8V之電壓。電壓AVDD為顯示器驅動系之電源的電壓,例如被施予8V之電壓。
線性調整器 (LDO)201將來自高電壓源IOVCC之電壓轉換為驅動器8之內部的邏輯運作電壓(VDDD)1.1V。
串列週邊介面(Serial Peripheral Interface,SPI I/F)202為與所連接之快閃記憶體104之介面。將藉由驅動器8之內部邏輯產生的邏輯運作電壓(VDDD)位準的信號(1.1V),向存取至快閃記憶體104之信號(Interface Signals)的信號位準(IOVCC,1.8V)進行位準偏移,而串列週邊介面202進行輸出。關於設於串列週邊介面202之位準偏移電路1於後面敘述。
MIPI(Mobile Industry Processor Interface)I/F204為自外部之圖像處理用元件接收顯示資料DATA與同步信號CLK之介面。
階度電壓生成電路6(GAMMA VOLTAGE GENERATE BLK)為產生對應於圖像資料之顯示電壓(Gamma Voltage)之區塊。顯示電壓是配合進行顯示的面板之伽瑪特性而產生,被施加於控制自有機發光二極體126之陽極流至陰極的電流之第二薄膜電晶體125的閘極。圖1所示之其他像素102中也為相同的連接。
有機發光二極體電源105之正側電源的端子即電壓Elvdd之端子經由第二薄膜電晶體125而連接於有機發光二極體126之陽極,負側電源之端子即電壓Elvss之端子連接於陰極。該正側之電壓Elvdd的端子與負側之電壓Elvss的端子共通地連接於複數個像素102。關於電壓Elvdd與電壓Elvss,與本發明沒有密切的關係,故此處省略詳細的說明。
數據鎖存DA轉換器(DATA LATCH,D/A converter)206將符合圖像資料的電壓自顯示電壓(Gamma Voltage)向源極驅動電路(SOURCE DRIVER)7輸出。
源極驅動電路7具備用於驅動資料行122之緩衝。GIP電壓生成區塊(GIP(gate drivers in panel)VOLTAGE GENERATE BLK)208產生GIP電壓。GIP電壓為可導通第一薄膜電晶體123之電壓。定時信號發生器(Timing Generator)209產生導通第一薄膜電晶體123之定時信號。
GIP驅動器(GIP DRIVER)210具備用於驅動閘極線121之緩衝。
邏輯塊(LOGIC BLK)212由於與本發明沒有密切關係故省略詳細之說明。
有關之構成中,各像素102之驅動是以如下方式進行。首先,經由GIP驅動器210、閘極線121,GIP電壓被施加於第一薄膜電晶體123之閘極。藉此,第一薄膜電晶體123成為導通。接著,源極驅動信號自源極驅動電路7向資料行122被輸出。源極驅動信號為對應於顯示對象之像素102的伽瑪電壓。資料行122之電壓通過第一薄膜電晶體123,經由電容器124,被施加於第二薄膜電晶體125之閘極,對應於閘極電壓之電流流通於第二薄膜電晶體125。藉此,對有機發光二極體126供給電流,有機發光二極體126以所欲之輝度發光。
接著,於圖3示出設於串列週邊介面202之位準偏移電路1。
於背景技術參照圖6進行了說明之位準偏移電路91與位準偏移電路1之構成雖類似,但位準偏移區塊的構成不同,將輸出緩衝電路5之驅動P型電晶體P1的位準偏移器LEVP(第一位準偏移器)之低電壓側的電源設為低電壓源VNEG(-4V),將輸出緩衝電路5之驅動N型電晶體N1的位準偏移器LEVN(第二位準偏移器)之高電壓側的電源設為高電壓源VPOS(+8V)。
基於圖4,說明位準偏移器LEVP之運作。
位準偏移器LEVP包含偏移器電路L40與偏移器電路L50,該偏移器電路L40將邏輯系信號(1.1V)之振幅擴大為高電壓源IOVCC系電源電壓(1.8V),該偏移器電路L50將偏移器電路L40之高電壓源IOVCC系輸出信號(1.8V)轉換為在高電壓源IOVCC系電源電壓與低電壓源VNEG(-4V)之間具有振幅的信號。
位準偏移器LEVP之目的在於使輸出緩衝電路5之P型電晶體P1的導通動作高速化,因此說明輸入信號IN自H(1.1V)變化為L(GND)之情形。
於固定時間輸入信號IN為H位準時,偏移器電路L40之N型電晶體N42斷開,N型電晶體N41導通。此時,節點W41成為GND位準,因此P型電晶體P42導通而節點W42成為高電壓源IOVCC位準。
此時,連接節點W41之P型電晶體P52導通,偏移器電路L50之輸出節點OUT成為高電壓源IOVCC位準。
進而,連接輸出節點OUT之N型電晶體N51導通,將節點W51設為低電壓源VNEG位準(-4V),故N型電晶體N52斷開。又,連接成為高電壓源IOVCC位準之節點W42的P型電晶體P51斷開。
輸入信號IN自固定時間之H位準遷移至L位準時,偏移器電路L40之N型電晶體N41斷開,N型電晶體N42導通。此時,連接於N型電晶體N42之節點W42成為GND位準,故P型電晶體P41導通,節點W41成為高電壓源IOVCC位準,P型電晶體P42斷開。
進而,節點W41與節點W42連接之偏移器電路L50的P型電晶體P51導通,故所連接之節點W51成為高電壓源IOVCC位準。因此,連接於節點W51之N型電晶體N52導通,偏移器電路L50之輸出節點OUT成為低電壓源VNEG位準(-4V)。另一方面,連接輸出節點OUT的N型電晶體N51斷開,連接於成為高電壓源IOVCC位準之節點W41的P型電晶體P52也斷開。
該輸出節點OUT連接於將圖3之源極電位連接至高電壓源IOVCC的P型電晶體P1,故於導通運作時,閘極電位成為低電壓源VNEG位準(-4V),可充分地確保閘極源極間電壓,因此可使驅動電流多量地流通於P型電晶體P1,不增大輸出緩衝電路5之電晶體尺寸,而可確保規格之驅動能力。此處,低電壓源VNEG作為一例以-4V進行說明,但本發明不限定於此。位準偏移區塊2之高電壓源IOVCC與低電壓源VNEG位準之間的差,當然只要不超過P型電晶體P1之耐壓即可。
基於圖5,說明位準偏移器LEVN之運作。
位準偏移器LEVN包含偏移器電路L60與偏移器電路L70,該偏移器電路L60將邏輯系信號(1.1V)之振幅擴大為高電壓源IOVCC系電源電壓(1.8V),該偏移器電路L70將位準偏移器L60之高電壓源IOVCC系輸出信號(1.8V)轉換為具有高電壓源VPOS(+8V)與GND之間的振幅之信號。
位準偏移器LEVN之目的在於將輸出緩衝電路5之N型電晶體N1的導通動作高速化,故說明輸入信號IN自L(GND)變化為H(1.1V)之情形。
於固定時間輸入信號IN為L位準時,偏移器電路L60之N型電晶體N61斷開,N型電晶體N62導通。此時,節點W62成為GND位準,故P型電晶體P61導通而節點W61成為高電壓源IOVCC位準。
此時,連接節點W61之N型電晶體N72導通,偏移器電路L70之輸出節點OUT成為GND位準。
進而,連接輸出節點OUT之P型電晶體P71導通,將節點W71設為高電壓源IOVCC位準(1.8V),故P型電晶體P72斷開。又,連接成為高電壓源IOVCC位準之節點W71的N型電晶體N71斷開。
輸入信號IN自L位準之固定時間遷移至H位準時,偏移器電路L60的N型電晶體N62斷開,N型電晶體N61導通。此時,連接於N型電晶體N61之節點W61成為GND位準,故P型電晶體P62導通,節點W62成為高電壓源IOVCC位準,P型電晶體P61斷開。
進而,連接節點W61與節點W62之偏移器電路L70的N型電晶體N71導通,故所連接之節點W71成為GND位準。因此,連接於節點W71之P型電晶體P72導通,偏移器電路L70之輸出節點OUT成為高電壓源VPOS位準(+8V)。另一方面,連接輸出節點OUT之P型電晶體P71斷開,連接成為GND位準之節點W71的N型電晶體N71也斷開。
該輸出節點OUT連接於將源極電位連接至GND之圖3的N型電晶體N1,故於導通運作時,N型電晶體N1的閘極電位成為高電壓源VPOS位準(+8V)。因此,可充分地確保 N型電晶體N1之閘極源極間電壓。因此,可使驅動電流多量地流通於N型電晶體N1。結果,不增大輸出緩衝電路5之電晶體尺寸,而可確保用於驅動輸出緩衝電路5之規格的驅動能力。
此處,高電壓源VPOS之電壓作為一例以+8V進行說明,但本發明不限定於此。高電壓源VPOS之電壓與位準偏移器LEVN之GND位準的差,當然只要不超過N型電晶體N1之耐壓即可。
高電壓源VPOS(+8V)如圖2之塊圖所示,使用自外部供給的電壓AVDD而產生。
低電壓源VNEG如圖2之塊圖所示,是使用選擇自藉由階度電壓生成電路6(GAMMA VOLTAGE GENERATE BLK)產生的顯示電壓(Gamma Voltage)之電壓AVEER(-4V)而產生。
因此,本實施形態之偏移電路1不需要新的電源。位準偏移電路1構成為利用顯示裝置101所需之電壓(電壓AVDD、電壓AVEER),因此電路不因新的電源而增大,可將對晶片面積之衝擊減至最小。又,不用準備最適合輸入輸出之電晶體,而可藉由用於驅動顯示裝置之至今為止的元件之製造程序來製成位準偏移電路1,故不追加製造程序且也無對製造TAT之影響。
如上述,本實施形態之位準偏移電路1可不追加被最佳化為輸出緩衝電路5專用之程序,而提升驅動能力,可大幅地縮短驅動顯示裝置101之驅動器8與所連接的快閃記憶體104之通信時間。
[總結] 本發明之態樣1的位準偏移電路1具備以用於信號輸出的P型電晶體P1與N型電晶體N1構成之輸出緩衝電路5,使該P型電晶體P1導通之閘極信號位準為較該輸出緩衝電路5之負側電源電位低的電位,使該N型電晶體N1導通之閘極信號位準為較該輸出緩衝電路5之正側電源電位高的電位。
本發明之態樣2的位準偏移電路1,具備:位準偏移區塊2,對邏輯信號進行位準偏移;以及輸出緩衝電路5,包含用於信號輸出的P型電晶體P1與N型電晶體N1,該位準偏移區塊2包含第一位準偏移器(位準偏移器LEVP)與第二位準偏移器(位準偏移器LEVN),該第一位準偏移器將驅動該P型電晶體P1之信號的振幅位準向負側擴張,該第二位準偏移器將驅動該N型電晶體N1之信號的振幅位準向正側擴張。
根據上述構成,使驅動P型電晶體之信號的振幅位準向負側擴張,使驅動N型電晶體之信號的振幅位準向正側擴張。因此,於P型電晶體流通之電流增大,於N型電晶體流通之電流增大。結果,可不追加被最佳化為輸出緩衝專用之程序,而提升輸出緩衝電路之P型電晶體及N型電晶體的驅動能力。
本發明之態樣3的位準偏移電路1於上述態樣2中,該第一位準偏移器(位準偏移器LEVP)基於藉由階度電壓生成電路6而生成的階度電壓中之一者,將驅動該P型電晶體P1的信號之振幅位準向負側擴張,該階度電壓生成電路6生成用於顯示裝置101的階度電壓。
根據上述構成,可利用顯示裝置所需之階度電壓,而使驅動P型電晶體之信號的振幅位準向負側擴張。
本發明之態樣4的位準偏移電路1於上述態樣2中,藉由該第一位準偏移器(位準偏移器LEVP)擴張之負側的電壓為不超過該P型電晶體P1的耐壓之電壓。
根據上述構成,可避免由驅動P型電晶體之信號的振幅位準的擴張造成之P型電晶體的破壞。
本發明之態樣5的位準偏移電路1於上述態樣2中,該第二位準偏移器(位準偏移器LEVN)基於被供給至階度電壓生成電路6的電源電壓,將驅動該N型電晶體N1的信號之振幅位準向正側擴張,該階度電壓生成電路6生成用於顯示裝置的階度電壓。
根據上述構成,可利用顯示裝置所需之電源電壓,而使驅動N型電晶體之信號的振幅位準向正側擴張。
本發明之態樣6的位準偏移電路1於上述態樣2中,藉由該第二位準偏移器(位準偏移器LEVN)擴張之正側的電壓為不超過該N型電晶體N1的耐壓之電壓。
根據上述構成,可避免由驅動N型電晶體之信號的振幅位準的擴張造成之N型電晶體的破壞。
本發明之態樣7的顯示裝置驅動器具備:態樣3或5的位準偏移電路;以及源極驅動電路7,基於藉由該階度電壓生成電路6而生成之階度電壓驅動顯示裝置。
本發明並非限定於上述各實施形態,可於申請專利範圍所示之範圍進行各種變更,關於適當地組合不同實施形態所揭示之技術性手段而獲得的實施形態,也包含於本發明的技術性範圍。進而,藉由組合分別揭示於各實施形態之技術性手段,能夠形成新的技術性特徵。
1‧‧‧位準偏移電路
2‧‧‧位準偏移區塊
5‧‧‧輸出緩衝電路
6‧‧‧階度電壓生成電路
7‧‧‧源極驅動電路
8‧‧‧驅動器(顯示裝置驅動器)
LEVP‧‧‧位準偏移器(第一位準偏移器)
LEVN‧‧‧位準偏移器(第二位準偏移器)
L40‧‧‧偏移器電路
L50‧‧‧偏移器電路
L60‧‧‧偏移器電路
L70‧‧‧偏移器電路
IOVCC‧‧‧高電壓源
VPOS‧‧‧高電壓源
VNEG‧‧‧低電壓源
圖1為實施形態1之顯示裝置的塊圖。 圖2為設於上述顯示裝置之驅動器的塊圖。 圖3為設於上述驅動用驅動器之位準偏移電路的電路圖。 圖4為設於上述位準偏移電路之第一位準偏移器的電路圖。 圖5為設於上述位準偏移電路之第二位準偏移器的電路圖。 圖6為以往之位準偏移電路的電路圖。 圖7為以往之位準偏移器的電路圖。
Claims (7)
- 一種位準偏移電路,其特徵在於,具備以用於信號輸出的P型電晶體與N型電晶體構成之輸出緩衝電路, 使該P型電晶體導通之閘極信號位準為較該輸出緩衝電路之負側電源電位低的電位, 使該N型電晶體導通之閘極信號位準為較該輸出緩衝電路之正側電源電位高的電位。
- 一種位準偏移電路,其特徵在於,具備: 位準偏移區塊,對邏輯信號進行位準偏移;以及 輸出緩衝電路,包含用於信號輸出的P型電晶體與N型電晶體, 該位準偏移區塊包含第一位準偏移器與第二位準偏移器,該第一位準偏移器將驅動該P型電晶體之信號的振幅位準向負側擴張,該第二位準偏移器將驅動該N型電晶體之信號的振幅位準向正側擴張。
- 如申請專利範圍第2項的位準偏移電路,其中,該第一位準偏移器基於藉由階度電壓生成電路而生成的階度電壓中之一者,將驅動該P型電晶體的信號之振幅位準向負側擴張,該階度電壓生成電路生成用於顯示裝置的階度電壓。
- 如申請專利範圍第2項的位準偏移電路,其中,藉由該第一位準偏移器擴張之負側的電壓為不超過該P型電晶體的耐壓之電壓。
- 如申請專利範圍第2項的位準偏移電路,其中,該第二位準偏移器基於被供給至階度電壓生成電路的電源電壓,將驅動該N型電晶體的信號之振幅位準向正側擴張,該階度電壓生成電路生成用於顯示裝置的階度電壓。
- 如申請專利範圍第2項的位準偏移電路,其中,藉由該第二位準偏移器擴張之正側的電壓為不超過該N型電晶體的耐壓之電壓。
- 一種顯示裝置驅動器,其特徵在於,具備: 申請專利範圍第3或5項的位準偏移電路;以及 源極驅動電路,基於藉由該階度電壓生成電路而生成之階度電壓驅動顯示裝置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017228286A JP7089268B2 (ja) | 2017-11-28 | 2017-11-28 | レベルシフト回路及び表示装置駆動ドライバ |
JP2017-228286 | 2017-11-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201926298A true TW201926298A (zh) | 2019-07-01 |
TWI734940B TWI734940B (zh) | 2021-08-01 |
Family
ID=66633572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107139395A TWI734940B (zh) | 2017-11-28 | 2018-11-06 | 位準偏移電路及顯示裝置驅動器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11018655B2 (zh) |
JP (1) | JP7089268B2 (zh) |
CN (1) | CN110034755B (zh) |
TW (1) | TWI734940B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7491546B2 (ja) | 2020-02-12 | 2024-05-28 | 深▲セン▼通鋭微電子技術有限公司 | 信号出力回路及び表示装置駆動ドライバ |
US11687105B2 (en) * | 2021-06-30 | 2023-06-27 | Novatek Microelectronics Corp. | Driving device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3216110B2 (ja) | 1993-12-03 | 2001-10-09 | ソニー株式会社 | 相補型半導体装置の製造方法 |
EP0747748B1 (en) * | 1994-11-21 | 2005-02-02 | Seiko Epson Corporation | Liquid crystal driving device, liquid crystal display device and liquid crystal driving method |
KR100539979B1 (ko) * | 2003-09-16 | 2006-01-11 | 삼성전자주식회사 | 공통 레벨 쉬프터, 프리 차지 회로, 이를 가지는 스캔구동 장치, 레벨 쉬프팅 방법 및 스캔 라인 구동 방법 |
JP4096948B2 (ja) * | 2005-02-01 | 2008-06-04 | セイコーエプソン株式会社 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
JP4779403B2 (ja) * | 2005-03-30 | 2011-09-28 | 富士電機株式会社 | 表示パネル駆動装置 |
JP2006279883A (ja) * | 2005-03-30 | 2006-10-12 | Sanyo Electric Co Ltd | ドライバ回路 |
JP4186970B2 (ja) * | 2005-06-30 | 2008-11-26 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
KR100865329B1 (ko) * | 2007-03-29 | 2008-10-27 | 삼성전자주식회사 | 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법 |
US8368683B2 (en) * | 2010-01-22 | 2013-02-05 | Himax Analogic, Inc. | Power-off control circuit and liquid crystal display panel comprising the same |
JP5491319B2 (ja) * | 2010-08-16 | 2014-05-14 | ルネサスエレクトロニクス株式会社 | 表示ドライバ回路 |
US8471606B2 (en) * | 2011-02-23 | 2013-06-25 | Deere & Company | Driver circuit for a semiconductor power switch |
KR102055841B1 (ko) * | 2013-03-05 | 2019-12-13 | 삼성전자주식회사 | 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로 |
-
2017
- 2017-11-28 JP JP2017228286A patent/JP7089268B2/ja active Active
-
2018
- 2018-10-29 CN CN201811270694.5A patent/CN110034755B/zh active Active
- 2018-11-06 TW TW107139395A patent/TWI734940B/zh active
- 2018-11-27 US US16/202,025 patent/US11018655B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI734940B (zh) | 2021-08-01 |
US20190165770A1 (en) | 2019-05-30 |
JP2019101067A (ja) | 2019-06-24 |
CN110034755B (zh) | 2023-09-19 |
JP7089268B2 (ja) | 2022-06-22 |
CN110034755A (zh) | 2019-07-19 |
US11018655B2 (en) | 2021-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101274429B1 (ko) | 쉬프트 레지스터 유닛, 게이트 구동회로 및 표시장치 | |
TWI571851B (zh) | 發射驅動單元、發射驅動器及具有其之有機發光二極體顯示裝置 | |
US9940867B2 (en) | Level shift circuit and display driver | |
TW201603489A (zh) | 電壓位準移位驅動電路 | |
US10210838B2 (en) | Voltage level shifting method | |
JPWO2013160941A1 (ja) | シフトレジスタ及び表示装置 | |
WO2020007059A1 (zh) | 移位寄存器单元、驱动方法、发光控制栅极驱动电路和显示装置 | |
KR20040076087A (ko) | 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치 | |
KR20170038925A (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
CN102447469A (zh) | 电压电平移位器 | |
TWI734940B (zh) | 位準偏移電路及顯示裝置驅動器 | |
JP2009260832A (ja) | 半導体装置 | |
JP2015076718A (ja) | レベルシフト回路および表示駆動回路 | |
CN113257190B (zh) | 信号输出电路和显示装置驱动器 | |
KR101447189B1 (ko) | 레벨 시프터 | |
US11545094B2 (en) | Shift register, display panel including voltage range adjustment unit, driving method, and display device | |
US11043177B2 (en) | Shift register | |
CN110297517B (zh) | 基准电压产生电路 | |
CN117409718A (zh) | 发光驱动电路、显示基板和显示装置 | |
CN114694565A (zh) | 栅极驱动器及包括栅极驱动器的显示装置 | |
KR20210064045A (ko) | 디스플레이 장치 | |
KR20080014543A (ko) | 반도체 메모리 장치의 레벨 쉬프터 | |
KR20070117900A (ko) | 인버터 및 이를 구비한 표시장치 |