TW201921717A - 包括導線架及絕緣材料之發光裝置 - Google Patents

包括導線架及絕緣材料之發光裝置

Info

Publication number
TW201921717A
TW201921717A TW107126025A TW107126025A TW201921717A TW 201921717 A TW201921717 A TW 201921717A TW 107126025 A TW107126025 A TW 107126025A TW 107126025 A TW107126025 A TW 107126025A TW 201921717 A TW201921717 A TW 201921717A
Authority
TW
Taiwan
Prior art keywords
layer
blocking layer
strain
emitting device
barrier
Prior art date
Application number
TW107126025A
Other languages
English (en)
Other versions
TWI823860B (zh
Inventor
樂納斯 胡賽爾
席爾朵 鍾
派瑞傑特 戴伯
Original Assignee
美商亮銳公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/662,952 external-priority patent/US10141477B1/en
Application filed by 美商亮銳公司 filed Critical 美商亮銳公司
Publication of TW201921717A publication Critical patent/TW201921717A/zh
Application granted granted Critical
Publication of TWI823860B publication Critical patent/TWI823860B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本發明揭示一種發光裝置。該發光裝置包括:一電子阻擋層;一電洞阻擋層,其中該電洞阻擋層之至少一部分經配置以具有一壓縮應變;及一主動層,其安置於該電洞阻擋層與該電子阻擋層之間。

Description

包括導線架及絕緣材料之發光裝置
本發明係關於發光裝置,且更特定言之,本發明係關於用於發光裝置中之高效率電子及電洞阻擋之應變AlGaInP層。
發光二極體(「LED」)常用作各種應用中之光源。一LED之主要功能部分可為包含相反導電性類型(p型及n型)之兩個注入層之一半導體晶片及用於輻射複合之一發光主動層(其中發生載子注入)。注入層以及主動層之組合物可由所要波長變動。就紅色至琥珀色可見波長中之光發射而言,可使用來自(Alx Ga1-x )1-y Iny P合金系之材料。
根據本發明之態樣,揭示一種發光裝置,其包括一電子阻擋層、一電洞阻擋層及安置於該電洞阻擋層與該電子阻擋層之間之一主動層。該發光裝置可由來自(Alx Ga1-x )1-y Iny P合金系之材料及/或任何其他適合類型之材料形成。在一些實施方案中,該電洞阻擋層之至少一部分可經配置以具有一壓縮應變。另外或替代地,在一些實施方案中,該主動層可具有至少一井結構,其包括:一第一障壁層,其經配置以具有一拉伸應變;一第二障壁層,其經配置以具有一拉伸應變;及一井層,其安置於該第一障壁層與該第二障壁層之間。
相關申請案之交叉參考
本申請案主張2017年7月28日申請之美國專利申請案第15/662,952號及2018年1月18日申請之歐洲專利申請案第18152290.5號之權利,該等案之內容以引用的方式併入本文中。
下文將參考附圖來更完全描述不同發光二極體(「LED」)實施方案之實例。此等實例不相互排斥,且一實例中所見之特徵可與一或多個其他實例中所見之特徵組合以達成額外實施方案。因此,應瞭解,附圖中所展示之實例僅供說明且其決不意欲限制本發明。相同元件符號係指所有圖中之相同元件。
應瞭解,儘管術語第一、第二等等可在本文中用於描述各種元件,但此等元件不應受限於此等術語。此等術語僅用於使元件彼此區分。例如,在不背離本發明之範疇之情況下,一第一元件可稱為一第二元件,且類似地,一第二元件可稱為一第一元件。如本文所使用,術語「及/或」包括一或多個相關聯列項之任何及所有組合。
應瞭解,當諸如一層、區域或基板之一元件被視為「位於另一元件上」或「延伸至另一元件上方」時,其可直接位於另一元件上或直接延伸至另一元件上或亦可存在介入元件。相比而言,當一元件被視為「直接位於另一元件上」或「直接延伸至另一元件上」時,不存在介入元件。亦應瞭解,當一元件被視為「連接」或「耦合」至另一元件時,其可直接連接或耦合至另一元件或可存在介入元件。相比而言,當一元件被視為「直接連接」或「直接耦合」至另一元件時,不存在介入元件。應瞭解,除圖中所描繪之任何定向之外,此等術語亦意欲涵蓋元件之不同定向。
諸如「下方」或「上方」或「上」或「下」或「水平」或「垂直」之相對術語可在本文中用於描述一元件、層或區域與另一元件、層或區域之一關係,如圖中所繪示。應瞭解,除圖中所描繪之定向之外,此等術語亦意欲涵蓋裝置之不同定向。
III族-P半導體裝置(諸如使用(Alx Ga1-x )1-y Iny P合金系之III族-P半導體裝置)產生自琥珀色至紅色(例如約570 nm至約680 nm)之可見光波長。藉由在合金之生長期間調整鋁鎵比來達成光之波長範圍。
圖1描繪根據本發明之態樣之使用(Alx Ga1-x )1-y Iny P合金系來產生之一發光裝置100之一實例。裝置100包括其上形成一無應變電洞阻擋層(HBL) 120之一基板110。基板110包括一吸收砷化鎵(GaAs)基板。電洞阻擋層(HBL) 120由來自(Alx Ga1-x )1-y Iny P合金系之一n型材料形成。一主動層130形成於HBL 120上方。主動層130具有(Alx Ga1-x )1-y Iny P組合物且包括經配置以形成複數個井結構之多個障壁層130a及井層130b。一電子阻擋層(EBL) 140形成於主動層130上方。電子阻擋層(EBL) 140由來自(Alx Ga1-x )1-y Iny P合金系之一p型材料形成。接點150a及150b分別安置於HBL 120及EBL 140上以提供用於加偏壓於裝置100之構件。
當將一正向偏壓施加於裝置100時,將載子注入至主動層130中,其中載子複合且將其過量能量轉換為光。因此,裝置100之高效率操作取決於載子至主動層130中之高效率注入及主動層130內之注入載子之一高效率複合。為提高載子複合之效率,主動層130經配置以包括複數個井結構。各井結構由夾置於兩個障壁層130a之間之一井層130b形成。在一些實施方案中,各障壁層130a可由一第一(Alx Ga1-x )1-y InP材料形成,而各井層130b可由一第二(Alx Ga1-x )1-y InP材料形成。在一些實施方案中,第一(Alx Ga1-x )1-y InP材料可具有0%至30%之範圍內之一鋁比率(0<x<0.3)。另外或替代地,在一些實施方案中,第二(Alx Ga1-x )1-y InP材料可具有40%至100%之範圍內之一鋁比率(0.4<x<1)。
在一些態樣中,由障壁層130a提供之電子侷限量由障壁層130a與井層130b之間之導電帶補償(conduction band offsets;CBO)判定。類似地,由障壁層提供之電洞侷限量由障壁層130a與井層130b之間之價帶補償(valence band offsets;VBO)判定。就一高效率主動層設計而言,障壁層130a與井層130b之間之CBO必須足夠大以侷限裝置100之高電流注入及高溫操作中之電子。類似地,障壁層130a與井層130b之間之VBO必須足夠大以侷限高電流及/或高溫操作環境中之電洞。
在高溫及/或高電流操作環境中,儘管主動蹭130中存在井結構,但載子可逃脫主動層130。為此,將EBL 140及HBL 120提供於主動層130之側上以補充障壁層130a之功能且防止載子自主動層130溢出。如下文將相對於圖2進一步討論,由EBL 140提供之電子侷限度與EBL 140與主動層130內之井結構之間之CBO成比例。類似地,由HBL 120提供之電洞侷限度與HBL 120與主動層130之井結構之間之VBO成比例。
在圖1及圖2之實例中,HBL 120係裝置100之下侷限層(LCL),而EBL 140係裝置100之上侷限層(UCL)。然而,在一些實施方案中,HBL 120可與裝置100之LCL分離。另外或替代地,在一些實施方案中,EBL 140可與裝置100之UCL分離。在此等例項中,EBL及HBL亦可不摻雜或不同於UCL及LCL摻雜。另外或替代地,在一些實施方案中,除EBL 140之外,UCL中亦可存在一或多個其他層。另外或替代地,在一些實施方案中,除HBL 120之外,LCL中亦可存在一或多個其他層。此外,應注意,裝置100不受限於上述層,而是可具有在主動層130之前或主動層130之後生長之額外磊晶層。據此而言,HBL 120可為除主動層130之外之裝置100中之任何n型層。類似地,EBL 140可為除主動層130之外之裝置100中之任何p型層。
圖2係裝置100之一能帶圖200,其中針對層之各自空間位置繪製層120至140之價帶(Vb)及導電帶(Cb)能量。導電帶Cb及價帶Vb之能量由層120至140之晶格中之原子之化學鍵判定。在本實例中,導電帶Cb由層120至140中之電子之X帶及Γ帶能量之最低者界定。
如圖中所繪示,能帶圖200被分成區段220、230a、230b及240。區段240展示EBL 140之價帶Vb及導電帶Cb。區段230a展示障壁層130a之各自價帶Vb及導電帶Cb。區段230b展示井層130b之各自價帶Vb及導電帶。且區段220展示HBL 120之導電帶Cb及價帶Vb。圖2中亦展示相對於主動區域井材料之EBL 140之導電帶補償CBO1 及HBL 120之價帶補償VBO1 。如上文所指示,VBO1 及CBO1 之量值判定分別由HBL 120及EBL 140提供之主動層130中之載子侷限度。
導電帶補償CBO2 及價帶補償VBO2 分別係由障壁層130a及井結構130b形成之井結構之導電帶及價帶補償。如圖中所繪示,井層130b之帶隙比障壁層130a之帶隙窄,其允許載子垂直於晶體生長但非沿相同方向移動。此繼而導致井層130b中較高濃度之電荷載子受侷限及輻射複合之機率增大。
如上所述,主動層130中之井結構之CBO2 及VBO2 之量值判定由此等結構提供之電荷載子之侷限度。一般而言,可用於(Alx Ga1-x )1-y Iny P合金系之最大導電帶補償係約196 meV,其可在井層130b具有0%之鋁比率(x)且障壁層130a具有53%之鋁比率(x)時達成。井層130b中之鋁(Al)及鎵(Ga)之此組合提供發射波長約650 nm至約680 nm。為達成較短波長之發射,需要提高井層130b中之鋁比率(x),其會減小主動層130中之井結構之導電帶及價帶補償。帶補償減小會給主動層130中之井結構之電子阻擋及電洞阻擋能力帶來嚴重損失。此損失僅在高注入及高溫操作時增加。
圖3描繪經設計以抵消與增加鋁含量相關聯之一些損失之一發光裝置300之一實例。裝置300包括一基板310、一下侷限層(LCL) 320、一主動層330及一上侷限層(UCL) 340。根據本實例,基板210包括一吸收GaAs基板。此外,根據本實例,LCL 320、主動層330及UCL 340之各者可由來自(Alx Ga1-x )1-y Iny P合金系之一材料形成。
在一些態樣中,來自(Alx Ga1-x )1-y Iny P合金系之材料之導電帶能量受該等材料之鋁比率影響。更特定言之,就具有低於53% (0<x<0.53)之鋁比率之來自(Alx Ga1-x )1-y Iny P合金系之材料而言,Γ帶係最低導電帶且合金表現為一直接帶隙材料。相比而言,當(Alx Ga1-x )1-y Iny P合金系中之鋁比率大於53% (0.53<x<1)時,X帶界定主動層330及主動層330內之個別井結構及EBL (或UCL)中之電子侷限。因此,當鋁比率大於53% (0.53<x<1)時,障壁層330a及UCL 340中之X帶之能階越大,主動層330及其內之個別井結構中之電子之侷限效率越高。
提高來自(Alx Ga1-x )1-y Iny P合金系之材料之X帶之能階之一方式係誘發該等材料之晶格之一拉伸應變。當銦比率係49% (y=0.49)時,來自(Alx Ga1-x )1-y Iny P合金系之材料晶格匹配於0>x>1時之GaAs基板。當銦比率降至49%以下(0<y<0.49)時,可在來自(Alx Ga1-x )1-y Iny P合金系之材料形成於一GaAs或Si基板上時於該等材料中誘發拉伸應變以適當調整Si晶格與AlGaInP之間之晶格失配。若存在拉伸應變,則材料之Γ帶之能量依約85 meV/GPa之速率相對於導電帶邊緣減少且X帶之能量依25 meV/GPa之速率相對於導電帶邊緣增加。X帶能量增加量取決於拉伸應變量,但受限於應變材料之關鍵厚度。
裝置300併入一拉伸應變電子阻擋層以達成改良電子侷限。如圖3中所繪示,UCL 340包括一(p型)拉伸應變電子阻擋層340a及一(p型)無應變電子阻擋層340b。拉伸應變電子阻擋層340a由來自(Alx Ga1-x )1-y Iny P合金系之一材料形成且可具有小於49% (0<y<0.49)之一銦比率。存在百分比小於49%之銦引起電子阻擋層340a之晶格之拉伸應變累積,此繼而可加寬其帶隙且增強其電子阻擋能力。另外或替代地,在一些實施方案中,電子阻擋層340a可包括大於53% (0.53<x<1)之鋁比率。
無應變電子阻擋層340b可由來自(Alx Ga1-x )1-y Iny P合金系之一材料形成。在一些實施方案中,無應變電子阻擋層340b之銦比率(y)可等於49% (y=0.49),藉此引起無應變電子阻擋層340b晶格匹配於GaAs基板310。另外或替代地,在一些實施方案中,無應變電子阻擋層340b之鋁比率(x)可在40%至100%之範圍內(0.4≤x≤1)。
轉至主動層330,主動層330包括經配置以形成一組井結構之多個應變障壁層330a及井層330b。各井結構包括安置於兩個應變障壁層330a之間之一井層330b。至少一些障壁層330a包括一應變結構330a-1及一無應變結構330a-2,如圖中所展示。應變結構330a-1之各者可由具有小於49% (0<y<0.49)之一銦比率及大於53% (0.53<x<1)之鋁比率之來自(Alx Ga1-x )1-y Iny P合金系之一材料形成。應變結構330a-1之各者可具有低於形成其之材料之關鍵厚度之厚度以避免鬆弛。各無應變障壁層結構320a-2可由具有49% (y=0.49)之一銦比率(y)及大於40% (0.4<x<1)之鋁比率(x)之來自(Alx Ga1-x )1-y Iny P合金系之一材料形成。如上文所討論,障壁層330a (或其部分)中存在百分比小於49%之銦可誘發障壁層330a之各自晶格之拉伸應變之累積,藉此加寬其帶隙且增強其電子阻擋能力。
在一些實施方案中,所有障壁層330a可具有相同厚度。另外或替代地,在一些實施方案中,至少兩個障壁層330a可具有不同厚度。在一些實施方案中,所有井層330b可具有相同厚度。另外或替代地,在一些實施方案中,至少兩個井層330b可具有不同厚度。據此而言,本發明不受限於障壁層330a及井層330b之任何特定絕對或相對實體尺寸。
儘管在本實例中,描繪為緊鄰HBL 320b之障壁層320包括一單一無應變結構320a-1,但替代實施方案係可行的,其中描繪為緊鄰HBL 320b之障壁層320a除包括無應變結構320-1之外,亦包括一或多個應變結構。此外,其中各障壁層320a由一單一應變結構320a-1組成之替代實施方案係可行的。此外,其中障壁層320a之任何者中存在任何數目個應變及/或無應變結構之替代實施方案係可行的。簡言之,本發明不受限於障壁層320a之任何者中所見之結構之數目及/或類型。
如上文所討論,至少一些障壁層330a及電子阻擋層340a經應變以將電子較佳地侷限於主動層330及主動層330內之個別井結構內。然而,僅增加電子侷限不足以高效率操作裝置300。為高效率操作裝置,高溫及高電流操作中之電洞阻擋與電子阻擋一樣重要。
為使HBL高效率阻擋電洞,價帶之能量應相對於量子井之價帶減少以增大VBO1。與電子阻擋相反,可藉由將一壓縮應變引入至電洞阻擋層之晶格中來達成高效率電洞阻擋。更特定言之,可藉由將銦比率(y)增大至高於49% (0.49<y<1)來達成(Alx Ga1-x )1-y Iny P材料之壓縮應變。
裝置300併入一壓縮應變電洞阻擋層(HBL) 320b以達成改良電洞侷限。更特定言之,LCL 320由(Alx Ga1-x )1-y Iny P合金系中之材料形成且其包括一(n型)無應變電洞阻擋層320a及一(n型)壓縮應變電洞阻擋層320b。無應變電洞阻擋層之銦比率係49% (y=0.49),其導致無應變電洞阻擋層(HBL) 320a與GaAs基板310晶格匹配。壓縮應變HBL 320b之銦比率可高於49% (0.49<y<1),其導致電洞阻擋層320b之壓縮應變累積。在一些實施方案中,壓縮應變電洞阻擋層之厚度可低於層之材料之關鍵厚度以避免會在晶體中產生缺陷之鬆弛。
圖4係裝置300之一能帶圖400,其中針對層之各自空間位置繪製層320至340之價帶(Vb)及導電帶(Cb)能量。如圖中所繪示,能帶圖400包括區段420a、420b、430a、430b、440a及440b。區段440b展示無應變電子阻擋層(EBL) 340b之價帶Vb及導電帶Cb。區段440a展示拉伸應變電子阻擋層(EBL) 340a之價帶Vb及導電帶Cb。區段430a展示應變障壁層330a之各自價帶Vb及導電帶Cb。區段430b展示井層330b之各自價帶Vb及導電帶Cb。驅動420b展示應變電洞阻擋層(HBL) 320b之價帶Vb及導電帶Cb。且區段420a展示無應變電洞阻擋層320a之價帶Vb及導電帶Cb。
在圖3及圖4之實例中,層320至340由來自(Alx Ga1-x )1-y Iny P合金系之材料形成。更特定言之,應變障壁層結構330a-1及電子阻擋層340a各由來自(Alx Ga1-x )1-y Iny P合金系之一材料形成,其中材料之鋁比率超過53% (0.53<x<1)且銦比率低於49% (0<y<0.49)。層330a及340a中存在大於53%鋁引起該等層之導電帶Cb由其X帶之能量界定,而層中存在小於49%銦引入層之晶格之拉伸應變且因此引起其X帶能量相對於導電帶增加。如上所述,應變障壁層結構330a-1及電子阻擋層340a之X帶能量之增加加寬其各自帶隙且增強其電子阻擋能力。
能帶圖400之區段440a及430a中繪示應變障壁層結構330a-1之X帶能量之增加。此等區段之各者展示不存在於能帶圖200之區段240a及230b中之X帶能量之一突跳。顯而易見,X帶能量之各突跳由存在一各自應變障壁層結構330a-1引起,如圖中所展示。應記得,能帶圖200之區段240及230b展示無應變障壁層120a及無應變電子阻擋層(EBL) 140之X帶能量,而區段440a及430a展示拉伸應變障壁層結構330a-1及拉伸應變電子阻擋層(EBL) 340a之X帶能量。因此,區段440a及430a繪示在來自(Alx Ga1-x )1-y Iny P合金系之材料中誘發拉伸應變時產生之X帶能量(及因此導電帶能量)之增加。如上所述,藉由在使層330a及340a生長於一GaAs基板上時維持其銦比率低於49% (0<y<0.49)來誘發障壁層結構330a-1及電子阻擋層340a之拉伸應變。
圖4中亦展示應變電子阻擋層440a之導電帶補償CBO1 及應變障壁層結構330a-1之導電帶補償CBO2 。如圖中所繪示,應變電子阻擋層440a及應變障壁層結構330a-1之X帶能量之增加增大其各自導電帶補償,藉此增強其防止電子逃脫主動層330及主動層330內之個別井結構之能力。
在圖3及圖4之實例中,應變電洞阻擋層320b由來自(Alx Ga1-x )1-y Iny P合金系之一材料形成,其中銦比率高於49% (0.49<y<1)。將銦比率增大至高於49%誘發電洞阻擋層320b之晶格之壓縮應變,此繼而引起其價帶能量Vb減少。能帶圖400之區段420b中繪示價帶能量相對於量子井之價帶邊緣之減少。如區段420b中所繪示,壓縮應變HBL 320b之價帶能量僅相對於無應變HBL 320a之價帶能量下降。此與能帶圖200之區段220形成對比,能帶圖200展示HBL 120之價帶之能量缺乏區段420b中可見之能量下降。如上文所討論,電洞阻擋層320b之價帶能量之減少增強其電洞阻擋能力以使裝置300更適合用於高溫及/或高電流應用中。
另外,圖4中展示應變電洞阻擋層320b之價帶補償VBOs 。如圖中所繪示,電洞阻擋層320b之價帶能量之減少導致一增大價帶補償以及防止電洞自主動層330溢出之一增強能力。
簡言之,在圖3及圖4之實例中,裝置300係藉由使層320a至340b沿垂直於基板平面之一軸線磊晶生長於一基板310上來形成之一發光裝置,該軸線自基板平面朝向層340延伸。層320a至340b之各者以一各自厚度為特徵,該厚度係層沿生長軸線之寬度。在圖3及圖4之實例中,基板310包括一GaAs基板。HBL 320a形成於基板310上方且包括來自(Alx Ga1-x )1-y Iny P合金系之一材料,其中(0.4<x<1.00)且(y=0.49)。在一些實施方案中,HBL 320b可具有0 nm至1000 nm之範圍內之一厚度。HBL 320b形成於HBL 320a上方且包括來自(Alx Ga1-x )1-y Iny P合金系之一材料,其中(0.4<x<1.00)且(0.49<y<0.7)。在一些實施方案中,HBL 320b可具有0 nm至1000 nm之範圍內之一厚度。在一些實施方案中,HBL 320b之厚度可低於形成其之材料之關鍵厚度以避免鬆弛。
障壁層330a形成於HBL 320b上方且可具有1 nm至1000 nm之範圍內之一厚度。障壁層330a之各者可包括一或多個應變結構330a-1及/或一或多個無應變結構330a-2。各應變結構330a-1可由來自(Alx Ga1-x )1-y Iny P合金系之一材料形成,其中材料之鋁比率超過53% (0.53<x<1)且銦比率低於49% (0<y<0.49)。應變結構之厚度可低於形成應變結構之材料之關鍵厚度以避免鬆弛。各無應變障壁層結構330a-2可由來自(Alx Ga1-x )1-y Iny P合金系之一材料形成,其中(y=0.49)且(0.4<x<1)。此外,如上所述,障壁層330a之任何者可包括一或多個應變結構。應變層可由具有不同應變量或跨應變層之漸變應變之多個層組成。井層330b與障壁層330a交錯以形成複數個井結構。井層330b之任何者可包括來自(Alx Ga1-x )1-y Iny P合金系之一材料,其中(0<x<0.3)且(0<y<0.49)。在一些實施方案中,井層330b之任何者可具有1 nm至100 nm之範圍內之一厚度。
EBL 340a形成於障壁層330a及井層330b上方且可包括來自(Alx Ga1-x )1-y Iny P合金系之一材料,其中(0.53<x<1.00)且(0.2<y<0.49)。在一些實施方案中,EBL 340a可具有0 nm至1000 nm之範圍內之一厚度。在一些實施方案中,EBL 340a之厚度可在形成EBL 340a之材料之關鍵厚度內以避免鬆弛。EBL 340b形成於EBL 340a上方且包括來自(Alx Ga1-x )1-y Iny P合金系之一材料,其中(0.40<x<1.00)且(y=0.49)。在一些實施方案中,EBL 340b可具有0 nm至1000 nm之範圍內之一厚度。
在本實例中,層320a至320b係裝置300之下侷限層(LCL)之部分,而層340a至340b係裝置300之上侷限層(UCL)之部分。然而,在一些實施方案中,層320a至320b及340a至340b之任何者可與裝置300之LCL及UCL分離。儘管在本實例中,電洞阻擋層320a至320b形成為比電子阻擋層340a至340b更靠近基板310,但其中電子阻擋層340a至340b形成為比電洞阻擋層320a至320b更靠近基板310之替代實施方案係可行的。另外或替代地,在一些實施方案中,層320a至320b之任何者可為裝置300之UCL之部分,而層340a至340b之任何者可為裝置300之LCL之部分。
此外,應注意,上述厚度範圍、鋁比率及銦比率僅供例示。此外,應注意,其中省略上文所討論之層之一或多者之替代實施方案係可行的。下文將相對於圖5至圖7來進一步討論此等實施方案之非限制性實例。
圖5描繪根據本發明之態樣之一發光裝置500之一實例。如圖中所繪示,裝置500包括一基板510、一(n型)電洞阻擋層(HBL) 520、一主動層530、一(p型)電子阻擋層(EBL) 540及分別形成於EBL 540及HBL 520上之接點550a及550b。基板510可包括一GaAs基板或任何適合類型之基板。HBL 520形成於基板510上方且其晶格可經壓縮應變。HBL 520可包括來自(Alx Ga1-x )1-y Iny P合金系之一材料及/或任何適合類型之材料。當HBL 520包括來自(Alx Ga1-x )1-y Iny P合金系之一材料時,層520之銦比率可超過49% (0.49<y),其導致HBL 520之晶格之壓縮應變累積。在一些實施方案中,壓縮應變HBL之厚度可低於層之材料之關鍵厚度以避免會在晶體中產生缺陷之鬆弛。
主動層530形成於HBL 520上方。主動層530可由具有一(Alx Ga1-x )1-y Iny P組合物之一材料及/或任何其他適合類型之材料形成。在本實例中,主動層530具有一同質結構,但其中主動層530之結構係異質之替代實施方案係可行的。電子阻擋層(EBL) 540形成於主動層530上方。EBL 540可包括來自(Alx Ga1-x )1-y Iny P合金系之一材料及/或任何其他適合類型之材料。儘管在本實例中EBL 540具有一同質結構,但其中EBL 540之結構係異質之替代實施方案係可行的。儘管在本實例中EBL 540無應變,但其中在EBL 540之晶格中誘發拉伸應變之替代實施方案係可行的。
圖6描繪根據本發明之態樣之一發光裝置600之一實例。如圖中所繪示,裝置600包括一基板610、一(n型)電洞阻擋層(HBL) 620、一主動層630、一(p型)電子阻擋層(EBL) 640及分別形成於EBL 640及HBL 620上之接點650a及650b。基板610可包括一GaAs基板或任何其他適合類型之基板。電洞阻擋層(HBL) 620形成於基板610上方。HBL 620可由來自(Alx Ga1-x )1-y Iny P合金系之一材料及/或任何其他適合類型之材料形成。儘管在本實例中HBL 620具有一同質結構,但其中HBL 620具有一異質結構之替代實施方案係可行的。儘管在本實例中HBL 620無應變,但其中誘發HBL 620之晶格具有一壓縮應變之替代實施方案係可行的。主動層630形成於HBL 620上方且其可由來自(Alx Ga1-x )1-y Iny P合金系之一材料及/或任何其他適合類型之材料形成。電子阻擋層(EBL) 640形成於主動層630上方。電子阻擋層(EBL) 640可包括來自(Alx Ga1-x )1-y Iny P合金系之一材料及/或任何其他適合類型之材料。儘管在本實例中EBL 640具有一同質結構,但其中EBL 640之結構係異質之替代實施方案係可行的。儘管在本實例中EBL 640無應變,但其中在EBL 640之晶格中誘發拉伸應變之替代實施方案係可行的。
根據圖6之實例,主動層630包括經配置以形成複數個井結構之複數個障壁層630a及複數個井層630b。各井結構可包括安置於兩個應變障壁層630a之間之一井層630b。障壁層之各者可由具有低於49% (0<y<0.49)之一銦比率之來自(Alx Ga1-x )1-y Iny P合金系之一材料及/或任何其他適合類型之材料形成。如上文所討論,障壁層630a之組合物中存在小於49%之銦可導致其各自晶格之拉伸應變累積,此繼而可加寬障壁層630a之帶隙且增強其電子阻擋能力。儘管在本實例中障壁層630a之各者包括一單一應變結構,但其中障壁層630a之各者包括應變結構及無應變結構兩者之替代實施方案係可行的。
圖7描繪根據本發明之態樣之一發光裝置700之一實例。如圖中所繪示,裝置700可包括一基板710、一(n型)電洞阻擋層(HBL)720、一主動層730、一(p型)拉伸應變電子阻擋層(EBL) 740及分別形成於EBL 740及HBL 720上之接點750a及750b。
基板710可包括一GaAs基板或任何適合類型之基板,諸如(例如)一Si基板。HBL 720形成於基板710上方且其可包括來自(Alx Ga1-x )1-y Iny P合金系之一材料及/或任何適合類型之材料。主動層730形成電洞阻擋層上方。主動層730可由具有一(Alx Ga1-x )1-y Iny P組合物之一材料及/或任何其他適合類型之材料形成。在本實例中,主動層730具有一同質結構,但其中主動層730之結構係異質之替代實施方案係可行的。EBL 740形成於主動層730上方。EBL 740可包括具有大於53% (0.53<x<1)之一鋁比率及低於49% (0<y<0.49)之銦比率之來自(Alx Ga1-x )1-y Iny P合金系之一材料。如上文所討論,在EBL 740之組合物中存在小於49%之銦可導致其晶格之拉伸應變累積,此繼而可增強其電子阻擋能力。儘管在本實例中,EBL 740具有一異質結構,但其中EBL 740之結構係異質之替代實施方案係可行的。
圖1至圖7僅供例示。相對於此等圖所討論之至少一些元件可依不同順序配置、組合及/或完全省略。應瞭解,提供本文所描述之實例以及表述為「諸如」、「例如」、「包括」、「在一些態樣中」、「在一些實施方案中」及其類似者之子句不應被解譯為使所揭示之標的受限於特定實例。
儘管在(Alx Ga1-x )1-y Iny P合金系之背景中描述本發明中所提供之實例,但應注意,本發明不僅受限於此系。此外,儘管在上述實例中使電洞阻擋層比電子阻擋層更靠近基板,但其中電子阻擋層生長為比電洞阻擋層更靠近基板之替代實施方案係可行的。
儘管已詳細描述實施例,但熟習技術者應瞭解,可在不背離本文所描述之發明概念之精神之情況下鑑於本發明來作出修改。特定言之,本文所描述之不同裝置之不同特徵及組件可用於其他裝置之任何者中,或特徵及組件可自裝置之任何者省略。一實施例之內文中所描述之一結構之一特性可應用於任何實施例。因此,本發明之範疇不意欲受限於所繪示及描述之特定實施例。
儘管上文在特定組合中描述特徵及元件,但一般技術者應瞭解,各特徵或元件可單獨或依與其他特徵及元件之任何組合使用。另外,本文所描述之方法可實施於併入於一電腦可讀媒體中之一電腦程式、軟體或韌體中以由一電腦或處理器執行。電腦可讀媒體之實例包括電子信號(經由有線或無線連接傳輸)及電腦可讀儲存媒體。電腦可讀儲存媒體之實例包括(但不限於)一唯讀記憶體(ROM)、一隨機存取記憶體(RAM)、一暫存器、快取記憶體、半導體記憶體裝置、磁性媒體(諸如內部硬碟及可抽換式磁碟)、磁光媒體及光學媒體(諸如CD-ROM磁碟及數位多功能光碟(DVD))。
100‧‧‧發光裝置
110‧‧‧基板
120‧‧‧無應變電洞阻擋層(HBL)
130‧‧‧主動層
130a‧‧‧障壁層
130b‧‧‧井層
140‧‧‧電子阻擋層(EBL)
150a‧‧‧接點
150b‧‧‧接點
200‧‧‧能帶圖
220‧‧‧區段
230a‧‧‧區段
230b‧‧‧區段
240‧‧‧區段
300‧‧‧發光裝置
310‧‧‧基板
320‧‧‧下侷限層(LCL)
320a‧‧‧無應變HBL
320b‧‧‧壓縮應變HBL
330‧‧‧主動層
330a‧‧‧應變障壁層
330a-1‧‧‧應變障壁層結構
330a-2‧‧‧無應變障壁層結構
330b‧‧‧井層
340‧‧‧上侷限層(UCL)
340a‧‧‧拉伸應變EBL
340b‧‧‧無應變EBL
400‧‧‧能帶圖
420a‧‧‧區段
420b‧‧‧區段
430a‧‧‧區段
430b‧‧‧區段
440a‧‧‧區段
440b‧‧‧區段
500‧‧‧發光裝置
510‧‧‧基板
520‧‧‧HBL
530‧‧‧主動層
540‧‧‧EBL
550a‧‧‧接點
550b‧‧‧接點
600‧‧‧發光裝置
610‧‧‧基板
620‧‧‧HBL
630‧‧‧主動層
630a‧‧‧障壁層
630b‧‧‧井層
640‧‧‧EBL
650a‧‧‧接點
650b‧‧‧接點
700‧‧‧發光裝置
710‧‧‧基板
720‧‧‧電洞阻擋層(HBL)
730‧‧‧主動層
740‧‧‧拉伸應變電子阻擋層(EBL)
750a‧‧‧接點
750b‧‧‧接點
Cb‧‧‧ 導電帶
CBO1‧‧‧導電帶補償
CBO2‧‧‧導電帶補償
Vb‧‧‧價帶
VBO1‧‧‧價帶補償
VBO2‧‧‧價帶補償
VBOs‧‧‧價帶補償
可自依舉例方式結合附圖給出之以下描述獲得一更詳細理解,其中圖中之相同元件符號指示相同元件,且其中:
圖1係根據本發明之態樣之一發光裝置之一實例之一橫截面圖;
圖2係根據本發明之態樣之圖1之發光裝置之一能帶圖;
圖3係根據本發明之態樣之一發光裝置之一實例之一橫截面圖;
圖4係根據本發明之態樣之圖3之發光裝置之一能帶圖;
圖5係根據本發明之態樣之一發光裝置之一實例之一橫截面圖;
圖6係根據本發明之態樣之一發光裝置之一實例之一橫截面圖;及
圖7係根據本發明之態樣之一發光裝置之一實例之一橫截面圖。

Claims (20)

  1. 一種發光裝置,其包含: 一電子阻擋層,其中該電子阻擋層之至少一部分經配置以具有一拉伸應變; 一電洞阻擋層,其中該電洞阻擋層之至少一部分經配置以具有一壓縮應變;及 一主動層,其安置於該電洞阻擋層與該電子阻擋層之間。
  2. 如請求項1之發光裝置,其中該電洞阻擋層具有表示為(Alx Ga(1-x) )1-y Iny P之一組合物,其中0.4≤x≤1且0.49≤y≤0.7。
  3. 如請求項1之發光裝置,其中該電子阻擋層由來自AlGaInP之一系之一第一材料形成,且該電洞阻擋層由來自AlGaInP之一系之一第二材料形成,該第二材料具有比該第一材料大之一銦比率。
  4. 如請求項1之發光裝置,其中: 該電洞阻擋層包括一第一n型層及一第二n型層, 該第一n型層係無應變,且 該第二n型層經壓縮應變。
  5. 如請求項4之發光裝置,其中該第一n型層具有表示為(Alx Ga(1-x) )1-y Iny P之一組合物,其中0.4≤x≤1且y=0.49。
  6. 如請求項1之發光裝置,其中該電子阻擋層具有表示為(Alx Ga(1-x) )1-y Iny P之一組合物,其中0.4<x<1且0.2<y<0.7。
  7. 如請求項1之發光裝置,其中: 該電子阻擋層包括一第一p型層及一第二p型層, 該第一p型層係無應變,且 該第二p型層經配置以具有一拉伸應變。
  8. 如請求項1之發光裝置,其進一步包含一GaAs基板,其中: 該電洞阻擋層、該電子阻擋層及該主動層形成於該GaAs基板之相同側上,且該電洞阻擋層、該電子阻擋層及該主動層之各者由來自AlGaInP之一系之一各自材料形成。
  9. 一種發光裝置,其包含: 一電子阻擋層; 一電洞阻擋層,其中該電洞阻擋層之至少一部分經配置以具有一壓縮應變;及 一主動層,其安置於該電洞阻擋層與該電子阻擋層之間,該主動層包括經配置以具有一拉伸應變之一第一障壁層、經配置以具有一拉伸應變之一第二障壁層及安置於該第一障壁層與該第二障壁層之間之一井層。
  10. 如請求項9之發光裝置,其中該電洞阻擋層具有表示為(Alx Ga(1-x) )1-y Iny P之一組合物,其中0.4≤x≤1且0.49≤y≤0.7。
  11. 一種發光裝置,其包含: 一電子阻擋層,其中該電子阻擋層之至少一部分經配置以具有一拉伸應變; 一電洞阻擋層,其中該電洞阻擋層之至少一部分經配置以具有一壓縮應變;及 一主動層,其形成於該電洞阻擋層與該電子阻擋層之間,該主動層包括至少一井結構,該井結構包括經配置以具有一拉伸應變之一第一障壁層、經配置以具有一拉伸應變之一第二障壁層及安置該第一障壁層與該第二障壁層之間之一井層, 其中該電子阻擋層係該發光裝置之一上侷限層及該發光裝置之一下侷限層之一者之部分,且 其中該電洞阻擋層係該發光裝置之該上侷限層及該發光裝置之該下侷限層之另一者之部分。
  12. 如請求項11之發光裝置,其中該電洞阻擋層具有表示為(Alx Ga(1-x) )1-y Iny P之一組合物,其中0.4<x<1且0.49<y<0.7。
  13. 如請求項11之發光裝置,其中: 該電洞阻擋層包括一第一n型層及一第二n型層, 該第一n型層係無應變, 該第二n型層經壓縮應變,且 該第一n型層具有表示為(Alx Ga(1-x) )1-y Iny P之一組合物,其中0≤x≤1且0.49≤y≤1。
  14. 如請求項11之發光裝置,其中該電子阻擋層具有表示為(Alx Ga(1-x) )1-y Iny P之一組合物,其中0.4≤x≤1且0.2≤y≤0.7。
  15. 如請求項11之發光裝置,其中該電子阻擋層包括一第一無應變p型層及經配置以具有一拉伸應變之一第二p型層。
  16. 一種發光裝置,其包含: 一電子阻擋層,其之至少一部分經配置以具有一拉伸應變; 一電洞阻擋層,其包括一第一無應變n型層及經配置以具有一壓縮應變之一第二n型層;及 一主動層,其形成於該電洞阻擋層與該電子阻擋層之間, 其中該第一n型層由來自AlGaInP之一系之一第一材料形成,該第二n型層由來自AlGaInP之該系之一第二材料形成,該第二材料具有比該第一材料大之一銦比率。
  17. 如請求項16之發光裝置,其中該第二n型層定位為比該一n型層更靠近該主動層,且該第二材料之該銦比率大於0.49。
  18. 如請求項16之發光裝置,其中該第二n型層具有小於與該第二材料相關聯之一關鍵厚度之一厚度。
  19. 如請求項16之發光裝置,其中該電子阻擋層包括一第一無應變p型層及經配置以具有一拉伸應變之一第二p型層。
  20. 一種發光裝置,其包含: 一電子阻擋層; 一電洞阻擋層,該電洞阻擋層包括一第一無應變n型層及經配置以具有一壓縮應變之一第二n型層;及 一主動層,其形成於該電洞阻擋層與該電子阻擋層之間,該主動層包括至少一井結構,該井結構包括經配置以具有一拉伸應變之一第一障壁層、經配置以具有一拉伸應變之一第二障壁層及安置於該第一障壁層與該第二障壁層之間之一井層,且該第一障壁層及該第二障壁層具有表示為(Alx Ga(1-x) )1-y Iny P之一組合物,其中0.4<x<1且0<y<0.49, 其中該第一n型層由來自AlGaInP之一系之一第一材料形成,且該第二n型層由來自AlGaInP之該系之一第二材料形成,該第二材料具有比該第一材料大之一銦比率。 附圖翻譯 圖1 110 基板 120 無應變電洞阻擋層(HBL) 130 主動層 130a 無應變障壁層 130b 井層 140 無應變電子阻擋層(EBL) Well Structure #3 井結構#3 Well Structure #2 井結構#2 Well Structure #1 井結構#1 圖2 200 對應結構 electron blocking layer 電子阻擋層 Energy 能量 well 井 barrier 障壁 hole blocking layer 電洞阻擋層 X-Band X帶 Γ-Band Γ帶 well Structure #3 井結構#3 well Structure #2 井結構#2 well Structure #1 井結構#1 圖3 310 基板 320a 無應變電洞阻擋層(HBL) 320b 壓縮應變電洞阻擋層(HBL) 330 主動層 330a-1 應變結構 330a-2 無應變結構 330b 井層 340a 拉伸應變電子阻擋層(EBL) 340b 無應變電子阻擋層(EBL) Well Structure #3 井結構#3 Well Structure #2 井結構#2 Well Structure #1 井結構#1 圖4 400 對應結構 electron blocking layer 電子阻擋層 Energy 能量 well 井 barrier 障壁 hole blocking layer 電洞阻擋層 X-Band X帶 Γ-Band Γ帶 well Structure #3 井結構#3 well Structure #2 井結構#2 well Structure #1 井結構#1 圖5 510 基板 520 壓縮應變電洞阻擋層(HBL) 530 無應變主動層 540 無應變電子阻擋層(EBL) 圖6 610 基板 620 無應變電洞阻擋層(HBL) 630 主動層 630a 應變障壁層 630b 井層 640 無應變電子阻擋層(EBL) Well Structure #3 井結構#3 Well Structure #2 井結構#2 Well Structure #1 井結構#1 圖7 710 基板 720 電洞阻擋層(HBL) 730 無應變主動層 740 拉伸應變電子阻擋層(EBL)
TW107126025A 2017-07-28 2018-07-27 發光裝置 TWI823860B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US15/662,952 US10141477B1 (en) 2017-07-28 2017-07-28 Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
US15/662,952 2017-07-28
EP18152290 2018-01-18
EP18152290.5 2018-01-18
??18152290.5 2018-01-18

Publications (2)

Publication Number Publication Date
TW201921717A true TW201921717A (zh) 2019-06-01
TWI823860B TWI823860B (zh) 2023-12-01

Family

ID=63047470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126025A TWI823860B (zh) 2017-07-28 2018-07-27 發光裝置

Country Status (6)

Country Link
EP (1) EP3659187B1 (zh)
JP (1) JP6999024B2 (zh)
KR (1) KR102294202B1 (zh)
CN (1) CN111108614B (zh)
TW (1) TWI823860B (zh)
WO (1) WO2019022960A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230131918A1 (en) * 2021-10-25 2023-04-27 Meta Platforms Technologies, Llc Strain management of iii-p micro-led epitaxy towards higher efficiency and low bow

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139543A (en) * 1991-02-22 1992-08-18 Sowinski Richard F Method for filtering benz-a-anthracene from a gas stream
JP3135960B2 (ja) * 1991-12-20 2001-02-19 シャープ株式会社 半導体レーザ装置
JP3209786B2 (ja) * 1992-04-09 2001-09-17 シャープ株式会社 半導体発光素子
BE1007251A3 (nl) * 1993-06-28 1995-05-02 Philips Electronics Nv Straling-emitterende halfgeleiderdiode en werkwijze ter vervaardiging daarvan.
JPH07111366A (ja) * 1993-10-14 1995-04-25 Hitachi Ltd 半導体レーザ素子
WO1995015022A1 (fr) * 1993-11-24 1995-06-01 The Furukawa Electric Co., Ltd. Element optique a semi-conducteur
JPH07235733A (ja) * 1993-12-27 1995-09-05 Sanyo Electric Co Ltd 半導体レーザ素子
JP3461893B2 (ja) * 1994-02-21 2003-10-27 富士通株式会社 光半導体装置
JPH09246654A (ja) * 1996-03-01 1997-09-19 Mitsubishi Electric Corp 半導体レーザ装置
JPH1187831A (ja) * 1997-09-02 1999-03-30 Sony Corp 半導体発光素子、光ピックアップ装置ならびに光記録および/または再生装置
JP2000261098A (ja) * 1999-03-09 2000-09-22 Nec Corp 自励発振型半導体レーザ
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US6759689B2 (en) * 2002-08-07 2004-07-06 Shin-Etsu Handotai Co., Ltd. Light emitting element and method for manufacturing the same
JP4262549B2 (ja) * 2003-07-22 2009-05-13 シャープ株式会社 半導体レーザ素子およびその製造方法
JP2005327907A (ja) * 2004-05-14 2005-11-24 Fuji Photo Film Co Ltd 半導体レーザ素子
CA2583504A1 (en) * 2004-10-08 2006-07-06 The Regents Of The University Of California High efficiency light-emitting diodes
TW200742216A (en) * 2006-04-28 2007-11-01 Bo-Xun Lei Active layer structure of high-speed laser diode
JP2008078340A (ja) * 2006-09-21 2008-04-03 Opnext Japan Inc 半導体レーザ素子及びその製造方法
JP2008288248A (ja) * 2007-05-15 2008-11-27 Hitachi Cable Ltd 半導体発光素子
KR100865740B1 (ko) * 2007-05-28 2008-10-29 우리엘에스티 주식회사 발광소자와 그의 제조방법
JP5412943B2 (ja) * 2009-05-11 2014-02-12 住友電気工業株式会社 窒化物半導体発光素子、及びエピタキシャル基板
JP2011192816A (ja) * 2010-03-15 2011-09-29 Panasonic Corp 半導体発光素子
US8379684B1 (en) * 2011-08-16 2013-02-19 Corning Incorporated Hole blocking layers in non-polar and semi-polar green light emitting devices
JP5460831B1 (ja) * 2012-11-22 2014-04-02 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
KR20200035085A (ko) 2020-04-01
JP2020529129A (ja) 2020-10-01
JP6999024B2 (ja) 2022-01-18
EP3659187A1 (en) 2020-06-03
KR102294202B1 (ko) 2021-08-25
EP3659187B1 (en) 2021-09-08
TWI823860B (zh) 2023-12-01
CN111108614B (zh) 2024-02-06
CN111108614A (zh) 2020-05-05
WO2019022960A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
US10522717B2 (en) Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
Shioda et al. Enhanced light output power of green LEDs employing AlGaN interlayer in InGaN/GaN MQW structure on sapphire (0001) substrate
US7859007B2 (en) Light-emitting device and manufacturing method thereof
JP2000244072A (ja) 窒化物半導体素子
JP2014078745A (ja) 長波長放射を有する非極性iii窒化物発光ダイオード
Kuo et al. Polarization effect in AlGaN-based deep-ultraviolet light-emitting diodes
TW201351689A (zh) 半導體發光結構
US20110204328A1 (en) Nitride based devices including a symmetrical quantum well active layer having a central low bandgap delta-layer
Ahmad et al. Improvement in efficiency of yellow Light Emitting Diode using InGaN barriers and modified electron injection layer
Sheu et al. Enhanced output power in an InGaN-GaN multiquantum-well light-emitting diode with an InGaN current-spreading layer
Han et al. High efficiency green light-emitting diodes based on InGaN-ZnGeN2 type-II quantum wells
TWI823860B (zh) 發光裝置
Kuo et al. Effect of band-offset ratio on analysis of violet–blue InGaN laser characteristics
KR102358403B1 (ko) 발광 영역의 적어도 하나의 장벽층 내에 위치한 적어도 하나의 더 넓은 밴드갭 중간층을 포함하는 발광 다이오드
US11322650B2 (en) Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
Zheng et al. Effect of polarization field and nonradiative recombination lifetime on the performance improvement of step stage InGaN/GaN multiple quantum well LEDs
JP6192722B2 (ja) オプトエレクトロニクス半導体ボディ及びオプトエレクトロニクス半導体チップ
US9029830B2 (en) Multi-quantum well LED structure with varied barrier layer composition
KR101784109B1 (ko) 양자우물구조 및 이를 포함하는 청색 발광 다이오드
Usman et al. Reduction in efficiency droop/decline of green GaN-based light-emitting diodes by employing heterostructure cap layer
Huang et al. Achievement of 110-nm-Wide Spectral Width in Monolithic Tunnel-Junction Light-Emitting Diode
Karan et al. Performance Improvement of Light-Emitting Diodes with W-Shaped InGaN/GaN Multiple Quantum Wells
WO2007026767A1 (ja) 発光素子及びその製造方法
WO2016125993A1 (ko) 자외선 발광 다이오드
KR101861218B1 (ko) 고효율 발광 다이오드