JP2020529129A - 発光装置における効率的な電子およびホールブロック用の歪みＡｌＧａＩｎＰ層 - Google Patents

発光装置における効率的な電子およびホールブロック用の歪みＡｌＧａＩｎＰ層 Download PDF

Info

Publication number
JP2020529129A
JP2020529129A JP2020504124A JP2020504124A JP2020529129A JP 2020529129 A JP2020529129 A JP 2020529129A JP 2020504124 A JP2020504124 A JP 2020504124A JP 2020504124 A JP2020504124 A JP 2020504124A JP 2020529129 A JP2020529129 A JP 2020529129A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting device
block layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020504124A
Other languages
English (en)
Other versions
JP6999024B2 (ja
Inventor
ブサル，レクナート
チュン，セオドア
デブ，パリジャット
Original Assignee
ルミレッズ リミテッド ライアビリティ カンパニー
ルミレッズ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/662,952 external-priority patent/US10141477B1/en
Application filed by ルミレッズ リミテッド ライアビリティ カンパニー, ルミレッズ リミテッド ライアビリティ カンパニー filed Critical ルミレッズ リミテッド ライアビリティ カンパニー
Publication of JP2020529129A publication Critical patent/JP2020529129A/ja
Application granted granted Critical
Publication of JP6999024B2 publication Critical patent/JP6999024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)

Abstract

発光装置が開示される。当該発光装置は、電子ブロック層と、少なくとも一部が圧縮歪みを有するように配置されたホールブロック層と、前記ホールブロック層と前記電子ブロック層との間に配置された活性層と、を有する。

Description

本願は、2017年7月28日に出願された米国特許出願第15／662,952号、および2018年1月18日に出願された欧州特許出願第18152290.5号の利益を主張するものであり、これらの内容は、本願の参照として取り入れられている。
本願は、発光装置に関し、特に、発光装置における効率的な電子およびホールブロック用の歪みAlGaInP層に関する。
発光ダイオード（「LED」）は、各種用途の光源として広く使用されている。LEDの主な機能部は、反対の伝導性タイプ（p型およびn型）の2つの注入層を有する半導体チップ、およびキャリアの注入が生じる放射再結合用の発光活性層とすることができる。注入層および活性層の組成は、所望の波長により変化し得る。赤からアンバー（黄色）の可視光波長における発光の場合、(AlxGa1-x)1-yInyP合金系からの材料が使用され得る。
本開示の態様では、電子ブロック層と、ホールブロック層と、前記ホールブロック層と前記電子ブロック層との間に設置された活性層とを有する発光装置が開示される。当該発光装置は、(AlxGa(1-x))1-yInyP合金系からの材料、および／または任意の他の好適な種類の材料で構成されてもよい。ある実施例では、ホールブロック層の少なくとも一部は、圧縮歪みを有するように配置されてもよい。これに加えてまたはこれとは別に、ある実施例では、活性層に、少なくとも一つのウェル構造が提供されてもよい。このウェル構造は、引っ張り歪みを有するように配置された第1のバリア層と、引っ張り歪みを有するように配置された第2のバリア層と、前記第1のバリア層と前記第2のバリア層との間に配置されたウェル層とを有する。
より詳細な理解は、添付図面とともに一例として提供される以下の記載から得られる。図面において、同様の参照符号は、同様の素子を表す。
本開示の一態様による発光装置の一例の断面図である。 本開示の一態様による図1の発光装置のエネルギーバンド図である。 本開示の一態様による発光装置の一例の断面図である。 本開示の一態様による図3の発光装置のエネルギーバンド図である。 本開示の一態様による発光装置の一例の断面図である。 本開示の一態様による発光装置の一例の断面図である。 本開示の一態様による発光装置の一例の断面図である。
以下、添付図面を参照して、異なる発光ダイオード（「LED」）の実施例についてより詳しく説明する。これらの例は、相互に排他的ではなく、ある例に認められる特徴は、1または2以上の他の例に認められる特徴と組み合わせて、追加の実施例を得ることができる。従って、添付図面に示された例は、一例のためのみに提供され、開示を限定するものではないことが理解される。全体的に同様の参照符号は、同様の素子を表す。
本願では、各種素子を表すため、第1、第2等の用語が使用されるが、これらの素子は、これらの用語に限定される必要はないことが理解される。これらの用語は、一つの素子を別の素子と区別するためのみに使用される。本開示の範囲から逸脱せずに、例えば、第1の素子は、第2の素子と呼ぶことができ、同様に、第2の素子は、第1の素子と呼ぶことができる。本願において使用される、「および／または」と言う用語は、1または2以上の関連する列挙された事項のあらゆる組み合わせを含む。
層、領域または基板のような素子が、別の素子の「上に（on）」また別の素子「に(onto)」あると称される場合、これは、他の素子の直上にあり、または他の素子に直接及んでもよく、あるいは介在素子が存在してもよいことが理解される。一方、素子が別の素子の「直上」にあり、または「直接」及ぶと称される場合、介在素子は存在しない。また、素子が別の素子と「接続」または「結合」されると称される場合、これは、他の素子と直接接続されもしくは結合されてもよく、あるいは介在素子が存在してもよいことが理解される。一方、素子が別の素子と「直接接続」または「直接結合」されると称される場合、介在素子は存在しない。これらの用語は、図面に示された任意の方向に加えて、素子の異なる配向を網羅することを意図することが理解される。
本願において、「下」または「上」、「上部」または「下部」、「水平」または「垂直」のような相対的な用語は、図面に示されたようなある素子、層または領域と、別の素子、層または領域の関係を記述するために使用され得る。これらの用語は、図面に描かれた配向に加えて、装置の異なる配向を網羅することを意図することが理解される。
(AlxGa1-x)1-yInyP合金系を使用するようなIII-P族半導体装置は、アンバーから赤（例えば〜570から680nm）の可視光波長の光を生成する。これらの波長領域は、合金の成長の間のアルミニウム−ガリウム比を調節することにより得られる。
図1には、発光装置100の一例を示す。この装置は、本開示の態様による(AlxGa1-x)1-yInyP合金系を用いて形成される。装置100は、基板110を有し、この基板110の上には、非歪みホールブロック層（HBL）120が形成される。基板110は、吸収性ガリウムヒ素（GaAs）基板を含む。ホールブロック層（HBL）120は、(AlxGa1-x)1-yInyP合金系からのn型材料で形成される。HBL120の上には、活性層130が形成される。活性層130は、(AlxGa1-x)1-yInyP組成を有し、複数のウェル構造を形成するように配置された、複数のバリア層130aおよびウェル層130bを含む。活性層130の上には、電子ブロック層（EBL）140が形成される。電子ブロック層（EBL）140は、(AlxGa1-x)1-yInyP 合金系からのp型材料で構成される。HBL120およびEBL140のそれぞれの上には、コンタクト150aおよび150bが配置され、装置100をバイアス化する手段が提供される。
装置100に順バイアスが印加されると、活性層130にキャリアが注入され、ここでキャリアが再結合し、それらの余剰エネルギーが光に変換される。従って、装置100の効率的な動作は、活性層130へのキャリアの効率的な注入、および活性層130内に注入されたキャリアの効率的な再結合に依存する。キャリア再結合の効率を高めるため、活性層130は、複数のウェル構造を含むように配置される。各ウェル構造は、2つのバリア層130aの間に挟まれたウェル層130bで形成される。ある実施例では、各バリア層130aは、第1の(AlxGa1-x)1-yInP材料で形成され、各ウェル層130bは、第2の(AlxGa1-x)1-yInP材料で形成されてもよい。ある実施例では、第1の(AlxGa1-x)1-yInP材料は、0%〜30%の範囲のアルミニウム比（0＜x＜0.3）を有してもよい。これに加えてまたはこれとは別に、ある実施例では、第2の(AlxGa1-x)1-yInP材料は、40%〜100%の範囲のアルミニウム比（0.4＜x＜1）を有してもよい。
ある態様では、バリア層130aにより提供される電子に対する閉じ込めの量は、バリア層130aとウェル層130bの間の伝導帯オフセット（CBO）により定められる。同様に、バリア層により提供されるホールの閉じ込めの量は、バリア層130aとウェル層130bの間の価電子帯オフセット（VBO）により定められる。効率的な活性層の設計には、バリア層130aとウェル層130bの間のCBOを十分に大きくして、装置100の高電流注入および高温動作で電子を閉じ込めることが必要となる。同様に、バリア層130aとウェル層130bの間のVBOを十分に大きくして、高電流および／または高温の作動環境においてホールを閉じ込めることが必要となる。
高温および／または高電流の作動環境では、活性層130にウェル構造が存在しても、キャリアは、活性層130から逸散し得る。このため、EBL140およびHBL120は、活性層130の側に提供され、バリア層130aの機能を補完し、キャリアが活性層130からオーバーフローすることを抑制する。以下に図2を参照して示すように、EBL140により提供される電子の閉じ込めの度合いは、活性層130内のEBL140とウェル構造の間のCBOに比例する。同様に、HBL120により提供されるホールの閉じ込めの度合いは、HBL120と活性層130のウェル構造の間のVBOに比例する。
図1および図2の例では、HBL120は、装置100の下部閉じ込め層（LCL）であり、EBL140は、装置100の上部閉じ込め層（UCL）である。しかしながら、ある実施例では、HBL120は、装置100のLCLから分離されてもよい。これに加えてまたはこれとは別に、ある実施例では、EBL140は、装置100のUCLから分離されてもよい。そのような例では、EBLおよびHBLは、未ドープであり、あるいはUCLおよびLCLとは異なるドープがされてもよい。これに加えてまたはこれとは別に、ある実施例では、UCLにはEBL140に加えて、1または2以上の別の層が存在してもよい。これに加えてまたはこれとは別に、ある実施例では、LCLにはHBL120に加えて、1または2以上の別の層が存在してもよい。また、装置100は、前述の層に限定されず、活性層130の前後に成長した追加のエピタキシャル層を有し得ることが留意される。この点に関し、HBL120は、装置内の活性層130以外のいかなるn型層であってもよい。同様にEBL140は、装置内の活性層130以外のいかなるp型層であってもよい。
図2は、装置100のエネルギーバンド図200である。図には、層のそれぞれの空間位置に対する、層120〜140の価電子帯（Vb）および伝導帯（Cb）のエネルギーがプロットされている。伝導帯Cbおよび価電子帯Vbのエネルギーは、層120〜140の格子内の原子の化学結合により定められる。本例では、伝導帯Cbは、層120〜140における電子のＸ-帯とΓ-帯のエネルギーの最小値により定められる。
図に示すように、エネルギーバンド図200は、区画220、230a、230b、および240に分割される。区画240は、EBL140の価電子帯Vbおよび伝導帯Cbを示す。区画230aは、バリア層130aのそれぞれの価電子帯Vbおよび伝導帯Cbを示す。区画230bは、ウェル層130bのそれぞれの価電子帯Vbおよび伝導帯を示す。区画220は、HBL120の伝導帯Cbおよび価電子帯Vbを示す。また、図2には、活性領域ウェル材料に対する、EBL140の伝導帯オフセットCBO1、およびHBL120の価電子帯オフセットVBO1も示されている。前述のように、VBO1およびCBO1の大きさは、それぞれ、HBL120およびEBL140により提供される、活性層130におけるキャリア閉じ込めの度合いを定める。
伝導帯オフセットCBO2および価電子帯オフセットVBO2は、それぞれ、バリア層130aおよびウェル層130bにより形成される、ウェル構造の伝導帯オフセットおよび価電子帯オフセットである。図に示すように、ウェル層130bのバンドギャップは、バリア層130aのバンドギャップよりも狭く、これにより、キャリアは、結晶成長に対して、同じ方向ではなく、垂直に移動することができる。その結果今度は、ウェル層130bにおける荷電キャリアの高濃度の閉じ込めが得られ、放射再結合の可能性が高められる。
前述のように、活性層130におけるウェル構造のCBO2およびVBO2の大きさは、これらの構造により提供される荷電キャリアの閉じ込めの度合いを定める。通常、(AlxGa1-x)1-yInyP合金系の利用可能な最大の伝導帯オフセットは、〜196meVであり、これは、ウェル層130bが0%のアルミニウム比（x）を有し、バリア層130aが53%のアルミニウム比（x）を有する際に得ることができる。ウェル層130b内のアルミニウム（Al）とガリウム（Ga）の組み合わせは、〜650から680nmの放射波長を提供する。より短い波長の放射を得るには、ウェル層130b内のアルミニウム比（x）を高める必要があり、これは、活性層130におけるウェル構造の伝導帯オフセットおよび価電子帯オフセットを低下させ得る。バンドオフセットの低下は、活性層130におけるウェル構造の電子ブロックおよびホールブロックの機能に大きな問題を及ぼし得る。この問題は、高注入および高温の動作においてのみ顕著となる。
図3には、アルミニウム量の増加に関する問題のいくつかに対処するように設計された、発光装置300の一例を示す。装置300は、基板310、下部閉じ込め層（LCL）320、活性層330、および上部閉じ込め層（UCL）340を有する。本例では、基板210は、吸収性GaAs基板を有する。また、本例では、LCL320、活性層330およびUCL340の各々は、(AlxGa1-x)1-yInyP合金系からの材料で形成されてもよい。
ある態様では、(AlxGa1-x)1-yInyP合金系からの材料の伝導帯エネルギーは、これらの材料のアルミニウム比に影響を受ける。具体的には、アルミニウム比が53%未満（0＜x＜0.53）の(AlxGa1-x)1-yInyP合金系からの材料の場合、Γ-帯は、最も低い伝導帯であり、合金は、直接バンドギャップ材料として振る舞う。一方、(AlxGa1-x)1-yInyP合金系においてアルミニウム比が53%よりも大きい場合（0.53＜x＜1）、X-帯は、活性層330および該活性層330内の個々のウェル構造、ならびにEBL（またはUCL）における電子閉じ込めを定める。従って、アルミニウム比が53%よりも大きい場合（0.53＜x＜1）、バリア層330aおよびUCL340におけるX-帯のエネルギーレベルが大きくなるほど、活性層330およびその内部の個々のウェル構造における電子の閉じ込めがより効率的となる。
(AlxGa1-x)1-yInyP合金系からの材料のX-帯のエネルギーレベルを高める一つの方法は、これらの材料の格子に引っ張り歪みを導入することである。インジウム比が49%の場合（y＝0.49）、(AlxGa1-x)1-yInyP合金系からの材料は、0＞x＞1のGaAs基板に対して格子整合される。インジウム比が49%未満の場合（0<y＜0.49）、これらがGaAsまたはSi基板上に形成されると、Si格子とAlGaInPの間の格子ミスマッチの適切な調整により、 (AlxGa1-x)1-yInyP合金系からの材料に引っ張りひずみが導入される。引っ張りひずみの存在により、材料のΓ-帯のエネルギーは、〜85meV／GPaの速度で伝導帯端に対して低下し、X-帯のエネルギーは、25meV／GPaの速度で伝導帯端に対して上昇する。X-帯のエネルギー上昇量は、引っ張り歪みの量に依存するが、これは、歪み材料の臨界厚さにより制限される。
装置300は、引っ張り歪み電子ブロック層を取り入れ、改善された電子閉じ込めが達成される。図3に示すように、UCL340は、（p型の）引っ張り歪み電子ブロック層340a、および（p型の）非歪み電子ブロック層340bを有する。引っ張り歪み電子ブロック層340aは、(AlxGa1-x)1-yInyP合金系からの材料で形成され、49%未満のインジウム比（0＜y＜0.49）を有してもよい。49%未満のインジウムの存在により、電子ブロック層340aの格子に引っ張り歪みの蓄積が生じ、これにより、そのバンドギャップエネルギーが広げられ、その電子ブロック機能が高められる。これに加えてまたはこれとは別に、ある実施例では、電子ブロック層340aは、53%を超えるアルミニウム比（0.53<x＜1）を有してもよい。
非歪み電子ブロック層340bは、(AlxGa1-x)1-yInyP合金系からの材料で形成されてもよい。ある実施例では、非歪み電子ブロック層340bのインジウム比（y）は、49%と等しくてもよい（y＝0.49）。これにより、非歪み電子ブロック層340bがGaAs基板310と格子整合される。これに加えてまたはこれとは別に、ある実施例では、非歪み電子ブロック層340bのアルミニウム比（x）は、40%から100%の範囲であってもよい（0.4≦x≦1）。
活性層330について見ると、活性層330は、ウェル構造の組を形成するように配置された、複数の歪みバリア層330aおよびウェル層330bを有する。各ウェル構造は、2つの歪みバリア層330aの間に配置されたウェル層330bを有する。図に示すように、バリア層330aの少なくとも一部は、歪み構造330a-1および非歪み構造330a-2を有する。歪み構造330a-1の各々は、(AlxGa1-x)1-yInyP合金系からの材料で形成され、これは、49%未満のインジウム比（0＜y＜0.49）、および53%以上のアルミニウム比（0.53＜x＜1）を有する。歪み構造330a-1の各々は、応力緩和を避けるため、形成された材料の臨界厚さよりも薄い厚さを有してもよい。各非歪みバリア層構造320a-2は、49%のインジウム比（y＝0.49）、および40%以上のアルミニウム比（0.4＜x＜1）を有する(AlxGa1-x)1-yInyP合金系からの材料で形成されてもよい。前述のように、バリア層330a（またはその一部）における49%未満のインジウムの存在により、バリア層330aのそれぞれの格子において、引っ張り歪みの蓄積が誘導され、これにより、それらのバンドギャップが広がり、電子ブロック機能が高められる。
ある実施例では、全てのバリア層330aが同じ厚さを有してもよい。これに加えてまたはこれとは別に、ある実施例では、少なくとも2つのバリア層330aが異なる厚さを有してもよい。ある実施例では、全てのウェル層330bが同じ厚さを有してもよい。これに加えてまたはこれとは別に、ある実施例では、少なくとも2つのウェル層330bが異なる厚さを有してもよい。この点に関し、本開示は、バリア層330aおよびウェル層330bのいかなる特定の絶対的または相対的な物理的寸法に限定されるものでもない。
本例では、HBL320bに隣接して示されたバリア層320は、単一の非歪み構造320-1を有するが、HBL320bに隣接して示されたバリア層320aが、非歪み構造320-1に加えて1または2以上の歪み構造を有する、別の実施例も可能である。また、バリア層320aの各々が単一の歪み構造320a-1で構成された、別の実施例も可能である。また、いずれかのバリア層320aに、任意の数の歪み構造および／または非歪み構造が存在する、さらに別の実施例も可能である。簡潔に言えば、本開示は、いかなるバリア層320aに認められる構造の数および／または種類にも限定されない。
前述のように、バリア層330aおよび電子ブロック層340aの少なくとも一部は、活性層330および活性層330内の個々のウェル構造の内部への電子のより良い閉じ込めのため、歪まされる。ただし、装置300の効率的な動作のためには、電子の閉じ込めを高めることだけでは、十分ではない。効率的な装置動作のためには、電子ブロックと同様に、高温および高電流の動作でのホールブロックが重要となる。
HBLによる効率的なホールブロックのためには、価電子帯のエネルギーは、量子井戸の価電子帯に対して低下させ、VBO1を高める必要がある。電子ブロックとは反対に、効率的なホールブロックは、ホールブロック層の格子に、圧縮歪みを導入することにより達成される。特に、(AlxGa1-x)1-yInyP材料における圧縮歪みは、インジウム比（y）を49%超に高めることにより達成できる（0.49＜y＜1）。
装置300は、圧縮歪みホールブロック層（HBL）320bを含み、改善されたホール閉じ込めが達成される。より具体的には、LCL320層は、(AlxGa1-x)1-yInyP合金系の材料で形成され、これは、（n型の）非歪みホールブロック層320aと、（n型の）圧縮歪みホールブロック層320bとを含む。非歪みホールブロック層のインジウム比は、49%であり（y＝0.49）、この結果、非歪みホールブロック層（HBL）320aは、GaAs基板310と格子整合される。圧縮歪みHBL320bのインジウム比は、49%超であってもよい（0.49＜y＜1）。この結果、ホールブロック層320bにおいて、圧縮歪みの蓄積が生じる。ある実施例では、圧縮歪みホールブロック層の厚さは、層の材料の臨界厚さより薄く、結晶内に欠陥が生じ得る応力緩和が回避される。
図4は、装置300のエネルギーバンド図400である。図には、層320〜340の価電子帯（Vb）および伝導帯（Cb）のエネルギーが、層のそれぞれの空間位置に対してプロットされている。図に示すように、エネルギーバンドズ400は、区画420a、420b、430a、430b、440aおよび440bを有する。区画440bは、非歪み電子ブロック層（EBL）340bの価電子帯Vbおよび伝導帯Cbを示す。区画440aは、引っ張り歪み電子ブロック層（EBL）340aの価電子帯Vbおよび伝導帯Cbを示す。区画430aは、歪みバリア層330aのそれぞれの価電子帯Vbおよび伝導帯Cbを示す。区画430bは、ウェル層330bのそれぞれの価電子帯Vbおよび伝導帯Cbを示す。区画420bは、歪みホールブロック層（HBL）320bの価電子帯Vbおよび伝導帯Cbを示す。また、区画420aは、非歪みホールブロック層320aの価電子帯Vbおよび伝導帯Cbを示す
図3および図4の例では、層320〜340は、(AlxGa1-x)1-yInyP合金系からの材料で形成される。より具体的には、歪みバリア層構造330a-1および電子ブロック層340aは、各々、(AlxGa1-x)1-yInyP合金系からの材料で形成され、材料のアルミニウム比は、53%を超え（0.53＜x＜1）、インジウム比は、49%未満である（0＜y＜0.49）。層330aおよび340aにおける53%超のアルミニウムの存在により、これらの層の伝導帯Cbが、X-帯のエネルギーにより定められる一方、層内の49%未満のインジウムの存在により、層の格子に引っ張り歪みが導入され、その結果、これらのX-帯エネルギーが伝導帯に対して高められる。前述のように、歪みバリア層構造330a-1および電子ブロック層340aのX-帯エネルギーの上昇により、それぞれのバンドギャップが広げられ、それらの電子ブロック機能が高められる。
歪みバリア層構造330a-1のX-帯エネルギーの上昇は、エネルギーバンド図400の区画440aおよび430aに示されている。これらの区画の各々は、X-帯エネルギーにスパイクを示し、これは、エネルギーバンド図200の区画240aおよび230bには存在しない。特に、図に示すように、X-帯エネルギーにおけるスパイクの各々は、それぞれの歪みバリア構造330a-1の存在により生じる。エネルギーバンド図200の区画240および230bは、非歪みバリア層120aおよび非歪み電子ブロック層（EBL）140のX-帯エネルギーを示すのに対して、区画440aおよび430aは、引っ張り歪みバリア層構造330a-1および引っ張り歪み電子ブロック層（EBL）340aのX-帯エネルギーを示すことが再確認される。従って、区画440aおよび430aは、X-帯エネルギー（および伝導帯エネルギー）を示し、これは、(AlxGa1-x)1-yInyP合金系からの材料に、引っ張り歪みが導入された際に生じる。前述のように、バリア層構造330a-1および電子ブロック層340aの引っ張り歪みは、GaAs基板上に層330および340aが成長する際、それらのインジウム比を49%未満（0＜y＜0.49）に維持することにより誘導される。
また図4には、歪み電子ブロック層440aの伝導帯オフセットCBO1、および歪みバリア層構造330a-1の伝導バンドオフセットCBO2が示されている。図に示すように、歪み電子ブロック層440aおよび歪みバリア層構造330a-1のX-帯エネルギーの上昇は、それらのそれぞれの伝導帯オフセットを高め、これにより、活性層330および該活性層330内の個々のウェル構造からの電子の逸散を防ぐ、それらの機能が促進される。
図3および図4の例では、歪みホールブロック層320bは、(AlxGa1-x)1-yInyP合金系からの材料で形成され、インジウム比は、49%超である（0.49＜y＜1）。49%を超えるインジウム比の増加により、ホールブロック層320bの格子に圧縮歪みが導入され、これにより、その価電子帯エネルギーVbが低下する。量子井戸の価電子帯端に対する価電子帯エネルギーの低下は、バンド図400の区画420bに示されている。区画420bに示すように、圧縮歪みHBL320bの価電子帯エネルギーは、非歪みHBL320aの価電子帯エネルギーに対して下方に突き出た形となる。これは、バンド図200の区画220に対して立ち上がっており、これは、HBL120の価電子帯のエネルギーに、区画420bにおいて認められるエネルギー低下が生じないことを示す。前述のように、ホールブロック層320bの価電子帯エネルギーの低下は、そのホールブロック機能を高め、装置300は、高温および／または高電流用途での使用により適したものとなる。
また、図4には、歪みホールブロック層320bの価電子帯オフセットVBOsを示す。図に示すように、ホールブロック層320bの価電子帯エネルギーの低下の結果、上昇した価電子帯オフセットが得られるとともに、ホールが活性層330からオーバーフローすることを抑制する機能が促進される。
簡潔に言えば、図3および図4の例では、装置300は発光装置であり、これは、基板面に垂直な軸に沿って、基板310上にエピタキシャル成長した層320a〜340bにより形成される。軸は、基板面から層340に向かって延伸する。層320a〜340bの各々は、それぞれの厚さを有し、厚さは、成長軸に沿った層の幅である。図3および図4の例では、基板310は、GaAs基板を含む。HBL320aは、基板310の上に形成され、(AlxGa1-x)1-yInyP合金系からの材料を含む、ここで、（0.4＜x＜1.00）および（y＝0.49）である。ある実施例では、HBL320bは、0〜1000nmの範囲の厚さを有してもよい。HBL320bは、HBL320aの上に形成され、(AlxGa1-x)1-yInyP合金系からの材料を含む。ここで、（0.4＜x＜1.00）および（0.49＜y＜0.7）である。ある実施例では、HBL320bは、0〜1000nmの範囲の厚さを有してもよい。ある実施例では、HBL320bの厚さは、応力緩和を防止するため、形成される材料の臨界厚さよりも薄くてもよい。
バリア層330aは、HBL320bの上に形成され、1〜1000nmの範囲の厚さを有してもよい。バリア層330aの各々は、1もしくは2以上の歪み構造330a-1、および／または1もしくは2以上の非歪み構造330a-2を有してもよい。各歪み構造330a-1は、(AlxGa1-x)1-yInyP合金系からの材料で形成されてもよい。材料のアルミニウム比は、53%超であり（0.53＜x＜1）、インジウム比は、49%未満である（0＜y＜0.49）。歪み構造の厚さは、応力緩和を防止するため、歪み構造が形成される材料の臨界厚さよりも薄くてもよい。各非歪みバリア層構造330a-2は、(AlxGa1-x)1-yInyP合金系からの材料で形成されてもよい。ここで、（y＝0.49）および（0.4＜x＜1）である。また、前述のように、任意のバリア層330aは、1または2以上の歪み構造を有してもよい。歪み層は、歪み量が異なる、または歪み層にわたって傾斜された歪みを有する、複数の層で構成されてもよい。ウェル層330bは、バリア層330aで挟まれ、複数のウェル構造が形成される。任意のウェル層330bが、(AlxGa1-x)1-yInyP合金系からの材料を含んでもよい。ここで、（0＜x＜0.3）および（0＜y＜0.49）である。ある実施例では、任意のウェル構造330bが、1〜100nmの範囲の厚さを有してもよい。
EBL340aは、バリア層330aおよびウェル層330bの上に形成され、(AlxGa1-x)1-yInyP合金系からの材料を含んでもよい。ここで、（0.53＜x＜1.00）および（0.2＜y＜0.49）である。ある実施例では、EBL340aは、0〜1000nmの範囲の厚さを有してもよい。ある実施例では、EBL層340aの厚さは、EBL340aが形成される材料の臨界厚さ内であり、応力緩和が回避される。EBL340bは、EBL340aの上に形成され、(AlxGa1-x)1-yInyP合金系からの材料を含む。ここで、（0.40＜x＜1.00）および（y＝0.49）である。ある実施例では、EBL340bは、0〜1000nmの範囲の厚さを有する。
本例では、層320a〜bは、装置300の下部閉じ込め層（LCL）の一部であり、層340a〜bは、装置300の上部閉じ込め層（UCL）の一部である。しかしながら、ある実施例では、層320a〜bおよび340a〜bの任意のものは、装置300のLCLおよびUCLとは分離されててもよい。本例では、ホールブロック層320a〜bは、電子ブロック層340a〜bよりも基板310に接近して形成されるが、別の実施例では、ホールブロック層320a〜bよりも基板310に近接して、電子ブロック層340a〜bが形成されることも可能である。これに加えてまたはこれとは別に、ある実施例では、層320a〜bの任意のものは、装置300のUCLの一部であってもよく、層340a〜bの任意のものは、装置300のLCLの一部であってもよい。
また、前述の厚さの範囲、アルミニウム比、およびインジウム比は、一例のみのために提供されていることに留意する必要がある。また、前述の層の1または2以上が省略された、別の実施例も可能であることに留意する必要がある。以下、図5乃至図7を参照して、そのような実施例の非限定的な例についてさらに説明する。
図5には、本開示の態様による発光装置500の一例を示す。図に示すように、装置500は、基板510、（n型の）ホールブロック層（HBL）520、活性層530、（p型の）電子ブロック層（EBL）540、ならびに、それぞれEBL540およびHBL520の上に形成されたコンタクト550aおよび550bを有する。基板510は、GaAs基板または任意の好適な種類の基板を含んでもよい。HBL520は、基板510の上に形成され、その格子は、圧縮的に歪んでいてもよい。HBL520は、(AlxGa1-x)1-yInyP合金系からの材料、および／またはいかなる好適な種類の材料を含んでもよい。HBL520が(AlxGa1-x)1-yInyP合金系からの材料を含む場合、層520のインジウム比は、49%超であってもよく（0.49＜y）、この結果、HBL520の格子に圧縮歪みの蓄積が生じる。ある実施例では、圧縮歪みHBLの厚さは、結晶内に欠陥が生じ得る応力緩和を回避するため、層の材料の臨界厚さよりも薄くてもよい。
活性層530は、HBL520の上に形成される。活性層530は、(AlxGa1-x)1-yInyP組成を含む材料、および／または任意の他の好適な種類の材料で形成されてもよい。本例では、活性層530は、均一構造を有するが、活性層530の構造が不均一な別の実施例も可能である。電子ブロック層（EBL）540は、活性層530の上部に形成される。EBL540は、(AlxGa1-x)1-yInyP合金系からの材料、および／または任意の他の好適な種類の材料を含んでもよい。本例では、EBL540は、均一な構造を有するが、EBL540の構造が不均一な別の実施例も可能である。本例では、EBL540は、非歪み層であるが、EBL540の格子に引っ張り歪みが導入された別の実施例も可能である。
図6には、本開示による発光装置600の一例を示す。図に示すように、装置600は、基板610、（n型の）ホールブロック層（HBL）620、活性層630、（p型の）電子ブロック層（EBL）640、ならびにそれぞれ、EBL640およびHBL620の上に形成された、コンタクト650aおよび650bを有する。基板610は、GaAs基板、または任意の他の好適な基板を含んでもよい。ホールブロック層（HBL）620は、基板610の上部に形成される。HBL620は、(AlxGa1-x)1-yInyP合金系の材料、および／または任意の他の好適な種類の材料で形成されてもよい。本例では、HBL620は、均一な構造であるが、HBL620が不均一な構造を有する別の実施例も可能である。本例では、HBL620は非歪み層であるが、HBL620の格子に圧縮歪みが導入された別の実施例も可能である。活性層630は、HBL620の上部に形成され、(AlxGa1-x)1-yInyP合金系からの材料、および／または任意の他の好適な種類の材料で形成されてもよい。電子ブロック層（EBL）640は、活性層630の上に形成される。電子ブロック層（EBL）640は、(AlxGa1-x)1-yInyP合金系からの材料、および／または任意の他の好適な種類の材料を含んでもよい。本例では、EBL640は、均一な構造を有するは、EBL640の構造が不均一な別の実施例も可能である。本例では、EBL640は、非歪み層であるが、EBL640の格子に引っ張り歪みが導入された別の実施例も可能である。
図6の例では、活性層630は、複数のバリア層630aと、複数のウェル層630bとを有し、これらは、複数のウェル構造が形成されるように配置される。各ウェル構造は、2つの歪みバリア層630aの間に配置されたウェル層630bを有してもよい。バリア層の各々は、インジウム比が49%未満（0＜y＜0.49）の(AlxGa1-x)1-yInyP合金系からの材料、および／または任意の他の好適な種類の材料で形成されてもよい。前述のように、バリア層630aの組成における49%未満のインジウムの存在により、それらのそれぞれの格子に引っ張り歪みが蓄積され、これにより、バリア層630aのバンドギャップが広げられ、それらの電子ブロック機能が促進される。本例では、バリア層630aの各々は、単一の歪み構造を有するが、バリア層630aの各々が歪み構造と非歪み構造の両方を含む、別の実施例も可能である。
図7には、本開示による発光装置700の一例を示す。図に示すように、装置700は、基板710、（n型の）ホールブロック層（HBL）720、活性層730、（p型の）引っ張り歪み電子ブロック層（EBL）740、ならびにそれぞれ、EBL740およびHBL720上に形成された、コンタクト750aおよび750bを有する。
基板710は、GaAs基板、または任意の好適な種類の基板、例えばSi基板であってもよい。HBL720は、基板710の上に形成され、(AlxGa1-x)1-yInyP合金系からの材料、および／または任意の好適な種類の材料を含んでもよい。活性層730は、ホールブロック層の上に形成される。活性層730は、(AlxGa1-x)1-yInyP組成を含む材料、または任意の他の好適な種類の材料で形成されてもよい。本例では、活性層730は、均一な構造を有するが、活性層730の構造が不均一な別の実施例も可能である。EBL740は、活性層730の上に形成される。EBL740は、(AlxGa1-x)1-yInyP合金系からの材料を含み、ここでアルミニウム比は53%超であり（0.53＜x＜1）、インジウム比は、49%未満（0＜y＜0.49）であってもよい。前述のように、EBL740の組成物中にインジウムが49%未満存在すると、その格子内に引っ張り歪みが蓄積され、その結果、その電子ブロック機能が促進される。本例では、EBL740は、不均一な構造を有するが、EBL740の構造が不均一な別の実施例も可能である。
図1乃至図7は、一例としてのみ提供される。これらの図に関して示された素子の少なくとも一部は、異なる順番、組み合わせで配置することができ、および／または全て省略されてもよい。示された例の提供、ならびに「のような」、「含む」、「ある態様では」、および「ある実施例では」等の用語は、開示された事項を特定の例に限定するものと解してはならないことが理解される。
全体的に示された例では、(AlxGa1-x)1-yInyP合金系について説明したが、開示の内容は、この系のみに限定されるものではないことに留意する必要がある。また、前述の例では、ホールブロック層は、電子ブロック層よりも基板に接近して配置されるが、電子ブロック層がホールブロック層よりも基板に近接して成長する、別の実施例も可能である。
実施例について詳しく記載したが、開示内容において、本発明の概念の思想から逸脱せずに修正が可能であることは、当業者には明らかである。特に、本願に記載された異なる装置の異なる特徴物および部材は、他の任意の装置に使用されてもよく、あるいは特徴物および部材は、いずれかの装置から省略されてもよい。一つの実施例の内容に記載された構造上の特徴が、別の実施例に適用されてもよい。従って、開示の範囲が、示され記載された特定の実施例に限定されることを意図するものではない。
上記において、特徴物および素子は、特定の組み合わせで記載されているが、各特徴物または素子が単独で、あるいは他の特徴物および素子との任意の組み合わせて使用できることは、当業者には明らかである。また、本願に記載の方法は、コンピュータまたはプロセッサにより実施されるコンピュータ可読媒体に取り入れられた、コンピュータプログラム、ソフトウェア、またはファームウェアで実施されてもよい。コンピュータ可読媒体の例は、電子信号（有線または無線接続を介した通信）、およびコンピュータ可読貯蔵媒体を含む。コンピュータ可読貯蔵媒体の例は、これに限られるものではないが、読み取り専用メモリ（ROM）、ランダムアクセスメモリ（RAM）、レジスタ、キャッシュメモリ、半導体メモリ装置、内部ハードディスクおよびリムーバルディスクのような磁気媒体、光磁気媒体、ならびにCD-ROMディスクおよびデジタル多用途ディスク（DVD）のような光学媒体を含む。

Claims (20)

  1. 発光装置であって、
    少なくとも一部が引っ張り歪みを有するように配置された電子ブロック層と、
    少なくとも一部が圧縮歪みを有するように配置されたホールブロック層と、
    前記ホールブロック層と前記電子ブロック層との間に設置された活性層と、
    を有する、発光装置。
  2. 前記ホールブロック層は、(AlxGa(1-x))1-yInyPで表される組成を有し、ここで0.4≦x≦1であり、0.49≦y≦0.7である、請求項1に記載の発光装置。
  3. 前記電子ブロック層は、AlGaInP系からの第1の材料で形成され、
    前記ホールブロック層は、前記第1の材料よりも高いインジウム比を有するAlGaInP系からの第2の材料で形成される、請求項1に記載の発光装置。
  4. 前記ホールブロック層は、第1のn型層および第2のn型層を有し、
    前記第1のn型層は、非歪み化され、
    前記第2のn型層は、圧縮歪み化されている、請求項1に記載の発光装置。
  5. 前記第1のn型層は、(AlxGa(1-x))1-yInyPで表される組成を有し、ここで、0.4≦x≦1であり、y＝0.49である、請求項4に記載の発光装置。
  6. 前記ホールブロック層は、(AlxGa(1-x))1-yInyPで表される組成を有し、ここで、0.4≦x≦1であり、0.49≦y≦0.7である、請求項1に記載の発光装置。
  7. 発光装置であって、
    電子ブロック層と、
    少なくとも一部が圧縮歪みを有するように配置されたホールブロック層と、
    前記ホールブロック層と前記電子ブロック層との間に配置された活性層と、
    を有し、
    前記活性層は、
    引っ張り歪みを有するように配置された第1のバリア層と、
    引っ張り歪みを有するように配置された第2のバリア層と、
    前記第1のバリア層と前記第2のバリア層との間に配置されたウェル層と、
    を有する、発光装置。
  8. 前記電子ブロック層は、(AlxGa(1-x))1-yInyPで表される組成を有し、ここで、0.4＜x＜1であり、0.2＜y＜0.7である、請求項1に記載の発光装置。
  9. 前記電子ブロック層は、第1のp型層および第2のp型層を有し、
    前記第1のp型層は、非歪み化され、
    前記第2のp型層は、引っ張り歪みを有するように配置される、請求項1に記載の発光装置。
  10. さらに、GaAs基板を有し、
    前記ホールブロック層、前記電子ブロック層、および前記活性層は、前記GaAs基板の同じ側に形成され、
    前記ホールブロック層、前記電子ブロック層、および前記活性層の各々は、AlGaInP系からのそれぞれの材料で形成される、請求項1に記載の発光装置。
  11. 発光装置であって、
    少なくとも一部が引っ張り歪みを有するように配置された電子ブロック層と、
    少なくとも一部が圧縮歪みを有するように配置されたホールブロック層と、
    前記ホールブロック層と前記電子ブロック層との間に形成された活性層と、
    を有し、
    前記活性層は、少なくとも一つのウェル構造を有し、
    該ウェル構造は、
    引っ張り歪みを有するように配置された第1のバリア層と、
    引っ張り歪みを有するように配置された第2のバリア層と、
    前記第1のバリア層と前記第2のバリア層との間に配置されたウェル層と、
    を有し、
    前記電子ブロック層は、当該発光装置の上部閉じ込め層および当該発光装置の下部閉じ込め層の一つの一部であり、
    前記ホールブロック層は、当該発光装置の上部閉じ込め層および当該発光装置の下部閉じ込め層の他方の一部である、発光装置。
  12. 前記ホールブロック層は、(AlxGa(1-x))1-yInyPで表される組成を有し、ここで、0.4＜x＜1であり、0.49＜y＜0.7である、請求項11に記載の発光装置。
  13. 前記ホールブロック層は、第1のn型層および第2のn型層を有し、
    前記第1のn型層は、非歪み化され、
    前記第2のn型層は、圧縮歪み化されており、
    前記第1のn型層は、(AlxGa(1-x))1-yInyPで表される組成を有し、ここで、0≦x≦1であり、0.49≦y≦1である、請求項11に記載の発光装置。
  14. 前記電子ブロック層は、(AlxGa(1-x))1-yInyPで表される組成を有し、ここで、0.4≦x≦1であり、0.2≦y≦0.7である、請求項11に記載の発光装置。
  15. 前記電子ブロック層は、第1の非歪みp型層、および引っ張り歪みを有するように配置された第2のp型層を有する、請求項11に記載の発光装置。
  16. 発光装置であって、
    少なくとも一部が引っ張り歪みを有するように配置された電子ブロック層と、
    第1の非歪みn型層、および圧縮歪みを有するように配置された第2のn型層を有するホールブロック層と、
    前記ホールブロック層と前記電子ブロック層との間に形成された活性層と、
    を有し、
    前記第1のn型層は、AlGaInP系からの第1の材料で形成され、
    前記第2のn型層は、前記第1の材料よりも高いインジウム比を有する前記AlGaInP系からの第2の材料で形成される、発光装置。
  17. 前記第2のn型層は、前記第1のn型層よりも前記活性層に接近して配置され、
    前記第2の材料の前記インジウム比は、0.49よりも大きい、請求項16に記載の発光装置。
  18. 前記第2のn型層は、前記第2の材料に関する臨界厚さよりも薄い厚さを有する、請求項16に記載の発光装置。
  19. 前記電子ブロック層は、第1の非歪みp型層、および引っ張り歪みを有するように配置された第2のp型層を有する、請求項16に記載の発光装置。
  20. 発光装置であって、
    電子ブロック層と、
    第1の非歪みn型層、および圧縮歪みを有するように配置された第2のn型層を有する、ホールブロック層と、
    前記ホールブロック層と前記電子ブロック層との間に形成された活性層と、
    を有し、
    前記活性層は、少なくとも一つのウェル構造を有し、該ウェル構造は、
    引っ張り歪みを有するように配置された第1のバリア層と、
    引っ張り歪みを有するように配置された第2のバリア層と、
    前記第1のバリア層と前記第2のバリア層との間に配置されたウェル層と、
    を有し、
    前記第1のバリア層および前記第2のバリア層は、(AlxGa(1-x))1-yInyPで表される組成を有し、ここで0.4＜x＜1であり、0＜y＜0.49であり、
    前記第1のn型層は、AlGaInP系からの第1の材料で形成され、
    前記第2のn型層は、前記第1の材料よりも高いインジウム比を有する前記AlGaInP系からの第2の材料で形成される、発光装置。
JP2020504124A 2017-07-28 2018-07-12 発光装置における効率的な電子およびホールブロック用の歪みＡｌＧａＩｎＰ層 Active JP6999024B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US15/662,952 US10141477B1 (en) 2017-07-28 2017-07-28 Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
US15/662,952 2017-07-28
EP18152290 2018-01-18
EP18152290.5 2018-01-18
PCT/US2018/041771 WO2019022960A1 (en) 2017-07-28 2018-07-12 CONSTRAINTS OF ALGAINP FOR EFFICIENT BLOCKING OF ELECTRON AND HOLES IN LIGHT EMITTING DEVICES

Publications (2)

Publication Number Publication Date
JP2020529129A true JP2020529129A (ja) 2020-10-01
JP6999024B2 JP6999024B2 (ja) 2022-01-18

Family

ID=63047470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020504124A Active JP6999024B2 (ja) 2017-07-28 2018-07-12 発光装置における効率的な電子およびホールブロック用の歪みＡｌＧａＩｎＰ層

Country Status (6)

Country Link
EP (1) EP3659187B1 (ja)
JP (1) JP6999024B2 (ja)
KR (1) KR102294202B1 (ja)
CN (1) CN111108614B (ja)
TW (1) TWI823860B (ja)
WO (1) WO2019022960A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230131918A1 (en) * 2021-10-25 2023-04-27 Meta Platforms Technologies, Llc Strain management of iii-p micro-led epitaxy towards higher efficiency and low bow

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291617A (ja) * 1992-04-09 1993-11-05 Sharp Corp 半導体発光素子
US5337326A (en) * 1991-12-20 1994-08-09 Sharp Kabushiki Kaisha Semiconductor laser device with compressively stressed barrier layer
JPH07111366A (ja) * 1993-10-14 1995-04-25 Hitachi Ltd 半導体レーザ素子
JPH07235733A (ja) * 1993-12-27 1995-09-05 Sanyo Electric Co Ltd 半導体レーザ素子
US5561301A (en) * 1994-02-21 1996-10-01 Fujitsu Limited Opto-semiconductor device with piezoelectric
JPH09246654A (ja) * 1996-03-01 1997-09-19 Mitsubishi Electric Corp 半導体レーザ装置
JPH1187831A (ja) * 1997-09-02 1999-03-30 Sony Corp 半導体発光素子、光ピックアップ装置ならびに光記録および／または再生装置
JP2000261098A (ja) * 1999-03-09 2000-09-22 Nec Corp 自励発振型半導体レーザ
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
JP2005045009A (ja) * 2003-07-22 2005-02-17 Sharp Corp 半導体レーザ素子およびその製造方法
JP2005327907A (ja) * 2004-05-14 2005-11-24 Fuji Photo Film Co Ltd 半導体レーザ素子
JP2008078340A (ja) * 2006-09-21 2008-04-03 Opnext Japan Inc 半導体レーザ素子及びその製造方法
US20100171132A1 (en) * 2007-05-28 2010-07-08 Wooreelst Co., Ltd Light emitting device and method for fabricating the same
JP2014107286A (ja) * 2012-11-22 2014-06-09 Toshiba Corp 半導体発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139543A (en) * 1991-02-22 1992-08-18 Sowinski Richard F Method for filtering benz-a-anthracene from a gas stream
BE1007251A3 (nl) * 1993-06-28 1995-05-02 Philips Electronics Nv Straling-emitterende halfgeleiderdiode en werkwijze ter vervaardiging daarvan.
US5739543A (en) * 1993-11-24 1998-04-14 The Furukawa Electric Co., Ltd. Optical semiconductive device with inplanar compressive strain
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US6759689B2 (en) * 2002-08-07 2004-07-06 Shin-Etsu Handotai Co., Ltd. Light emitting element and method for manufacturing the same
EP1805805A4 (en) * 2004-10-08 2011-05-04 Univ California HIGH POWER LEDS
TW200742216A (en) * 2006-04-28 2007-11-01 Bo-Xun Lei Active layer structure of high-speed laser diode
JP2008288248A (ja) * 2007-05-15 2008-11-27 Hitachi Cable Ltd 半導体発光素子
JP5412943B2 (ja) * 2009-05-11 2014-02-12 住友電気工業株式会社 窒化物半導体発光素子、及びエピタキシャル基板
JP2011192816A (ja) * 2010-03-15 2011-09-29 Panasonic Corp 半導体発光素子
US8379684B1 (en) * 2011-08-16 2013-02-19 Corning Incorporated Hole blocking layers in non-polar and semi-polar green light emitting devices

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337326A (en) * 1991-12-20 1994-08-09 Sharp Kabushiki Kaisha Semiconductor laser device with compressively stressed barrier layer
JPH05291617A (ja) * 1992-04-09 1993-11-05 Sharp Corp 半導体発光素子
JPH07111366A (ja) * 1993-10-14 1995-04-25 Hitachi Ltd 半導体レーザ素子
JPH07235733A (ja) * 1993-12-27 1995-09-05 Sanyo Electric Co Ltd 半導体レーザ素子
US5561301A (en) * 1994-02-21 1996-10-01 Fujitsu Limited Opto-semiconductor device with piezoelectric
JPH09246654A (ja) * 1996-03-01 1997-09-19 Mitsubishi Electric Corp 半導体レーザ装置
JPH1187831A (ja) * 1997-09-02 1999-03-30 Sony Corp 半導体発光素子、光ピックアップ装置ならびに光記録および／または再生装置
JP2000261098A (ja) * 1999-03-09 2000-09-22 Nec Corp 自励発振型半導体レーザ
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
US6597017B1 (en) * 1999-03-26 2003-07-22 Fuji Xerox Co., Ltd. Semiconductor device, surface emitting semiconductor laser and edge emitting semiconductor laser
JP2005045009A (ja) * 2003-07-22 2005-02-17 Sharp Corp 半導体レーザ素子およびその製造方法
JP2005327907A (ja) * 2004-05-14 2005-11-24 Fuji Photo Film Co Ltd 半導体レーザ素子
JP2008078340A (ja) * 2006-09-21 2008-04-03 Opnext Japan Inc 半導体レーザ素子及びその製造方法
US20100171132A1 (en) * 2007-05-28 2010-07-08 Wooreelst Co., Ltd Light emitting device and method for fabricating the same
JP2014107286A (ja) * 2012-11-22 2014-06-09 Toshiba Corp 半導体発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
INTERHOLZINGER ET AL.: "Strain-induced modifications of the band structure of InxGa1-xP-In0.5Al0.5P multiple quantum wells", IEEE JOURNAL OF QUANTUM ELECTRONICS, vol. 34, no. 1, JPN6021004327, January 1998 (1998-01-01), pages 93 - 100, XP000733693, ISSN: 0004443238, DOI: 10.1109/3.655012 *

Also Published As

Publication number Publication date
CN111108614A (zh) 2020-05-05
EP3659187B1 (en) 2021-09-08
TWI823860B (zh) 2023-12-01
JP6999024B2 (ja) 2022-01-18
WO2019022960A1 (en) 2019-01-31
EP3659187A1 (en) 2020-06-03
TW201921717A (zh) 2019-06-01
KR102294202B1 (ko) 2021-08-25
KR20200035085A (ko) 2020-04-01
CN111108614B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
US10522717B2 (en) Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
US7138648B2 (en) Ultraviolet group III-nitride-based quantum well laser diodes
Shioda et al. Enhanced light output power of green LEDs employing AlGaN interlayer in InGaN/GaN MQW structure on sapphire (0001) substrate
DE602004001927T2 (de) Heterostrukturen aus III-Nitrid-Halbleitermaterial für lichtemittierende Vorrichtungen
Zakheim et al. Efficiency droop suppression in InGaN‐based blue LEDs: Experiment and numerical modelling
US20160049544A1 (en) Light-emitting diode with multiple quantum wells and asymmetric p-n junction
US9202978B2 (en) Radiation-emitting semiconductor chip having integrated ESD protection
US7800129B2 (en) Optical device with quantum well
TW201351689A (zh) 半導體發光結構
Duque et al. Exciton‐related optical properties in zinc‐blende GaN/InGaN quantum wells under hydrostatic pressure
JP6999024B2 (ja) 発光装置における効率的な電子およびホールブロック用の歪みＡｌＧａＩｎＰ層
US6452215B1 (en) Semiconductor light emitting devices
US11322650B2 (en) Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
Hospodková et al. On the correlations between the excitonic luminescence efficiency and the QW numbers in multiple InGaN/GaN QW structure
US10629773B2 (en) Light-emitting diode comprising at least one wider bandgap intermediate layer placed in at least one barrier layer of the light-emitting zone
US10217896B2 (en) Light emitting diode chip having temperature compensation of the wavelength
US9029830B2 (en) Multi-quantum well LED structure with varied barrier layer composition
JP6192722B2 (ja) オプトエレクトロニクス半導体ボディ及びオプトエレクトロニクス半導体チップ
US7042013B2 (en) Radiation-emitting semiconductor component
US7317202B2 (en) Method for manufacture of an epitaxial structural element layer sequence and optoelectronic semiconductor chip
WO2016125993A1 (ko) 자외선 발광 다이오드
Karan et al. Performance Improvement of Light-Emitting Diodes with W-Shaped InGaN/GaN Multiple Quantum Wells
Kuo et al. Effect of normal and reversed polarizations on optical characteristics of ultraviolet-violet InGaN laser diodes
US20180083162A1 (en) Semiconductor device containing nitrogen
Toktamiş et al. Comparative study of the band-offset ratio of conventionally strained and strain-compensated InGaAs/GaAs QW lasers

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211221

R150 Certificate of patent or registration of utility model

Ref document number: 6999024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150