KR100865740B1 - 발광소자와 그의 제조방법 - Google Patents

발광소자와 그의 제조방법 Download PDF

Info

Publication number
KR100865740B1
KR100865740B1 KR1020070051356A KR20070051356A KR100865740B1 KR 100865740 B1 KR100865740 B1 KR 100865740B1 KR 1020070051356 A KR1020070051356 A KR 1020070051356A KR 20070051356 A KR20070051356 A KR 20070051356A KR 100865740 B1 KR100865740 B1 KR 100865740B1
Authority
KR
South Korea
Prior art keywords
layer
composition ratio
light emitting
emitting device
cladding
Prior art date
Application number
KR1020070051356A
Other languages
English (en)
Inventor
안도열
박승환
Original Assignee
우리엘에스티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우리엘에스티 주식회사 filed Critical 우리엘에스티 주식회사
Priority to KR1020070051356A priority Critical patent/KR100865740B1/ko
Priority to US12/601,901 priority patent/US20100171132A1/en
Priority to PCT/KR2008/002868 priority patent/WO2008147075A2/en
Application granted granted Critical
Publication of KR100865740B1 publication Critical patent/KR100865740B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 발광소자와 그의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 발광소자는 도전성 불순물이 도핑된 버퍼층과; 상기 버퍼층 상에 형성되는 발광층을 구비하고, 상기 발광층은 제 1 조성비를 가지는 제 1 물질 및 제 2 조성비를 가지는 제 2 물질로 이루어진 화합물로 형성되는 제 1 클래드층과; 상기 제 1 클래드층 상에 형성되는 활성층과; 상기 활성층 상에 상기 제 1 물질의 제 1 조성비와 대칭되는 제 3 조성비를 가지는 제 3 물질 및 상기 제 2 물질의 제 2 조성비와 대칭되는 제 4 조성비를 가지는 제 4 물질로 이루어진 화합물로 형성되는 제 2 클래드층을 포함하며, 상기 제 1 및 제 3 조성비 X 는 [0 < X < 0.4]이고, 상기 제 2 및 제 4 조성비 Y 는 [0 < Y < 0.4]이며, 상기 제 1 내지 제 4 물질은 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족의 반도체 물질인 것을 특징으로 한다.
본 발명의 실시 예에 따른 발광소자는 클래드층의 에너지 밴드갭이 4.0[eV]를 유지하는 조건하에서 제 1 및 제 2 클래드층의 알루미늄(Al) 및 인듐(In)의 조성비를 대칭적으로 조절하여 활성층에 인가되는 응력을 상쇄시키고, 자발분극 현상을 방지할 수 있다. 이를 통해, 발광소자에서 발생되는 광의 효율을 높일 수 있다.
발광다이오드, 화합물 반도체, 클래드층, 활성층

Description

발광소자와 그의 제조방법{Light emitting device and method for manufacture thereof}
도 1은 일반적인 Ⅲ-Ⅴ족 질화물 반도체 발광소자를 나타내는 단면도.
도 2는 피에조 전계로 인한 발광층의 변형을 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자의 구조를 나타내는 단면도.
도 4는 n개의 층을 가지는 반도체 구조에서 활성층 및 클래드 층에 인가되는 응력을 나타내는 도면.
도 5a 및 도 5b는 4원계 질화 화합물 반도체 클래드층의 알루미(Al)과 인듐(In)의 조성비에 의해 활성층에 인가되는 응력을 나타내는 도면.
도 6은 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체의 활성층 및 클래드층에 형성되는 피에조 및 자발분극을 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체의 활성층에 인가되는 내부전계의 변화를 나타내는 도면.
도 8은 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자와 non-polar 기판을 적용한 발광소자의 광 이득을 비교하여 나타내는 도면.
도 9는 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자와 non-polar 기판을 적용한 발광소자에서 발생되는 광의 특성을 비교하여 나타내는 도면.
도 10a 내지 도 10g는 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자의 제조방법을 나타내는 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 100 : 발광소자 10, 110, 210 : 발광층
20, 120, 220 : 제 1 클래드층 30, 130, 230 : 활성층
40, 140, 240 : 제 2 클래드층 50, 150, 250 : 버퍼층
60, 160, 260 : 제 1 전극 70, 170, 270 : 제 2 전극
200 : 기판 202 : 희생층
본 발명은 발광소자에에 관한 것으로 특히, 발광 효율을 향상시킬 수 있는 화합물 반도체 발광소자와 그의 제조방법에 관한 것이다.
발광다이오드(Light Emittion Diode : LED)는 지난 1960년대 초 연구되기 시작해 60년대 후반부터 상용화가 이뤄졌다. LED는 등장하자마자 우수한 내진동성, 고신뢰성, 저전력 소모량 등의 뛰어난 특성을 바탕으로 주목받았다. 그러나 높은 가격으로 인해 초기엔 우주선 내의 표시램프 등 극소수 분야에서 사용됐다.
LED의 발광원리는 간단히 말해 LED 안쪽에 위치한 발광소자에 전기에너지가 가해지면 발광소자가 전기에너지를 빛으로 변환해 출력하는 것이다.
모든 물질은 원자로 이루어져 있으며 원자 내부에는 핵이 있다. 그 주위를 돌고 있는 전자는 궤도를 형성하면서 회전하는데 궤도가 핵에서 멀어질수록 궤도를 돌고 있는 전자는 많은 에너지를 가지고 있다.
낮은 궤도에서 돌고 있던 전자가 외부로부터 에너지를 받으면 높은 궤도로 뛰어 올라가게 되며, 높은 궤도에서 불안하게 머물러 있는 전자는 궤도로 내려갈 때 에너지를 내놓는다. 이때 발산되는 에너지를 빛의 형태로 조절하는 것이 바로 LED다.
LED 소자는 사용하는 재료의 종류에 따라 전자가 올라갔다 내려가는 준위에 차이가 있으며 이런 준위 차는 곧 만들어내는 에너지의 차이로 이어진다. 결국 같은 빛이라도 낮은 에너지 준위에서 만들어지는 빛은 긴 파장을 가지고 있는 적색으로, 높은 에너지 준위에서 만들어지는 빛은 짧은 파장을 가지고 있어서 청색으로 나타난다.
이러한 원리를 이용해 3원색인 적색(Red), 녹색(Green), 청색(Blue)의 소자를 조합해 컬러를 구현하는 것이다. LED 가운데 가장 먼저 상용화된 것은 1968년경 갈륨비소(GaAs)·알루미늄비소(AlAs) 웨이퍼를 사용해 개발한 적색 LED이다. 이후, 미국의 몬산토가 갈륨비소포스파이드(GaAsP)란 물질의 결정성장법을 개발하여 미국을 중심으로 연구 및 실용화가 진행됐다.
이후, GaAs 기판 위에 GaAlAs를 성장시킨 이종접합 적색 LED가 개발된 이래 80년대 일본을 중심으로 연구가 진행되면서 고휘도의 적색 LED가 상용화됐다. AlGaAs를 소재로 사용한 녹색 LED는 그동안 1%에 불과한 에너지 변환효율을 기록했던 백열전구보다 높은 수준의 에너지 변환효율을 구현하며 각광받았다.
이후에도 지속적으로 새로운 반도체 물질에 대한 연구가 이어져 최근에 인듐갈륨알루미늄-인(질소)(InGaAlP, InGaAlN)와 같은 4원계 조성의 화합물 반도체 박막성장 기술의 발달에 따라 백열전구보다 높은 고휘도의 조명효율을 확보하였다.
화합물 반도체란 두 종류 이상의 원소화합물로 이루어지는 반도체로, 갈륨비소(GaAs) ·인듐인(InP) ·갈륨인(GaP) 등의 Ⅲ-Ⅴ족 화합물 반도체, 황화-카드뮴(CdS) ·텔루르화-아연(ZnTe) 등의 Ⅱ-Ⅵ족, 황화-납(PbS) 등의 4-6족 화합물 반도체 등이 있다.
이러한 화합물 반도체는 게르마늄(Ge)이나 실리콘(Si) 등 단체(單體)의 반도체와는 캐리어의 이동도(移動度), 띠(band) 구조 등이 다르므로 전기적 ·광학적 성질도 크게 다르다. 이러한 여러 종류의 화합물 반도체 중에서 적당한 성질을 가진 것을 골라내어 실리콘(Si)·게르마늄(Ge) 등으로는 실현할 수 없는 발광소자가 개발되고 있다.
도 1은 일반적인 Ⅲ-Ⅴ족 질화물 반도체 발광소자를 나타내는 단면도이다.
도 1을 참조하면, 일반적인 Ⅲ-Ⅴ족 질화물 반도체 발광소자(1)는 도전성 불순물이 도핑된 버퍼층(50)과, 버퍼층(50) 상에 형성되는 발광층(10)과, 버퍼층(50)의 하부에 형성되는 제 1 전극(60)과, 발광층(10) 상에 형성되는 제 2 전극(70)으로 구성된다.
발광층(10)은 버퍼층(50)을 경유하여 인가되는 전계로부터 발광을 위한 캐리 어를 발생시키는 제 1 클래드(20)과, 제 2 전극(70)으로부터 인가되는 전계로부터 발광을 위한 캐리어를 발생시키는 제 2 클래드(40)과, 제 1 클래드층(20)과 제 2 클래드층(40) 사이에 형성되어 광을 발생시키는 활성층(30)으로 구성된다.
발광층(10)을 구성하는 제 1 및 제 2 클래드층(20, 40)은 InGaAlP와 같이 Ⅲ-Ⅴ족의 물질이 조합되어 형성되는 반도체층이고, 활성층(30)은 InGaP와 같이 Ⅲ-Ⅴ족의 물질이 조합되어 형성되는 반도체층이다.
이와 같은 구성을 가지는 발광소자(1)의 양 전극(60, 70)에 전계가 인가되면, 전계에 의한 에너지가 발광층(10)에서 빛으로 변환되어 발광하게 된다.
청자색 및 청록색을 발광하는 발광소자를 구성하는 Ⅲ-Ⅴ족 화합물 반도체의 구조는 본질적인 특성 중의 하나인 발광층(10)에 인가되는 응력(應力, stress)에 의해, 도 2에 도시된 바와 같이, 제 1 및 제 2 클래드층(20, 40)에 피에조가 형성되어 발광층(10)이 물리적으로 변형되는 현상 및 자발분극에 의해 발광특성이 다른 화합물 반도체에 비해 현저하게 떨어지는 단점이 있다. 이러한 현상의 이론적인 모델은 [Park et al., Appl. Phys. Lett. 75. 1354(1999)]에 근거한다.
특히, 자발분극을 없앨 수 있는 방법은 현재까지는 기판의 성장방향을 바꾸어 non-polar 또는 semi-polar 기판을 사용하는 방법과 클래드층(20, 40)을 4원계로 형성하고 이중 Al의 조성비를 증가시켜 캐리어의 구속효과를 높여 발광효율을 높이는 방법이 제안되었다.
여기서, non-polar 또는 semi-polar 기판을 사용하는 방법의 이론적인 근거는 [Park & Chuang, Phys. Rev. B59, 4725(1999), Waltereit et al., Nature 406, 865(2000)]에 개시되어 있다.
그러나 non-polar 또는 semi-polar 기판은 결정 성장 방향에 대한 성장 기술이 아직 성숙되지 않아, 고품질의 특성을 얻기가 어렵고, 고품질의 특성을 얻기 위해서는 수차례의 에피택시 공정을 요하게 된다. 이로 인해, 제조방법이 복잡해져 제조 효율이 저하되고, 높은 제조비용의 단점이 있다.
제 1 및 제 2 클래드층(20, 40)을 알루미늄(Al)을 포함하는 4원계 화합물 반도체로 형성하고 이중 알루미늄(Al)의 조성비를 증가시키는 방법의 이론적인 근거는 [Zhang et al., Appl. Phys. Lett. 77, 2668(2000)], Lai et al., IEEE Photonics Technol Lett. 13, 559(2001)]에 개시되어 있다. 그러나 이러한 제안 만으로는, 피에조 전계 및 자발분극 현상을 근본적으로 제거할 수 없어 발광특성이 떨어지는 단점이 여전히 존재한다.
따라서, 본 발명의 목적은 반도체 발광소자의 발광층에서 피에조 전계 및 자발분극을 제거하여 발광효율을 향상시킬 수 있는 발광소자와 그의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 발광소자는 4원계 질화 화합물 반도체 발광소자에 있어서, 도전성 불순물이 도핑된 버퍼층과; 상기 버퍼층 상에 형성되는 발광층을 구비하고, 상기 발광층은 제 1 조성비를 가지는 제 1 물질 및 제 2 조성비를 가지는 제 2 물질로 이루어진 화합물로 형성되는 제 1 클래드층과; 상기 제 1 클래드층 상에 형성되는 활성층과; 상기 활성층 상에 상기 제 1 물질의 제 1 조성비와 대칭되는 제 3 조성비를 가지는 제 3 물질 및 상기 제 2 물질의 제 2 조성비와 대칭되는 제 4 조성비를 가지는 제 4 물질로 이루어진 화합물로 형성되는 제 2 클래드층을 포함하며, 상기 제 1 및 제 3 조성비 X 는 [0 < X < 0.4]이고, 상기 제 2 및 제 4 조성비 Y 는 [0 < Y < 0.4]이며, 상기 제 1 내지 제 4 물질은 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족의 반도체 물질인 것을 특징으로 한다.
본 발명의 실시 예에 따른 발광소자의 제 1 및 제 2 클래드층은 [AlxInyGa1 -x-yN]로 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 발광소자의 상기 제 1 및 제 2 클래드층은 [CdxMgyZn1-x-yO]로 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 발광소자는 제 1 및 제 2 클래드층의 에너지 밴드갭이 4.0[eV]인 것을 특징으로 한다.
본 발명의 실시 예에 따른 발광소자의 제조방법은 화합물 반도체 발광소자의 제조방법에 있어서, 기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 도전성 불순물이 도핑된 버퍼층을 형성하는 단계와, 제 1 조성비를 가지는 제 1 물질 및 제 2 조성비를 가지는 제 2 물질을 포함하여 상기 버퍼층 상에 단결정의 제 1 클래드층을 형성하는 단계와, 상기 제 1 클래드층 상에 활성층을 형성하는 단계와, 상기 제 1 물질의 제 1 조성비와 대칭되는 제 3 조성비를 가지는 제 3 물질 및 상기 제 2 물질의 제 2 조성비와 대칭되는 제 4 조성비를 가지는 제 4 물질을 포함하여 상기 활성층 상에 제 2 클래드층을 형성하는 단계와, 상기 희생층을 제거하는 단계와, 상기 버퍼층 하부에 제 1 전극 및 상기 제 2 클래드층 상부에 제 2 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 발광소자의 제조방법은 화합물 반도체 발광소자의 제조방법에 있어서, 기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 도전성 불순물이 도핑된 버퍼층을 형성하는 단계와, 제 1 조성비를 가지는 제 1 물질 및 제 2 조성비를 가지는 제 2 물질을 포함하여 상기 버퍼층 상에 단결정의 제 1 클래드층을 형성하는 단계와, 상기 희생층을 제거하는 단계와, 상기 기판에서 분리된 상기 제 1 클래드층 상에 활성층을 형성하는 단계와, 상기 제 1 물질의 제 1 조성비와 대칭되는 제 3 조성비를 가지는 제 3 물질 및 상기 제 2 물질의 제 2 조성비와 대칭되는 제 4 조성비를 가지는 제 4 물질을 포함하여 상기 활성층 상에 제 2 클래드층을 형성하는 단계와, 상기 버퍼층 하부에 제 1 전극 및 상기 제 2 클래드층 상부에 제 2 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 발광소자의 제조방법은 제 1 및 제 2 클래드층의 에너지 밴드갭이 4.0[eV]가 되도록 상기 제 1 내지 제 4 물질의 조성비를 조절하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자의 구조를 나타내는 단면도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자(100)는 도전성 불순물이 도핑된 버퍼층(150)과, 버퍼층(150) 상에 형성되는 발광층(110)과, 버퍼층(150)의 하부에 형성되는 제 1 전극(160)과, 발광층(110) 상부에 형성되는 제 2 전극(170)으로 구성된다.
발광층(110)은 버퍼층(150)을 경유하여 인가되는 전계로부터 발광을 위한 캐리어를 발생시키는 제 1 클래드층(120)과, 제 2 전극(170)으로부터 인가되는 전계로부터 발광을 위한 캐리어를 발생시키는 제 2 클래드층(140)과, 제 1 클래드층(120)과 제 2 클래드층(140) 사이에 형성되어 광을 발생시키는 활성층(130)으로 구성된다.
발광층(110)을 구성하는 제 1 및 제 2 클래드층(120, 140)은 AlxInyGa1 -x- yN와 같이, Ⅲ-Ⅴ족의 물질이 조합되어 양자우물 층을 가지는 단결정의 반도체층이고, 활성층(130)은 GaN와 같이 Ⅲ-Ⅴ족의 물질이 조합되어 형성되는 단결정의 반도체층이다.
이와 같은 구성을 가지는 발광소자(100)의 하부에 형성된 제 1 전극(160)과, 발광소자(100)의 상부에 형성된 제 2 전극(170)에 전계가 인가되면, 양 전극(160, 170)을 통해 인가되는 전계에 의한 에너지가 발광층(110)에서 빛으로 변환되어 발광하게 된다.
발광층(110)에서, 제 1 및 제 2 클래드층(120, 140)을 구성하는 AlxInyGa1-x-yN의 4원계 중에서 알루미늄(Al)의 조성비 "X"와 인듐(In)의 조성비 "Y"를 일정 비로 조합하여, AlGaN으로 구성되는 통상적인 3원계 클래드층과 유사한 에너지 밴드갭(약 4.0[eV])을 가지도록 한다.
여기서, 제 1 및 제 2 클래드층(120, 140)의 4원계를 구성하는 재료 중에서 알루미늄(Al)의 조성비 "X"를 [0 < X < 0.4] 범위, 인듐(In)의 조성비 "Y"를 [0 < Y < 0.4] 의 범위로 각각 조절하여, 제 1 및 제 2 클래드층(120, 140)의 에너지 밴드갭이 4.0[eV]가 되도록 한다.
이와 함께, 제 1 및 제 2 클래드층(120, 140)의 에너지 밴드갭이 4.0[eV]를 유지하는 조건하에서 피에조 전계 및 자발분극 현상에 의한 활성층(130)의 내부전계가 소멸되는 알루미늄(Al) 및 인듐(In)의 조성비를 적용하여 활성층(130)에서 발생되는 광의 효율을 높일 수 있다.
여기서, 제 1 클래드층(120)과 제 2 클래드층(140)의 알루미늄(Al)과 인듐(In)의 조성비는 각각의 물질(Al, In)의 조성비가 대칭을 이루도록 형성될 수 있다. 즉, 제 1 및 제 2 클래드층(120, 140)의 알루미늄(Al)의 조성비 "X"가 다음과 같은 [0 < X < 0.4]일 때, 제 1 클래드층(120)의 알루미늄(Al)이 제 1의 조성비를 가지면, 제 2 클래드층(140)의 알루미늄(Al)의 조성비는 제 1의 조성비를 가지는 제 1 클래드층(120)의 알루미늄(Al)의 조성비와 대칭을 이루는 제 2의 조성비를 가지도록 한다.
이렇게 제 1 및 제 2 클래드층(120, 140)의 알루미늄(Al)의 조성비를 대칭적으로 조절하여 활성층(130)에 인가되는 응력을 상쇄시키고, 자발분극 현상을 방지할 수 있다.
또한, 인듐(In)의 조성비 "Y"도 알루미늄(Al)과 같이 대칭적으로 조절하여 활성층(130)에 인가되는 응력을 상쇄시키고, 자발분극 현상을 방지할 수 있다.
도 4는 n개의 층을 가지는 반도체 구조에서 활성층 및 클래드 층에 인가되는 응력을 나타내는 도면이다.
도 4에 도시된 바와 같이, n개의 층을 갖는 반도체 layer(180)의 경우 i번째 층(190)에 인가되는 응력 Fi는 다음의 수학식 1과 같이 계산할 수 있다. 이에 대한 이론적 근거는 [K. Nakajima, J. Appl. Phys. 72. 5213(1992)]에 개시되어 있다.
Figure 112007038718592-pat00001
여기서 di는 n개의 층 중에서 i번째 층의 두께, ai는 i번째 층의 격자 상수, Ei는 Young's moudulus 그리고, Li는 열팽창을 고려한 i번째 층의 유효격자 상수이며, 다음 수학식 2 내지 수학식 5와 같이 주어진다.
여기서, Young's modulus는 1807년 T.Young이 도입한 탄성률을 의미하며, 균일한 굵기의 막대를 양쪽 끝에서 잡아당기면 막대에 가해지는 변형력 T는, 단위길이당 연신(延伸:늘어남 또는 줄어듦) A에 탄성한계 내에서 비례하는데, 그 비 E=T/A 를 영률 또는 연신 탄성률이라 한다. 이러한 연신 탄성률은 막대의 굵기나 길이와는 관계없이 재료에 따라 정해진 값으로 나타난다.
Figure 112007038718592-pat00002
Figure 112007038718592-pat00003
Figure 112007038718592-pat00004
Figure 112007038718592-pat00005
여기서, ei는 n개의 층 중에서 i번째 층에 인가되는 유효 스트레인(strain)이고, R은 기판이 물리적으로 휘는 정도(curvature)로 사파이어 기판의 경우 6m에서 12m의 범위를 갖는다. 위에 개시된 수학식들에 의하면 N=3인 경우 앞에서 설명한 바와 같이, 활성층(130)의 스트레인이 효과적으로 소멸되는 4원계 물질의 조성비가 존재함을 알 수 있다.
도 5a는 4원계 질화 화합물 반도체에서 제 1 및 제 2 클래드층(120, 140)의 에너지 밴드갭이 4.0[eV]로 유지되는 알루미늄(Al)의 조성비 "X"와 인듐(In)의 조성비 "Y"를 나타낸 것으로, 제 1 및 제 2 클래드층(120, 140)의 에너지 밴드갭이 4.0[eV]를 유지하도록 알루미늄(Al)의 조성비 "X"와 인듐(In)의 조성비 "Y"를 변화시키면 알루미늄(Al)과 인듐(In)의 조성비가 선형을 이루게 된다.
도 5b는 제 1 및 제 2 클래드층(120, 140)의 에너지 밴드갭이 4.0[eV]로 유지되는 조건하에서 인듐(In)의 조성비의 변화에 의해 활성층(130)에 인가되는 응력을 나타낸 것으로, 제 1 및 제 2 클래드층(120, 140)의 에너지 밴드갭이 4.0[eV]로 유지되는 조건하에서, 인듐(In)이 첨가되지 않을 않았을 경우에 제 1 및 제 2 클래드층(120, 140)에는 인장응력(tensile strain)이 인가된다. 한편, 인듐(In)의 조성비를 증가시키면 제 1 및 제 2 클래드층(120, 140)에 압축응력(壓縮應力, compressive stress)이 인가된다.
응력(應力, stress)은 변형력(變形力)이라고도 하며, 물체에 외력이 작용하였을 때, 그 외력에 저항하여 물체의 형태를 그대로 유지하려고 물체 내에 생기는 내력이다. 작용하는 하중(荷重)에 따라 전단응력(剪斷應力), 인장응력(장력이라고도 함), 압축응력(壓縮應力, compressive stress)으로 나뉘며, 같은 물체의 같은 점이라도 응력은 면의 방향에 따라 종류와 세기가 달라지는 특성이 있다.
단면이 균일한 막대기의 양끝을 p라는 힘으로 잡아당겼다고 하면, 이 힘 p에 의해 막대기는 늘어나며, 더욱 세게 당기면 마침내 부러지고 만다. 이 힘 p에 대해 막대기 속의 수많은 미소 입자간의 작용과 반작용이 저항한다.
이들 내력은 눈에 보이지 않지만 만일 막대기를 축에 수직인 단면 m-n으로 절단하였다고 하면, m-n의 아랫부분은 하단에 외력 p가 작용하고 있고, 상단에는 윗부분의 여러 입자에서 아랫부분의 여러 입자로 내력이 작용하고 있다. 이 내력은 단면 m-n에 고루 분포하여, 그 단면적 전부는 마치 하단에 작용하는 외력 p와 같은 크기로 되어 있다.
따라서 물체 내의 어떤 단면을 생각하면 이 단면에는 크기가 같고 방향이 반대인 1쌍의 내력이 작용하고 있는 셈이 된다. 이 1쌍의 내력을 응력(변형력)이라 한다.
인듐(In)의 조성비에 따른 인장응력(tensile strain)과 압축응력(compressive stress)의 변화는 인듐(In)의 조성비가 대략 6%일 때 천이가 발생된다. 즉, 인듐(In)의 조성비가 6% 이하일 때에는 인장응력(tensile strain)이 인가되고, 인듐(In)의 조성비가 6%를 넘을 때에는 압축응력(compressive stress)이 인가된다.
통상적인 갈륨(Ga) 기판의 성장을 가정할 때 자발분극과 피에조 전계는 인장응력(tensile strain)이 인가될 때 서로 평행하며, 압축응력(compressive stress)이 인가되면 서로 반대의 방향을 가지게 된다.
도 6은 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체에서, 인듐(In)의 조성비에 따라 활성층 및 클래드층에 형성되는 피에조 및 자발분극을 나타내는 도면이다.
4원계 질화 화합물 반도체 GaN / AlInGaN 양자우물 구조에 인가되는 피에조 전계 및 자발분극(spontaneous polarization)의 이론적인 계산값이 도 6에 도시되어 있다.
여기서, 도 6에 도시된 이론적인 계산값은 활성층의 두께를 3㎚, 클래드층의 두께를 7㎚로 가정했을 때의 값이다. 이론적인 모델은 [Ahn et al.,IEEE J Quantum Electron 41, 1253(2005)]에 근거한다.
도 6에 도시된 바와 같이, 4원계 질화 화합물 반도체 GaN / AlInGaN에서 인듐(In)의 조성비를 조절을 통해, 활성층 및 클래드층에 형성되는 자발분극을 제어할 수 있다.
또한, 활성층에 인가되는 피에조 전계 및 자발분극의 총합은 다음에 개시된 수학식 6과 같다. 여기서, P는 분극의 종류, L은 활성층 및 클래드 층의 두께를 나타낸다.
Figure 112007038718592-pat00006
위의 수학식 6에 근거하여 활성층에 인가되는 내부 전계의 변화는 도 7에 도시된 바와 같다.
도 8은 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자와 non-polar 기판을 적용한 발광소자의 광 이득을 비교하여 나타내는 도면이고, 도 9는 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자와 non-polar 기판을 적용한 발광소자에서 발생되는 광의 특성을 비교하여 나타내는 도면이다.
도 8 및 도 9에 도시된 바와 같이, 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자와 non-polar 기판을 적용한 발광소자의 광 이득을 비교하였을 때, 본 발명의 실시 예가 더 높은 광 효율을 얻을 수 있음을 알 수 있다.
이는, 아직 결장 성장 기술이 성숙하지 못한 non-polar 또는 semi-polar 기판을 사용하는 것보다 본 발명의 실시 예와 같이, [0001]의 결정성장 방향에 4원계 질화물의 조성을 활용하여 발광소자를 형성함으로써 높은 제조 수율 및 높은 광 효율을 얻을 수 있음을 알 수 있다.
이와 같은, 광 이득 및 광 효율에 대한 결과의 이론적 모델은 [Ahn, IEEE J. Quantum Electron. 34, 344(1998) & Ahn et. al., IEEE J. Quantum Electron. 41, 1253(2005)]에 개시되어 있다.
앞에서 설명한 발명의 실시 예에서는 제 1 및 제 2 클래드층(120, 140)과 활성층(130)이 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)와 같은 물질을 이용한 Ⅲ-Ⅴ족 화합물 반도체인 것으로 설명하였으나, 비단 Ⅲ-Ⅴ족 화합물 반도체 뿐만 아니라, ZnO, CdMgZnO와 같이 Ⅱ-Ⅵ족의 화합물 반도체도 적용될 수 있다.
여기서, 활성층(130)이 AlInGaN 물질의 Ⅲ-Ⅴ족의 질화 화합물 반도체인 경우에는 인듐(In) 및 질소(N)의 조성비를 InxGa1- xN [0 < X < 1] 조절한다. 또한, ZnO, CdMgZnO과 같이 Ⅱ-Ⅵ족의 화합물 반도체인 경우에 활성층은 ZnO, 클래드층은 CdxMgyZn1-x-yO으로 형성되며, 이때 카드늄(Cd)의 조성비 X는 [0 < X < 0.4] 이고, 마크네슘(Mg)의 조성비 Y는 [0 < Y < 0.33] 이 되도록 각각의 조성비를 조절한다.
ZnO-CdMgZnO의 Ⅱ-Ⅵ족의 화합물 반도체에서도 Ⅲ-Ⅴ족 화합물 반도체에서 알루미늄(Al)과 인듐(In)의 조성비를 대칭적으로 조절하는 것과 같이, 카드늄(Cd) 의 조성비 "X"와 마그네슘(Mg)의 조성비 "Y"도 각각 대칭을 이루도록 조절할 수 있다.
이렇게 제 1 및 제 2 클래드층의 카드늄(Cd)과 마그네슘(Mg)의 조성비를 대칭적으로 조절하여 활성층에 인가되는 응력을 상쇄시키고, 자발분극 현상을 방지할 수 있다.
도 10a 내지 도 10g는 본 발명의 실시 예에 따른 4원계 질화 화합물 반도체 발광소자의 제조방법을 나타내는 공정 단면도이다.
도 10a 내지 도 10g를 참조하여 본 발명의 실시 예에 따른 발광소자의 제조방법에 대하여 설명하기로 한다.
일반적으로 질화된 화합물 반도체가 성장되는 기판(200)으로서, 화합물 반도체, 사파이어, SiC, Si, ZrB, CrB 등이 사용될 수 있다. 화합물 반도체를 기판 위에서 직접 성장시키는 경우, 격자 불일치 등으로 인하여 만족스러운 결정이 형성될 수 없다. 이러한 경우, 버퍼층을(예:GaN, AlN, SiC) 먼저 기판 위에 성장시킨 후, 화합물 반도체를 추가로 성장시켜 고품질의 결정의 생성시킬 수 있다.
도 10a에 도시된 바와 같이, 기판(200) 상에 ZnO 물질로 기판(200)으로부터 C축 방향으로 배향되는 단결정의 희생층(202)을 형성한다. 여기서 기판(200)은 사파이어, SiC 또는 Si 기판을 적용할 수 있다. ZnO 의 물질로 형성되는 희생층(202)은 기판(200) 상에 스퍼터링과 같은 증착공정으로 형성된다.
이후, 도 10b에 도시된 바와 같이, 희생층(202) 상에 질소(N)를 소스로하는 디메틸하이드라진(DMHy)(N2H2(CH3)2) 을 이용해 질화물 버퍼층(250)을 형성한다. 이러한 버퍼층(250)은 수직구조의 발광소자를 형성시키기 위해서 도전형 불순물이 도핑되어 형성된다.
여기서 버퍼층(250)은 AlxGayIn1-x-yN의 질화물을 이용하며, 알루미늄(Al)의 조상비 "X"와 갈륨(Ga)의 조성비 "Y"는 [0 < X < 1, 0 < Y <1] 이다.
이러한 질화물 버퍼층(250)을 형성할 때에 Al, Ga, In 소스로는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리메틸인듐(TMIn)이 이용된다.
이후, 도 10c에 도시된 바와 같이, 버퍼층(250) 상에 AlxInyGa1 -x- yN의 Ⅲ-Ⅴ족 화합물 반도체를 단결정으로 성장시켜 제 1 클래드층(220)을 형성한다.
여기서, 제 1 클래드층(220)을 구성하는 AlxInyGa1-x-yN의 4원계 중에서 알루미늄(Al)의 조성비 "X"와 인듐(In)의 조성비 "Y"를 일정 비로 조합하여, 제 1 클래드층(220)의 에너지 밴드갭(약 4.0[eV])을 가지도록 한다.
제 1 클래드층(220)의 에너지 밴드갭을 4.0[eV]을 가지도록 하는 알루미늄(Al)의 조성비 "X"를 [0 < X < 0.4] 범위로, 인듐(In)의 조성비 "Y"를 [0 < Y < 0.4]의 범위가 되도록 Al과 인듐(In)의 조성비를 각각 조절하다.
이후, 도 10d에 도시된 바와 같이, 제 1 클래드층(220) 상에 GaN의 Ⅲ-Ⅴ족 화합물 반도체를 단결정으로 성장시켜 활성층(230)을 형성한다.
이후, 도 10e에 도시된 바와 같이, 활성층(230) 상에 AlxInyGa1 -x- yN의 Ⅲ-Ⅴ족 화합물 반도체를 단결정으로 성장시켜 제 2 클래드층(240)을 형성한다.
여기서, 제 2 클래드층(240)을 구성하는 AlxInyGa1-x-yN의 4원계 중에서 알루미늄(Al)의 조성비 "X"와 인듐(In)의 조성비 "Y"를 일정 비로 조합하여, 제 2 클래드층(240)의 에너지 밴드갭(약 4.0[eV])을 가지도록 한다.
제 2 클래드층(240)의 에너지 밴드갭을 4.0[eV]을 가지도록 하는 알루미늄(Al)의 조성비 "X"를 [0 < X < 0.4]범위로, 인듐(In)의 조성비 "Y"를 [0 < Y < 0.4]의 범위가 되도록 알루미늄(Al)과 인듐(In)의 조성비를 각각 조절하다.
여기서, 제 1 클래드층(220)과 제 2 클래드층(240)의 알루미늄(Al)과 인듐(In)의 조성비는 각각의 물질(Al, In)의 조성비가 대칭을 이루도록 형성될 수 있다.
즉, 제 1 및 제 2 클래드층(220, 240)의 알루미늄(Al)의 조성비 "X"가 다음과 같은 [0 < X < 0.4]일 때, 제 1 클래드층(220)의 알루미늄(Al)이 제 1의 조성비를 가지면, 제 2 클래드층(240)의 알루미늄(Al)의 조성비는, 제 1의 조성비를 가지는 제 1 클래드층(220)의 알루미늄(Al)의 조성비와 대칭을 이루는 제 2의 조성비를 가지게 된다.
이렇게 제 1 및 제 2 클래드층(220, 240)의 알루미늄(Al)의 조성비를 대칭적으로 조절하여 활성층(230)에 인가되는 응력을 상쇄시키고, 자발분극 현상을 방지할 수 있다.
또한, 인듐(In)의 조성비 "Y"도 알루미늄(Al)과 같이 대칭적으로 조절하여 활성층(230)에 인가되는 응력을 상쇄시키고, 자발분극 현상을 방지할 수 있다.
이후, 도 10f에 도시된 바와 같이, 기판(200)과 버퍼층(250) 사이에 형성되어 있는 희생층(202)를 화학적으로 제거하여 기판(200)과 4원계 화합물 반도체(250, 210)를 분리시킨다.
여기서, 희생층(202)을 제거하여 기판(200)과 4원계 화합물 반도체(250, 210)를 분리시키는 단계는, 버퍼층(250) 상에 제 1 클래드층(220)을 형성시킨 후 실시 될 수도 있다. 이러한 경우 버퍼층(250)과 제 1 클래드층(220)이 순차적으로 형성된 상태에서, 제 1 클래드층(220) 상에 활성층(230)과 제 2 클래드층(240)을 순차적으로 형성하게 된다.
이후, 도 10g에 도시된 바와 같이, 버퍼층(250)의 하면에 도전성 물질로 제 1 전극(260)을 형성시키고, 제 2 클래드층(240)의 상면에 도전성 물질로 제 2 전극(270)을 형성시킨다.
앞에서 설명한 제조방법을 통해 질화물 4원계 화합물 반도체 발광소자(100)를 제조할 수 있다.
앞에 설명에서는 제 1 및 제 2 클래드층(220, 240)과 활성층(230)이 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)와 같은 물질을 이용한 Ⅲ-Ⅴ족 화합물 반도체인 것으로 설명하였으나, 비단 Ⅲ-Ⅴ족 화합물 반도체 뿐만 아니라, ZnO, CdMgZnO 와 같이 Ⅱ-Ⅵ족의 화합물 반도체도 적용될 수 있다.
여기서, 활성층(130)이 AlInGaN의 물질과 같이 Ⅲ-Ⅴ족의 질화 화합물 반도체인 경우에는 인듐(In) 및 질소(N)의 조성비를 InxGa1- xN [0 < X < 1] 조절한다. 한편, ZnO, CdMgZnO과 같이 Ⅱ-Ⅵ족의 화합물 반도체인 경우에는, 활성층은 ZnO, 클래드층은 CdxMgyZnO으로 형성하며, 이때 카드늄(Cd)의 조성비 x는 [0 < X < 0.4] 이고, 마그네슘(Mg)의 조성비 y는 [0 < Y < 0.33] 이 되도록 각각(Cd, Mg)의 조성비를 조절한다.
ZnO, CdMgZnO의 Ⅱ-Ⅵ족의 화합물 반도체에서도, Ⅲ-Ⅴ족 화합물 반도체에서 알루미늄(Al)과 인듐(In)의 조성비를 대칭적으로 조절하는 것과 같이, 카드늄(Cd)의 조성비 "X"와 마그네슘(Mg)의 조성비 "Y"도 각각 대칭을 이루도록 조절할 수 있다.
이렇게 제 1 및 제 2 클래드층의 카드늄(Cd)과 마그네슘(Mg)의 조성비를 대칭적으로 조절하여 활성층에 인가되는 응력을 상쇄시키고, 자발분극 현상을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 발광소자는 클래드층을 구성하는 AlxInyGa1-x-yN의 4원계 중에서 알루미늄(Al)의 조성비 "X"와 인듐(In)의 조성비 "Y"를 일정 비로 조절하여 클래드층의 에너지 밴드갭(약 4.0[eV])을 가지도록 한다.
이와 함께, 클래드층의 에너지 밴드갭이 4.0[eV]를 유지하는 조건하에서 제 1 및 제 2 클래드층의 알루미늄(Al) 및 인듐(In)의 조성비를 대칭적으로 조절하여 활성층에 인가되는 응력을 상쇄시키고, 자발분극 현상을 방지할 수 있다. 이를 통해, 발광소자에서 발생되는 광의 효율을 높일 수 있다.

Claims (21)

  1. 4원계 질화 화합물 반도체 발광소자에 있어서,
    도전성 불순물이 도핑된 버퍼층과;
    상기 버퍼층 상에 형성되는 발광층을 구비하고,
    상기 발광층은
    제 1 조성비를 가지는 제 1 물질 및 제 2 조성비를 가지는 제 2 물질로 이루어진 화합물로 형성되는 제 1 클래드층과;
    상기 제 1 클래드층 상에 형성되는 활성층과;
    상기 활성층 상에 상기 제 1 물질의 제 1 조성비와 대칭되는 제 3 조성비를 가지는 제 3 물질 및 상기 제 2 물질의 제 2 조성비와 대칭되는 제 4 조성비를 가지는 제 4 물질로 이루어진 화합물로 형성되는 제 2 클래드층을 포함하며,
    상기 제 1 및 제 3 조성비 X 는 [0 < X < 0.4]이고, 상기 제 2 및 제 4 조성비 Y 는 [0 < Y < 0.4]이며,
    상기 제 1 내지 제 4 물질은 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족의 반도체 물질인 것을 특징으로 하는 발광소자.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 내지 제 4 물질은 Ⅲ-Ⅴ족의 반도체 물질인 경우, 상기 제 2 물질의 제 2 및 제 4 조성비 Y 는 [0 < Y < 0.4]이며,
    상기 제 1 내지 제 4 물질은 Ⅱ-Ⅵ족의 반도체 물질인 경우, 상기 제 2 물질의 제 2 및 제 4 조성비 Y 는 [0 < Y < 0.33]인 것을 특징으로 하는 발광소자.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제 1 내지 제 4 물질은 Ⅲ-Ⅴ족의 반도체 물질인 경우,
    상기 제 1 및 제 2 클래드층은 [AlxInyGa1-x-yN]로 구성되는 것을 특징으로 하는 발광소자.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 항에 있어서,
    상기 제 1 내지 제 4 물질은 Ⅱ-Ⅵ족의 반도체 물질인 경우,
    상기 제 1 및 제 2 클래드층은 [CdxMgyZn1-x-yO]로 구성되는 것을 특징으로 하는 발광소자.
  14. 제 1 항에 있어서,
    상기 제 1 및 제 2 클래드층의 에너지 밴드갭이 4.0[eV]인 것을 특징으로 하는 발광소자.
  15. 화합물 반도체 발광소자의 제조방법에 있어서,
    기판 상에 희생층을 형성하는 단계와,
    상기 희생층 상에 도전성 불순물이 도핑된 버퍼층을 형성하는 단계와,
    제 1 조성비를 가지는 제 1 물질 및 제 2 조성비를 가지는 제 2 물질로 이루어진 화합물로 형성되며 상기 버퍼층 상에 단결정의 제 1 클래드층을 형성하는 단계와,
    상기 제 1 클래드층 상에 활성층을 형성하는 단계와,
    상기 활성층 상에 상기 제 1 물질의 제 1 조성비와 대칭되는 제 3 조성비를 가지는 제 3 물질 및 상기 제 2 물질의 제 2 조성비와 대칭되는 제 4 조성비를 가지는 제 4 물질로 이루어진 화합물로 형성되는 제 2 클래드층을 형성하는 단계와,
    상기 희생층을 제거하는 단계와,
    상기 버퍼층 하부에 제 1 전극 및 상기 제 2 클래드층 상부에 제 2 전극을 형성하며,
    상기 제 1 및 제 3 조성비 X 는 [0 < X < 0.4]이고, 상기 제 2 및 제 4 조성비 Y 는 [0 < Y < 0.4]이며,
    상기 제 1 내지 제 4 물질은 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족의 반도체 물질로 이루어지는 것을 특징으로 하는 발광소자의 제조방법.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 제 1 내지 제 4 물질은 Ⅲ-Ⅴ족의 반도체 물질인 경우,
    상기 제 1 및 제 2 클래드층은 [AlxInyGa1-x-yN]로 구성되는 것을 특징으로 하는 발광소자의 제조방법.
  18. 삭제
  19. 제 15 항에 있어서,
    상기 제 1 내지 제 4 물질은 Ⅱ-Ⅵ족의 반도체 물질인 경우,
    상기 제 1 및 제 2 클래드층은 [CdxMgyZn1-x-yO]로 구성되는 것을 특징으로 하는 발광소자의 제조방법.
  20. 제 15 항에 있어서,
    상기 제 1 및 제 2 클래드층의 에너지 밴드갭이 4.0[eV]가 되도록 상기 제 1 내지 제 4 물질의 조성비를 조절하는 것을 특징으로 하는 발광소자의 제조방법.
  21. 화합물 반도체 발광소자의 제조방법에 있어서,
    기판 상에 희생층을 형성하는 단계와,
    상기 희생층 상에 도전성 불순물이 도핑된 버퍼층을 형성하는 단계와,
    제 1 조성비를 가지는 제 1 물질 및 제 2 조성비를 가지는 제 2 물질로 이루어진 화합물로 형성되며 상기 버퍼층 상에 단결정의 제 1 클래드층을 형성하는 단계와,
    상기 희생층을 제거하는 단계와,
    상기 기판에서 분리된 상기 제 1 클래드층 상에 활성층을 형성하는 단계와,
    상기 활성층 상에 상기 제 1 물질의 제 1 조성비와 대칭되는 제 3 조성비를 가지는 제 3 물질 및 상기 제 2 물질의 제 2 조성비와 대칭되는 제 4 조성비를 가지는 제 4 물질로 이루어진 화합물로 형성되는 제 2 클래드층을 형성하는 단계와,
    상기 버퍼층 하부에 제 1 전극 및 상기 제 2 클래드층 상부에 제 2 전극을 형성하며,
    상기 제 1 및 제 3 조성비 X 는 [0 < X < 0.4]이고, 상기 제 2 및 제 4 조성비 Y 는 [0 < Y < 0.4]이며,
    상기 제 1 내지 제 4 물질은 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족의 반도체 물질로 이루어지는 것을 특징으로 하는 발광소자의 제조방법.
KR1020070051356A 2007-05-28 2007-05-28 발광소자와 그의 제조방법 KR100865740B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070051356A KR100865740B1 (ko) 2007-05-28 2007-05-28 발광소자와 그의 제조방법
US12/601,901 US20100171132A1 (en) 2007-05-28 2008-05-22 Light emitting device and method for fabricating the same
PCT/KR2008/002868 WO2008147075A2 (en) 2007-05-28 2008-05-22 Light-emitting device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070051356A KR100865740B1 (ko) 2007-05-28 2007-05-28 발광소자와 그의 제조방법

Publications (1)

Publication Number Publication Date
KR100865740B1 true KR100865740B1 (ko) 2008-10-29

Family

ID=40075653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070051356A KR100865740B1 (ko) 2007-05-28 2007-05-28 발광소자와 그의 제조방법

Country Status (3)

Country Link
US (1) US20100171132A1 (ko)
KR (1) KR100865740B1 (ko)
WO (1) WO2008147075A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097999B2 (en) 2009-04-27 2012-01-17 University Of Seoul Industry Cooperation Foundation Piezoelectric actuator
US8253145B2 (en) 2009-04-29 2012-08-28 University Of Seoul Industry Cooperation Foundation Semiconductor device having strong excitonic binding

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025675A (en) * 2008-12-31 2010-07-01 Jess Link Products Co Ltd Light emitting diode light strip and method of making the same
US10141477B1 (en) 2017-07-28 2018-11-27 Lumileds Llc Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
US11322650B2 (en) 2017-07-28 2022-05-03 Lumileds Llc Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
KR102294202B1 (ko) * 2017-07-28 2021-08-25 루미레즈 엘엘씨 발광 디바이스들에서의 효율적인 전자 및 정공 차단을 위한 변형된 AlGaInP 층들

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056313A (ko) * 1999-02-19 2000-09-15 윤종용 반도체 레이저 다이오드
JP2002043695A (ja) * 2000-07-26 2002-02-08 Sharp Corp 発光素子
KR20040064772A (ko) * 2003-01-10 2004-07-21 삼성전자주식회사 양자우물을 가지는 광소자
KR20050116406A (ko) * 2004-06-07 2005-12-12 엘지이노텍 주식회사 반도체 레이저 다이오드 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531108A (ja) * 2000-12-28 2004-10-07 トムソン ライセンシング ソシエテ アノニム 診断補助としてのオンスクリーン表示方法及び装置
US20060049425A1 (en) * 2004-05-14 2006-03-09 Cermet, Inc. Zinc-oxide-based light-emitting diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056313A (ko) * 1999-02-19 2000-09-15 윤종용 반도체 레이저 다이오드
JP2002043695A (ja) * 2000-07-26 2002-02-08 Sharp Corp 発光素子
KR20040064772A (ko) * 2003-01-10 2004-07-21 삼성전자주식회사 양자우물을 가지는 광소자
KR20050116406A (ko) * 2004-06-07 2005-12-12 엘지이노텍 주식회사 반도체 레이저 다이오드 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097999B2 (en) 2009-04-27 2012-01-17 University Of Seoul Industry Cooperation Foundation Piezoelectric actuator
US8253145B2 (en) 2009-04-29 2012-08-28 University Of Seoul Industry Cooperation Foundation Semiconductor device having strong excitonic binding

Also Published As

Publication number Publication date
US20100171132A1 (en) 2010-07-08
WO2008147075A2 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
KR100885190B1 (ko) 발광소자와 그의 제조방법
Nakamura et al. High‐power InGaN single‐quantum‐well‐structure blue and violet light‐emitting diodes
US8502266B2 (en) Nitride semiconductor light emitting device
US6495894B2 (en) Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
US9099586B2 (en) Nitride semiconductor light-emitting element and method for producing nitride semiconductor light-emitting element
US7547910B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
US20070262293A1 (en) Nitride semiconductor light emitting element
JP5011699B2 (ja) 窒化物半導体発光素子
US20090321781A1 (en) Quantum dot device and method of making the same
US8338820B2 (en) Semiconductor light emitting device
KR100865740B1 (ko) 발광소자와 그의 제조방법
JP2780691B2 (ja) 窒化物半導体発光素子
US8946773B2 (en) Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
US20090039339A1 (en) Nonpolar iii-nitride light emitting diodes with long wavelength emission
WO2015146069A1 (ja) 発光ダイオード素子
JP2002134786A (ja) 窒化物半導体発光素子
JP2007067114A (ja) Iii族窒化物半導体薄膜およびその製造方法並びににiii族窒化物半導体発光素子
JPH11145514A (ja) 窒化ガリウム系半導体素子およびその製造方法
JPH10229217A (ja) 半導体発光素子
JP3602856B2 (ja) 半導体発光素子およびその製法
JP5999916B2 (ja) 半導体素子及びその製造方法
JPH05206513A (ja) 半導体発光素子
US10290770B2 (en) Nitride semiconductor light-emitting element
JP2009231609A (ja) 半導体発光素子の製造方法
JPH1093138A (ja) 窒化物半導体発光ダイオードを備えた表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee