TW201919217A - 固態成像裝置 - Google Patents

固態成像裝置 Download PDF

Info

Publication number
TW201919217A
TW201919217A TW107123675A TW107123675A TW201919217A TW 201919217 A TW201919217 A TW 201919217A TW 107123675 A TW107123675 A TW 107123675A TW 107123675 A TW107123675 A TW 107123675A TW 201919217 A TW201919217 A TW 201919217A
Authority
TW
Taiwan
Prior art keywords
cathode
anode
electrode
wiring
hole
Prior art date
Application number
TW107123675A
Other languages
English (en)
Other versions
TWI779062B (zh
Inventor
小林賢司
若野壽史
大竹悠介
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201919217A publication Critical patent/TW201919217A/zh
Application granted granted Critical
Publication of TWI779062B publication Critical patent/TWI779062B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明揭示一種成像裝置，其包含一第一晶片。該第一晶片包含一第一像素及一第二像素。該第一像素包含一第一陽極區域及一第一陰極區域，且該第二像素包含一第二陽極區域及一第二陰極區域。該第一晶片包含一第一佈線層。該第一佈線層包含：一第一陽極電極；一第一陽極通孔，其經耦合至該第一陽極電極及該第一陽極區域；及一第二陽極通孔，其經耦合至該第一陽極電極及該第二陽極區域。

Description

固態成像裝置
本發明係關於一種固態成像裝置(或成像裝置)及/或一種包含一成像裝置之電子裝置且更特定言之，係關於一種經組態以抑制雜訊之發生之固態成像裝置及/或電子裝置。
在一相機或類似者中使用一固態成像裝置來擷取一影像。在其中光入射表面配置於一半導體基板之一前表面上之一前照式固態成像裝置中，一滅弧電路配置於半導體基板之前表面側(光入射表面側)上。因此，一孔徑比藉由空間減小。
另一方面，在一背照式固態成像裝置中，滅弧電路配置於與半導體基板之光入射表面相對之側(背側)上。甚至在背照式固態成像裝置中，有時，歸因於諸如像素數目增加之因素，各像素之大小減小。在此一情況中，歸因於程序設計中之約束，有時，滅弧電路可必須配置於各像素之一主動區域外部且因此，在此情況中，孔徑比亦減小。因此，已提出一種將滅弧電路配置於一安裝基板而非半導體基板上之技術(例如，PTL 1)。
另外，已提出一種藉由增加自包含一半導體區域之一表面之一參考平面至一讀出導線之一距離使之大於自參考平面至一表面電極之一距離且增加設計讀出導線之一寬度之自由度而減小孔徑比之技術(例如，PTL 2)。
另外，已提出一種藉由連接一第一半導體晶片與一第二半導體晶片以透過一連接區域交換信號且形成用於交換信號之一凸塊及用於包圍連接區域中之凸塊之一屏蔽部件來減小雜訊之技術(例如，PTL 3)。 [引用清單] [專利文獻]
[PTL 1] JP 2013-89919A [PTL 2] JP 2016-192551A [PTL 3] JP 2015-60909A
[技術問題]
然而，在PTL 1之技術中，由於突崩光電二極體及滅弧電路經層壓，故連接至相鄰突崩光電二極體之陰極導電與電極之間之距離縮短，使得寄生電容增加。另外，隨著孔徑比增加，整個像素部分之倍增層之密度增加且因此，崩潰時產生之電流之量亦增加，使得在發生突崩崩潰時，陽極之電壓之波動量增加。因此，難以抑制雜訊。
另外，在PTL 2之技術中，難以降低讀出導線之間之寄生電容之影響且在小型化之一情況中，難以抑制由讀出導線之間之干擾引起之雜訊。
此外，在PTL 3之技術中，屏蔽部件之長度增加且因此，電阻值相應地增加，使得在發生突崩崩潰時，陽極之電壓之波動量增加。因此，難以抑制雜訊。
鑑於此一情境而製成本發明，且本發明旨在抑制雜訊。 [問題之解決方案]
本發明之一個態樣係一種成像裝置，其包含一第一晶片。該第一晶片包含一第一像素及一第二像素，該第一像素包含一第一陽極區域及一第一陰極區域，該第二像素包含一第二陽極區域及一第二陰極區域。該第一晶片包含一第一佈線層，該第一佈線層包含：一第一陽極電極；一第一陽極通孔，其耦合至該第一陽極電極及該第一陽極區域；及一第二陽極通孔，其耦合至該第一陽極電極及該第二陽極區域。
在一平面視圖中，該第一像素及該第二像素彼此相鄰，且在該平面視圖中，該第一陽極電極以及該第一陽極通孔及該第二陽極通孔介於該第一陰極區域與該第二陰極區域之間。
該第一晶片進一步包括介於該第一陽極區域與該第二陽極區域之間之一絕緣材料。在該平面視圖中，該第一陽極電極與該第一陽極區域、該第二陽極區域及該絕緣材料之部分重疊。
在該平面視圖中，該第一陽極通孔及該第二陽極通孔沿著一第一方向彼此對準。
該成像裝置進一步包括一第二晶片，該第二晶片接合至該第一晶片且包含用於處理來自該第一像素及該第二像素之信號之電路。
該第二晶片進一步包括一第二佈線層，該第二佈線層包含：一第二陽極電極，其耦合至該第一陽極電極；一第一陽極佈線；一第三陽極通孔，其耦合至該第二陽極電極及該第一陽極佈線；及一第四陽極通孔，其耦合至該第二陽極電極及該第一陽極佈線。
該第一佈線層進一步包括：一第一陰極電極；一第一陰極通孔，其耦合至該第一陰極區域及該第一陰極電極；一第二陰極電極；及一第二陰極通孔，其耦合至該第二陰極區域及該第二陰極電極。
該成像裝置進一步包括一第二晶片，該第二晶片接合至該第一晶片且包含用於處理來自該第一像素及該第二像素之信號之電路。該第二晶片包含一第二佈線層，該第二佈線層包含：一第二陽極電極，其耦合至該第一陽極電極；一第一陽極佈線；一第三陽極通孔，其耦合至該第二陽極電極及該第一陽極佈線；及一第四陽極通孔，其耦合至該第二陽極電極及該第一陽極佈線。
該第二佈線層進一步包括：一第三陰極電極，其耦合至該第一陰極電極；一第一陰極佈線；一第三陰極通孔，其耦合至該第三陰極電極及該第一陰極佈線；一第四陰極電極，其耦合至該第二陰極電極；一第二陰極佈線；及一第四陰極通孔，其耦合至該第四陰極電極及該第二陰極佈線。
該第二佈線層進一步包括：一第三陰極佈線；一第五陰極通孔，其耦合至該第一陰極佈線及該第三陰極佈線；一第四陰極佈線；及一第六陰極通孔，其耦合至該第二陰極佈線及該第三陰極佈線。
該第一佈線層進一步包括：一第一陰極電極；一第一陰極佈線，其在一橫截面視圖中介於該第一陰極電極與該第一陰極區域之間；及複數個陰極通孔，其等耦合至該第一陰極區域及該第一陰極佈線。該第一陰極佈線耦合至該第一陰極電極。
在一平面視圖中，該複數個陰極通孔之一第一陰極通孔係在該第一陰極區域之一中心部分處且該複數個陰極通孔之一剩餘部分係在該第一陰極區域之邊緣部分處。
該複數個陰極通孔之該剩餘部分在該第一陰極區域之該等邊緣部分處圍繞該第一陰極通孔對稱地配置。
該第一佈線層進一步包括一第一屏蔽佈線，該第一屏蔽佈線在一平面視圖中與該第一陽極區域及該第二陽極區域重疊。
該屏蔽佈線與該第一陰極佈線共面。
該第一佈線層進一步包括一第二屏蔽佈線，該第二屏蔽佈線在該平面視圖中與該第一陰極佈線及該第一屏蔽佈線重疊。
該第二屏蔽佈線與該第一陰極電極共面。
在本發明之一個態樣中，一種成像裝置包括一第一晶片，該第一晶片包含一第一像素，該第一像素包含一第一陽極區域及一第一陰極區域。該第一晶片包含一第一佈線層，該第一佈線層包含一第一陰極電極；一第一陰極佈線，其在一橫截面視圖中介於該第一陰極電極與該第一陰極區域之間；及複數個陰極通孔，其等耦合至該第一陰極區域及該第一陰極佈線。該第一陰極佈線耦合至該第一陰極電極。
在一平面視圖中，該複數個陰極通孔之一第一陰極通孔係在該第一陰極區域之一中心部分處且該複數個陰極通孔之一剩餘部分在該第一陰極區域之邊緣部分處圍繞該第一陰極通孔對稱地配置。
該成像裝置可安裝於一移動體上。
在本發明之一個態樣中，一種電子裝置包括一成像裝置，該成像裝置包含一第一晶片，該第一晶片包含一第一像素及一第二像素。該第一像素包含一第一陽極區域及一第一陰極區域，且該第二像素包含一第二陽極區域及一第二陰極區域。該第一晶片包含一第一佈線層，該第一佈線層包含：一第一陽極電極；一第一陽極通孔，其耦合至該第一陽極電極及該第一陽極區域；及一第二陽極通孔，其耦合至該第一陽極電極及該第二陽極區域。 [本發明之有利效應]
如上文描述，根據本發明之一個態樣，可抑制雜訊。另外，本文中描述之效應不一定受限制，且可獲得本說明書中描述之任何效應。
相關申請案之交叉參考 本申請案主張2017年8月4日申請之日本優先權專利申請案JP 2017-151980之權利，該申請案之全部內容係以引用的方式併入本文中。
此後，將描述用於實施本發明之實施例。另外，將按以下順序進行描述。 1.第一實施例：SPAD像素晶片(圖1至圖10B) 2.第二實施例：SPAD像素晶片(圖11及圖12) 3.第三實施例：SPAD像素晶片(圖13至圖16) 4.第四實施例：SPAD像素晶片(圖17至圖19) 5.第五實施例：SPAD像素晶片(圖20至圖24) 6.第六實施例：SPAD像素晶片(圖25至圖28) 7.第七實施例：SPAD像素晶片(圖29至圖32) 8.第八實施例：SPAD像素晶片(圖33至圖36) 9.第九實施例：SPAD像素晶片(圖37至圖40) 10.第十實施例：SPAD像素晶片(圖41至圖44) 11.第十一實施例：SPAD像素晶片(圖45至圖48) 12.第十二實施例：SPAD像素晶片(圖49至圖51) 13.第十三實施例：SPAD像素晶片(圖52至圖54) 14.第十四實施例：SPAD像素晶片(圖55至圖57) 15.移動本體之應用實例(圖58及圖59) 16.其他
＜第一實施例＞ (SPAD像素晶片(圖1至圖10B)) 首先，將參考圖1至圖10B描述一第一實施例。
圖1係繪示一SPAD像素晶片之一組態之一透視圖；圖2係繪示一光電二極體晶片之一組態之一橫截面視圖；且圖3至圖5係繪示一光電二極體晶片之一組態之平面視圖。圖2繪示沿著圖3或圖4中之線A1-A1'或線B1-B1'獲取之光電二極體晶片12之一橫截面之一組態。另外，省略透鏡及類似者之圖解。
如圖1中繪示，藉由接合具有一滅弧電路及類似者之一電路晶片11與具有光電轉換來自一物件(未繪示)之光之一光電二極體之一光電二極體晶片12而組態作為一固態成像裝置之一單光子突崩二極體(SPAD)像素晶片1。來自物件(未繪示)之光L自圖1中之下側入射於光電二極體晶片12上。將由光電二極體晶片12光電轉換之一信號施加至電路晶片11中之一滅弧電路且進行處理。即，SPAD像素晶片1係一背照式層壓型固態成像裝置，且SPAD像素晶片可藉由使用一突崩現象而偵測微弱光。
在光電二極體晶片12中，n ´ m (n及m係任意整數)數目個SPAD像素21 (下文，亦簡稱為像素21)以一矩陣形狀配置，但在圖式中，僅繪示像素21。此亦適用於下文描述之其他實施例。在圖3及圖4之實例中，繪示3 ´ 3個像素21。像素21由一像素分離部分(或絕緣材料) 39分離以便彼此獨立。像素21包含一Si層22及一佈線層23。
一陽極31及一陰極32經形成於Si層22之各像素21中，且一陽極倍增層33經形成於陰極32之光入射側(圖2中之下側)上。即，形成SPAD。另外，形成一電洞累積層34以便包圍各像素21。另外，可省略像素分離部分39及電洞累積層34。
舉例而言，在Si層22內部之各組件中，陰極32包含一N型半導體，陽極31包含一P型半導體，像素分離部分39包含氧化物，陽極倍增層33包含一PN接面，電洞累積層34包含具有低於陽極31之濃度之一濃度之P型半導體。P型半導體及N型半導體可互換。
在佈線層23中，一陰極通孔36經連接至陰極32。陰極32之陰極通孔36所連接至之部分經形成為一部分32a，其具有高於其他部分之一雜質濃度以便促進包含一金屬之陰極通孔36之連接。包含一金屬之一陰極電極35經連接至陰極通孔36之與陰極32所連接至之部分相對的側。在圖2及圖3之實例中，一個陰極通孔36經連接至一個陰極電極35。然而，複數個陰極通孔36可連接至一個陰極電極35。陰極32透過陰極通孔36及陰極電極35而連接至電路晶片11中之滅弧電路。
一陽極通孔38經連接至陽極31，且一陽極電極37經連接至與陽極31所連接至之陽極通孔38之部分相對的側。陽極通孔38及陽極電極37亦包含金屬。類似於陰極電極35，一個陽極通孔38可連接至一個陽極電極37。然而，如圖3中繪示，可連接複數個(在圖3之實例中為兩個)陽極通孔38。
另外，在隨後描述之全部實施例以及此實施例中，電極、導線及通孔包含一金屬。
圖5係繪示光電二極體晶片之一組態之一平面視圖。在圖5之實例中，三十六個陽極通孔38經連接至一個陽極電極37。由於一相對大電流在SPAD中流動，故增加陽極通孔38及陰極通孔36之數目係較佳的。
另外，陰極電極35及陰極通孔36可彼此整合，且陽極電極37及陽極通孔38可彼此整合。
陽極31透過陽極通孔38及陽極電極37而連接至電路晶片11中之一陽極電源供應器(待隨後描述之圖8中之陽極電源供應器40)。
在此實例中，陰極電極35及陽極電極37具有一四邊形形狀，特定言之，一正方形形狀。
另外，雖然省略圖解，但使用一絕緣體(例如，SiO2 或類似者)填充佈線層23之陰極通孔36、陰極電極35、陽極通孔38、陽極電極37及類似者之間之空間。
圖6係繪示SPAD像素晶片之一組態之一橫截面視圖，且圖7係繪示SPAD像素晶片之一組態之一平面視圖。圖6係沿著圖7之線A1-A1'或線B1-B1'獲取之一橫截面視圖。
圖6繪示連接至圖2中繪示之光電二極體晶片12之佈線層23之電路晶片11之一佈線層91之一組態。如圖6中繪示，佈線層91經形成於電路晶片11之側上以便電連接至光電二極體晶片12之佈線層23。
佈線層91自更接近佈線層23之側依序包含一電極層91P、一VE層91VE、一Mn層91Mn及一Vn層91Vn。
在佈線層91中，提供一陰極電極35C及一陽極電極37C以分別連接至光電二極體晶片12之陰極電極35及陽極電極37。舉例而言，陰極電極35及35C彼此接合。陰極電極35C透過一陰極通孔36VEC連接至一陰極導線(或陰極佈線) 52Mn。陰極導線52Mn透過陰極通孔36Vn進一步連接至在圖中繪示為一部分93之另一層。然而，未繪示詳細組態。
陽極電極37C透過一陽極通孔38VEC連接至陽極導線51Mn。陽極導線51Mn透過一陽極通孔(未繪示)進一步連接至一部分93且自其連接至一陽極電源供應器40 (參考隨後描述之圖8)。
圖8係繪示光電二極體之連接之一視圖。如圖8中繪示，由像素分離部分39分離以便彼此獨立之像素21具備各自光電二極體41，該等光電二極體41之各者係經組態具有陰極32及陽極31之一SPAD。各自像素21之陰極32獨立地連接至電路晶片11之一滅弧電路(未繪示)。另外，各自像素21之陽極31獨立地連接至作為電路晶片11之一固定電位之陽極電源供應器40。
可考量在光電二極體晶片12之側上形成陽極電源供應器。即，可考量其中各自光電二極體41之陽極31共同連接至陽極電源供應器且陽極電源供應器透過一個陽極通孔連接至電路晶片11側上之陽極電源供應器40之一組態。然而，在此實施例中未採用此一組態。使用此一組態，在自一個陽極通孔(透過其將電力自電路晶片11側供應至光電二極體晶片12側之陽極電源供應器)至各像素21之陽極31之距離增加時，其等之間之電阻增加。電阻愈大，電壓降愈大，使得在各像素21中發生變動。
另一方面，在此實施例中，各自像素21之陽極31獨立地連接至光電二極體晶片12側之陽極電源供應器40。因此，自各像素21之陽極31至光電二極體晶片12側之陽極電源供應器40之距離變為最短(或較短)距離且因此，最小化(或減小)電阻使得亦最小化(或減小)電壓降。另外，使各自像素21之電阻(因此電壓降)等化，且抑制變動。因此，亦抑制雜訊。
如圖3中繪示，在第一實施例中，在平面視圖中，陰極通孔36經配置於像素21之中心處。然而，關於陰極電極35，在奇數列中之像素21中之陰極電極35與在偶數列中之像素21中之陰極電極35之間之距離在下文被設定為「a」。另外，在偶數列中之像素21中之陰極電極35與在奇數列中之像素21中之陰極電極35之間之距離在下文被設定為「b」。另外，距離「a」被設定為短於距離「b」(a ＜ b)。
舉例而言，在第一列中之像素21之陰極電極35與在第二列中之陰極電極35之間之距離「a」被設定為短於在第二列中之像素21之陰極電極35與在第三列中之陰極電極35之間之距離「b」。
類似地，在奇數行中之像素21中之陰極電極35與在右側之偶數行中之像素21中之陰極電極35之間之距離被設定為「a」。另外，在偶數行中之像素21中之陰極電極35與在右側之右側奇數行中之像素21中之陰極電極35之間之距離被設定為「b」。另外，距離「a」被設定為短於距離「b」(a ＜ b)。
舉例而言，在第一行中之像素21中之陰極電極35與在第二行中之陰極電極35之間之距離「a」被設定為短於在第二行中之像素21中之陰極電極35與在第三行中之陰極電極35之間之距離「b」。
即，陰極電極35經設定使得距相鄰另一陰極電極35之距離可係短於平均值((a + b)/2)之距離「a」或可係較長距離「b」。
更具體言之，在平面視圖中，陰極通孔36經配置於像素21之中心處。然而，關於陰極電極35，在奇數列及奇數行中之像素21中之陰極電極35經配置使得陰極通孔36定位於陰極電極35之左上側處。在奇數列及偶數行中之像素21中之陰極電極35經配置使得陰極通孔36定位於陰極電極35之右上側處。
另外，在偶數列及奇數行中之像素21中之陰極電極35經配置使得陰極通孔36定位於陰極電極35之左下側處。在偶數列及偶數行中之像素21中之陰極電極35經配置使得陰極通孔36定位於陰極電極35之右下側處。
陽極電極37 (陽極通孔38)經配置於相鄰陰極電極35 (陰極通孔36)當中距離更接近之相鄰陰極電極之間(在圖中相距距離「a」之陰極電極35之間)。即，如圖3中繪示，作為屏蔽電極之陽極電極37 (陽極通孔38)經配置於第一列中之像素21中之陰極電極35與第二列中之像素21中之陰極電極35之間、第三列中之像素21中之陰極電極35與第四列(未繪示)中之像素21中之陰極電極35之間及類似者。類似地，陽極電極37 (陽極通孔38)經配置於第一行中之像素21中之陰極電極35與第二行中之像素21中之陰極電極35之間、第三行中之像素21中之陰極電極35與第四行(未繪示)中之像素21中之陰極電極35之間及類似者。
如圖3中繪示，基於此規則之基本組態係總共四個陽極電極37經配置於2 ´ 2 (總共四)個像素21之間，使得一個陽極電極37經配置於具有距離「a」之陰極電極35之間。使用此一組態，陰極電極35與具有距陰極電極35之最接近距離之另一陰極電極35之間之空間可由陽極電極37屏蔽，使得可抑制由陰極電極35之間之寄生電容引起之陰極信號之干擾。
相比之下，在圖4之實例中，一個陽極電極37經進一步配置於2 ´ 2 (總共四)個像素21之中心位置處且因此，總共五個陽極電極37經配置使得預期更多屏蔽效應。
另外，陰極電極35及陽極電極37反射自背表面(圖2中之下側)入射且穿過Si層22之光朝向Si層22側。另外，此等組件反射藉由驅動電路晶片11而在電路晶片11中產生且經引導朝向光電二極體晶片12 (朝向Si層22)之光朝向電路晶片11。因此，光電二極體晶片12及電路晶片11可在光學上彼此分離。
每一像素21之陽極電極37的數目在圖3的實例中係1，且在圖4的實例中係1.25。因此，像素21及陽極電源供應器40可用低電阻彼此連接，且因此可在突崩期間於一電流在陽極電源供應器中流動時抑制電壓之波動。另外，可抑制由陽極電源供應器40之電壓的波動引起的雜訊(例如，雜訊透過陽極電極37 (陽極通孔38)疊加在陰極電極35 (陰極通孔36)上)產生。
接著，將描述屏蔽效應。圖9A至圖10B係繪示屏蔽效應之視圖。在圖9A及圖9B中繪示其中未由陽極電極37屏蔽之一情況。即，如圖9A中繪示，光電二極體111及光電二極體112彼此相鄰，且假定一寄生電容113存在於兩個光電二極體的陰極32之間。在此狀態中，若在光電二極體111中發生突崩，則其陰極32的輸出電壓僅在如由圖9B中之線L1指示的產生時間間隔中暫時快速且大大地下降。
另一方面，如由圖9B中之線L2指示，其中未發生突崩之光電二極體112之陰極32的輸出電壓亦在光電二極體111中發生突崩的時序暫時快速且大大地下降。其輸出值係Cp/Ctotal乘以光電二極體111的輸出。Cp係介於光電二極體111之陰極32與光電二極體112之陰極32之間之寄生電容113的值，且Ctotal係光電二極體111之陰極32之電容的值。
相比之下，在圖10A及圖10B中繪示其中介於光電二極體111之陰極32與光電二極體112之陰極32之間之空間由陽極電極37屏蔽之一情況。即，在此情況中，如圖10A中繪示，介於光電二極體111之陰極32與光電二極體112之陰極32之間之寄生電容121之電容值歸因於作為屏蔽電極之陽極電極37 (陽極通孔38)而小於電容113之電容值。另外，在此情況中，若在光電二極體111中發生突崩，則其陰極32之輸出電壓僅在如由圖10B中之線L1指示之產生時間間隔中暫時快速且大大地下降。
然而，其中未發生突崩之光電二極體112之陰極32之輸出電壓幾乎不改變，如由圖10B中之線L2指示。即，相鄰光電二極體111之影響減小。
另外，陰極電極35之面積被設定為等於或小於作為一屏蔽電極之陽極電極37之面積。此亦適用於全部其他實施例。因此，可減小陰極32之電容，且可增加固定電位之電容，此對於抑制雜訊係有利的。
另外，藉由憑藉像素分離部分39使像素21絕緣及分離，可抑制在發生突崩時在Si層22中像素21之間之干擾。
另外，此後，將描述其他實施例，但將主要描述與其他實施例之差異，且將省略相同點之描述。
＜第二實施例＞ (SPAD像素晶片(圖11、圖12)) 接著，將參考圖11及圖12描述一第二實施例。
圖11係繪示一光電二極體晶片之一組態之一橫截面視圖，且圖12係繪示光電二極體晶片之一組態之一平面視圖。圖11繪示沿著圖12之線A2-A2'或線B2-B2'獲取之光電二極體晶片12之一橫截面之一組態。另外，省略電路晶片11之佈線層91之圖解。
在此第二實施例中，在平面視圖中，陰極通孔36經配置於像素21之中心處。另外，在全部像素21中，陰極電極35經配置使得陰極通孔36定位於陰極電極35之左下側處。因此，陰極電極35之間之間隔全部相同。
在各像素21中，陽極電極37經配置於陰極電極35之左下側、左中心及下中心處。因此，陽極電極37經配置於其左上側、左中心、左下側、下中心、右下側、右中心、右上側及上中心以便包圍各像素21之陰極電極35。陽極通孔38經配置以便定位於左下側之陽極電極37之右上側處、左中心之陽極電極37之右下側處及下中心之陽極電極37之左上側處。即，像素21經組態以具有平移對稱性。
由於陽極電極37 (陽極通孔38)配置於彼此垂直且橫向相鄰之全部陰極電極35 (陰極通孔36)之間，故可進一步改良減少由陰極電極35 (陰極通孔36)之間之寄生電容引起之雜訊之效應。
此外，在第二實施例中，關於陰極電極35、陰極通孔36、陽極電極37及陽極通孔38之配置，像素21具有與相鄰像素21之佈局相同之佈局。因此，可容許各像素21之電特性(例如，處理由相鄰像素21中之陰極電極35、陰極通孔36、陽極電極37、陽極通孔38及類似者引起之寄生電容之一方法)係均勻的。另外，可容許光學特性(例如，受陰極電極35、陰極通孔36、陽極電極37、陽極通孔38及類似者之配置影響之傾斜入射特性)係均勻的。
＜第三實施例＞ (SPAD像素晶片(圖13至圖16)) 接著，將參考圖13至圖16描述一第三實施例。
圖13係繪示一光電二極體晶片之一組態之一橫截面視圖。圖14至圖16係繪示光電二極體晶片之一組態之平面視圖。圖13繪示沿著圖14至圖16之線A3-A3'或線B3-B3'獲取之光電二極體晶片12之一橫截面之一組態。圖16繪示其中移除圖15之陽極電極37及陽極通孔38之一組態。另外，省略電路晶片11之佈線層91之圖解。
在圖14之實例中，配置於像素21之中心處之陰極通孔36定位於陰極電極35之中心處，使得陰極電極35定位於像素21之中心處。類似於圖12之情況，陽極電極37經配置於各像素21中之陰極電極35之左下側、左中心及下中心處。因此，陽極電極37經配置於其左上側、左中心、左下側、下中心、右下側、右中心、右上側及上中心以便包圍像素21。
在其中陽極電極37定位於左中心處之一情況中，陽極通孔38經配置以便定位於陽極電極37之右中心處。在其中陽極電極37定位於左下側處之一情況中，陽極通孔38經配置以便定位於陽極電極37之右上側處。另外，在其中陽極電極37定位於下中心處之一情況中，陽極通孔38經配置以便定位於陽極電極37之上中心處。
因此，在圖14之實例中，各像素21相對於陰極電極35、陰極通孔36、陽極電極37及陽極通孔38之配置垂直且橫向對稱。即，類似於圖12中之情況，不僅像素21之配置與相鄰像素21之佈局相同，而且佈局在像素21內垂直且橫向對稱。因此，可容許各像素21之電特性(例如，處理由相鄰像素21中之陰極電極35、陰極通孔36、陽極電極37、陽極通孔38及類似者引起之寄生電容之一方法)針對各像素垂直且橫向對稱。另外，可容許光學特性(例如，受陰極電極35、陰極通孔36、陽極電極37、陽極通孔38及類似者之配置影響之傾斜入射特性)針對各像素21垂直且橫向對稱。
在圖15之實例中，形成陽極電極37以便連續包圍像素21。其他組態類似於圖14之實例中之組態。
＜第四實施例＞ (SPAD像素晶片(圖17至圖19)) 接著，將參考圖17至圖19描述一第四實施例。
圖17係繪示一光電二極體晶片之一組態之一橫截面視圖。圖18及圖19係繪示光電二極體晶片之一組態之平面視圖。圖17繪示沿著圖18及圖19之線A4-A4'或線B4-B4'獲取之光電二極體晶片12之一橫截面之一組態。另外，省略電路晶片11之佈線層91之圖解。
在第四實施例中，佈線層23包含一V1層23V1、一M1層23M1、一VE層23VE及一電極層23P，其等自圖17中之底部依序繪示。圖18繪示V1層23V1及M1層23M1之一平面之一組態，且圖19繪示VE層23VE及電極層23P之一平面之一組態。
如圖19中繪示，類似於圖14之情況，陰極電極35經配置於像素21之中心處。陰極32透過V1層23V1之一陰極通孔36V1、M1層23M1之一陰極導線52M1及VE層23VE之一陰極通孔36VE而連接至電極層23P之陰極電極35。如上文描述，陰極電極35經連接至電路晶片11中之滅弧電路。
陽極電極37經配置於Si層22中之像素21附近且在像素21之左中心、左下側及下中心處。陽極31透過V1層23V1之一陽極通孔38V1、M1層23M1之一陽極導線51M1、VE層23VE之一陽極通孔38VE及電極層23P之陽極電極37連接至電路晶片11中之陽極電源供應器40。
在第四實施例中，在平面視圖中存在其中陰極電極35及陽極導線51M1彼此重疊之一區域R1。即，陰極電極35經配置以便覆蓋陽極導線51M1與相鄰於其之陽極導線51M1之間之一間隙。即，陰極電極35經配置以便與陽極導線51M1之至少一部分重疊。
因此，使用佈線層23完全覆蓋像素21。藉由採用此一組態，穿過Si層22且經引導朝向佈線層23之幾乎全部光由佈線層23反射以返回至Si層22。因此，光電二極體晶片12及電路晶片11在光學上彼此分離且因此，可改良靈敏度。另外，可防止(或替代地，緩解)在電路晶片11中產生之光入射於Si層22上。另外，如圖18中繪示，由於陰極導線52M1由陽極導線51M1包圍，故可進一步改良相鄰陰極32之間之屏蔽效應。
另外，除了可組合陰極電極35及陽極導線51M1之外，或陰極電極35、屏蔽電極及屏蔽導線之兩者或兩者以上之至少一部分可經配置以彼此重疊。
另外，陰極電極35之面積及陰極導線52M1之面積之總和被設定為等於或小於作為一屏蔽電極之陽極電極37之面積及作為一屏蔽導線之陽極導線51M1之面積之總和。因此，可減小陰極32之電容，且可增加固定電位之電容，此對於抑制雜訊係有利的。
＜第五實施例＞ (SPAD像素晶片(圖20至圖24)) 接著，將參考圖20至圖24描述一第五實施例。
圖20、圖21及圖22係繪示一光電二極體晶片之一組態之橫截面視圖。圖23及圖24係繪示光電二極體晶片之一組態之平面視圖。圖20繪示沿著圖23及圖24之線A5-A5'獲取之光電二極體晶片12之一橫截面之一組態。圖21繪示沿著圖23及圖24之線B5-B5'獲取之光電二極體晶片12之一橫截面之一組態。圖22繪示沿著圖23及圖24之線C5-C5'獲取之光電二極體晶片12之一橫截面之一組態。圖23繪示V1層23V1及M1層23M1之一平面之一組態，且圖24繪示VE層23VE及電極層23P之一平面之一組態。另外，省略電路晶片11之佈線層91之圖解。
在第五實施例中，類似於第一實施例至第四實施例，陰極32、陽極倍增層33、像素分離部分39及電洞累積層34經形成於Si層22中。此外，在第五實施例中，釘紮層64經形成於像素21之中心處。
釘紮層64包含相對於陰極32具有一高濃度之一P型半導體。連接至針紮通孔(或陰極通孔) 62V1之針紮層64之一部分64a具有高於其他部分之一雜質濃度。然而，類似於第一實施例中描述之情況，亦可將整個P型半導體與N型半導體互換。
類似於第四實施例，佈線層23包含一陰極通孔36V1、一陰極導線52M1、一陰極通孔36VE、一陰極電極35、一陽極通孔38V1、一陽極導線51M1、一陽極通孔38VE及一陽極電極37。另外，在第五實施例中，導線層23進一步包含一針紮通孔62V1、一針紮導線63M1、一針紮通孔62VE及一針紮電極61。
針紮層64透過像素21之單元中之針紮通孔62V1、針紮導線63M1、針紮通孔62VE及針紮電極61而連接至接地(其係電路晶片11中之一固定電位)。
在第五實施例中，如圖23中繪示，在M1層23M1中，陰極導線52M1由作為一屏蔽導線之針紮導線63M1包圍。另外，如圖24中繪示，在電極層23P中，陰極電極35經配置於像素21之上側之中心處，且陽極電極37經配置於像素21之左上側及右上側處。作為屏蔽電極之針紮電極61經配置於像素21之中心、左中心及右中心處。陰極電極35夾置於在其上側及下側上之針紮電極61之間且夾置於在其左側及右側上之陽極電極37之間。
針紮導線63M1及針紮電極61經連接至電路晶片11之接地。因此，相較於其中針紮導線及針紮電極經連接至陽極電源供應器40之一情況，電位變為具有極少雜訊(諸如kTC雜訊)之一恆定電位，使得可用較低雜訊將來自陰極32之信號輸出傳輸至電路晶片11之滅弧電路。
另外，陰極電極35之面積及陰極導線52M1之面積之總和被設定為等於或小於作為屏蔽電極之陽極電極37及針紮電極61之面積及作為屏蔽導線之陽極導線51M1及針紮導線63M1之面積之總和。因此，可減小陰極32之電容，且可增加固定電位之電容，此對於抑制雜訊係有利的。
在第一實施例至第四實施例中，屏蔽導線經連接至一個固定電位(陽極電源供應器40)。然而，在第五實施例中，陽極31透過陽極導線51M1及陽極電極37連接至作為一固定電位之陽極電源供應器40。另外，針紮層64透過針紮電極61及針紮導線63M1連接至作為另一固定電位之接地。即，屏蔽導線經連接至複數個(在此實施例中為兩個)固定電位。
＜第六實施例＞ (SPAD像素晶片(圖25至圖28)) 接著，將參考圖25至圖28描述一第六實施例。
圖25及圖26係繪示一光電二極體晶片之一組態之橫截面視圖。圖27及圖28係繪示光電二極體晶片之一組態之平面視圖。圖25係繪示沿著圖27及圖28中之線A6-A6'或線B6-B6'獲取之一橫截面之一組態之一視圖。圖26係繪示沿著圖27及圖28之線C6-C6'獲取之一橫截面之一組態之一視圖。圖27繪示V1層23V1及M1層23M1之一平面之一組態，且圖28繪示VE層23VE及電極層23P之一平面之一組態。另外，省略電路晶片11之佈線層91之圖解。
Si層22包含一陰極32、一陽極倍增層33、一像素分離部分39、一電洞累積層34及包圍陰極32之一針紮層64。此外，一N型雜質區域44經設置於針紮層64與陽極31之間。此經提供以便抑制在除陽極倍增層33之外之部分中發生突崩現象，但其並非必不可少。
在第六實施例中，如圖27中繪示，在平面視圖中，陰極導線52M1由其上側、下側、左側及右側上之針紮導線63M1包圍。另外，如圖28中繪示，在平面視圖中，陰極電極35由其上側、下側、左側及右側上之針紮電極61包圍。由於針紮導線63M1及針紮電極61如上文描述般連接至接地，故在由接地包圍之一狀態中輸出來自陰極32之信號。
另一方面，如上文描述，第五實施例經組態使得陰極導線52M1由針紮導線63M1包圍，如圖23中繪示。然而，如圖24中繪示，陰極電極35之上側及下側夾置於針紮電極61之間，但其左側及右側夾置於陽極電極37之間。
如上文描述，由於不僅陰極電極35之上側及下側而且左側及右側亦夾置於針紮電極61之間，故第六實施例經組態使得相較於第五實施例，難以容易地疊加雜訊。
另外，在此實施例中，屏蔽電極及屏蔽導線經連接至複數個固定電位。
＜第七實施例＞ (SPAD像素晶片(圖29至圖32)) 接著，將參考圖29至圖32描述一第七實施例。
圖29及圖30係繪示一光電二極體晶片之一組態之橫截面視圖。圖31及圖32係繪示光電二極體晶片之一組態之平面視圖。圖29係繪示沿著圖31及圖32之線A7-A7'或線B7-B7'獲取之一橫截面之一組態之一視圖。圖30係繪示沿著圖31及圖32之線C7-C7'獲取之一橫截面之一組態之一視圖。圖31繪示V1層23V1及M1層23M1之一平面之一組態，且圖32繪示VE層23VE及電極層23P之一平面之一組態。另外，省略電路晶片11之佈線層91之圖解。
如圖31中繪示，針紮導線63M1經連接至M1層23M1上之相鄰像素21之針紮導線63M1且經配置以便覆蓋整個M1層23M1。使用此一組態，陰極導線52M1及陰極電極35可由針紮導線63M1包圍，使得可抑制由相鄰像素21及陽極電源供應器40之陰極信號之波動引起之雜訊。
另外，針紮導線63M1經配置以便覆蓋幾乎全部M1層23M1，使得自圖29及圖30中之下側入射、透射穿過Si層22且經引導朝向佈線層23之幾乎全部光可被反射至佈線層23且返回至Si層22。可防止(或替代地，緩解)在電路晶片11中產生之光入射於Si層22上。因此，可改良靈敏度。
另外，在此實施例中，屏蔽電極及屏蔽導線經連接至複數個固定電位。
＜第八實施例＞ (SPAD像素晶片(圖33至圖36)) 接著，將參考圖33至圖36描述一第八實施例。
圖33及圖34係繪示光電二極體晶片之一組態之橫截面視圖。圖35及圖36係繪示光電二極體晶片之一組態之平面視圖。圖33係繪示沿著圖35及圖36中之線A8-A8'獲取之一橫截面之一組態之一視圖。圖34係繪示沿著圖35及圖36中之線B8-B8'獲取之一橫截面之一組態之一視圖。圖35繪示V1層23V1及M1層23M1之一平面之一組態，且圖36繪示VE層23VE及電極層23P之一平面之一組態。另外，省略電路晶片11之佈線層91之圖解。
在此實施例中，陰極導線52M1經組態以連接至陰極通孔36V1且連接至針紮通孔62V1，使得陰極32及針紮層64電連接。配置於像素21及正方形陰極導線52M1之中心處之針紮通孔62V1經連接使得針紮通孔定位於其中心處。因此，如圖35中繪示，陰極導線52M1經組態以相對於像素21之中心垂直且橫向對稱。
在第八實施例中，作為一屏蔽電極之陽極電極37 (作為一屏蔽導線之陽極導線51M1)在圖36之橫向方向上經設置於陰極電極35 (陰極導線52M1)與相鄰陰極電極35 (陰極導線52M1)之間。另外，在陰極電極35與陽極電極37之間，在垂直方向上提供作為一屏蔽電極之阻擋電極81 (作為一屏蔽導線之阻擋導線83M1)。
類似於陰極電極35、陽極電極37及針紮電極61，阻擋電極81具有一四邊形形狀(特定言之，一正方形形狀)。阻擋電極81透過阻擋通孔82VE連接至阻擋導線83M1。另外，由於阻擋導線83M1、阻擋電極81及阻擋通孔82VE係為了屏蔽陰極32而提供且不存在至Si層22之連接，故不存在連接至V1層23V1之阻擋導線83M1之通孔(阻擋通孔82V1不存在)。
在其中陰極32及針紮層64經連接且容許電容為共同之一情況中，關閉針紮層64至接地之連接。藉由如此做，陰極32與針紮層64之間之電容變為零，使得可改良陰極輸出之時間解析度。
另外，透過阻擋電極81將用於屏蔽之一固定電位自電路晶片11供應至阻擋導線83M1。此固定電位可係陽極電源供應器40之電位或與第五實施例至第七實施例中相同之針紮層64之電位。然而，固定電位可係其他電位。舉例而言，在其中存在用於數位用途之一接地及用於類比用途之一接地(其不同於用於數位用途之接地)之一情況中，可針對在接地之間未投入使用之接地屏蔽陰極32。另外，如圖36中繪示，可形成不連接至阻擋通孔82VE之一阻擋電極81b。
在第八實施例中，使用陽極電源供應器40及阻擋導線83M1之電源供應器之兩個固定電位。
另外，陰極電極35之面積及陰極導線52M1之面積之總和被設定為等於或小於作為屏蔽電極之陽極電極37及阻擋電極81之面積及作為屏蔽導線之陽極導線51M1及阻擋導線83M1之面積之總和。因此，可減小陰極32之電容，且可增加固定電位之電容，此對於抑制雜訊係有利的。
＜第九實施例＞ (SPAD像素晶片(圖37至圖40)) 接著，將參考圖37至圖40描述一第九實施例。
圖37及圖38係繪示一光電二極體晶片之一組態之橫截面視圖。圖39及圖40係繪示光電二極體晶片之一組態之平面視圖。圖37係繪示沿著圖39及圖40之線A9-A9'或線B9-B9'獲取之一橫截面之一組態之一視圖。圖38係繪示沿著圖39及圖40之線C9-C9'獲取之一橫截面之一組態之一視圖。圖39繪示V1層23V1及M1層23M1之一平面之一組態，且圖40繪示VE層23VE及電極層23P之一平面之一組態。另外，省略電路晶片11之佈線層91之圖解。
在第九實施例中，各自通孔(陰極通孔36V1、陰極通孔36VE、陽極通孔38V1、陽極通孔38VE及阻擋通孔82VE)經配置以便垂直且橫向對稱。另外，各自導線(陰極導線52M1、陽極導線51M1及阻擋導線83M1)經配置以便垂直且橫向對稱。另外，各自電極(陰極電極35、陽極電極37及阻擋電極81)亦經配置以便垂直且橫向對稱。
在第九實施例中，最接近各陰極通孔(陰極通孔36V1及陰極通孔36VE)之通孔係阻擋通孔82VE。最接近陰極導線52M1之導線係阻擋導線83M1。最接近陰極電極35之電極(垂直且橫向相鄰電極)係阻擋電極81。使用此一組態，可抑制由在電路晶片11中之光電二極體期間產生之電力之波動引起且疊加於陰極信號上之雜訊。
另外，在此實施例中，屏蔽導線經連接至複數個固定電位。另外，容許陰極32及針紮層64之電位為共同的。另外，陰極導線52M1經配置於像素21之中心處。
＜第十實施例＞ (SPAD像素晶片(圖41至圖44)) 接著，將參考圖41至圖44描述一第十實施例。
圖41及圖42係繪示一光電二極體晶片之一組態之橫截面視圖。圖43及圖44係繪示光電二極體晶片之一組態之平面視圖。圖41係繪示沿著圖43及圖44之線A10-A10'或線B10-B10'獲取之一橫截面之一組態之一視圖。圖42係繪示沿著圖43及圖44之線C10-C10'獲取之一橫截面之一組態之一視圖。圖43繪示V1層23V1及M1層23M1之一平面之一組態，且圖44繪示VE層23VE及電極層23P之一平面之一組態。另外，省略電路晶片11之佈線層91之圖解。
在第八實施例(圖36)及第九實施例(圖40)中，阻擋電極81經組態以具有一單一四邊形形狀。然而，在第十實施例中，如圖44中繪示，阻擋電極81經組態以不具有一單一四邊形形狀而在複數個像素21上方連續延伸。更具體言之，阻擋電極81經組態以便使用一環形四邊形包圍配置於像素21之中心處之四邊形陰極電極35。另外，阻擋電極81經組態以便使用一環形四邊形包圍配置於各像素21之左上側處之四邊形陽極電極37。另外，環形四邊形之隅角經組態以便與相鄰像素21之環形四邊形之隅角連續。
使用此一組態，可個別地包圍陰極電極35及陽極電極37，且如在其他實施例中執行般，可執行不僅相鄰陰極電極35之間之屏蔽而且陰極32與陽極31之間之屏蔽。
另外，陰極電極35及陽極電極37之大小亦不同。陰極電極35之面積小於陽極電極37之面積。為了改良傳輸陰極信號時之時間解析度，要求儘可能不將寄生電容添加至陰極電極35。在阻擋電極81中，雖然必須防止(或替代地，減少)雜訊疊加，但減小陰極電極35之寄生電容係較佳的。因此，藉由將陰極電極35形成為小而減小寄生電容。
相比之下，較佳將大量寄生電容添加至陽極電極37以便供應一穩定電位而無電位之波動。因此，藉由增加陽極電極37之面積或藉由減小陽極電極37與阻擋電極81之間之距離，寄生電容用作一旁通電容器，使得可使陽極電位穩定。
另外，在此實施例中，屏蔽導線經連接至複數個固定電位。另外，容許陰極32及針紮層64之電位為共同的。另外，陰極導線52M1經配置於像素21之中心處。
＜第十一實施例＞ (SPAD像素晶片(圖45至圖48)) 接著，將參考圖45至圖48描述一第十一實施例。
圖45及圖46係繪示一SPAD像素晶片之一組態之橫截面視圖。圖47及圖48係繪示一電路晶片之一組態之平面視圖。圖45係繪示沿著圖47及圖48之線A11-A11'或線B11-B11'獲取之一橫截面之一組態之一視圖。圖46係繪示沿著圖47及圖48中之線C11-C11'獲取之一橫截面之一組態之一視圖。圖47繪示VE層91VE及電極層91P之一平面之一組態，且圖48繪示Vn層91Vn及Mn層91Mn之一平面之一組態。
第十一實施例具有其中將電路晶片11側之一組態添加至第十實施例之組態之一組態。電路晶片11之佈線層91包含自更接近佈線層23之側依序繪示之一電極層91P、一VE層91VE、一Mn層91Mn及一Vn層91Vn。另外，在本文中，省略低於電路晶片11之佈線層91之部分93 (圖45及圖46中之上部分)之描述。
電路晶片11中之佈線層91包含一陰極電極35C、一陰極通孔36VEC、一陰極導線52Mn、一陰極通孔36Vn、一陽極電極37C、一陽極通孔38VEC、一陽極導線51Mn及一陽極通孔38Vn。雖然省略圖解，但以類似於光電二極體晶片12之佈線層23之情況之一方式使用一絕緣體(例如，SiO2 或類似者)填充佈線層91之間之空間。
光電二極體晶片12及電路晶片11透過各自佈線層23及各自佈線層91而彼此電連接。在光電二極體晶片12中，陰極32循序連接至陰極通孔36V1、陰極導線52M1、陰極通孔36VE及陰極電極35。另外，陰極電極35透過電路晶片11中之陰極電極35C、陰極通孔36VEC、陰極導線52Mn及陰極通孔36Vn而連接至電路晶片11中之滅弧電路。
佈線層91之陰極電極35C、陰極通孔36VEC、陰極導線52Mn、陰極通孔36Vn、陽極電極37C、陽極通孔38VEC、陽極導線51Mn及陽極通孔38Vn對應於佈線層23之具有對應名稱之組件。即，分別地，陰極電極35C對應於陰極電極35，陰極通孔36VEC對應於陰極通孔36VE，陰極導線52Mn對應於陰極導線52M1，且陰極通孔36Vn對應於陰極通孔36V1。另外，分別地，陽極電極37C對應於陽極電極37，陽極通孔38VEC對應於陽極通孔38VE，陽極導線51Mn對應於陽極導線51M1，且陽極通孔38Vn對應於陽極通孔38V1。
另外，在此實施例中，針對一個陰極電極35提供一個陰極通孔36VE，且針對一個陰極電極35C提供一個陰極通孔36VEC。然而，複數個陰極通孔36VE或陰極通孔36VEC可分別連接至一個陰極電極35或一個陰極電極35C。
類似地，光電二極體晶片12中之陽極31循序連接至陽極通孔38V1、陽極導線51M1、陽極通孔38VE及陽極電極37。另外，陽極電極37透過電路晶片11之陽極電極37C、陽極通孔38VEC、陽極導線51Mn及陽極通孔38Vn而連接至陽極電源供應器40。
另外，在光電二極體晶片12內，循序連接阻擋導線83M1、阻擋通孔82VE及阻擋電極81。接著，阻擋電極81係循序透過電路晶片11中之阻擋電極81C、阻擋通孔82VEC、阻擋導線83Mn及阻擋通孔82Vn連接至用於屏蔽之一固定電位。
如圖45中繪示，在平面視圖中，電路晶片11之阻擋導線83Mn經配置以便覆蓋光電二極體晶片12之阻擋導線83M1與陰極導線52M1之間的間隙。即，阻擋導線83Mn經配置以便與阻擋導線83M1及陰極導線52M1的至少一部分重疊。即，在平面視圖中，使用阻擋導線83Mn、阻擋導線83M1及陰極導線52M1來覆蓋整個像素21。使用此一配置可使電路晶片11及光電二極體晶片12在光學上彼此分離。
另外，除阻擋導線83M1之外，可組合阻擋導線83Mn(其係佈線層91之對應阻擋導線)及佈線層23之陰極導線52M1。即，在平面視圖中，佈線層23之陰極電極35、屏蔽電極或屏蔽導線的至少一部分經配置以便與佈線層91的對應陰極電極35C、對應屏蔽電極或對應屏蔽導線重疊。
另外，在電路晶片11中，阻擋導線83Mn經配置以便相鄰於以一網形狀配置之陽極電極37C。此外，在光電二極體晶片12中，阻擋導線83M1經配置以便相鄰以一網形狀配置之陽極電極37。使用此一配置，阻擋導線83Mn及陽極電極37C之寄生電容增加，阻擋導線83M1及陽極電極37之寄生電容增加，且寄生電容作用為一旁通電容器，使得可使陽極電位穩定。
類似於第十實施例之情況，亦在第十一實施例中，如圖47中繪示，阻擋電極81C經組態不具有一單一四邊形形狀而在複數個像素21上方連續延伸。更具體言之，阻擋電極81C經組態以便使用一環形四邊形包圍配置於像素21之中心處之四邊形陰極電極35C。另外，阻擋電極81C經組態以便使用一環形四邊形包圍配置於像素21之左上側處之四邊形陽極電極37C。另外，環形四邊形之隅角經組態以便與相鄰像素21之環形四邊形之隅角連續。
使用此一組態，可個別地包圍陰極電極35C及陽極電極37C，且可執行不僅相鄰陰極電極35C之間之屏蔽而且亦陰極32與陽極31之間之屏蔽。
另外，陰極電極35C及陽極電極37C之大小亦不同。陰極電極35C之面積小於陽極電極37C之面積。為了改良在傳輸陰極信號時之時間解析度，要求儘可能不添加寄生電容。在阻擋電極81C中，雖然必須防止(或替代地，減少)雜訊疊加，但減小陰極電極35C之寄生電容係較佳的。因此，藉由將陰極電極35C形成為小而減小陰極電極35C之寄生電容。
相比之下，較佳將大量寄生電容添加至陽極電極37C以便供應一穩定電位而無電位之波動。因此，藉由增加陽極電極37C之面積或藉由減小陽極電極37C與阻擋電極81C之間之距離，寄生電容用作一旁通電容器，使得可使陽極電位穩定。
另外，在此實施例中，屏蔽導線經連接至複數個固定電位。另外，容許陰極32及針紮層64之電位為共同的。另外，陰極導線52M1經配置於像素21之中心處。
＜第十二實施例＞ (SPAD像素晶片(圖49至圖51)) 接著，將參考圖49至圖51描述一第十二實施例。
圖49及圖50係繪示一光電二極體晶片之一組態之橫截面視圖。圖51係繪示光電二極體晶片之一組態之一平面視圖。圖49係繪示沿著圖51之線A12-A12'或線B12-B12'獲取之一橫截面之一組態之一視圖。圖50係繪示沿著圖51之線C12-C12'獲取之一橫截面之一組態之一視圖。另外，省略電路晶片11之佈線層91之圖解。
除了陰極通孔36、陰極電極35、陽極通孔38及陽極電極37之外，佈線層23亦包含一低介電常數部件101，該低介電常數部件101包含一低介電材料，諸如(例如) SiOF、SiCO或SiCOH。
在第十二實施例中，如圖51中繪示，在其中將2 ´ 2個像素21設定為一單元之一情況中，陽極電極37經配置於左上隅角、左下隅角、右下隅角及右上隅角處。
另外，如圖49及圖51中繪示，類似於第一實施例，在平面視圖中，陰極通孔36經配置於像素21之中心處。然而，關於陰極電極35，在奇數列中之像素21中之陰極電極35與在偶數列中之像素21中之陰極電極35之間之距離在下文被設定為「a」。另外，在偶數列中之像素21中之陰極電極35與在奇數列中之像素21中之陰極電極35之間之距離在下文被設定為「b」。另外，距離「a」被設定為短於距離「b」(a ＜ b)。
低介電常數部件101經配置於按一距離「a」彼此相鄰之陰極電極35與陰極電極35之間。即，在第一實施例中，低介電常數部件101經配置於佈線層23之一部分中其中配置陽極電極37之一位置處。
使用此一配置，最接近陰極電極35之另一陰極電極35 (最接近陰極通孔36之另一陰極通孔36)之寄生電容藉由低介電常數部件101減小，使得可抑制由寄生電容引起之陰極信號之干擾。
另外，在圖4之第一實施例中，針對一個像素21配置具有1之一比率之陰極電極35及具有1.25之一比率之陽極電極37。另外，在圖3中繪示之第一實施例中，針對一個像素21配置具有1之一比率之陰極電極35及具有1之一比率之陽極電極37。相比之下，在第十二實施例中，如圖51中繪示，針對一個像素21配置具有1之一比率之陰極電極35及具有0.25之一比率之陽極電極37。因此，可減小電極之數目，此對於小型化係有利的。
＜第十三實施例＞ (SPAD像素晶片(圖52至圖54)) 接著，將參考圖52至圖54描述一第十三實施例。
圖52及圖53係繪示一光電二極體晶片之一組態之橫截面視圖。圖54係繪示光電二極體晶片之一組態之一平面視圖。圖52係繪示沿著圖54之線A13-A13'或線B13-B13'獲取之一橫截面之一組態之一視圖。圖53係繪示沿著圖54之線C13-C13'獲取之一橫截面之組態之一視圖。另外，省略電路晶片11之佈線層91之圖解。
在第十三實施例中，除了陰極電極35、陰極通孔36、陽極電極37及陽極通孔38之外，佈線層23亦包含低介電常數部件101。
低介電常數部件101經配置以便填充佈線層23之全部電極(陰極電極35及陽極電極37)及通孔(陰極通孔36及陽極通孔38)之間之空間。在其中提供導線(陰極導線52M1及陽極導線51M1)之一情況中，低介電常數部件101亦配置於導線之間。
藉由如上文描述般使用低介電常數部件101填充佈線層23，可抑制由陰極電極35及陰極通孔36之寄生電容引起之陰極信號之干擾。另外，藉由減小陰極電極35 (陰極通孔36)與陽極電極37 (陽極通孔38)之間之寄生電容，可抑制陰極信號上之陽極電力供應之波動之疊加。
另外，在第三實施例(圖14)及第四實施例(圖19)中，針對一個像素21配置具有1之一比率之陰極電極35及具有3之一比率之陽極電極37。另一方面，在第十三實施例中，針對一個像素21配置具有1之一比率之陰極電極35及具有1之一比率之陽極電極37。因此，可減小電極之數目，此對於小型化係有利的。
＜第十四實施例＞ (SPAD像素晶片(圖55至圖57)) 接著，將參考圖55至圖57描述一第十四實施例。
圖55及圖56係繪示一光電二極體晶片之一組態之橫截面視圖。圖57係繪示光電二極體晶片之一組態之一平面視圖。圖55係繪示沿著圖57之線A14-A14'或線B14-B14'獲取之一橫截面之一組態之一視圖。圖56係繪示沿著圖57之線C14-C14'獲取之一橫截面之一組態之一視圖。另外，省略電路晶片11之佈線層91之圖解。
佈線層23包含一陰極電極35、一陰極通孔36、一陽極電極37、一陽極通孔38及一低介電常數部件101。低介電常數部件101經配置以便包圍配置於像素21之中心處其間具有一特定距離之陰極通孔36及陰極電極35。即，低介電常數部件101經配置於佈線層23之一部分中。
在其中低介電常數部件101不存在之一部分中，配置包含一典型介電材料(諸如SiO2 )之一部件。因此，具有一小折射率之低介電常數部件101用作一光學電纜之一包層，且具有高於低介電常數部件101之折射率之一折射率之一介電材料之一部件用作一核心。因此，透射穿過在平面視圖中與陽極倍增層33重疊之區域之光可經導引以便不偏離該區域，且在陽極倍增層33外部透射之光可經導引以便吸入至倍增層33中。
＜移動體之應用實例＞ (圖58及圖59) 本發明可應用至各種產品。舉例而言，本發明可實施為安裝於任何類型之移動體(諸如一汽車、一電動汽車、一混合動力電動汽車、一摩托車、一自行車、一個人行動工具、一飛機、一無人機、一船或一機器人)上之一裝置。
圖58係繪示一車輛控制系統之一示意性組態實例之一方塊圖，該車輛控制系統係應用根據本發明之一實施例之技術之一移動體控制系統之一實例。
一車輛控制系統12000包含經由一通信網路12001連接之複數個電子控制單元。在圖58中繪示之實例中，車輛控制系統12000包含一驅動系統控制單元12010、一主體系統控制單元12020、一外部車輛資訊偵測單元12030、一內部車輛資訊偵測單元12040及一整合式控制單元12050。另外，繪示一微電腦12051、一音訊/影像輸出單元12052及一內部車輛網路I/F(介面) 12053作為整合式控制單元12050之功能組態。
驅動系統控制單元12010根據各種程式控制與車輛之一驅動系統相關之裝置之操作。舉例而言，驅動系統控制單元12010用作以下各者之一控制裝置：用於產生一車輛之一驅動力之一驅動力產生裝置，諸如一內燃機引擎或一驅動馬達；用於將驅動力傳輸至車輪之一驅動力傳輸機構；用於調整車輛之一轉向角之一轉向機構；用於產生車輛之一剎車力之一剎車裝置及類似者。
主體系統控制單元12020根據各種程式控制配備於車輛主體上之各種裝置之操作。舉例而言，主體系統控制單元12020用作以下各者之一控制裝置：用於一無鑰匙進入系統、一智慧型鑰匙系統、一電動車窗裝置、各種燈(諸如一頭燈、一尾燈、一剎車燈、一轉向指示燈、一霧燈或類似者)。在此情況中，可將自取代一鑰匙之一攜帶型裝置發射之一無線電波或各種開關之一信號輸入至主體系統控制單元12020。主體系統控制單元12020接收此一無線電波或信號之輸入，且控制車輛之一門鎖裝置、一電動車窗裝置、燈及類似者。
外部車輛資訊偵測單元12030偵測車輛控制系統12000安裝於其上之車輛外部之資訊(外部車輛資訊)。舉例而言，一成像單元12031經連接至外部車輛資訊偵測單元12030。外部車輛資訊偵測單元12030容許成像單元12031擷取車輛外部之一影像且接收經擷取影像。外部車輛資訊偵測單元12030可在經接收影像之基礎上針對一路面上之人、汽車、障礙物、標誌、文字及類似者執行一物件偵測程序或一距離偵測程序。
成像單元12031係接收光且輸出對應於所接收光之量之一電信號之一光學感測器。成像單元12031可輸出一電信號作為一影像或輸出電信號作為距離量測資訊。另外，由成像單元12031接收之光可係可見光或不可見光(諸如紅外光)。
內部車輛資訊偵測單元12040偵測車輛內部之資訊(內部車輛資訊)。舉例而言，偵測駕駛員之狀態之一駕駛員狀態偵測單元12041經連接至內部車輛資訊偵測單元12040。駕駛員狀態偵測單元12041可包含(例如)使駕駛員成像之一相機，且內部車輛資訊偵測單元12040可在自駕駛員狀態偵測單元12041輸入之偵測資訊之基礎上計算駕駛員之疲勞程度或駕駛員之集中程度或可判定駕駛員是否在打瞌睡。
微電腦12051可在藉由外部車輛資訊偵測單元12030或內部車輛資訊偵測單元12040擷取之外部車輛資訊或內部車輛資訊之基礎上計算驅動力產生裝置、轉向機構或剎車裝置之一控制目標值，且可將一控制命令輸出至驅動系統控制單元12010。舉例而言，微電腦12051可執行以實施一先進駕駛輔助系統(ADAS)之一功能(包含車輛之碰撞避免或撞擊緩解、基於車輛之間之距離之跟車駕駛、車速維持駕駛、車輛碰撞警告、車道偏離警告及類似者)為目的之協同控制。
另外，微電腦12051可藉由在由外部車輛資訊偵測單元12030或內部車輛資訊偵測單元12040擷取之關於車輛之環境之資訊之基礎上控制驅動力產生裝置、轉向機構、剎車裝置或類似者而執行以自主駕駛或類似者(其中車輛自主駕駛而不考慮駕駛員之操作)為目的之協同控制。
另外，微電腦12051可在由外部車輛資訊偵測單元12030擷取之外部車輛資訊之基礎上將一控制命令輸出至主體系統控制單元12020。舉例而言，微電腦12051可針對藉由根據由外部車輛資訊偵測單元12030偵測之前方車輛或來臨車輛之位置控制頭燈而執行以防眩光為目的(諸如將遠光燈切換成近光燈)之協同控制。
音訊/影像輸出單元12052將音訊及影像之至少一個輸出信號傳輸至一輸出裝置，該輸出裝置能夠在視覺上或聽覺上執行對車輛之乘客或車輛外部之資訊通知。在圖58之實例中，繪示一音訊揚聲器12061、一顯示單元12062及一儀表板12063作為一輸出裝置。顯示單元12062可包含(例如)一車載顯示器及一抬頭顯示器之至少一者。
圖59係繪示成像單元12031之一安裝位置之一實例之一視圖。
在圖59中，車輛12100包含作為成像單元12031之成像單元12101、12102、12103、12104及12105。
舉例而言，成像單元12101、12102、12103、12104及12105經設置於諸如車輛12100之前鼻、後視鏡、後保險槓、後門及車廂內部之擋風玻璃之上部分之位置處。針對前鼻提供之成像單元12101及設置於車廂內部之擋風玻璃之上部分中之成像單元12105主要擷取車輛12100之一前方影像。設置於後視鏡中之成像單元12102及12103主要擷取車輛12100之側方影像。設置於後保險槓或後門中之成像單元12104主要擷取車輛12100之一後方影像。藉由成像單元12101及12105擷取之前方影像主要用於偵測前方車輛或行人、障礙物、交通信號燈、交通標誌、車道及類似者。
另外，圖59繪示成像單元12101至12104之成像範圍之一實例。成像範圍12111指示設置於前鼻中之成像單元12101之成像範圍；成像範圍12112及12113指示設置於後視鏡中之成像單元12102及12103之成像範圍；且成像範圍12114指示設置於後保險槓或後門中之成像單元12104之成像範圍。舉例而言，藉由重疊由成像單元12101至12104擷取之影像資料而獲得自上側觀看之車輛12100之一俯瞰影像。
成像單元12101至12104之至少一者可具有擷取距離資訊之一功能。舉例而言，成像單元12101至12104之至少一者可係經組態具有複數個成像裝置之一立體相機或可係具有用於相位差偵測之像素之一成像裝置。
舉例而言，藉由基於自成像單元12101至12104獲得之距離資訊計算距成像範圍12111至12114內之各三維物件之距離及距離之時間改變(相對於車輛12100之相對速度)，微電腦12051可使用車輛12100之一行駛路徑上之最接近三維物件來提取在與車輛12100相同之方向上按一預定速度(例如，0 km/h或更大)行駛之一三維物件作為一前方車輛。另外，微電腦12051可在前方車輛之前設定要確保的車輛間距離且可執行自主剎車控制(包含跟車停止控制)、自主加速控制(包含跟車啟動控制)及類似者。以此方式，可執行以自主駕駛或類似者(其中車輛自主行駛而不考慮駕駛員之操作)為目的之協同控制。
舉例而言，基於自成像單元12101至12104獲得之距離資訊，微電腦12051可提取關於三維物件之三維物件資料且將該三維物件資料分類成二輪車、普通車輛、大型車輛、行人、其他三維物件(諸如電線桿)且使用三維物件資料以自主避免障礙物。舉例而言，微電腦12501將車輛12100附近之障礙物識別為車輛12100之駕駛員可看見之障礙物及駕駛員可能不容易看見之障礙物。接著，微電腦12051判定指示與各障礙物碰撞之一風險程度之碰撞風險，且在存在碰撞(其之碰撞風險等於或高於一設定值)之可能性時，微電腦透過音訊揚聲器12061及顯示單元12062將一警告輸出至駕駛員或透過驅動系統控制單元12010執行強制減速或避免轉向，使得可執行用於碰撞避免之駕駛輔助。
成像單元12101至12104之至少一者可係用於偵測紅外線之一紅外線相機。舉例而言，微電腦12051可藉由判定在成像單元12101至12104之經擷取影像中是否存在一行人而辨識一行人。舉例而言，藉由在作為紅外線相機之成像單元12101至12104之經擷取影像中提取特徵點之一程序及對指示一物件之一輪廓之一系列特徵點執行一圖案匹配程序以判定物件是否係一行人之一程序來執行行人辨識。當微電腦12051判定在成像單元12101至12104之經擷取影像中存在一行人且辨識一行人時，音訊/影像輸出單元12052控制顯示單元12062以便以一重疊方式顯示用於強調經辨識行人之一正方形輪廓線。另外，音訊/影像輸出單元12052可控制顯示單元12062以在所要位置處顯示指示行人之圖示或類似者。
在此之前，已描述可應用根據本發明之一實施例之技術之車輛控制系統之一實例。圖1之SPAD像素晶片1可應用至成像單元12031。因此，可憑藉較少雜訊獲得一更容易觀看影像，使得可減少駕駛員疲勞。
本發明之實施例不限於上述實施例，且各種修改可行而不脫離本發明之主旨。
＜其他＞ 本發明可具有以下組態。 (1) 一種成像裝置，其包括： 一第一晶片，其包含： 一第一像素及一第二像素，該第一像素包含一第一陽極區域及一第一陰極區域，該第二像素包含一第二陽極區域及一第二陰極區域；及 一第一佈線層，其包含： 一第一陽極電極； 一第一陽極通孔，其耦合至該第一陽極電極及該第一陽極區域；及 一第二陽極通孔，其耦合至該第一陽極電極及該第二陽極區域。 (2) 如(1)之成像裝置，其中在一平面視圖中，該第一像素及該第二像素彼此相鄰，且其中在該平面視圖中，該第一陽極電極以及該第一陽極通孔及該第二陽極通孔介於該第一陰極區域與該第二陰極區域之間。 (3) 如(1)至(2)之一或多者之成像裝置，其中該第一晶片進一步包括： 一絕緣材料，其介於該第一陽極區域與該第二陽極區域之間，且其中在該平面視圖中，該第一陽極電極與該第一陽極區域、該第二陽極區域及該絕緣材料之部分重疊。 (4) 如(1)至(3)之一或多者之成像裝置，其中在該平面視圖中，該第一陽極通孔及該第二陽極通孔沿著一第一方向彼此對準。 (5) 如(1)至(4)之一或多者之成像裝置，其進一步包括： 一第二晶片，其接合至該第一晶片且包含用於處理來自該第一像素及該第二像素之信號之電路。 (6) 如(1)至(5)之一或多者之成像裝置，其中該第二晶片進一步包括一第二佈線層，該第二佈線層包含： 一第二陽極電極，其耦合至該第一陽極電極； 一第一陽極佈線； 一第三陽極通孔，其耦合至該第二陽極電極及該第一陽極佈線；及 一第四陽極通孔，其耦合至該第二陽極電極及該第一陽極佈線。 (7) 如(1)至(6)之一或多者之成像裝置，其中該第一佈線層進一步包括： 一第一陰極電極； 一第一陰極通孔，其耦合至該第一陰極區域及該第一陰極電極； 一第二陰極電極；及 一第二陰極通孔，其耦合至該第二陰極區域及該第二陽極電極。 (8) 如(1)至(7)之一或多者之成像裝置，其進一步包括： 一第二晶片，其接合至該第一晶片且包含用於處理來自該第一像素及該第二像素之信號之電路，該第二晶片包含一第二佈線層，該第二佈線層包含： 一第二陽極電極，其耦合至該第一陽極電極； 一第一陽極佈線； 一第三陽極通孔，其耦合至該第二陽極電極及該第一陽極佈線；及 一第四陽極通孔，其耦合至該第二陽極電極及該第一陽極佈線。 (9) 如(1)至(8)之一或多者之成像裝置，其中該第二佈線層進一步包括： 一第三陰極電極，其耦合至該第一陰極電極； 一第一陰極佈線； 一第三陰極通孔，其耦合至該第三陰極電極及該第一陽極佈線； 一第四陰極電極，其耦合至該第二陰極電極； 一第二陰極佈線；及 一第四陰極通孔，其耦合至該第四陰極電極及該第二陰極佈線。 (10) 如(1)至(9)之一或多者之成像裝置，其中該第二佈線層進一步包括： 一第三陰極佈線； 一第五陰極通孔，其耦合至該第一陰極佈線及該第三陰極佈線； 一第四陰極佈線；及 一第六陰極通孔，其耦合至該第二陰極佈線及該第三陰極佈線。 (11) 如(1)至(10)之一或多者之成像裝置，其中該第一佈線層進一步包括： 一第一陰極電極； 一第一陰極佈線，其在一橫截面視圖中介於該第一陰極電極與該第一陰極區域之間，其中該第一陰極佈線經耦合至該第一陰極電極；及 複數個陰極通孔，其等耦合至該第一陰極區域及該第一陰極佈線。 (12) 如(1)至(11)之一或多者之成像裝置，其中在一平面視圖中，該複數個陰極通孔之一第一陰極通孔係在該第一陰極區域之一中心部分處且該複數個陰極通孔之一剩餘部分係在該第一陰極區域之邊緣部分處。 (13) 如(1)至(12)之一或多者之成像裝置，其中該複數個陰極通孔之該剩餘部分在該第一陰極區域之該等邊緣部分處圍繞該第一陰極通孔對稱地配置。 (14) 如(1)至(13)之一或多者之成像裝置，其中該第一佈線層進一步包括： 一第一屏蔽佈線，其在一平面視圖中與該第一陽極區域及該第二陽極區域重疊。 (15) 如(1)至(14)之一或多者之成像裝置，其中該屏蔽佈線與該第一陰極佈線共面。 (16) 如(1)至(15)之一或多者之成像裝置，其中該第一佈線層進一步包括： 一第二屏蔽佈線，其在該平面視圖中與該第一陰極佈線及該第一屏蔽佈線重疊。 (17) 如(1)至(16)之一或多者之成像裝置，其中該第二屏蔽佈線與該第一陰極電極共面。 (18) 一種成像裝置，其包括： 一第一晶片，其包含： 一第一像素，其包含一第一陽極區域及一第一陰極區域；及 一第一佈線層，其包含： 一第一陰極電極； 一第一陰極佈線，其在一橫截面視圖中介於該第一陰極電極與該第一陰極區域之間，其中該第一陰極佈線經耦合至該第一陰極電極；及 複數個陰極通孔，其等耦合至該第一陰極區域及該第一陰極佈線。 (19) 如(18)之成像裝置，其中在一平面視圖中，該複數個陰極通孔之一第一陰極通孔係在該第一陰極區域之一中心部分處且該複數個陰極通孔之一剩餘部分在該第一陰極區域之邊緣部分處圍繞該第一陰極通孔對稱地配置。 (20) 一種電子裝置，其包括： 一成像裝置，其包含一第一晶片，該第一晶片包含： 一第一像素及一第二像素，該第一像素包含一第一陽極區域及一第一陰極區域，該第二像素包含一第二陽極區域及一第二陰極區域；及 一第一佈線層，其包含： 一第一陽極電極； 一第一陽極通孔，其耦合至該第一陽極電極及該第一陽極區域；及 一第二陽極通孔，其耦合至該第一陽極電極及該第二陽極區域。
熟習此項技術者應理解，取決於設計要求及其他因素，可發生各種修改、組合、子組合及更改，只要該等修改、組合、子組合及更改係在隨附發明申請專利範圍、上文揭示內容或其等效物之範疇內。應進一步理解，術語「第一」、「第二」、「第三」等用於方便解釋，可互換且不限制本發明。
1‧‧‧單光子突崩二極體(SPAD)像素晶片
11‧‧‧電路晶片
12‧‧‧光電二極體晶片
21‧‧‧單光子突崩二極體(SPAD)像素
22‧‧‧Si層
23‧‧‧佈線層
23M1‧‧‧M1層
23P‧‧‧電極層
23V1‧‧‧V1層
23VE‧‧‧VE層
31‧‧‧陽極
32‧‧‧陰極
32a‧‧‧部分
33‧‧‧陽極倍增層
34‧‧‧電洞累積層
35‧‧‧陰極電極
35C‧‧‧陰極電極
36‧‧‧陰極通孔
36V1‧‧‧陰極通孔
36VE‧‧‧陰極通孔
36VEC‧‧‧陰極通孔
36Vn‧‧‧陰極通孔
37‧‧‧陽極電極
37C‧‧‧陽極電極
38‧‧‧陽極通孔
38V1‧‧‧陽極通孔
38VE‧‧‧陽極通孔
38VEC‧‧‧陽極通孔
38Vn‧‧‧陽極通孔
39‧‧‧像素分離部分
40‧‧‧陽極電源供應器
41‧‧‧光電二極體
44‧‧‧N型雜質區域
51M1‧‧‧陽極導線
51Mn‧‧‧陽極導線
52M1‧‧‧陰極導線
52Mn‧‧‧陰極導線
61‧‧‧針紮電極
62V1‧‧‧針紮通孔
62VE‧‧‧針紮通孔
63M1‧‧‧針紮導線
64‧‧‧釘紮層
64a‧‧‧部分
81‧‧‧阻擋電極
81b‧‧‧阻擋電極
81C‧‧‧阻擋電極
82VE‧‧‧阻擋通孔
82VEC‧‧‧阻擋通孔
82Vn‧‧‧阻擋通孔
83M1‧‧‧阻擋導線
83Mn‧‧‧阻擋導線
91‧‧‧佈線層
91Mn‧‧‧Mn層
91P‧‧‧電極層
91VE‧‧‧VE層
91Vn‧‧‧Vn層
93‧‧‧部分
101‧‧‧低介電常數部件
111‧‧‧光電二極體
112‧‧‧光電二極體
113‧‧‧寄生電容
121‧‧‧寄生電容
12000‧‧‧車輛控制系統
12001‧‧‧通信網路
12010‧‧‧驅動系統控制單元
12020‧‧‧主體系統控制單元
12030‧‧‧外部車輛資訊偵測單元
12031‧‧‧成像單元
12040‧‧‧內部車輛資訊偵測單元
12041‧‧‧駕駛員狀態偵測單元
12050‧‧‧整合式控制單元
12051‧‧‧微電腦
12052‧‧‧音訊/影像輸出單元
12053‧‧‧內部車輛網路介面(I/F)
12061‧‧‧音訊揚聲器
12062‧‧‧顯示單元
12063‧‧‧儀表板
12100‧‧‧車輛
12101‧‧‧成像單元
12102‧‧‧成像單元
12103‧‧‧成像單元
12104‧‧‧成像單元
12105‧‧‧成像單元
12111‧‧‧成像範圍
12112‧‧‧成像範圍
12113‧‧‧成像範圍
12114‧‧‧成像範圍
a‧‧‧距離
b‧‧‧距離
L‧‧‧光
L1‧‧‧線
L2‧‧‧線
R1‧‧‧區域
圖1係繪示一SPAD像素晶片之一組態之一透視圖。 圖2係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖3係繪示一光電二極體晶片之一組態之一平面視圖。 圖4係繪示一光電二極體晶片之一組態之一平面視圖。 圖5係繪示一光電二極體晶片之一組態之一平面視圖。 圖6係繪示一SPAD像素晶片之一組態之一橫截面視圖。 圖7係繪示一SPAD像素晶片之一組態之一平面視圖。 圖8係繪示光電二極體之連接之一視圖。 圖9A及圖9B係繪示一屏蔽效應之視圖。 圖10A及圖10B係繪示一屏蔽效應之視圖。 圖11係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖12係繪示一光電二極體晶片之一組態之一平面視圖。 圖13係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖14係繪示一光電二極體晶片之一組態之一平面視圖。 圖15係繪示一光電二極體晶片之一組態之一平面視圖。 圖16係繪示一光電二極體晶片之一組態之一平面視圖。 圖17係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖18係繪示一光電二極體晶片之一組態之一平面視圖。 圖19係繪示一光電二極體晶片之一組態之一平面視圖。 圖20係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖21係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖22係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖23係繪示一光電二極體晶片之一組態之一平面視圖。 圖24係繪示一光電二極體晶片之一組態之一平面視圖。 圖25係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖26係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖27係繪示一光電二極體晶片之一組態之一平面視圖。 圖28係繪示一光電二極體晶片之一組態之一平面視圖。 圖29係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖30係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖31係繪示一光電二極體晶片之一組態之一平面視圖。 圖32係繪示一光電二極體晶片之一組態之一平面視圖。 圖33係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖34係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖35係繪示一光電二極體晶片之一組態之一平面視圖。 圖36係繪示一光電二極體晶片之一組態之一平面視圖。 圖37係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖38係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖39係繪示一光電二極體晶片之一組態之一平面視圖。 圖40係繪示一光電二極體晶片之一組態之一平面視圖。 圖41係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖42係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖43係繪示一光電二極體晶片之一組態之一平面視圖。 圖44係繪示一光電二極體晶片之一組態之一平面視圖。 圖45係繪示一SPAD像素晶片之一組態之一橫截面視圖。 圖46係繪示一SPAD像素晶片之一組態之一橫截面視圖。 圖47係繪示一電路晶片之一組態之一平面視圖。 圖48係繪示一電路晶片之一組態之一平面視圖。 圖49係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖50係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖51係繪示一光電二極體晶片之一組態之一平面視圖。 圖52係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖53係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖54係繪示一光電二極體晶片之一組態之一平面視圖。 圖55係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖56係繪示一光電二極體晶片之一組態之一橫截面視圖。 圖57係繪示一光電二極體晶片之一組態之一平面視圖。 圖58係繪示一車輛控制系統之一示意性組態之一實例之一方塊圖。 圖59係繪示一外部車輛資訊偵測單元及一成像單元之安裝位置之一實例之一說明圖。

Claims (20)

  1. 一種成像裝置，其包括： 一第一晶片，其包含： 一第一像素及一第二像素，該第一像素包含一第一陽極區域及一第一陰極區域，該第二像素包含一第二陽極區域及一第二陰極區域；及 一第一佈線層，其包含： 一第一陽極電極； 一第一陽極通孔，其經耦合至該第一陽極電極及該第一陽極區域；及 一第二陽極通孔，其經耦合至該第一陽極電極及該第二陽極區域。
  2. 如請求項1之成像裝置，其中在一平面視圖中，該第一像素及該第二像素係彼此相鄰，且其中在該平面視圖中，該第一陽極電極以及該第一陽極通孔及該第二陽極通孔係介於該第一陰極區域與該第二陰極區域之間。
  3. 如請求項2之成像裝置，其中該第一晶片進一步包括： 一絕緣材料，其介於該第一陽極區域與該第二陽極區域之間，且其中在該平面視圖中，該第一陽極電極與該第一陽極區域、該第二陽極區域及該絕緣材料之部分重疊。
  4. 如請求項2之成像裝置，其中在該平面視圖中，該第一陽極通孔及該第二陽極通孔係沿著一第一方向彼此對準。
  5. 如請求項1之成像裝置，進一步包括： 一第二晶片，其經接合至該第一晶片，且包含用於處理來自該第一像素及該第二像素之信號的電路。
  6. 如請求項5之成像裝置，其中該第二晶片進一步包括一第二佈線層，該第二佈線層包含： 一第二陽極電極，其經耦合至該第一陽極電極； 一第一陽極佈線； 一第三陽極通孔，其經耦合至該第二陽極電極及該第一陽極佈線；及 一第四陽極通孔，其經耦合至該第二陽極電極及該第一陽極佈線。
  7. 如請求項1之成像裝置，其中該第一佈線層進一步包括： 一第一陰極電極； 一第一陰極通孔，其經耦合至該第一陰極區域及該第一陰極電極； 一第二陰極電極；及 一第二陰極通孔，其經耦合至該第二陰極區域及該第二陽極電極。
  8. 如請求項7之成像裝置，進一步包括： 一第二晶片，其經接合至該第一晶片，且包含用於處理來自該第一像素及該第二像素之信號之電路，該第二晶片包含一第二佈線層，該第二佈線層包含： 一第二陽極電極，其經耦合至該第一陽極電極； 一第一陽極佈線； 一第三陽極通孔，其經耦合至該第二陽極電極及該第一陽極佈線；及 一第四陽極通孔，其經耦合至該第二陽極電極及該第一陽極佈線。
  9. 如請求項8之成像裝置，其中該第二佈線層進一步包括： 一第三陰極電極，其經耦合至該第一陰極電極； 一第一陰極佈線； 一第三陰極通孔，其經耦合至該第三陰極電極及該第一陽極佈線； 一第四陰極電極，其經耦合至該第二陰極電極； 一第二陰極佈線；及 一第四陰極通孔，其經耦合至該第四陰極電極及該第二陰極佈線。
  10. 如請求項9之成像裝置，其中該第二佈線層進一步包括： 一第三陰極佈線； 一第五陰極通孔，其經耦合至該第一陰極佈線及該第三陰極佈線； 一第四陰極佈線；及 一第六陰極通孔，其經耦合至該第二陰極佈線及該第三陰極佈線。
  11. 如請求項1之成像裝置，其中該第一佈線層進一步包括： 一第一陰極電極； 一第一陰極佈線，其在一橫截面視圖中係介於該第一陰極電極與該第一陰極區域之間，其中該第一陰極佈線經耦合至該第一陰極電極；及 複數個陰極通孔，其等經耦合至該第一陰極區域及該第一陰極佈線。
  12. 如請求項11之成像裝置，其中在一平面視圖中，該該複數個陰極通孔之一第一陰極通孔係在該第一陰極區域之一中心部分處，且該複數個陰極通孔之一剩餘部分係在該第一陰極區域之邊緣部分處。
  13. 如請求項12之成像裝置，其中該複數個陰極通孔之該剩餘部分在該第一陰極區域之該等邊緣部分處係圍繞該第一陰極通孔對稱地配置。
  14. 如請求項11之成像裝置，其中該第一佈線層進一步包括： 一第一屏蔽佈線，其在該平面視圖中與該第一陽極區域及該第二陽極區域重疊。
  15. 如請求項14之成像裝置，其中該屏蔽佈線係與該第一陰極佈線共面。
  16. 如請求項14之成像裝置，其中該第一佈線層進一步包括： 一第二屏蔽佈線，其在該平面視圖中與該第一陰極佈線及該第一屏蔽佈線重疊。
  17. 如請求項16之成像裝置，其中該第二屏蔽佈線係與該第一陰極電極共面。
  18. 一種成像裝置，其包括： 一第一晶片，其包含： 一第一像素，其包含一第一陽極區域及一第一陰極區域；及 一第一佈線層，其包含： 一第一陰極電極； 一第一陰極佈線，其在一橫截面視圖中係介於該第一陰極電極與該第一陰極區域之間，其中該第一陰極佈線經耦合至該第一陰極電極；及 複數個陰極通孔，其等經耦合至該第一陰極區域及該第一陰極佈線。
  19. 如請求項18之成像裝置，其中在一平面視圖中，該複數個陰極通孔之一第一陰極通孔係在該第一陰極區域之一中心部分處，且該複數個陰極通孔之一剩餘部分在該第一陰極區域之邊緣部分處係圍繞該第一陰極通孔對稱地配置。
  20. 一種電子裝置，其包括： 一成像裝置，其包含一第一晶片，該第一晶片包含： 一第一像素及一第二像素，該第一像素包含一第一陽極區域及一第一陰極區域，該第二像素包含一第二陽極區域及一第二陰極區域；及 一第一佈線層，其包含： 一第一陽極電極； 一第一陽極通孔，其經耦合至該第一陽極電極及該第一陽極區域；及 一第二陽極通孔，其經耦合至該第一陽極電極及該第二陽極區域。
TW107123675A 2017-08-04 2018-07-09 固態成像裝置 TWI779062B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017151980A JP6932580B2 (ja) 2017-08-04 2017-08-04 固体撮像素子
JP2017-151980 2017-08-04

Publications (2)

Publication Number Publication Date
TW201919217A true TW201919217A (zh) 2019-05-16
TWI779062B TWI779062B (zh) 2022-10-01

Family

ID=63244929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107123675A TWI779062B (zh) 2017-08-04 2018-07-09 固態成像裝置

Country Status (8)

Country Link
US (4) US10680028B2 (zh)
EP (2) EP3507836B1 (zh)
JP (2) JP6932580B2 (zh)
KR (3) KR20240036139A (zh)
CN (3) CN113506813A (zh)
DE (1) DE112018003978T5 (zh)
TW (1) TWI779062B (zh)
WO (1) WO2019026719A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055544B2 (ja) 2016-11-29 2022-04-18 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび電子機器
JP6932580B2 (ja) 2017-08-04 2021-09-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
EP3442032B1 (en) * 2017-08-10 2020-04-01 ams AG Single photon avalanche diode and array of single photon avalanche diodes
JP6878338B2 (ja) * 2018-03-14 2021-05-26 株式会社東芝 受光装置および受光装置の製造方法
DE102018120141A1 (de) * 2018-08-17 2020-02-20 Sick Ag Erfassen von Licht mit einer Vielzahl von Lawinenphotodiodenelementen
US11424282B2 (en) * 2019-02-25 2022-08-23 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
US11855105B2 (en) 2019-03-29 2023-12-26 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
JP7445397B2 (ja) * 2019-07-31 2024-03-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP2021027277A (ja) * 2019-08-08 2021-02-22 キヤノン株式会社 光電変換装置、光電変換システム
JP7362352B2 (ja) 2019-08-23 2023-10-17 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US11275186B2 (en) * 2019-08-26 2022-03-15 Semiconductor Components Industries, Llc Imaging devices with capacitively coupled single-photon avalanche diodes
JP2021068811A (ja) * 2019-10-24 2021-04-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
CN114667606A (zh) * 2019-12-25 2022-06-24 索尼半导体解决方案公司 光检测器
CN115066754A (zh) * 2020-02-10 2022-09-16 索尼半导体解决方案公司 传感器装置和距离测量装置
CN115461868A (zh) * 2020-03-20 2022-12-09 灵明光子有限公司 用于直接飞行时间传感器的spad像素电路及其方法
WO2021199680A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
CN111968999A (zh) * 2020-09-08 2020-11-20 上海大芯半导体有限公司 堆栈式背照单光子雪崩二极管图像传感器
JP2022047438A (ja) * 2020-09-11 2022-03-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US20240012150A1 (en) * 2020-11-17 2024-01-11 Sony Semiconductor Solutions Corporation Light reception device and distance measuring device
US20240006445A1 (en) * 2020-12-02 2024-01-04 Sony Semiconductor Solutions Corporation Light receiving element, photodetector, and distance measurement system
JP2022112594A (ja) * 2021-01-22 2022-08-03 キヤノン株式会社 光電変換装置、光検出システム
JP2022113371A (ja) * 2021-01-25 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 光検出装置
JP2022114788A (ja) * 2021-01-27 2022-08-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法及び測距システム
JP7487131B2 (ja) 2021-03-18 2024-05-20 株式会社東芝 半導体装置
JP2022148028A (ja) * 2021-03-24 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 センサ素子および測距システム
JP2022176838A (ja) * 2021-05-17 2022-11-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
KR20220156319A (ko) 2021-05-18 2022-11-25 남도금형(주) 전기자동차용 배터리 케이스
US20230065063A1 (en) * 2021-08-24 2023-03-02 Globalfoundries Singapore Pte. Ltd. Single-photon avalanche diodes with deep trench isolation
JP2023038415A (ja) * 2021-09-07 2023-03-17 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
JP7467401B2 (ja) * 2021-09-22 2024-04-15 キヤノン株式会社 光電変換装置
JP2023154356A (ja) * 2022-04-06 2023-10-19 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置ならびに撮像装置
US11967664B2 (en) * 2022-04-20 2024-04-23 Globalfoundries Singapore Pte. Ltd. Photodiodes with serpentine shaped electrical junction
GB202207847D0 (en) * 2022-05-27 2022-07-13 Ams Osram Ag Single photon avalanche diode
JP2023176969A (ja) * 2022-06-01 2023-12-13 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0216075D0 (en) * 2002-07-11 2002-08-21 Qinetiq Ltd Photodetector circuits
GB2392308B (en) 2002-08-15 2006-10-25 Detection Technology Oy Packaging structure for imaging detectors
US6953925B2 (en) 2003-04-28 2005-10-11 Stmicroelectronics, Inc. Microlens integration
CN101379615B (zh) * 2006-02-01 2013-06-12 皇家飞利浦电子股份有限公司 盖革式雪崩光电二极管
US7586139B2 (en) * 2006-02-17 2009-09-08 International Business Machines Corporation Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor
JP4413940B2 (ja) 2007-03-22 2010-02-10 株式会社東芝 固体撮像素子、単板カラー固体撮像素子及び電子機器
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
JP5999402B2 (ja) * 2011-08-12 2016-09-28 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
DE102011115656B4 (de) * 2011-09-28 2014-10-16 Pnsensor Gmbh Halbleiterdetektor mit einem Zwischenspeicher für Signalladungsträger und entsprechendes Betriebsverfahren
JP5926921B2 (ja) * 2011-10-21 2016-05-25 浜松ホトニクス株式会社 光検出装置
JP5832852B2 (ja) * 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5925711B2 (ja) * 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
JP2015060909A (ja) 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置
JP6127869B2 (ja) * 2013-09-25 2017-05-17 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP6211898B2 (ja) * 2013-11-05 2017-10-11 浜松ホトニクス株式会社 リニアイメージセンサ
US20160181302A1 (en) * 2014-12-19 2016-06-23 Sensl Technologies Ltd Semiconductor photomultiplier
JP6663167B2 (ja) * 2015-03-18 2020-03-11 浜松ホトニクス株式会社 光検出装置
JP6738129B2 (ja) * 2015-07-28 2020-08-12 株式会社東芝 光検出器およびこれを用いたライダー装置
TWI608244B (zh) * 2015-08-07 2017-12-11 佳能股份有限公司 光電轉換設備、測距裝置、及資訊處理系統
CN105185796B (zh) * 2015-09-30 2018-06-29 南京邮电大学 一种高探测效率的单光子雪崩二极管探测器阵列单元
JPWO2017094362A1 (ja) * 2015-12-03 2018-09-20 ソニー株式会社 固体撮像素子および撮像装置
US10014340B2 (en) * 2015-12-28 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked SPAD image sensor
US20170242081A1 (en) 2016-02-24 2017-08-24 General Electric Company System and method for optimization of recommended service intervals
JP6190915B2 (ja) * 2016-04-20 2017-08-30 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
JP6932580B2 (ja) 2017-08-04 2021-09-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Also Published As

Publication number Publication date
JP6932580B2 (ja) 2021-09-08
JP7418934B2 (ja) 2024-01-22
KR20200033789A (ko) 2020-03-30
EP4254502A3 (en) 2024-01-10
US20190181177A1 (en) 2019-06-13
US20230246055A1 (en) 2023-08-03
EP3507836A1 (en) 2019-07-10
CN113506813A (zh) 2021-10-15
JP2019033136A (ja) 2019-02-28
CN110168733A (zh) 2019-08-23
CN110168733B (zh) 2021-05-14
US20200203415A1 (en) 2020-06-25
KR20230085226A (ko) 2023-06-13
TWI779062B (zh) 2022-10-01
DE112018003978T5 (de) 2020-04-16
US11222916B2 (en) 2022-01-11
KR102551408B1 (ko) 2023-07-06
WO2019026719A1 (en) 2019-02-07
KR20240036139A (ko) 2024-03-19
EP3507836B1 (en) 2024-01-03
US10680028B2 (en) 2020-06-09
US20220077218A1 (en) 2022-03-10
US11699716B2 (en) 2023-07-11
JP2021192436A (ja) 2021-12-16
EP4254502A2 (en) 2023-10-04
KR102646942B1 (ko) 2024-03-13
CN113506812A (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
TWI779062B (zh) 固態成像裝置
KR102180695B1 (ko) 수광 소자, 촬상 소자, 및, 촬상 장치
KR20200043545A (ko) 수광 소자, 촬상 소자, 및, 촬상 장치
KR102590054B1 (ko) 고체 촬상 장치 및 전자 기기
CN113853686A (zh) 光接收元件和电子设备
US11757053B2 (en) Package substrate having a sacrificial region for heat sink attachment
WO2023195235A1 (en) Photodetector and distance measurement apparatus
WO2024048267A1 (ja) 光検出装置および測距装置
WO2022163373A1 (ja) 光検出装置および測距装置
TWI816935B (zh) 受光元件及電子機器
WO2024004222A1 (ja) 光検出装置およびその製造方法
WO2023063252A1 (ja) 光電変換素子及び撮像装置
US20230352512A1 (en) Imaging element, imaging device, electronic equipment
EP4361670A1 (en) Light-receiving element
TW202422894A (zh) 光偵測器及距離量測裝置
JP2023059071A (ja) 光検出装置および測距装置
CN118284973A (zh) 光电转换元件和摄像装置
JP2023176969A (ja) 光検出装置および測距装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent