JP2021068811A - 半導体装置及び電子機器 - Google Patents

半導体装置及び電子機器 Download PDF

Info

Publication number
JP2021068811A
JP2021068811A JP2019193189A JP2019193189A JP2021068811A JP 2021068811 A JP2021068811 A JP 2021068811A JP 2019193189 A JP2019193189 A JP 2019193189A JP 2019193189 A JP2019193189 A JP 2019193189A JP 2021068811 A JP2021068811 A JP 2021068811A
Authority
JP
Japan
Prior art keywords
region
electrode region
contour
contact
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019193189A
Other languages
English (en)
Inventor
智彰 工藤
Tomoaki Kudo
智彰 工藤
悠介 大竹
Yusuke Otake
悠介 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019193189A priority Critical patent/JP2021068811A/ja
Priority to US17/769,556 priority patent/US20240128300A1/en
Priority to PCT/JP2020/028199 priority patent/WO2021079576A1/ja
Publication of JP2021068811A publication Critical patent/JP2021068811A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】量子効率及び時間分解能の向上を図ることが可能な半導体装置を提供する。【解決手段】半導体装置は、複数の画素３の各々の画素３が、半導体層に構成されたＡＰＤ素子６と、半導体層の第１の面上に第１メタル配線３３とを備え、ＡＰＤ素子６は、半導体層の第１の面側に第１導電型の第１電極領域１４、及び第１電極領域１４よりも浅い位置に第１電極領域１４とｐｎ接合をなす第２導電型の第２電極領域１５を含み、かつｐｎ接合の界面部にアバランシェ増倍領域１６が形成される増倍部１３と、半導体層の第１の面と第２電極領域１５との間に第２電極領域１５と接し、かつ平面視での輪郭が第２電極領域１５の輪郭よりも内側に位置する第２導電型の第１コンタクト領域１７とを有する。第１メタル配線３３は、第１コンタクト領域１７と電気的に接続され、かつ平面視での輪郭が第２電極領域１５の輪郭から第１コンタクト領域１７の輪郭までの間に位置している。【選択図】図６

Description

本技術（本開示に係る技術）は、半導体装置及び電子機器に関し、特に、アバランシェフォトダイオード（ＡＰＤ：Ａvalanche Ｐhoto Ｄiode）素子を有する半導体装置及びそれを備えた電子機器に適用して有効な技術に関するものである。
半導体装置として、近年、ＴｏＦ（Time of Flight）法により距離計測を行う距離画像センサ（固体撮像装置）が注目されている。この距離画像センサは、複数の画素が行列状に配置された画素アレイ部を備えている。そして、画素の寸法や画素構造によってデバイス全体の効率が決まる。
特許文献１には、光電変換素子としてＡＰＤ素子を有する画素が開示されている。この画素は、半導体層の画素形成領域にＡＰＤ素子が構成されている。そして、ＡＰＤ素子は、半導体層の画素形成領域に入射した光を吸収してキャリアを生成する光電変換部と、この光電変換部で生成されたキャリアをアバランシェ増倍する増倍部と、を有する。
また、特許文献１には、半導体層上の配線層に設けられたメタル配線を反射膜として使用し、ＡＰＤ素子を透過した光をＡＰＤ素子に反射させて量子効率の向上を図った技術が開示されている。
特開２０１８−０８８４８８号公報
ところで、ＡＰＤ素子では、クエンチ動作（Ｄead Ｔime）を短くし、時間分解能の向上が望まれている。一般的に、ＡＰＤ素子のＲＣ時定数（抵抗成分Ｒと容量成分Ｃとの積）を小さくすることでクエンチ動作が短くなることが知られている。
しかしながら、特許文献１のように、半導体層上のメタル配線を反射膜として使用する場合、半導体層とメタル配線との電位差により、半導体層とメタル配線との間に寄生容量が付加され、時間分解能の低下を招く可能性がある。
本技術は、量子効率及び時間分解能の向上を図ることが可能な半導体装置及びそれを備えた電子機器を提供することを目的とする。
本技術の一態様に係る半導体装置は、
複数の画素が行列状に配置された画素アレイ部を備え、
上記複数の画素の各々の画素は、
半導体層に構成されたアバランシェフォトダイオード素子と、
上記半導体層の第１の面上に設けられた第１メタル配線と、を備え、
上記アバランシェフォトダイオード素子は、
上記半導体層の上記第１の面側に設けられた第１導電型の第１電極領域、及び上記第１電極領域よりも浅い位置に上記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ上記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
上記半導体層の上記第１の面と上記第２電極領域との間に上記第２電極領域と接して設けられ、かつ平面視での輪郭が上記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
上記第１メタル配線は、上記第１コンタクト領域と電気的に接続され、かつ平面視での輪郭が上記第２電極領域の輪郭から上記第１コンタクト領域の輪郭までの間に位置している。
本技術の他の形態に係る半導体装置は、
複数の画素が行列状に配置された画素アレイ部を備え、
上記複数の画素の各々の画素は、
半導体層に構成されたアバランシェフォトダイオード素子と、
上記半導体層の第１の面上に設けられた導電性の第１反射膜と、を備え、
上記アバランシェフォトダイオード素子は、
上記半導体層の上記第１の面側に設けられた第１導電型の第１電極領域、及び上記第１電極領域よりも浅い位置に上記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ上記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
上記半導体層の上記第１の面と上記第２電極領域との間に上記第２電極領域と接して設けられ、かつ平面視での輪郭が上記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
上記第１反射膜は、上記第１コンタクト領域と電気的に接続され、かつ平面視での輪郭が上記第２電極領域の輪郭から上記第１コンタクト領域の輪郭までの間に位置している。
本技術の他の態様に係る半導体装置は、
複数の画素が行列状に配置された画素アレイ部を備え、
上記複数の画素の各々の画素は、
半導体層の画素形成領域に構成されたアバランシェフォトダイオード素子と、
上記半導体層の第１の面上に設けられた絶縁性の反射膜と、を備え、
上記アバランシェフォトダイオード素子は、
上記半導体層の上記第１の面側に設けられた第１導電型の第１電極領域、及び上記第１電極領域よりも浅い位置に上記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ上記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
上記半導体層の上記第１の面と上記第２電極領域との間に上記第２電極領域と接して設けられ、かつ平面視での輪郭が上記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
上記反射膜は、上記半導体層の上記画素形成領域上の全面を覆っている。
本技術の他の形態に係る電子機器は、上記半導体装置と、上記半導体層の上記第１の面とは反対側の第２の面に被写体からの像光を結像させる光学系と、を備える。
本技術の第１実施形態に係る距離画像センサの一構成例を示すチップレイアウト図である。 本技術の第１実施形態に係る距離画像センサの一構成例を示すブロック図である。 画素の一構成例を示す等価回路図である。 画素の一構成例を示す要部平面図である。 図４のII−II切断線に沿った断面構造を示す要部断面図である。 図５の一部を拡大した要部拡大断面図である。 本技術の実施例に係る距離画像センサのクエンチ動作（Ｄead Ｔime）の評価結果の一例を示す図である。 本技術の第１実施形態に係る距離画像センサの変形例を示す要部断面図である。 本技術の第２実施形態に係る距離画像センサにおいて、画素の一構成例を示す要部平面図である。 図９のIII−III切断線に沿った断面構造を示す要部断面図である。 本技術の第３実施形態に係る距離画像センサにおいて、画素の一構成例を示す要部平面図である。 図１１のIV−IV切断線に沿った断面構造を示す要部断面図である。 本技術の第４実施形態に係る距離画像センサにおいて、画素の一構成例を示す要部断面図である。 本技術の第５実施形態に係る距離画像センサにおいて、画素の一構成例を示す要部平面図である。 図１３のＶ−Ｖ切断線に沿った断面構造を示す要部断面図である。 本技術のセンサチップを利用した距離画像機器の一構成例を示すブロック図である。
以下において、図面を参照して本技術の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。なお、本明細書中に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第１の方向及び第２の方向をそれぞれＸ方向、Ｙ方向とし、第１の方向及び第２の方向のそれぞれと直交する第３の方向をＺ方向とする。
また、本明細書及び添付図面において、「ｎ」又は「ｐ」を冠記した層や領域では、それぞれ電子又は正孔が多数キャリアであることを意味する。
（第１実施形態）
第１実施形態では、半導体装置として、裏面照射型の距離画像センサに本技術を適用した一例について説明する。
＜距離画像センサの構成＞
図１に示すように、本技術の第１実施形態に係る距離画像センサ１は、平面視したときの二次元平面形状が矩形のセンサチップ２を主体に構成されている。センサチップ２は、中央に配置された矩形状の画素アレイ部２Ａと、この画素アレイ部２Ａの外側に画素アレイ部２Ａを囲むようにして配置された周辺領域２Ｂと、この周辺領域２Ｂの外側に周辺領域２Ｂを囲むようにして配置されたパッド領域２Ｃとを備えている。
画素アレイ部２Ａは、図示しない光学系により集光される光を受光する受光面である。そして、画素アレイ部２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数の画素３が行列状に配置されている。
周辺領域２Ｂには、図２に示すバイアス電圧印加部５や、その他の回路部が配置されている。バイアス電圧印加部５は、画素アレイ部２Ａに配置された複数の画素３のそれぞれに対してバイアス電圧を印加する。
図１に示すように、パッド領域２Ｃには、センサチップ２の二次元平面における４つの辺のそれぞれの辺に沿って複数の電極パッド４が配置されている。電極パッド４は、センサチップ２を図示しない外部装置と電気定的に接続する際に用いられる外部端子である。
図３に示すように、複数の画素３の各々の画素３は、光電変換素子として例えばＡＰＤ（アバランシェフォトダイオード）素子６と、例えばｐ型ＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）からなるクエンチング抵抗素子７と、例えば相補型ＭＯＳＦＥＴ（Ｃomplementary ＭＯＳ）からなるインバータ８とを備えている。
ＡＰＤ素子６は、アノードがバイアス電圧印加部５（図２参照）と接続され、カソードがクエンチング抵抗素子７のソース端子と接続されている。ＡＰＤ素子６のアノードには、バイアス電圧印加部５からバイアス電圧ＶＢが印加される。ＡＰＤ素子６は、カソードに大きな負電圧が印加されることによってアバランシェ増倍領域１６（図６参照）を形成し、１フォントの入射で発生する電子をアバランシェ増倍させることができる光電変換素子である。
クエンチング抵抗素子７は、ＡＰＤ素子６と直列に接続され、ソース端子がＡＰＤ素子６のカソードと接続され、ドレイン端子が図示しない電源と接続されている。クエンチング抵抗素子７のドレイン端子には、電源から励起電圧ＶＥが印加される。クエンチング抵抗素子７は、ＡＰＤ素子６でアバランシェ増倍された電子による電圧が負電圧ＶＢＤに達すると、ＡＰＤ素子６で増倍された電子を放出して、当該電圧を初期電圧に戻すクエンチング（quenting）を行う。
図３に示すように、インバータ８は、入力端子がＡＰＤ素子６のカソード及びクエンチング抵抗素子７のソース端子と接続され、出力端子が図示しない後段の演算処理部と接続されている。インバータ８は、ＡＰＤ素子６で増倍された電子に基づいて受光信号を出力する。より具体的には、インバータ８は、ＡＰＤ素子６で増倍された電子により発生する電圧を整形する。そして、インバータ８は、１フォントの到来時刻を始点として例えば図３に示すパルス波形が発生する受光信号（ＡＰＤ ＯＵＴ）を演算処理部に出力する。例えば、演算処理部は、それぞれの受光信号において１フォントの到来時刻を示すパルスが発生したタイミングに基づいて、被写体までの距離を求める演算処理を行って、画素３ごとに距離を求める。そして、それらの距離に基づいて、複数の画素３により検出された被写体までの距離を平面的に並べた距離画像が生成される。
図５に示すように、センサチップ２は、半導体層としてのセンサ基板１０、センサ側配線層３０及びロジック側配線層４０がこの順で積層された積層構造になっている。そして、ロジック側配線層４０に対して、図示しないロジック回路基板が積層されている。
ロジック回路基板には、例えば、図２に示すバイアス電圧印加部５や、クエンチング抵抗素子７、インバータ８などが形成されている。図５に示すように、センサ基板１０及びロジック回路基板は、配線層であるセンサ側配線層３０及びロジック側配線層４０により電気的に接続される。例えば、センサチップ２は、センサ基板１０に対向してセンサ側配線層３０を設けるとともに、ロジック回路基板に対してロジック側配線層４０を設けた後、センサ側配線層３０及びロジック側配線層４０を接合面（図５の破線で示す面）で接合する製造方法により製造することができる。
センサ基板１０は、例えば、単結晶シリコンからなる半導体基板で形成されている。センサ基板１０は、ｐ型（第１導電型）又はｎ型（第２導電型）を呈する不純物の濃度が制御されており、画素３ごとにＡＰＤ素子６が形成されている。また、図５においてセンサ基板１０の下側を向く面が光を受光する受光面とされ、その受光面の反対側となる面（図５において上側を向く面）に対してセンサ側配線層３０が積層されている。センサ基板１０の受光面には、図示しないオンチップレンズが画素３ごとに設けられている。
ここで、センサ基板１０の受光面を第２の面又は光入射面、受光面とは反対側の面を第１の面又は主面と呼ぶこともある。また、センサ基板１０の第１の面側を上部、第２の面側を下部と呼ぶこともある。また、センサ基板１０の受光面を主面に対して裏面と呼ぶこともある。
センサ側配線層３０及びロジック側配線層４０には、バイアス電圧印加部５からＡＰＤ素子６に印加する電圧を供給するための配線や、ＡＰＤ素子６で発生した電子をセンサ基板１０から取り出すための配線などが形成されている。
図４及び図５に示すように、画素３は、センサ基板１０の画素形成領域１０ａと、この画素形成領域１０ａを区画する画素間分離領域２５とを含む。画素形成領域１０ａは、センサ基板１０の第１の面に向かって平面視したときの平面パターンが方形状パターンになっている。そして、画素形成領域１０ａは、互いに直交するＸ方向及びＹ方向のそれぞれの方向に画素間分離領域２５を介して複数配置されている。画素形成領域１０ａは、隣り合う画素形成領域１０ａと画素間分離領域２５によって電気的及び光学的に分離されている。複数の画素形成領域１０ａの各々の画素形成領域１０ａにはＡＰＤ素子６が構成されている。
画素間分離領域２５は、センサ基板１０の厚さ方向（Ｚ方向）と直交する方向において、メタル膜２６の両側を絶縁膜２７で挟んだ３層構造になっている。そして、画素間分離領域２５は、センサ基板１０の第１の面から第２の面に亘って延伸している。メタル膜２６は、光を反射する金属膜、例えばタングステン（Ｗ）膜で形成されている。絶縁膜２７は、絶縁性を有する膜、例えば酸化シリコン（ＳｉＯ２）膜で形成されている。
１つの画素３に対応する画素間分離領域２５は、詳細に図示していないが、センサ基板１０の第１の面に向かって平面視したときの平面パターンが方形の環状平面パターンになっている。そして、画素アレイ部２Ａに対応する画素間分離領域２５の平面パターンは、方形の環状平面パターンの中に格子状平面パターンを有する複合平面パターンになっている。
複数の画素３の各々の画素３は、上述したように、ＡＰＤ素子６を備えている。そして、画素３は、図５及び図６に示すように、センサ基板１０の第１の面上の配線層としてのセンサ側配線層３０に設けられた第１メタル配線３３及び第２メタル配線３４を更に備えている。第１メタル配線３３及び第２メタル配線３４は、導電性に優れ、かつ光を反射する反射性に優れた金属膜、例えば銅（Ｃｕ）膜又は銅を主体とする銅合金膜で形成されている。
図５及び図６に示すように、ＡＰＤ素子６は、センサ基板１０の画素形成領域１０ａにセンサ基板１０の第１の面から第２の面に亘って設けられたｐ型（第１導電型）のウエル領域１１と、このｐ型のウエル領域１１にセンサ基板１０の第２の面側（図５及び図６において下面側）から第１の面側（図５及び図６において上面側）に向かって順次設けられた光吸収部１２及び増倍部１３と、を有する。
また、ＡＰＤ素子６は、センサ基板１０の画素形成領域１０ａに、後述するｎ型の第２電極領域１５と電気的に接続して設けられたｎ型の第１コンタクト領域１７と、センサ基板１０の画素形成領域１０ａに、後述するｐ型の第１電極領域１４と電気的に接続して設けられたｐ型の第２コンタクト領域１８と、を有する。
また、更に、ＡＰＤ素子６は、ｐ型のウエル領域１１及びｐ型の第２コンタクト領域１８と電気的に接続して設けられたｐ型の電荷蓄積領域１９及びｐ型のピニング領域２０を有する。
光吸収部１２は、主にｐ型のウエル領域１１で構成され、センサ基板１０の第２の面（光入射面）から入射した光を吸収して電子（キャリア）を生成する光電変換部である。そして、光吸収部１２は、光電変換により生成された電子を増倍部１３へ電界により転送する。ｐ型のウエル領域１１は、ＡＰＤ素子６を構成する半導体領域の中で最も不純物濃度が低いｐ型の半導体領域で構成されている。
増倍部１３は、光吸収部１２から転送された電子をアバランシェ増倍する。増倍部１３は、センサ基板１０の第１の面側に設けられたｐ型の第１電極領域１４、及びセンサ基板１０の第１の面からｐ型の第１電極領域１４よりも浅い位置に第ｐ型の１電極領域１４とｐｎ接合をなして設けられたｎ型の第２電極領域１５を含み、かつｐｎ接合の界面部にアバランシェ増倍領域１６が形成される。
図５及び図６に示すように、ｐｎ接合をなすｐ型の第１電極領域１４及びｎ型の第２電極領域１５は、ｐ型のウエル領域１１内において、センサ基板１０の第２の面から第１の面に向かって順次配置されている。この第１実施形態において、ｎ型の第２電極領域１５は、センサ基板１０の第１の面から深さ方向に離れて設けられている。ｎ型の第２電極領域１５は、図４に示すように、平面視したときの平面パターンが方形状パターンになっている。同様に、ｐ型の第１電極領域１４も、平面視したとの平面パターンが方形状パターンになっており、ｎ型の第２電極領域１５とほぼ同様の平面サイズになっている。すなわち、ｐ型の第１電極領域１４及びｎ型の第２電極領域１５を含む増倍部１３は、平面視での平面パターンが方形状パターンになっている。ｐ型の第１電極領域１４はｐ型のウエル領域１１よりも不純物濃度が高いｐ型の半導体領域で構成され、ｎ型の第２電極領域１５はｐ型のウエル領域１１よりも不純物濃度が高いｎ型の半導体領域で構成されている。
アバランシェ増倍領域１６は、ｎ型の第２電極領域１５に印加される大きな負電圧によって、ｐ型の第１電極領域１４とｎ型の第２電極領域１５とのｐｎ接合の界面部に形成される高電界領域（空乏層）であり、ＡＰＤ素子６に入射する１フォントで生成された電子（ｅ−）を増倍する。
図６に示すように、ｐ型の電荷蓄積領域１９は、画素間分離領域２５の壁面に沿って設けられている。そして、この第１実施形態では、ｐ型の電荷蓄積領域１９は、センサ基板１０の第２の面に沿って設けられている。すなわち、ｐ型の電荷蓄積領域１９は、ｐ型のウエル領域１１の側面と接する第１部分１９ａと、ｐ型のウエル領域１１の底面と接する第２部分１９ｂとでｐ型のウエル領域１１を囲むようにして設けられている。
ｐ型の電荷蓄積領域１９は、ｐ型のウエル領域１１及びｐ型の第１電極領域１４よりも不純物濃度が高いｐ型の半導体領域で構成され、キャリアとして正孔（ホール）を蓄積する。ｐ型の電荷蓄積領域１９は、アノードとして機能するｐ型の第２コンタクト領域１８と電気的に接続されており、バイアス調整を可能とする。これにより、ｐ型の電荷蓄積領域１９の正孔濃度が強化され、ピニングが強固になることによって、例えば暗電流の発生を抑制することができる。
ｐ型のピニング領域２０は、ｐ型の電荷蓄積領域１９と画素間分離領域２５との間、及びｐ型の電荷蓄積領域１９とセンサ基板１０の第２の面との間に設けられている。このｐ型のピニング領域２０は、ｐ型の電荷蓄積領域１９と同様に、例えば暗電流の発生を抑制する。ｐ型のピニング領域２０は、ｐ型のウエル領域１１及びｐ型の第１電極領域１４よりも不純物濃度が高いｐ型の半導体領域で構成されている。
図６及び図４に示すように、ｐ型の第２コンタクト領域１８は、センサ基板１０の第１の面側の表層部において、ウエル領域１１の外周を囲い、かつｐ型の電荷蓄積領域１９の第１部分１２ａと重なるようにして設けられている。すなわち、ｐ型の第２コンタクト領域１８は、平面視での平面パターンが方形の環状平面パターンになっており、環状平面パターンの全周に亘ってｐ型の電荷蓄積領域１９の第１部分１２ａと接触して電気的に接続されている。ｐ型の第２コンタクト領域１８は、後述するコンタクト電極３２とのオーミックコンタクト抵抗を低減するとともに、アノードとして機能する。ｐ型の第２コンタクト領域１８は、ｐ型の第１電極領域１４及びｐ型の電荷蓄積領域１９よりも不純物濃度が高いｐ型の半導体領域で構成されている。
図６及び図４に示すように、ｎ型の第１コンタクト領域１７は、センサ基板１０の第１の面とｎ型の第２電極領域１５との間にｎ型の第２電極領域１５と接して設けられ、かつ平面視での輪郭１７ａがｎ型の第２電極領域１５の輪郭１５ａよりも内側に位置している。この第１実施形態において、ｎ型の第１コンタクト領域１７は、これに限定されないが、底部がｎ型の第２電極領域１５の上部と接してｎ型の第２電極領域１５上に設けられている。また、ｎ型の第１コンタクト領域１７は、平面視したときの平面パターンが例えば方形状パターンになっている。
ｎ型の第１コンタクト領域１７は、ｎ型の第２電極領域１５よりも不純物濃度が高いｎ型の半導体領域で構成され、後述するコンタクト電極３１とのオーミックコンタクト抵抗を低減するとともに、カソードとして機能する。
図５に示すように、センサ側配線層３０には、コンタクト電極３１，３２ａ，３２ｂ、第１メタル配線３３、第２メタル配線３４、コンタクト電極３５，３６、及びメタルパッド３７，３８が設けられている。
コンタクト電極３１は、ｎ型の第１コンタクト領域１７と第１メタル配線３３とを電気的に接続し、コンタクト電極３２ａは、ｐ型の第２コンタクト領域１８と第２メタル配線３４とを電気的に接続している。コンタクト電極３２ｂは、画素間分離領域２５のメタル膜２６と第２メタル配線３４とを電気的に接続している。
図５及び図６に示すように、第１メタル配線３３は、少なくともｎ型の第１コンタクト領域１７を覆うようにしてセンサ基板１０の画素形成領域の第１の面上に設けられ、平面視したときの平面形状がｎ型の第２電極領域１５の平面形状に合わせて方形状で形成されている。そして、第１メタル配線３３は、図６及び図４に示すように、平面視での輪郭３３ａがｎ型の第２電極領域１５の輪郭１５ａからｎ型の第１コンタクト領域１７の輪郭１７ａまでの間に位置している。この第１実施形態では、第１メタル配線３３の輪郭３３ａは、例えばｎ型の第２電極領域１５の輪郭１５ａと面一になっている。換言すれば、第１メタル配線３３は、平面視したときに、外周の端部（縁）がｎ型の第２電極領域１５の外周の端部（縁）と揃っている。
第１メタル配線３３は、図５において白抜きの矢印で示すように、センサ基板１０の画素形成領域１０ａの第２の面から入射してＡＰＤ素子６を通過した光をＡＰＤ素子６に反射する。
図４から図６に示すように、第２メタル配線３４は、第１メタル配線３３の外周を囲い、かつｐ型の第２コンタクト領域１８及び画素間分離領域２５と重なるようにして設けられている。第２メタル配線３４は、図４に示すように、１つの画素３に対応する部分では平面視の平面パターンが方形の環状平面パターンになっている。また、第２メタル配線３４は、詳細に図示していないが、画素アレイ部２Ａに対応する部分では平面視の平面パターンが方形の環状パターンの中に格子状平面パターンを有する複合平面パターンになっている。第２メタル配線３４は、画素間分離領域２５の幅よりも幅広で形成され、画素間分離領域２５を介して互に隣り合う各々の画素３のｐ型の第２コンタクト領域１８と電気的に接続されている。
図５に示すように、コンタクト電極３５は、第１メタル配線３３とメタルパッド３７とを電気的に接続し、コンタクト電極３６は、第２メタル配線３４とメタルパッド３８とを電気的に接続している。
メタルパッド３７及び３８は、ロジック側配線層４０に設けられたメタルパッド４７及び４８と、それぞれの金属間接合により電気的及び機械的に接続されている。
図５に示すように、ロジック側配線層４０には、電極パッド４１，４２、絶縁層４３、コンタクト電極４４，４５、及び上述のメタルパッド４７，４８が設けられている。
電極パッド４１，４２は、それぞれ図示しないロジック回路基板と接続され、絶縁層４３は、電極パッド４１と電極パッド４２とを互に絶縁している。
コンタクト電極４４は、電極パッド４１とメタルパッド４７とを電気的に接続し、コンタクト電極４５は、電極パッド４２とメタルパッド４８とを電気的に接続している。
メタルパッド３７はメタルパッド４７と接合され、メタルパッド３８はメタルパッド４８と接合されている。
このような配線構造により、例えば、電極パッド４１は、コンタクト電極４４、メタルパッド４７、メタルパッド３７、コンタクト電極３５、第１メタル配線３３、コンタクト電極３１及びｎ型のコンタクト領域１７を介してｎ型の第２電極領域１５と電気的に接続されている。したがって、画素３では、ｎ型の第２電極領域１５に印加される大きな負電圧を、ロジック回路基板から電極パッド４１に対して供給することができる。
また、電極パッド４２は、コンタクト電極４５、メタルパッド４８、メタルパッド３８、コンタクト電極３６、第２メタル配線３４、及びコンタクト電極３２ａを介してｐ型の第２コンタクト領域１８と電気的に接続されている。したがって、画素３では、ｐ型の電荷蓄積領域１９と電気的に接続されるＡＰＤ素子６のアノードが電極パッド４２に電気的に接続されることで、電極パッド４２を介してｐ型の電荷蓄積領域１９に対するバイアス調整を可能とすることができる。
更に、電極パッド４２は、コンタクト電極４５、メタルパッド４８、メタルパッド３８、コンタクト電極３６、第２メタル配線３４、及びコンタクト電極３２ｂを介して画素間分離領域２５のメタル膜２６と電気的に接続されている。したがって、画素３では、ロジック回路基板から電極パッド４２に供給されるバイアス電圧をメタル膜２６に印加することができる。
＜第１実施形態の効果＞
次に、この第１実施形態の主な効果について説明する。
この第１実施形態に係る距離画像センサ１において、画素３の第１メタル配線３３は、上述したように、平面視での輪郭３３ａがｎ型の第２電極領域１５の輪郭１５ａからｎ型の第１コンタクト領域１７の輪郭１７ａまでの間に位置している。したがって、この第１実施形態に係る距離画像センサ１によれば、センサ基板１０の第２の面から入射してＡＰＤ素子６を通過した光は第１メタル配線３３で反射してＡＰＤ素子６に戻るので、この第１メタル配線３３の反射効果によりＡＰＤ素子６の量子効率の向上を図ることができる。また、第１メタル配線３３は、基本的にｎ型の第２電極領域１５の外側にはみ出していないため、センサ基板１０のｐ型のウエル領域１１と第１メタル配線３３との電位差により、センサ基板１０と第１メタル配線３３との間に付加される寄生量を低減もしくは解消することができ、全体のカソード容量を減らすことができる。この結果、ＡＰＤ素子６のクエンチ動作（Ｄead Ｔime）を短くすることができ、時間分解能の向上を図ることができる。すなわち、この第１実施形態１に係る距離画像センサ１によれば、量子効率及び時間分解能の向上を図ることが可能となる。
この第１実施形態に係る距離画像センサ１において、画素間分離領域２５は、上述したように、メタル膜２６を備えている。したがって、この第１実施形態に係る距離画像センサ１によれば、第１メタル配線３３及びメタル膜２６が光を反射する光反射効果によって、画素３間の光学的なクロストークの発生を抑制することができるとともに、ＡＰＤ素子６の感度の向上を図ることが可能となる。
また、この第１実施形態に係る距離画像センサ１の画素３は、上述したように、ｐ型のウエル領域１１の側面及び底面をｐ型の電荷蓄積領域１９で囲み、ｐ型の電荷蓄積領域１９をＡＰＤ素子６のアノードと電気的に接続する接続構成になっているので、バイアス調整を可能とすることができる。更に、画素３は、画素間分離領域２５のメタル膜２６にバイアス電圧を印加することによって、キャリアをアバランシェ増倍領域１６にアシストする電界を形成することができる。
ここで、センサ基板１０の第２の面から入射してＡＰＤ素子６を通過した光を第１メタル配線３３の反射によりＡＰＤ素子６に戻す反射効率は、第１メタル配線の平面積が大きいほど高い。したがって、ｎ型の第２電極領域１５の輪郭１５ａからｎ型の第１コンタクト領域１７の輪郭１７ａまでの間を１としたとき、第１メタル配線３３の輪郭３３ａは、ｎ型の第１コンタクト領域１７の輪郭１７ａから外側に５０％以上の位置とすることが好ましく、また、ｎ型の第１コンタクト領域１７の輪郭１７ａから外側に８０％以上の位置とすることがより好ましい。更に、この第１実施形態のように、第１メタル配線３３の輪郭３３ａとｎ型の第２電極領域１５の輪郭１７ａとを面一とすることが最も好ましい。ただし、マスクの合わせずれ等の製造バラツキを考慮すると、第１メタル配線３３の輪郭３３ａの位置は、ｎ型の第２電極領域１５の輪郭１５ａから内側に５％〜１０％の範囲とすることが好ましい。要は、ｎ型の第２電極領域１５の投影領域内において第１メタル配線３３の平面サイズを出来るだけ大きくすることが好ましい。
図７に、実施例としての第１実施形態に係る距離画像センサ１、及び比較例としての従来の距離画像センサについて、クエンチ動作（Ｄead Ｔime）を測定した結果の一例を示す。図７に示すように、実施例では、クエンチ動作が比較例と比較して明らかに短くなっている。したがって、第１実施形態に係る距離画像センサ１においては、時間分解能の向上に有効であることが確かめられた。
（変 形 例）
上述の第１実施形態では、ｎ型の第１コンタクト領域１７の下部とｎ型の第２電極領域１５の上部とが接するようにしてｎ型の第１コンタクト領域１７をｎ型の第２電極領域１５上に配置した場合について説明した。しかしながら、本技術は、この第１実施形態におけるｎ型の第１コンタクト領域１７の配置に限定されるものではない。例えば、図８に示すように、ｎ型の第１コンタクト領域１７をｎ型の第２電極領域１５の中に配置した構成としてもよい。
（第２実施形態）
本技術の第２実施形態に係る距離画像センサ１Ａは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、画素３の第２メタル配線３４の構成が異なっている。その他の構成は、上述の第１実施形態と同様である。
すなわち、図９及び図１０に示すように、第２実施形態の第２メタル配線３４は、平面視での輪郭３４ａがｐ型の第２コンタクト領域１８の輪郭１８ａとｎ型の第２電極領域１５の輪郭１５ａとの間に位置している。したがって、この第２実施形態に係る距離画像センサ１Ａによれば、センサ基板１０の第２の面から入射してＡＰＤ素子６を通過した光は第２メタル配線３４で反射してＡＰＤ素子６に戻るので、この第２メタル配線３４の反射効果によりＡＰＤ素子６の量子効率の向上を第１実施形態と比較して更に図ることができる。また、第２メタル配線３４は、基本的にｎ型の第２電極領域１５と重畳していないため、ｎ型の第２電極領域１５と第２メタル配線３４との電位差により、ｎ型の第２電極領域１５と第２メタル配線３４との間に寄生容量は付加されない。したがって、この第１実施形態１に係る距離画像センサ１Ａによれば、第１実施形態に係る距離画像センサ１と比較して量子効率及び時間分解能の向上を更に図ることが可能となる。
なお、この第２実施形態では、上述の第１実施形態と同様に、ｎ型の第１コンタクト領域１７の下部とｎ型の第２電極領域１５の上部とが接するようにしてｎ型の第１コンタクト領域１７をｎ型の第２電極領域１５上に配置した場合について説明している。しかしながら、本技術は、この第２実施形態におけるｎ型の第１コンタクト領域１７の配置に限定されるものではない。例えば、図８を参照して説明すれば、ｎ型の第１コンタクト領域１７をｎ型の第２電極領域１５の中に配置した構成としてもよい。
（第３実施形態）
本技術の第３実施形態に係る距離画像センサ１Ｂは、基本的に上述の第１実施形態に係る距離画像センサ１と同様の構成になっており、画素３の構成が異なっている。その他の構成は、上述の第１実施形態と同様である。
すなわち、図１１及び図１２に示すように、第３実施形態の画素３は、第１反射膜５１及び第２反射膜５２を更に備えている。第１反射膜５１及び第２反射膜５２は、光を反射する反射率がセンサ側配線層３０に設けられた絶縁膜よりも高い導電膜、例えばタングステン膜や、不純物が導入された多結晶シリコン膜で形成されている。第１反射膜５１は、第１メタル配線３３よりもセンサ基板１０側に第１メタル配線３３と重畳するようにして配置されている。第２反射膜５２は、第２メタル配線３４よりもセンサ基板１０側に第２メタル配線３４と重畳するようにして配置されている。
第１反射膜５１は、センサ基板１０の画素形成領域１０ａの第１の面上に絶縁膜５３を介して設けられ、ｐ型のウエル領域１１と電気的に分離されている。第１反射膜５１は、少なくともｎ型の第１コンタクト領域１７を覆うようにしてセンサ基板１０の画素形成領域１０ａの第１の面上に設けられ、平面視したときの平面形状がｎ型の第２電極領域１５の平面形状に合わせて方形状で形成されている。そして、第１反射膜５１は、平面視での輪郭５１ａがｎ型の第２電極領域１５の輪郭１５ａからｎ型の第１コンタクト領域１７の輪郭１７ａまでの間に位置している。この第３実施形態では、第１反射膜５１の輪郭５１ａは、上述の第１実施形態における第１メタル配線３３と同様に、例えばｎ型の第２電極領域１５の輪郭１５ａと面一になっている。換言すれば、第１反射膜５１は、平面視したときに、外周の端部（縁）がｎ型の第２電極領域１５の外周の端部（縁）と揃っている。この第３実施形態における第１メタル配線３３は、第１反射膜５１の平面サイズより小さい平面サイズで形成されている。
第１反射膜５１は、図１２において白抜きの矢印で示すように、センサ基板１０の画素形成領域１０ａの第２の面から入射してＡＰＤ素子６を通過した光をＡＰＤ素子６に反射する。
第２反射膜５２は、ｐ型の第２コンタクト領域１８上及び画素間分離領域２５上に絶縁膜５３を介して設けられている。第２反射膜５２は、第１反射膜５１の外周を囲い、かつｐ型の第２コンタクト領域１８及び画素間分離領域２５と重なるようにして設けられている。第２反射膜５２は、図１１に示すように、１つの画素３に対応する部分では平面視の平面パターンが方形の環状平面パターンになっている。また、第２反射膜５２は、詳細に図示していないが、画素アレイ部２Ａに対応する部分では平面視の平面パターンが方形の環状パターンの中に格子状平面パターンを有する複合平面パターンになっている。第２反射膜５２は、画素間分離領域２５の幅よりも幅広で形成され、画素間分離領域２５を介して互に隣り合う画素３の各々の第２コンタクト領域１８に亘って設けられている。
この第３実施形態において、コンタクト電極３１は、第１反射膜５１及び絶縁膜５３を貫通してｎ型の第１コンタクト領域１７と電気的に接続されている。コンタクト電極３２ａは、第２反射膜５２及び絶縁膜５３を貫通してｐ型の第２コンタクト領域１８と電気的に接続されている。コンタクト電極３２ｂは、第２反射膜５２及び絶縁膜５３を貫通して画素間分離領域２５のメタル膜２６と電気的に接続されている。
この第３実施形態に係る距離画像センサ１Ｂにおいて、画素３の第１反射膜５１は、上述したように、平面視での輪郭５１ａがｎ型の第２電極領域１５の輪郭１５ａからｎ型の第１コンタクト領域１７の輪郭１７ａまでの間に位置している。したがって、この第３実施形態に係る距離画像センサ１Ｂによれば、センサ基板１０の第２の面から入射してＡＰＤ素子６を通過した光は第１反射膜５１で反射してＡＰＤ素子６に戻るので、この第１反射膜５１の反射効果によりＡＰＤ素子６の量子効率の向上を図ることができる。また、第１反射膜５１は、基本的にｎ型の第２電極領域１５の外側にはみ出していないため、センサ基板１０のｐ型のウエル領域１１と第１反射膜５１との電位差により、センサ基板１０と第１反射膜５１との間に付加される寄生量を低減もしくは解消することができ、全体のカソード容量を減らすことができる。この結果、ＡＰＤ素子６のクエンチ動作（Ｄead Ｔime）を短くすることができ、時間分解能の向上を図ることができる。すなわち、この第３実施形態に係る距離画像センサ１Ｂにおいても、量子効率及び時間分解能の向上を図ることが可能となる。
なお、この第３実施形態では、上述の第１実施形態と同様に、ｎ型の第１コンタクト領域１７の下部とｎ型の第２電極領域１５の上部とが接するようにしてｎ型の第１コンタクト領域１７をｎ型の第２電極領域１５上に配置した場合について説明している。しかしながら、本技術はこれら限定されるものではなく、上述の変形例と同様に、図８を参照して説明すれば、ｎ型の第１コンタクト領域１７をｎ型の第２電極領域１５の中に配置した構成としてもよい。
（第４実施形態）
本技術の第４実施形態に係る距離画像センサ１Ｃは、基本的に上述の第３実施形態と同様の構成になっており、画素３の第２反射膜５２の構成が異なっている。その他の構成は、上述の第３実施形態と同様である。
すなわち、図１３に示すように、第４実施形態の第２反射膜５２は、平面視での輪郭５２ａがｐ型の第２コンタクト領域１８の輪郭１８ａとｎ型の第２電極領域１５の輪郭１５ａとの間に位置している。したがって、この第４実施形態に係る距離画像センサ１Ｃによれば、上述の第２実施形態の距離画像センサ１Ａと同様に、センサ基板１０の第２の面から入射してＡＰＤ素子６を通過した光は第２反射膜５２で反射してＡＰＤ素子６に戻るので、この第２反射膜５２の反射効果によりＡＰＤ素子６の量子効率の向上を第３実施形態と比較して更に図ることができる。また、第２反射膜５２は、基本的にｎ型の第２電極領域１５と重畳していないため、ｎ型の第２電極領域１５と第２反射膜５２との電位差により、ｎ型の第２電極領域１５と第２反射膜５２との間に寄生容量は付加されない。したがって、この第４実施形態１に係る距離画像センサ１Ｃにおいても、量子効率及び時間分解能の向上を更に図ることが可能となる。
なお、この第４実施形態においても、上述の変形例と同様に、図８を参照して説明すれば、ｎ型の第１コンタクト領域１７をｎ型の第２電極領域１５の中に配置した構成としてもよい。
（第５実施形態）
本技術の第５実施形態に係る距離画像センサ１Ｄは、基本的に上述の第３実施形態に係る距離画像センサ１Ｂと同様の構成になっており、画素３の構成が異なっている。その他の構成は、上述の第３実施形態と同様である。
すなわち、図１４及び図１５に示すように、第５実施形態の画素３は、第３実施形態の第１反射膜５１及び第２反射膜５２に換えて反射膜５５を備えている。反射膜５５は、光を反射する反射率がセンサ側配線層３０における層間絶縁膜の中で最も高い絶縁膜、例えば窒化シリコン（ＳｉｘＮｙ）膜や酸化シリコン膜で形成されている。
反射膜５５は、センサ基板１０の画素形成領域１０ａの全面を覆うようにセンサ基板１０の第１の面上に第１の面と接して設けられている。
この第５実施形態において、コンタクト電極３１は反射膜５５を貫通してｎ型の第１コンタクト領域１７と電気的に接続されている。コンタクト電極３２ａは反射膜５５を貫通してｐ型の第２コンタクト領域１８と電気的に接続されている。コンタクト電極３２ｂは、反射膜５５を貫通して画素間分離領域２５のメタル膜２６と電気的に接続されている。
この第５実施形態に係る距離画像センサ１Ｄにおいて、画素３の反射膜５５は、上述したように、センサ基板１０の画素形成領域の第１の面側を覆っている。したがって、この第５実施形態に係る距離画像センサ１Ｄによれば、センサ基板１０の第２の面から入射してＡＰＤ素子６を通過した光は反射膜５５で反射してＡＰＤ素子６に戻るので、この反射膜５５の反射効果によりＡＰＤ素子６の量子効率の向上を図ることができる。また、反射膜５５は、絶縁膜で形成されているため、センサ基板１０のｐ型のウエル領域１１と反射膜５５との間に寄生容量は付加されず、全体のカソード容量を減らすことができる。この結果、ＡＰＤ素子６のクエンチ動作（Ｄead Ｔime）を短くすることができ、時間分解能の向上を図ることができる。すなわち、この第５実施形態に係る距離画像センサ１Ｂにおいても、量子効率及び時間分解能の向上を図ることが可能となる。
また、反射膜５５は絶縁膜で形成されているため、センサ基板１０の第１の面上の全面に反射膜５５を設けることができ、また、コンタクト電極３１とコンタクト電極３２ａとの間、すなわちカソードとアノードとの短絡を抑制することもできる。
なお、この第５実施形態においても、上述の変形例と同様に、図８を参照して説明すれば、ｎ型の第１コンタクト領域１７をｎ型の第２電極領域１５の中に配置した構成としてもよい。
（電子機器の構成例）
図１６に示すように、電子機器としての距離画像機器２０１は、光学系２０２、センサチップ２、画像処理回路２０３、モニタ２０４、及びメモリ２０５を備えて構成される。距離画像機器２０１は、光源装置２１１から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）をセンサチップ２に導き、センサチップ２の受光面（センサ部）に結像させる。
センサチップ２としては、上述した各実施形態のセンサチップ２が適用され、センサチップ２から出力される受光信号（ＡＰＤ ＯＵＴ）から求められる距離を示す距離信号が画像処理回路２０３に供給される。
画像処理回路２０３は、センサチップ２から供給された距離信号に基づいて距離画像を構築する画像処理を行い、その画像処理により得られた距離画像（画像データ）は、モニタ２０４に供給されて表示されたり、メモリ２０５に供給されて記憶（記録）されたりする。
このように構成された距離画像機器２０１では、上述したセンサチップ２を適用することで、安定性の高い画素３からの受光信号のみに基づいて被写体までの距離を演算し、精度の高い距離画像を生成することが可能となる。すなわち、距離画像機器２０１は、より正確な距離画像を取得することができる。
（イメージセンサの使用例）
上述したセンサチップ２（イメージセンサ）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本技術は、以下のような構成としてもよい。
（１）
複数の画素が行列状に配置された画素アレイ部を備え、
前記複数の画素の各々の画素は、
半導体層に構成されたアバランシェフォトダイオード素子と、
前記半導体層の第１の面上に設けられた第１メタル配線と、を備え、
前記アバランシェフォトダイオード素子は、
前記半導体層の前記第１の面側に設けられた第１導電型の第１電極領域、及び前記第１電極領域よりも浅い位置に前記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ前記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
前記半導体層の前記第１の面と前記第２電極領域との間に前記第２電極領域と接して設けられ、かつ平面視での輪郭が前記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
前記第１メタル配線は、前記第１コンタクト領域と電気的に接続され、かつ平面視での輪郭が前記第２電極領域の輪郭から前記第１コンタクト領域の輪郭までの間に位置している、半導体装置。
（２）
前記第１メタル配線は、平面視での輪郭が前記第２電極領域の輪郭と面一になっている、上記（１）に記載の半導体装置。
（３）
前記アバランシェフォトダイオード素子は、前記半導体層の前記第１の面側に前記第１電極領域と電気的に接続して設けられた第１導電型の第２コンタクト領域を更に有し、
前記画素は、前記半導体層の前記第１の面上に前記第２コンタクト領域と電気的に接続して設けられた第２メタル配線を更に備え、
前記第２メタル配線は、平面視での輪郭が前記第２電極領域の輪郭と前記第２コンタクト領域の輪郭との間に位置している、上記（１）又（２）に記載の半導体装置。
（４）
複数の画素が行列状に配置された画素アレイ部を備え、
前記複数の画素の各々の画素は、
半導体層に構成されたアバランシェフォトダイオード素子と、
前記半導体層の第１の面上に設けられた導電性の第１反射膜と、を備え、
前記アバランシェフォトダイオード素子は、
前記半導体層の前記第１の面側に設けられた第１導電型の第１電極領域、及び前記第１電極領域よりも浅い位置に前記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ前記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
前記半導体層の前記第１の面と前記第２電極領域との間に前記第２電極領域と接して設けられ、かつ平面視での輪郭が前記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
前記第１反射膜は、前記第１コンタクト領域と電気的に接続され、かつ平面視での輪郭が前記第２電極領域の輪郭から前記第１コンタクト領域の輪郭までの間に位置している、半導体装置。
（５）
前記第１反射膜は、平面視での輪郭が前記第２電極領域の輪郭と面一になっている、上記（４）に記載の半導体装置。
（６）
前記アバランシェフォトダイオード素子は、前記半導体層の前記第１の面側に前記第１電極領域と電気的に接続して設けられた第１導電型の第２コンタクト領域を更に有し、
前記画素は、前記半導体層の前記第１の面上に前記第２コンタクト領域と電気的に接続して設けられた第２反射膜を更に備え、
前記第２反射膜は、平面視での輪郭が前記第２電極領域の輪郭と前記第２コンタクト領域の輪郭との間に位置している、上記（４）又は（５）に記載の半導体装置。
（７）
複数の画素が行列状に配置された画素アレイ部を備え、
前記複数の画素の各々の画素は、
半導体層の画素形成領域に構成されたアバランシェフォトダイオード素子と、
前記半導体層の第１の面上に設けられた絶縁性の反射膜と、を備え、
前記アバランシェフォトダイオード素子は、
前記半導体層の前記第１の面側に設けられた第１導電型の第１電極領域、及び前記第１電極領域よりも浅い位置に前記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ前記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
前記半導体層の前記第１の面と前記第２電極領域との間に前記第２電極領域と接して設けられ、かつ平面視での輪郭が前記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
前記反射膜は、前記半導体層の前記画素形成領域上の全面を覆っている、半導体装置。
（８）
前記第１コンタクト領域は、前記第２電極領域の上部と接するようにして前記第２電極領域上に設けられている、上記（１）から（７）の何れかに記載の半導体装置。
（９）
前記第１コンタクト領域は、前記第２電極領域の上部の中に設けられている、上記（１）から（７）の何れかに記載の半導体装置。
（１０）
上記（１）から（９）の何れかに記載の半導体装置と、前記半導体層の前記第１の面とは反対側の第２の面に被写体からの像光を結像させる光学系と、を備えている電子機器。
本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
１…距離画像センサ（半導体装置）
２…センサチップ
２Ａ…画素アレイ部
２Ｂ…周辺領域
２Ｃ…パッド領域
３…画素
４…電極パッド
５…バイアス電圧印加部
６…ＡＰＤ素子
７…クエンチング抵抗素子
８…インバータ
１０…センサ基板
１０ａ…画素形成領域
１１…ｐ型のウエル領域
１２…光吸収部
１３…増倍部
１４…ｐ型の第１電極領域
１５…ｎ型の第２電極領域
１６…アバランシェ増倍領域
１７…ｎ型の第１コンタクト領域
１８…ｐ型の第２コンタクト領域
１９…ｐ型の電荷蓄積領域
２０…ｐ型のピニング領域
３０…センサ側配線層
３１，３２ａ，３２ｂ…コンタクト電極
３３…第１メタル配線
３４…第２メタル配線
３５，３６ａ，３６ｂ…コンタクト電極
３７，３８…メタルパッド
４０…ロジック側配線層
４１，４２…電極パッド
４３…絶縁層
４４，４５…コンタクト電極
４７，４８…メタルパッド
５１…第１反射膜
５２…第２反射膜
５３…絶縁膜
５５…反射膜

Claims (14)

  1. 複数の画素が行列状に配置された画素アレイ部を備え、
    前記複数の画素の各々の画素は、
    半導体層に構成されたアバランシェフォトダイオード素子と、
    前記半導体層の第１の面上に設けられた第１メタル配線と、を備え、
    前記アバランシェフォトダイオード素子は、
    前記半導体層の前記第１の面側に設けられた第１導電型の第１電極領域、及び前記第１電極領域よりも浅い位置に前記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ前記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
    前記半導体層の前記第１の面と前記第２電極領域との間に前記第２電極領域と接して設けられ、かつ平面視での輪郭が前記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
    前記第１メタル配線は、前記第１コンタクト領域と電気的に接続され、かつ平面視での輪郭が前記第２電極領域の輪郭から前記第１コンタクト領域の輪郭までの間に位置している、半導体装置。
  2. 前記第１メタル配線は、平面視での輪郭が前記第２電極領域の輪郭と面一になっている、請求項１に記載の半導体装置。
  3. 前記アバランシェフォトダイオード素子は、前記半導体層の前記第１の面側に前記第１電極領域と電気的に接続して設けられた第１導電型の第２コンタクト領域を更に有し、
    前記画素は、前記半導体層の前記第１の面上に前記第２コンタクト領域と電気的に接続して設けられた第２メタル配線を更に備え、
    前記第２メタル配線は、平面視での輪郭が前記第２電極領域の輪郭と前記第２コンタクト領域の輪郭との間に位置している、請求項１に記載の半導体装置。
  4. 前記第１コンタクト領域は、前記第２電極領域の上部と接するようにして前記第２電極領域上に設けられている、請求項１に記載の半導体装置。
  5. 前記第１コンタクト領域は、前記第２電極領域の上部の中に設けられている、請求項１に記載の半導体装置。
  6. 複数の画素が行列状に配置された画素アレイ部を備え、
    前記複数の画素の各々の画素は、
    半導体層に構成されたアバランシェフォトダイオード素子と、
    前記半導体層の第１の面上に設けられた第１メタル配線と、を備え、
    前記アバランシェフォトダイオード素子は、
    前記半導体層の前記第１の面側に設けられた第１導電型の第１電極領域、及び前記第１電極領域よりも浅い位置に前記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ前記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
    前記半導体層の前記第１の面と前記第２電極領域との間に前記第２電極領域と接して設けられ、かつ平面視での輪郭が前記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
    前記第１メタル配線は、前記第１コンタクト領域と電気的に接続され、かつ平面視での輪郭が前記第２電極領域の輪郭から前記第１コンタクト領域の輪郭までの間に位置している半導体装置と、
    前記半導体層の前記第１の面とは反対側の第２の面に被写体からの像光を結像させる光学系と、を備えている電子機器。
  7. 複数の画素が行列状に配置された画素アレイ部を備え、
    前記複数の画素の各々の画素は、
    半導体層に構成されたアバランシェフォトダイオード素子と、
    前記半導体層の第１の面上に設けられた導電性の第１反射膜と、を備え、
    前記アバランシェフォトダイオード素子は、
    前記半導体層の前記第１の面側に設けられた第１導電型の第１電極領域、及び前記第１電極領域よりも浅い位置に前記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ前記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
    前記半導体層の前記第１の面と前記第２電極領域との間に前記第２電極領域と接して設けられ、かつ平面視での輪郭が前記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
    前記第１反射膜は、前記第１コンタクト領域と電気的に接続され、かつ平面視での輪郭が前記第２電極領域の輪郭から前記第１コンタクト領域の輪郭までの間に位置している、半導体装置。
  8. 前記第１反射膜は、平面視での輪郭が前記第２電極領域の輪郭と面一になっている、請求項７に記載の半導体装置。
  9. 前記アバランシェフォトダイオード素子は、前記半導体層の前記第１の面側に前記第１電極領域と電気的に接続して設けられた第１導電型の第２コンタクト領域を更に有し、
    前記画素は、前記半導体層の前記第１の面上に前記第２コンタクト領域と電気的に接続して設けられた第２反射膜を更に備え、
    前記第２反射膜は、平面視での輪郭が前記第２電極領域の輪郭と前記第２コンタクト領域の輪郭との間に位置している、請求項７に記載の半導体装置。
  10. 前記第１コンタクト領域は、前記第２電極領域の上部と接するようにして前記第２電極領域上に設けられている、請求項７に記載の半導体装置。
  11. 前記第１コンタクト領域は、前記第２電極領域の上部の中に設けられている、請求項７に記載の半導体装置。
  12. 複数の画素が行列状に配置された画素アレイ部を備え、
    前記複数の画素の各々の画素は、
    半導体層の画素形成領域に構成されたアバランシェフォトダイオード素子と、
    前記半導体層の第１の面上に設けられた絶縁性の反射膜と、を備え、
    前記アバランシェフォトダイオード素子は、
    前記半導体層の第１の面側に設けられた第１導電型の第１電極領域、及び前記第１電極領域よりも浅い位置に前記第１電極領域とｐｎ接合をなして設けられた第２導電型の第２電極領域を含み、かつ前記ｐｎ接合の界面部にアバランシェ増倍領域が形成される増倍部と、
    前記半導体層の前記第１の面と前記第２電極領域との間に前記第２電極領域と接して設けられ、かつ平面視での輪郭が前記第２電極領域の輪郭よりも内側に位置する第２導電型の第１コンタクト領域と、を有し、
    前記反射膜は、前記半導体層の前記画素形成領域上の全面を覆っている、半導体装置。
  13. 前記第１コンタクト領域は、前記第２電極領域の上部と接するようにして前記第２電極領域上に設けられている、請求項１２に記載の半導体装置。
  14. 前記第１コンタクト領域は、前記第２電極領域の上部の中に設けられている、請求項１２に記載の半導体装置。
JP2019193189A 2019-10-24 2019-10-24 半導体装置及び電子機器 Pending JP2021068811A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019193189A JP2021068811A (ja) 2019-10-24 2019-10-24 半導体装置及び電子機器
US17/769,556 US20240128300A1 (en) 2019-10-24 2020-07-21 Semiconductor device and electronic apparatus
PCT/JP2020/028199 WO2021079576A1 (ja) 2019-10-24 2020-07-21 半導体装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019193189A JP2021068811A (ja) 2019-10-24 2019-10-24 半導体装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2021068811A true JP2021068811A (ja) 2021-04-30

Family

ID=75619391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019193189A Pending JP2021068811A (ja) 2019-10-24 2019-10-24 半導体装置及び電子機器

Country Status (3)

Country Link
US (1) US20240128300A1 (ja)
JP (1) JP2021068811A (ja)
WO (1) WO2021079576A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023176969A (ja) * 2022-06-01 2023-12-13 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置
WO2024024515A1 (ja) * 2022-07-29 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 光検出素子および測距システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910817B2 (ja) * 2000-12-19 2007-04-25 ユーディナデバイス株式会社 半導体受光装置
JP7055544B2 (ja) * 2016-11-29 2022-04-18 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび電子機器
JP6932580B2 (ja) * 2017-08-04 2021-09-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Also Published As

Publication number Publication date
WO2021079576A1 (ja) 2021-04-29
US20240128300A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
JP7055544B2 (ja) センサチップおよび電子機器
WO2020209009A1 (ja) センサチップ及び電子機器
WO2020202880A1 (ja) アバランシェフォトダイオードセンサおよびセンサ装置
WO2021059687A1 (ja) 半導体装置及びその製造方法、並びに電子機器
WO2021079576A1 (ja) 半導体装置及び電子機器
TW202114241A (zh) 光接收元件、距離測量模組及電子儀器
WO2021215066A1 (ja) 光検出器及び電子機器
WO2022019116A1 (ja) 受光素子および電子機器
US20240170525A1 (en) Sensor device
US20230011366A1 (en) Semiconductor device and electronic apparatus
JP6913840B1 (ja) 測距イメージセンサ及びその製造方法
JP7285351B2 (ja) 光検出素子および電子機器
JP2021106180A (ja) 固体撮像素子
US12034017B2 (en) Sensor chip and electronic device
JP2023107794A (ja) 光検出素子および電子機器
WO2022254797A1 (ja) 光検出素子、光検出素子の製造方法、及び電子機器
JP7178597B2 (ja) 固体撮像素子
TWI837140B (zh) 受光元件及測距模組
US20230048727A1 (en) Ranging image sensor
JP2022148028A (ja) センサ素子および測距システム