TW201904020A - 記憶體裝置及記憶體裝置之製造方法 - Google Patents

記憶體裝置及記憶體裝置之製造方法 Download PDF

Info

Publication number
TW201904020A
TW201904020A TW107117186A TW107117186A TW201904020A TW 201904020 A TW201904020 A TW 201904020A TW 107117186 A TW107117186 A TW 107117186A TW 107117186 A TW107117186 A TW 107117186A TW 201904020 A TW201904020 A TW 201904020A
Authority
TW
Taiwan
Prior art keywords
wiring
memory
preamble
memory device
metal film
Prior art date
Application number
TW107117186A
Other languages
English (en)
Other versions
TWI798226B (zh
Inventor
角野潤
田崎雅幸
深田英幸
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201904020A publication Critical patent/TW201904020A/zh
Application granted granted Critical
Publication of TWI798226B publication Critical patent/TWI798226B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本揭露之一實施形態的記憶體裝置，係具備：邏輯電路，是由含有配線間距不同之層的複數個配線層所層積而成；和記憶體元件，係被設在複數個配線層之間。

Description

記憶體裝置及記憶體裝置之製造方法
本揭露係有關於在邏輯電路中混合搭載有記憶體元件的記憶體裝置及其製造方法。
例如，如專利文獻1、2所揭露的半導體裝置般地，在微電腦等之半導體裝置之邏輯電路中混合搭載非揮發性記憶體，係作為使半導體裝置之機能提升的手段而被廣泛採用。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2017-45947號公報 　　[專利文獻2]日本特開2017-54900號公報
可是，作為在邏輯電路中混合搭載的記憶體是使用NOR型快閃記憶體的情況下，則在基板上就會變成將記憶部及驅動部做並列配置。因此，每位元之面積會有變大的傾向，恐怕導致成本的增加。
可兼顧高機能化及成本之降低的記憶體裝置及記憶體裝置之製造方法的提供，係被人們所期望。
本揭露之一實施形態的記憶體裝置，係具備：邏輯電路，是由含有配線間距不同之層的複數個配線層所層積而成；和記憶體元件，係被設在複數個配線層之間。
本揭露之一實施形態的記憶體裝置之製造方法，係將含有配線間距不同之層的複數個配線層予以層積而形成邏輯電路，並且在複數個配線層之間形成記憶體元件。
在本揭露之一實施形態的記憶體裝置及一實施形態的記憶體裝置之製造方法中，藉由在構成邏輯電路的含有配線間距不同之層的複數個配線層之間，形成記憶體元件，就可不改變邏輯電路的配線圖案或層積結構，即可在邏輯電路中混合搭載記憶體元件。
若依據本揭露之一實施形態的記憶體裝置及一實施形態的記憶體裝置之製造方法，則藉由在構成邏輯電路的含有配線間距不同之配線層的複數個配線層之間，形成記憶體元件，因此，可不改變邏輯電路的配線圖案或層積結構，即可在邏輯電路中混合搭載記憶體元件。藉此，可兼顧高機能化及成本之降低。
此外，並非一定限定於這裡所記載的效果，亦可為本揭露中所記載之任一效果。
以下，參照圖式來詳細說明本揭露的實施形態。以下的說明係為本揭露之一具體例，本揭露係不被限定於以下之態樣。又，本揭露係關於各圖中所示的各構成要素之配置或寸法、寸法比等，也不受這些所限定。此外，說明的順序係如下。 1.第1實施形態(在構成邏輯電路的配線層之間形成了記憶胞的例子) 　　1-1.記憶體裝置之構成 　　1-2.記憶體裝置之製造方法 　　1-3.作用・效果 2.第2實施形態(在已被層積之3個配線層之一方的配線層間形成了記憶體元件，在他方之配線層間形成了選擇元件的例子) 3.第3實施形態(在已被層積之3個配線層間，省略第2層之配線層而形成了記憶胞的例子) 4.第4實施形態(在已被層積之3個配線層之間，省略第2層之配線層而層積形成了記憶胞及中間電阻層的例子) 5.第5實施形態(跨越配線間距不同之配線層之間而形成了記憶胞的例子) 6.變形例 　　6-1.變形例1(在含有配線間距不同之配線層的已被層積之3個配線層之間，省略第2層之配線層而形成了記憶胞的例子) 　　6-2.變形例2(在構成記憶胞的記憶體元件與選擇元件之間設有中間電阻層的例子) 　　6-3.變形例3(在邏輯部及記憶部中使用由不同材料所成之蝕刻停止膜藉此而將邏輯部中的配線與貫孔之連接、和記憶部中的位元線BL與記憶胞之連接予以一次進行的例子) 　　6-4.變形例4(將複數個記憶胞設在不同配線層間的例子) 　　6-5.變形例5(將複數個記憶胞設在配線間距不同之配線層間的例子) 　　6-6.變形例6(將記憶胞上的障壁金屬膜之形成位置予以錯開的例子) 　　6-7.變形例7(在構成邏輯電路的配線層間，使用大馬士革法而形成了記憶胞的例子)
＜1.第1實施形態＞ 　　圖1係模式性表示本揭露的第1實施形態所述之記憶體裝置(記憶體裝置1)的剖面構成。圖2係將圖1所示的記憶體裝置1之要部之構成予以放大表示。該記憶體裝置1係例如，構成行動機器或汽車等之電子機器中所被搭載的微電腦，是在邏輯電路中混合搭載有記憶體。在本實施形態中，記憶體裝置1，係在構成邏輯電路100的複數個配線層(金屬膜M1～金屬膜M10)之間(例如金屬膜M3與金屬膜M4之間)，形成有記憶體元件12。
(1-1.記憶體裝置之構成) 　　記憶體裝置1，係如上述，是在邏輯電路100中混合搭載有記憶體(記憶體元件12)而成者，邏輯電路100係具有：由複數個配線層所層積而成的多層配線結構。邏輯電路100係具有：由進行邏輯演算之電路所構成的邏輯部100A、和被形成有記憶體元件12的記憶部100B。邏輯部100A及記憶部100B，係具有相同的配線結構。亦即，邏輯部100A及記憶部100B，係於同一層內具有相同的配線圖案，同時，於層積方向上也是具有以彼此相同的配線間隔而被形成的配線結構。
構成邏輯電路100的多層配線結構，係具有由配線間距不同之層所被層積而成的構成，具有：配線間距較密的配線層被複數層積而成的層(第1配線層)、和配線間距較疏的配線層被複數層積而成的層(第2配線層)。在本實施形態的記憶體裝置1中，邏輯電路100，係如圖1所示，具有：在基板41上，配線間距最密的配線層被層積所成的第1配線層10、和配線間距比第1配線層10還疏的第2配線層20、和配線間距最疏的第3配線層30，是依此順序而被層積的構成。
構成邏輯電路100的多層配線結構係具有例如：由10層的配線層被層積之結構。具體而言，邏輯電路100，係從基板41側起依序由例如：金屬膜M1、金屬膜M2、金屬膜M3、金屬膜M4、金屬膜M5、金屬膜M6、金屬膜M7、金屬膜M8、金屬膜M9及金屬膜M10，是被嵌埋在絕緣膜(例如層間絕緣層48(參照圖3H))中而被形成的構成。金屬膜M1與金屬膜M2，係藉由貫孔V1而被連接。以下，同樣地，金屬膜M2與金屬膜M3，係藉由貫孔V2而被連接。金屬膜M3與金屬膜M4，係藉由貫孔V3而被連接。金屬膜M4與金屬膜M5，係藉由貫孔V4而被連接。金屬膜M5與金屬膜M6，係藉由貫孔V5而被連接。金屬膜M6與金屬膜M7，係藉由貫孔V6而被連接。金屬膜M7與金屬膜M8，係藉由貫孔V7而被連接。金屬膜M8與金屬膜M9，係藉由貫孔V8而被連接。金屬膜M9與金屬膜M10，係藉由貫孔V9而被連接。金屬膜M1，係隔著接觸孔CT1而被設在基板41上。上記金屬膜M1～金屬膜M10之中，金屬膜M1～金屬膜M6，係藉由相同的配線規則而被形成，構成了第1配線層10。金屬膜M7及金屬膜M8，係藉由相同的配線規則而被形成，構成了第2配線層20。金屬膜M9及金屬膜M10，係藉由相同的配線規則而被形成，構成了第3配線層30。此外，圖1所示的邏輯電路100之構成係為一例，並非限定於此。
在本實施形態中，記憶體元件12係與選擇元件11一併構成了記憶胞13，被形成在，具有和邏輯部100A同樣之配線結構的記憶部100B的配線層間。具體而言，記憶體元件12，係在配線間距最密的第1配線層10的，例如金屬膜M3與金屬膜M4之間的貫孔V3部分，與選擇元件11一起地，被形成作為記憶胞13。
記憶胞13，係為將具有所謂交叉點陣列結構的記憶胞陣列予以構成的1元件，是被設在朝一方向延伸之字組線WL、與朝和字組線WL不同方向延伸之位元線BL的交點上。在本實施形態中，被設在記憶部100B的金屬膜M3是被當成字組線WL，金屬膜M4是被當成位元線BL來使用，具有在字組線WL側係配置有選擇元件11，在位元線BL側係配置有記憶體元件12的構成。此外，在圖1中，將金屬膜M2與字組線WL及金屬膜M5與金屬膜M6予以連接的貫孔V2、V5雖然未被圖示，但係再與圖1所示的剖面不同的位置，分別被電性連接。
(選擇元件) 　　選擇元件11，係用來使具有所謂交叉點陣列結構的記憶胞陣列中所被複數配設的其中任意之記憶體元件做選擇性動作所需。又，選擇元件11，係對記憶體元件12做串聯地連接，隨著施加電壓之增加而電阻會大幅地降低，在施加電壓較低的情況下會呈現高電阻狀態。換言之，選擇元件11，係在施加電壓較低的情況下則電阻會變高，在施加電壓較高的情況下則電阻會大幅降低，可讓大電流(例如數十倍之電流)通過的非線性之電阻特性。再者，所謂選擇元件11，係不會進行例如，藉由電壓施加所致之離子之移動而被形成的傳導路徑即使在施加電壓消失後仍被維持等的記憶體動作。
選擇元件11係具有例如使用了雙向閾值開關之構成，是藉由例如：BGaPTe、BGaAsTe、BGaPTeN、BGaAsTeN、BGaPTeO、BGaAsTeO、BGaCPTe、BGaCAsTe、BGaCPTeN、BGaCAsTeN、BGaCPTeO、BGaCAsTeO之中的任一元素構成而被形成。又，選擇元件11係可使用例如MSM(Metal-Semiconductor-Metal)二極體、MIM(Metal-Insulator-Metal)二極體、壓敏電阻來構成，亦可由複數層來構成。甚至，選擇元件11，係亦可隨著記憶體元件12之動作方法，而使用單向二極體或雙向二極體。
(記憶體元件) 　　記憶體元件12係例如，其電阻值是隨電性訊號而做可逆性變化，係為可保持該變化之狀態的具有非揮發性的電阻變化型之記憶體元件。記憶體元件12係例如，如圖2所示，具有離子源層12A與電阻變化層12B被層積而成之結構。
離子源層12A係含有，藉由電場的施加而在電阻變化層12B內形成傳導路徑的可動元素而被形成。該可動元素係為例如：過渡金屬元素、鋁(Al)、銅(Cu)或硫屬元素。作為硫屬元素係可舉出例如：碲(Te)、硒(Se)、或硫(S)。作為過渡金屬元素，係為週期表第4族～第6族的元素，可舉出例如：鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)或鎢(W)等。離子源層12A，係將上記可動元素含有1種或是2種以上而被構成。又，離子源層12A係亦可含有：氧(O)、氮(N)、上記可動元素以外之元素(例如錳(Mn)、鈷(Co)、鐵(Fe)、鎳(Ni)、或鉑(Pt))或矽(Si)等也無妨。
電阻變化層12B係例如，是由金屬元素或非金屬元素的氧化物、或是金屬元素或非金屬元素的氮化物所構成，在一對電極之間施加有所定之電壓的情況下，電阻值會變化。
在本實施形態的記憶體元件12中，一旦對初期狀態(高電阻狀態)的元件施加「正方向」的電壓或電流脈衝，則離子源層12A中所含之，例如，過渡金屬元素就會離子化而往電阻變化層12B擴散，或因為氧離子的移動而導致發生氧缺陷，在電阻變化層12B中會形成氧化狀態較低的低電阻部(傳導路徑)而使電阻變化層12B的電阻變低(記錄狀態)。一旦對此低電阻狀態的記憶體元件12朝「負方向」施加電壓脈衝，則電阻變化層12B中的金屬離子會往離子源層12A中移動，或者氧離子會從離子源層12A移動而導致傳導路徑部分的氧缺陷會減少。藉此含有過渡金屬元素的傳導路徑就會消滅，電阻變化層12B之電阻就會變成高的狀態(初期狀態或抹除狀態)。
此外，電阻變化的原理係可為相變化、分極、磁化方向及傳導路徑(絲狀路徑)之形成等，並無特別限定。亦即，記憶體元件12係無論是使用例如：PCM(相變化型記憶體元件)、FeRAM(強介電體記憶體元件)、MRAM(磁阻變化型記憶體元件)及含有過渡金屬氧化物、或硫屬化物的電阻變化記憶體元件之任一者皆無妨。
又，在圖2所示的記憶胞13中，雖然圖示了離子源層12A是在位元線BL側，電阻變化層12B是在選擇元件11側被配置的例子，但不限於此。記憶體元件12之構成係亦可為，離子源層12A是在選擇元件11側，電阻變化層12B是在位元線BL側被配置。甚至，記憶胞13係亦可具備其他的層。例如，在選擇元件11與記憶體元件12之間亦可形成有例如：用來防止過渡金屬元素之擴散及離子傳導的障壁層。作為障壁層的材料係可舉出例如：鎢(W)、氮化鎢(WN)、氮化鈦(TiN)、碳(C)、鉬(Mo)、鉭(Ta)、氮化鉭(TaN)、鈦鎢(TiW)、或矽化物等。藉由設置障壁層，離子源層12A中所含之過渡金屬元素之擴散所致之選擇元件11的劣化就可被減低。
(1-2.記憶體裝置之製造方法) 　　本實施形態的記憶體裝置1係可例如製造如下。此外，下記所示的製造方法係為一例，亦可使用其他的方法來形成。
圖3A～圖3H係將本實施形態的記憶體裝置1之要部(記憶胞13所被形成之配線層)之製造方法按照工程順序而加以表示。首先，如圖3A所示，例如，使用一般的大馬士革法所致之配線技術，形成被埋設在層間絕緣層42中的，周圍具有障壁金屬膜43的金屬膜M5及具有與金屬膜M5相同之配線圖案的字組線WL。此外，在本實施形態中，金屬膜M1～M10、字組線WL、位元線BL及貫孔V1～V9，係藉由銅(Cu)而被形成，在其周圍係被形成有，用來防止Cu之擴散的障壁金屬膜(例如障壁金屬膜43)。接下來，在金屬膜M5、字組線WL及層間絕緣層42上，例如使用PVD(physical vapor deposition)法及CVD(Chemical Vapor Deposition)法，將連續的障壁金屬膜(例如TiN膜)44、選擇元件層11X、記憶體元件層12X、障壁金屬膜(例如TiN膜)45及硬遮罩(遮罩46)，依此順序而加以形成之。
接著，如圖3B所示，例如，使用光微影法而將遮罩46進行圖案化之後，例如藉由乾式蝕刻法，將障壁金屬膜44、選擇元件層11X、記憶體元件層12X及障壁金屬膜45予以蝕刻，在字組線WL上形成記憶胞13。
接下來，如圖3C所示，例如，使用ALD法或CVD法而將SiN膜47予以成膜。藉此，保護蝕刻停止膜47a及記憶胞13的保護膜47b係以一個工程就被形成。
接著，如圖3D所示，在SiN膜47上，例如，使用CVD法而將Low-K膜予以成膜之後，藉由CMP (chemical mechanical polishing)法將表面變成平坦化並形成層間絕緣層48。接下來，在層間絕緣層48上，形成硬遮罩(遮罩49)。
接著，使用大馬士革法，在邏輯部100A形成貫孔V3及金屬膜M4，在記憶部100B形成位元線BL。首先，如圖3E所示，使用光微影法將遮罩49進行圖案化，在被設於邏輯部100A的金屬膜M3上，例如，藉由蝕刻，形成直達蝕刻停止膜47a為止的開口48H1 。
接著，如圖3F所示，例如，使用光微影法將遮罩49進行圖案化之後，藉由蝕刻，在金屬膜M3上及記憶胞13上，分別形成金屬膜M4及位元線BL之開口寬度的開口48H2 。
接下來，如圖3G所示，藉由再度進行蝕刻，記憶胞13上的遮罩46係被去除，同時，金屬膜M3上的蝕刻停止膜47a也被蝕刻，而露出金屬膜M3。
接著，在開口48H2 內，例如在開口48H2 之側面及底面，作為障壁金屬膜50，而將例如TiN膜予以成膜。最後，作為貫孔V3、金屬膜M4及位元線BL而在開口48H2 內將銅(Cu)進行成膜之後，藉由CMP法而將層間絕緣層48上所被成膜之銅膜進行研磨而去除之，使表面平坦化。藉此，於記憶部100B中記憶胞13所被組入的配線層(此處係為金屬膜M3及金屬膜M4)係被形成。
(1-3.作用・效果) 　　如前述，構成微電腦等之半導體裝置的邏輯電路中混合搭載非揮發性記憶體，係作為使半導體裝置之機能提升的手段而被廣泛採用。作為在邏輯電路中所被混合搭載的非揮發性記憶體，一般而言是採用NOR型快閃記憶體或狹縫閘極型快閃記憶體等。
這些快閃記憶體係為應用到半導體電晶體的記憶體，因此在基板上必須要將記憶部及驅動部做並列地配置。因此，每位元之面積會有變大的傾向，而有成本增加的問題。
相對於此，在本實施形態的記憶體裝置1及其製造方法中，是在構成邏輯電路100的複數個配線層之間，設置記憶體元件12。藉此，不必像是上記那樣，在基板41上將記憶部和驅動部做並列形成，就可在邏輯電路100中混合搭載記憶體元件12。
由以上原因，在本實施形態的記憶體裝置1及其製造方法中，是在構成邏輯電路100的複數個配線層之間，設置記憶體元件12。藉此，不必像是上記那樣，在基板41上將記憶部和驅動部做並列形成，就可在邏輯電路100中混合搭載記憶體元件12，可兼顧高機能化及成本之降低。
又，在本實施形態中，作為記憶體元件12，是使用電阻變化型的非揮發性記憶體元件。藉此，在構成邏輯電路的配線層之中，在構成配線間距最密的第1配線層10的金屬膜間(例如金屬膜M3與金屬膜M4之間)，不必變更構成邏輯電路的配線層之配線圖案或層積結構，就可形成記憶體元件12。具體而言，邏輯部100A中的，將將金屬膜M3與金屬膜M4予以連接的貫孔V3，單純置換成記憶胞13即可形成。因此，可低成本地提供較高機能的記憶體裝置1。
再者，如上述，於記憶胞13之形成工程中使用乾式蝕刻法的情況下，在記憶胞13之側面會發生損傷。因此，在記憶胞13之側面係形成有保護膜較為理想，但會有增加工程數的疑慮。相對於此，在本實施形態的記憶體裝置1之製造方法中，將記憶胞13之側壁予以保護的保護膜57b，是在與將被設於邏輯部的配線(例如金屬膜M3與金屬膜M4)之間予以連接的貫孔V3的形成之際所使用的蝕刻停止膜47a的同一工程中，一次形成。藉此，不會增加工程數，就可形成記憶胞13的保護膜47b。
接著，說明第2～第5實施形態及變形例1～7。以下，關於與上記第1實施形態相同之構成要素係標示同一符號，並適宜省略其說明。
＜2.第2實施形態＞ 　　圖4係模式性表示本揭露的第2實施形態所述之記憶體裝置(記憶體裝置2A)的剖面構成。在本實施形態中，是將構成記憶胞13的選擇元件11及記憶體元件12，在構成邏輯電路100的第1配線層10中所被層積形成的3個配線層之間(例如金屬膜M3與金屬膜M4之間及金屬膜M4與金屬膜M5之間)，分別分開而設置，這點是和上記第1實施形態不同。
如上記，在本實施形態的記憶體裝置2A中，是以構成第1配線層10的金屬膜M4為分界，在金屬膜M3與金屬膜M4之間及金屬膜M4與金屬膜M5之間，分別設置選擇元件11及記憶體元件12。亦即，邏輯部100A中的，將金屬膜M3與金屬膜M4予以連接的貫孔V3及將金屬膜M4與金屬膜M5予以連接的貫孔V4，分別被置換成選擇元件11及記憶體元件12而形成之。藉此，選擇元件11及記憶體元件12，係相較於上記第1實施形態，可充分確保各自的層積方向之厚度。因此，除了上記第1實施形態以外，還可達成在邏輯電路100邁向微細化之際，可維持各自之性能的此一效果。
＜3.第3實施形態＞ 　　圖5係模式性表示本揭露的第3實施形態所述之記憶體裝置(記憶體裝置3A)的剖面構成。在本實施形態中，係將構成記憶胞13的選擇元件11及記憶體元件12，構成邏輯電路100的第1配線層10的，例如，將金屬膜M4予以省略，在金屬膜M3與金屬膜M5之間，設置記憶胞13，這點是和上記第1、第2實施形態不同。
本實施形態的記憶體裝置3A中的選擇元件11及記憶體元件12係可使用例如，和上記第1實施形態中所說明之貫孔V3及金屬膜M4之形成工程，來加以形成。亦即，例如，於圖3E～圖3H所示的邏輯部100A中的貫孔V3及金屬膜M4的形成工程中，在記憶部100B中也形成同樣的開口48H2 ，在其中，取代掉構成貫孔V3及金屬膜M4的銅(Cu)而改為使用選擇元件11之材料，就可形成圖5所示的選擇元件11。針對記憶體元件12，係於邏輯部100A中的貫孔V4及金屬膜M5的形成工程中，使用同樣的方法來形成開口，使用記憶體元件12之材料來埋設開口，就可形成圖5所示的記憶體元件12。
作為上記以外之方法，係有以下之方法。例如，將選擇元件11以乾式蝕刻法加以形成之後，在邏輯部100A的金屬膜M3上形成貫孔V3及金屬膜M4。此外，此時，在記憶部100B中所設置的選擇元件11上，係不進行金屬膜M4之圖案化。在此工程中，選擇元件11之上面與金屬膜M4之上面係成為同一面。其後，在選擇元件11上將記憶體元件12以乾式蝕刻法加以形成之後，將邏輯部100A及記憶部100B、連同貫孔V4及金屬膜M5同時加以形成。
如上記，在本實施形態的記憶體裝置3A中，係於記憶部100B中省略掉構成第1配線層10D金屬膜M4，在金屬膜M3與金屬膜M5之間設置記憶胞13。藉此，選擇元件11及記憶體元件12，係還可多確保各自的層積方向之厚度，達金屬膜M4之厚度的份量。因此，相較於上記第2實施形態，即使在邏輯電路100邁向微細化的情況下，仍可維持較高的性能，可達此一效果。
＜4.第4實施形態＞ 　　圖6係模式性表示本揭露的第4實施形態所述之記憶體裝置(記憶體裝置4A)的剖面構成。在本實施形態中，係將構成記憶胞13的選擇元件11及記憶體元件12，構成邏輯電路100的第1配線層10的，例如，將金屬膜M4予以省略，在貫孔V3及金屬膜M4之形成位置設置記憶胞13，在貫孔V4之形成位置形成了中間電阻層14，這點是和上記第1～第3實施形態不同。
中間電阻層14，係用來防止非意圖之充電電流往記憶胞13流動所需。中間電阻層14係例如，具有和邏輯部100A中所被設置的貫孔V4相同之構成，例如，可在邏輯部100A的貫孔4之形成時，加以形成。或者，在記憶體元件12的成膜之際，在記憶體元件12上已經成膜有構成中間電阻層14之膜的狀態下，藉由乾式蝕刻法而與記憶體元件12一起一次形成。
如上記，在本實施形態的記憶體裝置4A中，係於記憶部100B中將構成第1配線層10的金屬膜M4予以省略，在貫孔V3及金屬膜M4之形成位置設置記憶胞13，在記憶胞13上形成中間電阻層14。藉此，可確保選擇元件11及記憶體元件12的層積方向之厚度，同時可防止會有流往記憶胞13之虞的非意圖之充電電流所致之記憶胞13的劣化。因此，除了上記第1實施形態的效果以外，還可達成在邏輯電路100邁向微細化之際，可維持各自之性能的此一效果，同時還可達成提升記憶胞13之動作穩定性的此一效果。
又，一般而言在中間電阻層14之形成中，伴隨工程數之增加，也牽連到成本之增加。相對於此，在本實施形態中，於邏輯部100A中將金屬膜M4與金屬膜M5予以連接的貫孔V4，是作為記憶部100B中的中間電阻層14來使用。藉此，不必增加工程數，就可形成中間電阻層14。
＜5.第5實施形態＞ 　　圖7係模式性表示本揭露的第5實施形態所述之記憶體裝置(記憶體裝置2B)的剖面構成。在本實施形態中，係將構成記憶胞13的選擇元件11及記憶體元件12，跨越構成邏輯電路100的第1配線層10及第2配線層20而加以形成，這點是和上記第1～第4實施形態不同。
如上記，在本實施形態的記憶體裝置2B中，係將構成記憶胞13的選擇元件11及記憶體元件12，跨越構成邏輯電路100的第1配線層10及第2配線層20而加以形成。具體而言，例如，在將第1配線層10予以構成，並且，在被設於與第2配線層20之交界的金屬膜M6與其正下方的金屬膜M5之間形成選擇元件11，在金屬膜M6與構成第2配線層20的金屬膜M7之間形成記憶體元件12。藉此，選擇元件11及記憶體元件12，係可充分確保各自的層積方向之厚度。再者，是將記憶體元件12設在，相較於第1配線層10而配線間距較疏的第2配線層20。第2配線層20中所被設置的貫孔V6、V7，係相較於第1配線層10中所被設置的貫孔V1～V5，配線寬度較大。因此，藉由將第2配線層20的貫孔(此處係為貫孔V6)置換成記憶體元件12，就可確保記憶體元件12的元件面積。因此，相較於上記第2實施形態，即使在邏輯電路100更進一步邁向微細化的情況下，仍可維持記憶體元件12的性能，可達此一效果。
又，在本實施形態中，由於是將配線寬度及層積方向之膜厚較大的構成第2配線層20的金屬膜M7當作位元線BL來使用，因此可使位元線BL的電阻降低。藉此，可抑制訊號的劣化，使記憶體元件12的性能提升，可獲得此一效果。
＜6.變形例＞ (6-1.變形例1) 　　圖8係模式性表示本揭露的變形例1所述之記憶體裝置(記憶體裝置3B)的剖面構成。本變形例的記憶體裝置3B，係將上記第3實施形態與上記第5實施形態之構成加以組合而成，是將記憶胞13跨越第1配線層10及第2配線層20而加以形成，並且，省略金屬膜M6而在金屬膜M5與金屬膜M7之間將選擇元件11與記憶體元件12予以層積。
藉由上記構成，在本變形例的記憶體裝置3B中，即使在邏輯電路100更進一步邁向微細化的情況下，仍可維持記憶體元件12的性能，可達此一效果。
(6-2.變形例2) 　　圖9係模式性表示本揭露的變形例2所述之記憶體裝置(記憶體裝置4B)的剖面構成。本變形例的記憶體裝置4B，係將上記第4實施形態中在記憶胞13與位元線BL之間所被設置的中間電阻層14，設在選擇元件11與記憶體元件12之間。
本變形例的記憶體裝置4B，係可例如製造如下。
圖10A～圖10G係將記憶體裝置4B的記憶胞13所被形成的配線層之製造方法按照工程順序而加以表示。首先，如圖10A所示，例如，使用一般的大馬士革法所致之配線技術而被形成的，周圍具有障壁金屬膜43的金屬膜M3及具有與金屬膜M3相同之配線圖案的字組線WL、和層間絕緣層42之上，例如，形成由氮化鈦(TiN)或鎢(W)所成之障壁膜51。
接下來，如圖10B所示，例如，使用PVD法、CVD法及CMP法而在障壁膜51內的字組線WL所對應之位置，形成障壁金屬膜44。接著，如圖10C所示，在障壁膜51及障壁金屬膜44上，例如，使用PVD法及CVD法，而將選擇元件層11X、障壁金屬膜(例如TiN膜)52及硬遮罩(遮罩53、54)，依此順序而加以形成。
接著，如圖10D所示，例如，使用光微影法而將遮罩54進行圖案化之後，將選擇元件層11X、障壁金屬膜52及遮罩53予以蝕刻，在字組線WL上形成記憶胞13。接下來，例如，使用ALD法或CVD法，在障壁膜51及已被層積之選擇元件11、障壁金屬膜52及遮罩53、54之側面及上面，將SiN膜47予以成膜。接著，在SiN膜47上，例如，使用CVD法而將Low-K膜予以成膜之後，藉由CMP法將表面變成平坦化並形成層間絕緣層48。接下來，在層間絕緣層48上，形成硬遮罩(遮罩49)。
接下來，使用大馬士革法，在邏輯部100A形成貫孔V3及金屬膜M4，在記憶部100B形成位元線BL。首先，如圖10E所示，使用光微影法將遮罩49進行圖案化，在被設於邏輯部100A的金屬膜M3及選擇元件11上，例如，藉由蝕刻而分別形成開口48H3 。此時，在金屬膜M3上係由障壁膜51，在選擇元件11上係由遮罩53，分別擔任蝕刻停止膜。
接著，如圖10F所示，例如，使用光微影法將遮罩49進行圖案化之後，藉由蝕刻，在金屬膜M3上，形成金屬膜M4的開口48H4 。接下來，再度藉由蝕刻，將金屬膜M3上之障壁膜51及選擇元件11上的遮罩53予以去除。
接著，如圖10G所示，例如，使用PVD法而在開口48H4 內形成障壁金屬膜50。此時，所被成膜的障壁金屬膜50之膜厚，係隨開口48H4 之深度而變化。亦即，如圖10G所示，在開口48H4 之深度較淺的選擇元件11上的開口48H4 之底部，係有比金屬膜M3上還後的障壁金屬膜50被成膜。該選擇元件11上所被設置的障壁金屬膜50，係相當於中間電阻層14。障壁金屬膜50，係為例如TiN膜，電阻是比構成貫孔V3的銅(Cu)還高。利用該開口48H4 之深度的差異，在選擇元件11上，形成厚膜的障壁金屬膜50，將其與選擇元件11上所被形成之貫孔V3一起當作中間電阻層14來使用，藉此就可將中間電阻層14的電阻值調整成所望之值。
接下來，在開口48H4 內，將作為貫孔V3及金屬膜M4的銅(Cu)予以成膜之後，藉由CMP法而將層間絕緣層48上已被成膜之銅膜予以研磨而去除之，使表面平坦化。之後，藉由使用上述的貫孔V3、金屬膜M4及記憶胞13之製造方法，而形成貫孔4及記憶體元件12。藉此，在圖9所示的金屬膜M3與金屬膜M5之間，就會隔著貫孔V3而形成選擇元件11及記憶體元件12所被層積之配線層。
如此，中間電阻層14，係亦可被設在選擇元件11與記憶體元件12之間。又，在本變形例中，係於該製造工程中，利用開口48H4 的深度之差異，來調整選擇元件11上所被成膜的障壁金屬膜50之厚度，藉此而可將中間電阻層14之電阻值調整成所望之值。
(6-3.變形例3) 　　圖11A～圖11D係將本揭露之變形例3所述之記憶體裝置(記憶體裝置1)的記憶胞13所被形成之配線層之製造方法的另一例按照工程順序而加以表示。
在本變形例中，如圖11A所示，首先，和變形例2同樣地，在周圍具有障壁金屬膜43的金屬膜M3及具有與金屬膜M3相同配線圖案的字組線WL、和層間絕緣層42之上，形成障壁膜51之後，在障壁膜51內的字組線WL所對應之位置，形成障壁金屬膜44。接下來，在障壁膜51及障壁金屬膜44上，將選擇元件層11X、記憶體元件層12X、障壁金屬膜45及硬遮罩(遮罩46)，依此順序而加以形成。
接著，使用光微影法及乾式蝕刻法，將選擇元件層11X、記憶體元件層12X及障壁金屬膜45予以蝕刻，在字組線WL上形成記憶胞13。接下來，在障壁膜51及已被層積之選擇元件層11X、記憶體元件層12X、障壁金屬膜45及遮罩46之側面及上面，將SiN膜47予以成膜。接著，在SiN膜47上，例如，使用CVD法而將Low-K膜予以成膜之後，藉由CMP法將表面變成平坦化並形成層間絕緣層48。
接下來，使用大馬士革法，在邏輯部100A形成貫孔V3及金屬膜M4，在記憶部100B形成位元線BL。首先，如圖11B所示，使用光微影法將遮罩49進行圖案化，在被設於邏輯部100A的金屬膜M3上，形成直達障壁膜51為止的開口48H5 。
接著，如圖11C所示，首先，使用光微影法將遮罩49進行圖案化之後，藉由蝕刻，在金屬膜M3上及記憶胞13上，分別形成開口48H6 。接下來，再度藉由蝕刻，將金屬膜M3上之障壁膜51及記憶胞13上的遮罩46，一起進行蝕刻。藉此，金屬膜M3及記憶胞13上所被設置的障壁金屬膜45係會露出。
最後，如圖11D所示，在開口48H6 之側面及底面，將障壁金屬膜50予以成膜之後，在開口48H6 內埋設作為貫孔V3及金屬膜M4的銅(Cu)，藉由CMP法而將層間絕緣層48上已被成膜的銅進行研磨而去除，使表面平坦化。
於上記第1實施形態中所說明的製造方法中，邏輯部100A中的進行金屬膜M3與貫孔V3之連接及記憶部100B中的記憶胞13(具體而言係為記憶胞13上所被設置的障壁金屬膜45)與位元線BL之連接的開口的設置工程，係由於蝕刻材料、或各自之膜厚的差異，因此難以同時形成。
相對於此，在本變形例中，是預先在邏輯部100A的金屬膜M3上，形成和記憶胞13上所被形成之遮罩46具有同等蝕刻耐性的膜(障壁膜51)。藉此，在開口48H6 的形成工程中可擴大容限，可提升製造良率。
(6-4.變形例4) 　　圖12係模式性表示本揭露的變形例4所述之記憶體裝置(記憶體裝置5A)的剖面構成。本變形例的記憶體裝置5A，係例如，在構成第1配線層10的金屬膜M3與金屬膜M4之間及金屬膜M4與金屬膜M5之間，分別設置記憶胞13A、13B。
如此，在本技術中，不必變更構成邏輯電路100的配線層之配線圖案，就可將複數個記憶胞13形成在不同的配線層之間。
(6-5.變形例5) 　　圖13係模式性表示本揭露的變形例5所述之記憶體裝置(記憶體裝置5B)的剖面構成。本變形例的記憶體裝置5B，係在第1配線層10及第2配線層20，分別設置記憶胞13A、13B。
本變形例的記憶體裝置5B中所被設置的記憶胞13A、13B，係依照已被形成之配線層的設計規則，而各自的尺寸係為不同。具體而言，將第1配線層10中所被形成之記憶胞13A予以構成的選擇元件11及記憶體元件12的寬度，係比將第2配線層20中所被形成之記憶胞13B予以構成的選擇元件11及記憶體元件12的寬度還小。一般而言，在層積方向之厚度相等的情況下，記憶體元件12的寬度，亦即元件面積越小者則高速動作越佳，元件面積越大者則信賴性越高。
如此，在具有本揭露之構成的記憶體裝置5B中，不必變更構成邏輯電路100的配線層之配線圖案，就可在1個基板41上，混合搭載特性不同的記憶胞13A、13B。因此，可隨著用途而將記憶胞做混合搭載，可更加提升記憶體裝置5B的機能性。
(6-6.變形例6) 　　圖14係模式性表示本揭露的變形例6所述之記憶體裝置(記憶體裝置6)的剖面構成。本變形例的記憶體裝置6，係例如於記憶體裝置1中，將記憶胞13與位元線BL之間所被設置的障壁金屬膜45，從記憶胞13上意圖性地予以錯開而形成。障壁金屬膜45係例如，作為記憶胞13的電極而發揮機能，藉由將其予以錯開而形成，就可縮小記憶胞13與障壁金屬膜45的接觸面積，障壁金屬膜45的電阻值會變大。藉由如此調整障壁金屬膜45的電阻值，就可減低非意圖之充電電流所致之記憶胞13的劣化。
(6-7.變形例7) 　　圖15係模式性表示本揭露的變形例6所述之記憶體裝置(記憶體裝置7)的剖面構成。本變形例的記憶體裝置7，係例如於記憶體裝置1中，將字組線EL與位元線BL之間所被設置的障壁金屬膜44、記憶胞13及障壁金屬膜45，使用大馬士革法而加以形成。
使用大馬士革法，例如，在層間絕緣層81中所被形成之開口81H內，例如，將障壁金屬膜44、選擇元件11、記憶體元件12及障壁金屬膜45依此順序予以成膜的情況下，係如圖15所示，它們係在開口81H之側面及底面被層狀地形成。設置具有如此構成的記憶胞的情況下，位元線BL係被要求，只會與開口81H內被形成在最內側的障壁金屬膜45接觸的方式而形成之。
如上記，使用大馬士革法而將開口(溝渠)內予以埋設的情況，由於中央會產生空孔因此蝕刻停止膜83會在該當地點(開口之中央)被形成得比較薄。在本變形例中，係利用這點，如圖15所示，在層間絕緣層81上形成蝕刻停止膜83之後，使用異方性蝕刻來形成開口45H。藉此，僅空孔部分會被蝕刻，藉由自我校準就可形成構成位元線BL的開口H。
以上雖然舉出第1～第5實施形態及其變形例1～7來說明了本揭露，但本揭露內容係並非限定於上記實施形態等，可作各種變形。例如，在上記實施形態等中，雖然展示了將所構成的選擇元件11設在字組線WL側，將記憶體元件12設在位元線BL側的例子，但不限於此，亦可記憶體元件12是被形成在字組線WL側，選擇元件11是被形成在位元線BL側。
甚至，在本揭露的記憶體裝置1、2A、2B、3A、3B、4A、4B、5A、5B、6、7中，記憶胞13所被形成的配線層間之位置，係沒有限定。例如，可形成在金屬膜M2與金屬膜M3之間，也可形成在金屬膜M8與金屬膜M9之間。又甚至，在上記實施形態等中，雖然展示了，作為記憶體元件12是使用電阻變化記憶體元件的例子，但不限於此，例如，亦可使用自旋注入記憶體元件。此外，自旋注入記憶體元件，係相較於電阻變化記憶體元件，還要難以進行微細的加工。因此，使用自旋注入記憶體元件的情況下係例如，設在第2配線層20、或第3配線層30的貫孔V6～V9部分，較為理想。
此外，本說明書中所記載的效果，係僅止於例示。本揭露的效果，並不限定於本說明書中所記載的效果。本揭露內容係亦可具有本說明書中所記載之效果以外之效果。
又，例如，本揭露係亦可採取如下之構成。 　　(1) 　　一種記憶體裝置，係具備： 　　邏輯電路，是由含有配線間距不同之配線層的複數個層所層積而成；和 　　記憶體元件，係被設在前記複數個配線層之間。 　　(2) 　　如前記(1)所記載之記憶體裝置，其中，在前記複數個配線層之間，係與前記記憶體元件一併設置有選擇元件。 　　(3) 　　如前記(1)或(2)所記載之記憶體裝置，其中， 　　前記邏輯電路係具有：邏輯部、和被形成有前記記憶體元件的記憶部； 　　前記邏輯部及前記記憶部，係具有相同的配線結構。 　　(4) 　　如前記(1)至(3)之中的任一項所記載之記憶體裝置，其中， 　　前記複數個配線層，係由：配線間距較密的配線層被複數層積所成的第1配線層、和配線間距是比前記第1配線層的配線間距還疏的配線層被複數層積所成的第2配線層，依此順序而被層積。 　　(5) 　　如前記(4)所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　前記記憶胞係被設在，前記第1配線層內所被層積的2個配線之間。 　　(6) 　　如前記(4)所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　前記記憶胞，係在前記第1配線層內所被層積的3個配線之一方的配線間設有前記記憶體元件，在他方之配線間設有前記選擇元件。 　　(7) 　　如前記(4)或(5)所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　在前記第1配線層內所被層積的2個配線之間，係有前記記憶胞和導電膜被層積。 　　(8) 　　如前記(4)、(5)或(7)之中的任一項所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　前記記憶胞係分別被設在，前記第1配線層內的複數個配線間。 　　(9) 　　如前記(4)所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　前記記憶胞，係跨越前記第1配線層和前記第2配線層而被設置。 　　(10) 　　如前記(9)所記載之記憶體裝置，其中，前記記憶體元件係被設在前記第2配線層側，前記選擇元件係被設在前記第1配線層側。 　　(11) 　　如前記(4)至(10)之中的任一項所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　前記記憶胞係分別被設在，前記第1配線層內的配線間及前記第2配線層內的配線間。 　　(12) 　　如前記(2)至(11)之中的任一項所記載之記憶體裝置，其中， 　　前記複數個配線層係分別具有複數個配線； 　　在由前記複數個配線所成之配線層的一配線上所被設置的前記記憶體元件及前記選擇元件的側面係被形成有：被形成在與前記一配線相同配線層內，從構成前記邏輯電路之配線上所被設置的蝕刻停止膜起呈連續的保護膜。 　　(13) 　　如前記(1)至(12)之中的任一項所記載之記憶體裝置，其中，前記記憶體元件係為電阻變化記憶體元件或自旋注入記憶體元件。 　　(14) 　　一種記憶體裝置之製造方法，係 　　將含有配線間距不同之層的複數個配線層予以層積而形成邏輯電路，並且在前記複數個配線層之間形成記憶體元件。 　　(15) 　　如前記(14)所記載之記憶體裝置之製造方法，其中， 　　前記複數個配線層係分別具有複數個配線； 　　在由前記複數個配線所成之配線層的一配線上形成了具有前記記憶體元件和選擇元件的記憶胞之後，在與前記一配線相同配線層內所被形成的他配線上，形成將前記複數個配線層之間予以連接的貫孔。 　　(16) 　　如前記(15)所記載之記憶體裝置之製造方法，其中，在前記一配線上形成了前記記憶胞之後，在前記他配線上將前記貫孔形成之際所使用的蝕刻停止膜和覆蓋前記記憶體元件之側面的保護膜加以一次形成。 　　(17) 　　如前記(15)或(16)所記載之記憶體裝置之製造方法，其中，在前記一配線上形成了前記選擇元件之後，在前記選擇元件上及前記他配線上將障壁金屬膜予以一次成膜，藉此，在前記選擇元件上及前記他配線上形成膜厚不同的障壁金屬膜。 　　(18) 　　如前記(15)至(17)之中的任一項所記載之記憶體裝置之製造方法，其中，在由前記複數個配線所成之配線層的一配線上、與前記記憶胞上，形成由彼此互異之材料所成之蝕刻停止膜。
本申請案係以在日本國特許廳2017年5月31日申請的日本專利申請號第2017-107840號為基礎而主張優先權，該申請案的全部內容係藉由參照而引用於本申請案。
只要是當業者，可隨著設計上之要件或其他因素，而想到各種修正、結合、次結合、及變更，但這些係被添附的申請專利範圍或其均等物之範圍所包含，這點必須理解。
1、2A、2B、3A、3B、4A、4B、5A、5B、6、7‧‧‧記憶體裝置
10‧‧‧第1配線層
11‧‧‧選擇元件
12‧‧‧記憶體元件
13‧‧‧記憶胞
14‧‧‧中間電阻層
20‧‧‧第2配線層
30‧‧‧第3配線層
41‧‧‧基板
42‧‧‧層間絕緣層
43‧‧‧障壁金屬膜
44‧‧‧障壁金屬膜
45‧‧‧障壁金屬膜
46‧‧‧遮罩
47‧‧‧SiN膜
47a‧‧‧蝕刻停止膜
47b‧‧‧保護膜
48‧‧‧層間絕緣層
49‧‧‧遮罩
50‧‧‧障壁金屬膜
51‧‧‧障壁膜
52‧‧‧障壁金屬膜
53‧‧‧遮罩
54‧‧‧遮罩
81‧‧‧層間絕緣層
83‧‧‧蝕刻停止膜
100‧‧‧邏輯電路
100A‧‧‧邏輯部
100B‧‧‧記憶部
11X‧‧‧選擇元件層
12A‧‧‧離子源層
12B‧‧‧電阻變化層
12X‧‧‧記憶體元件層
13A‧‧‧記憶胞
13B‧‧‧記憶胞
48H1～48H6‧‧‧開口
81H‧‧‧開口
BL‧‧‧位元線
CT‧‧‧接觸孔
M1～M10‧‧‧金屬膜
V1～V9‧‧‧貫孔
WL‧‧‧字組線
[圖1]本揭露之第1實施形態所述之記憶體裝置之構成的剖面模式圖。 　　[圖2]圖1所示的記憶部之要部予以放大表示的剖面模式圖。 　　[圖3A]圖1所示的記憶體裝置之要部之製造方法之一例之說明用的剖面模式圖。 　　[圖3B]圖3A之後續工程的剖面模式圖。 　　[圖3C]圖3B之後續工程的剖面模式圖。 　　[圖3D]圖3C之後續工程的剖面模式圖。 　　[圖3E]圖3D之後續工程的剖面模式圖。 　　[圖3F]圖3E之後續工程的剖面模式圖。 　　[圖3G]圖3F之後續工程的剖面模式圖。 　　[圖3H]圖3G之後續工程的剖面模式圖。 　　[圖4]本揭露之第2實施形態所述之記憶體裝置之構成的剖面模式圖。 　　[圖5]本揭露之第3實施形態所述之記憶體裝置之構成的剖面模式圖。 　　[圖6]本揭露之第4實施形態所述之記憶體裝置之構成的剖面模式圖。 　　[圖7]本揭露之第5實施形態所述之記憶體裝置之構成的剖面模式圖。 　　[圖8]本揭露之變形例1所述之記憶體裝置之構成的剖面構成圖。 　　[圖9]本揭露之變形例2所述之記憶體裝置之構成的剖面模式圖。 　　[圖10A]圖9所示的記憶體裝置之要部之製造方法之說明用的剖面模式圖。 　　[圖10B]圖10A之後續工程的剖面模式圖。 　　[圖10C]圖10B之後續工程的剖面模式圖。 　　[圖10D]圖10C之後續工程的剖面模式圖。 　　[圖10E]圖10D之後續工程的剖面模式圖。 　　[圖10F]圖10E之後續工程的剖面模式圖。 　　[圖10G]圖10F之後續工程的剖面模式圖。 　　[圖11A]本揭露之變形例3所述之記憶體裝置之要部之製造方法之說明用的剖面模式圖。 　　[圖11B]圖11A之後續工程的剖面模式圖。 　　[圖11C]圖11B之後續工程的剖面模式圖。 　　[圖11D]圖11C之後續工程的剖面模式圖。 　　[圖12]本揭露之變形例4所述之記憶體裝置之構成的剖面模式圖。 　　[圖13]本揭露之變形例5所述之記憶體裝置之構成的剖面模式圖。 　　[圖14]本揭露之變形例6所述之記憶體裝置之要部之構成的剖面模式圖。 　　[圖15]本揭露之變形例7所述之記憶體裝置之要部之構成的剖面模式圖。

Claims (18)

  1. 一種記憶體裝置，係具備： 　　邏輯電路，是由含有配線間距不同之配線層的複數個層所層積而成；和 　　記憶體元件，係被設在前記複數個配線層之間。
  2. 如請求項1所記載之記憶體裝置，其中，在前記複數個配線層之間，係與前記記憶體元件一併設置有選擇元件。
  3. 如請求項1所記載之記憶體裝置，其中， 　　前記邏輯電路係具有：邏輯部、和被形成有前記記憶體元件的記憶部； 　　前記邏輯部及前記記憶部，係具有相同的配線結構。
  4. 如請求項1所記載之記憶體裝置，其中，前記複數個配線層，係由：配線間距較密的配線層被複數層積所成的第1配線層、和配線間距是比前記第1配線層的配線間距還疏的配線層被複數層積所成的第2配線層，依此順序而被層積。
  5. 如請求項4所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　前記記憶胞係被設在，前記第1配線層內所被層積的2個配線之間。
  6. 如請求項4所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　前記記憶胞，係在前記第1配線層內所被層積的3個配線之一方的配線間設有前記記憶體元件，在他方之配線間設有前記選擇元件。
  7. 如請求項4所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　在前記第1配線層內所被層積的2個配線之間，係有前記記憶胞和導電膜被層積。
  8. 如請求項4所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　前記記憶胞係分別被設在，前記第1配線層內的複數個配線間。
  9. 前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　如請求項4所記載之記憶體裝置，其中，前記記憶胞，係跨越前記第1配線層和前記第2配線層而被設置。
  10. 如請求項9所記載之記憶體裝置，其中，前記記憶體元件係被設在前記第2配線層側，前記選擇元件係被設在前記第1配線層側。
  11. 如請求項4所記載之記憶體裝置，其中， 　　前記記憶體元件，係與選擇元件一起構成了記憶胞； 　　前記記憶胞係分別被設在，前記第1配線層內的配線間及前記第2配線層內的配線間。
  12. 如請求項2所記載之記憶體裝置，其中， 　　前記複數個配線層係分別具有複數個配線； 　　在由前記複數個配線所成之配線層的一配線上所被設置的前記記憶體元件及前記選擇元件的側面係被形成有：被形成在與前記一配線相同配線層內，從構成前記邏輯電路之配線上所被設置的蝕刻停止膜起呈連續的保護膜。
  13. 如請求項1所記載之記憶體裝置，其中，前記記憶體元件係為電阻變化記憶體元件或自旋注入記憶體元件。
  14. 一種記憶體裝置之製造方法，係 　　將含有配線間距不同之層的複數個配線層予以層積而形成邏輯電路，並且在前記複數個配線層之間形成記憶體元件。
  15. 如請求項14所記載之記憶體裝置之製造方法，其中， 　　前記複數個配線層係分別具有複數個配線； 　　在由前記複數個配線所成之配線層的一配線上形成了具有前記記憶體元件和選擇元件的記憶胞之後，在與前記一配線相同配線層內所被形成的他配線上，形成將前記複數個配線層之間予以連接的貫孔。
  16. 如請求項15所記載之記憶體裝置之製造方法，其中，在前記一配線上形成了前記記憶胞之後，在前記他配線上將前記貫孔形成之際所使用的蝕刻停止膜和覆蓋前記記憶體元件之側面的保護膜加以一次形成。
  17. 如請求項15所記載之記憶體裝置之製造方法，其中，在前記一配線上形成了前記選擇元件之後，在前記選擇元件上及前記他配線上將障壁金屬膜予以一次成膜，藉此，在前記選擇元件上及前記他配線上形成膜厚不同的障壁金屬膜。
  18. 如請求項15所記載之記憶體裝置之製造方法，其中，在由前記複數個配線所成之配線層的一配線上、與前記記憶胞上，形成由彼此互異之材料所成之蝕刻停止膜。
TW107117186A 2017-05-31 2018-05-21 記憶體裝置及記憶體裝置之製造方法 TWI798226B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017107840 2017-05-31
JP2017-107840 2017-05-31

Publications (2)

Publication Number Publication Date
TW201904020A true TW201904020A (zh) 2019-01-16
TWI798226B TWI798226B (zh) 2023-04-11

Family

ID=64455716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117186A TWI798226B (zh) 2017-05-31 2018-05-21 記憶體裝置及記憶體裝置之製造方法

Country Status (6)

Country Link
US (1) US11683942B2 (zh)
JP (1) JPWO2018221114A1 (zh)
KR (1) KR20200014745A (zh)
CN (1) CN110651363A (zh)
TW (1) TWI798226B (zh)
WO (1) WO2018221114A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587692B1 (ko) * 2004-11-05 2006-06-08 삼성전자주식회사 반도체 메모리 장치에서의 회로 배선 배치구조와 그에따른 배치방법
JP5168869B2 (ja) * 2006-09-29 2013-03-27 富士通株式会社 ＲｅＲＡＭ
US7763978B2 (en) * 2007-03-28 2010-07-27 Hewlett-Packard Development Company, L.P. Three-dimensional crossbar array systems and methods for writing information to and reading information stored in three-dimensional crossbar array junctions
WO2009081595A1 (ja) * 2007-12-26 2009-07-02 Panasonic Corporation 不揮発性半導体記憶装置およびその製造方法
JP5382001B2 (ja) 2009-01-09 2014-01-08 日本電気株式会社 半導体装置及びその製造方法
JP5360209B2 (ja) 2009-06-25 2013-12-04 日本電気株式会社 半導体装置及びその製造方法
WO2014115744A1 (ja) 2013-01-23 2014-07-31 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
JP2014238897A (ja) 2013-06-06 2014-12-18 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびその制御方法
US9391119B2 (en) * 2014-06-20 2016-07-12 GlobalFoundries, Inc. Non-volatile random access memory devices with shared transistor configuration and methods of forming the same
US10424617B2 (en) * 2014-09-18 2019-09-24 Nec Corporation Crossbar switch with an arrangement of wires, logic integrated circuit using the same, and semiconductor device
JP2017045947A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6556567B2 (ja) 2015-09-09 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102410947B1 (ko) * 2015-11-20 2022-06-22 에스케이하이닉스 주식회사 문턱 스위칭 장치 및 이를 포함하는 전자 장치
KR102494683B1 (ko) * 2016-03-02 2023-02-02 에스케이하이닉스 주식회사 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법
KR102530067B1 (ko) * 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
JP2018022795A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気メモリ
US11271035B2 (en) * 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same

Also Published As

Publication number Publication date
CN110651363A (zh) 2020-01-03
TWI798226B (zh) 2023-04-11
KR20200014745A (ko) 2020-02-11
WO2018221114A1 (ja) 2018-12-06
US11683942B2 (en) 2023-06-20
JPWO2018221114A1 (ja) 2020-04-02
US20200091241A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
JP5000788B2 (ja) 不揮発性記憶装置およびその製造方法
JP4611443B2 (ja) 不揮発性記憶装置およびその製造方法
JP5178743B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP5056096B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JPWO2009125777A1 (ja) 抵抗変化素子及びその製造方法
JP2008118022A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP6901686B2 (ja) スイッチング素子、半導体装置及びその製造方法
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
WO2012042828A1 (ja) メモリ素子、半導体記憶装置、メモリ素子の製造方法および半導体記憶装置の読み出し方法
US20110280064A1 (en) Composite resistance variable element and method for manufacturing the same
JPWO2014030393A1 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
TWI540707B (zh) 非揮發性記憶體裝置及其之製造方法
JP2008306011A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2008305888A (ja) 不揮発性記憶装置およびその製造方法
JP2008305889A (ja) 不揮発性記憶装置およびその製造方法
CN103210491A (zh) 非易失性存储装置的制造方法
JP2008021765A (ja) 半導体装置及びその製造方法
JP2015213160A (ja) 不揮発性記憶装置
CN111584711A (zh) 一种rram器件及形成rram器件的方法
TWI798226B (zh) 記憶體裝置及記憶體裝置之製造方法
US9006701B2 (en) Non-volatile memory device having bit lines and source lines arranged in parallel and manufacturing method thereof
US9166157B2 (en) Conductive bridging memory device and method for manufacturing same
JP2014038984A (ja) 抵抗変化素子、および抵抗変化素子の形成方法
WO2020166073A1 (ja) 不揮発性半導体記憶装置及びその製造方法