TW201903998A - 半導體封裝及製造其之方法 - Google Patents

半導體封裝及製造其之方法 Download PDF

Info

Publication number
TW201903998A
TW201903998A TW106146268A TW106146268A TW201903998A TW 201903998 A TW201903998 A TW 201903998A TW 106146268 A TW106146268 A TW 106146268A TW 106146268 A TW106146268 A TW 106146268A TW 201903998 A TW201903998 A TW 201903998A
Authority
TW
Taiwan
Prior art keywords
die
wafer
core
stacked
underfill
Prior art date
Application number
TW106146268A
Other languages
English (en)
Inventor
羅多雲
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201903998A publication Critical patent/TW201903998A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明可提供一種製造半導體封裝的方法。該方法可包括在晶圓上形成多個層疊結構以在橫向上彼此間隔開。所述多個層疊結構中的每一個可包括垂直地層疊的核心晶粒。可在該晶圓上形成底部填充層以填充所述多個層疊結構之間的間隙。可去除底部填充層的一部分和晶圓的一部分以提供彼此分離的層疊立方體。可將層疊立方體並排安裝在基礎晶粒晶圓上。可在該基礎晶粒晶圓上形成模製層以填充該層疊立方體之間的空間。還可提供相關的半導體封裝。

Description

半導體封裝及製造其之方法
本發明公開的實施方式可總體上涉及半導體技術，更具體地，涉及半導體封裝及其製造方法。
相關申請的交叉引用
本申請主張2017年4月3日提交的韓國申請第10-2017-0043267號的優先權，其整體以引用方式併入本文。
在電子行業中，隨著多功能、更大存儲容量和更小的電子系統或產品的開發，日益需求一種用於垂直地層疊多個半導體晶粒的三維半導體封裝技術。另外，需求一種高頻寬記憶體(HBM)解決方案技術以獲得快速的資料傳輸速度。回應於這種需求，提出了HBM封裝。HBM封裝可被實現為包括垂直地層疊的多個記憶體晶粒，並且多個層疊的記憶體晶粒可透過矽通孔(TSV)彼此電連接。很多努力都專注於應用晶圓上晶粒製程技術來實現HBM封裝。為了在HBM封裝的製造中採用晶圓上晶粒製程技術，可能需要開發將層疊的記憶體晶粒彼此電隔離的方法以及克服在HBM封裝的製造中所使用的基礎晶粒晶圓的翹曲的方法。
根據實施方式，可提供一種製造半導體封裝的方法。該方法可包括以下步驟：在晶圓上形成多個層疊結構以橫向上彼此間隔開。多個層疊結構中的每一個可包括垂直地層疊的核心晶粒。可在晶圓上形成底部填充層以填充多個層疊結構之間的間隙。可去除底部填充層的一部分和晶圓的一部分以提供彼此分離的層疊立方體。各個層疊立方體可包括頂部晶粒、多個層疊結構中的一個層疊結構以及底部填充層圖案，頂部晶粒包括晶圓的一部分，底部填充層圖案包括底部填充層的一部分以覆蓋多個層疊結構中的所述一個層疊結構的側壁。可將層疊立方體並排安裝在基礎晶粒晶圓上。可在基礎晶粒晶圓上方形成模製層以填充層疊立方體之間的空間。
根據實施方式，可提供一種半導體封裝。該半導體封裝可包括垂直地層疊在基礎晶粒上的多個核心晶粒。該半導體封裝可包括頂部晶粒，該頂部晶粒層疊在包括多個核心晶粒的層疊結構上。該半導體封裝可包括底部填充層圖案，該底部填充層圖案填充核心晶粒之間的空間並且包括覆蓋核心晶粒的側壁的圓角部分。底部填充層圖案可具有與頂部晶粒的側壁對齊的垂直側壁。模製層圖案可被設置為覆蓋底部填充層圖案的側壁和頂部晶粒的側壁。模製層圖案可具有側壁，並且模製層圖案的側壁和底部填充層圖案的側壁可具有基本上相同的垂直輪廓。
根據實施方式，可提供一種製造半導體封裝的方法。該方法可包括在晶圓上形成多個層疊結構以橫向上彼此間隔開。多個層疊結構中的每一個可包括垂直地層疊的核心晶粒。可在晶圓上形成第一底部填充層以填充多個層疊結構之間的間隙。可去除第一底部填充層的一部分和晶圓 的一部分以提供彼此分離的層疊立方體。各個層疊立方體可包括頂部晶粒、多個層疊結構中的一個層疊結構以及第一底部填充層圖案，頂部晶粒包括晶圓的一部分，第一底部填充層圖案包括第一底部填充層的一部分以覆蓋多個層疊結構中的所述一個層疊結構的側壁。可將層疊立方體並排安裝在基礎晶粒晶圓上。可形成第二底部填充層以填充基礎晶粒晶圓與層疊立方體之間的空間。可在基礎晶粒晶圓上方形成模製層以填充層疊立方體之間的空間。
根據實施方式，一種半導體封裝可包括垂直地層疊在基礎晶粒上的多個核心晶粒。該半導體封裝可包括頂部晶粒，該頂部晶粒層疊在包括多個核心晶粒的層疊結構上。該半導體封裝可包括第一底部填充層圖案，該第一底部填充層圖案填充核心晶粒之間的空間並且包括覆蓋核心晶粒的側壁的圓角部分。第一底部填充層圖案可具有與頂部晶粒的側壁對齊的垂直側壁。第二底部填充層可被設置為填充基礎晶粒和與基礎晶粒相鄰的核心晶粒之間的空間。模製層圖案可被設置為覆蓋第一底部填充層圖案的側壁、第二底部填充層的側壁和頂部晶粒的側壁。模製層圖案可具有側壁，並且模製層圖案的側壁和第一底部填充層圖案的側壁可具有基本上相同的垂直輪廓。
100‧‧‧晶圓
100D‧‧‧頂部晶粒
100D-2‧‧‧側壁/垂直側壁
100G‧‧‧頂部晶粒
101‧‧‧整合區域
102‧‧‧第一頂部晶粒區域
103‧‧‧第二頂部晶粒區域
104‧‧‧中間區域
111‧‧‧第一表面
112‧‧‧第二表面
112D‧‧‧部分
112G‧‧‧凹進表面
122‧‧‧晶圓連接端子/連接端子
200‧‧‧核心晶粒
200-1‧‧‧第三表面
200-2‧‧‧第四表面
200-S‧‧‧垂直側壁
200L‧‧‧核心晶粒
200T‧‧‧最頂端核心晶粒
200T-2‧‧‧第四表面
230‧‧‧凸塊結合結構
230L‧‧‧結合結構
231‧‧‧第一連接端子/連接端子
231L‧‧‧第一連接端子
232‧‧‧第二連接端子/連接端子
232T‧‧‧第二連接端子
233‧‧‧導電黏合層
233B‧‧‧導電黏合層
233L‧‧‧導電黏合層
250‧‧‧第一通孔
291‧‧‧第一層疊結構
292‧‧‧第二層疊結構
300‧‧‧底部填充層
300D‧‧‧底部填充層
300D-1‧‧‧頂側表面
300D-2‧‧‧側壁
300E‧‧‧延伸部
300F‧‧‧圓角部分
400‧‧‧層疊立方體
400(L)‧‧‧層疊立方體
400(R)‧‧‧層疊立方體
500‧‧‧基礎晶粒晶圓
500D‧‧‧基礎晶粒
500D-2‧‧‧側壁
501‧‧‧第一基礎晶粒區域
502‧‧‧第二基礎晶粒區域
503‧‧‧中間區域
511‧‧‧第五表面
512‧‧‧第六表面
530‧‧‧結合結構
531‧‧‧第三連接端子
532‧‧‧第四連接端子
533‧‧‧導電黏合層
550‧‧‧第二通孔
600‧‧‧載體
650‧‧‧暫時黏合層
700‧‧‧模製層
700D‧‧‧模製層
700D-2‧‧‧側壁
700E‧‧‧延伸部
700G‧‧‧凹進模製層
701‧‧‧頂表面
701G‧‧‧凹進表面
702‧‧‧上部
800‧‧‧半導體封裝
801‧‧‧半導體封裝
1300‧‧‧第一底部填充層
1300D‧‧‧第一底部填充層
1300D-2‧‧‧側壁
1300F‧‧‧圓角部分
1700‧‧‧模製層
1700D‧‧‧模製層
1700D-2‧‧‧垂直側壁
1750‧‧‧第二底部填充層
7800‧‧‧記憶卡
7810‧‧‧記憶體
7820‧‧‧記憶體控制器
7830‧‧‧主機
8710‧‧‧電子系統
8711‧‧‧控制器
8712‧‧‧輸入/輸出裝置
8713‧‧‧記憶體
8714‧‧‧介面
8715‧‧‧匯流排
G1‧‧‧間隙
G2‧‧‧間隙
G3‧‧‧間隙
T1‧‧‧厚度
T2‧‧‧厚度
T3‧‧‧厚度
T4‧‧‧厚度
WF‧‧‧寬度
圖1至圖7是示出根據實施方式的半導體封裝的製造方法的橫截面圖。
圖8是示出根據實施方式的半導體封裝的橫截面圖。
圖9是示出根據實施方式的半導體封裝的製造方法的橫截面圖。
圖10是示出根據實施方式的半導體封裝的橫截面圖。
圖11是示出採用包括根據實施方式的至少一個封裝的記憶卡的電子系統的方塊圖。
圖12是示出包括根據實施方式的至少一個封裝的電子系統的方塊圖。
本文所使用的術語可對應於考慮其在實施方式中的功能而選擇的詞，術語的含義可根據實施方式所屬領域的普通技術人員而不同地解釋。如果被詳細定義，則術語可根據所述定義來解釋。除非另外定義，否則本文所使用的術語(包括技術術語和科學術語)具有與實施方式所屬領域的普通技術人員通常理解的含義相同的含義。將理解，儘管本文中可使用術語第一、第二、第三等來描述各種元件，這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一元件相區分。這些術語僅用於將一個元件區別於另一元件，而非用於僅定義元件本身或者意指特定順序。
根據以下實施方式的半導體封裝可對應於包括垂直地層疊的多個半導體晶粒或多個半導體晶粒的層疊封裝。可通過利用晶粒切割製程將包括電子電路的諸如半導體晶圓的半導體基板分離成多片(具有半導體晶粒形狀或半導體晶粒形狀)來獲得單獨的半導體晶粒或單獨的半導體晶粒。各個半導體晶粒可包括矽通孔(TSV)結構。TSV結構可對應於包括垂直地穿透各個半導體晶粒的多個貫穿電極或多個通孔的互連結構。半導體晶粒可對應於諸如動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒、NAND型快閃記憶體晶粒、NOR型快閃記憶體晶粒、磁隨機存取記憶體(MRAM)晶粒、電阻隨機存取記憶體(ReRAM) 晶粒、鐵電隨機存取記憶體(FeRAM)晶粒或者相變隨機存取記憶體(PcRAM)晶粒的記憶體晶粒。半導體晶粒或半導體封裝可用在諸如行動電話的通信系統、與生物技術或保健關聯的電子系統或者可穿戴電子系統中。
根據實施方式的層疊封裝可以是高頻寬記憶體(HBM)封裝。HBM封裝可包括HBM介面以改進HBM封裝與處理器晶片之間的資料傳輸速度。HBM封裝的HBM介面可使用包括多個矽通孔(TSV)的TSV輸入和輸出(輸入/輸出)(I/O)單元來實現。支援HBM封裝的操作的處理器晶片可以是包括中央處理單元(CPU)或圖形處理單元(GPU)的專用積體電路(ASIC)晶片、微處理器或微控制器、應用處理器(AP)、數位信號處理核心和介面。
貫穿說明書，相同的標號表示相同的元件。因此，即使沒有參照附圖提及或描述標號，也可參照另一附圖提及或描述該標號。另外，即使圖中未示出標號，也可參照另一附圖提及或描述它。
圖1是示出層疊在包括第一頂部晶粒區域102和第二頂部晶粒區域103的晶圓100上的核心晶粒200的橫截面圖。
參照圖1，可提供具有第一頂部晶粒區域102和第二頂部晶粒區域103的晶圓100。在第一頂部晶粒區域102和第二頂部晶粒區域103中的每一個上可垂直地層疊至少兩個核心晶粒200。晶圓100可用作在其上層疊核心晶粒200的基礎層。晶圓100可以是半導體晶圓。晶圓100可以是設置有多個頂部晶粒區域(例如，第一頂部晶粒區域102和第二頂部晶粒區域103)的半導體晶圓。第一頂部晶粒區域102和第二頂部晶粒區域 103中的每一個可以是半導體晶粒區域，該半導體晶粒區域包括實現有第一半導體裝置的積體電路的整合區域101。在整合區域101中實現的第一半導體裝置可以是諸如DRAM裝置的記憶體裝置。
中間區域104可設置在第一頂部晶粒區域102和第二頂部晶粒區域103之間。中間區域104可包括劃片道。如果沿著中間區域104執行晶粒切割製程，則第一頂部晶粒區域102和第二頂部晶粒區域103可彼此分離。
晶圓100可具有層疊核心晶粒200的第一表面111以及與核心晶粒200相反的第二表面112。晶圓100的第一表面111可對應於晶圓100的前側表面或頂側表面，晶圓100的第二表面112可對應於晶圓100的後側表面或底側表面。晶圓100可具有厚度T1。厚度T1可對應於第一表面111和第二表面112之間的距離。
晶圓100的厚度T1可大於各個核心晶粒200的厚度T2。晶圓100的厚度T1可被設定為各個核心晶粒200的厚度T2的數倍。由於晶圓100的厚度T1相對大於各個核心晶粒200的厚度T2，所以可在後續製程中抑制由於熱應力而導致的晶圓100的翹曲。
晶圓連接端子122可形成在晶圓100的第一表面111上以將晶圓100電連接到層疊在晶圓100上的核心晶粒200。晶圓連接端子122可由凸塊形成，並且凸塊可電連接到形成在整合區域101中的第一半導體裝置。整合區域101可設置在晶圓100中第一表面111下面，並且各個整合區域101可被設置為與一些晶圓連接端子122交疊。連接端子122可被形成為從晶圓100的第一表面111突出。例如，晶圓連接端子122可由(例 如但不限於)銅凸塊形成。在後續製程中，可對晶圓100的第二表面112應用減薄製程以減小厚度T1。因此，在晶圓100的第二表面112上沒有形成連接端子。
如上所述，在頂部晶粒區域102和103中的每一個上可垂直地層疊至少兩個核心晶粒200。可通過在半導體晶圓中形成多個第二半導體裝置並切割半導體晶圓以將多個第二半導體裝置彼此分離來提供核心晶粒200。核心晶粒200可以是具有基本上相同的功能和相同的形狀的半導體晶粒。另選地，核心晶粒200可被提供以包括至少兩組半導體晶粒，並且一組半導體晶粒可具有與另一組半導體晶粒不同的功能。
在實施方式中，分別在核心晶粒200中實現的第二半導體晶粒可被形成為具有與分別在整合區域101中實現的第一半導體晶粒基本上相同的功能。例如，第一半導體晶粒和第二半導體晶粒可以是具有基本上相同的功能的記憶體裝置。例如，第一半導體晶粒和第二半導體晶粒可以是(例如但不限於)具有基本上相同的功能的DRAM裝置。各個核心晶粒200可被稱為具有HBM結構的DRAM核心或DRAM片。整合在頂部晶粒區域102和103中的各個第一半導體晶粒也可執行與具有HBM結構的DRAM核心或DRAM片相同的功能。
各個核心晶粒200可具有與底側表面對應的第三表面200-1、與頂側表面對應的第四表面200-2以及將第三表面200-1連接到第四表面200-2的垂直側壁200-S。當從平面圖看時，各個核心晶粒200可以是(例如但不限於)四方形晶粒。第一連接端子231可形成在核心晶粒200的各個第三表面200-1上，第二連接端子232可形成在核心晶粒200的各個 第四表面200-2上。第一連接端子231和第二連接端子232可提供用於將核心晶粒200連接到外部裝置的電連接路徑。第一連接端子231和第二連接端子232可由凸塊形成。第一連接端子231可被設置為分別與第二連接端子232垂直地交疊。第一連接端子231和第二連接端子232可被設置為與形成在核心晶粒200上的晶圓連接端子122垂直地交疊。
第一通孔250可被形成為基本上穿透各個核心晶粒200的主體。各個第一通孔250可被形成為提供將設置在核心晶粒200的第三表面200-1上的第一連接端子231中的一個電連接到設置在核心晶粒200的第四表面200-2上的第二連接端子232中的一個的路徑。各個第一通孔250可被設置為與一個第一連接端子231和一個第二連接端子232交疊。儘管圖中未示出，可在第一通孔250和第一連接端子231之間或者第一通孔250和第二連接端子232之間另外設置再分配線。
第一通孔250可利用矽通孔(TSV)來實現。晶圓連接端子122、第一連接端子231和第二連接端子232可由銅凸塊形成，各個銅凸塊具有約幾微米至約幾十微米的直徑以及約幾微米至約幾十微米的高度。連接端子122、231和232可被排列為具有約幾微米至約幾十微米的間距。導電黏合層233可設置在連接端子122、231和232的與晶圓100或核心晶粒200相反的端部，並且導電黏合層233可被形成為包括焊料層。用於形成導電黏合層233的焊料層可包括錫(Sn)和銀(Ag)的合金層。另外，可在由銅凸塊形成的連接端子122、231和232中的每一個與由對應於Sn-Ag合金層的焊料層形成的導電黏合層233之間設置諸如鎳層的阻擋層。
核心晶粒200可被設置在晶圓100上以使得在頂部晶粒區域 102和103中的每一個上垂直地層疊至少兩個核心晶粒200。例如，在頂部晶粒區域102和103中的每一個上可垂直地層疊至少七個核心晶粒200。層疊在第一頂部晶粒區域102上的核心晶粒200可構成第一層疊結構291，層疊在第二頂部晶粒區域103上的核心晶粒200可構成第二層疊結構292。如果垂直地層疊的核心晶粒200的數量增加，則半導體封裝的存儲容量也可增加。因此，如果層疊結構291和292能夠維持穩定的狀態，則垂直地層疊的核心晶粒200的數量可增加。由於晶圓100的厚度T1遠大於核心晶粒200的厚度T2，所以晶圓100可充當穩定的基礎層，而核心晶粒200層疊在晶圓100上。
核心晶粒200當中的一對核心晶粒200L可分別在第一頂部晶粒區域102和第二頂部晶粒區域103上並排設置在第一高度處。第一頂部晶粒區域102上的核心晶粒200L可位於第一列中，第二頂部晶粒區域102上的核心晶粒200L可位於第二列中。其它核心晶粒200可另外層疊在核心晶粒200L上以提供第一層疊結構291和第二層疊結構292。
核心晶粒200當中垂直並直接層疊的兩個相鄰核心晶粒200可通過凸塊結合結構230彼此機械組合和電組合，該凸塊結合結構230包括一個第一連接端子231、一個第二連接端子232以及在第一連接端子231和第二連接端子232之間的導電黏合層233。即，設置在下核心晶粒200的第四表面200-2上的第二連接端子232可通過導電黏合層233結合到設置在上核心晶粒200的第三表面200-1上的第一連接端子231。導電黏合層233可包括焊料層，並且該焊料層可在回流製程期間將第一連接端子231結合到第二連接端子232。
設置在核心晶粒200L的第三表面200-1上的第一連接端子231L和設置在晶圓100的第一表面111上的晶圓連接端子122通過導電黏合層233L彼此結合以提供結合結構230L。因此，結合結構230L可將晶圓100結合到位於晶圓100上的第一高度處的核心晶粒200L。可在位於晶圓100上的第一高度處的核心晶粒200L上垂直地層疊核心晶粒200，以提供第一層疊結構291和第二層疊結構292。第一層疊結構291和第二層疊結構292可在橫向上通過間隙G1彼此間隔開。
可採用使用非導電膏(NCP)材料(未示出)的熱壓縮結合技術來在晶圓100上層疊核心晶粒200和200L並將核心晶粒200和200L結合到晶圓100。NCP材料可被引入到垂直地層疊的核心晶粒200和200L之間的間隙G2中，從而將核心晶粒200和200L彼此結合。另外，NCP材料還可被引入到晶圓100和核心晶粒200L之間的間隙中，以將核心晶粒200L結合到晶圓100。在核心晶粒200和200L與晶圓100使用NCP材料彼此附接之後，可執行熱壓縮結合製程以將核心晶粒200和200L彼此結合並將核心晶粒200L結合到晶圓100。
如圖1所示，可執行使用焊劑的批量回流製程以在晶圓100上層疊核心晶粒200L並在核心晶粒200L上層疊核心晶粒200。在這種情況下，焊劑可用於將核心晶粒200暫時地彼此附接並將核心晶粒200L附接到晶圓100，並且可通過回流焊製程將核心晶粒200同時彼此附接。在回流焊製程期間，導電黏合層233(即，焊料層)可回流以將第一連接端子231機械地結合到第二連接端子232。
由於通過批量回流製程將多個核心晶粒200同時彼此結 合，結合製程的輸送量可改進。在一些實施方式中，每當在各個高度層疊核心晶粒200時，可執行回流焊製程。在這種情況下，回流焊製程可重複地執行兩次或更多次，以形成第一層疊結構291和第二層疊結構292。另選地，根據批量回流技術，可在所有高度層疊所有核心晶粒200之後執行僅一次回流焊製程。回流焊製程中所使用的焊劑可在回流焊製程之後通過清潔製程去除。
焊劑可為附接到連接端子122、231和232的端部的焊料層之間的暫時結合提供適當黏合強度。焊料層之間的暫時結合可通過張力來實現。因此，核心晶粒200和200L可容易地與晶圓100對齊。如果可在晶圓100上層疊所有核心晶粒200和200L之後執行僅一次回流焊製程，則晶圓100和核心晶粒200和200L上的熱負荷可減小，以防止封裝的可靠性劣化。
第一層疊結構291和第二層疊結構292中的每一個可被形成為包括分別設置在晶圓100上的至少七個不同的高度(即，第一至第七高度)處的核心晶粒200。垂直地層疊在第一層疊結構291和第二層疊結構292中的每一個中的核心晶粒200可通過結合結構230彼此機械地結合。核心晶粒200可包括最頂端核心晶粒200T，最頂端核心晶粒200T各自設置在第一層疊結構291或第二層疊結構292的最頂端高度處。各個最頂端核心晶粒200T還可具有與晶圓100相反的第四表面200T-2，並且第二連接端子232T可設置在最頂端核心晶粒200T的各個第四表面200T-2上。第二連接端子232T可充當將晶圓100和核心晶粒200電連接到外部裝置的公共連接端子。即，晶圓100可通過第一通孔250和第二連接端子232T電連接到 外部裝置。
圖2是示出形成底部填充層300的步驟的橫截面圖。
參照圖2，底部填充層300可被形成為填充第一層疊結構291和第二層疊結構292之間的間隙G1並覆蓋晶圓100的第一表面111。底部填充層300可形成在晶圓100的第一表面111上以覆蓋第一層疊結構291和第二層疊結構292的側壁。可使用毛細型底部填充製程來形成底部填充層300。在執行毛細型底部填充製程時，底部填充材料可被分配到晶圓100的第一表面111上並且可通過毛細現象擴散到第一層疊結構291和第二層疊結構292之間的間隙G1中。另外，分配到晶圓100上的底部填充材料可擴散以填充核心晶粒200之間以及晶圓100和核心晶粒200L之間的間隙G1。結果，可在晶圓100的第一表面111上形成填充間隙G1和G2的底部填充層300。
底部填充材料的擴散可被限制以暴露最頂端核心晶粒200T的第四表面200T-2以及形成在第四表面200T-2上的第二連接端子232T。因此，底部填充層300的高度可被控制以覆蓋核心晶粒200的垂直側壁200-S。
由於底部填充層300被形成為填充間隙G1和G2，所以結合結構230和230L可通過底部填充層300彼此電隔離。在HBM結構裝置的情況下，在核心晶粒200當中垂直地層疊的兩個相鄰核心晶粒200之間可設置幾千個結合結構。儘管通用DRAM裝置需要約一百個連接端子，為了高頻寬介面操作，HBM結構裝置可能需要約幾千個結合結構以及約幾千個通孔。因此，結合結構230之間在橫向方向上的距離可在約幾微米至約 幾十微米的範圍內。
如上所述，如果結合結構230被排列為彼此靠近，則底部填充材料的黏度應該較低，以使得底部填充材料通過毛細現象被充分地引入到間隙G2中。底部填充材料可包括諸如有機矽樹脂或環氧樹脂的樹脂組分。底部填充材料可通過將填料分散在樹脂材料中來獲得。可通過改變樹脂組分的類型、樹脂組分的含量或樹脂組分的比例來控制底部填充材料的黏度。另選地，也可通過改變包含在底部填充材料中的填料的大小或含量來控制底部填充材料的黏度。
具有液態的底部填充材料可被固化以形成具有固態的底部填充層300。可使用熱處理製程來使底部填充材料固化。如果通過熱處理製程來使底部填充材料固化，則具有液態的底部填充材料的體積可減小以提供具有固態的底部填充層300。在這種情況下，由於底部填充材料的收縮，可能對第一層疊結構291和第二層疊結構292之間的底部填充層300橫向地施加壓縮應力。壓縮應力可導致晶圓100的翹曲。
由於晶圓100的厚度T1大於核心晶粒200的厚度T2，所以晶圓100可對底部填充層300的壓縮應力有忍耐力。因此，即使底部填充材料被固化以形成底部填充層300，也可抑制晶圓100的翹曲。
圖3是示出切割晶圓100以獲得單獨的層疊立方體400的步驟的橫截面圖。
參照圖3，可對晶圓100和底部填充層(圖2的300)應用第一晶圓切割製程以獲得單獨的層疊立方體400。可執行第一晶圓切割製程以選擇性地去除底部填充層300的與晶圓100的中間區域104交疊的部分 以及晶圓100的中間區域104。即，可通過第一晶圓切割製程去除第一層疊結構291和第二層疊結構292之間的底部填充層300。各個單獨的層疊立方體400可包括與頂部晶粒區域102或103對應的頂部晶粒100D以及層疊在頂部晶粒100D上的核心晶粒200。
在執行第一晶圓切割製程時，底部填充層300可被分離成多個單獨的底部填充層300D。各個底部填充層300D可具有垂直側壁300D-2。底部填充層300D的側壁300D-2可分別與頂部晶粒100D的側壁100D-2垂直地對齊。因此，側壁300D-2和側壁100D-2可構成層疊立方體400的垂直側壁。底部填充層300D的圓角部分300F可具有限制的寬度WF。圓角部分300F可覆蓋核心晶粒200的垂直側壁200-S。
圓角部分300F的寬度WF可由用於將底部填充層300分離成多個底部填充層300D的第一晶圓切割製程限制。即，可通過調節底部填充層300的去除部分的寬度來將圓角部分300F的寬度WF控制為均勻且薄。如果圓角部分300F的寬度WF減小，則圓角部分300F與底部填充層300D的體積比也可減小。
圓角部分300F的頂側表面300D-1可基本上位於與最頂端核心晶粒200T的第四表面200T-2相同的高度，以暴露形成在最頂端核心晶粒200T的第四表面200T-2上的第二連接端子232T。圓角部分300F的下部可與頂部晶粒100D的第一表面111接觸，並且頂部晶粒100D的第二表面112可暴露。
圖4是示出層疊在基礎晶粒晶圓500上的層疊立方體400的橫截面圖。
參照圖4，包括多個基礎晶粒區域(例如，第一基礎晶粒區域501和第二基礎晶粒區域502)的基礎晶粒晶圓500可使用暫時黏合層650附接到載體600。第一基礎晶粒區域501和第二基礎晶粒區域502中的每一個可對應於形成有第三半導體裝置的半導體晶粒區域。基礎晶粒晶圓500可以是排列有半導體晶粒區域的半導體基板。中間區域503可設置在第一基礎晶粒區域501和第二基礎晶粒區域502之間。中間區域503可包括劃片道。如果沿著中間區域503執行晶粒切割製程，則第一基礎晶粒區域501和第二基礎晶粒區域502可彼此分離。
基礎晶粒晶圓500可具有附接有載體600的第五表面511以及層疊有層疊立方體400的第六表面512。基礎晶粒晶圓500的第五表面511可對應於基礎晶粒晶圓500的底表面，基礎晶粒晶圓500的第六表面512可對應於基礎晶粒晶圓500的頂表面。
第三連接端子531可設置在基礎晶粒晶圓500的第五表面511上以將基礎晶粒晶圓500電連接到外部裝置。第四連接端子532可設置在基礎晶粒晶圓500的第六表面512上以將基礎晶粒晶圓500電連接到層疊立方體400。層疊立方體400可翻轉以安裝在基礎晶粒晶圓500上。
層疊立方體400可安裝在基礎晶粒晶圓500上，以使得最頂端核心晶粒200T的第四表面200T-2面向基礎晶粒晶圓500的第六表面512。第四連接端子532可通過導電黏合層233B結合到設置在最頂端核心晶粒200T的第四表面200T-2上的第二連接端子232T。第四連接端子532、第二連接端子232T以及在第二連接端子232T與第四連接端子532之間的導電黏合層233B可構成結合結構530。該結合結構530可將層疊立方體400 結合到基礎晶粒晶圓500。
第三連接端子531可設置在基礎晶粒晶圓500的第五表面511上，第四連接端子532可設置在基礎晶粒晶圓500的與第三連接端子531相反的第六表面512上。第二通孔550可穿透第一基礎晶粒區域501和第二基礎晶粒區域502中的每一個以將第三連接端子531電連接到第四連接端子532。第二通孔550可利用矽通孔(TSV)來實現。
第三連接端子531和第四連接端子532可被設置為與第二通孔550交疊。即，第三連接端子531和第四連接端子532可與第二通孔550垂直地對齊。因此，第三連接端子531也可分別與第四連接端子532垂直地對齊。第三連接端子531、第四連接端子532和第二通孔550可被設置為基本上與第二連接端子232T交疊。第三連接端子531可以是從基礎晶粒晶圓500的第五表面511突出的銅凸塊。導電黏合層533可設置在第三連接端子531的與基礎晶粒晶圓500相反的端部，並且導電黏合層533可被形成為包括焊料層。
與基礎晶粒晶圓500的第五表面511和第六表面512之間的距離對應的厚度T3可小於頂部晶粒100D的厚度T1。由於第二通孔550被形成為穿透基礎晶粒晶圓500，所以基礎晶粒晶圓500的厚度T3可被設定為基本上等於核心晶粒200的厚度T2。為了在沒有諸如翹曲的變形的情況下穩定地處理具有厚度T3的薄基礎晶粒晶圓500，可使用暫時黏合層650將載體600附接到基礎晶粒晶圓500的第五表面511。
載體600可被放在執行後續製程的設備的諸如卡盤的支撐件(未示出)上。載體600可以是矽晶圓的石英晶圓。暫時黏合層650可 包括用於將基礎晶粒晶圓500固定到載體600的黏合組分。基礎晶粒晶圓500可附接到載體600以使得第三連接端子531和導電黏合層533被嵌入到暫時黏合層650中。
可在基礎晶粒晶圓500上層疊包括核心晶粒200的層疊立方體400。一個層疊立方體400可翻轉以提供第一層疊立方體400(L)，並且該第一層疊立方體400(L)可層疊在基礎晶粒晶圓500的第一基礎晶粒區域501上。類似地，另一個層疊立方體400可翻轉以提供第二層疊立方體400(R)，並且該第二層疊立方體400(R)可層疊在基礎晶粒晶圓500的第二基礎晶粒區域502上。第一層疊立方體400(L)和第二層疊立方體400(R)可在橫向上通過間隙G3彼此間隔開。第一層疊立方體400(L)和第二層疊立方體400(R)的頂部晶粒100D可對應於設置在第一層疊立方體400(L)和第二層疊立方體400(R)的最頂端高度處的最頂端晶粒，並且基礎晶粒晶圓500可設置在核心晶粒200下方以支撐第一層疊立方體400(L)和第二層疊立方體400(R)。
形成在第一基礎晶粒區域501和第二基礎晶粒區域502中的第三半導體裝置可以是控制記憶體裝置的操作的控制器。例如，如果根據實施方式的半導體封裝是HBM封裝，則核心晶粒200的各個第二半導體裝置可以是包括存儲資料的記憶庫的DRAM裝置，並且形成在頂部晶粒區域100D中的各個第一半導體裝置也可以是DRAM裝置。形成在第一基礎晶粒區域501和第二基礎晶粒區域502中的各個第三半導體裝置可包括用於測試核心晶粒200的DRAM裝置的各種特性的測試電路、軟修復電路、位址電路、命令電路和/或用於信號傳輸的實體層。
在形成層疊立方體400之後直接將層疊立方體400(L)和 400(R)層疊在基礎晶粒晶圓500上的情況下，在層疊立方體400(L)和400(R)被層疊在基礎晶粒晶圓500上時對基礎晶粒晶圓500施加的應力可顯著減小。相比之下，如果直接在基礎晶粒晶圓500上逐層地層疊核心晶粒200以形成層疊立方體400(L)和400(R)，則與直接在基礎晶粒晶圓500上層疊層疊立方體400(L)和400(R)的情況相比，對基礎晶粒晶圓500施加的應力可相對增加。
例如，如果直接在基礎晶粒晶圓500上依次層疊核心晶粒200以形成層疊立方體400(L)和400(R)，則可能需要重複地形成多個結合結構多次。在這種情況下，對基礎晶粒晶圓500施加的壓縮應力可增加，從而導致設置在基礎晶粒晶圓500上的第三連接端子531和導電黏合層533的損壞。
然而，如果層疊立方體400(L)和400(R)被直接層疊在基礎晶粒晶圓500上，則可僅需要形成結合結構的單個步驟。因此，對基礎晶粒晶圓500施加的壓縮應力可顯著減小，從而抑制或防止第三連接端子531和導電黏合層533被損壞。
圖5是示出形成模製層700的步驟的橫截面圖。
參照圖5，可在基礎晶粒晶圓500上形成模製層700以填充層疊立方體400(L)和400(R)之間的間隙G3。模製層700可被形成為覆蓋層疊立方體400(L)和400(R)並且可用作保護層。即，模製層700可被形成為覆蓋底部填充層300D的側壁300D-2並覆蓋頂部晶粒100D。模製層700可被形成為包封層疊立方體400(L)和400(R)。模製層700可被形成為填充基礎晶粒晶圓500與層疊立方體400(L)和400(R)之間的空間。模製層700可 由諸如環氧模製化合物(EMC)材料的模製材料形成。模製材料可包括環氧材料以及分散在環氧材料中的填料。
包含在底部填充層300D中的填料的含量可低於包含在模製層700中的填料的含量，或者底部填充層300D中不包括填料。因此，底部填充層300D可具有比模製層700的熱膨脹係數高的熱膨脹係數。結果，在形成模製層700時，底部填充層300D可比模製層700更多地膨脹或收縮。因此，可能需要降低底部填充層300D與模製層700的體積比以抑制底部填充層300D的熱膨脹或熱收縮。根據實施方式，由於底部填充層300D的圓角部分300F被形成為具有限制的寬度，所以模製層700的圓角部分300F的體積比可減小。因此，在形成模製層700時可抑制圓角部分300F的熱收縮或熱膨脹以防止基礎晶粒晶圓500的翹曲。
環繞第一層疊立方體400(L)的核心晶粒200的底部填充層300D可通過填充間隙G3的模製層700與環繞第二層疊立方體400(R)的核心晶粒200的底部填充層300D分離。因此，即使在執行模製層700時底部填充層300D熱收縮或熱膨脹，底部填充層300D的熱收縮或熱膨脹也不會影響與第一層疊立方體400(L)和第二層疊立方體400(R)相鄰的其它層疊結構，因為填充間隙G3的模製層700充當應力緩衝器。結果，在執行模製層時可更有效地抑制基礎晶粒晶圓500的翹曲。
圖6是示出去除模製層700的一部分和各個頂部晶粒100D的一部分的步驟的橫截面圖。
參照圖6，可對模製層700的頂表面701應用凹進製程以去除模製層700的上部702。可使用研磨製程或蝕刻製程來執行凹進製程。即 使頂部晶粒100D暴露也可繼續執行凹進製程。因此，也可對頂部晶粒100D的第二表面112應用凹進製程。
可通過凹進製程去除頂部晶粒100D的部分112D以提供具有凹進表面112G的凹進頂部晶粒100G。因此，頂部晶粒100D的厚度T1可通過凹進製程而減小，並且凹進頂部晶粒100G可具有小於厚度T1的厚度T4。如果凹進製程終止，則也可形成具有凹進表面701G的凹進模製層700G。在形成模製層700之後，為了實現纖薄和緊湊的半導體封裝，可能需要減小頂部晶粒100D的厚度T1。因此，可使用凹進製程去除頂部晶粒100D的部分112D。
凹進模製層700G的凹進表面701G可與凹進頂部晶粒100G的凹進表面112G共面。即，凹進模製層700G的凹進表面701G和凹進頂部晶粒100G的凹進表面112G可基本上位於相同的高度。由於第一層疊立方體400(L)和第二層疊立方體400(R)中的每一個中的核心晶粒200垂直地層疊，所以可能需要有效地發射或輻射由核心晶粒200生成的熱。因此，通過凹進製程暴露的凹進頂部晶粒100G可非常有助於發射在核心晶粒200操作時由核心晶粒200生成的熱。
圖7是示出形成單獨的半導體封裝800的步驟的橫截面圖。
參照圖7，可從基礎晶粒晶圓(圖6的500)拆卸載體(圖6的600)。可從基礎晶粒晶圓500去除暫時黏合層350和載體600以暴露設置在基礎晶粒晶圓500上的第三連接端子531和導電黏合層533。可使用所暴露的第三連接端子531作為層疊立方體400的輸入/輸出端子來對層疊立方體400進行電測試。
層疊立方體400可通過第二晶圓切割製程彼此分離以提供單獨的半導體封裝800。可通過沿著與基礎晶粒晶圓500的中間區域503對應的劃片道切割基礎晶粒晶圓500來執行第二晶圓切割製程，以提供半導體封裝800。各個半導體封裝800可被設置為包括具有第一基礎晶粒區域501或第二基礎晶粒區域502的單個基礎晶粒500D以及垂直地層疊在基礎晶粒500D的表面上的核心晶粒200。可通過去除基礎晶粒晶圓500的中間區域503以及凹進模製層700G的與中間區域503交疊的部分來執行用於提供單獨的半導體封裝800的第二晶圓切割製程。
通過第二晶圓切割製程分離的模製層700D的側壁700D-2可與基礎晶粒500D的側壁500D-2垂直地對齊。模製層700D的側壁700D-2可具有基本上與底部填充層300D的側壁300D-2相同的垂直輪廓。因此，核心晶粒200的側壁可通過包括底部填充層300D和模製層700D的雙層結構來保護。
圖8是示出參照圖7描述的單獨的半導體封裝800之一的橫截面圖。
參照圖8，半導體封裝800可包括基礎晶粒500D以及垂直地層疊在基礎晶粒500D的表面上的核心晶粒200。半導體封裝800還可包括層疊在核心晶粒200的層疊結構的表面上的頂部晶粒100G。核心晶粒200可設置在基礎晶粒500D和頂部晶粒100G之間。核心晶粒200之間的空間可被底部填充層300D填充，並且底部填充層300D可延伸以提供覆蓋核心晶粒200的側壁200-S的圓角部分300F。底部填充層300D可具有側壁300D-2，該側壁300D-2具有垂直輪廓。頂部晶粒100G也可具有與底部填 充層300D的側壁300D-2垂直地對齊的垂直側壁100D-2。頂部晶粒100G的側壁100D-2和底部填充層300D的側壁300D-2可被模製層700D覆蓋。類似於底部填充層300D，模製層700D也可具有垂直側壁700D-2。可禁止底部填充層300D延伸以填充基礎晶粒500D和與基礎晶粒500D相鄰的核心晶粒200之間的空間，但是底部填充層300D可包括填充頂部晶粒100G和與頂部晶粒100G相鄰的核心晶粒200之間的空間的延伸部300E。模製層700D也可包括填充基礎晶粒500D和與基礎晶粒500D相鄰的核心晶粒200之間的空間的延伸部700E。
圖9是示出根據實施方式的半導體封裝的製造方法的橫截面圖，圖10是示出通過參照圖9所描述的製造方法製造的一個半導體封裝的橫截面圖。
圖9是示出形成第二底部填充層1750和模製層1700的步驟的橫截面圖。
參照圖9，可提供包括第一底部填充層1300的層疊立方體400。第一底部填充層1300可對應於先前實施方式中所描述的底部填充層300D。在層疊立方體400被層疊在基礎晶粒晶圓500上之後，可形成第二底部填充層1750以填充基礎晶粒晶圓500與各個層疊立方體400之間的間隙G4。可使用與形成第一底部填充層1300時所使用的方式基本上相同的方式來形成第二底部填充層1750。可使用毛細型底部填充製程來形成第二底部填充層1750。在執行毛細型底部填充製程時，底部填充材料可被分配到基礎晶粒晶圓500上並且可通過毛細現象擴散到基礎晶粒晶圓500與各個層疊立方體400之間的間隙G4中。
在HBM結構裝置的情況下，在基礎晶粒晶圓500與各個層疊立方體400之間可設置幾千個結合結構。儘管通用DRAM裝置需要約一百個連接端子，為了高頻寬介面操作，HBM結構裝置可能需要約幾千個結合結構以及約幾千個通孔。因此，結合結構230L之間在橫向方向上的距離可在約幾微米至約幾十微米的範圍內。
如上所述，如果結合結構230L被排列為彼此靠近，則用於形成第二底部填充層1750的底部填充材料的黏度應該較低，以使得底部填充材料通過毛細現象被充分地引入到間隙G4中。底部填充材料可包括諸如有機矽樹脂或環氧樹脂的樹脂組分。底部填充材料可通過將填料分散在樹脂材料中來獲得。可通過改變樹脂組分的類型、樹脂組分的含量或樹脂組分的比例來控制底部填充材料的黏度。另選地，也可通過改變包含在底部填充材料中的填料的大小或含量來控制底部填充材料的黏度。具有液態的底部填充材料可被固化以形成具有固態的第二底部填充層1750。
可形成模製層1700以填充層疊立方體400之間的間隙G3。模製層1700可形成在基礎晶粒晶圓500的表面上以覆蓋層疊立方體400。模製層1700可被形成為與第二底部填充層1750的側壁接觸。模製層1700可被形成為包封層疊立方體400。
由於第二底部填充層1750的存在，模製層1700可不延伸到基礎晶粒晶圓500與各個層疊立方體400之間的空間中。模製層1700可由諸如環氧模製化合物(EMC)材料的模製材料形成。模製材料可包括環氧材料以及分散在環氧材料中的填料。包含在第二底部填充層1750中的填料的含量可低於包含在模製層1700中的填料的含量，或者第二底部填充層 1750中不包括填料。因此，由於第二底部填充層1750的流動性相對高於模製層1700的流動性，所以基礎晶粒晶圓500與各個層疊立方體400之間的間隙G4可通過毛細現象被第二底部填充層1750充分地填充。為了利用模製層1700而非第二底部填充層1750來填充間隙G4，用於形成模製層1700的模製材料的流動性必須相對高。即，包含在模製材料中的填料的含量必須相對低，以利用模製層1700來填充間隙G4。然而，根據本實施方式，由於第二底部填充層1750的存在，可能不需要利用模製層1700填充間隙G4。因此，包含在模製層1700中的填料的含量可相對高於包含在第二底部填充層1750中的填料的含量。
在形成模製層1700之後，可使模製層1700凹進。隨後，可對基礎晶粒晶圓500和模製層1700應用晶圓切割製程以提供單獨的半導體封裝801，其中一個示出於圖10中。
參照圖10，半導體封裝801可包括基礎晶粒500D以及垂直地層疊在基礎晶粒500D的表面上的核心晶粒200的層疊結構。半導體封裝800還可包括層疊在核心晶粒200的層疊結構的表面上的頂部晶粒100G。核心晶粒200可設置在基礎晶粒500D和頂部晶粒100G之間。核心晶粒200之間的空間可被第一底部填充層1300D填充，並且第一底部填充層1300D可延伸以提供覆蓋核心晶粒200的側壁200-S的圓角部分1300F。第一底部填充層1300D可具有側壁1300D-2，該側壁1300D-2具有垂直輪廓。頂部晶粒100G也可具有與第一底部填充層1300D的側壁1300D-2垂直地對齊的垂直側壁100D-2。頂部晶粒100G的側壁100D-2和第一底部填充層1300D的側壁1300D-2可被模製層1700D覆蓋。類似於第一底部填充層1300D， 模製層1700D也可具有垂直側壁1700D-2。可禁止第一底部填充層1300D延伸以填充基礎晶粒500D和與基礎晶粒500D相鄰的核心晶粒200之間的空間，但是第一底部填充層1300D可包括填充頂部晶粒100G和與頂部晶粒100G相鄰的核心晶粒200之間的空間的延伸部300E。基礎晶粒500D和與基礎晶粒500D相鄰的核心晶粒200之間的空間可被第二底部填充層1750填充。由於第二底部填充層1750的存在，模製層1700D可不延伸到基礎晶粒500D和與基礎晶粒500D相鄰的核心晶粒200之間的空間中。
圖11是示出包括記憶卡7800的電子系統的方塊圖，該記憶卡7800包括根據實施方式的至少一個半導體封裝。記憶卡7800包括諸如非易失性記憶體裝置的記憶體7810以及記憶體控制器7820。記憶體7810可從記憶體控制器7820接收命令以存儲資料或輸出所存儲的資料。記憶體7810和/或記憶體控制器7820可包括根據實施方式的至少一個半導體封裝。
記憶體7810可包括本公開的實施方式的技術所應用於的非易失性記憶體裝置。記憶體控制器7820可控制記憶體7810，使得回應於來自主機7830的讀/寫請求讀出存儲在記憶體7810中的資料或者將資料存儲在記憶體7810中。
圖12是示出包括根據實施方式的至少一個封裝的電子系統8710的方塊圖。電子系統8710可包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可通過提供資料移動的路徑的匯流排8715來彼此聯接。
在實施方式中，控制器8711可包括一個或更多個微處理器、數位訊號處理器、微控制器和/或能夠執行與這些元件相同的功能的邏 輯裝置。控制器8711或記憶體8713可包括根據本公開的實施方式的一個或更多個半導體封裝。輸入/輸出裝置8712可包括選自鍵區、鍵盤、顯示裝置、觸控式螢幕等中的至少一個。記憶體8713是用於存儲資料的裝置。記憶體8713可存儲要由控制器8711等執行的資料和/或命令。
記憶體8713可包括諸如DRAM的易失性記憶體裝置和/或諸如快閃記憶體的非易失性記憶體裝置。例如，快閃記憶體可被安裝到諸如移動終端或臺式電腦的資訊處理系統。快閃記憶體可構成固態盤(SSD)。在這種情況下，電子系統8710可在快閃記憶體系統中穩定地存儲大量資料。
電子系統8710還可包括介面8714，介面8714被配置為向通信網路發送資料以及從通信網路接收資料。介面8714可以是有線型或無線型。例如，介面8714可包括天線或者有線或無線收發器。
電子系統8710可被實現為移動系統、個人電腦、工業電腦或者執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型電話、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統中的任一種。
如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可用在諸如CDMA(碼分多址)、GSM(全球移動通信系統)、NADC(北美數位蜂窩)、E-TDMA(增強時分多址)、WCDMA(寬頻碼分多址)、CDMA2000、LTE(長期演進)和Wibro(無線寬頻互聯網)的通信系統中。
為了例示性目的公開了本公開的實施方式。本領域技術人員將理解，在不脫離本公開和附圖的範圍和精神的情況下，可進行各種修改、添加和替代。

Claims (33)

  1. 一種半導體封裝，該半導體封裝包括：多個核心晶粒，該多個核心晶粒垂直地層疊在基礎晶粒上；頂部晶粒，該頂部晶粒層疊在包括所述多個核心晶粒的層疊結構上；底部填充層圖案，該底部填充層圖案填充所述核心晶粒之間的空間並且包括覆蓋所述核心晶粒的側壁的圓角部分，其中，所述底部填充層圖案具有與所述頂部晶粒的側壁對齊的垂直側壁；以及模製層圖案，該模製層圖案覆蓋所述底部填充層圖案的側壁和所述頂部晶粒的側壁，其中，所述模製層圖案具有側壁，並且所述模製層圖案的側壁和所述底部填充層圖案的側壁具有基本上相同的垂直輪廓。
  2. 根據請求項1所述的半導體封裝，其中，所述模製層圖案被設置為暴露所述頂部晶粒的與所述核心晶粒相反的表面。
  3. 根據請求項1所述的半導體封裝，其中，所述頂部晶粒的厚度大於所述核心晶粒的厚度和所述基礎晶粒的厚度。
  4. 根據請求項1所述的半導體封裝，其中，所述基礎晶粒包括第三半導體裝置，該第三半導體裝置被配置用於控制形成在所述核心晶粒和所述頂部晶粒中的半導體裝置。
  5. 根據請求項1所述的半導體封裝，其中，所述核心晶粒、所述頂部晶粒和所述基礎晶粒利用結合結構彼此結合。
  6. 根據請求項5所述的半導體封裝，其中，各個所述核心晶粒包括連接到所述結合結構的通孔。
  7. 根據請求項1所述的半導體封裝，該半導體封裝還包括設置在所述頂部晶粒的面向所述核心晶粒的表面上的晶圓連接端子，其中，所述晶圓連接端子將所述頂部晶粒電連接到所述核心晶粒。
  8. 根據請求項1所述的半導體封裝，其中，所述模製層包括填充所述基礎晶粒和與所述基礎晶粒相鄰的所述核心晶粒之間的空間的延伸部。
  9. 根據請求項1所述的半導體封裝，其中，防止所述底部填充層延伸到所述基礎晶粒和與所述基礎晶粒相鄰的所述核心晶粒之間的空間中，並且其中，所述底部填充層包括填充所述頂部晶粒和與所述頂部晶粒相鄰的所述核心晶粒之間的空間的延伸部。
  10. 根據請求項1所述的半導體封裝，其中，包含在所述底部填充層中的填料的含量小於包含在所述模製層中的填料的含量。
  11. 根據請求項1所述的半導體封裝，其中，所述底部填充層包括沒有任何填料的底部填充材料。
  12. 根據請求項1所述的半導體封裝，其中，所述底部填充層圖案具有與所述頂部晶粒的側壁垂直地對齊的側壁。
  13. 根據請求項1所述的半導體封裝，其中，所述模製層圖案的側壁與所述基礎晶粒的側壁垂直地對齊。
  14. 一種半導體封裝，該半導體封裝包括：多個核心晶粒，該多個核心晶粒垂直地層疊在基礎晶粒上；頂部晶粒，該頂部晶粒層疊在包括所述多個核心晶粒的層疊結構上；第一底部填充層圖案，該第一底部填充層圖案填充所述核心晶粒之間 的空間並且包括覆蓋所述核心晶粒的側壁的圓角部分，其中，所述第一底部填充層圖案具有與所述頂部晶粒的側壁對齊的垂直側壁；第二底部填充層，該第二底部填充層填充所述基礎晶粒和與所述基礎晶粒相鄰的所述核心晶粒之間的空間；以及模製層圖案，該模製層圖案覆蓋所述第一底部填充層圖案的側壁、所述第二底部填充層的側壁和所述頂部晶粒的側壁，其中，所述模製層圖案具有側壁，並且所述模製層圖案的側壁和所述第一底部填充層圖案的側壁具有基本上相同的垂直輪廓。
  15. 根據請求項14所述的半導體封裝，其中，包含在所述模製層中的填料的含量大於包含在所述第二底部填充層中的填料的含量。
  16. 根據請求項14所述的半導體封裝，其中，包含在所述第一底部填充層中的填料的含量小於包含在所述模製層中的填料的含量。
  17. 根據請求項14所述的半導體封裝，其中，所述第一底部填充層包括沒有任何填料的底部填充材料。
  18. 根據請求項14所述的半導體封裝，其中，所述第二底部填充層包括沒有任何填料的底部填充材料。
  19. 一種製造半導體封裝的方法，該方法包括以下步驟：在晶圓上形成多個層疊結構以在橫向上彼此間隔開，其中，所述多個層疊結構中的每一個包括垂直地層疊的核心晶粒；在所述晶圓上形成底部填充層以填充所述多個層疊結構之間的間隙；去除所述底部填充層的一部分和所述晶圓的一部分以提供彼此分離的層疊立方體，其中，各個所述層疊立方體包括頂部晶粒、所述多個層疊結 構中的一個層疊結構以及底部填充層圖案，所述頂部晶粒包括所述晶圓的一部分，並且底部填充層圖案包括所述底部填充層的一部分以覆蓋所述多個層疊結構中的所述一個層疊結構的側壁；將所述層疊立方體並排安裝在基礎晶粒晶圓上；以及在所述基礎晶粒晶圓上方形成模製層以填充所述層疊立方體之間的空間。
  20. 根據請求項19所述的方法，其中，所述晶圓是包括多個頂部晶粒區域的晶圓，其中，各個所述頂部晶粒區域包括所述頂部晶粒內的整合區域，其中，分別在所述整合區域中實現第一半導體裝置，其中，所述基礎晶粒晶圓包括分別與所述層疊立方體交疊的基礎晶粒區域，並且其中，各個所述基礎晶粒區域包括被配置用於控制第一半導體晶粒和第二半導體晶粒的第三半導體裝置。
  21. 根據請求項20所述的方法，其中，所述核心晶粒分別包括第二半導體裝置，其中，所述第二半導體裝置具有與所述第一半導體裝置相同的功能，其中，各個所述層疊立方體中的所述核心晶粒垂直地層疊並利用凸塊結合結構彼此結合，並且各個所述層疊立方體通過結合結構結合到所述晶圓，其中，各個所述核心晶粒包括連接到所述凸塊結合結構或結合結構的通孔， 其中，垂直地層疊在各個所述層疊立方體中的所述核心晶粒的數量是至少七個，其中，所述核心晶粒是具有相同的功能和基本上相同的形狀的半導體晶粒，並且其中，所述晶圓的厚度是各個所述核心晶粒的厚度的多倍。
  22. 根據請求項19所述的方法，該方法還包括以下步驟：在所述晶圓上形成所述多個層疊結構之前，在所述晶圓的面向所述核心晶粒的一個表面上形成晶圓連接端子，其中，連接端子被設置在所述層疊結構中的所述核心晶粒當中的最頂端核心晶粒的各個頂表面上，其中，所述層疊立方體被層疊在所述基礎晶粒晶圓上以使得所述最頂端核心晶粒上的所述連接端子結合到所述基礎晶粒晶圓，並且其中，所述底部填充層被形成為暴露所述最頂端核心晶粒上的所述連接端子。
  23. 根據請求項19所述的方法，其中，所述底部填充層圖案具有與所述頂部晶粒的側壁對齊的垂直側壁。
  24. 根據請求項19所述的方法，該方法還包括以下步驟：在所述基礎晶粒晶圓上層疊所述層疊立方體之前，將載體附接到所述基礎晶粒晶圓的與所述層疊立方體相反的表面。
  25. 根據請求項19所述的方法，其中，所述基礎晶粒晶圓的厚度小於所述晶圓的厚度，並且其中，所述基礎晶粒晶圓的厚度與多個所述核心晶粒中的一個核心晶 粒的厚度基本上相同。
  26. 根據請求項19所述的方法，該方法還包括以下步驟：在所述基礎晶粒晶圓上層疊所述層疊立方體之前，在所述基礎晶粒晶圓的與所述層疊立方體相反的表面上形成連接端子。
  27. 根據請求項19所述的方法，其中，形成所述模製層的步驟包括以下步驟：在所述基礎晶粒晶圓的表面上形成所述模製層以覆蓋所述層疊立方體；去除所述模製層的一部分以暴露所述頂部晶粒；以及使所暴露的頂部晶粒凹進以減小所述頂部晶粒的厚度。
  28. 根據請求項19所述的方法，其中，所述模製層被形成為延伸到所述基礎晶粒晶圓和與所述基礎晶粒晶圓相鄰的所述核心晶粒之間的空間中。
  29. 根據請求項19所述的方法，該方法還包括以下步驟：去除所述模製層的一部分和所述基礎晶粒晶圓的一部分以提供彼此分離的半導體封裝，其中，各個所述半導體封裝包括基礎晶粒、所述多個層疊結構中的所述一個層疊結構、覆蓋所述多個層疊結構中的所述一個層疊結構的側壁的所述底部填充層圖案、以及模製層圖案，所述基礎晶粒包括所述基礎晶粒晶圓的一部分，並且所述模製層圖案包括所述模製層的一部分以覆蓋所述底部填充層圖案的側壁。
  30. 根據請求項19所述的方法，其中，形成所述底部填充層的步驟包 括以下步驟：在所述核心晶粒和所述頂部晶粒之間形成第一底部填充層；以及在所述基礎晶粒晶圓和與所述基礎晶粒晶圓相鄰的核心晶粒之間的間隙中形成第二底部填充層，並且其中，形成所述第二底部填充層的步驟是針對各個所述層疊立方體利用毛細現象透過毛細型底部填充製程來執行的，並且其中，包含在所述模製層中的填料的含量大於包含在所述第二底部填充層中的填料的含量。
  31. 根據請求項19所述的方法，其中，所述底部填充層圖案具有與所述頂部晶粒的側壁垂直地對齊的側壁。
  32. 根據請求項19所述的方法，其中，所述模製層圖案的側壁與所述基礎晶粒的側壁垂直地對齊。
  33. 一種製造半導體封裝的方法，該方法包括以下步驟：在晶圓上形成多個層疊結構以在橫向上彼此間隔開，其中，所述多個層疊結構中的每一個包括垂直地層疊的核心晶粒；在所述晶圓上形成第一底部填充層以填充所述多個層疊結構之間的間隙；去除所述第一底部填充層的一部分和所述晶圓的一部分以提供彼此分離的層疊立方體，其中，各個所述層疊立方體包括頂部晶粒、所述多個層疊結構中的一個層疊結構以及第一底部填充層圖案，所述頂部晶粒包括所述晶圓的一部分，並且所述第一底部填充層圖案包括所述第一底部填充層的一部分以覆蓋所述多個層疊結構中的所述一個層疊結構的側壁； 將所述層疊立方體並排安裝在基礎晶粒晶圓上；形成填充所述基礎晶粒晶圓和所述層疊立方體之間的空間的第二底部填充層；以及在所述基礎晶粒晶圓上方形成模製層以填充所述層疊立方體之間的空間。
TW106146268A 2017-04-03 2017-12-28 半導體封裝及製造其之方法 TW201903998A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170043267A KR20180112394A (ko) 2017-04-03 2017-04-03 반도체 패키지 제조 방법 및 반도체 패키지
??10-2017-0043267 2017-04-03

Publications (1)

Publication Number Publication Date
TW201903998A true TW201903998A (zh) 2019-01-16

Family

ID=63672572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146268A TW201903998A (zh) 2017-04-03 2017-12-28 半導體封裝及製造其之方法

Country Status (4)

Country Link
US (1) US20180286835A1 (zh)
KR (1) KR20180112394A (zh)
CN (1) CN108695263A (zh)
TW (1) TW201903998A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8518796B2 (en) * 2012-01-09 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die connection system and method
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10529637B1 (en) * 2018-10-31 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10985140B2 (en) 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
KR102715474B1 (ko) 2019-11-15 2024-10-11 삼성전자주식회사 언더 필 물질 층을 포함하는 반도체 패키지 및 그 형성방법
KR20220101335A (ko) 2021-01-11 2022-07-19 삼성전자주식회사 복수개의 반도체 칩들을 포함하는 반도체 패키지 및 이의 제조 방법
KR20220126883A (ko) 2021-03-10 2022-09-19 삼성전자주식회사 반도체 패키지
CN117711957A (zh) * 2022-09-05 2024-03-15 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2013138177A (ja) * 2011-11-28 2013-07-11 Elpida Memory Inc 半導体装置の製造方法
TWI469312B (zh) * 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
KR102143518B1 (ko) * 2013-10-16 2020-08-11 삼성전자 주식회사 칩 적층 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20180112394A (ko) 2018-10-12
US20180286835A1 (en) 2018-10-04
CN108695263A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
TWI778197B (zh) 包括橋接晶粒的堆疊封裝
TWI847996B (zh) 包括橋接晶粒的半導體封裝
TW201903998A (zh) 半導體封裝及製造其之方法
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
US9153557B2 (en) Chip stack embedded packages
TWI810380B (zh) 包括橋接晶粒的系統級封裝件
CN108878414B (zh) 具有模制通孔的堆叠半导体封装及其制造方法
US9508688B2 (en) Semiconductor packages with interposers and methods of manufacturing the same
TWI761632B (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
US9793217B2 (en) Package-on-package type semiconductor device which is realized through applying not a TSV technology but a fan-out wafer level package technology
TW202032731A (zh) 包含橋接晶粒的系統級封裝件
US9847285B1 (en) Semiconductor packages including heat spreaders and methods of manufacturing the same
US9966278B1 (en) Stack packages having with confined underfill fillet and methods of manufacturing the same
US9847322B2 (en) Semiconductor packages including through mold ball connectors and methods of manufacturing the same
TWI692850B (zh) 具有凸塊接合結構的半導體封裝
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies
US9209161B2 (en) Stacked package and method for manufacturing the same
TWI844580B (zh) 包括橋接晶粒的半導體封裝件
CN111613601B (zh) 包括桥接晶片的半导体封装件