TW201903997A - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TW201903997A
TW201903997A TW106118382A TW106118382A TW201903997A TW 201903997 A TW201903997 A TW 201903997A TW 106118382 A TW106118382 A TW 106118382A TW 106118382 A TW106118382 A TW 106118382A TW 201903997 A TW201903997 A TW 201903997A
Authority
TW
Taiwan
Prior art keywords
layer
wafer
carrier
antenna
package
Prior art date
Application number
TW106118382A
Other languages
English (en)
Other versions
TWI637474B (zh
Inventor
徐宏欣
林南君
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW106118382A priority Critical patent/TWI637474B/zh
Application granted granted Critical
Publication of TWI637474B publication Critical patent/TWI637474B/zh
Publication of TW201903997A publication Critical patent/TW201903997A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種封裝結構及其製造方法。封裝結構包括晶片、絕緣封裝體以及第一重新佈線層。晶片包括主動表面與相對於主動表面的背面。絕緣封裝體包覆晶片,並露出晶片的主動表面。第一重新佈線層包括導線部以及連接導線部的天線部,第一重新佈線層從晶片的主動表面上往絕緣封裝體上延伸。

Description

封裝結構及其製造方法
本發明是有關於一種封裝結構,且特別是有關於一種具有天線的封裝結構。
隨著科技進步,電子產品的功能越來越豐富,例如是目前的行動通訊裝置,為了在一台行動通訊裝置中配置不同功能的電子元件,各個電子元件的尺寸都要很小,才有辦法將所有電子元件都配置於符合輕、薄概念的行動通訊裝置中。
現有的電子元件中的天線與晶片封裝結構分開,且天線需藉由電路板上的線路而與封裝結構中的晶片電性連接,導致整個電子元件的體積難以縮小,因此,目前亟需一種解決上述問題的方法。
本發明提供一種封裝結構,封裝結構中的天線不需要透過電路板就可以直接與晶片電性連接,縮小產品的尺寸。
本發明提供一種封裝結構的製作方法,天線不需要透過電路板就可以直接與晶片電性連接,縮小產品的尺寸。
本發明提供一種封裝結構及其製造方法。封裝結構包括晶片、絕緣封裝體以及第一重新佈線層。晶片包括主動表面與相對於主動表面的背面。絕緣封裝體包覆晶片,並露出晶片的主動表面。第一重新佈線層包括導線部以及連接導線部的天線部,第一重新佈線層從晶片的主動表面上往絕緣封裝體上延伸。
本發明的封裝結構包括:晶片、絕緣封裝體以及第一重新佈線層。晶片包括主動表面與相對於主動表面的背面。絕緣封裝體包覆晶片,並露出晶片的主動表面。第一重新佈線層包括導線部以及連接導線部的天線部,第一重新佈線層從晶片的主動表面上往絕緣封裝體上延伸。
本發明的封裝結構的製造方法包括:提供載板、將晶片設置於所述載板上、於載板上形成絕緣封裝體以包覆晶片、於載板上形成第一重新佈線層以及移除載板。晶片包括主動表面以及相對於主動表面的背面。絕緣封裝體露出主動表面。第一重新佈線層包括導線部以及連接導線部的天線部,且第一重新佈線層從主動表面上往絕緣封裝體上延伸。
基於上述,本發明提出的封裝結構中的第一重新佈線層包括有天線,因此,天線不需要透過電路板就可以直接與晶片電性連接,縮小產品的尺寸。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A~圖1F是依照本發明一實施例的一種封裝結構10的製造方法的剖面示意圖。
請參考圖1,將晶片130設置於載板100上,晶片130包括主動表面S1以及相對於主動表面S1的背面S2,且晶片130的背面S2朝向載板100。在一實施例中,載板100上還包括膠層102,膠層102與晶片130連接。膠層102例如包括離型層、黏著層或其組合。
晶片130的主動表面S1上具有介電層136以及多個導電凸塊134B。導電凸塊134B與晶片接墊134A電性連接,導電凸塊134B的材料包括銅、錫、金、鎳或其他導電材料。舉例來說,導電凸塊134B可以是銅、金、鎳或是其他導電材料所構成的單層結構,也可以是銅、金、鎳或是其他導電材料所構成的多層結構。
介電層136覆蓋導電凸塊134B以及晶片接墊134A的側表面,並露出導電凸塊134B的上表面與下表面,其中導電凸塊134B的下表面會與晶片接墊134A連接。介電層136的材料例如包括聚醯亞胺、聚苯並噁唑(Polybenzoxazole, PBO)或其他合適的材料。
請參考圖1B,在載板100上形成絕緣封裝體140以包覆晶片130。在一實施例中,絕緣封裝體140可藉由模塑製程形成於載板100上,絕緣封裝體140的材料例如是環氧樹脂(Epoxy)或其他合適的高分子材料。在一實施例中,絕緣封裝體140中還包括填充物,填充物的材料例如是二氧化矽、氧化鋁或其他合適的材料,填充物能增強絕緣封裝體140的機械強度,以提升絕緣封裝體140保護晶片130的能力。絕緣封裝體140的高度例如高於晶片130的高度,並包覆晶片130的主動表面S1。
請參考圖1C,對絕緣封裝體140進行研磨製程,以移除部分的絕緣封裝體140直到暴露出晶片130的主動表面S1。進行研磨製程的方法包括機械研磨(Mechanical grinding)、化學機械研磨(Chemical-Mechanical Polishing,CMP)、蝕刻或其他合適的製程。值得注意的是,在一些實施例中,在晶片130的主動表面S1被暴露出之後,可以繼續研磨晶片130以進一步減薄封裝結構的整體厚度。
請參考圖1D,於載板100上形成第一重新佈線層150。在本實施例中,第一重新佈線層150形成於晶片130的主動表面S1上以及絕緣封裝體140上,且第一重新佈線層150從晶片130的主動表面S1上往絕緣封裝體140上延伸。第一重新佈線層150包括導線部150A以及連接所述導線部150A的天線部150B。由於第一重新佈線層150直接形成於晶片130以及絕緣封裝體140上,因此,本實施例的封裝結構不需要額外的形成電路板,使封裝結構能有較薄的厚度。
在一實施例中,第一重新佈線層150包括接墊152A、接墊152B、導線層154A、導線層154A’、介電層156A、介電層156A’、介電層158以及天線層154B。在一實施例中,導線層154A以及導線層154A’位於導線部150A,介電層156A介於導線層154A以及導線層154A’之間。介電層156A包覆導線層154A’,且介電層156A包括多個接觸窗155,每一個接觸窗155連接導線層154A以及導線層154A’。接墊152A以及接墊152B分別連接至導線層154A’以及導線層154A,且導線層154A’通過接墊152A而與晶片130位於主動表面S1上的導電凸塊134B電性連接。介電層158包覆接墊152A,且位於導線層154A’以及晶片130之間。介電層156A’位於介電層156A上,且介電層156A’包覆導線層154A以及接墊152B。介電層156A’暴露出接墊152B的上表面,接墊152B例如位於第一重新佈線層150的最外層。圖1D雖然繪示出兩層導線層以及三層介電層,然而本發明不以此為限。在一些實施例中,導線層與介電層的層數可依需求而進行調整,且接墊與接觸窗的數目也可以依需求而進行調整。
天線層154B位於第一重新佈線層150的天線部150B中,且天線層154B與導線層154A連接。天線層154B與導線層154A例如可以在同一膜層中,所以天線層154B與導線層154A可以同時形成。在一實施例中,天線層154B與導線層154A形成在同一膜層,然而本發明不限於此。在其他實施例中,天線層154B與導線層154A’可以形成在同一膜層。在本實施例中,天線層154B與導線層154A包括相同的材質。在一實施例中,天線層154B和封裝結構中的導線層在垂直載板100的方向上不會重疊,因此天線層154B的訊號不容易受到導線層的干擾,提高天線層154B的訊號品質。
請參考圖1E,移除載板100。在一實施例中,由於是先將晶片130置於載板100上接著才形成絕緣封裝體140以包覆晶片130,因此,移除載板以後,晶片130的背面S2例如會與絕緣封裝體140的表面構成一連續面,且晶片130的背面S2會被絕緣封裝體140所暴露出來。在一實施例中,晶片130的背面S2與絕緣封裝體140的表面共平面。在一實施例中,晶片130的背面S2具有黏著層,移除載板100後,晶片130位於背面S2的黏著層會被絕緣封裝體140所暴露出來,且黏著層的表面會與絕緣封裝體140的表面構成一連續面。
請參考圖1F,於第一重新佈線層150上形成多個第一導電球160,且第一重新佈線層150位於第一導電球160以及晶片130之間。第一導電球160與第一重新佈線層150的接墊152B電性連接。第一導電球160對應接墊152B設置,且第一導電球160透過第一重新佈線層150而與晶片130電性連接。在一些實施例中,第一導電球160例如包括錫球,然而本發明不限於此。呈現其他形狀或材料的導電結構亦可以做為第一導電球160。舉例來說,在其他實施例中,第一導電球160是導電柱或是導電凸塊。在一些實施例中,第一導電球160可以藉由例如植球以及回銲製程形成。在本實施例中,先移除載板100接著才形成多個第一導電球160,然而本發明不以此為限。在其他實施例中,先形成多個第一導電球160接著才移除載板100。在一實施例中,第一導電球160在垂直於天線層154B的方向上不會與天線層154B重疊,因此天線層154B的訊號不容易受到第一導電球160的干擾,提高天線層154B的訊號品質。
雖然圖1A~圖1F例僅繪示出一個晶片130,然而本發明不限於此,本發明可以同時於載板100上形成多個晶片130,在藉由單分製程將多個晶片130給分開。
基於上述,本實施例的封裝結構10中的第一重新佈線層150包括有天線部150B,因此,天線不需要透過電路板就可以直接與晶片電性連接,縮小產品的尺寸。
圖2A~圖2E是依照本發明一實施例的一種封裝結構20的製造方法的剖面示意圖。在此必須說明的是,圖2A~圖2E的實施例沿用圖1A~圖1F的實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
請參考圖2A,於載板100上形成第一重新佈線層150,第一重新佈線層150包括導線部150A以及連接導線部150A的天線部150B。
接著請參考圖2B,將晶片130設置於載板100上,晶片130包括主動表面S1以及相對於主動表面S1的背面S2。在本實施例中,先於載板100上形成第一重新佈線層150,接著才將晶片130設置於第一重新佈線層150上,因此,第一重新佈線層150會位於載板100與晶片130之間。晶片130的主動表面S1面對第一重新佈線層150,且晶片130與第一重新佈線層150電性連接。在本實施例中,晶片130的導電凸塊134B包括雙層結構,然而本發明不以此為限。在其他實施例中,導電凸塊134B為單層結構。
接著請參考圖2C,在載板100上形成絕緣封裝體140以包覆晶片130,絕緣封裝體140例如是包覆晶片130的整個背面S2。在一實施例中,絕緣封裝體140可藉由模塑製程形成於載板100上。在本實施例中,先讓晶片130與第一重新佈線層150電性連接,接著才形成絕緣封裝體140以包覆晶片130,因此,不需要額外的研磨製程來移除部分的絕緣封裝體140以暴露出晶片130的主動表面S1,然而本發明不以此為限。在其他實施例中,還可以研磨絕緣封裝體140以進一步減薄封裝結構的整體厚度。在一實施例中,由於晶片130是藉由覆晶的方式配置,其主動表面S1會朝向第一重新佈線層150,晶片130的背面S2實際上為晶片130的非主動表面。因此,即使在研磨製程中移除部分的晶片130的背面S2,也不會影響到晶片130的性能。
請參考圖2D,移除載板100。在一實施例中,移除載板100後,第一重新佈線層150上的接墊152B會被暴露出來。
接著請參考圖2E,形成多個第一導電球160於第一重新佈線層150上,且第一重新佈線層150位於第一導電球160以及晶片130之間。第一導電球160與第一重新佈線層150的接墊152B電性連接,且第一導電球160對應接墊152B設置而與導線層154A電性連接。在一實施例中,第一導電球160在垂直於天線層154B的方向上不會與天線層154B重疊,因此天線層154B的訊號不容易受到第一導電球160的干擾,提高天線層154B的訊號品質。
基於上述,封裝結構20中的第一重新佈線層150包括有天線部150B,因此,天線不需要透過電路板就可以直接與晶片電性連接,縮小產品的尺寸。
圖3A~圖3H是依照本發明一實施例的一種封裝結構30的製造方法的剖面示意圖。在此必須說明的是,圖3A~圖3H的實施例沿用圖2A~圖2E的實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
請參考圖3A,於載板100上形成第二重新佈線層110,第二重新佈線層110包括導線層114、接墊112A、接墊112B、介電層116以及介電層118。導線層114與接墊112A位於介電層116中,且接墊112A靠近載板100。介電層118位於介電層116上,且接墊112B配置於介電層118中。接墊112B通過導線層114而與接墊112A電性連接。圖3A雖然繪示出一層導線層以及兩層介電層,然而本發明不以此為限。在一些實施例中,導線層與介電層的層數可依需求而進行調整,且介電層中還可以具有接觸窗,接墊與接觸窗的數目也可以依需求而進行調整。
參考圖3B,於第二重新佈線層110上形成多個導電結構120。導電結構120對應第二重新佈線層110的接墊112B而設置。圖3B中的導電結構120為矩形,但本發明不限於此。在其他實施例中,導電結構120亦可以是橢圓形、球形或其他幾何形狀。在一些實施例中,導電結構120可以在第二重新佈線層110上形成密集排列的陣列,以達到後續製程中細間距(fine pitch)走線的需求。導電結構120的材料包括銅、錫、金、鎳或其他導電材料,且導電結構120可以為單層或多層結構。舉例來說,導電結構120可以是銅、金、鎳或是銲料等所構成的單層結構,也可以是銅-銲料、銅-鎳-銲料等所構成的多層結構。
接著請參考圖3C,將晶片130設置於載板100上,晶片130包括主動表面S1以及相對於主動表面S1的背面S2。在本實施例中,先於載板100上形成第二重新佈線層110,接著才將晶片130設置於第二重新佈線層110上,因此,第二重新佈線層110會位於載板100與晶片130之間。在一實施例中,晶片130的背面S2面對第二重新佈線層110,且晶片130的背面S2上包括黏著層132,黏著層132與第二重新佈線層110連接。雖然在本實施例中,先於第二重新佈線層110上形成導電結構120,接著才將晶片130配置於第二重新佈線層110上,然而本發明不以此為限。在其他實施例中,先將晶片130配置於第二重新佈線層110上,接著才於第二重新佈線層110上形成導電結構120。
請參考圖3D,在載板100上形成絕緣封裝體140以包覆晶片130以及導電結構120。在一實施例中,絕緣封裝體140可藉由模塑製程形成於載板100上,絕緣封裝體140的材料例如是環氧樹脂(Epoxy)或其他合適的高分子材料。絕緣封裝體140的高度例如高於晶片130的高度,並包覆晶片130的主動表面S1。導電結構120嵌於絕緣封裝體140中。
請參考圖3E,對絕緣封裝體140以及導電結構120進行研磨製程,以移除部分的絕緣封裝體140以及導電結構120直到暴露出晶片130的主動表面S1以及導電結構120的上表面。在一實施例中,導電結構120的高度高於晶片130的高度,因此需要移除部分的導電結構120才能使晶片130的主動表面S1暴露出來。在其他實施例中,晶片130的高度高於導電結構120的高度,因此需要移除部分絕緣封裝體140以及部分晶片130,以使導電結構120的上表面暴露出來。
請參考圖3F,於載板100上形成第一重新佈線層250。在本實施例中,第一重新佈線層250形成於晶片130的主動表面S1上以及絕緣封裝體140上,且第一重新佈線層250從晶片130的主動表面S1上往絕緣封裝體140上延伸。第一重新佈線層250包括導線部250A以及連接導線部250A的天線部250B。
在一實施例中,第一重新佈線層250包括接墊252、導線層254A、介電層256、介電層258以及天線層254B。
在一實施例中,導線層254A位於導線部250A,且與接墊252電性連接。第一重新佈線層250的部分接墊252會與導電結構120連接,且部分接墊252會與晶片130連接。第一重新佈線層250透過導電結構120而電性連接至第二重新佈線層110。導線層254A通過接墊252而與晶片130位於主動表面S1上的導電凸塊134B電性連接,且導電結構120透過第一重新佈線層250而與晶片130電性連接。介電層258包覆接墊252,且位於導線層254A以及晶片130之間。介電層256位於介電層258上,且介電層256包覆導線層254A。圖3F的第一重新佈線層雖然繪示出一層導線層以及兩層介電層,然而本發明不以此為限。在一些實施例中,導線層與介電層的層數可依需求而進行調整,且接墊與接觸窗的數目也可以依需求而進行調整。
天線層254B位於第一重新佈線層250的天線部250B中,且天線層254B與導線層254A電性連接。天線層254B與導線層254A例如可以在同一膜層中,所以天線層254B與導線層254A可以同時形成,且天線層254B與導線層254A直接連接。在一實施例中,天線層254B與導線層254A包括相同的材質。在一實施例中,天線層254B和封裝結構中的導線層在垂直天線層254B的方向上不會重疊,因此天線層254B的訊號不容易受到其他導線層的干擾,提高天線層254B的訊號品質。在一實施例中,天線層254B正投影至第二重新佈線層110上的位置介於兩個鄰近的晶片130正投影至第二重新佈線層110上的位置之間。
請參考圖3G,移除載板100。在一實施例中,移除載板100後,第二重新佈線層110上的接墊112A會被暴露出來。
請參考圖3H,形成多個第二導電球260於第二重新佈線層110上,且第二重新佈線層110位於第二導電球260以及晶片130之間。第二導電球260與第二重新佈線層110的接墊112A電性連接。具體來說,第二導電球260對應接墊112A設置而與導線層114電性連接。
基於上述,封裝結構30中的第一重新佈線層250包括有天線部250B,因此,天線不需要透過電路板就可以直接與晶片電性連接,縮小產品的尺寸。
圖4是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。
請參考圖4,天線層354B包括矩形的主體部354B1以及連接於主體部354B1的突出部354B2,突出部354B2會透過接觸窗355而與導電層、晶片或導電結構電性連接。在其他實施例中,天線層354B也可以不需要透過接觸窗355而直接與導電層、晶片或導電結構電性連接。
圖5是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。
請參考圖5,天線層454B包括子部454B1以及與子部454B1分開的子部454B2,子部454B1與子部454B2會透過接觸窗455而與導電層、晶片或導電結構電性連接。在其他實施例中,天線層454B也可以不需要透過接觸窗455而直接與導電層、晶片或導電結構電性連接。
圖6是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。
請參考圖6,天線層554B包括第一開口OP1以及第二開口OP2,第一開口OP1以及第二開口OP2例如是從天線層554B的側壁往內延伸。天線層554B會透過接觸窗555而與導電層、晶片或導電結構電性連接。在其他實施例中,天線層554B也可以不需要透過接觸窗555而直接與導電層、晶片或導電結構電性連接。
圖7是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。
請參考圖7,天線層654B包括第一貫孔OP3以及第二貫孔OP4,第一貫孔OP3以及第二貫孔OP4例如是具有不同的形狀及大小。天線層654B會透過接觸窗655而與導電層、晶片或導電結構電性連接。在其他實施例中,天線層654B也可以不需要透過接觸窗655而直接與導電層、晶片或導電結構電性連接。
圖8是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。
請參考圖8,天線層754B是由子部754B1、子部754B2、子部754B3、子部754B4以及子部754B5組成。子部754B1、子部754B2、子部754B3、子部754B4以及子部754B5為矩形,且子部754B1、子部754B2、子部754B3、子部754B4以及子部754B5依序連接。天線層754B會透過接觸窗755而與導電層、晶片或導電結構電性連接。在其他實施例中,天線層754B也可以不需要透過接觸窗755而直接與導電層、晶片或導電結構電性連接。
圖9是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。
請參考圖9,天線層854B是由子部854B1、子部854B2、子部854B3以及子部854B4所組成。子部854B4的形狀例如是十字形,子部854B1、子部854B2以及子部854B3例如是依序連接的矩形,子部854B1、子部854B2分別與子部854B4連接。天線層854B會透過接觸窗855而與導電層、晶片或導電結構電性連接。在其他實施例中,天線層854B也可以不需要透過接觸窗855而直接與導電層、晶片或導電結構電性連接。
圖10是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。
請參考圖10,天線層954B的形狀例如是由直線線段組成的螺旋形,接觸窗955位於螺旋的中心。天線層954B會透過接觸窗955而與導電層、晶片或導電結構電性連接。在其他實施例中,天線層954B也可以不需要透過接觸窗955而直接與導電層、晶片或導電結構電性連接。
圖11是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。
請參考圖11,天線層1054B的形狀例如是由圓弧線段組成的螺旋形,接觸窗1055位於螺旋的中心。天線層1054B會透過接觸窗1055而與導電層、晶片或導電結構電性連接。在其他實施例中,天線層1054B也可以不需要透過接觸窗1055而直接與導電層、晶片或導電結構電性連接。
綜上所述,封裝結構中的第一重新佈線層包括有天線部,因此,天線不需要透過電路板就可以直接與晶片電性連接,縮小產品的尺寸。在一實施例中,由於第一重新佈線層直接形成於晶片以及絕緣封裝體上,因此,封裝結構不需要額外的形成電路板,使封裝結構能有較薄的厚度。在一實施例中,天線部中的天線層和封裝結構中的導線層在垂直天線層的方向上不會重疊,因此天線層的訊號不容易受到其他導線層的干擾,提高天線層的訊號品質。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30‧‧‧封裝結構
100‧‧‧載板
102‧‧‧膠層
110‧‧‧第二重新佈線層
112A、112B、152A、152B、252‧‧‧接墊
114、154A、154A’、254A‧‧‧導線層
116、118、136、156A、156A’、158、256、258‧‧‧介電層
120‧‧‧導電結構
130‧‧‧晶片
132‧‧‧黏著層
134A‧‧‧晶片接墊
134B‧‧‧導電凸塊
140‧‧‧絕緣封裝體
150、250‧‧‧第一重新佈線層
150A、250A‧‧‧導線部
150B、250B‧‧‧天線部
154B、254B、354B、454B、554B、654B、754B、854B、954B、1054B‧‧‧天線層
155、355、455、555、655、755、855、955、1055‧‧‧接觸窗
160‧‧‧第一導電球
260‧‧‧第二導電球
354B1‧‧‧主體部
354B2‧‧‧突出部
454B1、454B2、754B1、754B2、754B3、754B4、754B5、854B1、854B2、854B3、854B4‧‧‧子部
OP1‧‧‧第一開口
OP2‧‧‧第二開口
OP3‧‧‧第一貫孔
OP4‧‧‧第二貫孔
S1‧‧‧主動表面
S2‧‧‧背面
圖1A~圖1F是依照本發明一實施例的一種封裝結構的製造方法的剖面示意圖。 圖2A~圖2E是依照本發明一實施例的一種封裝結構的製造方法的剖面示意圖。 圖3A~圖3H是依照本發明一實施例的一種封裝結構的製造方法的剖面示意圖。 圖4是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。 圖5是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。 圖6是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。 圖7是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。 圖8是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。 圖9是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。 圖10是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。 圖11是依照本發明一實施例的一種封裝結構中的天線層的上視示意圖。

Claims (10)

  1. 一種封裝結構,包括: 晶片,包括主動表面與相對於所述主動表面的背面; 絕緣封裝體,包覆所述晶片,並露出所述主動表面;以及 第一重新佈線層,包括導線部以及連接所述導線部的天線部,所述第一重新佈線層從所述主動表面上往所述絕緣封裝體上延伸。
  2. 如申請專利範圍第1項所述的封裝結構,其中所述第一重新佈線層包括: 多層導線層,位於所述導線部; 多層介電層,每一層介電層介於每兩層相鄰的導線層之間,所述多層介電層中包括多個接觸窗,每一個接觸窗連接相鄰的兩層所述導線層;以及 天線層,位於所述天線部,並與至少一層導線層連接。
  3. 如申請專利範圍第2項所述的封裝結構,其中所述天線層與所述至少一層導線層屬於同一膜層。
  4. 如申請專利範圍第1項所述的封裝結構,更包括: 多個第一導電球,配置於所述第一重新佈線層的所述導線部上,且所述第一重新佈線層位於所述多個第一導電球與所述晶片之間。
  5. 如申請專利範圍第1項所述的封裝結構,更包括: 第二重新佈線層,配置於所述背面上; 多個導電結構,嵌於所述絕緣封裝體中,其中所述第一重新佈線層透過所述多個導電結構電性連接至所述第二重新佈線層;以及 多個第二導電球,配置於所述第二重新佈線層上,且所述第二重新佈線層位於所述多個第二導電球與所述晶片之間。
  6. 一種封裝結構的製造方法,包括: 提供載板; 將晶片設置於所述載板上,所述晶片包括主動表面以及相對於所述主動表面的背面; 於所述載板上形成絕緣封裝體以包覆所述晶片,所述絕緣封裝體露出所述主動表面; 於所述載板上形成第一重新佈線層,所述第一重新佈線層包括導線部以及連接所述導線部的天線部,且所述第一重新佈線層從所述主動表面上往所述絕緣封裝體上延伸;以及 移除所述載板。
  7. 如申請專利範圍第6項所述的封裝結構的製造方法,其中: 在於所述載板上設置所述晶片之後,於所述載板上形成所述第一重新佈線層,且所述第一重新佈線層形成於所述主動表面以及所述絕緣封裝體上。
  8. 如申請專利範圍第7項所述的封裝結構的製造方法,於所述載板上設置所述晶片之前,更包括: 於所述載板上形成第二重新佈線層;以及 於所述載板上形成所述絕緣封裝體以包覆所述晶片的步驟之前,更包括: 於所述第二重新佈線層上形成多個導電結構。
  9. 如申請專利範圍第8項所述的封裝結構的製造方法,在移除所述載板的步驟之後,更包括: 形成多個第二導電球於所述第二重新佈線層上,且所述第二重新佈線層位於所述多個第二導電球以及所述晶片之間。
  10. 如申請專利範圍第6項所述的封裝結構的製造方法,在移除所述載板的步驟之後,更包括: 形成多個第一導電球於所述第一重新佈線層上,且所述第一重新佈線層位於所述多個第一導電球以及所述晶片之間。
TW106118382A 2017-06-03 2017-06-03 封裝結構及其製造方法 TWI637474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106118382A TWI637474B (zh) 2017-06-03 2017-06-03 封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106118382A TWI637474B (zh) 2017-06-03 2017-06-03 封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI637474B TWI637474B (zh) 2018-10-01
TW201903997A true TW201903997A (zh) 2019-01-16

Family

ID=64802762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118382A TWI637474B (zh) 2017-06-03 2017-06-03 封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI637474B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725519B (zh) * 2019-03-04 2021-04-21 新加坡商Pep創新私人有限公司 晶片封裝方法
US11158608B2 (en) 2019-09-25 2021-10-26 Powertech Technology Inc. Semiconductor package including offset stack of semiconductor dies between first and second redistribution structures, and manufacturing method therefor
TWI772736B (zh) * 2019-04-10 2022-08-01 力成科技股份有限公司 扇出型天線封裝結構及其封裝方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035832B (zh) * 2021-05-25 2022-07-08 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构及其制作方法和电子设备
CN116013881B (zh) * 2023-03-28 2023-06-16 甬矽电子(宁波)股份有限公司 芯片封装结构、芯片封装结构的制备方法和打线修补方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI586233B (zh) * 2014-12-15 2017-06-01 財團法人工業技術研究院 天線整合式封裝結構及其製造方法
TWI557854B (zh) * 2014-12-15 2016-11-11 財團法人工業技術研究院 整合式毫米波晶片封裝結構

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725519B (zh) * 2019-03-04 2021-04-21 新加坡商Pep創新私人有限公司 晶片封裝方法
TWI772736B (zh) * 2019-04-10 2022-08-01 力成科技股份有限公司 扇出型天線封裝結構及其封裝方法
US11158608B2 (en) 2019-09-25 2021-10-26 Powertech Technology Inc. Semiconductor package including offset stack of semiconductor dies between first and second redistribution structures, and manufacturing method therefor

Also Published As

Publication number Publication date
TWI637474B (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
TWI637474B (zh) 封裝結構及其製造方法
KR101708567B1 (ko) 더미 비아를 갖는 집적 팬아웃 패키지
TWI676259B (zh) 電子封裝件及其製法
US8143718B2 (en) Semiconductor device having stress relaxation sections
CN112117248B (zh) 电子封装件及其制法
US11004812B2 (en) Package structure and method of forming the same
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US11929318B2 (en) Package structure and method of forming the same
TW201933573A (zh) 電子封裝件及其製法
US11211351B2 (en) Apparatuses including redistribution layers and related microelectronic devices
CN107910311B (zh) 一种扇出型天线封装结构及其制备方法
CN112864109A (zh) 半导体封装件
US11699597B2 (en) Package structure and manufacturing method thereof
US20190139913A1 (en) Electronic package and method for fabricating the same
KR102551751B1 (ko) 반도체 패키지
TW201909343A (zh) 封裝結構及其製造方法
TW202407907A (zh) 半導體封裝
CN211929479U (zh) 半导体器件
TWI744825B (zh) 晶片嵌入式基板結構與晶片封裝結構及其製造方法
TWI689067B (zh) 電子封裝件及其製法
TWI590349B (zh) 晶片封裝體及晶片封裝製程
TWI760227B (zh) 電子封裝件及其製法
TWI778406B (zh) 電子封裝件及其製法
US10325854B2 (en) Interposer and semiconductor package device
US20230105942A1 (en) Semiconductor package and method of fabricating the same