KR101708567B1 - 더미 비아를 갖는 집적 팬아웃 패키지 - Google Patents

더미 비아를 갖는 집적 팬아웃 패키지 Download PDF

Info

Publication number
KR101708567B1
KR101708567B1 KR1020150136904A KR20150136904A KR101708567B1 KR 101708567 B1 KR101708567 B1 KR 101708567B1 KR 1020150136904 A KR1020150136904 A KR 1020150136904A KR 20150136904 A KR20150136904 A KR 20150136904A KR 101708567 B1 KR101708567 B1 KR 101708567B1
Authority
KR
South Korea
Prior art keywords
dummy
rdl
molding compound
active
vias
Prior art date
Application number
KR1020150136904A
Other languages
English (en)
Other versions
KR20160037805A (ko
Inventor
시엔웨이 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160037805A publication Critical patent/KR20160037805A/ko
Application granted granted Critical
Publication of KR101708567B1 publication Critical patent/KR101708567B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 명세서에는, 바닥면 상에 배치되는 제1 랜드와 상부면 상에 배치되는 액티브 접촉 패드를 갖는 제1 재분배층(RDL)을 포함하는 디바이스가 개시되어 있다. 제1 RDL은 제1 랜드를 액티브 접촉 패드에 전기적으로 접속시킨다. 몰딩 컴파운드 층이 제1 RDL의 상부면 상에 배치된다. 액티브 비아는 몰딩 컴파운드 층을 통해 연장되고 액티브 접촉 패드와 전기 접촉한다. 더미 비아는 몰딩 컴파운드 층을 통해 연장된다. 액티브 비아의 상부면과 상기 더미 비아의 상부면은 몰딩 컴파운드 층의 상부면과 실질적으로 평면을 이루며, 더미 비아는 액티브 비아와 및 제1 랜드로부터 전기적으로 절연되어 있다.

Description

더미 비아를 갖는 집적 팬아웃 패키지{INTEGRATED FAN-OUT PACKAGE WITH DUMMY VIAS}
본 발명은 더미 비아를 갖는 집적 팬아웃 패키지에 관한 것이다.
반도체 디바이스는, 예컨대 개인용 컴퓨터, 셀 폰, 디지털 카메라, 및 기타 전자 장비 등의 광범위한 전자 용례에 사용되고 있다. 반도체 디바이스는 통상적으로 절연층 또는 유전체층, 전도성 층, 및 반도체 재료층을 반도체 기판 위에 순차적으로 증착하고, 그 위에 회로 구성요소들 및 요소들을 형성하도록 리소그래피를 이용하여 다양한 재료층들을 패터닝함으로써 제작된다.
반도체 산업은 최소 특징부 크기에 있어서 계속적인 감소에 의해 다양한 전자 구성요소(예컨대, 트랜지스터, 다이오드, 레지스터, 캐패시터 등)의 집적 밀도를 계속 향상시키고 있는데, 이로 인해 보다 많은 구성요소가 주어진 영역에 집적되게 된다. 몇몇 디바이스에서, 액티브 디바이스를 갖는 다수의 다이 또는 패키지가 수직 방향으로 적층되어 디바이스 패키지의 풋프린트를 감소시키고 다이들이 상이한 처리 기법으로 상호 연결되게 한다. 이러한 수직 적층을 위한 상호 연결부는 절연층에 전도성 라인을 갖는 재분배층(RDL; redistribution layer)을 형성함으로써 기판의 상부면 및 바닥면 상에 생성된다. RDL과, 특정한 패키지의 외부에 있는 다이는 기판 내의 다이, 또는 기판의 양면 상의 다이에 기판을 통해 연장되는 비아에 의해 전기적으로 접속된다. 게다가, 스터드가 기판을 통해 기판 내의 다이로 연장되어 다이와 외부 디바이스 사이에 전기 접속을 제공한다.
따라서, 실시예에 따른 디바이스는, 바닥면 상에 배치되는 제1 랜드와 상부면 상에 배치되는 액티브 접촉 패드를 갖는 제1 RDL을 포함하고, 제1 RDL은 제1 랜드를 액티브 접촉 패드에 전기적으로 접속시킨다. 몰딩 컴파운드 층이 제1 RDL의 상부면 상에 배치된다. 액티브 비아는 몰딩 컴파운드 층을 통해 연장되고 액티브 접촉 패드와 전기 접촉한다. 더미 비아는 몰딩 컴파운드 층을 통해 연장된다. 액티브 비아의 상부면과 상기 더미 비아의 상부면은 몰딩 컴파운드 층의 상부면과 실질적으로 평면을 이루며, 더미 비아는 액티브 비아와 및 제1 랜드로부터 전기적으로 절연되어 있다.
다른 실시예에 따른 디바이스는, 바닥면 상에 배치되는 제1 랜드를 갖는 제1 RDL을 포함한다. 몰딩 컴파운드 층이 제1 RDL의 상부면 상에 배치된다. 더미 비아는 몰딩 컴파운드 층을 통해 연장되고 제1 랜드로부터 전기적으로 절연되어 있다. 기판이 몰딩 컴파운드 층에 배치되고, 더미 스터드가 기판의 상부면으로부터 몰딩 컴파운드 층의 상부면으로 연장된다. 더미 비아는 제1 랜드로부터 그리고 기판의 접촉 패드로부터 전기적으로 절연되어 있다. 더미 비아의 상부면과 상기 더미 스터드의 상부면은 상기 몰딩 컴파운드 층의 상부면과 실질적으로 평면을 이룬다.
실시예에 따른 방법은, 바닥면 상에 배치되는 제1 랜드와 상부면 상에 배치되는 액티브 접촉 패드를 갖는 제1 RDL을 형성하는 단계를 포함한다. 제1 RDL은 제1 랜드를 액티브 접촉 패드에 전기적으로 접속시킨다. 기판이 제1 RDL의 상부면 상에 실장된다. 액티브 비아는 제1 RDL의 상부면 상에 형성되고 액티브 접촉 패드와 전기 접촉하며, 더미 비아는 제1 RDL의 상부면 상에 형성된다. 액티브 비아와 더미 비아는 기판 둘레에 배치되고, 더미 비아는 액티브 비아와 제1 랜드로부터 전기적으로 절연되어 있다. 몰딩 컴파운드 층은 제1 RDL의 상부면 상에 그리고 액티브 비아, 더미 비아 및 기판 둘레에 형성된다. 몰딩 층의 상부면이 감소되고, 몰딩 컴파운드 층의 상부면을 감소시킨 후에, 몰딩 컴파운드 층의 상부면은 액티브 비아와 더미 비아의 상부면과 실질적으로 평면을 이룬다.
본 개시의 양태는 첨부 도면과 함께 읽을 때에 이하의 상세한 설명으로부터 가장 잘 이해된다. 산업에 있어서의 표준적 실시에 따라, 다양한 특징부들은 실척으로 도시되지 않는다는 점을 강조한다. 사실상, 다양한 특징부들의 치수는 설명의 명확화를 위해 임의로 증가 또는 감소될 수 있다.
도 1 내지 도 8은 몇몇 실시예에 따른 더미 스루 비아(dummy through via)를 갖는 패키지를 형성할 때에 중간 단계들의 단면도를 도시하고;
도 9는 몇몇 실시예에 따른 액티브 비아와 더미 비아의 배열의 평면도이며;
도 10a 내지 도 10c는 더미 비아의 다양한 실시예이고;
도 11은 몇몇 실시예에 따른 더미 비아를 제조하고 이용하는 방법을 예시하는 흐름도이다.
이하의 개시는 제공된 주제의 상이한 특징부들을 실시하기 위한 많은 상이한 실시예, 즉 예를 제공한다. 구성요소 및 구조의 특정한 예는 본 개시를 간소화하도록 아래에서 설명된다. 물론, 이들은 단지 예일 뿐이고 한정하도록 의도되지 않는다. 예컨대, 아래의 설명에서 제2 특징부 위에 또는 제2 특징부 상에 제1 특징부의 형성은 제1 및 제2 특징부가 직접적인 접촉 상태로 형성되는 실시예를 포함할 수 있고, 또한 제1 및 제2 특징부가 직접적으로 접촉하지 않을 수 있도록 제1 및 제2 특징부 사이에 추가의 특징부가 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 간소화 및 명확화를 위한 것이고 설명되는 다양한 실시예들 및/또는 구성들 간의 관계를 자체가 결정하지 않는다.
또한, "밑에", "아래에", "하부", "위에", "상부" 등과 같이 공간적으로 상대적인 용어는 본 명세서에서 도면에 예시된 바와 같이 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관계를 설명하도록 설명의 용이함을 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 배향 외에 사용 또는 작동 시에 디바이스의 상이한 배향을 포함하도록 의도된다. 장치는 달리 배향(90도 또는 다른 배향으로 회전)될 수 있고 본 명세서에 사용되는 공간적으로 상대적인 기술어는 마찬가지로 이에 따라 해석될 수 있다.
3차원 집적 회로(3D IC) 패키지가 하나 이상의 디바이스 또는 다이를 수직 방향으로 적층함으로써 형성된다. 이들 디바이스는, 예컨대 볼 그리드 어레이(BGA; ball grid array), 랜드 그리드 어레이(LGA; land grid array), 솔더 볼, 스터드, 와이어 본드, 또는 기타 전도성 커넥터 등의 커넥터에 의해 부착된다. 전도성 요소는 커넥터와 패키지 간에 접속을 제공하기 위하여 패키지의 양면에 있는 재분배층(RDL) 내에 배치된다. 커넥터는 패키지의 각 면에 배치되어 패키지의 상부 및 바닥에서 인접한 패키지에 대한 접속을 허용한다. 전도성 비아가 전기 절연 기판에 배치되고 RDL들 사이에서 기판을 통해 연장되어 패키지의 양면에 있는 RDL들 사이에 전기 접속을 제공한다. 게다가, 다이는 패키지 내에서 RDL들 사이에 배치되고, 전도성 스터드가 다이의 접촉 패드를 RDL에 전기적으로 접속시킨다.
본 명세서에서는 기판에 더미 비아 및 스터드를 형성하는 방법이 개시된다. 더미 비아는 기판의 연마가 보다 낮은 밀도의 금속 특징부를 갖는 영역을 디싱(dishing) 또는 오버 연마(over grinding)하지 않도록 기판 내에 균일한 금속 분배를 제공하고 금속 요소들의 밀도를 증가시키기 위해 사용된다. 더미 비아는 기판에서 금속 특징부들의 밀도를 증가 및 균질화하기 위한 시스템을 제공하여, 연마된 기판 표면에서의 불균일을 방지한다. 따라서, RDL 층 등의 후속 층이 균일하고 평탄한 표면 상에 형성된다.
도 1은 몇몇 실시예에 따른 제1 RDL(102)을 형성하는 단계를 예시하는 단면도이다. 몇몇 실시예에서, 제1 RDL(102)은 유리 또는 절연 캐리어, 웨이퍼 또는 기타 지지 구조체 등의 캐리어(114) 상에 형성된다. 제1 RDL(102)은 예컨대 이산화규소 등의 산화물, 규소 질화물 등의 질화물, 규소 탄화물 등의 탄화물, 폴리벤족사졸(PBO; polybenzoxzole), 폴리머, 폴리이미드 또는 다른 유전체 재료인 하나 이상의 유전체 층(104)을 포함한다. 제1 RDL(102)은 또한 제1 RDL(102)의 바닥면 상에 배치되는 랜드(108)와, 유전체 층(104) 내에 배치된 전도성 요소(106)를 포함한다. 전도성 요소(106)는 예컨대 전도성 요소(106)의 증착 및 패터닝을 통해 형성된다. 전도성 요소(106)는 구리(Cu), 알루미늄(Al), 알루미늄-구리 합금(AlCu), 텅스텐(W), 금(Au) 또는 다른 전도성 재료 합금 등의 전도성 재료로 형성된다. 랜드(108)는 예컨대 스퍼터링 등의 물리적 기상 증착(PVD) 프로세스에서, 또는 전기 도금, 무전해 도금 또는 다른 프로세스에 의해 형성된다. 전도성 요소(106)는 접촉 패드(110)와 랜드(108) 간에 전기 접속을 제공하도록 유전체 층(104)을 통해 연장된다.
접촉 패드(110)는 제1 RDL(102)의 상부면에 형성된다. 몇몇 실시예에서, 접촉 패드(110)는 PVD 또는 다른 증착 프로세스에 의해 구리, 알루미늄, 또는 다른 금속으로 형성된다. 몇몇 실시예에서, 몇몇의 접촉 패드(110)는 전도성 요소(106) 상에 배치되어 전기적으로 접속되는 액티브 접촉 패드(110A)이다. 액티브 접촉 패드(110A)는 전도성 요소(106)에 의해 랜드(108)에 전기적으로 접속된다. 게다가, 몇몇 실시예에서, 하나 이상의 접촉 패드(110)는 다른 접촉 패드(110)로부터 그리고 랜드(108)로부터 전기적으로 절연되는 더미 접촉 패드(110B)이다. 더미 접촉 패드(110B)는 더미 비아의 후속 형성을 위한 실장 지점을 제공한다.
접촉 패드(110)가 최상부 유전체 층(104)의 상부면 상에 직접 형성되어 있는 것으로 도시되어 있지만, 구조는 그러한 실시예로 제한되지 않는다. 다른 실시예에서, 접촉 패드(110)는 포스트 패시베이션 상호 연결부(PPI; post passivation interconnect)이고, 제1 RDL(102)의 상부면 상의 패시베이션 층(도시 생략) 위에 형성된다. 그러한 실시예에서, 패시베이션 층은 규소 질화물(SiN) 등의 질화물, 규소 산질화물(SiON) 또는 다른 재료로 형성된다. 게다가, 몇몇 실시예에서, 최상부 유전체 층(104) 위에 보호층(112)이 형성되고 접촉 패드(110)를 노출시키는 개구를 갖는다. 그러한 실시예에서, 보호층(112)은 PBO, 폴리이미드, 산화물, 질화물 또는 산질화물, 또는 다른 재료이다.
하나 이상의 랜드(108)가 전도성 재료로 형성된다. 랜드(108)를 사용하기 위해 사용된 금속은 패키지를 외부 디바이스, 다이, 패키지, 웨이퍼 등에 실장하기 위해 후속 형성되는 커넥터를 허용하도록 각각 구성되는 개별적인 랜드(108)를 제공하기 위해 패터닝된다. 게다가, 랜드(108)는 최하부 유전체 층(104)의 바닥면 상에 형성되는 것으로 도시되어 있지만, 랜드(108)는 그러한 실시예로 제한되지 않는다. 다른 실시예에서, 랜드(108)는 최하부 유전체 층(104) 내에 매립되거나, 최하부 유전체 층(104) 상의 패시베이션 층 위에 PPI로서 형성된다. 추가적으로, 몇몇 실시예에서, 랜드(108) 상에 보호층 등이 형성되고, 외부 디바이스에 연결하기 위한 솔더 볼, 스터드 등과 같은 커넥터의 실장을 허용하도록 랜드(108) 위에 개구를 갖는다.
도 2는 몇몇 실시예에 다른 구조체(212)를 실장하는 것을 예시하는 단면도이다. 구조체(212)는 기판(202)을 갖고, 기판(202)을 예컨대 사용되는 경우에 보호층(112)에, 또는 제1 RDL(102)의 이면에 부착함으로써 실장된다. 몇몇 실시예에서, 기판(202)은 다이, 칩, 패키지 등이고, 하나 이상의 트랜지스터 또는 MOSFET, FinFET, 캐패시터, 또는 다른 기판 등의 디바이스를 갖거나, 하나 이상의 기판 또는 다른 회로 요소를 포함하는 회로를 갖는다. 기판(202)은 다이 부착 필름(204, 접착제, 열전사 필름 등을 이용하여 보호층(112)에 부착된다.
기판(202)은 디바이스 본체(206)의 표면에서 노출되는 하나 이상의 접촉 패드(208)를 갖는다. 몇몇 실시예에서, 접촉 패드(208)는 하나 이상의 더미 접촉 패드가 있는 규칙적인 패턴으로 배치된다. 다른 실시예에서, 접촉 패드(208)는 접촉 패드(208)들 사이에 공간 또는 개방부가 있는 불규칙적인 패턴으로 배치된다.
몇몇 실시예에서, 구조체(212)는 기판(202) 상에 배치되는 하나 이상의 스터드(210)를 포함하고, 몰딩 컴파운드 층(214)이 스터드(210) 둘레에 형성된다. 명확화를 위해, 액티브 스터드(216)와 더미 스터드(218)를 총괄하여 스터드(210)로서 지칭한다. 전도성 스터드(210)는 기판(202) 위에 형성되고, 액티브 스터드(216)는 기판(202)과 후속 형성되는 층들 간에 전기 접속을 제공하도록 접촉 패드(208) 상에 배치된다. 더미 스터드(218)는 금속 특징부들의 밀도를 상승시키도록 후속 단계에서 기판(202)의 표면 상에서 접촉 패드(208)들 사이에 형성된다. 몇몇 실시예에서, 기판(202)은 더미 접촉 패드(도시 생략)를 갖고, 더미 스터드(218)는 더미 접촉 패드 상에 형성되는데 더미 접촉 패드는 더미 스터드(218)에 대해 증가된 지지력 및 부착력을 제공한다. 몰딩 컴파운드 층(214)은 스터드(210)들 사이의 간극을 충전하고, 몇몇 실시예에서, 에폭시, 수지, PBO, 폴리이미드, 산화물, 질화물 또는 다른 전기 절연 재료이다. 몇몇 실시예에서, 몰딩 컴파운드 층(214)은 개별적인 다이 또는 기판으로 웨이퍼의 싱글레이션(singulation) 전에 다수의 기판을 갖는 웨이퍼 상에 형성된다.
몇몇 실시예에서, 스터드(210)는 몰딩 컴파운드 층(214)을 기판(202)의 표면 위에 도포한 다음, 스터드(210)를 형성하도록 개구 내의 전도성 재료를 도금, 또는 달리 증착하기 전에 몰딩 컴파운드 층(214)을 패터닝함으로써 형성된다. 몇몇 실시예에서, 스터드(210)는 마스크를 패터닝하고, 마스크의 개구를 금속으로 도금하거나 달리 개구 내의 전도성 재료를 증착하며, 스터드(210)를 남겨 두도록 마스크를 제거함으로써 형성된다. 그러한 실시예에서, 몰딩 컴파운드 층(214)은 스터드(210)가 형성된 후에 스터드(210) 둘레에 형성된다. 다른 실시예에서, 스터드(210)는 와이어본더(wirebonder)를 이용하여 스터드(210)를 접촉 패드(208) 상에 수직으로 와이어본딩되는 와이어로부터 생성하고 몰딩 컴파운드 층(214)을 후속 형성함으로써 형성된다. 또 다른 실시예에서, 스터드(210)는 미리 형성된 강성 구조체의 배치를 통해, 또는 다른 형성 프로세스를 통해 형성된다.
도 3은 몇몇 실시예에 따른 비아(300)의 형성을 예시하는 단면도이다. 명확화를 위해, 액티브 비아(302)와 더미 비아(304)를 총괄하여 비아(300)로서 지칭한다. 몇몇 실시예에서, 하나 이상의 비아(300)가 기판(202)에 인접한 구역에서 제1 RDL(102) 상에 형성된다. 액티브 비아(302)는 액티브 접촉 패드(110A) 상에 형성되고 액티브 접촉 패드(110A)를 통해 제1 RDL(102) 내의 전도성 요소(106)에 전기적으로 접속된다. 몇몇 실시예에서, 더미 비아(304)는 사용되는 경우에 더미 접촉 패드(110B) 상에 형성된다. 다른 실시예에서, 더미 비아(304)는 보호층(112) 상에 또는 제1 RDL(102) 상에 직접 형성된다.
전도성 스터드(210)는 기판(202) 위에 형성된다. 비아(300)는 스터드(210)의 형성과 관련하여 전술한 것과 유사한 프로세스를 이용하여 구조체(212) 둘레에 형성된다. 예컨대, 비아(300)는 마스크를 패터닝하고 마스크 내의 개구를 도금하거나, 와이어본더를 이용함으로써, 또는 미리 형성된 강성 구조체의 배치를 통해, 또는 다른 형성 프로세스를 통해 형성된다. 구조체(212)는 구조체가 실장될 때에 기판(202) 상에 형성되는 스터드를 갖는 것으로 예시되어 있지만, 구조체(212)와 비아(300)를 형성하는 프로세스는 그러한 실시예로 제한되지 않는다. 다른 실시예에서, 구조체(212)는 스터드(210) 없이 실장되고, 스터드(210)는 비아(300)와 동일한 절차로 형성된다.
도 4는 몇몇 실시예에 따른 몰딩 컴파운드 층(402)의 형성을 예시하는 단면도이다. 몰딩 컴파운드 층(402)은 기판(202) 둘레에, 비아(300)와 몰딩 컴파운드 층(214) 둘레에 형성된다. 몇몇 실시예에서, 몰딩 컴파운드 층(402)은 몰딩 컴파운드 층(214) 위에서 연장된다. 몰딩 컴파운드 층(402)은 비아(300)들 사이의 간극을 충전하고, 기판(202) 또는 몰딩 컴파운드 층(214)과 비아(300) 사이의 간극을 충전한다. 몇몇 실시예에서, 몰딩 컴파운드 층(402)은 비아(300)의 최상부 표면 위에서 연장된다.
몇몇 실시예에서, 몰딩 컴파운드 층(402)은 에폭시, 수지, PBO, 폴리이미드, 산화물, 질화물 또는 다른 전기 절연 재료로 형성된다. 몰딩 컴파운드가 겔 또는 액체 등의 유동성 재료로 형성되는 실시예에서, 도포 및 후속 경화 중에 몰딩 컴파운드를 유지하기 위하여 몰드, 몰딩 체이스 또는 폼(form)이 사용된다.
도 5는 몇몇 실시예에 따른 몰딩 컴파운드 층(402, 214)의 감소를 예시하는 단면도이다. 몇몇 실시예에서, 몰딩 컴파운드 층(402, 214)은, 몰딩 컴파운드 층(402, 214)의 상부면을 평탄화함으로써, 예컨대 연마, 화학 기계적 폴리싱(CMP; chemical-mechanical polish), 에칭 등에 의해 감소된다. 이어서, 결과적인 몰딩 컴파운드 층(402, 214)의 상부면은 비아(300) 및 스터드(210)와 실질적으로 동일 평면 상에 있게 된다. 몰딩 컴파운드 층(402)을 감소시킨 후에, 비아(300)는 제1 RDL(102)로부터 몰딩 컴파운드 층(402)을 통해 몰딩 컴파운드 층(402)의 상부면으로 연장되고, 스터드(210)는 기판(202)의 상부면으로부터 몰딩 컴파운드 층(214)을 통해 몰딩 컴파운드 층(214)의 상부면으로 연장된다. 몰딩 컴파운드 층(402, 214)을 통해 연장되는 비아(300)와 스터드(210)는 제2 RDL(도 6 참조) 등의 후속 형성되는 특징부에 대한 제1 RDL(102) 및 기판(202)의 전기 접속을 허용한다.
비아(300)와 스터드(210)의 금속 재료는 몰딩 컴파운드 층(402, 214)의 재료보다 경질이 되는 경향이 있고, 이에 따라 연마, CMP, 폴리싱 또는 기타 감소 프로세스 중에 제거율이 더 낮게 된다. 몰딩 컴파운드 층(402, 214)의 감소를 수행하는 데에 사용되는 폴리싱 헤드는 몇몇의 경우에 보다 연질 재료의 디싱을 야기하게 된다. 따라서, 비아(300)와 스터드(210)가 불규칙적인 패턴을 갖는 몰딩 컴파운드 층(402, 214)에서, 몰딩 컴파운드 재료, 그리고 몇몇의 경우에 금속 특징부가 크게 감소되어 평탄하지 않은 표면을 초래한다. 연마 중에 몰딩 컴파운드 층(402, 214)을 통해 연장되는 더미 비아(204)와 더미 스터드(218)를 구비하면 연마 후에 몰딩 컴파운드 층(402)의 표면의 균일성이 증가된다는 것을 알았다. 더미 비아(304)에 의해 제공되는 몰딩 컴파운드 층(402, 214)에서 금속 특징부의 증가된 금속 밀도 및 보다 규칙적인 분배는 폴리싱 헤드가 더 낮은 금속 밀도의 구역에서 과도한 재료를 제거하는 것을 방지한다. 몇몇 실시예에서, 액티브 비아(302)는 불규칙적인 패턴으로 배치되고, 액티브 비아(302)는 비아 패턴 내에 공간을 갖는다. 그러한 실시예에서, 더미 비아(304)가 그러한 공간 내에 형성되어, 연마 중에 몰딩 컴파운드 층(402)의 표면에서 금속 특징부의 밀도를 상승시킨다. 예컨대, 더미 비아(304) 없이 몰딩 컴파운드 층(402)을 연마하면 액티브 비아(302)의 불규칙적인 간격으로 인해 약 5 ㎛의 표면 토포그래피 변동이 초래될 수 있다. 그러나, 금속 밀도를 상승시키도록 더미 비아(304)를 제공하면 2 ㎛ 이하의 표면 토포그래피 변동이 초래된다.
유사하게, 더미 스터드(218)가 액티브 스터드(216)의 불규칙적 패턴의 공간 내에 형성된다. 게다가, 몇몇 실시예에서, 비아(300)는 집적 팬아웃(InFO; integrated fan-out) 배열로 형성되는데, 비아(300)는 기판(202) 및 스터드(210)의 둘레에 그리고 외측에 배치된다. 그러한 실시예에서, 더미 비아(304)는 액티브 비아(302)와 스터드(210) 사이에 배치되어 액티브 비아(302)와 스터드(210) 사이의 금속 밀도를 증가시킨다.
또한, 다이의 표면을 가로질러 몰딩 컴파운드 층(402, 214)의 한쪽 또는 양쪽에서 금속 특징부의 전반적인 밀도를 약 40% 내지 약 60% 정도 상승시키면 몰딩 컴파운드 층(402 또는 214)을 감소시킨 후에 실질적으로 평탄한 몰딩 컴파운드 표면이 초래된다는 것을 알았다.
게다가, 액티브 비아(302)와 액티브 스터드(216)를 갖는 구역에서 몰딩 컴파운드 층(402, 214) 내의 금속 특징부의 국부적 밀도를 약 15% 내지 약 60% 정도 상승시키면 국부적 구역에서 실질적으로 평탄한 표면이 초래된다. 예컨대, 5 mm X 5 mm의 면적을 갖는 다이에서, 비아(300)와 스터드(210)의 전반적인 밀도는 다이의 표면적의 약 40% 내지 약 60%이고, 다이의 표면 상의 125 ㎛ X 125 ㎛의 국부적 구역은 약 15% 내지 약 60%의 비아(300)와 스터드(210)의 밀도를 가지는데, 금속제 비아(300)와 스터드(210)의 전반적인 밀도는 국부적 구역에서 특징부의 밀도에 따라 좌우된다.
도 6은 몇몇 실시예에 따른 패키지(600)를 형성하도록 제2 RDL(602)을 실장하기 위해 예시하는 단면도이다. 몇몇 실시예에서, 제2 RDL(602)은 제1 RDL(102)와 관련하여 전술한 것과 유사한 프로세스를 이용하여 형성된다. 제2 RDL(602)의 바닥면은 실질적으로 평탄하고, 몰딩 컴파운드 층(402, 214)의 상부면의 토포그래피와 일치한다. 제2 RDL(602)은 그 내부에 배치된 전도성 특징부(606)를 갖는 하나 이상의 유전체 층(604)을 구비한다. 전도성 특징부(606)는 액티브 비아(302)를 제2 RDL(602)의 상부면 상에 배치되는 랜드(608)에 연결하도록 유전체 층(604)을 통해 연장된다. 몇몇 실시예에서, 유전체 층(604)은 더미 비아(304)와 더미 스터드(218)의 최상부 표면을 덮고, 더미 비아(304)를 랜드(608)로부터 전기적으로 절연시킨다. 여기서, 전도성 특징부(606)는 더미 비아(204) 및 더미 스터드(218)로부터 분리되어 접촉하지 않는 것으로 예시되어 있지만, 몇몇 실시예에서, 또는 더 많은 전도성 특징부(606)가 더미 비아(304) 또는 더미 스터드(218) 상에 형성되거나 전기 접촉하고, 랜드(608)로부터는 전기적으로 격리되거나 전기적으로 접속되지 않는다. 따라서, 더미 비아(304)와 더미 스터드(218)는 외부 디바이스로부터 전기적으로 절연된다.
도 7은 몇몇 실시예에 따라 제2 기판(702) 상에 패키지(600)를 실장하는 것을 예시하는 단면도이다. 몇몇 실시예에서, 패키지(600)는 전도되고 PCB, 패키지, 다이, 인터포저(interposer), 캐리어 또는 기타 구조체 등의 제2 기판(702)에 실장된다. 커넥터(704)는 제2 기판(702) 상의 랜드(706)에 형성되고, 랜드(608)에서 패키지(600)가 커넥터(704)에 부착된다. 다른 실시예에서, 커넥터(704)는 패키지(600)를 제2 기판(702)에 결합시키기 전에 랜드(608) 상에 형성된다. 패키지(600)를 제2 기판(702)에 전기적으로 접속시키도록 하나 이상의 커넥터(704)가 사용된다. 커넥터(704)는, 예컨대 솔더 볼, 전도성 범프, 필라, 스터드 또는 다른 전도성 구조체이다. 커넥터(704)가 솔더 볼인 실시예에서, 패키지(600)는 제2 기판(702) 상에 실장된 다음에, 솔더 볼 커넥터(704)가 가열되어 솔더를 리플로우시키며, 패키지(600)의 랜드(608)와 제2 기판(702)의 랜드(706) 사이에 강성의 전기 접속을 제공한다.
도 8은 디바이스(800)를 형성하도록 패키지(600)의 상부 상에 제3 기판(812)을 실장하는 것을 예시하는 단면도이다. 몇몇 실시예에서, 개구가 랜드(108)를 노출시키는 상태로 보호층(816)이 제1 RDL(102) 위에 형성되고, 제3 기판(812)은 제1 RDL(102) 상에 실장된다. 게다가, 몇몇 실시예에서, 제3 기판(812)은 인터포저(802), RDL, 또는 기타 실장 표면을 포함하고, 하나 이상의 다이(804)가 그 위에 배치된다. 다이(804)는 하나 이상의 절연층 또는 유전체 층(814) 내에 배치된 전도성 요소(810)에 의해 인터포저(802)의 바닥 상에 배치된 랜드(808)와 전기 연통한다. 제3 기판(812)은 몇몇 실시예에서 솔더볼, 전도성 범프, 필라, 스터드, 또는 다른 전도성 구조체인 커넥터(806)에 의해 패키지(600)에 실장된다.
제3 기판(812)은 패키지(600)가 제2 기판(702)에 실장된 후에 패키지(600) 상에 실장되는 것으로 도시되어 있지만, 디바이스(800)는 그러한 실시예로 제한되지 않는다. 예컨대, 몇몇 실시예에서, 제3 기판(812)은 패키지(600)가 제2 기판(702)에 실장되기 전에 패키지(600)에 실장된다. 예컨대, 몇몇 실시예에서, 기판(202)은 프로세서이고, 다이(804)는 DRAM, 신호 처리 다이, 또는 다른 다이 등의 메모리 다이이다.
도 9는 몇몇 실시예에 따라 액티브 비아(302)와 함께 배치된 더미 비아(304)를 갖는 몰딩 컴파운드 층(402)의 평면도이다. 그러한 실시예에서, 액티브 스터드(216)와 더미 스터드(218)는 기판 구역(902)에서 기판 위에 배치된다. 액티브 스터드(216)와 더미 스터드(218)는 규칙적인 패턴으로 배치되고, 더미 스터드(218)는 분실 또는 생략된 액티브 스터드(216) 대신에 배치된다.
액티브 비아(302)는 InFO 패턴에서 기판 구역(902)을 둘러싸는 액티브 비아 구역(904)에 배치된다. 몇몇 실시예에서, 더미 바이(304)는 액티브 비아(302)를 갖는 액티브 비아 구역(904)에 배치된다. 게다가, 몇몇 실시예에서, 액티브 비아 구역(904)의 일부는 기판 구역(902)으로부터 떨어져 있다. 더미 비아 구역(906)은 액티브 비아 구역(904)과 기판 구역(902) 사이의 공간 내에 배치된다. 더미 비아 구역(906)은 소정 패턴으로 배열되고 액티브 비아 구역(904)과 기판 구역(902) 사이에 배치되는 더미 비아(304)를 갖는다. 더미 비아 구역(906)의 더미 비아(304)는 액티브 비아 구역(904)과 기판 구역(902) 사이의 공간 내의 금속 밀도를 상승시켜, 기판과 액티브 비아(302) 사이의 공간 내에서 몰딩 컴파운드 층(402)의 디싱 또는 오버 연마를 방지한다. 게다가, 더미 비아 구역(906)의 더미 비아(304)는 액티브 비아(302)의 피치 또는 간격을 기초로 하여 액티브 비아 구역(904)의 비아(302, 304)로부터 떨어져 있다. 더미 비아 구역(906)의 더미 비아들 사이의 간격은 몇몇 실시예에서 액티브 비아(302) 또는 스터드(216, 218)의 피치와 상이하다는 것을 유념해야 한다. 액티브 비아 피치의 약 50% 내지 약 150%인 액티브 비아 구역(904)의 비아(302, 304)로부터 더미 비아 구역(906)의 더미 비아(304)의 간격은 밀도 및 패턴 균일성을 제공하여 실질적으로 평탄한 몰딩 컴파운드 층(402) 표면을 초래한다. 예컨대, 액티브 비아(302)의 피치가 약 200 ㎛이면, 더미 비아 구역(906)의 더미 비아(304)는 100 ㎛ 내지 약 300 ㎛ 만큼 액티브 비아(302)로부터 떨어져 있게 된다. 게다가, 더미 비아 구역(906)의 더미 비아(304)는 약 50 ㎛ 내지 약 100 ㎛ 만큼 기판의 에지로부터 떨어져 있게 된다. 스터드(216, 218)는 약 50 ㎛ 만큼 기판 에지로부터 떨어져 있게 되어, 더미 비아 구역(906)의 더미 비아(304)와 스터드 사이의 간격이 약 100 ㎛ 내지 약 150 ㎛가 된다.
액티브 비아(302)와 더미 비아(304)는 원형인 것으로 대체로 도시되어 있지만, 더미 비아(304)는 몇몇 실시예에서 액티브 비아(302)와 상이한 형상을 갖는다는 점을 이해해야 한다. 예컨대, 더미 비아(304)는 정사각형 더미 비아(304A)에 의해 도시된 바와 같은 정사각형 형상, 8각형 더미 비아(304B)에 의해 도시된 바와 같은 다각형 형상, 직사각형 더미 비아(304C)에 의해 도시된 바와 같은 직사각형 형상, 또는 임의의 다른 형상을 가질 수 있다. 게다가, 더미 비아(304)는 몇몇 실시예에서 액티브 비아(302)보다 크거나 작은 단면을 갖는다. 예컨대, 직사각형 더미 비아(304C)는 액티브 비아(302)보다 큰 단면적을 갖고, 다수의 액티브 비아(302)를 지나서 연장된다. 보다 크거나 작은 단면적은 몰딩 컴파운드 층(402)의 감소 중에 더 큰 내연마성을 제공하도록 특정한 구역의 금속 밀도를 조정하는 데에 사용될 수 있다. 유사하게, 몇몇 실시예에서, 액티브 스터드(216)와 더미 스터드(218)는 상이한 형상을 갖고, 더미 스터드(218)는 다각형, 정사각형, 라운드 가공된 직사각형 또는 기타 형상을 갖는다.
도 10a 내지 도 10c는 다양한 실시예에 따라 형성된 더미 비아(304)를 예시하는 단면도이다. 도 10a는 몇몇 실시예에 따라 제1 RDL(102)의 보호층(112) 상에 형성된 더미 비아(304)를 예시하는 단면도이다. 그러한 실시예에서, 더미 비아(304)는 다른 전도성 구조체로부터 전기적으로 절연되는 최하부 표면을 갖는다. 다른 실시예에서, 보호층은 더미 비아가 보호층(112)을 통해 연장되어 유전체 층(104) 등의 하지층과 접촉하게 하도록 더미 비아(304) 아래에 개구를 갖는다. 게다가, 보호층(112)이 없는 실시예에서, 더미 비아(304)는 유전체 층(104), 또는 유전체 층(104) 위의 다른 층 상에 형성된다.
도 10b는 몇몇 실시예에 따라 접촉 패드(110) 상에 형성되는 더미 비아(304)를 예시하는 단면도이다. 그러한 실시예에서, 보호층(112)은 더미 접촉 패드(110)를 노출시키는 개구를 갖는다. 더미 비아(304)는 개구를 통하여 연장되며, 더미 접촉 패드(110)와 접촉된다. 몇몇 실시예에서, 더미 접촉 패드(110)는 액티브 접촉 패드[도시 생략, 도 1 및 도 3 참조, 요소(110A)]와 동시에 형성되지만, 임의의 랜드[도 1 및 도 3 참조, 요소(108)]에 전기적으로 접속되지 않는다. 더미 접촉 패드(110)는 더비 비아(304)를 형성하는 방법에 따라 개선된 금속 대 금속 부착력을 레벨 표면에 제공하는 금속 표면을 갖는다. 게다가, 더미 접촉 패드(110)는 제1 RDL(102)에서 금속 특징부의 밀도 및 균일성을 증가시킨다.
도 10c는 몇몇 실시예에 따라 다수의 더미 접촉 패드(110) 위에 형성되는 더미 비아(304)를 예시하는 단면도이다. 전술한 바와 같이, 더미 비아(304)의 형상은 몰딩 컴파운드 층(402)에서 원하는 금속 분배 및 밀도를 제공하도록 조정된다. 그러한 실시예에서, 더미 비아(304)는 2개 이상의 더미 접촉 패드(110) 위에서 연장되고, 제공되는 경우에 보호층(112) 내의 다수의 개구를 통해 연장하여 다수의 더미 접촉 패드(110)와 접촉할 수 있다. 그러한 실시예에서, 더미 비아(304)는 다수의 더미 접촉 패드(100) 위에서 연속적으로 연장된다. 그러나, 더미 비아(304)는 여전히 랜드(108)로부터 그리고 액티브 접촉 패드(110)로부터 전기적으로 격리되어 있는데, 그 이유는 더미 접촉 패드(110)와 더미 비아(304)가 다른 전도성 구조체로부터 전기적으로 격리되어 있기 때문이다. 게다가, 더미 접촉 패드(110)는 분리되어 있는 것으로 도시되어 있지만, 실시예는 그러한 구조체로 제한되지 않는다. 다른 실시예에서, 하나 이상의 더미 접촉 패드(110)는 제1 RDL(102) 내의 금속 특징부에 의해 전기적으로 접속된다. 예컨대, 단일의 더미 접촉 패드(110)가 보호층(112)의 다수의 개구 아래에서 연장될 수 있고, 그 위에 하나 이상의 더미 비아(304)가 형성된다. 그러나, 그러한 실시예에서, 더미 비아(304)와 더미 접촉 패드(110)는 여전히 랜드, 기판 또는 액티브 기판으로부터 전기적으로 격리되어 있다.
도 11은 몇몇 실시예에 따른 더미 비아와 더미 스터드의 형성 및 사용을 예시하는 흐름도이다. 처음에, 블럭(1102)에서 제1 RDL이 형성된다. 블럭(1104)에서 다이, 패키지 등과 같은 액티브 및 더미 스터드를 갖는 기판이 제1 RDL 상에 실장된다. 블럭(1106)에서 제1 RDL 상에 액티브 및 더미 비아를 포함하는 비아가 형성된다. 게다가, 기판이 실장될 때에 스터드가 기판 상에 없는 실시예에 있어서, 블럭(1106)에서 기판 상에 액티브 및 더미 스터드가 형성된다. 블럭(1108)에서 제1 RDL 위에 그리고 비아, 스터드 및 기판 둘레에 몰딩 컴파운드 층이 형성된다. 몰딩 컴파운드 층은 블럭(1110)에서 감소되어 노출하고, 몇몇 실시예에서 비아 및 스터드의 상부면을 감소시킨다. 블럭(1112)에서 몰딩 컴파운드 층의 상부면 상에 제2 RDL이 형성된다. 블럭(1114)에서, 기판 상에 패키지가 실장되고, 다른 기판이 패키지 상에 실장된다.
전술한 내용은 당업자가 본 개시의 양태를 더욱 잘 이해할 수 있도록 여러 개의 실시예들의 특징을 개설하고 있다. 당업자라면 본 명세서에서 소개된 실시예들의 동일한 목적을 수행하고 및/또는 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 이용할 수 있다는 것을 알아야 한다. 당업자라면 또한 그러한 균등한 구성이 본 개시의 사상 및 범위로부터 벗어나지 않고, 본 개시의 사상 및 범위로부터 벗어남이 없이 본 명세서에 다양한 변화, 대체 및 변경이 이루어질 수 있다는 것을 알아야 한다.

Claims (10)

  1. 디바이스에 있어서,
    제1 재분배층(redistribution layer; RDL)으로서, 상기 제1 RDL의 상부면 상에 배치되는 액티브 접촉 패드에 전기적으로 연결되고 상기 제1 RDL의 바닥면 상에 배치되는 제1 랜드를 가지는 것인 상기 제1 재분배층(RDL)과,
    상기 제1 RDL의 상부면 상에 배치되는 몰딩 컴파운드 층과,
    상기 몰딩 컴파운드 층을 통해 연장되고 상기 액티브 접촉 패드와 전기 접촉하는 액티브 비아와,
    상기 몰딩 컴파운드 층을 통해 연장되는 더미 비아(dummy via)와,
    상기 몰딩 컴파운드 층의 상부면 상에 배치되는 제2 RDL을 포함하며,
    상기 제2 RDL은 상기 제2 RDL의 상부면 상에 배치되는 제2 랜드를 가지며, 상기 제2 RDL은 상기 액티브 비아를 상기 제2 랜드에 전기적으로 접속시키고,
    상기 액티브 비아의 상부면과 상기 더미 비아의 상부면은, 상기 몰딩 컴파운드 층의 상부면과 평면을 이루며,
    상기 더미 비아는, 상기 액티브 비아와 및 상기 제1 랜드로부터 전기적으로 절연되고,
    상기 더미 비아는 상기 제2 랜드로부터 전기적으로 절연되어 있는 것인 디바이스.
  2. 제1항에 있어서,
    상기 몰딩 컴파운드 층 내에 배치되는 기판과,
    상기 기판의 상부면으로부터 상기 몰딩 컴파운드 층의 상부면으로 연장되는 액티브 스터드(active stud)
    를 더 포함하며,
    상기 액티브 스터드는, 상기 기판의 상부면 상의 접촉 패드에 전기적으로 접속되며,
    상기 액티브 비아와 상기 더미 비아는 상기 기판 및 상기 액티브 스터드 둘레에 배치되는 것인 디바이스.
  3. 제2항에 있어서,
    상기 기판의 상부면으로부터 상기 몰딩 컴파운드 층의 상부면으로 연장되는 더미 스터드를 더 포함하며,
    상기 더미 스터드는 상기 제1 랜드로부터 그리고 상기 기판의 접촉 패드로부터 전기적으로 절연되어 있는 것인 디바이스.
  4. 제1항에 있어서,
    상기 더미 비아의 최하부 표면은 상기 제1 RDL의 상부면의 전기적 절연부의 상부면 상에 배치되는 것인 디바이스.
  5. 제1항에 있어서,
    상기 제1 RDL은 상기 제1 RDL의 상부면에 배치되는 더미 접촉 패드를 가지며, 상기 더미 비아는 상기 더미 접촉 패드 상에 배치되는 것인 디바이스.
  6. 제1항에 있어서,
    상기 더미 비아들 중 제1 더미 비아는, 상기 더미 비아들 중 다른 비아의 형상과 상이한 형상을 가지는 것인 디바이스.
  7. 디바이스에 있어서,
    제1 재분배층(RDL)으로서, 상기 제1 RDL의 바닥면 상에 배치되는 제1 랜드를 가지는 것인 상기 제1 RDL과,
    상기 제1 RDL의 상부면 상에 배치되는 몰딩 컴파운드 층과,
    상기 몰딩 컴파운드 층을 통해 연장되고 상기 제1 랜드로부터 전기적으로 절연되는 더미 비아와,
    상기 몰딩 컴파운드 층 내에 배치되는 기판과,
    상기 기판의 상부면으로부터 상기 몰딩 컴파운드 층의 상부면으로 연장되는 더미 스터드와,
    상기 제1 RDL의 상부면 상에 배치되는 액티브 접촉 패드와,
    상기 몰딩 컴파운드 층을 통해 연장되고 상기 액티브 접촉 패드와 전기 접촉하는 액티브 비아와,
    상기 몰딩 컴파운드 층의 상부면 상에 배치되는 제2 RDL을 포함하며,
    상기 제2 RDL은 제2 RDL의 상부면 상에 배치되는 제2 랜드를 가지며, 상기 제2 RDL은 상기 액티브 비아를 상기 제2 랜드에 전기적으로 접속시키고,
    상기 더미 비아는 상기 제1 랜드로부터 그리고 상기 기판의 접촉 패드로부터 전기적으로 절연되며,
    상기 더미 비아의 상부면과 상기 더미 스터드의 상부면은, 상기 몰딩 컴파운드 층의 상부면과 평면을 이루고,
    상기 액티브 비아의 상부면은, 상기 몰딩 컴파운드 층의 상부면과 평면을 이루고,
    상기 더미 비아는, 상기 액티브 비아와 상기 액티브 접촉 패드로부터 전기적으로 절연되고,
    상기 더미 비아는 상기 제2 랜드로부터 전기적으로 절연되어 있는 것인 디바이스.
  8. 방법에 있어서,
    제1 재분배층(RDL)을 형성하는 단계로서, 상기 제1 RDL의 바닥면 상에 배치되는 제1 랜드와 상기 제1 RDL의 상부면 상에 배치되는 액티브 접촉 패드를 가지며, 상기 제1 RDL은 상기 제1 랜드를 상기 액티브 접촉 패드에 연결하는 것인 상기 제1 RDL을 형성하는 단계와,
    상기 제1 RDL의 상부면 상에 기판을 실장(mount)하는 단계와,
    상기 제1 RDL의 상부면 상에 배치되고 상기 액티브 접촉 패드와 전기 접촉하는 액티브 비아를 형성하는 단계와,
    상기 제1 RDL의 상부면 상에 더미 비아를 형성하는 단계로서, 상기 액티브 비아와 상기 더미 비아는 상기 기판 둘레에 배치되고, 상기 더미 비아는 상기 액티브 비아와 상기 제1 랜드로부터 전기적으로 절연되어 있는 것인 상기 더미 비아를 형성하는 단계와,
    상기 제1 RDL의 상부면 상에 그리고 상기 액티브 비아, 상기 더미 비아 및 상기 기판 둘레에 제1 몰딩 컴파운드 층을 형성하는 단계와,
    상기 제1 몰딩 컴파운드 층의 상부면을 감소시키는 단계로서, 상기 제1 몰딩 컴파운드 층의 상부면을 감소시키는 단계 이후에, 상기 제1 몰딩 컴파운드 층의 상부면은, 상기 액티브 비아와 상기 더미 비아의 상부면과 평면을 이루는 것인, 상기 제1 몰딩 컴파운드 층의 상부면을 감소시키는 단계와,
    상기 제1 몰딩 컴파운드 층의 상부면 상에 제2 RDL을 형성하는 단계로서, 상기 제2 RDL은 상기 제2 RDL의 상부면 상에 배치되는 제2 랜드를 가지며, 상기 제2 RDL은 상기 액티브 비아를 상기 제2 랜드에 전기적으로 접속시키는 것인, 상기 제1 몰딩 컴파운드 층의 상부면 상에 제2 RDL을 형성하는 단계
    를 포함하고,
    상기 더미 비아는 상기 제2 랜드로부터 전기적으로 절연되어 있는 것인 방법.
  9. 디바이스에 있어서,
    제1 몰딩 컴파운드 내에 임베딩된 다이로서, 상기 다이는 상기 다이의 표면 상에 다이 접촉 패드를 갖는 것인, 다이;
    상기 다이 접촉 패드에 접촉하고 상기 제1 몰딩 컴파운드를 통해 연장하는 액티브 스터드와 상기 다이의 유전체층에 접촉하고 상기 제1 몰딩 컴파운드를 통해 연장하는 더미 스터드;
    상기 제1 몰딩 컴파운드 및 상기 다이를 캡슐화하는 제2 몰딩 컴파운드;
    상기 제2 몰딩 컴파운드의 제1 주 표면 상의 제1 인터커넥트 구조체로서, 상기 제1 인터커넥트 구조체는 제1 인터커넥트 구조체 접촉 패드를 갖는 것인, 제1 인터커넥트 구조체;
    상기 제1 인터커넥트 구조체 접촉 패드에 접촉하고 상기 제2 몰딩 컴파운드를 통해 연장하는 액티브 비아와 상기 제1 인터커넥트 구조체의 절연층에 접촉하고 상기 제2 몰딩 컴파운드를 통해 연장하는 더미 비아; 및
    상기 제1 주 표면에 대향하는 상기 제2 몰딩 컴파운드의 제2 주 표면 상의 제2 인터커넥트 구조체
    를 포함하고,
    상기 액티브 비아는 상기 제2 주 표면 상에서 상기 제2 인터커넥트 구조체와 전기 접촉하고, 상기 액티브 스터드는 상기 제2 주 표면에서 상기 제2 인터커넥트 구조체와 전기 접촉하고, 상기 액티브 비아, 상기 더미 비아, 상기 액티브 스터드 및 상기 더미 스터드는 상기 제2 주 표면에서 동일 평면상에 있는 것인 디바이스.
  10. 제9항에 있어서,
    상기 액티브 비아는 평면도에서 볼 때 제1 형상을 갖고, 상기 더미 비아는 평면도에서 볼 때 제2 형상을 갖고, 상기 제2 형상은 상기 제1 형상과 다른 것인 디바이스.
KR1020150136904A 2014-09-29 2015-09-25 더미 비아를 갖는 집적 팬아웃 패키지 KR101708567B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/500,599 2014-09-29
US14/500,599 US9318442B1 (en) 2014-09-29 2014-09-29 Integrated fan-out package with dummy vias

Publications (2)

Publication Number Publication Date
KR20160037805A KR20160037805A (ko) 2016-04-06
KR101708567B1 true KR101708567B1 (ko) 2017-02-20

Family

ID=55585282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150136904A KR101708567B1 (ko) 2014-09-29 2015-09-25 더미 비아를 갖는 집적 팬아웃 패키지

Country Status (2)

Country Link
US (1) US9318442B1 (ko)
KR (1) KR101708567B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302572B2 (en) 2019-12-27 2022-04-12 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9842826B2 (en) * 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10236245B2 (en) * 2016-03-23 2019-03-19 Dyi-chung Hu Package substrate with embedded circuit
CN107546217A (zh) * 2016-06-23 2018-01-05 力成科技股份有限公司 柱顶互连的封装堆栈方法与构造
US10276542B2 (en) * 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10332843B2 (en) 2016-08-19 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101983185B1 (ko) * 2016-08-19 2019-05-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10276548B2 (en) 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US9922964B1 (en) 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
SG10201608773PA (en) * 2016-10-19 2018-05-30 Delta Electronics Intl Singapore Pte Ltd Method Of Packaging Semiconductor Device
US9972581B1 (en) 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
US10332870B2 (en) * 2017-06-01 2019-06-25 Samsung Electronics Co, Ltd. Semiconductor device including a field effect transistor
KR102379450B1 (ko) 2017-06-01 2022-03-30 삼성전자주식회사 반도체 소자
US10283474B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
KR102344320B1 (ko) * 2017-08-11 2021-12-28 삼성전자주식회사 더미 콘택을 갖는 반도체 소자
US10475747B2 (en) * 2017-08-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same
US10461022B2 (en) * 2017-08-21 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
US10886263B2 (en) * 2017-09-29 2021-01-05 Advanced Semiconductor Engineering, Inc. Stacked semiconductor package assemblies including double sided redistribution layers
KR101963293B1 (ko) * 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102432627B1 (ko) * 2018-01-11 2022-08-17 삼성전자주식회사 반도체 패키지
KR102582422B1 (ko) 2018-06-29 2023-09-25 삼성전자주식회사 재배선층을 갖는 반도체 패키지
US10825774B2 (en) * 2018-08-01 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package
TWI697078B (zh) * 2018-08-03 2020-06-21 欣興電子股份有限公司 封裝基板結構與其接合方法
US11011501B2 (en) * 2018-08-14 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same
US11990449B2 (en) * 2019-01-14 2024-05-21 Intel Corporation Dual RDL stacked die package using vertical wire
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11063019B2 (en) * 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
US11694984B2 (en) * 2019-08-30 2023-07-04 Advanced Semiconductor Engineering, Inc. Package structure including pillars and method for manufacturing the same
US11557581B2 (en) * 2019-09-23 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11171105B2 (en) * 2019-11-13 2021-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method of the same
US11515224B2 (en) 2020-01-17 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with enlarged through-vias in encapsulant
KR20210095442A (ko) * 2020-01-23 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20220302081A1 (en) * 2021-03-18 2022-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US11616034B2 (en) * 2021-03-19 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure, and method for forming thereof
US20230011353A1 (en) * 2021-07-08 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure and method for forming the same
CN114975418B (zh) * 2022-04-29 2024-02-27 盛合晶微半导体(江阴)有限公司 三维扇出型内存的pop封装结构及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309212A1 (en) * 2008-06-11 2009-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stress Relief Layer Between Die and Interconnect Structure
US20140110856A1 (en) * 2012-10-19 2014-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Wafer Level Package Structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309212A1 (en) * 2008-06-11 2009-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stress Relief Layer Between Die and Interconnect Structure
US20140110856A1 (en) * 2012-10-19 2014-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Wafer Level Package Structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302572B2 (en) 2019-12-27 2022-04-12 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US11721577B2 (en) 2019-12-27 2023-08-08 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
KR20160037805A (ko) 2016-04-06
US20160093572A1 (en) 2016-03-31
US9318442B1 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
KR101708567B1 (ko) 더미 비아를 갖는 집적 팬아웃 패키지
US11721559B2 (en) Integrated circuit package pad and methods of forming
US11538788B2 (en) Integrated fan-out stacked package with fan-out redistribution layer (RDL)
US11562941B2 (en) Semiconductor packages having thermal conductive patterns surrounding the semiconductor die
US11973023B2 (en) Stacked via structure
TWI549242B (zh) 多晶片封裝體
US10522476B2 (en) Package structure, integrated fan-out package and method of fabricating the same
US9570418B2 (en) Structure and method for package warpage control using dummy interconnects
KR20170034758A (ko) 집적 팬아웃 패키지 및 그 제조 방법
US11929318B2 (en) Package structure and method of forming the same
US11996381B2 (en) Package structure and method of fabricating the same
US20230114652A1 (en) Integrated Fan-Out Package and the Methods of Manufacturing
US20170345762A1 (en) Conductive pattern and integrated fan-out package having the same
US20220359335A1 (en) Semiconductor package and manufacturing method thereof
US10636757B2 (en) Integrated circuit component package and method of fabricating the same
US11244879B2 (en) Semiconductor package
US20240194591A1 (en) Package structure and method of forming the same
US20240047332A1 (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 4