TW201834229A - 固態成像裝置及生產其之方法，及電子裝置 - Google Patents

固態成像裝置及生產其之方法，及電子裝置 Download PDF

Info

Publication number
TW201834229A
TW201834229A TW106143999A TW106143999A TW201834229A TW 201834229 A TW201834229 A TW 201834229A TW 106143999 A TW106143999 A TW 106143999A TW 106143999 A TW106143999 A TW 106143999A TW 201834229 A TW201834229 A TW 201834229A
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor substrate
wiring layer
film
photoelectric conversion
Prior art date
Application number
TW106143999A
Other languages
English (en)
Other versions
TWI759383B (zh
Inventor
山元純平
重歲卓志
多田貴宣
福岡慎平
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201834229A publication Critical patent/TW201834229A/zh
Application granted granted Critical
Publication of TWI759383B publication Critical patent/TWI759383B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明提供一種成像裝置，其包含具有一第一側及與該第一側對置之一第二側之一半導體基板。一光電轉換單元位於該半導體基板之該第一側上。一多層佈線層位於該半導體基板之該第二側上。一貫穿電極延伸於該光電轉換單元與該多層佈線層之間。該多層佈線層包含一局部佈線層。該貫穿電極之一第二端與該局部佈線層直接接觸。

Description

固態成像裝置及生產其之方法，及電子裝置
本發明係關於一種固態成像裝置及其生產方法及一種電子裝置，且特定言之，本發明係關於可使一貫穿電極更精細之一種固態成像裝置及其生產方法及一種電子裝置。
近年來，已看到電荷耦合裝置(CCD)影像感測器及互補金屬氧化物半導體(CMOS)影像感測器之像素大小在減小。然而，此導致歸因於進入一單位像素之光子減少之較低敏感度及較低S/N。 同時，作為其中將紅色(R)、綠色(G)及藍色(B)像素配置於一平面上之一像素陣列，使用(例如)原色濾波器之一拜耳(Bayer)配置係目前總所周知的。然而，在拜耳配置中，G光及B光無法穿過濾波器且無法用於R像素中之光電轉換；因此，發生敏感度損失且由像素之間之內插處理引起假色。 就此而言，已知用於沿垂直方向堆疊三個光電轉換層且獲得一個像素中之三種色彩之色彩信號的一技術。例如，已提出其中設置於一Si基板上之一光電轉換膜偵測G光且堆疊於Si基板中之兩個光二極體(PD)偵測R光及B光的一結構。 在此一結構中，需要將光電轉換膜中所產生之電荷轉移至形成於Si基板之對置表面上之一浮動擴散區(FD)。就此而言，例如，JP 2015-38931A揭示一種結構，其中對一半導體基板之前表面與後表面之間之各像素提供一貫穿電極且將一光電轉換膜中所產生之電荷轉移至一FD。
[技術問題] 然而，PTL 1中所揭示之結構無法使貫穿電極更精細。明確而言，在生產步驟中使一Si貫穿電極更精細存在限制。另外，一金屬貫穿電極會與半導體基板之前表面或後表面處所連接之一接觸件不對準，此會增大接觸電阻。 本發明可可靠地使一貫穿電極更精細。 [問題之解決方案] 根據本發明之一實施例，提供一種成像裝置，其包括：一半導體基板，其具有一第一側及與該第一側對置之一第二側；一光電轉換單元，其位於該半導體基板之該第一側上；一多層佈線層，其位於該半導體基板之該第二側上；一貫穿電極，其延伸於該光電轉換單元與該多層佈線層之間，其中該多層佈線層包含一局部佈線層，且其中該貫穿電極之一第二端與該局部佈線層直接接觸。 根據本發明之一實施例，提供一種電子設備，其包括複數個像素，其中該等像素之各者包含：一光電轉換單元，其位於半導體基板之第一側上；至少一第一光二極體，其形成於該半導體基板中；一多層佈線層，其位於該半導體基板之第二側上；一貫穿電極，其延伸於該光電轉換單元與該多層佈線層之間，其中該多層佈線層包含一局部佈線層，且其中該貫穿電極之一第二端與該局部佈線層直接接觸。 [本發明之有利效應] 根據本發明之一實施例，可可靠地使一貫穿電極更精細。應注意，本文中所描述之效應未必具有限制性，且可展現本發明中所描述之任何效應。
相關申請案之交叉參考 本申請案主張2016年12月14日申請之日本優先專利申請案JP 2016-242144及2017年11月10日申請之日本優先專利申請案JP 2017-217217之權利，該等案之全文各以引用的方式併入本文中。 下文中將描述用於實施本發明之模式(下文中稱為實施例)。將依下列順序給出描述。 1. 固態成像裝置之組態實例 2. 第一實施例 3. 像素之生產步驟 4. 第二實施例 5. 其中將電壓施加至上電極之組態之生產步驟 6. 第三實施例 7. 其中貫穿電極及固定電荷膜彼此不接觸之組態之生產步驟 8. 第四實施例 9. 自基板前表面形成貫穿電極之生產步驟 10. 電子裝置之組態實例 11. 影像感測器之使用實例 ＜1. 固態成像裝置之組態實例＞ 圖1係繪示本發明之一實施例之一固態成像裝置之一組態實例的一方塊圖。 一固態成像裝置10經組態為一CMOS影像感測器。固態成像裝置10包含：一像素區域(像素陣列) 21，其中複數個像素20依二維陣列規則地配置於一半導體基板(例如一Si基板)(圖中未繪示)中；及一周邊電路單元。 像素20包含一光電轉換單元(例如一光二極體)及複數個像素電晶體(MOS電晶體)。複數個像素電晶體可包含(例如)三個電晶體：一轉移電晶體、一重設電晶體及一放大電晶體。替代地，複數個像素電晶體可包含另外包含一選擇電晶體之四個電晶體。應注意，一單位像素之一等效電路類似於一通用電路，且因此省略其詳細描述。 像素20可經組態為一單位像素或可位於一像素共用結構中。此像素共用結構係其中複數個光二極體共用一浮動擴散區及除一轉移電晶體之外之電晶體的一結構。 儘管稍後將給出詳細描述，但像素20係藉由堆疊光電轉換單元來構成。 周邊電路單元包含一垂直驅動電路22、行信號處理電路23、一水平驅動電路24、一輸出電路25及一控制電路26。 控制電路26接收命令一操作模式或其類似者之一輸入時脈及資料，且輸出諸如固態成像裝置10之內部資訊之資料。另外，基於一垂直同步信號、一水平同步信號及一主時脈，控制電路26產生一時脈信號及一控制信號，其等充當垂直驅動電路22、行信號處理電路23、水平驅動電路24及其類似者之操作之一參考。接著，控制電路26將此等信號輸入至垂直驅動電路22、行信號處理電路23、水平驅動電路24及其類似者。 垂直驅動電路22由(例如)一移位暫存器構成。垂直驅動電路22選擇一像素驅動線且將用於驅動像素之一脈衝供應至選定像素驅動線以驅動以列為單位之像素。即，垂直驅動電路22沿垂直方向循序地選擇性掃描像素區域21之以列為單位之像素20。接著，垂直驅動電路22透過垂直信號線27將基於根據各自像素20之光電轉換單元中之接收光之數量所產生之信號電荷之像素信號供應至行信號處理電路23。 針對(例如)像素20之各行安置一行信號處理電路23。行信號處理電路23以像素行為單位對自一列之像素20輸出之信號執行諸如雜訊消除之信號處理。明確而言，行信號處理電路23執行諸如相關雙重取樣(CDS)(其用於消除像素20所特有之固定圖像雜訊)、信號放大及類比/數位(A/D)轉換之信號處理。在行信號處理電路23之輸出級中，設置連接至一水平信號線28之一水平選擇開關(圖中未繪示)。 水平驅動電路24由(例如)一移位暫存器構成。水平驅動電路24循序輸出一水平掃描脈衝以依序選擇行信號處理電路23，且引起行信號處理電路23將像素信號輸出至水平信號線28。 輸出電路25對自行信號處理電路23透過水平信號線28循序供應之信號執行信號處理且輸出所得信號。例如，輸出電路25在一些情況中僅執行緩衝，且在一些情況中執行黑階調整、行變動校正、各種數位信號處理及其類似者。 輸入/輸出端子29與外部交換信號。 ＜2. 第一實施例＞ 圖2係根據本發明之一第一實施例之固態成像裝置10之一橫截面圖。 圖2繪示包含於固態成像裝置10中之像素區域21及一周邊電路單元31之一橫截面。 在固態成像裝置10中，一多層佈線層60形成於一半導體基板50 (其由Si或其類似者製成)之前表面50A (第一表面)側上。另外，充當一光電轉換元件之一有機光電轉換單元80形成於半導體基板50之後表面50B (第二表面)側上，其中一絕緣膜70介於有機光電轉換單元80與後表面50B之間，後表面50B充當一光接收表面。 在像素區域21中，各像素20具有其中沿垂直方向堆疊一個有機光電轉換單元80及兩個無機光電轉換單元51及52 (PD1及PD2)(其等選擇性地偵測不同波長範圍之光且執行光電轉換)之一堆疊結構。無機光電轉換單元51及52形成為嵌入半導體基板50中。 有機光電轉換單元80包含(例如)兩種或兩種以上類型之有機半導體材料。有機光電轉換單元80經組態有一有機光電轉換元件，其使用有機半導體來吸收一選擇性波長範圍之光(此處為綠光)以生產電子電洞對。有機光電轉換單元80具有其中將一有機光電轉換層(有機半導體層) 83夾置於一下電極81 (其提供給各像素20且用於擷取信號電荷)與一上電極82 (其經設置以由像素20共用)之間的一組態。 下電極81設置於面向形成於半導體基板50中之無機光電轉換單元51及52之光接收表面且覆蓋此等光接收表面之一區域中。下電極81由透光導電膜構成且(例如)由氧化銦錫(ITO)構成。除氧化銦錫之外，亦可使用一摻雜劑添加至其之一基於氧化錫(SnO2 )之材料或藉由將一摻雜劑添加至氧化鋁鋅(ZnO)所獲得之一基於氧化鋅之材料作為下電極81之一組成材料。基於氧化鋅之材料之實例包含將鋁(Al)作為一摻雜劑添加至其之氧化鋁鋅(AZO)、將鎵(Ga)添加至其之氧化鎵鋅(GZO)及將銦(In)添加至其之氧化銦鋅(IZO)。除此等之外，亦可使用CuI、InSbO4 、ZnMgO、CuInO2 、MgIN2 O4 、CdO、ZnSnO3 或其類似者。應注意，下電極81被單獨提供給各像素20，此係因為有機光電轉換層83中所獲得之信號電荷(電子)係自下電極81擷取。 有機光電轉換層83包含(例如)三種類型之有機半導體材料：一第一有機半導體材料、一第二有機半導體材料及/或一第三有機半導體材料。此等三種類型之有機半導體材料之至少一者係一有機p型半導體及一有機n型半導體之一者或兩者，且光電轉換一選擇性波長範圍之光，同時使另一波長範圍之光通過。明確而言，有機光電轉換層83具有等於或大於450 nm且等於或小於650 nm之一範圍內之一最大吸收波長，例如綠色(G)光之波長。 另一層(圖中未繪示)可設置於有機光電轉換層83與下電極81之間及有機光電轉換層83與上電極82之間。例如，可自下電極81側依序堆疊一基膜、一電洞傳輸層、一電子阻擋膜、有機光電轉換層83、一電洞阻擋膜、一緩衝膜、一電子傳輸層及一功函數調整膜。 類似於下電極81，上電極82由一透光導電膜構成。上電極82形成為由像素20共用之一電極，但亦可單獨用於各像素20。上電極82之厚度係(例如) 10 nm至200 nm。 無機光電轉換單元51及52係具有一p-n接面之光二極體(PD)且自後表面50B側依序形成於半導體基板50中之一光學路徑上。無機光電轉換單元51選擇性地偵測藍光且累積對應於藍光之信號電荷。無機光電轉換單元51 (例如)沿半導體基板50之後表面50B形成於一選擇性區域中。無機光電轉換單元52選擇性地偵測紅光且累積對應於紅光之信號電荷。無機光電轉換單元52形成於(例如)無機光電轉換單元51下方(前表面50A側上)之一區域中。應注意，藍色(B)係對應於(例如) 450 nm至495 nm之一波長範圍之一色彩，且紅色(R)係對應於(例如) 620 nm至750 nm之一波長範圍之一色彩；無機光電轉換單元51及52完全能夠偵測各自波長範圍之部分或全部之光。 如上文所描述，像素20具有其中沿垂直方向堆疊有機光電轉換單元80及兩個無機光電轉換單元51及52之一堆疊結構，且有機光電轉換單元80、無機光電轉換單元51及無機光電轉換單元52分別吸收(偵測)綠光、藍光及紅光且執行光電轉換；因此，可在一像素中執行沿垂直方向(層疊方向)之垂直光譜繞射，且可獲取紅色、綠色及藍色之色彩信號。 一浮動擴散區(FD) 53、一轉移電晶體54、一放大電晶體55及一重設電晶體56設置於(例如)半導體基板50之前表面50A上。其中，FD 53及放大電晶體55之一閘極電極55G連接至一局部佈線層61，局部佈線層61形成為在構成多層佈線層60之佈線層61至63中最接近於半導體基板50之前表面50A。局部佈線層61提供給各像素20。另外，重設電晶體56之一閘極電極56G經由一接觸件65連接至佈線層63。應注意，放大電晶體55藉由具有一淺溝槽隔離(STI)結構之一元件隔離部分55s來與其他區域分離，且重設電晶體56藉由一元件隔離部分56s來與其他區域分離。 此外，由一SiN膜或其類似者製成之一蝕刻停止層57形成於半導體基板50之前表面50A上。 在各像素20中，一貫穿電極58依使得其下端穿透半導體基板50之前表面50A以直接連接至局部佈線層61且其上端連接至下電極81之一方式形成於半導體基板50中。特定言之，貫穿電極58形成於半導體基板50之前表面50A側上以穿透於放大電晶體55之元件隔離部分55s與重設電晶體56之元件隔離部分56s之間。貫穿電極58由諸如鎢(W)、銅(Cu)、鋁(Al)、鈦(Ti)、鈷(Co)、鉿(Hf)或鉭(Ta)之一金屬材料構成。 因此，在各像素20中，將半導體基板50之後表面50B側上之有機光電轉換單元80中所產生之電荷經由貫穿電極58轉移至半導體基板50之前表面50A側上之FD 53及放大電晶體55。 另外，在各像素20中，一鈍化膜91形成於上電極82上且一晶片上透鏡92形成於鈍化膜91上。 ＜3. 像素之生產步驟＞ 接著，將參考圖3至圖15來描述像素20之生產步驟。 首先，圖3繪示一狀態，其中在其中形成無機光電轉換單元51及52及FD 53之半導體基板50之前表面50A側上，藉由離子植入或其類似者來形成電晶體54至56，且形成蝕刻停止層57及一層間絕緣膜101a。藉由通過諸如(例如)低壓化學氣相沈積(LP-CVD)之一技術形成一SiN膜或其類似者來形成蝕刻停止層57。藉由通過諸如電漿CVD之一技術形成氧化膜或其類似者且通過諸如化學機械拋光(CMP)之一技術平坦化表面來形成層間絕緣膜101a。應注意，可使一高濃度雜質區域(P++區域)形成於半導體基板50中之其中將形成貫穿電極58之一區域50i中。因此，可減少形成貫穿電極58時所引起之損害且可因此減少暗電流。 接著，如圖4中所繪示，藉由圖案化及乾式蝕刻來形成用於將局部佈線層61連接至半導體基板50 (FD 53及放大電晶體55)之接觸孔CH1。此外，藉由圖案化及乾式蝕刻來形成局部佈線層61之一溝槽TR1。 此後，如圖5中所繪示，將金屬嵌入接觸孔CH1及溝槽TR1中以形成接觸件及局部佈線層61。例如，藉由諸如物理氣相沈積(PVD)之一技術來形成用於功函數調整之一Ti膜或其類似者，且藉由諸如CVD之一技術來嵌入障壁金屬TiN、W等等。此外，藉由諸如CMP之一技術來移除表面上之一非必要金屬膜。 依此方式，連接至貫穿電極58之一端之局部佈線層61由不太可能引起污染之一金屬(諸如W或Ti)形成。 隨後，如圖6中所繪示，藉由通過諸如電漿CVD之一技術形成氧化膜或其類似者來使一絕緣膜101b形成於局部佈線層61上。 接著，如圖7中所繪示，藉由圖案化及乾式蝕刻來形成用於將局部佈線層61上方之佈線層63連接至半導體基板50之接觸孔，且嵌入金屬以形成接觸件65。例如，藉由諸如PVD之一技術來形成用於功函數調整之一Ti膜或其類似者，且藉由諸如CVD之一技術來嵌入障壁金屬TiN、W等等。此外，藉由諸如CMP之一技術來移除表面上之一非必要金屬膜。 此後，如圖8中所繪示，形成佈線層63；因此，形成多層佈線層60。 接著，將一支撐基板(圖中未繪示)、另一半導體基底或其類似者接合至半導體基板50之前表面50A側(多層佈線層60)，且將所得結構上下翻轉。 首先，如圖9中所繪示，在半導體基板50之後表面50B側上，根據其中將形成貫穿電極58之一位置來圖案化一光阻層111。此後，如圖10中所繪示，藉由諸如乾式蝕刻之一技術來處理Si (半導體基板50)；因此，形成一通孔112。此處，蝕刻停止於形成於半導體基板50之前表面50A側上之蝕刻停止層57處。另外，即使在光阻層111之圖案化中發生定位不準的情況中，形成於半導體基板50之前表面50A側上之元件隔離部分55s及56s充當蝕刻停止件。 在移除光阻層111之後，如圖11中所繪示，藉由諸如原子層沈積(ALD)之一技術來使氧化膜或其類似者形成於通孔112中；因此，嵌入一絕緣膜70a。 此後，如圖12中所繪示，藉由諸如乾式蝕刻之一技術來蝕刻形成於通孔112之底部處之絕緣膜70a、蝕刻停止層57及多層佈線層60之一層間絕緣膜；因此，通孔112到達局部佈線層61。此處，蝕刻停止於局部佈線層61處。 隨後，如圖13中所繪示，藉由諸如ALD之一技術來將障壁金屬或其類似者嵌入通孔112中以形成一導電膜，且藉由諸如CVD之一技術來嵌入W或其類似者。因此，形成貫穿電極58。接著，在藉由光微影來圖案化之後，藉由諸如乾式蝕刻之一技術來移除一非必要導電膜以形成貫穿電極58之上端之一引出佈線層。 此後，如圖14中所繪示，形成絕緣膜70，且接著形成下電極81、有機光電轉換層83及上電極82；因此，形成有機光電轉換單元80。 接著，如圖15中所繪示，使鈍化膜91形成於上電極82上且使晶片上透鏡92形成於鈍化膜91上。 透過以上步驟形成像素20。 根據以上步驟，依使得貫穿電極58之一端穿透半導體基板50之前表面50A以直接連接至充當一蝕刻停止件之局部佈線層61的一方式形成貫穿電極58。此可避免發生與一接觸件不對準及接觸電阻增大；因此，可可靠地使貫穿電極更精細。 另外，就PTL 1中所揭示之組態而言，使一貫穿電極更精細會導致發生於自一有機光電轉換單元經由貫穿電極至一FD之一路經中之寄生電容及接觸電阻增大以導致更長RC延遲及更低轉換效率。 相比而言，在本實施例中，連接至貫穿電極之FD 53及放大電晶體55之局部佈線層61位於與其他佈線層分離之一層中，其提高佈線佈局之靈活度且減小寄生電容。因此，可縮短RC延遲且可提高轉換效率。 此外，將不太可能引起污染之一金屬(諸如W或Ti)用於局部佈線層61，且在不暴露金屬材料的情況下處理Si基板；因此，可使歸因於金屬污染或其類似者之暗特性及白點特性保持有利。 再者，就既有矽穿孔(TSV)而言，存在應力且一電晶體無法安置於TSV附近，其會約束佈局。 相比而言，在本實施例中，可在不引起應力的情況下使貫穿電極更精細，其實現其中將一電晶體安置於貫穿電極附近之一佈局。 應注意，在使通孔112到達局部佈線層61之步驟(參考圖12所描述)中，可使用稱作波希(Bosch)程序之一蝕刻技術。波希程序係其中重複執行蝕刻及蝕刻側壁保護之一蝕刻技術且實現依一高縱橫比蝕刻。 透過波希程序，如圖16中所繪示，通孔112之一末端112t形成有一錐形形狀。因此，如圖17中所繪示，使貫穿電極58之一末端58t形成有一錐形形狀。依此方式使貫穿電極58之末端58t形成有一錐形形狀減小貫穿電極58與局部佈線層61 (其充當一停止件)之間之一接觸面積，且此能夠抑制貫穿電極58與局部佈線層61之間之不對準。另外，使貫穿電極58之末端58t形成有一錐形形狀能夠減小貫穿電極58與構成多層佈線層60之佈線層之間之寄生電容。 ＜4. 第二實施例＞ 圖18係根據本發明之一第二實施例之固態成像裝置10之一橫截面圖。 圖18繪示包含於固態成像裝置10中之周邊電路單元31之部分之一橫截面。 亦在圖18之實例中，多層佈線層60形成於半導體基板50之前表面50A側上，且有機光電轉換單元80形成於半導體基板50之後表面50B側上，其中絕緣膜70介於有機光電轉換單元80與後表面50B之間，後表面50B充當一光接收表面。 一電晶體151設置於(例如)半導體基板50之前表面50A上。電晶體151之一閘極電極151G連接至一局部佈線層161，局部佈線層161形成為在構成多層佈線層60之佈線層161及163中最接近於半導體基板50之前表面50A。電晶體151之閘極電極151G形成於一元件隔離膜152上。另外，電晶體151之閘極電極151G經由一接觸件165連接至佈線層163。佈線層163充當連接至一預定電源之一電源供應線。相應地，局部佈線層161經由電晶體151之閘極電極151G連接至電源供應線。 另外，一貫穿電極153依使得其下端穿透半導體基板50之前表面50A以直接連接至局部佈線層161且其上端經由金屬構件153a至153d連接至上電極82之一方式形成於半導體基板50中。金屬構件153a形成為貫穿電極153之一引出佈線層且金屬構件153b及153c形成為接觸件。金屬構件153d形成為連接金屬構件153b及153c之一佈線層。貫穿電極153及金屬構件153a至153d由諸如W、Cu、Al、Ti、Co、Hf或Ta之一金屬材料構成。應注意，在圖18之實例中，貫穿電極153之一末端可形成有一錐形形狀，如同圖17中之貫穿電極58。 就此配置而言，將一預定電壓施加至經設置以由像素20共用之上電極82。 儘管將電壓不斷施加至上電極82，但可藉由使閘極電極151G形成於元件隔離膜152上來保持可靠性(諸如耐受電壓)。另外，在程序中，閘極電極151G可處於一浮動狀態中且在形成貫穿電極153及金屬構件153a至153d時經受充電損害，但此亦可藉由使閘極電極151G形成於元件隔離膜152上來緩解。 ＜5. 其中將電壓施加至上電極之組態之生產步驟＞ 接著，將參考圖19至圖23來描述其中將電壓施加至上電極82之一組態之生產步驟。 應注意，直至使多層佈線層60形成於半導體基板50之前表面50A側上且形成貫穿電極153之步驟基本上類似於用於形成像素20之步驟，因此省略其描述。 在形成貫穿電極153之後，如圖19中所繪示，在藉由光微影來圖案化之後，藉由諸如乾式蝕刻之一技術來移除一非必要導電膜以形成貫穿電極153之上端之引出佈線層153a。 隨後，如圖20中所繪示，形成絕緣膜70，且接著形成下電極81、有機光電轉換層83及上電極82，且使一鈍化膜91a形成於上電極82上。 接著，如圖21中所繪示，藉由圖案化及乾式蝕刻來形成用於將局部佈線層161連接至上電極82之接觸孔CH2。 此後，如圖22中所繪示，將金屬嵌入接觸孔CH2中以形成接觸件153b及153c。例如，藉由諸如PVD之一技術來形成用於功函數調整之一Ti膜或其類似者，且藉由諸如CVD或PVD之一技術來嵌入障壁金屬TiN、W等等。此後，在藉由光微影來圖案化之後，藉由諸如乾式蝕刻之一技術來移除一非必要導電膜以形成佈線層153d。 接著，如圖23中所繪示，使鈍化膜91形成於佈線層153d上。 透過以上步驟，形成其中將電壓施加至上電極82之組態。 根據以上步驟，依使得貫穿電極153之一端穿透半導體基板50之前表面50A以直接連接至充當一蝕刻停止件之局部佈線層161之一方式形成貫穿電極153。此可避免發生與一接觸件不對準及接觸電阻增大；因此，即使在其中將電壓施加至上電極之組態中，亦可可靠地使貫穿電極更精細。 儘管在圖2及其類似者之組態中省略描述，但如圖24中所繪示，具有負固定電荷之一固定電荷膜171形成於其中形成貫穿電極58之一通孔與嵌入通孔中之絕緣膜70 (70a)之間。此能夠減小暗電流。 在此一組態中，當藉由蝕刻來打穿通孔之底部時，使固定電荷膜171暴露於開口部分之一側表面處。在其中藉由嵌入一導電膜來形成貫穿電極58的情況中，例如，在此狀態中，貫穿電極58及固定電荷膜171開始彼此接觸。 固定電荷膜171具有低於絕緣膜70之介電強度及程序電阻。因此，固定電荷膜171之不足介電強度會引起貫穿電極58與固定電荷膜171之間之一短路故障，如由圖24中之一雙向箭頭#1所指示。 再者，固定電荷膜171之不足程序電阻引起固定電荷膜171與貫穿電極58之間之一接觸部分回縮，且一導電膜進入，如圖25中所繪示。此會引起半導體基板50與貫穿電極58之間之一短路故障，如由圖25中之一雙向箭頭#2所指示。 因此，下文將描述其中貫穿電極58及固定電荷膜171彼此不接觸之一組態。 ＜6. 第三實施例＞ 圖26係根據本發明之一第三實施例之固態成像裝置10之一橫截面圖。 圖26繪示上文所描述之貫穿電極58周圍之一橫截面組態。 如圖26中所繪示，固定電荷膜171形成於其中形成貫穿電極58之通孔中，絕緣膜70形成於固定電荷膜171上，且一絕緣膜172形成於絕緣膜70上。形成絕緣膜172以防止貫穿電極58及固定電荷膜171在藉由打穿半導體基板50之前表面50A側上之通孔之底部之部分來獲得之一開口部分之一側表面處彼此接觸。絕緣膜172具有優於固定電荷膜171之絕緣性質。 在圖26之實例中，絕緣膜172與貫穿電極58一起嵌入通孔中以開始與局部佈線層61 (下文中簡稱為佈線層61)接觸。 ＜7. 其中貫穿電極及固定電荷膜彼此不接觸之組態之生產步驟＞ (實例1) 接著，將參考圖27至圖33來描述其中貫穿電極58及固定電荷膜171彼此不接觸之一組態之生產步驟之實例。 圖27繪示類似於上文所描述之圖10之狀態之一狀態。在圖27之步驟中，在其中使多層佈線層60形成於半導體基板50之前表面50A側(圖式中之下側)上的一狀態中，自半導體基板50之後表面50B側(圖式中之上側)形成一通孔181。 藉由將佈線層61及62設置於由SiO2 、SiN、SiOC、SiON或其類似者製成之一絕緣膜之層之間來形成多層佈線層60。佈線層61及62由Cu、W、Al或其類似者形成，且將Ti、TiN、Ta、TaN、Ru、Co、Zr或其類似者用作其障壁金屬。 藉由通過微影及電漿蝕刻處理Si (半導體基板50)來形成通孔181。此處，執行蝕刻以使其停止於多層佈線層60之絕緣膜中。在本實施例中，半導體基板50之一厚度係(例如) 1 μm至50 μm，且通孔181之一直徑係(例如) 100 nm至1 μm。另外，蝕刻之一縱橫比例如超過5。 在形成通孔181之後，如圖28中所繪示，藉由諸如(例如) ALD之一技術來使固定電荷膜171形成於通孔181中。固定電荷膜171經形成以具有小於(例如) 50 nm之一膜厚度。 固定電荷膜171之一材料之實例包含氧化鉿、氧化鋁、氧化鋯、氧化鉭、氧化鈦、氧化鑭、氧化鐠、氧化鈰、氧化釹、氧化鉕、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化銩、氧化鐿、氧化釕及氧化釔。可使氮化鋁膜、氧化鉿膜或氮氧化鋁膜形成為固定電荷膜171。 此後，如圖29中所繪示，使絕緣膜70形成於其中形成固定電荷膜171之通孔181中。藉由通過ALD或CVD之一技術形成SiO2 、SiN、SiOC或其類似者之一膜來形成絕緣膜70。形成絕緣膜70之後之通孔181之一內徑係約(例如) 30 nm至500 nm。 在形成絕緣膜70之後，藉由電漿蝕刻來處理通孔181之底部(半導體基板50之前表面50A側)處之絕緣膜70、固定電荷膜171及多層佈線層60之絕緣膜；因此，如圖30中所繪示，使通孔181到達佈線層61。 電漿蝕刻中所使用之一蝕刻氣體之實例包含諸如CF4 、CHF3 、CH2 F2 、CH3 F、C4 F8 、C4 F6 、C5 HF7 、CH4 、C2 H4 、He、Ar、O2 、CO及N2 之氣體。 在通孔181到達佈線層61之後，藉由灰化或濕式蝕刻來移除蝕刻殘留物及聚合物。在(例如)灰化中，可使諸如O2 、H2 或N2 之一氣體變成待使用之電漿。 此後，如圖31中所繪示，使絕緣膜172形成於已到達佈線層61之通孔181中。藉由通過ALD之一技術形成SiO2 、SiN、SiOC或其類似者之一膜來形成絕緣膜172。絕緣膜172經形成以具有(例如) 5 nm或更大之一膜厚度。 在形成絕緣膜172之後，如圖32中所繪示，藉由電漿蝕刻來處理通孔181之底部(半導體基板50之前表面50A側)處之絕緣膜172；因此，通孔181再次到達佈線層61。此處亦使用類似於圖29之步驟中之蝕刻氣體的一蝕刻氣體。 在通孔181到達佈線層61之後，藉由灰化或濕式蝕刻來移除蝕刻殘留物及聚合物。 此後，在通孔181中，藉由諸如CVD、PVD或ALD之一技術來形成障壁金屬，且隨後形成一導電膜。將Ti、TiN、Ta、TaN、Ru、Co、Zr或其類似者用作障壁金屬，且藉由Cu電鍍來形成導電膜。可藉由諸如CVD、PVD或ALD之一技術來形成W或Al之一膜作為導電膜。依此方式，如圖33中所繪示，使貫穿電極58形成於通孔181中。 透過以上步驟，形成絕緣膜172以防止貫穿電極58與固定電荷膜171之間之接觸；因此，可提高固定電荷膜171之介電強度(耐受電壓)，其可抑制貫穿電極58與固定電荷膜171之間之一短路故障。 另外，由於可在無需考量固定電荷膜171之介電強度的情況下選擇固定電荷膜171，所以可獲得一高雜訊減少效應。 此外，可藉由兩次執行形成一絕緣膜來使通孔181之內徑小於1 μm，且因此可使貫穿電極58更精細。 (實例2) 在上文所描述之圖30之步驟中，當使通孔181到達佈線層61時，使用(例如)稀釋氫氟酸清潔來執行蝕刻引起固定電荷膜171因沿一橫向方向被蝕刻而回縮，且形成一凹槽181e，如圖34中所繪示。 此後，如圖35中所繪示，藉由ALD之一技術來使絕緣膜172形成於已到達佈線層61之通孔181中；因此，使絕緣膜172亦形成於凹槽181e中。 在形成絕緣膜172之後，如圖36中所繪示，藉由電漿蝕刻來處理通孔181之底部處之絕緣膜172；因此，通孔181到達佈線層61。 此後，在通孔181中形成障壁金屬且隨後形成一導電膜；因此，如圖37中所繪示，使貫穿電極58形成於通孔181中。 透過以上步驟，即使在其中固定電荷膜171之不足程序電阻引起固定電荷膜171與貫穿電極58之間之一接觸部分回縮的情況中，形成絕緣膜172以填充接觸部分已自其回縮之部分。此可抑制歸因於固定電荷膜171之不足程序電阻之半導體基板50與貫穿電極58之間之一短路故障。 另外，由於可在無需考量固定電荷膜171之程序電阻的情況下選擇固定電荷膜171，所以可獲得一高雜訊減少效應。 (實例3) 在上文所描述之圖30之步驟中，藉由電漿蝕刻來使通孔181到達佈線層61，但如圖38中所繪示，可在到達佈線層61之前停止處理。 此後，如圖39中所繪示，使絕緣膜172形成於打穿至多層佈線層60之中途之通孔181中。 在形成絕緣膜172之後，如圖40中所繪示，藉由電漿蝕刻來處理通孔181之底部處之絕緣膜172；因此，通孔181到達佈線層61。 此後，在通孔181中形成障壁金屬且隨後形成一導電膜；因此，如圖41中所繪示，使貫穿電極58形成於通孔181中。 透過以上步驟，可減少藉由電漿蝕刻來暴露佈線層61時之充電損害，且可降低佈線形成受一含金屬反應產物抑制之可能性。 (實例4) 在上文所描述之圖28之步驟之後，在圖29之步驟中，使絕緣膜70形成於其中形成固定電荷膜171之通孔181中。在不受限於此的情況下，在使固定電荷膜171形成於通孔181中(圖28之步驟)之後，可藉由電漿蝕刻來移除通孔181之底部處之固定電荷膜171，如圖42中所繪示。 此後，如圖43中所繪示，使絕緣膜70形成於已自其移除底部處之固定電荷膜171之通孔181中。 在形成絕緣膜70之後，藉由電漿蝕刻來處理通孔181之底部處之絕緣膜70及多層佈線層60之絕緣膜；因此，如圖44中所繪示，通孔181到達佈線層61。 此後，在通孔181中形成障壁金屬且隨後形成一導電膜；因此，如圖45中所繪示，使貫穿電極58形成於通孔181中。 即，形成絕緣膜70以防止貫穿電極58及固定電荷膜171在藉由打穿半導體基板50之前表面50A側上之通孔181之底部來獲得之一開口部分之一側表面處彼此接觸。 透過以上步驟，可在無需形成絕緣膜172的情況下藉由減少步驟來達成其中貫穿電極58及固定電荷膜171彼此不接觸之一組態，但此實例受限於其中固定電荷膜171具有程序電阻之一情況。 (實例5) 以上描述係基於其中貫穿電極58與多層佈線層60中之一佈線層接觸之一結構給出的，但如圖46中所繪示，可採用其中貫穿電極58不與多層佈線層60中之一佈線層接觸之一結構。 在此情況中，在上文所描述之圖32之步驟中，無需處理通孔181之底部處之絕緣膜172。 本實施例之結構除應用於一貫穿電極之外，亦可應用於其中將一導電膜嵌入Si (半導體基板)中，抑制發生於一Si表面上之雜訊，且將不同電壓施加於導電膜與Si之間的每個結構中。 此外，一導電膜之一圖案不限於為如同(例如)圖47之俯視圖中之貫穿電極58之圓形形狀的一圓形形狀，而是可形成一溝槽。例如，如圖48中所繪示，可在像素20之間採用阻擋光之一光阻擋結構191作為一導電膜之一圖案。 順便提一下，貫穿電極在以上實施例中自半導體結構50之後表面50B側形成，但亦可自半導體基板50之前表面50A側形成。 因此，下文將描述其中自半導體基板50之前表面50A側形成一貫穿電極之一組態。 ＜8. 第四實施例＞ 圖49係根據本發明之一第四實施例之一固態成像裝置10之一橫截面圖。 圖49係一貫穿電極周圍之一橫截面組態。 亦在圖49之實例中，具有佈線層261及262之多層佈線層60形成於半導體基板50之前表面50A側上，且一有機光電轉換單元(圖中未繪示)形成於半導體基板50之後表面50B側上，後表面50B充當一光接收表面。 一絕緣膜270形成於半導體基板50之前表面50A與多層佈線層60之間，且絕緣膜270亦形成於半導體基板50之後表面50B側上，其中一固定電荷膜282介於絕緣膜270與後表面50B之間。 一貫穿電極253依使得其下端經由半導體基板50之前表面50A側上之一接觸件265連接至佈線層261且其上端連接至一金屬電極283之一方式形成於半導體基板50中。金屬電極283連接至有機光電轉換單元(圖中未繪示)。 絕緣膜270亦嵌入其中形成貫穿電極253之一通孔中。一p型擴散層281形成於其中嵌入絕緣膜270之通孔之一周邊部分中。 另外，具有一STI結構之一元件隔離部分252形成於其中形成通孔之半導體基板50之前表面50A側上之一區域中。 ＜9. 自基板前表面形成貫穿電極之生產步驟＞ 接著，將參考圖50至圖61來描述自半導體基板50之前表面50A形成貫穿電極253之生產步驟。 首先，如圖50中所繪示，使元件隔離部分252形成於半導體基板50之前表面50A側上。 接著，如圖51中所繪示，根據其中將形成貫穿電極253之一位置來圖案化光阻層291。此後，如圖52中所繪示，藉由諸如乾式蝕刻之一技術來處理Si (半導體基板50)；因此，形成一通孔292。 在移除光阻層291之後，如圖53中所繪示，將諸如(例如)一BSG膜之氧化膜嵌入通孔292中；因此，形成絕緣膜270。 在此狀態中，對通孔292之一側表面執行退火；因此，如圖54中所繪示，使p型擴散層281形成於通孔292之一周邊(半導體基板50側)中。 此後，在通孔292中，再次嵌入諸如(例如)一TEOS膜之氧化膜，且藉由諸如ALD或CVD之一技術來嵌入多晶Si、摻雜非晶矽或其類似者之一導電膜。依此方式，如圖55中所繪示，形成貫穿電極253。 接著，如圖56中所繪示，在藉由光微影來圖案化之後，藉由諸如乾式蝕刻之一技術來移除半導體基板50之前表面50A上之一非必要導電膜。 此後，如圖57中所繪示，使連接至貫穿電極253之接觸件265及佈線層261形成於半導體基板50之前表面50A側上。此外，將一絕緣層及一金屬層(諸如佈線層262)堆疊於半導體基板50之前表面50A側上；因此，如圖58中所繪示，形成多層佈線層60。 同時，如圖59中所繪示，在半導體基板50之後表面50B上，拋光Si (半導體基板50)，使得貫穿電極253之一端被暴露。 此後，如圖60中所繪示，使固定電荷膜282形成於半導體基板50之後表面50B上，且接著形成諸如氧化膜之絕緣膜270。 接著，如圖61中所繪示，在半導體基板50之後表面50B側上，使金屬電極283形成於貫穿電極253上。 依上文所描述之方式形成貫穿電極253。 透過以上步驟，貫穿電極可不是自半導體基板之後表面側形成，而是自前表面側形成。 以上描述已描述其中將本發明之一實施例之一貫穿電極應用於沿垂直方向執行光譜繞射之一固態成像裝置的一實例，但不受限於此實例，本發明之一實施例之一貫穿電極可應用於包含電連接一半導體基板之一第一表面及一第二表面之一貫穿電極的一組態。另外，以上實施例可彼此組合使用。 本發明不限於應用於固態成像裝置，而是亦可應用於成像裝置。此處，成像裝置係指一攝影機系統(例如一數位靜態攝影機及一數位視訊攝影機)及具有一成像功能之一電子裝置(例如一行動電話)。應注意，在一些情況中，安裝於一電子裝置上之一模組形式(即，一攝影機模組)被視為一成像裝置。 ＜10. 電子裝置之組態實例＞ 因此，將參考圖62來描述本發明應用於其之一電子裝置之一組態實例。 圖62中所繪示之一電子裝置300包含一光學透鏡301、一快門裝置302、一固態成像裝置303、一驅動電路304及一信號處理電路305。圖62繪示其中將上文所描述之本發明之一實施例之固態成像裝置10作為固態成像裝置303設置於一電子裝置(數位靜態攝影機)中的一實施例。 光學透鏡301引起來自一物件之影像光(入射光)在固態成像裝置303之一成像表面上形成一影像。因此，信號電荷在一特定週期內累積於固態成像裝置303中。快門裝置302控制固態成像裝置303之一光輻射週期及一光阻擋週期。 驅動電路304將驅動信號供應至快門裝置302及固態成像裝置303。供應至快門裝置302之驅動信號係用於控制快門裝置302之快門操作之一信號。供應至固態成像裝置303之驅動信號係用於控制固態成像裝置303之信號轉移操作之一信號。固態成像裝置303根據自驅動電路304供應之驅動信號(時序信號)來執行信號轉移。信號處理電路305對自固態成像裝置303輸出之信號執行各種信號處理。已經歷信號處理之視訊信號儲存於諸如一記憶體之一儲存媒體中或輸出至一監視器。 ＜11. 影像感測器之使用實例＞ 最後，將描述本發明應用於其之影像感測器之使用實例。 圖63繪示上文所描述之影像感測器之使用實例。 上文所描述之影像感測器可用於(例如)其中偵測諸如可見光、紅外光、紫外光或X光之光之如下各種情況： - 拍攝用於觀看之影像之裝置，諸如一數位攝影機及具有一攝影機功能之一可攜式設備； - 用於交通之裝置，諸如拍攝汽車之前面及後面、周圍事物、汽車內部及其類似者之影像之一車載感測器、監視行駛車輛及道路之一監視攝影機及量測車輛及其類似者之間之距離之一距離感測器(其用於安全駕駛(例如自動停車)、駕駛員之狀況之辨識及其類似者)； - 用於諸如一TV、一冰箱及一空調之家用電器之裝置，其用於拍攝一使用者之一手勢之影像且根據該手勢來執行電器操作； - 用於醫療保健之裝置，諸如一內視鏡及藉由接收紅外光來執行血管造影之一裝置； - 用於安防之裝置，諸如用於犯罪預防之一監視攝影機及用於個人認證之一攝影機； - 用於美容之裝置，諸如拍攝皮膚之影像之皮膚量測設備及拍攝頭皮之影像之一顯微鏡； - 用於運動之裝置，諸如一行動攝影機及用於運動及其類似者之一穿戴式攝影機； - 用於農業之裝置，諸如用於監視田地及作物之狀況之一攝影機。 另外，本發明之實施例不限於為上文所描述之實施例，而是可在本發明之範疇內進行各種更改。 另外，本發明亦可組態如下。 (1) 一種固態成像裝置，其包含： 一佈線層，其設置於一半導體基板之一第一表面側上； 一光電轉換元件，其設置於該半導體基板之一第二表面側上；及 一貫穿電極，其依使得一端穿透該第一表面以連接至該佈線層且另一端連接至該光電轉換元件之一方式設置。 (2) 如(1)之固態成像裝置， 其中該貫穿電極提供給各像素，且該貫穿電極之該另一端連接至提供給該光電轉換元件中之各像素之一電極，及 該佈線層提供給各像素且連接至一浮動擴散區及一放大電晶體。 (3) 如(1)或(2)之固態成像裝置， 其中該佈線層設置成比另一佈線層更接近於該第二表面。 (4) 如(1)至(3)中任一項之固態成像裝置， 其中該佈線層由W或Ti形成。 (5) 如(2)之固態成像裝置， 其中至少一光電轉換元件提供給該半導體基板中之各像素。 (6) 如(1)之固態成像裝置， 其中該貫穿電極之該另一端連接至經設置以由該光電轉換元件中之像素共用之一電極，及 該佈線層連接至一電源供應線。 (7) 如(6)之固態成像裝置， 其中該佈線層經由一閘極電極連接至該電源供應線。 (8) 如(7)之固態成像裝置， 其中該閘極電極設置於一元件隔離膜上。 (9) 如(1)之固態成像裝置，其中該貫穿電極由W、Cu、Al、Ti、Co、Hf或Ta形成。 (10) 如(1)之固態成像裝置，其中該佈線層側上之該貫穿電極之一末端具有一錐形形狀。 (11) 如(1)之固態成像裝置，其中 一固定電荷膜形成於其中設置該貫穿電極之一通孔中，且一絕緣膜形成於該固定電荷膜上，及 該絕緣膜經形成以防止該貫穿電極及該固定電荷膜在該第一表面側上之該通孔之一開口部分之一側表面處彼此接觸。 (12) 如(11)之固態成像裝置，其中 在該通孔中，一第一絕緣膜形成於該固定電荷膜上，且一第二絕緣膜形成於藉由打穿該第一表面側上之該通孔之一底部之部分所獲得之一開口部分上，及 該第二絕緣膜經形成以防止該貫穿電極及該固定電荷膜在該開口部分之一側表面處彼此接觸。 (13) 如(12)之固態成像裝置，其中該第二絕緣膜具有優於該固定電荷膜之絕緣性質。 (14) 如(11)之固態成像裝置，其中該固定電荷膜形成於該通孔中，且該絕緣膜形成於藉由打穿該第一表面側上之該通孔之一底部所獲得之一開口部分上。 (16) 如(15)之用於生產一固態成像裝置之方法，其中藉由使用波希(Bosch)程序來依使得一端穿透該第一表面以連接至該佈線層之一方式設置該貫穿電極。 (17) 如(15)之用於生產一固態成像裝置之方法，其中將一高濃度雜質區域設置於其中將該貫穿電極設置於該半導體基板中之一區域中。 (18) 如(15)之用於生產一固態成像裝置之方法，其中自該半導體基板之該第二表面側設置該貫穿電極。 (19) 如(15)之用於生產一固態成像裝置之方法，其中自該半導體基板之該第一表面側設置該貫穿電極。 (20) 一種用於生產一固態成像裝置之方法，該方法包含： 將一佈線層設置於一半導體基板之一第一表面側上； 依使得一端穿透該第一表面以連接至該佈線層之一方式設置一貫穿電極；及 依使得該貫穿電極之另一端連接至一光電轉換元件之一方式將該光電轉換元件設置於該半導體基板之一第二表面側上。 (21) 一種電子裝置，其包含 一固態成像裝置，其包含 一佈線層，其設置於一半導體基板之一第一表面側上， 一光電轉換元件，其設置於該半導體基板之一第二表面側上，及 一貫穿電極，其依使得一端穿透該第一表面以連接至該佈線層且另一端連接至該光電轉換元件之一方式設置。 (22) 一種成像裝置，其包括： 一半導體基板，其具有一第一側及與該第一側對置之一第二側； 一光電轉換單元，其位於該半導體基板之該第一側上； 一多層佈線層，其位於該半導體基板之該第二側上； 一貫穿電極，其延伸於該光電轉換單元與該多層佈線層之間，其中該多層佈線層包含一局部佈線層，且其中該貫穿電極之一第二端與該局部佈線層直接接觸。 (23) 如(22)之成像裝置，其中該光電轉換單元包含一下電極，且其中該貫穿電極之一第一端與該下電極直接接觸。 (24) 如(23)之成像裝置，其中該半導體基板包含位於該半導體基板之該第一側處之一光入射表面。 (25) 如(24)之成像裝置，其進一步包括介於該半導體基板之一前表面與該局部佈線層之間之一層間絕緣膜，其中該前表面位於該半導體基板之該第二側處，且其中該局部佈線層藉由該層間絕緣膜來與該半導體基板之該前表面分離。 (26) 如(24)之成像裝置，其進一步包括介於該下電極與該半導體基板之該光入射表面之間之一絕緣膜。 (27) 如(22)之成像裝置，其中該貫穿電極由一金屬形成。 (28) 如(22)之成像裝置，其中該貫穿電極由Al、Ti、Co、Hf、Ta、Cu及W之至少一者形成。 (29) 如(23)之成像裝置，其中該貫穿電極之該第一端具有大於該貫穿電極之該第二端之一寬度的一寬度。 (30) 如(22)之成像裝置，其中該貫穿電極之該第二端呈錐形。 (31) 如(22)之成像裝置，其進一步包括複數個像素，其中該等像素之各者包含形成於該半導體基板中之一第一光二極體及形成於該半導體基板中之一第二光二極體。 (32) 一種電子設備，其包括： 複數個像素，其中該等像素之各者包含： 一光電轉換單元，其位於該半導體基板之該第一側上； 至少一光二極體，其形成於該半導體基板中； 一多層佈線層，其位於該半導體基板之該第二側上； 一貫穿電極，其延伸於該光電轉換單元與該多層佈線層之間，其中該多層佈線層包含一局部佈線層，且其中該貫穿電極之一第二端與該局部佈線層直接接觸。 (33) 如(32)之電子設備，其中該光電轉換單元包含一下電極，且其中該貫穿電極之一第一端與該下電極直接接觸。 (34) 如(32)之電子設備，其中該貫穿電極由Al、Ti、Co、Hf、Ta、Cu及W之至少一者形成。 (35) 如(33)之電子設備，其中該貫穿電極之該第一端具有大於該貫穿電極之該第二端之一寬度的一寬度。 (36) 如(32)之電子設備，其中該貫穿電極之該第二端呈錐形。 (37) 如(32)之電子設備，其中該等像素之各者進一步包含形成於該半導體基板中之一第二光二極體。
10‧‧‧固態成像裝置
20‧‧‧像素
21‧‧‧像素區域
22‧‧‧垂直驅動電路
23‧‧‧行信號處理電路
24‧‧‧水平驅動電路
25‧‧‧輸出電路
26‧‧‧控制電路
27‧‧‧垂直信號線
28‧‧‧水平信號線
29‧‧‧輸入/輸出端子
31‧‧‧周邊電路單元
50‧‧‧半導體基板
50A‧‧‧前表面
50B‧‧‧後表面
50i‧‧‧區域
51‧‧‧無機光電轉換單元
52‧‧‧無機光電轉換單元
53‧‧‧浮動擴散區(FD)
54‧‧‧轉移電晶體
55‧‧‧放大電晶體
55G‧‧‧閘極電極
55s‧‧‧元件隔離部分
56‧‧‧重設電晶體
56G‧‧‧閘極電極
56s‧‧‧元件隔離部分
57‧‧‧蝕刻停止層
58‧‧‧貫穿電極
58t‧‧‧末端
60‧‧‧多層佈線層
61‧‧‧局部佈線層
62‧‧‧佈線層
63‧‧‧佈線層
65‧‧‧接觸件
70‧‧‧絕緣膜
70a‧‧‧絕緣膜
80‧‧‧有機光電轉換單元
81‧‧‧下電極
82‧‧‧上電極
83‧‧‧有機光電轉換層
91‧‧‧鈍化膜
91a‧‧‧鈍化膜
92‧‧‧晶片上透鏡
101a‧‧‧層間絕緣膜
101b‧‧‧絕緣膜
111‧‧‧光阻層
112‧‧‧通孔
112t‧‧‧末端
151‧‧‧電晶體
151G‧‧‧閘極電極
152‧‧‧元件隔離膜
153‧‧‧貫穿電極
153a‧‧‧引出佈線層/金屬構件
153b‧‧‧接觸件/金屬構件
153c‧‧‧接觸件/金屬構件
153d‧‧‧佈線層/金屬構件
161‧‧‧局部佈線層
163‧‧‧佈線層
165‧‧‧接觸件
171‧‧‧固定電荷膜
172‧‧‧絕緣膜
181‧‧‧通孔
181e‧‧‧凹槽
191‧‧‧光阻擋結構
252‧‧‧元件隔離部分
253‧‧‧貫穿電極
261‧‧‧佈線層
262‧‧‧佈線層
265‧‧‧接觸件
270‧‧‧絕緣膜
281‧‧‧p型擴散層
282‧‧‧固定電荷膜
283‧‧‧金屬電極
291‧‧‧光阻層
292‧‧‧通孔
300‧‧‧電子裝置
301‧‧‧光學透鏡
302‧‧‧快門裝置
303‧‧‧固態成像裝置
304‧‧‧驅動電路
305‧‧‧信號處理電路
CH1‧‧‧接觸孔
CH2‧‧‧接觸孔
TR1‧‧‧溝槽
圖1係繪示本發明之一實施例之一固態成像裝置之一組態實例的一方塊圖。 圖2係根據一第一實施例之一固態成像裝置之一組態實例之一橫截面圖。 圖3係繪示一像素之一生產步驟的一橫截面圖。 圖4係繪示一像素之一生產步驟的一橫截面圖。 圖5係繪示一像素之一生產步驟的一橫截面圖。 圖6係繪示一像素之一生產步驟的一橫截面圖。 圖7係繪示一像素之一生產步驟的一橫截面圖。 圖8係繪示一像素之一生產步驟的一橫截面圖。 圖9係繪示一像素之一生產步驟的一橫截面圖。 圖10係繪示一像素之一生產步驟的一橫截面圖。 圖11係繪示一像素之一生產步驟的一橫截面圖。 圖12係繪示一像素之一生產步驟的一橫截面圖。 圖13係繪示一像素之一生產步驟的一橫截面圖。 圖14係繪示一像素之一生產步驟的一橫截面圖。 圖15係繪示一像素之一生產步驟的一橫截面圖。 圖16係繪示一像素之一生產步驟的一橫截面圖。 圖17係繪示一像素之一生產步驟的一橫截面圖。 圖18係根據一第二實施例之一固態成像裝置之一組態實例之一橫截面圖。 圖19係繪示其中將電壓施加至一上電極之一組態之一生產步驟的一橫截面圖。 圖20係繪示其中將電壓施加至一上電極之一組態之一生產步驟的一橫截面圖。 圖21係繪示其中將電壓施加至一上電極之一組態之一生產步驟的一橫截面圖。 圖22係繪示其中將電壓施加至一上電極之一組態之一生產步驟的一橫截面圖。 圖23係繪示其中將電壓施加至一上電極之一組態之一生產步驟的一橫截面圖。 圖24係用於描述一固定電荷膜之介電強度的一視圖。 圖25係用於描述一固定電荷膜之程序電阻的一視圖。 圖26係根據一第三實施例之一固態成像裝置之一組態實例之一橫截面圖。 圖27係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖28係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖29係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖30係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖31係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖32係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖33係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖34係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖35係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖36係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖37係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖38係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖39係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖40係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖41係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖42係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖43係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖44係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖45係繪示其中一貫穿電極及一固定電荷膜彼此不接觸之一組態之一生產步驟的一橫截面圖。 圖46係其中一貫穿電極及一佈線層彼此不接觸之一組態實例之一橫截面圖。 圖47繪示一導電膜之一圖案之一實例。 圖48繪示一導電膜之一圖案之一實例。 圖49係根據一第四實施例之一固態成像裝置之一組態實例之一橫截面圖。 圖50係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖51係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖52係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖53係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖54係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖55係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖56係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖57係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖58係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖59係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖60係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖61係繪示自一基板前表面形成一貫穿電極之一生產步驟的一橫截面圖。 圖62係繪示本發明之一實施例之一電子裝置之一組態實例的一方塊圖。 圖63繪示一影像感測器之使用實例。

Claims (16)

  1. 一種成像裝置，其包括： 一半導體基板，其具有一第一側及與該第一側對置之一第二側； 一光電轉換單元，其位於該半導體基板之該第一側上； 一多層佈線層，其位於該半導體基板之該第二側上； 一貫穿電極，其延伸於該光電轉換單元與該多層佈線層之間，其中該多層佈線層包含一局部佈線層，且其中該貫穿電極之一第二端與該局部佈線層直接接觸。
  2. 如請求項1之成像裝置，其中該光電轉換單元包含一下電極，且其中該貫穿電極之一第一端與該下電極直接接觸。
  3. 如請求項2之成像裝置，其中該半導體基板包含位於該半導體基板之該第一側處之一光入射表面。
  4. 如請求項3之成像裝置，其進一步包括介於該半導體基板之一前表面與該局部佈線層之間之一層間絕緣膜，其中該前表面位於該半導體基板之該第二側處，且其中該局部佈線層藉由該層間絕緣膜來與該半導體基板之該前表面分離。
  5. 如請求項3之成像裝置，其進一步包括介於該下電極與該半導體基板之該光入射表面之間之一絕緣膜。
  6. 如請求項1之成像裝置，其中該貫穿電極由一金屬形成。
  7. 如請求項1之成像裝置，其中該貫穿電極由Al、Ti、Co、Hf、Ta、Cu及W之至少一者形成。
  8. 如請求項2之成像裝置，其中該貫穿電極之該第一端具有大於該貫穿電極之該第二端之一寬度的一寬度。
  9. 如請求項1之成像裝置，其中該貫穿電極之該第二端呈錐形。
  10. 如請求項1之成像裝置，其進一步包括複數個像素，其中該等像素之各者包含形成於該半導體基板中之一第一光二極體及形成於該半導體基板中之一第二光二極體。
  11. 一種電子設備，其包括： 複數個像素，其中該等像素之各者包含： 一光電轉換單元，其位於該半導體基板之該第一側上； 至少一第一光二極體，其形成於該半導體基板中； 一多層佈線層，其位於該半導體基板之該第二側上； 一貫穿電極，其延伸於該光電轉換單元與該多層佈線層之間，其中該多層佈線層包含一局部佈線層，且其中該貫穿電極之一第二端與該局部佈線層直接接觸。
  12. 如請求項11之電子設備，其中該光電轉換單元包含一下電極，且其中該貫穿電極之一第一端與該下電極直接接觸。
  13. 如請求項11之電子設備，其中該貫穿電極由Al、Ti、Co、Hf、Ta、Cu及W之至少一者形成。
  14. 如請求項12之電子設備，其中該貫穿電極之該第一端具有大於該貫穿電極之該第二端之一寬度的一寬度。
  15. 如請求項11之電子設備，其中該貫穿電極之該第二端呈錐形。
  16. 如請求項11之電子設備，其中該等像素之各者進一步包含形成於該半導體基板中之一第二光二極體。
TW106143999A 2016-12-14 2017-12-14 固態成像裝置及生產其之方法，及電子裝置 TWI759383B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-242144 2016-12-14
JP2016242144 2016-12-14
JP2017-217217 2017-11-10
JP2017217217A JP7013209B2 (ja) 2016-12-14 2017-11-10 固体撮像装置およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
TW201834229A true TW201834229A (zh) 2018-09-16
TWI759383B TWI759383B (zh) 2022-04-01

Family

ID=62634748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143999A TWI759383B (zh) 2016-12-14 2017-12-14 固態成像裝置及生產其之方法，及電子裝置

Country Status (4)

Country Link
JP (1) JP7013209B2 (zh)
KR (1) KR102524146B1 (zh)
CN (1) CN110088907B (zh)
TW (1) TWI759383B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634892B (zh) * 2018-06-22 2022-02-15 中芯集成电路（宁波）有限公司 光电探测器及其制造方法、图像传感器
US11101311B2 (en) 2018-06-22 2021-08-24 Ningbo Semiconductor International Corporation Photodetector and fabrication method, and imaging sensor
DE112019003626T5 (de) 2018-07-17 2021-05-27 Sony Corporation Bildgebungselement und bildgebungsvorrichtung
JP7362198B2 (ja) * 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
TWI827636B (zh) * 2018-07-26 2024-01-01 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之製造方法
JPWO2020202935A1 (zh) * 2019-04-05 2020-10-08
WO2021246076A1 (ja) * 2020-06-02 2021-12-09 パナソニックＩｐマネジメント株式会社 撮像装置
US11862535B2 (en) * 2020-09-16 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate-via with reentrant profile
WO2022131041A1 (ja) * 2020-12-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
DE112022003066T5 (de) * 2021-06-16 2024-03-28 Sony Semiconductor Solutions Corporation Optische detektionsvorrichtung, herstellungsverfahren für eine optische detektionsvorrichtung und elektronische einrichtung
WO2023248606A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 パッケージ、半導体装置およびパッケージの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538353B2 (ja) * 2005-03-25 2010-09-08 富士フイルム株式会社 光電変換膜積層型カラー固体撮像素子
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
JP5970826B2 (ja) * 2012-01-18 2016-08-17 ソニー株式会社 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
CN103367374B (zh) * 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
JP2014011438A (ja) * 2012-07-03 2014-01-20 Toshiba Corp 半導体装置およびその製造方法
JP2015053296A (ja) * 2013-01-28 2015-03-19 ソニー株式会社 半導体素子およびこれを備えた半導体装置
JP2015012126A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP2016029731A (ja) * 2015-10-02 2016-03-03 セイコーエプソン株式会社 回路基板及びセンサー
KR102491580B1 (ko) * 2015-12-15 2023-01-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102582122B1 (ko) * 2016-07-11 2023-09-21 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
TWI759383B (zh) 2022-04-01
CN110088907B (zh) 2023-06-16
JP7013209B2 (ja) 2022-01-31
KR20190093561A (ko) 2019-08-09
KR102524146B1 (ko) 2023-04-21
JP2018098495A (ja) 2018-06-21
CN110088907A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
TWI759383B (zh) 固態成像裝置及生產其之方法，及電子裝置
US11689070B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR102268714B1 (ko) 이미지 센서 및 이의 제조 방법
KR102410019B1 (ko) 이미지 센서
KR102209097B1 (ko) 이미지 센서 및 이의 제조 방법
US9202839B2 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus to form high-concentration impurity region in semiconductor substrate
US9105546B2 (en) Imaging systems with backside illuminated near infrared imaging pixels
KR102482051B1 (ko) 고체 촬상 소자 및 전자 기기
US8450728B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US9564464B2 (en) Monolithically stacked image sensors
US8956908B2 (en) Image sensors and methods of manufacturing the same
TW201126707A (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
CA2719684A1 (en) Delamination and crack resistant image sensor structures and methods
TWI648841B (zh) 半導體裝置之製造方法
US10854660B2 (en) Solid-state image capturing element to suppress dark current, manufacturing method thereof, and electronic device
US11282884B2 (en) Solid-state imaging device and method for producing the same, and electronic device
US8173480B2 (en) Image sensor and method for manufacturing the same
KR101033355B1 (ko) 이미지 센서 및 이의 제조방법
US20200075650A1 (en) Image sensor
KR20100077986A (ko) 이미지 센서 및 그의 제조 방법