TW201833350A - 母板、母板的製造方法、遮罩的製造方法及oled像素蒸鍍方法 - Google Patents

母板、母板的製造方法、遮罩的製造方法及oled像素蒸鍍方法 Download PDF

Info

Publication number
TW201833350A
TW201833350A TW106137950A TW106137950A TW201833350A TW 201833350 A TW201833350 A TW 201833350A TW 106137950 A TW106137950 A TW 106137950A TW 106137950 A TW106137950 A TW 106137950A TW 201833350 A TW201833350 A TW 201833350A
Authority
TW
Taiwan
Prior art keywords
mask
manufacturing
substrate
mother board
plating
Prior art date
Application number
TW106137950A
Other languages
English (en)
Inventor
張澤龍
Original Assignee
南韓商Tgo科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160162464A external-priority patent/KR102266249B1/ko
Application filed by 南韓商Tgo科技股份有限公司 filed Critical 南韓商Tgo科技股份有限公司
Publication of TW201833350A publication Critical patent/TW201833350A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/10—Moulds; Masks; Masterforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本發明提供一種母板、母板的製造方法、遮罩的製造方法及OLED像素蒸鍍方法。依據本發明之母板的製造方法係製造於藉由電鑄鍍敷製造遮罩時所使用母板的方法，其特徵在於包含以下步驟：(a)提供導電性單晶矽材質之基材的步驟；及(b)於基材之至少一面上形成具有圖案之絕緣部的步驟。

Description

母板、母板的製造方法、遮罩的製造方法及OLED像素蒸鍍方法
發明領域 本發明是有關於一種母板、母板的製造方法、遮罩的製造方法及OLED像素蒸鍍方法，更詳而言之，有關於一種在藉由電鑄鍍敷方式製造鍍敷膜之過程中採用單晶矽材質之母板、母板的製造方法、遮罩的製造方法及OLED像素蒸鍍方法。
背景技術 最近在薄板製造中進行有關電鑄鍍敷(Electroforming)方法之研究。電鑄鍍敷方法係將陽極體、陰極體浸漬於電解液中，並施加電源而使金屬薄板電附著於陰極體之表面上，因此，是一種可以製造極薄板並期待量產的方法。
另一方面，作為在OLED製造程序中形成像素之技術，主要是利用FMM(精密金屬遮罩，Fine Metal Mask)法，其係使薄膜之金屬遮罩(陰影遮罩，Shadow Mask)與基板密接，並將有機物蒸鍍於所期望位置。
既有的遮罩製造方法包括以下方法：設置利用作為遮罩的金屬薄板，並於金屬薄板上塗佈PR(光阻材料，Photoresist)後，進行圖案成形，或是以具有圖案之方式塗佈PR後，透過蝕刻製造具有圖案的遮罩。
又，其他方法包括以下方法：使用金屬電極，藉由電鑄鍍敷方式於金屬電極上以鍍敷蒸鍍薄膜，並於鍍敷薄膜上形成圖案而製造遮罩。
如前述習知FMM製造過程伴隨有每次在基板上塗佈PR並蝕刻之程序，因此，製程時間、成本增加，具有生產性降低之問題。
於超高畫質之OLED製造程序中，數μm之微細缺陷亦可牽涉到像素蒸鍍之失敗，因此，於遮罩薄膜之表面必須使雜質、夾雜物、空隙等缺陷最小化。然而，當使用習知金屬材之電極進行電鑄鍍敷時，會有因金屬電極表面微尺度之缺陷或是結晶構造的不完全、不均勻，於業已電附著的鍍敷膜之表面本身產生缺陷的問題。故，使用無缺陷之電極可以說是具有均勻厚度與表面狀態的FMM製造之起點。
發明概要 發明欲解決之課題 本發明是用以解決如前述習知技術之各種問題所研究而成，其目的在提供一種可製造具有均勻厚度與優異表面狀態的遮罩之母板、母板的製造方法、遮罩的製造方法。
又，本發明之目的在提供一種能將母板反覆再利用而可削減製程時間、成本並提升生產性的母板、母板的製造方法、遮罩的製造方法。
用以解決課題之手段 本發明之前述目的可藉由下述母板的製造方法來達成：其係製造於藉由電鑄鍍敷製造OLED像素形成用遮罩時所使用母板(Mother Plate)的方法，包含以下步驟：(a)提供導電性單晶矽材質之基材的步驟；及(b)於基材之至少一面上形成具有圖案之絕緣部的步驟。
又，本發明之前述目的可藉由下述母板的製造方法來達成：其係製造於藉由電鑄鍍敷製造OLED像素形成用遮罩時所使用母板的方法，母板包含有：基材，其屬於導電性單晶矽材質，且於一面上形成凹版印刷圖案；及絕緣部，其埋入凹版印刷圖案內。
基材可摻雜有至少1019 cm-3 以上。
絕緣部可為光阻材料、氧化矽、氮化矽之材質中任一者。
基材之表面可具有直徑為2μm以上的0個/cm2 ~1,156個/cm2 之缺陷密度。
於除了形成絕緣部之表面以外的露出單晶矽之表面全部形成均勻之電場，並形成鍍敷膜，且於絕緣部上防止鍍敷膜之形成，鍍敷膜具有圖案，具有圖案之鍍敷膜可構成FMM。
又，本發明之前述目的可藉由下述母板來達成：其係於藉由電鑄鍍敷製造OLED像素形成用遮罩時所使用，包含有：導電性單晶矽材質之基材；及絕緣部，具有圖案並形成於基材之至少一面上。
又，本發明之前述目的可藉由下述母板來達成：其係於藉由電鑄鍍敷製造OLED像素形成用遮罩時所使用，包含有：導電性單晶矽材質之基材；及絕緣部，於基材之至少一面上形成凹版印刷圖案，並形成於凹版印刷圖案內。
基材之表面可具有直徑為2μm以上的0個/cm2 ~1,156個/cm2 之缺陷密度。
基材可摻雜有至少1019 cm-3 以上。
絕緣部可為光阻材料、氧化矽、氮化矽之材質中任一者。
又，本發明之前述目的可藉由下述遮罩的製造方法來達成：其係藉由電鑄鍍敷製造OLED像素形成用遮罩的方法，包含以下步驟：(a)提供導電性單晶矽材質之基材的步驟；(b)於基材之至少一面上形成具有圖案之絕緣部而製造陰極體的步驟；(c)配置陰極體以及與陰極體分隔的陽極體(Anode Body)，並將陰極體之至少一部分浸漬於鍍敷液中的步驟；及(d)於陰極體與陽極體間施加電場的步驟。
又，本發明之前述目的可藉由下述遮罩的製造方法來達成：其係藉由電鑄鍍敷製造OLED像素形成用遮罩的方法，包含以下步驟：(a)提供導電性單晶矽材質之基材的步驟；(b)於基材之至少一面上形成凹版印刷圖案的步驟；(c)於凹版印刷圖案內形成絕緣部而製造陰極體的步驟；(d)配置陰極體以及與陰極體分隔的陽極體，並將陰極體之至少一部分浸漬於鍍敷液中的步驟；及(e)於陰極體與陽極體間施加電場的步驟。
於陰極體之表面可形成鍍敷膜而構成遮罩本體，於絕緣部之表面防止鍍敷膜之形成而構成遮罩圖案。
又，本發明之前述目的可藉由下述OLED像素蒸鍍方法來達成：其係使用藉由電鑄鍍敷所製造OLED像素形成用遮罩的OLED像素蒸鍍方法，其包含以下步驟：(a)令使用前述遮罩的製造方法所製造遮罩對應於對象基板的步驟；(b)透過遮罩將有機物源供給至對象基板的步驟；及(c)有機物源通過遮罩之圖案而蒸鍍於對象基板的步驟。
發明效果 若藉由依前述而構成的本發明，則可製造具有均勻厚度與優異表面狀態的遮罩。
又，若藉由本發明，則可將陰極體模反覆再利用而可削減製程時間、成本並提升生產性。
用以實施發明之形態 後述本發明之詳細說明乃參照以圖式來例示可實施本發明之特定實施形態之附圖。為了讓該發明所屬技術領域中具有通常知識者可充分地實施本發明，詳細說明該等實施形態。應理解本發明之各種實施形態雖互為不同，但無須相互排他。舉例言之，在此所記載的特定形狀、構造及特性與一實施形態有關，可於未脫離本發明精神及範圍下作成其他實施形態具體實現。又，應理解各自所揭示實施形態內的個別構成要素之位置或配置，可於未脫離本發明精神及範圍下加以變更。故，後述詳細說明並非採取限定之意，只要能適切地說明，本發明之範圍係與和該請求項主張者均等的所有範圍一同僅受限於添附之請求項。圖式中類似的參照符號是在各種方面具有相同或類似之機能，長度、面積及厚度等與其形態方便上有時會誇張表現。
以下，為了讓該發明所屬技術領域中具有通常知識者可輕易地實施本發明，參照附圖詳細說明有關本發明之較佳實施形態。
圖1是顯示依據本發明一實施形態之使用FMM100的OLED像素蒸鍍裝置200之示意圖。
參照圖1，OLED像素蒸鍍裝置200包含有：磁板300，其收納磁鐵310，並配設有冷卻水管線350；及蒸鍍源供給部500，其自磁板300之下部供給有機物源600。
於磁板300與蒸鍍源供給部500之間，可夾雜蒸鍍有機物源600的玻璃等對象基板900。依像素別蒸鍍有機物源600的FMM100與對象基板900密接，或是配置成非常靠近。磁鐵310會產生磁場，藉由磁場可與對象基板900密接。
蒸鍍源供給部500往返左右路徑，並供給有機物源600，自蒸鍍源供給部500供給的有機物源600可通過業已形成於FMM遮罩100的圖案，蒸鍍於對象基板900之一側。通過FMM遮罩100之圖案所蒸鍍的有機物源600具有作為OLED之像素700之作用。
為了防止陰影效應(Shadow Effect)所致像素700之不均勻蒸鍍，FMM遮罩100之圖案可傾斜形成(S)(或形成為錐狀(S))。沿著傾斜面朝對角線方向通過圖案的有機物源600亦可有助於像素700之形成，因此，像素700可全體以均勻之厚度蒸鍍。
圖2是顯示依據本發明一實施形態之電鑄鍍敷裝置10之示意圖。圖2中圖示平面電鑄鍍敷裝置10，本發明並不限於圖2所示形態，清楚明白的是在平面電鑄鍍敷裝置、連續電鑄鍍敷裝置等公知電鑄鍍敷裝置中皆可應用。
參照圖2，依據本發明一實施形態之電鑄鍍敷裝置10包含有鍍敷槽11、陰極體(Cathode Body)20、陽極體30、電源供給部40。除此之外，更可包含有用以使陰極體20移動的機構、用以使利用作為遮罩的鍍敷膜15(或金屬薄板15)自陰極體20分離的機構、用以切割的機構等(未圖示)。
於鍍敷槽11內收納有鍍敷液12。鍍敷液12為電解液，可構成利用作為遮罩的鍍敷膜15之材料。作為一實施形態，當製造鐵鎳合金之不變鋼(Invar)薄板作為鍍敷膜15時，可使用含有Ni離子之溶液及含有Fe離子之溶液的混合液作為鍍敷液12。作為其他實施形態，當製造鐵鎳鈷合金之超恆範鋼(Super Invar)薄板作為鍍敷膜15時，亦可使用含有Ni離子之溶液、含有Fe離子之溶液及含有Co離子之溶液的混合液作為鍍敷液12。不變鋼薄板、超恆範鋼薄板於OLED之製造中利用作為FMM、陰影遮罩(Shadow Mask)。又，不變鋼薄板之熱膨脹係數約1.0×10-6 /℃，超恆範鋼薄板之熱膨脹係數約1.0×10-7 /℃而非常低，因此，遮罩之圖案形狀因熱能而變形之虞小，主要利用在高解析度OLED製造中。除此之外，亦可無限制地使用相對於目標鍍敷膜15的鍍敷液12，於本說明書中，設想製造不變鋼薄板作為主要例子來說明。
鍍敷液12自外部之鍍敷液供給機構(未圖示)供給至鍍敷槽11，於鍍敷槽11內更可具備使鍍敷液12循環的循環泵(未圖示)、除去鍍敷液12之雜質的過濾器(未圖示)等。
陰極體20具有一側平坦的平板狀等，陰極體20之全部可浸漬於鍍敷液12內。圖2中顯示陰極體20及陽極體30垂直配置之形態，然而，有時亦可水平配置，此時，陰極體20之至少一部分或全部可浸漬於鍍敷液12內。
陰極體20可含有導電性材料作為基材21(參照圖4至圖6)。
於金屬基材之情形時，有時亦會於表面生成金屬氧化物，且於金屬製造過程中流入雜質，於多晶矽基材之情形時，則存在有夾雜物或晶界(Grain Boundary)，於導電性高分子基材之情形時，含有雜質之可能性高，強度、耐酸性等脆弱。以下，將像是金屬氧化物、雜質、夾雜物、晶界般妨礙陰極體20之表面均勻地形成電場的要素稱作“缺陷”(Defect)。由於缺陷，前述材質之陰極體無法施加均勻之電場，鍍敷膜15之一部分可能不均勻地形成。
在具體實現UHD級以上的超高畫質像素時，鍍敷膜15及鍍敷膜圖案之不均勻可能會對像素之形成帶來不良影響。FMM、陰影遮罩之圖案寬度可能形成為數~數十μm之尺寸，較為理想的是小於30μm之尺寸，因此，即便連數μm尺寸之缺陷，亦為在遮罩之圖案尺寸中佔據大幅比重之尺寸。
又，為了除去在前述材質之陰極體之缺陷，進行用以除去金屬氧化物、雜質等的追加程序，於該過程中蝕刻陰極體材料等，有時亦會進一步地引發其他缺陷。
故，本發明之特徵在於：陰極體20之導電性基材21使用單晶矽材質之基材。為了具有導電性，基材21會進行1019 以上的高濃度摻雜。摻雜可於基材21之全體進行，亦可僅於基材21之表面部分進行。
於業經摻雜的單晶矽之情形時，由於沒有缺陷，因此，具有電鑄鍍敷時可於表面全部形成均勻之電場而生成均勻鍍敷膜15之優點。透過均勻之鍍敷膜15而製造的FMM100可進一步地改善OLED像素之畫質水平。又，由於無須進行除去、消除缺陷之追加程序，因此，可削減製程成本，並具有生產性提升之優點。
又，藉由使用矽材質之基材21，具有能視需要僅在將基材21之表面氧化(Oxidation)、氮化(Nitridation)的過程中形成絕緣部25、26(或絕緣膜)之優點。絕緣部25具有防止鍍敷膜15之電附著之作用，可形成鍍敷膜15之圖案。
鍍敷膜15電附著於陰極體20之表面上，於鍍敷膜15上可形成與陰極體20之絕緣部25、26對應之圖案。本發明之陰極體20於鍍敷膜15的生成過程中連圖案皆可形成，因此，將陰極體20表示成“母板”20或“模”而合併記載、使用。另一方面，亦可未形成絕緣部25、26而於陰極體20電附著鍍敷膜15後，另外進行於鍍敷膜15形成圖案之程序。
陽極體30設置成與陰極體20相對向而分隔預定間隔，並具有對應於陰極體20之一側平坦的平板狀等，陽極體30之全體可浸漬於鍍敷液12內。陽極體30可藉由像是鈦(Ti)、銥(Ir)、釕(Ru)之不溶性材料來構成。陰極體20與陽極體30有時亦會設置成分隔數cm。
電源供給部40可將電鍍所必須之電流供給至陰極體20與陽極體30。電源供給部40之(-)端子可與陰極體20連結，(+)端子則與陽極體30連結。
圖3是顯示依據本發明一實施形態之遮罩100：100a、100：100b之示意圖。
參照圖3，顯示使用含有本發明之母板20(或陰極體20)的電鑄鍍敷裝置10所製造遮罩100：100a、100：100b。圖3(a)所示遮罩100a為棒型(Stick-Type)遮罩，可使棒兩側熔接固定於OLED像素蒸鍍架而使用。圖3(b)所示遮罩100b為板型(Plate-Type)遮罩，可利用於大面積之像素形成程序中。圖3(c)為圖3(a)及圖3(b)之A-A’放大側截面圖。
於遮罩100：100a、100：100b之本體(Body)可形成複數個顯示器圖案(DP)。顯示器圖案(DP)為對應於一個智慧型手機等之顯示器的圖案。若將顯示器圖案(DP)放大，則可確認對應於R、G、B的複數個像素圖案(PP)。像素圖案(PP)可具有側部傾斜之形狀、錐(Taper)狀(參照圖3(c))。各種像素圖案(PP)群聚而構成一個顯示器圖案(DP)，複數個顯示器圖案(DP)可形成於遮罩100：100a、100：100b。
即，於本說明書中，顯示器圖案(DP)並非表示一個圖案的概念，應理解成對應於一個顯示器的複數個像素圖案(PP)群聚的概念。
本發明之遮罩100之特徵在於：其製造無須歷經另外的圖案成形程序，而是即刻具有複數個顯示器圖案(DP)及像素圖案(PP)。又，本發明之遮罩100之特徵在於：其製造無須歷經另外的錐度形成程序而可具有錐狀圖案(像素圖案(PP))。換言之，藉由電鑄鍍敷裝置電附著於母板20(或陰極體20)表面的鍍敷膜15可一邊形成顯示器圖案(DP)及錐狀之像素圖案(PP)，一邊電附著。以下，顯示器圖案(DP)及像素圖案(PP)會以圖案來混用。又，以下，母板20之放大部分主要是圖示、說明形成像素圖案(PP)，惟像素圖案(PP)之群聚概念為顯示器圖案(DP)，因此，以下實施形態應理解成同時形成像素圖案(PP)/顯示器圖案(DP)。
圖4至圖6是顯示依據本發明各種實施形態之母板20的製造過程以及使用所製造母板20來製造遮罩15、100的過程之示意圖。圖4至圖6為製造單晶矽材質之母板20的例子，清楚明白的是本發明之母板20未必受限於圖4至圖6之實施形態。
作為第1實施形態，參照圖4(a)，準備導電性基材21。基材21為利用作為陰極體20之材質，使用單晶矽材質之基材21且可使用業經高濃度摻雜以具有導電性的單晶矽是如前所述。
其次，參照圖4(b)，於基材21之至少一面上形成絕緣部25。絕緣部25形成為具有圖案，較為理想的是具有錐狀圖案。絕緣部25是以導電性基材21作為基底的氧化矽、氮化矽等，亦可使用光阻材料。使用光阻材料形成錐狀圖案時，可使用多重曝光方法、每個區域使曝光強度不同的方法等。藉此，可製造母板20(或陰極體20)。
其次，參照圖4(c)，準備與母板20(或陰極體20)相對向的陽極體(未圖示)。陽極體(未圖示)浸漬於鍍敷液(未圖示)中，母板20則是全部或一部分浸漬於鍍敷液(未圖示)中。藉由於母板20(或陰極體20)與相對向的陽極體間所形成電場，可於母板20之表面電附著、生成鍍敷膜15。不過，僅於基材21露出之表面生成鍍敷膜15，於絕緣部25之表面則未生成鍍敷膜15，因此，可於鍍敷膜15上形成圖案(PP)。
由於一邊自基材21之表面電附著鍍敷膜15一邊增厚，因此，較為理想的是鍍敷膜15僅形成至超過絕緣部25之上端之前。即，相較於絕緣部25之厚度，鍍敷膜15之厚度更小。由於鍍敷膜15一邊填滿絕緣部25之圖案空間一邊電附著，因此，可生成具有與絕緣部25之圖案逆相的錐狀。
其次，參照圖4(d)，將母板20(或陰極體20)舉起至鍍敷液(未圖示)外。若於鍍敷液外分離鍍敷膜15與母板20，則生成鍍敷膜15之部分可構成遮罩100(或遮罩本體)，未生成鍍敷膜15之部分則構成像素圖案(PP)、顯示器圖案(DP)(或遮罩圖案)。
作為第2實施形態，參照圖5(a)，準備導電性基材21。由於與圖4(a)相同，因此省略說明。
其次，參照圖5(b)，於基材21之至少一面上可形成凹版印刷圖案28。凹版印刷圖案28為直角狀、錐狀等，可使用濕式蝕刻、乾式蝕刻等方法來形成。
其次，參照圖5(c)，可於凹版印刷圖案28內埋入絕緣部26。絕緣部26可使用塗佈、蒸鍍、印刷等方法形成於凹版印刷圖案28內。絕緣部25是以導電性基材21作為基底的氧化矽、氮化矽等，亦可使用光阻材料。藉此，可製造母板20(或陰極體20)。
其次，參照圖5(d)，進行電鑄鍍敷。由於電鑄鍍敷過程與圖4(c)相同，因此省略說明。於除了配置凹版印刷圖案28(或絕緣部26)之表面以外的剩餘基材21之表面上可電附著、生成鍍敷膜15。於絕緣部26之表面則未生成鍍敷膜15，因此，可於鍍敷膜15上形成圖案(PP)。
其次，參照圖5(e)，將鍍敷膜15自母板20(或陰極體20)分離。由於與圖4(d)相同，因此省略說明。
作為第3實施形態，參照圖6(a)，準備導電性基材21。由於與圖4(a)相同，因此省略說明。
其次，參照圖6(b)，使用導電性基材21本身作為母板20而進行電鑄鍍敷。於導電性基材21之全表面上可生成鍍敷膜15。由於電鑄鍍敷過程與圖4(c)相同，因此省略說明。
其次，參照圖6(c)，將鍍敷膜15自母板20(或陰極體20)分離。由於與圖4(d)相同，因此省略說明。不過，鍍敷膜15呈現未形成另外的遮罩圖案之狀態。
其次，參照圖6(d)，於鍍敷膜15上可形成遮罩圖案(PP)。遮罩圖案(PP)可使用利用光阻材料的微影製程程序、蝕刻程序、雷射蝕刻程序等。遮罩圖案(PP)可具有直角狀、錐狀等。
如前述，藉由本發明之各種實施形態，含有導電性單晶矽基材21的母板20(或陰極體20)表面不會存在有缺陷，或是能以非常少的狀態存在。特別是可以看見並未存在具有2μm以上之尺寸的缺陷，該尺寸會對形成為數~數十μm之尺寸的遮罩圖案帶來影響。相較於含有金屬、多晶矽材質之基材的母板(或陰極體)，含有導電性單晶矽基材21的母板20之缺陷密度可以說是確實較低，因此，可於表面均勻地施加電場，藉此所電附著形成的鍍敷膜15表面之缺陷密度亦可降低而形成。故，能提供具有均勻厚度與優異表面狀態且可藉由明確之遮罩圖案穩定地進行像素蒸鍍之優點。
以下，以實驗方式比較SUS材質之母板與單晶矽材質之母板。
圖7是顯示SUS材質之母板的表面缺陷狀態以及使用其所製造不變鋼遮罩的表面缺陷狀態之比較例照片。圖8是顯示本發明單晶矽材質之母板20的表面缺陷狀態以及使用其所製造不變鋼遮罩15、100的表面缺陷狀態之實驗例照片。
準備單晶矽材質之母板20，針對其之比較例則準備SUS材質之母板。使用含有Ni離子之溶液及含有Fe離子之溶液的混合液作為鍍敷液12，並以電流密度60mA/cm2 進行10分鐘電鑄鍍敷。鍍敷膜15(或遮罩100)之厚度是以10μm來形成。
計算出具有2μm以上之直徑的雜質、夾雜物、金屬氧化物等缺陷。考慮到遮罩圖案(PP)之寬度可能縮小至10μm，若為具有2μm以上之直徑的缺陷，則由於佔了遮罩圖案尺寸的20%，因此，可能會成為讓像素形成失敗的主要原因。缺陷個數是使用顯微鏡而放大成200倍後，確認存在於預定面積(600μm×500μm，0.003cm2 )內的缺陷個數，並將其換算成1cm2 之單位面積而以乘法方式計算出缺陷個數。
圖7(a)顯示SUS材質之母板鍍敷前，圖7(b)顯示SUS材質之母板鍍敷後的表面狀態，圖7(c)則顯示利用SUS材質之母板藉由電鑄鍍敷所形成不變鋼遮罩的表面狀態。為了以200倍之倍率特定鍍敷前後之位置，將最為醒目的幾個缺陷作為基準(參照藍色虛線的圓、紅色虛線的四角形)。
缺陷密度(缺陷個數/cm2 )於圖7(a)中顯示38,362個/cm2 ，於圖7(b)中顯示27,463個/cm2 ，於圖7(c)中顯示12,396個/cm2 。SUS材質之母板於鍍敷前後缺陷密度減少，判斷這是因為在電鑄鍍敷過程中除去缺陷、缺陷藉鍍敷液而脫離、轉印於不變鋼鍍敷膜等而減少。
特別是在藉由電鑄鍍敷所形成不變鋼遮罩(圖7(c))中，亦觀察到12,396個/cm2 之缺陷密度。又，可以確認在不變鋼遮罩中產生缺陷的部分亦與SUS材質之母板中缺陷所在之部分非常一致。此意味著在SUS材質之母板的缺陷所在部分不均勻地形成電場，其結果，鍍敷膜之表面不均勻地形成。母板之缺陷以鍍敷膜之缺陷轉印的比率大致可定為(12,396/38,362)×100=32.3(%)。
圖8(a)顯示單晶矽材質之母板20鍍敷前，圖8(b)顯示單晶矽材質之母板20鍍敷後的表面狀態，圖8(c)則顯示利用單晶矽材質之母板20藉由電鑄鍍敷所形成不變鋼遮罩15、100的表面狀態。
缺陷密度(缺陷個數/cm2 )於圖8(a)、圖8(b)、圖8(c)中皆顯示0個/cm2 。即，意味著本發明之單晶矽材質之母板20於表面並無具有2μm以上之直徑的氧化物、雜質、夾雜物等缺陷。
特別是在藉由電鑄鍍敷所形成不變鋼遮罩(圖8(c))中，亦觀察到0個/cm2 之缺陷密度，由於母板20上並無具有2μm以上之直徑的缺陷，因此，可以確認能在母板20之全表面均勻地形成電場，鍍敷膜15、100之表面亦可均勻地形成。
圖9是顯示對本發明單晶矽材質之母板進行Secco蝕刻後的表面缺陷狀態之實驗例照片。
於圖8中，觀察到單晶矽材質之母板20之缺陷密度為0個/cm2 ，為了確認並非缺陷密度下限值的上限值，於圖9中，將單晶矽材質之母板20的缺陷進行最大增幅而測定缺陷密度。
作為除去單晶矽材質之母板20之表面氧化物的程序，使用HF(49%)溶液，進行15分鐘蝕刻。接著，使用混合有HF：DI water：K2 Cr2 O7 =1.5L：0.75L：33g的Secco蝕刻液，進行2分鐘Secco蝕刻。Secco蝕刻為用以確認矽缺陷之蝕刻，有缺陷的部分具有高蝕刻比(etching rate)而進行蝕刻，因此，單晶矽材質之母板20的缺陷可進行最大限度增幅。
圖9(a)、圖9(b)、圖9(c)為Secco蝕刻後在母板20各個不同的位置確認缺陷之照片。圖9(a)中確認有2個具有2μm以上之直徑的缺陷，圖9(b)中有9個，圖9(c)中有32個。缺陷之測定面積為1.24×10-2 cm2 。若將其換算成單位面積，則缺陷密度(缺陷個數/cm2 )於圖9(a)中顯示161個/cm2 ，於圖9(b)中顯示726個/cm2 ，於圖9(c)中顯示2,581個/cm2 ，平均值則顯示1,156個/cm2 。
故，圖9之單晶矽材質之母板中，缺陷密度(1,156個/cm2 )在對比圖7之SUS材質之母板中的缺陷密度(38,362個/cm2 )時，只有3%左右。又，即便利用使缺陷增幅的圖9之單晶矽材質之母板將不變鋼遮罩進行電鑄鍍敷，亦可預料缺陷密度會表現低於1,156個/cm2 (若同樣應用圖7之缺陷轉印機率32.3(%)，則導出1,156×0.323=373個/cm2 )。
考慮圖8與圖9，使用本發明單晶矽材質之母板20以電鑄鍍敷形成不變鋼遮罩15、100時，可以看見對於具有2μm以上之直徑的缺陷之缺陷密度至少為0個/cm2 ，至多亦少於1,156個/cm2 。故，相較於使用金屬、多晶矽等作為電極體而電附著形成的鍍敷膜，使用本發明之單晶矽作為電極體而電附著形成的鍍敷膜之缺陷密度可明顯具有低數值。
如前述，本發明單晶矽材質之母板20的表面缺陷密度非常低，因此，具有可於電鑄鍍敷過程中形成均勻之電場，並製造具有均勻厚度與優異表面狀態的鍍敷膜15(或遮罩100)之效果。又，鍍敷膜15(或遮罩100)之遮罩圖案能以微米(μm)尺度明確地形成且不會產生誤差，因此，具有可蒸鍍形成超高畫質之OLED像素之效果。
如前述，本發明列舉較佳實施形態而圖示說明，惟並不限於前述實施形態，在未脫離本發明精神之範圍內，該發明所屬技術領域中具有通常知識者可進行各種變形與變更。應理解此種變形例及變更例屬於本發明與添附申請專利範圍之範圍內。
產業上之可利用性 本發明可應用在母板、母板的製造方法、遮罩的製造方法及OLED像素蒸鍍方法相關領域中。
10‧‧‧電鑄鍍敷裝置
11‧‧‧鍍敷槽
12‧‧‧鍍敷液
15‧‧‧鍍敷膜、金屬薄板
20‧‧‧母板、陰極體
21‧‧‧導電性基材
25、26‧‧‧絕緣部
28‧‧‧凹版印刷圖案
30‧‧‧陽極體
40‧‧‧電源供給部
100、100a、100b‧‧‧遮罩、陰影遮罩、FMM
200‧‧‧OLED像素蒸鍍裝置
300‧‧‧磁板
310‧‧‧磁鐵
350‧‧‧冷卻水管線
500‧‧‧蒸鍍源供給部
600‧‧‧有機物源
700‧‧‧像素
900‧‧‧對象基板
DP‧‧‧顯示器圖案
PP‧‧‧像素圖案、遮罩圖案
圖1是顯示依據本發明一實施形態之使用FMM的OLED像素蒸鍍裝置之示意圖。 圖2是顯示依據本發明一實施形態之電鑄鍍敷裝置之示意圖。 圖3是顯示依據本發明一實施形態之遮罩之示意圖。 圖4至圖6是顯示依據本發明各種實施形態之母板的製造過程以及使用所製造母板來製造遮罩的過程之示意圖。 圖7是顯示SUS材質之母板的表面缺陷狀態以及使用其所製造不變鋼遮罩的表面缺陷狀態之比較例照片。 圖8是顯示本發明單晶矽材質之母板的表面缺陷狀態以及使用其所製造不變鋼遮罩的表面缺陷狀態之實驗例照片。 圖9是顯示對本發明單晶矽材質之母板進行Secco蝕刻後的表面缺陷狀態之實驗例照片。

Claims (15)

  1. 一種母板的製造方法，係製造於藉由電鑄鍍敷製造OLED像素形成用遮罩時所使用母板的方法，包含以下步驟： (a)提供導電性單晶矽材質之基材的步驟；及 (b)於基材之至少一面上形成具有圖案之絕緣部的步驟。
  2. 一種母板的製造方法，係製造於藉由電鑄鍍敷製造OLED像素形成用遮罩時所使用母板的方法，包含以下步驟： (a)提供導電性單晶矽材質之基材的步驟； (b)於基材之至少一面上形成凹版印刷圖案的步驟；及 (c)於凹版印刷圖案內形成絕緣部的步驟。
  3. 如請求項1或2之母板的製造方法，其中基材摻雜有至少1019 cm-3 以上。
  4. 如請求項1或2之母板的製造方法，其中絕緣部為光阻材料、氧化矽、氮化矽之材質中任一者。
  5. 如請求項1或2之母板的製造方法，其中基材之表面具有直徑為2μm以上的0個/cm2 ~1,156個/cm2 之缺陷密度。
  6. 如請求項1或2之母板的製造方法，其中於除了形成絕緣部之表面以外的露出單晶矽之表面全部形成均勻之電場，並形成鍍敷膜，且於絕緣部上防止鍍敷膜之形成，鍍敷膜具有圖案，具有圖案之鍍敷膜構成精密金屬遮罩(FMM)。
  7. 一種母板，係於藉由電鑄鍍敷製造OLED像素形成用遮罩時所使用之母板，包含有： 導電性單晶矽材質之基材；及 絕緣部，具有圖案並形成於基材之至少一面上。
  8. 一種母板，係於藉由電鑄鍍敷製造OLED像素形成用遮罩時所使用之母板，包含有： 導電性單晶矽材質之基材；及 絕緣部，其係於基材之至少一面上形成凹版印刷圖案並形成於凹版印刷圖案內之絕緣部。
  9. 如請求項7或8之母板，其中基材之表面具有直徑為2μm以上的0個/cm2 ~1,156個/cm2 之缺陷密度。
  10. 如請求項7或8之母板，其中基材摻雜有至少1019 cm-3 以上。
  11. 一種母板，其絕緣部為光阻材料、氧化矽、氮化矽之材質中任一者。
  12. 一種遮罩的製造方法，係藉由電鑄鍍敷製造OLED像素形成用遮罩的方法，包含以下步驟： (a)提供導電性單晶矽材質之基材的步驟； (b)於基材之至少一面上形成具有圖案之絕緣部而製造陰極體的步驟； (c)配置陰極體以及與陰極體分隔的陽極體，並將陰極體之至少一部分浸漬於鍍敷液中的步驟；及 (d)於陰極體與陽極體間施加電場的步驟。
  13. 一種遮罩的製造方法，係藉由電鑄鍍敷製造OLED像素形成用遮罩的方法，包含以下步驟： (a)提供導電性單晶矽材質之基材的步驟； (b)於基材之至少一面上形成凹版印刷圖案的步驟； (c)於凹版印刷圖案內形成絕緣部而製造陰極體的步驟； (d)配置陰極體以及與陰極體分隔的陽極體，並將陰極體之至少一部分浸漬於鍍敷液中的步驟；及 (e)於陰極體與陽極體間施加電場的步驟。
  14. 如請求項12或13之遮罩的製造方法，其中於陰極體之表面形成鍍敷膜而構成遮罩本體，於絕緣部之表面防止鍍敷膜之形成而構成遮罩圖案。
  15. 一種OLED像素蒸鍍方法，係使用藉由電鑄鍍敷所製造OLED像素形成用遮罩的OLED像素蒸鍍方法，其包含以下步驟： (a)令使用如請求項12或13之遮罩的製造方法所製造遮罩對應於對象基板的步驟； (b)透過遮罩將有機物源供給至對象基板的步驟；及 (c)有機物源通過遮罩之圖案而蒸鍍於對象基板的步驟。
TW106137950A 2016-11-03 2017-11-02 母板、母板的製造方法、遮罩的製造方法及oled像素蒸鍍方法 TW201833350A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
??10-2016-0145918 2016-11-03
KR20160145918 2016-11-03
KR1020160162464A KR102266249B1 (ko) 2016-11-03 2016-12-01 모판, 마스크 및 마스크의 제조방법
??10-2016-0162464 2016-12-01
KR1020170054471A KR102032867B1 (ko) 2016-11-03 2017-04-27 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
??10-2017-0054471 2017-04-27

Publications (1)

Publication Number Publication Date
TW201833350A true TW201833350A (zh) 2018-09-16

Family

ID=62075631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137950A TW201833350A (zh) 2016-11-03 2017-11-02 母板、母板的製造方法、遮罩的製造方法及oled像素蒸鍍方法

Country Status (4)

Country Link
US (1) US20190252614A1 (zh)
CN (1) CN109863259A (zh)
TW (1) TW201833350A (zh)
WO (1) WO2018084448A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102109037B1 (ko) * 2018-11-13 2020-05-11 (주)애니캐스팅 다중배열전극을 이용한 유기 증착 마스크 제조 방법
KR102253601B1 (ko) * 2019-11-04 2021-05-21 파인원 주식회사 마그넷 플레이트 조립체
TWI825368B (zh) * 2020-12-07 2023-12-11 達運精密工業股份有限公司 金屬遮罩的製造方法
TW202227650A (zh) * 2021-01-13 2022-07-16 達運精密工業股份有限公司 遮罩、遮罩的製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878061A (en) * 1974-02-26 1975-04-15 Rca Corp Master matrix for making multiple copies
JPH0671882A (ja) * 1992-06-05 1994-03-15 Seiko Epson Corp インクジェットヘッド及びその製造方法
JP2000313984A (ja) * 1999-04-27 2000-11-14 Ricoh Co Ltd 電鋳原版及びその製造方法並びに振動板の製造方法
KR100340076B1 (ko) * 1999-06-28 2002-06-12 박종섭 전기 도금법을 이용한 플라즈마 디스플레이 패널의 전극 및 격벽의 동시 형성 방법
KR20030019654A (ko) * 2001-08-29 2003-03-07 일진다이아몬드(주) 마이크로렌즈 제조용 몰드 및 이를 이용한 마이크로렌즈의제조방법
JP2003282252A (ja) * 2002-03-26 2003-10-03 Seiko Epson Corp マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置
CN101083303A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 一种基于模版制备各向异性有机场效应管的方法
CN101807669A (zh) * 2010-03-29 2010-08-18 南京大学 有机存储器
CN104681742B (zh) * 2013-11-29 2017-11-14 清华大学 有机发光二极管的制备方法
CN103972388B (zh) * 2014-05-09 2018-03-02 北京航空航天大学 制备尺寸可控的高取向有机小分子半导体单晶图案的方法
CN106067478A (zh) * 2016-08-08 2016-11-02 深圳市华星光电技术有限公司 像素界定层的制作方法与oled器件的制作方法

Also Published As

Publication number Publication date
WO2018084448A8 (ko) 2019-11-07
US20190252614A1 (en) 2019-08-15
CN109863259A8 (zh) 2019-11-26
WO2018084448A3 (ko) 2018-08-09
WO2018084448A2 (ko) 2018-05-11
CN109863259A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
TW201833350A (zh) 母板、母板的製造方法、遮罩的製造方法及oled像素蒸鍍方法
KR102054179B1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
TW201825713A (zh) 框架一體型遮罩的製造方法
CN110651374A (zh) 框架一体型掩模
TW201833389A (zh) 母板、母板的製造方法及遮罩的製造方法
KR102314854B1 (ko) 프레임 일체형 마스크의 제조 방법
TW201907225A (zh) 遮罩、其製造方法以及母板
KR102032867B1 (ko) 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
KR102010001B1 (ko) Oled 화소 형성 마스크의 제조에 사용되는 전주도금 모판
TWI821376B (zh) 遮罩的製造方法、遮罩及框架一體型遮罩
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR20180079983A (ko) 모판 및 마스크의 제조방법
KR102371175B1 (ko) 마스크의 제조 방법 및 이에 사용되는 모판
CN112042000A (zh) 母板及掩模的制造方法
KR102254376B1 (ko) 마스크의 제조 방법
KR102110438B1 (ko) 마스크의 제조 방법
KR102358267B1 (ko) 마스크의 제조 방법
KR102246536B1 (ko) 마스크 및 마스크의 제조 방법
TW201921098A (zh) 框架一體型遮罩的製造方法
KR20190011098A (ko) 마스크의 제조 방법
KR102301331B1 (ko) 마스크의 제조 방법
KR102055405B1 (ko) 모판 및 모판의 제조 방법
KR102377775B1 (ko) 전력 공급용 지그
KR20180130319A (ko) 마스크의 분리 방법
KR20190011100A (ko) 전주 도금 마스크 제조용 모판