TW201804546A - 半導體製造的方法 - Google Patents

半導體製造的方法 Download PDF

Info

Publication number
TW201804546A
TW201804546A TW105139732A TW105139732A TW201804546A TW 201804546 A TW201804546 A TW 201804546A TW 105139732 A TW105139732 A TW 105139732A TW 105139732 A TW105139732 A TW 105139732A TW 201804546 A TW201804546 A TW 201804546A
Authority
TW
Taiwan
Prior art keywords
hole
metal line
wafer
image
metal
Prior art date
Application number
TW105139732A
Other languages
English (en)
Inventor
何晟銘
林博舜
史瑞帕西 沙珊卡 普雷塔帕 凡卡塔
王怡茹
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201804546A publication Critical patent/TW201804546A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10004—Still image; Photographic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

擷取SEM影像。SEM影像顯示金屬線及位於金屬線上方之通孔洞。通孔洞曝露出與通孔洞垂直地對齊的金屬線之部分。通孔洞之第一部分及第二部分各自垂直地不對齊於金屬線及置於金屬線的相反側上。對擷取的SEM影像進行處理以增強第一及第二部分及彼等周圍區域之間的對比。通孔洞之第一部分之第一尺寸及第二部分之第二尺寸以第一方向進行量測。第一方向異於沿著金屬線延伸之第二方向。根據第一尺寸及第二尺寸測定通孔洞與金屬線之間的疊對。

Description

半導體製造的方法
本發明實施例係有關於用於量測及改善疊對之電子顯微成像及數位處理的系統及方法。
半導體積體電路(IC)產業歷經高速的成長。積體電路之材料及設計方面的技術進步已創造數個世代的積體電路，每一代的積體電路都具有比前一代更小且複雜的電路。然而，這些進步同樣提高了積體電路在製程及製造方面的複雜性，因而體認到需投入類似的發展於積體電路的製程及製造。在積體電路演進的過程中，特徵結構密度(亦即，每晶片面積中相互連接的元件之數目)通常隨著幾何尺寸(亦即，所使用之製造方法可產生的最小組件或線路)的縮小而增加。
尺寸上持續的縮減給半導體製造帶來挑戰。舉例來說，隨著半導體元件尺寸越來越小，晶圓翹曲(例如，晶圓的彎曲或翹曲情形)有可能導致一些缺陷如通孔誘導之金屬橋接(VIMB)，特別是對 於在晶圓的邊緣或邊緣附近區域之晶粒。這些缺陷難以藉由傳統半導體製造方法及系統所偵測及/或被校正。因此，產量有可能會下降及/或削弱客戶信心。
因此，雖然現存製造半導體元件的方法及系統已普遍足以達成預期的目標，但仍無法完全滿足所有需求。
本揭露之一實施態樣係提供一種半導體製造的方法，包含：藉由運用一電子束掃描一晶圓之一部分來擷取該晶圓之該部分之一影像，該晶圓之該部分包含一金屬線及置於該金屬線上方之一通孔洞，其中該通孔洞曝露出與該通孔洞垂直地對齊的該金屬線之一部分，及其中該通孔洞之一第一部分及該通孔洞之一第二部分各自垂直地不對齊於該金屬線及置於該金屬線的相反側上；對擷取之影像進行處理以增強該通孔洞之該第一部分及該第二部分及彼等周圍區域之間的對比；量測該通孔洞之該第一部分之一第一尺寸及量測該通孔洞之該第二部分之一第二尺寸，其中該第一尺寸及該第二尺寸各自以異於沿著該金屬線延伸之一第二方向之一第一方向進行量測；以及根據該第一尺寸及該第二尺寸測定該通孔洞與該金屬線之間的疊對。
50‧‧‧晶圓
70‧‧‧晶粒
100‧‧‧通孔
110‧‧‧金屬線
120‧‧‧金屬線
130‧‧‧通孔
140‧‧‧金屬線
150‧‧‧指標
200‧‧‧影像
210‧‧‧區域
220‧‧‧金屬線
230‧‧‧通孔洞
240‧‧‧金屬線溝槽
260‧‧‧部分
261‧‧‧部分
280‧‧‧尺寸
281‧‧‧尺寸
300‧‧‧圖表
310‧‧‧放大部分
350‧‧‧門檻
450‧‧‧鰭式場效電晶體元件
460‧‧‧閘極
470‧‧‧源極
480‧‧‧汲極
700‧‧‧製造系統
702‧‧‧實體
704‧‧‧實體
706‧‧‧實體
708‧‧‧實體
710‧‧‧實體
712‧‧‧實體
714‧‧‧實體
716‧‧‧實體
718‧‧‧網絡
800‧‧‧方法
810‧‧‧步驟
820‧‧‧步驟
830‧‧‧步驟
840‧‧‧步驟
850‧‧‧步驟
900‧‧‧方法
910‧‧‧步驟
920‧‧‧步驟
930‧‧‧步驟
940‧‧‧步驟
本揭露雖然已揭示如下圖的詳細描述，但須注意依照本產業的標準做法，各種特徵並未按照比例繪製。事實上，各種特徵的尺寸為了清楚的而可被任意放大或縮小。
第1A圖係依據本揭露各種實施例，晶圓的頂視圖。
第1B圖係依據本揭露各種實施例，晶圓之部分的剖視圖。
第2A圖及第2B圖係依據本揭露各種實施例，說明電子顯微影像顯示針對晶圓之部分之頂視圖。
第3圖係依據本揭露各種實施例，晶圓的頂視示意圖。
第4A-4B圖係依據本揭露各種實施例，各有一圖表說明第2A-2B圖之電子顯微影像的灰階分佈。
第5圖係依據本揭露各種實施例，為經影像處理後晶圓之部分之頂視圖。
第6圖係依據本揭露各種實施例，表格說明根據第5圖的處理影像可得量測數據以測定疊對。
第7圖係依據本揭露各種實施例，為可被製造之範例半導體元件之透視圖。
第8圖係依據本揭露各種實施例，說明積體電路 的製造系統。
第9圖係依據本揭露各種實施例，流程圖說明製造半導體元件的方法。
第10圖係依據本揭露各種實施例，流程圖說明製造半導體元件的方法。
本揭露接下來將會提供許多不同的實施方式或實施例以實施本揭露中不同的特徵。各特定實施例中的組成及配置將會在以下作描述以簡化本揭露。這些為實施例僅作為式範並非用於限定本揭露。例如，一第一元件形成於一第二元件“上方”或“之上”可包含實施例中的第一元件與第二元件直接接觸，亦可包含第一元件與第二元件之間更有其他額外元件使第一元件與第二元件無直接接觸。此外，在本揭露各種不同的範例中，將重複地使用元件符號及/或字母。此重複乃為了簡化與清晰的目的，而其本身並不決定各種實施例及/或結構配置之間的關係。此外，各種特徵乃為了簡化與清晰可能會依不同比例做繪製。
更進一步，像是”之下”、”下面”、”較低”、”上面”、”較高”、以及其他類似之相對空間關係的用語，可用於此處以便描述圖式中一元件或特徵與另一元件或特徵之間的關係。該等相 對空間關係的用語乃為了涵蓋除了圖式所描述的方向以外，裝置於使用或操作中之各種不同的方向。舉例來說，若於圖中的裝置被翻轉過來，原先被描述為在其他元件或特徵”之下”或”下面”的元件則變成在其他元件或特徵”上面”。因此，範例用語”之下”皆能包含上面及之下之方位。上述裝置可另有其他導向方式(旋轉90度或朝其他方向)，此時的空間相對關係也可依上述方式解讀。
隨著半導體製造科技持續進步，傳統製造的系統及方法可能會遭遇各種問題。舉例來說，隨著半導體元件持續縮小，如超出N28(28奈米)技術節點，晶圓翹曲也許會成為問題。舉例來說，金屬層可能形成於晶圓表面。金屬層可能包含通孔及金屬線。晶圓(及形成於其上的金屬層)由於例如一應力影響可能造成彎曲或翹曲。
晶圓的翹曲有可能會造成問題如通孔誘導之金屬橋接(VIMB)，特別是對於在晶圓的邊緣或邊緣附近之晶粒。舉例來說，參考第1A圖，為晶圓50的簡化頂視示意圖。第1A圖中，晶圓50的頂視圖顯示複數個晶粒，其中一些位於晶圓50的邊緣或邊緣附近區域。在各種實施例中，晶圓50的邊緣區域可分別被視為是最外圍10%，或5%，或1%的晶圓(例如，晶圓區域)。複數個晶粒則位於該晶圓50的邊緣之中。一些晶粒的例子可見於第1A圖中的晶粒70。
這些位於晶圓50邊緣的晶粒70可能會由於晶圓翹曲易有負面效應。舉例來說，參考第1B圖，為晶粒70之部分的簡化剖視示意圖。晶粒70之部分顯示包含互連結構的一部分，其中包含通孔100於Vx-1層中，金屬線110於Mx層中。金屬線110置於通孔100之上。晶粒70之部分還包含金屬線120於Mx層中、通孔130於Vx層中及金屬線140於Mx+1層中。通孔130置於金屬線120之上，而金屬線140置於通孔130之上。
如第1B圖所示，通孔100及金屬線110與金屬線120/140及通孔130皆無直接的物理接觸。然而，由於前述所提之晶圓翹曲，在形成通孔130時執行的微影製程可能會有實質上的疊對誤差。換句話說，通孔130形成時於金屬線120左方位移，而非垂直地對齊或直接於金屬線120上方。此疊對誤差可以指向通孔130左方之指標150來表示。時常，通孔130及金屬線120(由於晶圓50的翹曲)間的疊對誤差可能會造成通孔130進而與金屬線110有直接的物理接觸。此缺陷即為通孔誘導之金屬橋接(VIMB)缺陷，並且此缺陷可能會造成非出於本意的電性短路及可能導致潛在晶片的故障或其他缺陷。不幸的是，傳統半導體製造的方法及系統難以偵測及校正此缺陷。因此，元件產量有可能會下降，或者客戶會收到本不應寄出的缺陷晶粒，造成削弱客戶對於生產 的滿意度及信心。
根據本揭露各種實施方式，電子顯微鏡係用以擷取晶圓的影像，並且為了偵測疊對問題，於擷取影像後接著做數位影像處理。若有任何疊對問題存在，此問題可藉由後續微影製造步驟做補償(或校正)，更詳細的內容於下面討論。
現參考第2A圖，顯示晶圓50之部分的影像200。影像200顯示晶圓之部分的頂視圖，並且影像200係以一或多個電子束(如聚焦離子束)對晶圓50之部分進行掃描而擷取。在一些實施例中，影像200係以電子顯微鏡擷取，如掃描式電子顯微鏡(SEM)工具。SEM工具射出的電子與正在被電子掃描的晶圓50之部分上的原子或粒子交互作用。此作用產生各種訊號含有被掃描的晶圓50之部分關於表面形貌(surface topography)及/或材料組成的資訊。本揭露的SEM工具已被配置為達成快速成像的速度。舉例來說，不像某些SEM工具配置為用於量測半導體元件的臨界尺度，其為緩慢的過程(例如，每一量測點需花10秒鐘)，本揭露的SEM工具被配置為用以快速拍照，其每一量測點僅需花1秒鐘。因此，在相對短時間內可獲得大量的量測數據。
在一些實施例中，SEM工具為電子束微影工具的一部分，或者電子束微影工具具有SEM功能。那麼，電子束微影工具即為一工具能夠掃描聚 焦電子束以繪製自訂形狀(custom shape)於晶圓表面的電子敏感薄膜(如阻膜)。曝露於電子束下的電子敏感薄膜部分其溶解度會有所改變。因此，電子敏感薄膜曝露的部分(或未曝露的部分)可於後續顯影製程被移除。此過程使小型積體電路(IC)的圖案得以被定義出來。已知在一些可供選擇的實施例中，SEM工具也可能獨立於用以製造晶圓50的微影工具。
在第2A圖中，晶圓50之部分經SEM流程，顯示晶粒位於晶圓50的邊緣或邊緣附近區域，例如第1A圖中晶粒70之部分。於影像200中顯示的晶粒70之部分為互連結構，其包含複數個金屬層含有金屬線及通孔或接點將金屬線互連。SEM流程係執行於金屬線已被形成於較低的金屬層中(如第1B圖中的Mx層)，及通孔洞(如第1B圖中用於形成通孔Vx的通孔洞)已被定義，及用於形成金屬層(如第1B圖中的Mx+1層)的金屬線溝槽已被定義之後，但通孔洞及位於通孔洞上方之金屬線溝槽尚未被填充傳導材料以完成通孔及金屬線的形成。於此，SEM流程能夠”透視”Mx+1層中的金屬線溝槽及通孔洞，並且”透視”到Mx層中金屬線的曝露部分。
為了使接下來的討論更加容易明白，將影像200的區域210放大顯示於第2B圖中。影像之區域210包含通孔洞230的影像及金屬線溝槽240。如上 述所提，通孔洞230及金屬線溝槽240已被蝕刻出開口但尚未被填充傳導材料。在一些實施例中，如第1B圖所示，通孔洞230可對應到Vx層中的通孔130，而金屬線溝槽240可對應到Mx+1層中的金屬線140。因此時通孔洞230及金屬線溝槽240皆呈現”開口”狀態，可見金屬線220曝露於通孔洞230下方。如第1B圖所示，金屬線220對應到Mx層中的金屬線120。在一些實施例中如第2A圖或第2B圖所示，金屬線溝槽240大部分沿X方向延伸，而金屬線220大部分沿Y方向延伸並垂直於X方向。
使金屬線220曝露之通孔洞230之部分可被視為垂直地對齊於金屬線220。然而，從第2A-2B圖可見通孔洞230的一些部分並非垂直地對齊於金屬線220。舉例來說，第2B圖頂視圖中，通孔洞230之一部分260位於金屬線220之”左方”及通孔洞230之一部分261位於金屬線220之”右方”。於此，部分260可稱之為左”葉”，部分261可稱之為右”葉”，而兩者皆未垂直地對齊於金屬線220。
如第2A或2B圖所示的影像200(如SEM影像)中，比起通孔洞230的其餘部分，通孔洞230的這兩部分260-261具有不同的目視外觀(如較為陰暗)。本揭露之一實施方式即為辨識通孔洞中此兩部分260-261並根據這兩部分260-261大小的比較以測定通孔洞230與底下金屬線220之間的疊對，更多細節 於下面討論。
第3圖提供範例通孔洞230及金屬線220更清晰的頂視圖。更具體來說，第3圖中的頂視圖係為第2A-2B圖中之影像200(如SEM影像)所欲捕捉的畫面。如上述所提，此時通孔洞230尚未被填充，通孔洞230之一部分可為垂直地對齊並因此曝露出底下金屬線220。通孔洞230之部分260及部分261垂直地不對齊於金屬線220。此係由於通孔洞230比起金屬線220在X方向具有較大的側向尺寸，因而通孔洞230的一些部分無法直接位於金屬線220的正上方。
理想看來，若通孔洞230與金屬線220之間的疊對情形完美的話，那麼通孔洞230的部分260及部分261應具有實質上相同的尺寸。換句話說，若通孔洞230以最佳情況對齊於金屬線220，那麼從頂視圖來看，金屬線220會將通孔洞230對稱地”二分”使得部分260及261(即金屬線220相反兩側的左及右葉)實質上等同於彼此。因此，根據通孔洞230之部分260-261間的幾何比較，通孔洞230及金屬線220之間的疊對程度(如通孔洞230多麼垂直地對齊於金屬線220)可被測定出來。
有一方法用來比較通孔洞230之部分260及261即比較他們在X方向的最大側向尺寸。如第3圖所示，部分260具有最大側向尺寸280，而部分261具有最大側向尺寸281，此處最大側向尺寸280及281 可各被定義為部分260-261的邊緣與距離他們最近之金屬線220之間的最寬距離。若尺寸280實質地等同於尺寸281，那麼通孔洞230及金屬線220之間的疊對可視為接近理想狀態。若尺寸280實質地大於或小於尺寸281，那麼通孔洞230及金屬線220之間的疊對可視為不良並且需要校正或補償。在現實情況的製造過程已知尺寸280與281之間會存在著一些差異，但只要他們的差異低於預設門檻，那麼通孔洞230與金屬線220間的疊對則可視為可接受的(即使疊對問題存在)。
為了精確地量測尺寸280及281，第2A-2B圖中所示的影像200需被數位處理以增強金屬線220及通孔洞230之部分260-261之間的對比。否則，自電子顯微鏡掃描擷取的原始影像200可能會缺乏清晰度以清楚辨別出部分260-261於他們的周遭元件，例如金屬線220。根據本揭露一些實施例，”灰階分佈”分析的執行係為數位影像處理中之一環。
舉例來說，現參考第4A-4B圖，灰階圖表300顯示於第4A圖中，及圖表300之一放大部分310放大顯示於第4B圖中。更詳細地說，第2B圖所示的影像200之區域210(如以SEM擷取)其像素含有不同的灰階程度(如從白到黑的灰色階層)。圖表300提供一視圖說明遍及影像200之不同區域灰階如何變化。就這來說，圖表300的平行軸代表不同階層的灰 度(如從0到255，0為最暗，255為最亮)，而圖表300的垂直軸代表對應灰階，影像200之區域210的像素數值。
為了增加通孔洞230之部分260-261與他們鄰近區域的對比，灰階門檻350需被定義出來，如圖表300所示，但在圖表的放大部分310更為清楚。如上述所提，通孔洞230之部分260-261為實質暗於影像200之區域210中的其他地方。組成通孔洞230之部分260-261的像素顯示低於(即對到左方)門檻350。在該圖敘的實施例中，門檻350被定義為介於灰階3及5之間，例如4，為灰度從0到255。已知門檻350並非限於定義所有例子或SEM影像。反之，門檻350可於各影像中做定義上的調整。
根據門檻350，影像200之區域210以二分法的方式來做篩選。意即，像素具有低於門檻350灰階的被分到一個集團中，而像素具有高於門檻350灰階的則被分到另一個集團中。更進一步增強該對比，此集團中之一可被上色為白色，而另一個集團可被上色為黑色。因此，影像200之區域210可被轉成僅有黑與白元素的影像。此過程可被稱為”門檻”分析，並且可以電腦化手段利用Matlab編碼來執行，例如利用其內建函數像是graythresh()、multithresh()、histogramCounts等等。門檻分析可以其他適合的電腦工具執行數位影像處理，例如 JavaScript。已知在其他實施例中，這兩個獨立的集團不一定得為白色及黑色。他們可被轉換成其他顏色或灰階，只要他們之間的對比足以清楚地區別第2B圖中的左及右”葉”260-261即可。
在一些實施例中，上述所提此”門檻”分析係利用叢集式影像門檻即為人熟知的Otsu演算法。Otsu演算法含有一計算法可將灰階影像簡化為二元影像。該計算法因雙峰值方圖(前景像素及背景像素)假設影像含有兩種屬性的像素。接著計算出理想的門檻以區分這兩種屬性，因而他們的聯合擴展(組內變異數)可達最小或相同(因為配對總和乘以距離為常數)，因而他們的組間變異數可達最大。Otsu演算法(或任何其改良版本)可用Maltab編碼或JavaScript執行。
如第5圖所示，數位影像處理的結果之圖像範例，通孔洞230之兩部分260-261以兩白色區域表示並被黑色區域所圍繞。換句話說，由前述所提數位影像處理的結果，無論他們所賦予的灰階為何，第2A-2B圖影像200中的部分260-261對應之像素被調為”白色”。而影像(包含金屬線220)中所有的其他元件對應之其餘像素則被調為”黑色”。因此，如第5圖中，金屬線220之邊界係對應到部分260-261之間的黑色區域，可獲得通孔洞之部分260-261及金屬線220之間清晰的圖像對比。接著，量測部分260的 最大側向尺寸280及部分261的最大側向尺寸281，於是側向尺寸280-281之間的差異可被計算出來。
第6圖說明表格顯示複數個樣本之側向尺寸280-281的量測數據及他們的差值。更詳細的說，表格含有1-28列之複數，每一列對應至一不同的取樣影像。這些樣本可取自不同的晶粒或同一晶粒之不同部分。在一些實施例中，所有樣本皆取自位於晶圓的邊緣或邊緣附近之晶粒，並且每一SEM影像取自一對應晶粒的相同位置，例如，在晶粒的右上方位置或在晶粒的左下方位置。此晶粒上的指定位置即如第2A-2B圖(或一相似區域)中區域210之所在。
仍參照第6圖，欄位”左(nm)”列出每一樣本之尺寸280的量測數據，而欄位”右(nm)”列出每一樣本之尺寸281的量測數據，並且欄位”差值”列出尺寸280及281之間所計算出來的差值。如前述所提，若尺寸280及281之間的差值逐漸變小(如到達0)，則通孔洞230及金屬線220之間的疊對即有所改善。反之，隨尺寸280及281之間的差值(正的或負的)逐漸變大，通孔洞230及金屬線220之間的疊對即亦趨惡化。根據表格中的樣本組，對應至影像27的樣本由於尺寸280及281之間的差值為19.1(集團中最大的)，具有最嚴重的疊對問題。對應至影像9的樣本由於尺寸280及281之間的差值為0(集團中最小 的)，具有最佳的疊對情形。
根據上述所提，透過電子顯微鏡擷取晶圓上感興趣的區域之影像可偵測到疊對問題，然後執行數位影像處理(及數據轉換，若必要的話)於擷取的影像上。相較之下，量測疊對的傳統半導體系統及方法典型來說係涉及於晶圓上物理性地形成疊對標記，例如晶圓中的測試線。這些疊對標記可以是不同的形狀及尺寸，例如於框中框(box-in-box)的配置。然而利用疊對標記來量測涉及光學位向之方法(例如，可光學地”看見”內框是否位於外框之中)，本揭露涉及的則是電子顯微掃描。
利用電子顯微掃描(及數位影像處理)以量測疊對比傳統光學疊對標記方法提供了更多優點。舉例來說，光學疊對標記方法需使標的符合”特別”的位置，但這不適用電子顯微掃描。另一優點為，以電子顯微掃描方法更容易客製化，因其並無涉及實際的IC佈局修飾(此需用於光學疊對標記方法)。又另一優點為，電子顯微掃描方法可直接檢查”當前”的這層，而光學疊對標記方法需要藉由對比前一層來做間接的檢查。還有其他優點包含電子顯微掃描方法執行速度較光學疊對標記方法快，及電子顯微掃描方法可於晶圓上任何地方執行，而光學疊對標記方法典型上限制在晶圓的測試線區域。
上述所討論的電子顯微掃描方法另有一 好處為，一旦偵測到任何疊對問題，即能於後續製造階段被快速地校正或補償。如一範例微影工具可為浸潤式微影工具，其將晶圓表面與透鏡之間的空氣間隙替換為液態介質例如水。換句話說，至少有一部分的晶圓製造係”浸潤”在液態介質下。到達晶圓表面上的光阻之前，光會行經透鏡系統及液態介質。已知微影工具不侷限於浸潤式微影工具，反而，其可包含另一類型的微影工具。在任何例子中，於上述所提疊對量測(利用電子顯微掃描)後，微影工具可執行一或多個階段的晶圓製造。製程參數可於後續製造階段做調整，以解決或補償任何於通孔洞與金屬線220之間已被偵測到的疊對問題。
已知本揭露實施例可被用於形成各種類型的半導體元件。舉例來說，除了被用於製造傳統的”平面”半導體元件，本揭露可用於製造鰭式場效電晶體(FinFet)元件。如第7圖中的鰭式場效電晶體元件。更詳細地說，第7圖顯示範例鰭式場效電晶體元件450之透視圖。鰭式場效電晶體可為互補式金氧半導體(CMOS)元件包含P型金氧半導體(PMOS)鰭式場效電晶體元件及/或N型金氧半導體(NMOS)鰭式場效電晶體元件。
鰭式場效電晶體元件450為建立於基板上的非平面式多閘極電晶體。薄矽之鰭狀似(稱之為鰭)的結構形成鰭式場效電晶體元件450的主體。鰭 式場效電晶體元件450之閘極460包圍在鰭上。Lg為閘極460的長度(或寬度，視其透視觀點)。鰭式場效電晶體元件450之源極470及汲極480形成於延長之鰭上閘極460的相反兩側。鰭本身做為通道。鰭式場效電晶體元件450的有效通道長度決定於鰭之尺寸。
鰭式場效電晶體比傳統金氧半電晶體(MOSFET)元件(也可稱平面式元件)提供了更多優點。這些優點可包含較佳的晶片區域利用率、改善載子移動性及其製程可相容於平面式元件之製程。因此於設計積體電路(IC)晶片時，鰭式場效電晶體元件適用於IC晶片之一部分或整體。
第8圖係根據本揭露一些實施例，顯示積體電路製造系統700。製造系統700包含複數個實體702、704、706、708、710、712、714、716...，N由聯絡網絡718所連接。網絡718可為單一聯絡網或可為各種不同的聯絡網，例如內部網路及網際網路，並且可包含有線及無線聯絡管道。
在一實施例中，實體702代表製造協同的服務系統；實體704代表使用者，如產品工程師監看著感興趣的產品。實體706代表工程師，如製程工程師控制製程及相關配方，或設備工程師監看或調整製程工具的環境及設定。實體708代表用於IC測試及量測的量測工具。實體710代表半導體製程工具，如SEM工具或具有上述討論過之SEM影像功能的電子 束工具，或上述討論過之浸潤式微影工具。在一些實施例中，根據申請於2011年9月6日並公告於2013年12月3日之美國第8601407號專利案，發明為”Stripping Methodology for Maskless Lithography“，其所列的專利參考文獻全體皆被本揭露所引用，至少部分可補充說明實體710的電子束工具。實體712代表與製程工具710關聯的虛擬量測模組。實體714代表與製程工具710關聯的先進製程控制模組及額外的其他製程工具。實體716代表與製程工具710關聯的樣本模組。
已知具硬體處理器之電腦控制器可被整合入一或多個這些實體702-716。配置硬體處理器以根據電腦指示執行一或多個作業，如各種於本揭露中上述所討論過的處理過程(如數位影像處理、量測通孔洞之葉之尺寸、測定疊對，以及於後續製程做補償)。
每一個實體可與其他實體互作並且可提供及/或接受積體電路製造、製程控制及/或計算性能於其他實體。每一個實體也可包含一或多個電腦系統用於進行計算及執行自動化。舉例來說，實體714的先進製程控制模組可包含複數個電腦硬體具有軟體指令編碼於其中。電腦硬體可包含硬碟、快閃記憶體、光碟機、隨機存取記憶體、顯示元件(如螢幕)、輸入/輸出元件(如滑鼠及鍵盤)。軟體指令可以 任何適合的程式語言寫入並且可被設計以執行特定的任務，如與任務關聯之上述所討論過的叢集式連續複寫(CCR)值之最佳化。
積體電路製造系統700使實體間可互相作用以達積體電路(IC)生產，及IC生產之製程控制的目的。在一實施例中，根據量測結果，先進製程控制包含調整製程環境、設定及/或適用於相關晶圓之製程工具的配方。舉例來說，一旦過度疊對被上述所討論的製程所偵測到，系統700會執行於此晶圓上並調整後續製造過程以補償過度疊對。
在另一實施例中，根據製程品質及/或產品品質所定的最佳取樣率，可自加工過之晶圓之一子集測得量測結果。又另一實施例，根據各種製程品質及/或產品品質特性所定的最佳取樣場域/點，可自加工過之晶圓所選取的場域及點測得量測結果。
由IC製造系統700所提供之一性能可使一些領域如設計、工程，及製程、量測，及先進製程控制具協同合作及資訊取得之能力。另一IC製造系統700所提供之性能可整合設備間的系統，例如量測工具與製程工具之間。舉例來說，整合量測工具及製程工具可使製造相關資訊更有效率地併入製造過程或先進製程控制模組中，並且可使以量測工具所得線上或原位量測之晶圓數據整合進相關製程工具。
第9圖係根據本揭露的實施例，為流程圖顯示製造半導體元件之方法800。方法800包含步驟810係關於藉由電子束掃描晶圓之部分以擷取晶圓之部分的影像。晶圓之部分包含金屬線及置於金屬線上方之通孔洞。通孔洞曝露出與通孔洞垂直地對齊的金屬線之部分。通孔洞之第一部分與通孔洞之第二部分為垂直地非對齊於金屬線並且置於金屬線之相反側上。在一些實施例中，步驟810之影像擷取係執行於後續金屬線溝槽已被形成於通孔洞上方之後，但溝槽尚未被填充傳導材料之前。在一些實施例中，步驟810之影像擷取係以電子束微影機器之掃描式電子顯微鏡(SEM)執行。在一些實施例中，晶圓之部分位於晶圓的邊緣或邊緣附近上。
方法800包含步驟820係關於執行數位影像處理於擷取的影像以增強金屬線之部分、通孔洞之第一部份及通孔洞之第二部分之間的對比。在一些實施例中，數位影像取處包含分析影像之灰階分佈，並設定影像之灰階門檻。影像之區域暗於灰階門檻會被轉為第一顏色(或第一灰階)，而影像之區域亮於灰階門檻會被轉為與第一顏色(或第一灰階)有明顯對比之第二顏色(或第二灰階)。
方法800包含步驟830係關於量測通孔洞之第一部分之第一尺寸及量測通孔洞之第二部分之第二尺寸。第一尺寸及第二尺寸各自以異於沿著金 屬線延伸之第二方向之第一方向進行量測。
方法800包含步驟840係關於根據第一尺寸及第二尺寸測定通孔洞及金屬線之間的疊對。在一些實施例中，測定步驟840包含計算第一尺寸與第二尺寸之間的差值。
方法800包含步驟850係關於因應測定疊對為過度疊對，調整後續執行於晶圓之微影製程以補償過度疊對。
已知還有其他額外的步驟可執行以補足製造半導體元件之方法800。舉例來說，半導體可經一或多次沉積、圖案化、封裝或測試製程。然而，為簡化之目的而不在此對這些步驟的多做撰述。
第10圖係根據本揭露的實施例，為流程圖顯示製造半導體元件之方法900。方法900包含步驟910係關於接收掃描式電子顯微鏡(SEM)影像。SEM影像含有未填充的通孔洞及曝露於未填充的通孔洞下方之金屬線之部分之頂視圖。在一些實施例中，SEM影像係得自於具有SEM影像性能的電子束微影工具。在一些實施例中，SEM影像係取自於晶圓之邊緣區域之通孔洞及金屬線之所在。
方法900包含步驟920係關於執行影像處理於SEM影像以獲得通孔之第一葉及第二葉。於頂視圖中，第一葉及第二葉置於金屬線之相反側上。
方法900包含步驟930係關於根據第一葉 及第二葉評估通孔洞及金屬線之間的疊對。在一些實施例中，評估包含：量測第一葉之第一尺寸及第二葉之第二尺寸，而第一尺寸及第二尺寸沿著垂直於金屬線延伸的方向進行量測。然後，計算出第一尺寸與第二尺寸之間的差值。根據計算出的差值測定疊對。
方法900包含步驟940係關於因應評估通孔洞及金屬線之間為疊對不良，調整後續執行於晶圓上之SEM影像擷取處的微影製程，以補償此疊對不良。
本揭露提供了比傳統半導體元件及其製造更多優點。然而，已知有其他實施例可提供額外的優點，但並非所有的優點須揭露於此，並且，所有實施例並非限於一特定優點。本揭露實施例中之一優點為，提供簡單、準確及方便的疊對偵測/量測。相較於傳統疊對量測方法利用晶圓上之疊對標記，此處所討論之實施例係利用電子顯微掃描工具(例如具備SEM性能之電子束工具)以捕捉可能有疊對問題存在之感興趣區域的影像。捕捉到的影像可接著以數位處理以增強某些元件之間的對比，例如通孔洞之左及右葉與他們周圍區域之間。執行量測(如量測通孔洞之葉的尺寸大小)以測定疊對。一旦過度疊對被偵測到，依本揭露實施例可調整後續晶圓的製造過程以補償疊對問題。因此，疊對問題可 被及時獲知並儘可能校正。此對於那些有疊對問題的晶圓區域助益甚大，否則可能會導致故障，如由於晶圓彎曲或翹曲所導致的通孔誘導之金屬橋接缺陷。並且，隨著每一世代的元件大小持續縮減，本揭露技術於此提供相較於傳統疊對量測法具改善疊對量測之性能，例如就速度、靈活性及多用性上的改善。
本揭露之一態樣係關於一種製造半導體元件的方法。晶圓之部分的影像藉以電子束掃描晶圓之部分而擷取。晶圓之部分包含金屬線及置於金屬線上方之通孔洞。通孔洞曝露出與通孔洞垂直地對齊的金屬線之部分。通孔洞之第一部分及通孔洞之第二部分各自垂直地不對齊於金屬線並置於金屬線之相反側上。擷取的影像經處理以增強通孔洞之第一部分及第二部分與他們周圍區域的對比。對通孔洞之第一部分之第一尺寸進行量測，及對通孔洞之第二部分之第二尺寸進行量測。第一尺寸及第二尺寸各自以異於沿著金屬線延伸之第二方向之第一方向進行量測。根據第一尺寸及第二尺寸測定通孔洞與金屬線的疊對。
本揭露之另一態樣係關於一種製造半導體元件的方法。擷取掃描式電子顯微鏡(SEM)影像。SEM影像含有未填充的通孔洞及曝露於未填充的通孔洞下方之金屬線之部分之頂視圖。對SEM影像執 行影像處理以獲得通孔洞之第一葉及第二葉。於頂視圖中，第一葉及第二葉置於金屬線之相反側上。根據第一葉及第二葉評估通孔洞及金屬線之間的疊對。
又本揭露之另一態樣係關於一種半導體製造系統。半導體製造系統包含半導體製造工具被配置用於藉電子束掃描晶圓之部分而擷取晶圓之部分的影像。晶圓之部分包含金屬線及置於金屬線上方之通孔洞。通孔洞曝露出與通孔洞垂直地對齊的金屬線之部分。通孔洞之第一部分與通孔洞之第二部分各自垂直地不對齊於金屬線並且置於金屬線之相反側上。半導體製造系統包含一或多個硬體處理器被配置用於執行指令以進行作業流程包含：處理擷取的影像以增強通孔洞之第一部分及第二部分與他們周圍區域之間的對比；量測通孔洞之第一部分之第一尺寸及量測通孔洞之第二部分之第二尺寸，其中第一尺寸及第二尺寸各自以異於沿著金屬線延伸之第二方向之第一方向進行量測；以及根據第一尺寸及第二尺寸測定通孔洞與金屬線之間的疊對。
前文概述數個實施例之特徵以使得熟習該項技術者可更好地理解本揭示內容之態樣。熟習該項技術者應瞭解，可容易地將本揭示內容用作設計或修改用於實現相同目的及/或達成本文引入之實施例的相同優點之其他製程及結構之基礎。熟習 該項技術者亦應認識到，此類等效物構造不違背本揭示內容之精神及範疇，且可在不違背本揭示內容之精神及範疇之情況下於此作出各種變化、替代以及變更。
800‧‧‧方法
810‧‧‧步驟
820‧‧‧步驟
830‧‧‧步驟
840‧‧‧步驟
850‧‧‧步驟

Claims (1)

  1. 一種半導體製造的方法，包含：藉由運用一電子束掃描一晶圓之一部分來擷取該晶圓之該部分之一影像，該晶圓之該部分包含一金屬線及置於該金屬線上方之一通孔洞，其中該通孔洞曝露出與該通孔洞垂直地對齊的該金屬線之一部分，及其中該通孔洞之一第一部分及該通孔洞之一第二部分各自垂直地不對齊於該金屬線及置於該金屬線之相反側上；對該擷取之影像進行處理以增強該通孔洞之該第一部分及該第二部分及彼等周圍區域之間的對比；量測該通孔洞之該第一部分之一第一尺寸及量測該通孔洞之該第二部分之一第二尺寸，其中該第一尺寸及該第二尺寸各自以異於沿著該金屬線延伸之一第二方向之一第一方向進行量測；以及根據該第一尺寸及該第二尺寸測定該通孔洞與該金屬線之間的疊對。
TW105139732A 2016-07-29 2016-12-01 半導體製造的方法 TW201804546A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/224,110 2016-07-29
US15/224,110 US9793183B1 (en) 2016-07-29 2016-07-29 System and method for measuring and improving overlay using electronic microscopic imaging and digital processing

Publications (1)

Publication Number Publication Date
TW201804546A true TW201804546A (zh) 2018-02-01

Family

ID=60022646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139732A TW201804546A (zh) 2016-07-29 2016-12-01 半導體製造的方法

Country Status (3)

Country Link
US (3) US9793183B1 (zh)
CN (1) CN107665830A (zh)
TW (1) TW201804546A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417041A (zh) * 2016-02-01 2019-03-01 欧克特沃系统有限责任公司 用于制造电子器件的系统和方法
US9793183B1 (en) 2016-07-29 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for measuring and improving overlay using electronic microscopic imaging and digital processing
US11545495B2 (en) * 2017-06-29 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Preventing gate-to-contact bridging by reducing contact dimensions in FinFET SRAM
KR102420242B1 (ko) * 2019-07-10 2022-07-13 주식회사 엘지에너지솔루션 리튬 이차전지용 전극의 전극 활물질 깨짐율 분석 방법
CN112908874B (zh) * 2019-12-03 2022-06-10 长鑫存储技术有限公司 半导体结构的量测方法及量测装置
KR20220095472A (ko) * 2020-12-30 2022-07-07 삼성전자주식회사 패턴 분석 시스템 및 상기 시스템을 이용한 반도체 장치 제조 방법

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454049A (en) * 1993-06-21 1995-09-26 Sony Electronics, Inc. Automatic threshold function for machine vision
US6975398B2 (en) * 2001-10-15 2005-12-13 International Business Machines Corporation Method for determining semiconductor overlay on groundrule devices
US6788477B2 (en) 2002-10-22 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for method for immersion lithography
US7927779B2 (en) 2005-06-30 2011-04-19 Taiwan Semiconductor Manufacturing Companym, Ltd. Water mark defect prevention for immersion lithography
US8383322B2 (en) 2005-08-05 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion lithography watermark reduction
US7993808B2 (en) 2005-09-30 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. TARC material for immersion watermark reduction
US8564759B2 (en) 2006-06-29 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for immersion lithography
US8208116B2 (en) 2006-11-03 2012-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion lithography system using a sealed wafer bath
US8253922B2 (en) 2006-11-03 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion lithography system using a sealed wafer bath
US8068208B2 (en) 2006-12-01 2011-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving immersion scanner overlay performance
US8264662B2 (en) 2007-06-18 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. In-line particle detection for immersion lithography
JP5259380B2 (ja) * 2008-12-24 2013-08-07 株式会社東芝 半導体装置の製造方法
US8050490B2 (en) * 2009-04-30 2011-11-01 Hermes Microvision, Inc. Method for inspecting overlay shift defect during semiconductor manufacturing and apparatus thereof
US8841058B2 (en) 2010-08-03 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography material for immersion lithography processes
US9632426B2 (en) 2011-01-18 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ immersion hood cleaning
US8464186B2 (en) 2011-01-21 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Providing electron beam proximity effect correction by simulating write operations of polygonal shapes
US8507159B2 (en) 2011-03-16 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Electron beam data storage system and method for high volume manufacturing
US8524427B2 (en) 2011-04-14 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Electron beam lithography system and method for improving throughput
US9201022B2 (en) 2011-06-02 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extraction of systematic defects
US8601407B2 (en) 2011-08-25 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Geometric pattern data quality verification for maskless lithography
US8473877B2 (en) 2011-09-06 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Striping methodology for maskless lithography
US8736084B2 (en) 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
US9097978B2 (en) 2012-02-03 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to characterize photolithography lens quality
US8530121B2 (en) 2012-02-08 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-grid exposure method
US8822106B2 (en) 2012-04-13 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Grid refinement method
US8510687B1 (en) 2012-03-01 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Error diffusion and grid shift in lithography
US8584057B2 (en) 2012-03-01 2013-11-12 Taiwan Semiconductor Manufacturing Copmany, Ltd. Non-directional dithering methods
US8837810B2 (en) 2012-03-27 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for alignment in semiconductor device fabrication
US9091930B2 (en) 2012-04-02 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced EUV lithography system
US8627241B2 (en) 2012-04-16 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern correction with location effect
US8677511B2 (en) 2012-05-02 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for charged particle lithography system
JP6061496B2 (ja) * 2012-05-21 2017-01-18 株式会社日立ハイテクノロジーズ パターン計測装置、パターン計測方法及びパターン計測プログラム
US8609308B1 (en) 2012-05-31 2013-12-17 Taiwan Semicondcutor Manufacturing Company, Ltd. Smart subfield method for E-beam lithography
US8563224B1 (en) 2012-06-04 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Data process for E-beam lithography
US8468473B1 (en) 2012-06-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for high volume e-beam lithography
JP5986817B2 (ja) * 2012-06-15 2016-09-06 株式会社日立ハイテクノロジーズ オーバーレイ誤差測定装置、及びコンピュータープログラム
US8762900B2 (en) 2012-06-27 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for proximity correction
US8835082B2 (en) 2012-07-31 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for E-beam lithography with multi-exposure
US8954899B2 (en) 2012-10-04 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contour alignment system
US9158209B2 (en) 2012-10-19 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of overlay prediction
US20140119638A1 (en) 2012-11-01 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. System, method and computer program product to evaluate a semiconductor wafer fabrication process
US20140123084A1 (en) 2012-11-01 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Improving a Lithography Simulation Model
US9128384B2 (en) 2012-11-09 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a pattern
US20140226893A1 (en) 2013-02-11 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and System for Image-Based Defect Alignment
US9003336B2 (en) * 2013-03-01 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Mask assignment optimization
US9690212B2 (en) 2013-03-11 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid focus-exposure matrix
US10274839B2 (en) 2013-03-11 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Two-dimensional marks
US8716841B1 (en) 2013-03-14 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography mask and process
US10495982B2 (en) * 2013-10-28 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for real-time overlay error reduction
US9672311B2 (en) * 2014-08-27 2017-06-06 Globalfoundries Inc. Method and system for via retargeting
JP2016058637A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、装置、および表示装置
US9378323B1 (en) * 2014-12-08 2016-06-28 GlobalFoundries, Inc. Methods for retargeting vias and for fabricating semiconductor devices with retargeted vias
US9530199B1 (en) * 2015-07-13 2016-12-27 Applied Materials Israel Ltd Technique for measuring overlay between layers of a multilayer structure
EP3133553B1 (en) * 2015-08-17 2021-08-04 Imec Vzw Method for verifying a pattern of features printed by a lithography process
US9793183B1 (en) 2016-07-29 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for measuring and improving overlay using electronic microscopic imaging and digital processing

Also Published As

Publication number Publication date
CN107665830A (zh) 2018-02-06
US10734294B2 (en) 2020-08-04
US9793183B1 (en) 2017-10-17
US10424519B2 (en) 2019-09-24
US20200035571A1 (en) 2020-01-30
US20180053695A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
TW201804546A (zh) 半導體製造的方法
US7915055B2 (en) Manufacturing method of semiconductor device
CN101278237B (zh) 用于同时决定叠对准确度及图案放置误差的结构与方法
CN106933028B (zh) 掩膜版图形的修正方法
US6859746B1 (en) Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
US8767038B2 (en) Method and device for synthesizing panorama image using scanning charged-particle microscope
US9442392B2 (en) Scanner overlay correction system and method
CN106158679B (zh) 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
TW201346983A (zh) 圖案評估方法及圖案評估裝置
TW201708823A (zh) 用於測量多層結構的層之間疊對的技術
US9589086B2 (en) Method for measuring and analyzing surface structure of chip or wafer
CN110709777B (zh) 光刻有效剂量均匀性的确定
US7865866B2 (en) Method of inspecting mask using aerial image inspection apparatus
JP5150303B2 (ja) 電子顕微鏡システム及びそれを用いたレジストパターンの膜厚減少量評価方法
KR20180001954A (ko) 포토 마스크의 제조 방법, 패턴 형성 방법 및 반도체 장치의 제조 방법
JP7179909B2 (ja) 半導体画像のための人工知能識別による測定方法
JP2006318955A (ja) パターン寸法測定方法および装置
KR102499036B1 (ko) 임계 치수 측정 시스템 및 임계 치수 측정 방법
CN117647180A (zh) 扫描电子显微镜（sem）测量方法和装置
JP4117195B2 (ja) 少なくとも１つまたは２つの半導体ウエハを露出するための方法
JP2006269651A (ja) 画像抽出装置および方法、並びにそれらを有する露光装置および方法
JP6255191B2 (ja) 検査装置および検査方法
US6808946B1 (en) Method of using critical dimension measurements to control stepper process parameters
KR102287796B1 (ko) 디포커스 검출 방법
US20240060916A1 (en) Overlay measuring method