CN109417041A - 用于制造电子器件的系统和方法 - Google Patents

用于制造电子器件的系统和方法 Download PDF

Info

Publication number
CN109417041A
CN109417041A CN201780020528.7A CN201780020528A CN109417041A CN 109417041 A CN109417041 A CN 109417041A CN 201780020528 A CN201780020528 A CN 201780020528A CN 109417041 A CN109417041 A CN 109417041A
Authority
CN
China
Prior art keywords
substrate
design
identifier
sip
sip device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780020528.7A
Other languages
English (en)
Inventor
G·M·谢里丹
G·A·弗朗茨
M·穆尔图萨
S·J·潘切瓦提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
G Trevor System LLC
Octavo Systems LLC
Original Assignee
G Trevor System LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by G Trevor System LLC filed Critical G Trevor System LLC
Publication of CN109417041A publication Critical patent/CN109417041A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4188—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by CIM planning or realisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

用于柔性和/或少量产品制造的系统和方法，包括性价比高的方式以制造少量系统级别的器件。在一个方面，本申请使多个系统级封装(SiP)器件能够制造。在一个方面，对应于基底和/或产品设计，所述器件包括一个或多个光标识符和电标识符。所述标识符能够使用在所述器件的组装中。

Description

用于制造电子器件的系统和方法
技术领域
本公开的多个方面涉及用于制造电子器件的系统和方法，所述电子器件包括封装的器件，诸如系统级封装(SiP)器件。
背景技术
集成电路(IC)和半导体技术的改进已经在诸如物联网(IoT)、大数据和云计算的多个领域中促成快速的产品增长。此外，IC和半导体技术的改进已经导致消费产品、医疗产品和工业产品的成本降低。这些产品通常具有需要集成在一起的部件，包括处理器、存储器、功率管理元件和对外部世界和其它产品的接口。
用于电子器件(包括IC和半导体产品与器件)的制造过程通常是一系列步骤。虽然具体步骤可能基于具体产品而变化，但是所述过程可以包括某种形式的设计、规划和/或设置，之后在生产线上组装该产品。当前的设计、装配(fabrication)、制造和组装过程及其相关联的生产线通常被设置成一次处理一个产品或器件，并且大量处理。然而，仍然对用于灵活和/或少量产品制造的系统和方法，包括性价比高的方式来制造少量的系统级器件。
发明内容
根据一些实施例，在常规生产线中发现的标准IC制造和组装线机器被编程为使用器件标识符并且被用于将完整系统集成到标准IC或半导体封装中以创建系统级封装(SiP)器件。
根据一些实施例，提供了一种在生产线系统上制造多个SiP器件的方法。所述方法包括组装所述多个SiP器件中的第一器件。组装所述第一器件可以包括根据第一设计在第一基底上布置第一多个部件，其中第一基底具有位于其表面上的第一光标识符，并且创建与所述第一设计有关的第一电标识符。所述方法还包括组装多个SIP器件中的第二器件。组装所述第二器件可以包括根据不同的第二设计在第二基底上布置第二多个部件，其中所述第二基底具有位于其表面上的第二光标识符，并且创建与所述第二设计有关的第二电标识符。在一些情况下，创建所述第一电标识符包括将一个或多个电阻元件、电容元件或接合线放置在所述第一基底上，同时创建第二电标识符包括将一个或多个电阻元件、电容元件或接合线放置在第二基底上。类似地，所述第一光标识符和所述第二光标识符中的至少一个可以由一个或多个电阻元件、电容元件或接合线形成。所述标识符可以例如用于所述器件的一个或多个测试程序中。
在某些方面，组装所述第一器件和所述第二器件可在单个生产运行(productionrun)中发生。
根据一些实施例，提供了一种SiP器件。所述SiP器件可以包括基底和布置在基底上以限定对应于SiP器件设计的电标识符的多个部件。所述基底还可以具有用于所述基底的光标识符，其位于所述基底的表面上。所述器件可进一步包含位于所述基底上的连接器矩阵以允许粘结(attach)到所述基底的所述多个部件之间的可编程互连。一个或多个部件可以是例如SiP器件本身。
根据一些实施例，提供了一种制造多个SiP器件的方法。所述方法包括针对所述多个SiP器件中的第一SiP器件的第一设计设置(set up)生产线系统，以及针对所述多个SiP器件中的第二SiP器件的第二设计设置所述生产线系统。所述设置使得所述第一设计和所述第二设计都设置在所述生产线系统中。所述方法还包括将第一组部件和第二组部件一起装载在所述生产线系统上，其中所述第一组部件和所述第二组部件选自单组部件。所述方法还包括在所述生产线系统上装载第一基底和第二基底，以及使用所述生产线系统，基于所述第一设计和所述第二设计组装第一SiP器件和第二SiP器件。所述第一SiP器件和所述第二SiP器件可以在单个生产运行中组装。在该示例中，所述第一设计可以使用来自第一组部件的至少一个部件和第一基底，而所述第二设计使用来自第二组部件的至少一个部件和第二基底。在某些方面，所述第一基底和所述第二基底各自包括一个或多个光标识符，并且所述组装至少部分地基于一个或多个所述光标识符。类似地，所述第一设计可以对应于所述第一SiP器件的电标识符，而所述第二设计可以对应于所述第二SiP器件的电标识符。
根据一些实施例，提供了一种用于制造多个SiP器件的生产线系统。所述生产线系统可以包括一个或多个存储器、生产线存储设备和一个或多个处理器。所述存储器可以用于存储至少所述多个SiP器件中的第一SiP器件的第一设计和所述多个SiP器件中的第二SiP器件的第二设计，使得所述第一设计和所述第二设计都包含在所述生产线系统的存储器中。在该示例中，所述生产线存储设备被配置为存储位于所述生产线系统上的一组预选部件并且存储位于在所述生产线系统上的第一基底和第二基底。在某些方面，所述第一设计使用来自所述组的预选部件的至少一个部件和所述第一基底，并且所述第二设计使用来自所述组的预选部件的至少一个部件和所述第二基底。一个或多个处理器被配置为控制所述生产线系统的一个或多个机器以在单个生产运行中组装所述第一SiP器件和所述第二SiP器件。另外，所述处理器还可以被配置为读取所述第一基底和所述第二基底中的每一个上的一个或多个光标识符，并且控制所述生产线以至少部分地基于所述光标识符组装所述第一SiP器件和第二SiP器件。类似地，所述处理器还可以被配置为读取对应于所述第一设计和所述第二设计的一个或多个电标识符，并根据所述电标识符控制所述生产线以组装所述第一SiP器件和第二SiP器件。
根据一些实施例，提供了一种用于制造从一组预选的SiP器件设计中选择的多个SiP器件的方法。所述方法包括设置用于多个SiP器件设计的生产线系统，其中所述多个设计中的每一个包含选自预选组的部件和预选组的基底的部件和基底。该方法还包括基于所选择的SiP器件设计，将预选组的部件装载到所述生产线系统的设备上，以及基于所选择的SiP器件设计将预选组的基底装载到所述生产线系统的设备上。所述方法还包括使用所述生产线系统在所选择的基底上组装所选择的部件，以根据所述多个SiP器件设计中的第一SiP器件设计创建第一数量的SiP器件并根据所述多个SiP器件设计中的第二SiP器件设计创建第二数量的SiP器件。在某些方面，所述第一数量的器件和所述第二数量的器件中的至少一个是一个。另外，所述基底中的一个或多个可以用于一个器件族。所述方法还可以包括对所述生产线系统中的一件或多件设备进行编程，以基于每个基底的标识符自动调整其设置与所述设计相结合，从而执行每个基底所需的独特活动，并且当所述基底被装载在每个设备上时这样做。
根据一些实施例，所公开的SiP器件可以包括填充有互连的无源和有源部件的基底以制造功能系统，并且被集成到封装中。在某些方面，对于每个新设计，所述系统的设计方式被改变，使得多个不同的系统设计可以顺序地沿着相同的组件和测试线流动，而不修改整个生产线中的所有机器。某些实施例的过程为生产线中的每个组件和测试机器创建适当的软件指令，以允许在不中断整个生产流程的情况下在不同产品或设备上进行组装和测试。
根据一些实施例，所公开的过程用于消除或减少常规生产线的设置量。例如，通过使用标准的基底设计，相同的基底可用于一族标准的SiP。在独特SiP设计中采用的基底可以包括用于所述设计的独特标识号(ID)。该ID可以由生产线系统使用以消除对使用相同标准基底的每个系统的新设置的需要。类似地，根据一些实施例，可以在晶片拾取和放置机器处呈现组分晶片(constituent die)的超级集合，该晶片拾取和放置机器具有使用ID来确定要挑选哪个器件子集的机制。这种布置可减少或甚至消除随时间的改变以将晶圆或晶片装载到拾取和放置机器上。另外，使用标准基底尺寸的实施例可以消除对表面安装技术(SMT)、晶片粘结、接合线和模制中的独特基底处理系统的需要，因为对于使用相同标准基底的每个器件族，所有可能的部件位置是相同的。通过在BGA封装中利用完全互补(即完全填充)的球阵列，也可以避免对用于球放置机器或工具的独特工具的需要。
根据一些实施例，所公开的过程和系统：(a)使用基底ID来独特地选择由集成电路或半导体生产线中的制造和装配机器使用的程序、指令或指示；(b)使用所有具有预先选定的固定且兼容尺寸的标准基底以消除用于集成电路生产线中的每个机器的多个设置；(c)使用标准基底设计的通用族以减少库存中不同基底的数量；(d)向所述生产机器提供有源和无源部件的超级集合以消除为每个SiP设计装载新零件的需要；以及(e)使用相同的焊膏、晶片粘结剂、接合线、模制化合物和球材料，以避免需要改变每个SiP产品设计的这些物项。
下面参照附图描述以上和其它方面及实施例。
附图说明
合并于此并构成本说明书一部分的附图示出了各种实施例。
图1是根据一些实施例的用于使用生产线来设计、装配和制造器件的步骤的图示。
图2是根据一些实施例的生产线系统的图示。
图3是示出根据一些实施例的过程的流程图。
图4是示出根据一些实施例的过程的流程图。
图5是示出根据一些实施例的过程的流程图。
图6是示出根据一些实施例的过程的流程图。
图7是示出根据一些实施例的过程的流程图。
图8是示出根据一些实施例的过程的流程图。
图9是示出根据一些实施例的过程的流程图。
图10A、图10B和图10C是根据一些实施例的器件的图示。
图11是示出根据一些实施例的过程的流程图。
图12是示出根据一些实施例的过程的流程图。
图13是示出根据一些实施例的过程的流程图。
图14是示出根据一些实施例的过程的流程图。
图15是示出根据一些实施例的过程的流程图。
具体实施方式
越来越需要用于消费电子产品、汽车应用、油气应用、医疗应用、工业应用和航空航天应用等的半导体产品。另外，除了可能需要一个或多个微处理器、存储器、功率管理元件、通信部件和传感器的其他智能应用之外，还存在物联网(IoT)、云计算和大数据应用。因此，许多应用目前需要一个或多个集成电路(IC)器件来满足设计需要。
用于包括集成器件的半导体产品或器件的整体制造过程可以在高级别分解成以下步骤组：设计(101)、规划(102)、设置(103)、组装(104)、测试(105)、封装(106)和运输(ship)(107)。这些步骤在图1的生产流程100中示出。流程100中的每个处理步骤，例如在生产线系统中，可能需要若干不同的专用设备来执行整体设计、装配(fabrication)、制造和组装过程中的独特步骤。目前，对于生产线上制造的每个不同的最终产品或器件，每个过程步骤所需的设备需要针对与该产品或器件相关联的独特性质和部件进行调整或编程。但是一旦为该产品或器件设置生产线，则所述生产线能够以相对固定和最小的单位成本生产大量的该产品或器件。
然而，如果要使用与第一产品或器件相同的生产线制造第二产品或器件，则用于制造第一产品或器件的设备和所使用的处理步骤必须被修改以仅处理第二产品或器件。过程步骤的这种改变以初始设计步骤开始，然后可能需要针对每个随后步骤进行改变。因为新器件的生产当前需要显著的处理改变，压低集成电路和系统产品成本的焦点已经偏离了市场的重要部分，诸如系统级产品或器件的市场以及这些系统的集成。这意味着在没有经济的整合路径的情况下有效地留下小量产品机会。因此，需要高性价比的方式来灵活地制造小量系统级器件。
作为示例，一组半导体产品的市场可以按照公司的规模来分类，例如，在三个分段中：(1)大型垂直公司；(2)足够大到直接从供应商购买的公司；以及(3)“长尾”公司，其中的许多公司可能太小而不能获得供应商的注意，因此必须通过分销渠道购买。通常，仅大型垂直公司可以利用片上系统(SoC)技术，而长尾用户可以被降级到使用板上芯片。对于产量较小的公司，集成可能发生在印刷电路板(或者板上芯片-“COB”，也称为PCB)上，而对于产量大的公司，所述集成可以发生在片上系统(SoC)上。然而，在某些应用中，对于具有多个部件的系统的集成来说，PCB和SOC解决方案都不是最优的。在一些实例中，用于复杂系统的集成的最佳解决方案是通过使用系统级封装(SiP)来实现的，其中各种组件可以以比使用PCB或SoC更高成本效率的方式集成在一起。在一些情况下，SoC一旦被设计就可以变成可以集成到SiP中的更大系统的芯片上的子系统(SSOC)。
目前在半导体工业中使用系统级封装(SiP)器件来在一个封装中组装多个集成电路、其他器件和无源部件。SiP是有吸引力的，因为它们允许微电子系统从尺寸为数十平方厘米的印刷电路板小型化到通常为约5平方厘米或更小的单个封装。SiP使得能够使用诸如数字、模拟、存储器和其他器件和元件(诸如分立电路、器件、传感器、功率管理和其他SiP)的各种器件装配技术来集成器件，但集成在如ASIC或SoC的单个硅电路中是不可能或不切实际的。在SiP中使用的这些其它分立电路可以包括非硅基电路。
在一些情况下，由于它们的低产量机会，长尾公司必须使用PCB来集成系统。尽管它们可以具有较低的前期成本(NRE)的优点，但是这样的公司由于它们的低产量而在生产中是成本不利的。然而，大型垂直公司可以支付大的NRE来创建SoC，例如，在最终产品的寿命期间，以较低的成本较高的产量快速地补偿高的初始NRE。因此，SiP解决方案是对于长尾公司和大型垂直公司两者重要(interesting)的中间道路，因为NRE对于长尾公司是足够低的并且充分降低了部件的成本以帮助大型垂直公司。
现在参考图1，图1示出了根据一些实施例的生产过程100。在过程100的示例中，第一步骤是器件或产品101的实际设计。一旦所述器件被设计，为将在何处、如何和/或何时制造所述器件而开发了规划102。所述规划步骤还可以识别用于所述系统的电路板(有时称为母板)的部件和设计，并且可以包括从各个供应商订购那些部件和/或板以使得能够构建该器件。在规划步骤完成后，关于生产线的设置步骤103是生产线中使用的所有机器都根据需要进行准备和编程。一旦准备好，就发生组装步骤104。在组装步骤完成之后，所述器件可顺序地通过测试步骤105、封装步骤106和运输步骤107。这些步骤可以例如利用生产线系统200执行。
现在参考图2，图2是根据一些实施例的生产线系统200的图示。根据流程230，所述系统可用于生产诸如SiP器件的电子器件。所述系统可以包括生产机器208。所述系统还可包括附加机器214。所述机器可以包括例如晶片(die)放置机器，包括拾取和放置机器、线接合(wire bonding)机器和模制装置。在图2的示例中，系统200还包括存储设备。例如，机器208、214可以耦合到基底存储装置216和部件存储装置218。
在组装之后，例如通过机器208、214，所述系统可以被配置为在阶段220执行一个或多个封装和测试步骤。测试可以包括模块化测试装置，包括用于产品的处理器和储藏室(bin)。根据某些方面，系统200的一个或多个部件可以经由网络222彼此通信，网络222可以具有它自己的存储装置224。作为示例，测试设备可以与一个或多个机器208、214或其他连接的设备或机器通信以识别用于给定器件的适当的测试协议。另外，所述生产线系统可具有控制器模块202。控制器202或机器208的控制器可从216识别基底并将其放置在生产线上。类似地，来自存储装置218的部件可由一个或多个机器208、214放置在生产线上的基底上。然后将填充的基底沿生产线在流程230上向下传递到附加机器(例如214)以进一步组装所述器件。根据一些实施例，一个或多个机器和/或控制器202包括存储器204、210和一个或多个处理器206、212。因此，生产线系统包括存储器和处理器。在一些实施例中，机器208、214包括检测器226，用于读取正在处理的器件的光和/或电标识符。例如，它们可以检测在系统200上使用的基底的标识符。这样的信息可以经由网络222在系统200部件之间传送。
图2以多个功能模块的形式示意性地示出了包括生产线系统200的部件。包括处理器206、212的模块可以包括数据处理系统(DPS)，其可以包括一个或多个处理器(例如，通用微处理器和/或一个或多个其他处理器，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)等)。系统200的各个部件还可以包括发射机和接收机，其中发射机和接收机包括网络接口，以经由网络222进行通信。这样的通信可以是有线或无线的。根据一些实施例，存储器204、210可以包括一个或多个非易失性存储装置和/或一个或多个易失性存储装置(例如，随机存取存储器(RAM))。在一些实施例中，系统200可被编程为执行本文描述的步骤(例如，本文参照图1、3-9和11-15的流程图描述的步骤)，包括通过非暂态计算机可读介质，诸如但不限于磁介质(例如，硬盘)、光学介质(例如，DVD)、存储器装置(例如，随机存取存储器)等。在其它实施例中，系统200可以被配置成在不需要代码的条件下执行本文中所描述的步骤。因此，本文描述的实施例的特征可以以硬件和/或软件实现。
现在参考图3，图3是示出根据一些实施例的由生产线系统执行的用于制造多个SiP器件的过程300的流程图。例如，过程300可以由系统200执行。
过程300可以例如开始于步骤310，在步骤310组装多个SiP器件中的第一器件。根据一些实施例，步骤310的组装包括两个子步骤310-1和310-2。在步骤310-1中，根据第一设计将第一多个部件布置在第一基底上。在某些方面，所述第一基底具有位于所述第一基底的表面上的第一光标识符。在步骤310-2中，创建第一电标识符。该电标识符可以例如与第一设计有关。
在步骤320中，组装多个SiP器件中的第二器件。根据一些实施例，步骤320的组装包括两个子步骤：320-1和320-2。在步骤320-1中，根据第二设计将第二多个部件布置在第二基底上。诸如系统200的生产线系统可以将第一和第二设计导入到其一个或多个存储器中。在某些方面，第二基底具有位于所述第二基底的表面上的第二光标识符。在步骤320-2中，创建第二电标识符。该标识符可以例如与第二设计有关。在一些实施例中，第一被导入的设计参考第一光标识符和第一电标识符，而第二被导入的设计参考第二光标识符和第二电标识符。另外，并且根据一些实施例，所述第一器件和第二器件可以在单个生产运行(production run)中生成。因此，可以一起制造具有不同设计和/或基底并且可能使用不同部件的不同SiP，而无需重组或以其它方式调整生产线系统。
步骤310的组装和步骤320的组装可以例如使用机器208和214中的一个或多个来执行。例如，组装可以包括通过机器放置一个或多个晶片或其他部件。所述标识符可由检测器226读取。流程300中使用的设计可以存储在例如存储器204和210中的一个或多个中，并且由处理器206、212中的一个或多个控制。第一基底和第二基底可以存储在存储装置216中，而所述部件可以例如通过机器208从存储装置218检索。
在一些实施例中，步骤310和320的第一基底和第二基底可以具有彼此相同的布局。例如，所述基底可以具有相同的层、布线和连接布置。在这个示例中，所述基底可共享相同的光标识符。备选地，在一些实施例中，所述基底可具有不同的布局和使用不同的光标识符。无论布局是否相同，所述基底都可以是用于处理的同一基底面板的一部分。也就是说，根据一些实施例，诸如系统200的生产线系统所使用的面板可包括所有相同的基底或不同基底的布置。在某些方面，所述生产线系统可使用所述光标识符来识别面板的每个基底。所述面板可被存储在例如系统200的存储装置216中。
根据一些实施例，创建第一电标识符的步骤310-2包括将一个或多个电阻元件、电容元件或接合线放置在第一基底上。类似地，步骤320-2可包括将一个或多个电阻元件、电容元件或接合线放置在第二基底上。在某些方面，所述基底的光标识符可由一个或多个电阻元件、电容元件或接合线形成。所述光标识符可以是例如数值。在某些方面，数值和/或部件布置可由诸如系统200的生产线系统读取。另外，生产线系统可以被配置成至少部分地基于第一光标识符或第二光标识符来调整诸如生产线系统200中的机器208、214的一个或多个机器的一个或多个设置。生产线系统还可以至少部分地基于第一电标识符或第二电标识符来调整生产线系统中的一个或多个机器的一个或多个设置。在这方面，可以通过使用标识符来控制用于特定运行和/或设计集合的生产线系统的特定操作。
在某些方面，过程300可包括附加步骤。这些步骤可以包括例如将所述第一部件和所述第二部件一起装载在生产线系统上，其中所述第一组部件和所述第二部件选自单组部件。此外，所述第一基底和所述第二基底可以装载在生产线系统上，其中所述第一基底和所述第二基底中的每一个是用于一个或多个器件族的通用基底。所述装载步骤可以发生在例如步骤310之前。另外，过程300可以包括基于第一光标识符和第一电标识符中的一个或多个测试第一器件，以及基于第二光标识符和第二电标识符中的一个或多个测试第二器件。
现在参考图4，图4是示出根据一些实施例的用于制造多个SiP器件的过程400的流程图。过程400可以例如利用生产线系统200执行。
过程400可以例如开始于步骤410。在步骤410中，诸如系统200的生产线系统被设置针对多个SiP器件中的第一SiP器件的第一设计。该设置可以包括例如设置一个或多个机器208、214，诸如具有正确的SMT(和其它)部件的拾取和放置机器、具有正确的晶圆(wafer)或晶片(die)放置机器、具有正确的组合测试程序的自动测试设备220，以及设置任何线接合、模制和球粘结机器208，214。在步骤420中，同一生产线系统被设置针对多个SiP器件中的第二SiP器件的第二设计，使得第一设计和第二设计两者都设置在所述生产线系统中。因此，根据一些实施例，诸如系统200的生产线系统可以被同时设置以生产两种不同的器件，即使这些器件使用不同的基底和部件。
在步骤430中，在生产线系统上一起装载第一组部件和第二组部件。根据一些实施例，第一组部件和第二组部件选自单组部件。例如，第一组部件可以是第二组部件的替换版本。作为示例，第一组部件可以是具有第一特性的运算放大器，而第二组是具有第二特性的运算放大器。同样作为示例，对运算放大器进行预先选择，使得仅某些类型和值可用于所述多组部件中。在一些实施例中，第一组部件和第二组部件中的至少一个是一组装配的SiP。这些部件可以被装载到存储装置218中。
在步骤440中，在生产线系统上装载第一基底和第二基底。根据一些实施例，第一基底和第二基底可以位于用于处理的通用面板上。第一基底和第二基底也可以具有相同的布局。所述基底可装载到例如存储装置216中。
在步骤450中，基于第一设计和第二设计来组装第一SiP器件和第二SiP器件。在某些方面，第一设计使用来自第一组部件的至少一个部件和第一基底，而第二设计使用来自第二组部件的至少一个部件和第二基底。第一SiP器件和第二SiP器件的组装可以例如在单个生产运行期间发生。根据一些实施例，第一基底和第二基底各自包括一个或多个光标识符，并且所述组装至少部分地基于所述标识符。另外，第一设计可以对应于第一SiP器件的电标识符，并且第二设计可以对应于第二SiP器件的电标识符。
在一些实施例中，第一基底和第二基底中的每一个都包含用于部件之间的可编程互连的连接器垫的矩阵。在该示例中，组装450第一SiP器件和第二SiP器件还可以包括：(i)根据第一设计使第一基底上的多个矩阵垫互连；以及(ii)根据第二设计使第二基底上的多个矩阵垫互连。互连可以例如通过线接合机器208执行。
现在参考图5，图5是示出根据一些实施例的用于制造多个SiP器件的过程500的流程图。过程500可以例如利用生产线系统200执行。
过程500可以例如开始于步骤510。步骤510包括为多个SiP器件设计设置诸如系统200的生产线系统。设置510可以包括例如关于图12讨论的一个或多个过程。根据一些实施例，所述多个设计中的每一个都包含选自预选组的部件和预选组的基底的部件和基底。在某些方面，多个SiP器件设计可以仅使用来自预选部件和基底组的部件和基底。
在步骤520中，基于所选择的SiP器件设计将预选组的部件装载到生产线系统的设备上。部件可以被装载到例如系统200的存储装置216中。
在步骤530中，基于所选择的SiP器件设计，将预选组的基底装载到生产线系统的设备上，例如从基底存储装置216。根据一些实施例，预选组的基底中的每个基底都用于一族器件。此外，生产线系统可以包括被配置为接收标准尺寸的基底的一个或多个机器，并且预选组的基底中的每个基底可以具有标准且固定尺寸。
在步骤540中，根据多个SiP器件设计中的第一SiP器件设计，使用生产线系统将所选择的部件组装在所选择的基底上以创建第一数量的SiP器件。根据多个SiP器件设计中的第二SiP器件设计来创建第二数量的SiP器件。根据一些实施例，第一数量和第二数量的创建的器件中的至少一个是一个。因此，根据所提供的方法的某些方面，可以针对特定的SiP器件设计来实现小到1的批量大小。在进一步的实施例中，多个SiP器件设计各自具有独特标识符。该标识符可以对应于根据所述设计组装的SiP器件的一个或多个光标识符或电标识符。
根据一些实施例，过程500还可以包括对在所述生产线系统中的一个或多个设备-例如机器208、214-编程，从而在每个所述设备上装载所述基底时，基于每个所述基底的所述独特标识符与所述设计一起自动调整其设置，以执行每个基底所需的独特活动。这可以例如作为设置步骤510的一部分来执行。
现在参考图6，图6描绘了用于生产线系统的设计步骤和设置步骤之间的交互的详细步骤600。例如，600可示出对应于图1的101-103并且与生产线系统200有关的步骤。在一些方面，步骤600描述产品设计601和设计工具602之间的关系以及来自这两个活动的输出。所述输出包括例如设置生产线设备用于组装步骤604的指令、最终物料清单(BoM)605，使得可以购买正确的部件并创建成本核算数据606。根据一些实施例，一个其它潜在输出是新设计603的信息，其可以是成本降低的版本、产品线中的新家庭成员、和/或下一代产品。与步骤600有关的信息可被存储在例如存储器204、210和224中的一个或多个中。
根据示例过程的流程600，该信息被返回到产品设计607。在某些方面，设计过程动作601和602可包括：(1)开发器件的功能设计；以及(2)使用生产流程识别组装过程期间将插入的各个部件。所得到的设计细节可以在规划和启动生产之前返回到器件的所有者以停止活动(signoff)。
负责产品(或器件)设计601的系统设计团队可以例如进行系统的设计并验证其功能。可通过下述一种或多种方式来验证特定功能，包括通过使用计算机模拟、通过创建器件的模拟板版本、通过使用PCB(印刷电路板)或SoM(系统化模块，System on Module)原型方法制作、或假定产品在过程之前已经生产而通过改变器件的现有版本。然后可以将经过验证的设计输入到组装过程设计工具602中。
现在参考图7，图7描述了关于根据一些实施例的设计过程700的细节。如图7所示，多个系统可以被设计为具有针对它们创建的单个生产流。例如，设计工具702可以接受来自产品设计过程701的一个或多个文档或数据片段或信息作为输入。设计工具的若干预设计功能可被创建并放置在部件库703中；已经从先前设计创建并且可用于生产线的设计中的系统构建块(SBB)704(标准SIP基底)库(这些基底可以适用于基于例如但不限于处理器、模拟接口、存储器、功率管理、传感器和致动器的器件族)；可以在组装过程期间使用的晶片形式的可用IC 705的库(如A/D或D/A、处理器、运算放大器、存储器等)；以及可在组装过程期间使用的无源或其他类型的部件706的库。信息可以存储在例如存储器204、210和224中的一个或多个中并且经由网络222传送。在一些实施例中，除了正常的固定基底互连之外，每个基底可以包含位于基底表面上的导电垫矩阵，以允许粘结至基底的部件之间的可编程互连。
根据某些实施例，无源和其他部件仅是每种类型部件的所有可能值的预选子集。例如，代替具有用于设计中的任何值的电容器，电容器库将具有预选值，例如，但不限于，1微法、0.1微法、0.001微法等。类似地，对于电阻器和其它类型的无源部件和IC，仅有限的预选值将会得到以用于设计中。
来自系统设计者的系统设计输入可以与标准基底(SBB)704的库匹配，其中每个SBB类型能够用于子系统族。在该匹配中，所述系统设计被解析为可对应于SBB上可得到的电路族中的一个或多个的部分。例如，如果产品需要多个模拟接口器件，则将SBB的预定库与期望的系统设计要求进行比较。如果找到适当的模拟SBB，则适用于对应可使用特定SBB制成的系统设计部分的子系统的示意性网表和BoM的部分可以分配给具体的特定匹配SBB。然后可以分配产品构建块(PBB)，其是利用根据网表连接的BoM部件填充的标准基底。PBB可以是填充有用于子系统族之一的部件或系统的部分区段的部件的SBB。在某些方面中，每一基底SBB可含有位于基底表面上的导电垫矩阵，以允许除正常固定基底互连之外还粘结到基底的部件之间的可编程互连。
根据一些实施例，并非所有的系统产品设计(SPD)都需要被集成到单个SiP中。在许多情况下，存在位于系统设计中的逻辑分组的部件，其中这些逻辑分组的部件能够制造可被集成到构建块SiP(BBSiP)中的通用构建块。例如，在模拟接口系统中，可能存在对运算放大器的BBSiP的共同需求。对于专用于运算放大器电路族的基底类型，该BBSiP可以在其上具有n个运算放大器，对于n个运算放大器中的每一个都具有m个无源位置。许多不同的运算放大器信号调节电路BBSiP可以被配置在同一SBB上。除了正常的固定基底互连之外，每个SBB基底可以包含位于基底表面上的导电垫矩阵，以允许粘结到基底的部件之间的可编程互连。这可以利用定制的A/D和D/A BBSiP、处理器系统BBSiP或传感器和致动器BBSiP来完成。虽然此实例涉及运算放大器，但其可应用于其它无源和有源部件，包括其它SiP。
参考图7，在某些实施例中，如果针对产品设计的部分在SBB的库中不存在匹配，则提出新的SBB 707并布局708以适应所述设计的该部分，或者那些部件不被接受作为生产流程的一部分，并且系统设计者负责将它们包括在母板设计710中，该母板设计710后来将粘结完成的PBB 709以完成最终的系统设计。
此外，独特的基底标识号(ID)可以分配给每个SBB。该ID可以在整个制造和组装过程中使用。该ID可以通过不同的方法永久地包括在基底上，例如但不限于激光划片，或者使用可检测阵列给出二进制或模拟代码。二进制或模拟代码可与封装基底的某些引脚相关联，使得其可在基底已被封装之后读取。所述ID也可以由位于基底上的微处理器、微型计算机或非易失性存储器存储，如果在基底上可用的话。该ID可以是视觉可读标识符，诸如数值。
为了管理在同一基底上组装多个器件的过程，可以将器件ID或PBB ID添加到基底并且用于识别为生产线中的每个器件构建的器件。在一些实施例中，将设计ID添加到基底ID以形成器件(在其中可具有多个PBB)或PBB ID以确定例如将被放置在基底上的部件将使用什么测试例程用于最终测试、多少部分数量将放置在封装的器件上并且将运输到什么地方等。独特器件(或产品)标识编号可以由生产线系统中的设备(包括机器208、214)使用，以选择和使用用于该板的该设备及其相关联部件所需的程序。PBB可以是独立器件。
例如，可以在两个步骤中定义PBB ID，使得其ID将是可光检测和电检测的。SBB ID可以被创建为初始基底布局的一部分。例如，SBB ID可以在其ID中具有n位，这取决于在面板上有多少不同的基底。作为示例而非限制，ID可由一组封装引脚或选择性地粘结到电压轨道或保持打开(或连接到第二电压轨或接地)的球来确定。当引脚被一件设备以电方式读取时，每个引脚将被保持在电压轨道或断开(或在第二电压轨道或接地)。在其保持打开的情况下，使用读取所述ID的设备上的下拉(或上拉)电阻器，假设下拉电阻器连接到地，则输出将处于轨道电压或接地。
所述ID的第二部分可在例如SMD器件粘结到基底的第一组装步骤处产生。在一些实施例中，电阻器例如粘结到第二组m个引脚和电压轨道。这些电阻器可以是整个设计ID的SBB ID部分的基础，其中整个器件ID是n位SBB和用于独特设计ID的m独特位的组合。在该示例中，并且使用与用于SBB ID的方法相同的方法，读取ID的设备将基于下拉电阻器得到轨道的电压或接地，或者可以以光学方式扫描并且得到任何电阻器和它们的放置。对于一些实施例，需要进行SBB ID和设计ID标记方法，使得可以以光学方式和以电学方式检测ID。通过提供比仅轨道电压或接地更多的电压电平，使用针对m个ID位的各种电阻值为设计ID给出更多选项。对于一些实施例，最终器件可以是单个PBB，并且在这种情况下，设计ID和PBBID是相同的，并且器件ID是SBB和设计ID的组合。对于其它实施例，在最终器件包含多个PBB的情况下，器件ID将是唯一的。
现在参考图8，提供了根据一些实施例的从系统设计的输入创建一组产品构建块(PBB)的详细过程800。更具体地，图8进一步描绘了系统产品设计工具802(例如，如关于图7所描述的)可以如何创建具有许多PBB 803、804、805和母板806的完整的系统设计810。系统产品设计(SPD)工具802使用来自系统设计物项801、SBB库808和部件库809的输入来创建PBB 803、804、805和母板807。在某些方面，图8的SBB库808可以对应于部件库703的SBB部分704，并且部件库809可以对应于图7中的部件库703的IC 705和无源706部分。类似地，PBB803、804、805可对应于图7的PBB n部分709，且母板设计806可对应于图7的母板710。虽然系统设计810图示为具有多种输出，但BoM可以是用于设计中所使用的所有PBB的聚合BoM，以及待安装在母板上的任何部件。类似地，格柏文件(资料的输出或准备文件，gerber)可以是母板806的文件。
现在参考图9，图9描绘了根据一些实施例的使用一个PBB来创建用于多个不同系统设计的系统的部分的过程900。更具体地，图9描绘了可以如何利用系统产品设计(SPD)902来设计使用同一组的PBB 903、904、906的许多系统905、915、925。在该示例中，SPD工具902将来自三个不同的系统设计901、911、921、SBB库908和部件库907的系统设计信息作为其输入，以使用每个SiP系统905、915和925的PBB中的至少一个生成独特的一组SiP。在某些方面，SBB库908对应于部件库703的SBB部分704，并且部件库907对应于图7中的部件库703的IC 705和无源706部分。以类似方式，PBB 903、904、906对应于图7的PBB n部分709，且母板设计909对应于图7的母板710。在该示例中，系统设计905、915、925被示为具有各种PBB和母板。用于所有这些系统的BoM可以是用于设计中使用的所有PBB的BoM以及将安装在母板上的任何部件的聚合。类似地，尽管未描绘，但每一系统设计可包含用于所述系统的母板的gerber文件。
在图8和图9的示例中，分别描绘了具有许多PBB的一个系统设计，并且一个PBB使用在多个系统中。根据一些实施例，系统设计则将由例如如图10B中所示的具有一个或多个BBSiP或PBB的母板组成。利用包含在BBSiP中的系统的复杂部分，可以用更少的导电层、更小的覆盖区和更低的总成本来简化基底(母板)。如图8中所描绘的，设计工具801可接受一个或多个输入，包含器件示意图、器件网络列表、一个或多个PCB Gerber文件、材料清单(BoM)、器件的规格及描述器件所需的任何其它文档、数据或信息。
现在参考图10A，描绘了根据一些实施例的产品构建块(PBB)1000的示例的俯视图。在该示例中，PBB具有集成在SBB 1010上的多个部件。所述部件是无源装置1001、处理器1002、视频放大器1003、电源管理集成电路1004、千兆以太网Phy 1005、模拟接口芯片1006、EEPROM 1007和两个存储器装置1008、1009。PBB的其他示例可以是更复杂的或几乎不复杂的。尽管没有单独描绘，但是PBB1000具有类似于图10B的物项1017的以光学方式和电学方式可读的SBB和PBB标识符。
现在参考图10B，描绘了根据一些实施例的使用具有四个PBB 1013、1014、1015、1016和相关联的分立部件1012的母板1011制造的完整系统1090的俯视图。类似地，图10C描绘了母板1011的侧视图，其包含母板侧视图1021、PBB 1023、1024、1025和相关联的分立部件1022。系统1090还包括用于基底1011的光标识符1017。
图10B还描绘了可以如何使用电阻器1033、1040、1043或可以粘结到类似于垫1036、1037的垫的其他部件来制造光标识符1017的一个实施例的展开图，这些垫又可以粘结到用于外部引脚或球的球1031、1034、1035、1038。以此方式，光标识符还可以使用器件1090的外部引脚或球来以电的方式进行测量。再次，举例来说，但不作为限制，所述ID可由选择性地粘贴到电压轨道或保持打开(或连接到第二电压轨道或接地)的一组封装引脚或球来确定。当引脚被一件设备以电的方式读取时，每个引脚将被保持在电压轨道或断开(或在第二电压轨道或接地)。在其保持打开的情况下，使用读取ID的设备上的下拉(或上拉)电阻器，假设下拉电阻器连接到地，则输出将处于轨道电压或接地。
根据一些实施例，一旦已经完成了所提供的“组装-准备就绪”的设计，就可以将其返回给系统设计者用于批准。一旦批准，就可以根据需要解析该设计，以例如设置生产线、购买所述部件和进行成本核算。现在参考图11，提供了根据一些实施例的规划步骤1100。在该示例中，图1中示出的设计过程101的输出是要被用作独立系统或者作为要被制造的给定最终产品的一部分的每个SiP所需的至少BoM。一旦针对被聚集到组装流104中的所有其它设计标识了所有必要的部件，就选择销售商的最小集合1111，并且购买用于要被组装的所有SiP的部件1112。然后接收所述部件和基底，检查损坏或其它特性并存储1113、1114。
在一些实施例中，可以使用相同的同一基底来设计若干不同的系统设计，例如，PBB。在某些方面，多个此类基底为许多不同类型的系统提供选项。因此，成本核算1115可以简化，因为它关心聚合生产流程而不是构成聚合生产流程的每个独特SiP。在某些方面，聚合流程涉及由聚合流程中所有SiP使用的一个固定值的电容器的总数，而不是处理每个单独的SiP设计的电容器的独特数量。规划过程102的输出是组装104、测试105、封装106和运输107过程的设置103所需的信息。
在一些实施例中，图11中所描绘的规划过程使用具有预先选择值的通用BoM物项和使用跨越不同产品的通用基底集合，而不是在选择销售商1111和订购部件1112的同时针对每个新产品具有新BOM物项和所需基底改变。无源部件和其他部件可以是适用于部件的所有可能值的预选子集。例如，代替具有用于设计中的任何值的电容器，电容器的库将具有预选值，例如但不限于1微法、0.1微法、0.001微法等。类似地，对于电阻器和其它类型的无源部件，仅有限的预选值将可用于设计中。类似地，对于有源器件，如运算放大器、A/D、处理器和存储器，用于这些器件的有限的预选晶片将被选择并可用于设计中。因此，原始系统设计者可被约束为使用来自具有预选电气值的选定部件集合的部件，同时提供其特定产品或器件需要的相同功能。该约束可以通过将该组部件限制为在制造批量中要生产的器件设计的聚合所实际需要的那些部件来减少。如果在制造批量中包括n个系统器件(由n个系统器件组成)，则该限制可以是指n个系统器件需求而不是更大的系统器件组。
在某些方面，使用显现为单个和不变供应商的新供应链，但不考虑通过销售商质量评定系统1113的实际分供应商。例如，一个主要供应商可以识别为用作BoM的所有所需部件的实际供应商(包括在制造批量中的所有系统器件的聚合)。实际供应商的责任是通过以预先协商的价格与分销商/供应商协商来确保针对所有构建的所需器件设计仅在即时生产(Just in Time,JIT)1114中提供优质部件。当与规划过程中由于获得资格、与每个系统产品BoM中的每个部件所涉及的各个供应商会面、与各个供应商交谈、协商花费了大量时间的方法相比较时，实施例提供了效率优点。再次，聚合流程可以更关心聚合流程中的所有SiP使用的一个固定值的电容器的总数，而不是处理每个单独的SiP设计的电容器的独特数量以及每次一个地针对每个单独的SiP设计的BoM进行协商。例如，每个单独的SIP可以具有其自己的组成其BoM的部件的补充；这些部件中的每一个将具有规格和品质要求。每个部件将需要按照其设计所需的量进行购买。如果存在十个这样的作为聚合流程的一部分的SiP设计，则潜在地存在十次单独会面来为十个设计购买这些部件。如果所有设计都使用相同的固定值电容器，则购买该电容器的步骤可被聚合成一次会面和一个购买订单以按所有十个设计所需的量购买该相同电容器。类似地，对于任何品质要求，仅需要一个销售商资格而不是十个单独的资格。
现在参考图12，描绘了根据一些实施例的设置步骤1200。根据图1，针对SiP组装的设置步骤1200包括基于来自设计过程101的各个BoM从规划过程102收集各种生产机器的所需信息。对于每个基底(SBB)或器件ID，该信息被用于例如设置具有正确的SMT部件的拾取和放置机器1211、具有正确的晶圆或晶片的晶片放置机器1212、具有正确的组合测试程序的ATE 1213、以及设置线接合、模制和球粘结机器1214。一旦设置过程已经完成，组装104、测试105、封装106和运输107的下一步骤就可以继续。
通过使用标准基底设计，相同基底可用于多个SiP。这消除了对使用标准基底的每个新系统设计或PBB重新设置的需要。这与其中每个设计或SiP利用不同基底、有源和无源器件的不同集合、不同晶片粘结剂、接合线、和模制材料的设置相反，并且其中每个SiP要求改变制造线中的所有设备的设置步骤。类似地，通过总是在晶片拾取和放置机器处呈现组成晶片的超级集合并且具有用于确定拾取哪个器件子集的机理来减小或消除随时间的改变以在拾取和放置机器上装载晶圆或晶片。使用标准基底面板尺寸消除了对于表面安装技术(SMT)、晶片粘贴、线接合、模制中的独特基底处理系统的需要，因为所有部件位置相同。通过在BGA封装中利用完全互补(完全填充)的球阵列，避免了对独特的球放置工具的需要。如果仅使用球的一部分，则需要特殊的球放置工具才能够仅粘结该部分球。并且如果该部分改变，则粘结它们的工具也可能必须改变。
现在参考图13，描绘了根据一些实施例的组装步骤1300。如图1所示，用于SiP组件的组装步骤104，正如其用于集成电路组件，遵循设置过程103，其中每个相关联的生产线机器被编程为基于与面板中的基底相关联的设备ID 1311用适当的有源和无源部件1314填充基底1312的面板。在此实例中，在1313处完成在组装过程期间所需的集成电路晶片的任何测试或编程，其虽然当前未执行，但在未来可执行。例如，但不限于，编程可以通过接合线布置、激光蚀刻、用激光器改变EEPROM位等来执行。组装可以基于来自设计过程101的各个BoM，通过规划过程102来确定。一旦完成了组装过程，就可以进行测试105、封装106和运输107的下一步骤。
根据一些实施例，所公开的方法和系统使用在整个组装过程中可读取的独特基底或器件ID 1311，以确定可用于作为组装步骤的一部分粘结到基底的来自有源和无源部件的超级集合的所有需要的拾取和放置动作。独特的基底ID结合独特的设计ID可以指示生产线机器仅将所需要的部件放置在面板中的每个基底上。利用相同的晶片粘结剂、相同的接合线、模制化合物和焊球材料，避免了材料在拾取和放置机器中的转换。基底ID可以通过诸如对其进行激光标记的方法、通过在系统产品上分配引脚以承载基底ID、或者由微控制器(uC)或微处理器(uP)(如果是系统产品的一部分)读取的寄存器来永久地添加到基底。因此，可以通过读取基底上的器件ID来选择器件，而不考虑呈现给标记机器的SiP的混合。基底或最终封装的激光标记可由基底上的ID选择，而不考虑呈现给标记机器的SiP的混合。
在某些实施例中，对晶片1314的独特放置的调节可以由器件的超级集合(从包括在生产批次中的许多系统器件)制成，并且可以通过若干手段完成，例如但不限于，载体中的多个晶片(也称为晶圆包)，或者堆叠在晶片粘结机器中的处理系统中的几个完整或部分晶圆。通用的组装过程参数是目标，线接合布局可以在设计阶段101或规划阶段102期间选择，使得在组装阶段104期间可以使用多个线长度和线数目。类似地，使超级集合的无源器件可以在拾取和放置机器处的多个卷轴中可用，并且机器拾取用于每个特定系统SiP器件的必要的无源器件1312。例如，代替在设计中使用的任何值的电容器，电容器将具有预选值，例如但不限于1微法、0.1微法、0.001微法等。类似地，对于电阻器和其他类型的无源组件，仅有限的预选值使用在设计中并且可用于拾取和放置。类似地，对于有源器件，如运算放大器、A/D、处理器和存储器，用于这些器件的有限的预选晶片将被选择并在卷轴(或其他)中可用以用于设计。
现在参考图14，提供了根据一些实施例的测试步骤1400。该步骤可以对应于例如图1的步骤105。在该示例中，一旦完成设计101、规划102、设置103和组装步骤104，就在封装部件上开始测试步骤105。根据一些实施例，测试步骤1400针对测试中的所有单元(UUT)使用相同的测试器平台，并且其在先前步骤中被组装。例如，使用模块化测试程序1411，其基于其设计ID 1412改变如何测试UUT。在一些实例中，通用负载板被用于具有相同物理尺寸的所有UUT。负载板可具有可由测试程序选择的电源的超级集合和信号引脚。如果UUT能够这样做，则测试步骤1400可以使用自测试能力1414。测试步骤还可使用具有至少n+1个储藏室的同一处理器1415，其中存在用于良好系统产品的n个储藏室和用于不良单元的一个储藏室。如果针对多个故障模式或针对任何一个系统产品的多个运输位置需要进一步分拣，则可能使用附加储藏室。最后，测试器可在来自设计步骤101的每个产品或器件的封装器件上不使用连接(NC)引脚，以创建如在规划102、设置103和组装104步骤中确定的附加测试能力。用于测试目的的NC引脚的任何使用都意味着那些引脚不被认为是正常产品操作所需的引脚的一部分，并且被连接到产品内部的测试特征并且仅用于测试目的。测试步骤1400的这些方面可以消除对将被测试的批中的每个独特器件的独特测试平台、负载板、测试程序和处理程序的需要。一旦器件被测试并通过了，适用于每个独特产品设计的良好电器件就准备进行封装106和运输107。
现在参考图15，图15描绘了根据一些实施例的封装和运输步骤1500。这可以对应于例如图1的步骤106和107。在该示例中，一旦来自组装步骤104的多个不同器件被测试105，则将所得到的良好电气器件封装106并运送107至OEM或客户。用于将测试步骤中的良好器件装箱的托盘被转移到被设计用于每个OEM 1512或客户所需的封装数量方面的各种封装尺寸和数量1511的运输托盘。通过将PDC 1513的功能结合到两个步骤中，可以针对大或小的批量大小优化封装106和运输107步骤。
根据一些实施例，第一步骤是集成最终器件的任何质量控制检查。在封装和运输之前，可能需要检查各个器件的缺陷。这些测试可以通过添加高速多频谱相机而被集成到测试序列中，其中所述高速多频谱相机在器件被封装在测试板上和从测试板移除时分析所述器件。通过视觉检查器件的算法来做出品质决定。然后，如果QC通过，则该决定被中继返回到处理程序，继续正常装箱，或者如果QC返回失败，则将该器件放置在QC故障的储藏室中。
一旦从电气和QC角度认为该器件是可接受的，就可以将其封装以便运输到客户，例如以完成订单1512。这可能要求订单履行系统，以与测试器和处理程序通信。在某些方面，测试器/处理程序需要识别其正在使用订单履行系统中的数据并且基于独特产品或设备ID来工作的当前器件。订单履行系统需要告诉测试器/处理程序该设备如果良好的话，需要进入特定的订单/托盘。处理程序知道用于该订单的托盘位于哪里，并将测试的和QC的器件存放在正确的托盘中。如果托盘是满的或订单完成，则订单履行系统发信号通知处理器将托盘移动到密封和贴标签站。如果订单未完成或托盘未满，则托盘被推迟直到下一个需要的器件被测试。由于处理程序一次只能处理设定数量的托盘，所以现在需要系统来保持“正在进行中的”托盘，同时测试器在其他托盘上工作，直到再次服务先前托盘。该处理机具有储存托盘的支架和小传送带以将托盘移入和移出处理程序和搁板。该处理机具有传送带臂，其向上和向下以及向左和向右移动以将托盘与适当的搁板对准。该系统由测试器、订单履行系统和过程管理系统控制。标准化托盘的使用也可引起本文所述的定制系统实施例的问题。标准托盘要求托盘中的每个器件具有相同的尺寸并且每个托盘在其内具有相同数量的部件。这需要用于每个器件的不同托盘，增加了载货的尺寸和浪费的空间，因为一些托盘仅部分填充就被运输了。相反，标准托盘和定制托盘的混合可以用于以最有效的方式封装订单。使用算法来计算订单的最佳封装情况。然后在可能的地方使用标准托盘。当使用其他物更优化时，可以通过3D打印过程创建定制的托盘以匹配最佳封装。定制的托盘给予了配套设备的能力，其在单个待运的托盘中具有所有不同类型的不同尺寸的器件。给予客户关于他们希望的灵活性来接收他们的订单。在托盘/订单完成并送至密封和贴标签站之后，它们按照订单规格来进行封装，并通过商业上可用的服务运送给客户。
虽然本文描述了本申请的各种实施例，但是应当理解，它们仅作为示例而非限制来呈现。因此，本申请的广度和范围不应受到任何上述示例性实施例的限制。此外，上述元件在其所有可能的变型中的任何组合被本申请所涵盖，除非在本文中另外指出或者与上下文明显矛盾。
此外，虽然以上描述和附图中示出的过程被示为一系列步骤，但这仅仅是为了说明。因此，预期可添加一些步骤，可省略一些步骤，可重新布置步骤的次序，且可并行执行一些步骤。

Claims (40)

1.一种用于在生产线系统(200)上制造多个系统级封装SiP器件的方法(300)，包括：
组装(310)所述多个SiP器件中的第一器件，其中，组装所述第一器件包括：
根据第一设计在第一基底上布置(310-1)第一多个部件，其中，所述第一基底具有位于所述第一基底的表面上的第一光标识符，以及
创建(310-2)与所述第一设计相关的第一电标识符；以及
组装(320)所述多个SiP器件中的第二器件，其中，组装所述第二器件包括：
根据不同的第二设计在第二基底上布置(320-1)第二多个部件，其中，所述第二基底具有位于所述第二基底的表面上的第二光标识符，以及
创建(320-2)与所述第二设计相关的第二电标识符。
2.根据权利要求1所述的方法(300)，其中，所述第一基底和所述第二基底具有相同的布局，并且所述第一光标识符和所述第二光标识符相同。
3.根据权利要求1所述的方法(300)，其中，所述第一基底和所述第二基底具有彼此不同的布局，并且所述第一光标识符和所述第二光标识符彼此不同。
4.根据权利要求1-3中任一项所述的方法(300)，其中，所述第一基底和所述第二基底是通用面板的一部分。
5.根据权利要求1-4中任一项所述的方法(300)，其中，创建(310-2)所述第一电标识符包括将一个或多个电阻元件、电容元件或接合线放置在所述第一基底上，并且创建(320-2)所述第二电标识符包括将一个或多个电阻元件、电容元件或接合线放置在所述第二基底上。
6.根据权利要求1-5中任一项所述的方法(300)，其中，所述第一光标识符和所述第二光标识符中的至少一个由一个或多个电阻元件、电容元件和接合线形成。
7.根据权利要求1-6中任一项所述的方法(300)，其中，组装所述第一器件和所述第二器件发生在单个生产运行中。
8.根据权利要求1-7中任一项所述的方法(300)，进一步包括：
将所述第一设计和所述第二设计导入到所述生产线系统(200)的一个或多个存储器(204、210)中，其中，第一被导入的设计参考所述第一光标识符和所述第一电标识符，并且第二被导入的设计参考所述第二光标识符和所述第二电标识符。
9.根据权利要求1-8中任一项所述的方法(300)，进一步包括：
至少部分地基于所述第一光标识符或所述第二光标识符调整所述生产线系统(200)中的一个或多个机器(208、214)的一个或多个设置。
10.根据权利要求1-9中任一项所述的方法(300)，进一步包括：
至少部分地基于所述第一电标识符或所述第二电标识符来调整所述生产线系统(200)中的一个或多个机器(208、214)的一个或多个设置。
11.根据权利要求1-10中任一项所述的方法(300)，其中，所述第一基底和所述第二基底选自一组标准基底。
12.根据权利要求1-11中任一项所述的方法(300)，其中，所述第一光标识符和所述第二光标识符是数值。
13.根据权利要求1-12中任一项所述的方法(300)，进一步包括：
将所述第一部件和所述第二部件一起装载在所述生产线系统(200)上，其中，所述第一组部件和所述第二部件选自单组部件。
14.根据权利要求1-13中任一项所述的方法(300)，进一步包括：
将所述第一基底和所述第二基底装载在所述生产线系统(200)上，其中，所述第一基底和所述第二基底中的每一个是用于一族或多族器件的通用基底。
15.根据权利要求1-14中任一项所述的方法(300)，进一步包括：
基于所述第一光标识符和所述第一电标识符中的一个或多个测试所述第一器件；以及
基于所述第二光标识符和所述第二电标识符中的一个或多个测试所述第二器件。
16.一种系统级封装SiP器件，包括：
基底(1011)，其中，所述基底(1011)包括位于所述基底(1011)的表面上的用于所述基底(1011)的光标识符(1017)；以及
多个部件，所述多个部件布置在所述基底(1011)上以限定对应于所述SiP器件的电标识符。
17.根据权利要求16所述的器件，进一步包括：
位于所述基底上的连接器矩阵，以允许被粘结到所述基底(1011)的所述多个部件之间可编程互连。
18.根据权利要求16或17所述的器件，其中，所述多个部件中的至少一个是SiP器件。
19.根据权利要求16-18中任一项所述的器件，其中，所述光标识符(1017)是可见的数值。
20.根据权利要求16-19中任一项所述的器件，其中，所述光学识别符(1017)识别一族通用基底。
21.根据权利要求16-20中任一项所述的器件，其中，所述电标识符对应于所述SiP器件的独特设计。
22.根据权利要求16-21中任一项所述的器件，其中，所述光标识符(1017)和所述电标识符能由生产线系统读取。
23.一种用于制造多个系统级封装SiP器件的方法(400)，包括：
针对所述多个SiP器件中的第一SiP器件的第一设计设置(410)生产线系统(200)；
针对所述多个SiP器件中的第二SiP器件的第二设计设置(420)所述生产线系统(200)，使得所述第一设计和所述第二设计都被设置在所述生产线系统(200)中；
将第一组部件和第二组部件一起装载(430)在所述生产线系统(200)上，其中，所述第一组部件和所述第二组部件选自单组部件；
将第一基底和第二基底装载(440)在所述生产线系统(200)上；以及
使用所述生产线系统(200)，基于所述第一设计和所述第二设计组装(450)所述第一SiP器件和所述第二SiP器件，
其中，所述第一设计使用来自所述第一组部件的至少一个部件和所述第一基底，并且所述第二设计使用来自所述第二组部件的至少一个部件和所述第二基底。
24.根据权利要求23所述的方法(400)，其中，所述组装所述第一SiP器件和所述第二SiP器件是在单个生产运行中执行的。
25.根据权利要求23或24所述的方法(400)，其中，所述第一基底和所述第二基底各自包括一个或多个光标识符，并且所述组装至少部分地基于所述光标识符中的一个或多个。
26.根据权利要求23-25中任一项所述的方法(400)，其中，所述第一设计对应于所述第一SiP器件的电标识符，并且所述第二设计对应于所述第二SiP器件的电标识符。
27.根据权利要求23-26中任一项所述的方法(400)，其中，所述第一基底和所述第二基底是通用面板的一部分。
28.根据权利要求23-27中任一项所述的方法(400)，其中，所述第一基底和所述第二基底具有相同的布局。
29.根据权利要求23-28中任一项所述的方法(400)，其中，所述第一基底和所述第二基底中的每一个包含用于部件之间的可编程互连的连接器垫矩阵，并且组装所述第一SiP器件和所述第二SiP器件还包括：
根据所述第一设计将多个矩阵垫连接在所述第一基底上；以及
根据所述第二设计将多个矩阵垫连接在所述第二基底上。
30.根据权利要求23-29中任一项所述的方法(400)，其中，所述第一组部件和所述第二组部件中的至少一组部件是一组已制造的SiP。
31.一种用于制造多个系统级封装SiP器件的生产线系统(200)，包括：
所述生产线系统(200)的一个或多个存储器(204、210)，所述一个或多个存储器(204、210)用于存储所述多个SiP器件中的第一SiP器件的至少第一设计和所述多个SiP器件中的第二SiP器件的至少第二设计，使得所述第一设计和所述第二设计都包含在所述生产线系统(200)的所述一个或多个存储器(204、210)中；
生产线存储设备(216、218)，其中，所述存储设备(216、218)被配置为存储位于所述生产线系统(200)上的一组预选部件，并存储位于所述生产线系统(200)上的第一基底和第二基底；以及
一个或多个处理器(206、212)，所述一个或多个处理器(206、212)被配置成控制所述生产线系统(200)的一个或多个机器(208、214)，以在单个生产运行中组装所述第一SiP器件和所述第二SiP器件，
其中，所述第一设计使用来自所述一组预选部件中的至少一个部件和所述第一基底，并且所述第二设计使用来自所述一组预选部件的至少一个部件和所述第二基底。
32.根据权利要求31所述的生产线系统(200)，其中，所述一个或多个处理器(206、212)还被配置为读取所述第一基底和所述第二基底中的每一个上的一个或多个光标识符，并且至少部分地基于所述光标识符控制所述生产线以组装所述第一SiP器件和所述第二SiP器件。
33.如权利要求31或32所述的生产线系统(206、212)，其中，所述一个或多个处理器(206、212)还被配置成读取对应于所述第一设计和所述第二设计的一个或多个电标识符，并根据所述电标识符控制所述生产线以组装所述第一SiP器件和所述第二SiP器件。
34.一种用于制造选自预选组的多个SiP器件设计的系统级封装SiP器件的方法(500)，包括：
针对所述多个SiP器件设计设置(510)生产线系统(200)，其中，所述多个设计中的每一个都包含选自预选组部件和预选组基底的部件和基底；
基于所选的SiP器件设计将所述预选组部件装载(520)到所述生产线系统(200)的设备上；
基于所选的SiP器件设计将所述预选组基底装载(530)到所述生产线系统(200)的设备上，以及
使用所述生产线系统(200)，在所选的基底上组装(540)所选的部件，以根据所述多个SiP器件设计中的第一SiP器件设计创建第一数量的SiP器件，并且根据所述多个SiP器件设计中的第二SiP器件设计创建第二数量的SiP器件。
35.根据权利要求34所述的方法(500)，其中，所述第一数量的SiP器件和所述第二数量的SiP器件中的至少一个是一个。
36.根据权利要求34-35中任一项所述的方法(500)，其中，所述预选组基底中的每一个用于一族器件。
37.根据权利要求34-36中任一项所述的方法(500)，其中，所述生产线系统(200)包括一个或多个机器(208、214)，所述一个或多个机器(208、214)被配置成接收标准尺寸的基底，并且所述预选组基底中的每个基底具有标准且固定的尺寸。
38.根据权利要求34-37中任一项所述的方法(500)，其中，所述多个SiP器件设计仅使用来自所述预选部件组和所述预选基底组的部件和基底。
39.根据权利要求34-38中任一项所述的方法(500)，其中，所述多个SiP器件设计中的每一个都具有独特标识符，其中，所述标识符对应于根据所述设计组装的SiP器件的一个或多个光标识符或电标识符。
40.根据权利要求34-39中任一项所述的方法(500)，进一步包括：
对所述生产线系统(200)中的一件或多件设备进行编程，以在所述基底装载到每个所述件设备上时，基于所述基底中的每一个的所述独特标识符结合所述设计，自动调整其设置以便执行每个基底所需的独特活动。
CN201780020528.7A 2016-02-01 2017-01-31 用于制造电子器件的系统和方法 Pending CN109417041A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662289783P 2016-02-01 2016-02-01
US62/289,783 2016-02-01
PCT/US2017/015728 WO2017136305A1 (en) 2016-02-01 2017-01-31 Systems and methods for manufacturing electronic devices

Publications (1)

Publication Number Publication Date
CN109417041A true CN109417041A (zh) 2019-03-01

Family

ID=58057265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780020528.7A Pending CN109417041A (zh) 2016-02-01 2017-01-31 用于制造电子器件的系统和方法

Country Status (4)

Country Link
US (1) US20170221871A1 (zh)
CN (1) CN109417041A (zh)
TW (1) TWI752004B (zh)
WO (1) WO2017136305A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108460209B (zh) * 2018-02-28 2022-03-04 中国空间技术研究院 一种宇航用SiP器件的FMEA分析方法和系统
CN110197019B (zh) * 2019-05-20 2021-09-10 上海望友信息科技有限公司 基于系统封装技术的工艺设计方法、系统、介质及设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667403A (en) * 1984-05-16 1987-05-26 Siemens Aktiengesellschaft Method for manufacturing electronic card modules
JP2001525993A (ja) * 1997-05-15 2001-12-11 マイクロン テクノロジー，インコーポレイテッド 集積回路識別のための方法および装置
JP2002184872A (ja) * 2000-12-15 2002-06-28 Hitachi Ltd 認識番号を有する半導体装置、その製造方法及び電子装置
CN1734436A (zh) * 2004-08-10 2006-02-15 松下电器产业株式会社 多重处理器
CN101111936A (zh) * 2004-12-13 2008-01-23 东京毅力科创株式会社 具有识别码的半导体芯片，该芯片的制造方法和半导体芯片管理系统
CN101447475A (zh) * 2007-11-29 2009-06-03 恩益禧电子股份有限公司 系统级封装
CN101504923A (zh) * 2007-06-06 2009-08-12 株式会社瑞萨科技 半导体器件、半导体器件的制造方法及其测试方法
CN103035642A (zh) * 2011-09-29 2013-04-10 瑞萨电子株式会社 半导体器件以及使用该半导体器件的SiP器件

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951811B2 (ja) * 1999-03-24 2012-06-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP3778773B2 (ja) * 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
US6673692B2 (en) * 2000-06-28 2004-01-06 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
US7582963B2 (en) * 2005-03-29 2009-09-01 Texas Instruments Incorporated Vertically integrated system-in-a-package
US7745930B2 (en) * 2005-04-25 2010-06-29 International Rectifier Corporation Semiconductor device packages with substrates for redistributing semiconductor device electrodes
KR100998324B1 (ko) * 2005-08-18 2010-12-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스
US7700458B2 (en) * 2006-08-04 2010-04-20 Stats Chippac Ltd. Integrated circuit package system employing wafer level chip scale packaging
US20080156780A1 (en) * 2006-12-29 2008-07-03 Sergei Voronov Substrate markings
US8115286B2 (en) * 2008-10-22 2012-02-14 Honeywell International Inc. Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
US8492905B2 (en) * 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
EP2339476B1 (en) * 2009-12-07 2012-08-15 STMicroelectronics (Research & Development) Limited Interface connecting dies in an IC package
US20110169641A1 (en) * 2010-01-14 2011-07-14 Rfmarq, Inc. System and Method To Embed A Wireless Communication Device Into Semiconductor Packages
US20110259951A1 (en) * 2010-04-26 2011-10-27 Medtronic, Inc. Method for Tracing Individual Dies
ITMI20101415A1 (it) * 2010-07-29 2012-01-30 St Microelectronics Srl Circuiti integrati tracciabili e relativo metodo di produzione
EP2625708A4 (en) * 2010-10-04 2014-10-08 Sandisk Semiconductor Shanghai Co Ltd TRACEABILITY OF SINGLE COMPONENTS AND TRACEABILITY OF SEMICONDUCTOR ELEMENTS
CN102074559B (zh) * 2010-11-26 2012-11-21 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
US8778734B2 (en) * 2012-03-28 2014-07-15 Advanced Micro Devices, Inc. Tree based adaptive die enumeration
TWI482260B (zh) * 2012-03-30 2015-04-21 Nat Univ Tsing Hua 多層三維晶片之層識別電路及其方法
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9337111B2 (en) * 2013-03-29 2016-05-10 Stmicroelectronics Pte Ltd Apparatus and method to attach a wireless communication device into a semiconductor package
US9508653B2 (en) * 2013-09-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Die-tracing in integrated circuit manufacturing and packaging
US20150155039A1 (en) * 2013-12-02 2015-06-04 Silicon Storage Technology, Inc. Three-Dimensional Flash NOR Memory System With Configurable Pins
JP6223583B2 (ja) * 2014-09-01 2017-11-01 三菱電機株式会社 半導体装置、半導体チップおよび半導体チップの特性情報管理方法
US9793183B1 (en) * 2016-07-29 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for measuring and improving overlay using electronic microscopic imaging and digital processing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667403A (en) * 1984-05-16 1987-05-26 Siemens Aktiengesellschaft Method for manufacturing electronic card modules
JP2001525993A (ja) * 1997-05-15 2001-12-11 マイクロン テクノロジー，インコーポレイテッド 集積回路識別のための方法および装置
JP2002184872A (ja) * 2000-12-15 2002-06-28 Hitachi Ltd 認識番号を有する半導体装置、その製造方法及び電子装置
CN1734436A (zh) * 2004-08-10 2006-02-15 松下电器产业株式会社 多重处理器
CN101111936A (zh) * 2004-12-13 2008-01-23 东京毅力科创株式会社 具有识别码的半导体芯片，该芯片的制造方法和半导体芯片管理系统
US20080121709A1 (en) * 2004-12-13 2008-05-29 Tokyo Electron Limited Semiconductor Chip With Identification Codes, Manufacturing Method Of The Chip And Semiconductor Chip Management System
CN101504923A (zh) * 2007-06-06 2009-08-12 株式会社瑞萨科技 半导体器件、半导体器件的制造方法及其测试方法
CN101447475A (zh) * 2007-11-29 2009-06-03 恩益禧电子股份有限公司 系统级封装
CN103035642A (zh) * 2011-09-29 2013-04-10 瑞萨电子株式会社 半导体器件以及使用该半导体器件的SiP器件

Also Published As

Publication number Publication date
TWI752004B (zh) 2022-01-11
US20170221871A1 (en) 2017-08-03
TW201737001A (zh) 2017-10-16
WO2017136305A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
CN102640253B (zh) 分立组件后向可追溯性和半导体装置前向可追溯性
US6697812B1 (en) Method and system for eliminating error when packing or packaging sets of serialized products or otherwise identifiable products
US7155300B2 (en) Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
CN103729493B (zh) 印刷电路板的布局方法
CN104022058B (zh) 分立组件后向可追溯性和半导体装置前向可追溯性
US20070018673A1 (en) Electronic component testing apparatus
US10622231B2 (en) Method of manufacturing semiconductor package
CN105164805B (zh) 具有集成电路芯片和电压调谐器的半导体封装件
CN105825322A (zh) 动态库存控制的方法与系统
US20070088451A1 (en) Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICs will undergo, such as additional repairs
CN104226610A (zh) 一种具有称重校验功能的自动分拣系统及其使用方法
JPS60260200A (ja) 平形モジユールの製造方法
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
CN109417041A (zh) 用于制造电子器件的系统和方法
CN107076782A (zh) 用于探针卡测试的组装装置
US11657360B2 (en) Floating factory, operating method of manufacturing service device, and integrated product management system including floating factory and manufacturing service device
CN102592962A (zh) 半导体组件的整合式制造设备及整合式制造方法
CN108878306A (zh) 一种多工位集成电路熔丝修调测试系统及其修调方法
US6984533B1 (en) Method of sorting dice by speed during die bond assembly and packaging to customer order
CN205253472U (zh) 自动点胶装置
TW201822035A (zh) 電源容錯分析方法及系統
CN106358436A (zh) 部件供给装置以及部件安装系统和部件安装方法
CN102878447A (zh) 发光元件、发光模块、光源装置和液晶显示装置
Heinig et al. Enabling automatic system design optimization through Assembly Design Kits
CN204465503U (zh) 通用数字逻辑集成电路代换模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190301

WD01 Invention patent application deemed withdrawn after publication