CN1734436A - 多重处理器 - Google Patents

多重处理器 Download PDF

Info

Publication number
CN1734436A
CN1734436A CNA2005100914070A CN200510091407A CN1734436A CN 1734436 A CN1734436 A CN 1734436A CN A2005100914070 A CNA2005100914070 A CN A2005100914070A CN 200510091407 A CN200510091407 A CN 200510091407A CN 1734436 A CN1734436 A CN 1734436A
Authority
CN
China
Prior art keywords
mentioned
information processing
light
processor
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100914070A
Other languages
English (en)
Inventor
辛岛靖治
中谷诚一
斋藤义行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1734436A publication Critical patent/CN1734436A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Multi Processors (AREA)

Abstract

本发明提供一种就系统整体而言具有较高数据传输能力以及运算处理能力的多重处理器。作为多重处理器的并行运算装置100，具备：作为具有光通信功能、且能够互相协动的多个处理器的功能模块(11～14)，以及，将上述多个处理器彼此连接的光传输路径(21)，多个功能模块(11、12、13)之中，具有第1信息处理能力的第1功能模块(11)，具有如下功能：在被输入第1信息处理量时，根据上述第1信息处理能力判断是否能够完成上述第1信息处理量的处理；且具有如下功能：在判断为无法完成处理的情况下，将从上述第1信息处理量中减去基于上述第1信息处理能力的信息处理量得到的第2信息处理量，输出给其他功能模块之中的至少一个。

Description

多重处理器
技术领域
本发明，涉及一种可以用作例如并行运算装置、光功能设备的多重处理器。
背景技术
伴随着近年来的电子机器的小型化、高功能化，使用使1芯片的半导体设备中附有多个功能的系统LSI，来实现高密度·高功能组装的系统级芯片(SoC：System on Chip)逐渐受到人们的关注(例如专利文献1)。由于SoC中，将多个功能分别作为功能模块来单芯片化，功能模块间通过内部数据总线相连接，因此通过使用SoC能够实现动作的高速化。
在使用SoC的情况下，一方面得到了能够实现动作的高速化等各种优点，而另一方面，从成本以及设计开发的时间等观点来看，缺点也很突出。即，由于半导体集成电路中的电路规模增大，因此开发工时的增加以及调试的复杂程度的增加等成了大问题。另外，有时也不是所有必要的部件都能够形成为半导体集成电路，此外，若对应制品的版本升级，每每进行设计开发，就很容易发生开发成本的增加以及制品交货日期的延迟。另外，从成本方面出发，有时也无法在制品中组装SoC。
这种情况下，除了SoC之外，还着重研究·开发一种用1个以上的半导体芯片与多个有源部件或无源部件构成1个封装品，来实现高密度·高功能组装的系统级封装(SiP：System in Package)(例如专利文献2)。SiP与SoC相比，虽然需要某种程度的组装面积，但由于能够利用单独制成的设备，因此在成本以及设计开发的时间等方面优点突出。
但是，由于在使用SiP的情况下，半导体芯片这种电子部件经布线基板互相连接，因此，不管半导体芯片内的数据传输速度如何快，整体上都会变慢。也即，在SoC中，由于1芯片内所设置的功能模块之间通过内部数据总线相连接，因此能够进行高速数据传送，但SiP中，1个封装品的内部的半导体芯片之间通过布线基板相连接，因此，布线基板的数据传输速度成为速度限制，必然导致动作速度变慢。
这样，SoC与SiP中都存在问题，现实的问题就是难以解决该问题
另一方面，不通过单一的处理器进行运算处理，而将多个使用上述SoC来构成的处理器连结起来，让它们同时并行运行来实现高效运行的并行计算机系统，作为一种应对计算能力增大需求的手段，其利用正在被讨论(例如专利文献3)。
【专利文献1】特开2003-188351号公报
【专利文献2】特开2003-133507号公报
【专利文献3】特开平6-309285号公报
但是，上述这种并行计算机系统中，由于将多个处理器连结起来，因此，存在各个处理器间的传输延迟之类的问题。也即，与半导体器件(处理器)内部的数据总线的数据传送能力相比，半导体器件(处理器)外部的数据总线的数据传输能力较低，因此其成为瓶颈，从系统整体来看，无法充分发挥运算处理能力。
也即，就现有的并行计算机系统等的连结多个处理器的系统的情况而言，从系统整体来看，存在无法充分发挥运算处理能力的问题。
发明内容
本发明考虑到上述问题，其目的在于：提供一种作为系统整体具有高数据传送能力以及运算处理能力的多重处理器。
为实现上述目的，第1发明是一种多重处理器，具备：具有光通信功能且能够互相协动的多个处理器；以及，将上述多个处理器彼此连接的光传输路径。
另外，第2发明是第1发明的多重处理器中，还具备波长路由器，其设置在上述光传输路径上，对上述多个处理器间的光通信进行控制。
另外，第3发明是第1发明的多重处理器中，上述处理器具有：
至少一个激光器件，发射多个波长的光；
滤光器，对上述多个波长的光进行过滤，形成给定波长的光；以及，
受光器件，接收上述给定波长的光的。
另外，第4发明是第3发明的多重处理器中，上述波长路由器，具有多个输入端口以及多个输出端口；
上述波长路由器，具有如下功能：根据输入到上述多个输入端口的任意一个中的光的波长，将该输入进来的光，输出给上述多个输出端口之中、唯一决定的任意一个。
另外，第5发明是第1发明的多重处理器中，上述光传输路径，按照针对上述多个处理器而独立的数量设置。
另外，第6发明是第1发明的多重处理器中，上述多个处理器的全部或者一部分，彼此异步工作。
另外，第7发明是第1发明的多重处理器中，上述处理器，具有：系统级封装结构，其具有在其内部相互电通信的多个部件。
另外，第8发明是第7发明的多重处理器中，上述系统级封装，具有：连接上述光传输路径的内部输入输出端子；以及，连接在上述内部输入输出端子上的运算处理部，
上述运算处理部，具有：控制部、存储部、以及执行信息处理的用途处理器部。
另外，第9发明是第7发明的多重处理器中，上述系统级封装，还具有连接在上述运算处理部上的外部输入输出端子。
另外，第10发明是第1发明的多重处理器中，上述多个处理器之中、具有第1信息处理能力的第1处理器，具有如下功能：在被输入第1信息处理量时，根据上述第1信息处理能力，判断是否能够完成上述第1信息处理量的处理，
且具有如下功能：在判断为无法完成上述处理的情况下，将从上述第1信息处理量中减去基于上述第1信息处理能力的信息处理量所得到的第2信息处理量，输出给上述第1处理器以外的、上述多个处理器之中的至少一个。
另外，第11发明是第10发明的多重处理器中，被输入上述第2信息处理量的、上述第1处理器以外的上述多个处理器的至少一个，具有如下功能：根据自己的第2信息处理能力，判断是否能够完成上述第2信息处理量的处理，
且具有如下功能：在判断为无法完成上述处理的情况下，将从上述第2信息处理量中减去基于上述第2信息处理能力的信息处理量所得到的第3信息处理量，输出给除自己以及上述第1处理器以外的、上述多个处理器之中的至少一个。
本发明，能够提供一种就系统整体而言具有较高数据传输能力以及运算处理能力的多重处理器
附图说明
图1为表示典型的通信系统装置的组装阶层的图。
图2为用来说明在LSI芯片101与网络105的速度之间形成连结107的状态的图(设想图)。
图3(a)是表示各个用途专用的芯板201～203的示意图，(b)为表示超高功能模块210的图。
图4为本申请发明人提出的运算电路300的结构图。
图5为运算电路300的立体图。
图6为示意表示本发明的实施方式中的并行运算装置100的结构的图。
图7为表示本实施方式的功能模块11、12、13、14作为系统级封装(SiP)构成的一例的图。
图8为连结多个SiP作为并行运算装置100的结构图。
图9为并行运算装置100的立体图。
图10为光输入输出SiP10a的要部剖面图。
图11为示意表示本实施方式的光功能设备100的结构的图。
图12为示意表示本实施方式的光功能设备100的结构的图。
图13为表示全网状型阵列波导22的结构的图。
图14为说明现有的光开关的结构的图。
图15为示意表示本实施方式的光功能设备100的变形例的图。
图16为用于说明各个SiP11、12之间的数据交付的方法的图。
图17为用于说明本发明的实施方式中的信息处理方法的流程图。
图18为用于说明本发明的实施方式中的信息处理方法的流程图。
图19为SiP10通过网络50来分散配置的图。
图20为用于说明能够添加给定功能(DSP)的图。
图21为用来说明能够提供可对应各种用途的通用芯片的图。
图中：10(11～14)一系统级封装(或功能模块)，17-基板，19-外部输入输出光模块，20-内部网络，21-光传输路径，22-全网状型阵列波导，22-波长路由器，22a-输入波导，22b-输出波导，23-激光器件，23-波长合成器，24-外部网络，25-激光器件(半导体激光器)，26-受光器件，27-滤光器，28-厚板波导，29-阵列波导，30-中介层，31-控制部，32-存储部，33-用途处理器部，36-光输入输出端子，36-内部输入输出端子，37-外部端子，40-半导体器件，43-光变换器件，45-透镜，47-反射镜，50-网络，100-并行运算装置，100-光功能设备，101-芯片，103-芯板，104-底板，105-网络，110-通信系统装置，201～203-芯板，210-超高功能模块，300-运算电路，301～304-特定功能模块，305-程序部，307-基板，500-光开关，503-波长路由器，504-受光器，505-控制电路，507-可变波长光源，508-频率多路复用型缓存，581-时间选择器，582-波长选择器。
具体实施方式
在对本发明进行说明之前，本申请发明人，首先对涉及应用性或扩展性优秀的并行运算装置的构建的现状进行说明。下面对照图1至图5进行说明。
首先，不限于并行运算装置的运算装置(计算机)，为了输入输出数据，多与外部网络相连接，因此设有通信功能。图1中说明了典型的通信系统装置的组装阶层。
对图1中所示的组装阶层进行说明。作为构成通信系统装置100的要素之一，有LSI芯片(半导体器件)101，多个LSI芯片101集成起来形成MCM(多芯片模块)102，然后，MCM102被组装在芯板(印刷基板)103上。该芯板103被组装在底板104上，底板104与网络105相连接。现今，为了传输大容量的数据，网络105一般使用光通信网。另外，随着半导体器件技术的发展，LSI芯片101的高速化也不断前进。
今后，估计网络105的传输速度会从10GHz增加到40GHz，而且LSI芯片的动作速度，也会从目前最高等级的3GHz进一步上升到10GHz。我们通常只注意到互联网105与LSI芯片101的速度的增加，而实际上装置110整体的处理速度，当然还与各个阶层之间(101与102、102与103、103与104、104与105)的传输速度相关。也即，即便假设从网络105输入GHz等级的数据，LSI芯片101也无法直接对其进行处理，要经过一次MHz等级的传送(104～102)之后，其才被输入到LSI芯片101中，在LSI芯片101内进行GHz等级的运算处理。同样，即使在LSI芯片101内进行GHz等级的运算处理，该数据也要经MHz等级的传输(104～102)，输出给网络105。
这种情况下，本申请发明人考虑，如图2所示，如果能够构建一种能够连结LSI芯片101与网络105之间的速度(107)的装置，就能够实现将GHz等级的处理与传输连结的高性能的运算装置。如果使用该装置，就能够实现将来的40GHz等级的大容量传输，而且，在实现10GHz的运算处理时该相乘效果更加吸引人。另外，就是在现在的等级下，如果能够连结LSI芯片101与网络105的速度(107)，不需要等待网络105以及LSI芯片101的新改进技术开发，就能够实现具有GHz等级的处理与传输的运算装置，这一点也非常吸引人。
另外，本申请发明人还着眼于另外一个侧面。下面，对本申请发明人着眼的另一个侧面进行说明。
现今，LSI芯片101、MCM102以及芯板103等的设计，针对各个用途(application)来进行。即，由于要设计各个用途专用的芯板等，因此，如图3(a)所示，为用途A进行其专用的芯板201的设计，为用途B也进行其专用的芯板202的设计，而且，还为用途C进行其专用的芯板203的设计。对各个用途的单独涉及需要人力与时间。例如，为了实现解析生物遗传因子的用途，要设计该用途专用的芯板等，为了对压缩成MPEG(MovingPicture Expert Group：运动图像专家组)的影像声音数据进行解码，要设计该用途专用的芯板等。
另外，虽然如图3(b)所示，还可以设置对应于所有用途的超高功能模块210，但这种情况下，由于基本而言，作为超高功能模块210，被设计成满足各个用途的最高规格，因此设计上通常很困难，同时还有成本增加的倾向。作为这种超高功能模块210的一例，有具有个人计算机等通用计算机的结构的模块。
图3(a)以及图3(b)中所示的方法都欠缺弹性，另外，还冒着必须进行大规模投资的风险。也即，图3(a)中所示的方法中，由于要为各个用途设计专用的模块(例如芯板)，因此其专用性会导致弹性较差。另外，图3(b)中所示的方法中，由于意味着要制作能够对应所有用途的专用的模块(例如芯板)，因此实际上，此外的对应能力很弱、很难将能够对应新用途的功能包括在其中。而且，由于超高功能模块210，其1片的单价很高，因此相对于各个用途自身能够通过廉价的芯板来实现功能的方法，将这种单价较高的模块大量制造也导致要冒风险的结果。也即，存在让人犹豫是否进行大规模投资的背景。
另外，并行计算机系统虽说是使用多个处理器，但由于采用预先决定电路结构的方式来针对某个用途以最佳效率实现，因此虽然适用于专用的运算处理，但在应用于通常的各个用途的情况下，存在应用性·扩展性不足的缺点。
本申请发明人通过以下内容，来阐述本申请发明的结构能够解决上述不足。
下面参照附图，对本发明的实施方式进行说明。下面的附图中，为了简化说明，给实质上具有相同功能的构成要素标注同一个参照符号。另外，本发明并不仅限于下面的实施方式。
(实施方式1)
图4中所示的本发明的实施方式1的运算电路300，由多个特定功能模块301、302、303、304构成。各个特定功能模块301、302、303、304，互相连接，而且，接收来自程序部(通过软件、ROM等实现)305的命令，其中程序部305对应各种用途发出决定组合的命令。根据来自程序部305的命令，能够改变各个特定功能模块301、302、303、304的动态组合。
例如，用途A时，运算电路300用特定功能模块301与302的组合进行工作；用途B时，运算电路300用特定功能模块303与304的组合进行工作；然后，用途C时，运算电路300用特定功能模块301、302、303以及304的组合进行工作。这里，由于各个特定功能模块进行并行处理，因此，即使用低性能的特定功能模块的组合，也能够实施高性能(例如高速)的运算处理。
另外，图4中所示的结构中，虽然表示了使用4个特定功能模块作为运算电路300的例子，但不仅限于此，还可以在运算电路300中再添加若干个特定功能模块，因此，能够弹性提高能力。换而言之，如果使用3个以上的特定功能模块作为运算电路300，可以追加特定功能模块实现必要的能力，而且，由于特定功能模块自身可以使用通用品，因此能够低成本地构建高性能的运算装置。
虽然图4中所示的运算电路300也可以用SoC实现，但考虑到现实的优势，用SiP实现更好。也即，在通过SoC实现的情况下，即使由使用通用IP的特定功能模块301、302、303、304来构建运算电路300，制作它所需的掩膜设计等的导致成本增加的要因也很突出，结果，也会变成与对应所有用途的高功能模块相同的那种制品。
考虑到上述问题，本申请发明人想到了图5所示的结构。图5所示的运算电路300中，将具有特定功能模块301、302、303、304的功能的多个芯片组装在基板307上，各个芯片相互连接。与图4所示的结构相同，由程序部305来对每个用途决定芯片的组合，然后，也能够进行并行运算处理。芯片可以使用通用芯片(通用LSI芯片)。图5所示的例子中，设有外部输入输出部(外部I/O部)306，外部I/O部306与网络相连接，通过这样，能够直接传输大容量的数据。另外，图5所示的结构中，具有特定功能模块301、302、303、304的功能的多个芯片，只要是具有光信号的输入输出端子的芯片即可，可用SiP来实现，也可用SoC来实现。
如背景技术中所述，这里成为瓶颈的是各个芯片(特定功能模块)301～304间的传输速度。如果该传输速度较慢，结果就很难进行高性能的运算处理，另外，对应于各种用途，各个芯片实时协动来进行的并行运算处理也很难执行。
因此，本申请发明人，使用光布线而不是通常的印刷基板中所使用的电气布线，来作为连接特定功能模块301～304间的布线。通过在基板307上设置光布线，能够让各个芯片间的传送速度较高(例如GHz等级)。光布线可以由光纤或光波导(PLC)之类的光传导路径构成。另外，以下的说明中，“光传导路径”是指能够传输光的线状部件。
接下来，对照图6至图18，对本发明的实施方式1进行说明。图6为示意表示本实施方式的并行运算装置100的结构的图。
本实施方式的并行运算装置100，是由互相进行光通信的多个功能模块11、12、13、14构成的并行运算系统。各个功能模块11、12、13、14，具有光输入输出端子(未图示)、及与光输入输出端子相连接的运算电路(未图示)。各个功能模块11、12、13、14的光输入输出端子，与由光传输路径21构成的内部网络20相连接，因此，各个功能模块11、12、13、14通过内部网络20互相光连接。另外，并行运算装置100，相当于本发明的多重处理器，功能模块11、12、13、14相当于本发明的多个处理器。
多个功能模块11、12、13、14中的至少1个，具有用来连往外部网络24的外部端子(未图示)。与外部网络24连接的外部端子，既可以是电气端子(电信号输入输出端子)，也可以是光端子(光信号输入输出端子)。为了进行大容量数据传输，优选该外部端子为光端子(光输入输出端子)。另外，图6中所示的结构中，所有的功能模块11、12、13、14均具有外部端子，任何一个功能模块都可以与外部网络24进行数据的发送接收。
本实施方式的功能模块11、12、13、14，分别由系统级封装(SiP)构建而成，各个功能模块11、12、13、14配置在基板17上。连接功能模块11、12、13、14的光传输路径21，配置在基板17上，或内置在基板17中。另外，各个功能模块11、12、13、14，也可以内置在基板17中。
图7为本实施方式的功能模块11、12、13、14的、作为系统级封装(SiP)的结构图。该SiP10，是具有光输入输出端子(光I/O)的可光-电转换SiP(OE-SiP)。
具体来说，SiP10由连接光传输路径21的内部输入输出端子(内部I/O)36、与连接在内部输入输出端子36上的运算处理部构成。运算处理部，由分别作为芯片的控制部31、存储部32、以及执行信息处理的用途处理器部33构成。控制部31，由控制LSI构成，例如为CPU(中央运算装置)或MPU(微处理单元)。存储部32，为存储器(例如能够高速工作的半导体存储器(DRAM、SRAM等))。用途处理器部33，典型的为DSP(数字信号处理器)，能够进行图像处理(例如运动图像处理)、声音处理。通过它们的协动工作来执行运算处理。
构成运算处理部的各个芯片，虽然配置在中介层(interposer)30上形成SiP(或MCM)的结构，但也可形成将这些芯片的一部分或全部叠层的堆栈结构的SiP。图7中所示的SiP10中，设有连接运算处理部的外部端子(外部I/O)37，也可以通过外部端子37与外部网络(22)直接进行数据发送接收。本实施方式中，虽然使用SiP的结构而不是SoC的结构，但信号的传输速度不会那样低。这是由于使用信号恶化较少的光传输进行信号的传输，直到SiP10的附近，光电变换之后，可以用长度非常短的布线传送电信号，因此，即使使用SiP的结构也能够实现高速传送。
这里，还可以形成将控制部31与用途处理器部33合并成1个芯片的结构。这种情况下，该芯片(LSI芯片)，兼具控制的功能、与执行图像处理之类的信息处理的功能。另外，还可以采用将内部I/O36与外部I/O37合并起来的结构。另外，虽然还可以将控制部31、用途处理器部33、以及存储部32配置在一个芯片内，但这种情况下，由于形成了系统LSI的结构，因此在成本方面的优点稍稍削弱。另外，通过设置多个具有用途处理器部33的功能的DSP，还能够提高信息处理的能力。
连接多个图7中所示的SiP10来形成的光功能设备100的结构如图8所示。由于该光功能设备100，是图6中所示的并行运算装置100的一例，因此能够进行并行运算处理。虽然图8中所示的结构中，表示的是设有3个作为SiP10的功能模块11、12、13的例子，但也可以如图6所示设置4个SiP10或更多。
这里，从外部网络24向SiP11的外部I/O37传输给定的任务后，用光传输路径21连接的各个功能模块11、12、13协动来进行运算处理，并能够将该结果再次传输给外部网络24。
接下来，图9中表示的是组装各个构成要素来构建光功能设备100的例子。下面进行详细说明。
图9中所示的光功能设备100，在基板17上组装有SiP10a、10b、10c而构成的。基板17是光电复合基板，本例中表示的是光传输路径内置基板。即，构成内部网络的光传输路径21内置在基板17中。基板17上，连接着外部输入输出光模块19，通过这样，可以与外部网络24连接。
另外，由于外部输入输出光模块19，执行与图7等的外部I/O相同的功能，因此也可以将外部I/O37归入到外部输入输出光模块19中。当然，也可以采用将外部输入输出光模块19与外部I/O37光连接之类的结构。
图9中的SiP10a，为光输入输出SiP。其剖面结构的要部如图10所示。SiP10a中，中介层(中间基板)30上配置有半导体器件(逻辑LSI芯片、存储器等)。中介层30上形成有连接部件(例如焊接球、凸起)41，通过该连接部件，SiP10被组装在基板17的表面上所形成的布线图形(未图示)上。
中介层30的背面上，设有电-光变换器件(例如半导体激光器)43，向基板17发射光。图10中所示的例子中，基板17的表面上设有透镜45，其下方设有反射镜(例如45°反射镜)47。从电-光变换器件(例如半导体激光器)43中发射的光，被透镜45以及反射镜47，导入到内置在基板17中的光传输路径21中。如果用同样的结构，使用受光器件(例如光电二极管)作为电-光变换器件43，能够让从光传输路径21中发射的光入射到受光器件中。也，通过这种结构，可以发送接收光信号。
虽然图9中所示的SiP10b，也与SiP10a一样，为光输入输出SiP，但更详细的说，为光输入输出三维SiP的结构。即，叠层多个芯片形成三维结构，是缩小了对应采用叠层结构的那部分组装面积的SiP。另外，SiP10b中，叠层结构以外的部分也能够采用图10中所示的结构，像图10中所示的结构例那样，能够与光传输路径21光连接。另外，图9中所示的SiP10a中，中介层30上除了半导体器件40以外，还具有无源部件等其他电子部件。当然，SiP10b中，也可以将无源部件等其他电子部件组装在中介层30或芯片上。
另外，图9中所示的Sip10c，具有与图9所示的SiP10b相同的结构及功能。
接下来，对照图11至图13，对本实施方式的光功能设备100的光信号部的结构进行说明。
图11中表示的是，本实施方式的光功能设备100中，内部网络20以及连接在该内部网络20上的部位。
内部网络20，由波长路由器22、和从波长路由器22延伸出来的光传输路径21构成。各个SiP11、12、13、14，在光输出侧，具有发射多个波长的光的激光器件25、和对来自激光器件25的光进行合成的波长合成器(waVelength multiplexer)23，同时，在光输入侧具有滤光器27和受光器件26。
另外，图11中为了便于理解，对于1个光输入输出SiP，分为光输入侧和光输出侧，光输出侧在左侧表示，光输入侧在右侧表示。实际上，左侧与右侧是连着的，光输入部与光输出部配置在1个SiP中。若对应于图7中所示的结构，图7中的内部输入输出端子(内部I/O)36，由图11中的激光器件25、波长合成器23、滤光器27以及受光器件26构成。
激光器件25，例如是半导体激光器，为能够发射多个波长的光的结构。本实施方式中，使用各个发光点能够发射不同波长的光发送阵列器件，作为可以发射多个波长的光的半导体激光器25，其可以使用例如VCSEL(面发光型垂直共振激光器)来构建。当然，也可以将发射波长各不相同的光的多个半导体激光器排列起来。另外，还可以使用波长可变激光器件，作为激光器件25。这种情况下，基本上不需要波长合成器23。也即，作为激光器件25，既可以使用波长可变激光器件，也可以使用发射波长各不相同的光的多个激光器件。
激光器件25，与运算处理部(未图示)电连接，用激光器件23对来自运算处理部的电信号实施电光变换，将该光信号发送给波长合成器23。然后，被波长合成器23多路复用了的光信号，通过1条光传输路径21发送给波长路由器22。
波长路由器22，具有多个输入端口(图11中为4个)以及多个输出端口(图11中为4个)，而且，具有根据输入到某个输入端口中的光的波长，对唯一决定的任意一个输出端口进行输出的功能。换言之，该波长路由器22，是一种根据哪个输入端口中输入了哪个波长的光，来1对1固定地决定输出端口，且不从外部输入用于路由的控制信号的设备。关于波长路由器22的详细内容，将在后面说明。从波长路由器22的输出端口中输出的光，通过光传输路径21，从构成各个SiP的光输入部的滤光器27发送给受光器件26。
光输入部中的滤光器27，是对多路复用了的多个波长的光进行过滤，形成给定波长的光的波长分解器(wavelength demultiplexer)。作为滤光器27，可以使用光纤光栅(fiber grating)，或者增加膜层数、提高波长分离分解能力的电介质多层膜滤光器。本实施方式中，使用电介质多层膜滤光器作为滤光器27，例如使用如下这样设计有机材料滤光器所得到的滤光器：令光信号的波长对应数十nm，各个滤光器只让波长λi(i＝1～m(m：任意的正整数))的光信号通过，来将各个端子间的干扰(crosstalk)充分分离，并使通过区域在从中心波长起一定范围内损耗平坦。
受光器件26，例如是光电二极管，这里，将通过了滤光器27的光信号变换成电信号。受光器件26，与运算处理部(未图示)电连接，电信号被用运算处理部处理。
本实施方式中，使用全网状型阵列波导(full mesh array waveguide)作为波长路由器22。该结构例如图12所示。另外，图13中表示的是作为全网状型阵列波导的波长路由器22的结构。
图13中所示的波长路由器22，由多个输入波导22a(输入端口：I1、I2、I3、I4)、多个输出波导22b(输出端口：O1、O2、O3、O4)、厚板(slab)波导28、以及波导长度各不相同的阵列波导29构成。
通过该波长路由器22，根据输入端口(I1、I2、I3、I4)与输入到其中的光的波长(λ1、λ2、λ3、λ4)之间的关系，可以唯一确定输出端口(O1、O2、O3、O4)，本实施方式中，例如，如下表1这样进行设计。
                              表1
Figure A20051009140700161
根据表1的设计，例如，若波长λ1的光输入到输入端口I1中，则将该光(λ1)输出到输出端O1中。另外，如果波长λ2的光输入到输入端口I3中，则将该光(λ2)输出到输出端O4中。由于该波长路由器22的切换(switching)的机构，在例如特开平10-200540号公报、特开平10-243424号公报中公开，因此省略其详细说明，但下面对波长路由器的4×4切换进行简单说明。
这里设计为，若输入端口Ii(i＝1～m)中被输入了波长λk(k＝1～4)的光信号，切换成输出端口O(k-i)mod 4。另外，“x mod y”表示x除以y所得到的余数。这样，全网状型阵列波导22，具有表1中所示的输入输出特性，例如若输入端口I2中被输入了λ1～λ4的波长多路复用光，将波长λ1的光信号输出给输出端口O3，将波长λ4的光信号输出给输出端口O2。
本实施方式的光功能设备100，由包含运算处理部(控制部31、存储部32、用途处理器部33)、和光输入输出部(激光器件25、波长合成器23、作为波长分解器的滤光器27、受光器件26)的系统级封装11、12、13、14构成，而且，各个系统级封装11、12、13、14，通过波长路由器22用光传输路径21相连接。因此其特征是，即使不通过特定的控制电路让各个系统级封装10同步来进行控制，也能够进行光切换处理或并行运算处理。另外，由于用多个系统级封装10构建光功能设备100，因此其另一个特征是，便于实施用途处理器部33(例如DSP等)的增设等，应用性乃至扩展性良好。
这里，为了与本实施方式的光功能设备100进行比较，对使用现有的光波长切换方式的光开关(switch)进行说明。图14为表示特开平10-200540号公报中所公开的光开关的结构的概念的方框图。另外，图14中所示的光开关500，是各个要素无法分离的1个开关设备，形成为基本与本实施方式的结构这样、由多个SiP构成的光功能设备100不同的结构。
图14中所示的光开关500，由多个可变波长光源507、波长路由器503、多个频率多路复用型缓存508、多个受光器504、以及控制可变波长光源507与频率多路复用型缓存508的控制电路505构成。
各个可变波长光源507，输出对应于来自控制电路505的信号的波长。波长路由器503，将从各个可变波长光源507送来的光单元(cell)分类，并发送给各个频率多路复用型缓存508。控制电路505，向可变波长光源507、时间选择器581以及波长选择器582发送信号。频率多路复用型缓存508的时间选择器581，根据来自控制电路505的信号，进行光单元的时间分离。频率多路复用型缓存508的波长选择器582，根据来自控制电路505的信号，进行光单元的波长分离。受光器504，将从频率多路复用型缓存508发送来的光单元变换成电信号并输出。
现在，假设从光开关500的外部，向输入端口Ci1～Ci4的任意一个中，传输包含有某个发送目的地地址的数据。该被传输的数据信号，是电信号。在从外部装置传输光信号时，进行光电变换形成电信号。变换成电气信号之后，判断数据中所包含的发送目的地地址，并向控制电路505中传送地址信息。
控制电路505，根据发送目的地地址事先将发送的光信号的波长的关系分配完毕，根据该发送目的地地址与波长的关系，对可变波长光源507-1～507-4进行控制，来用相应的波长进行输出。波长路由器503，将从可变波长光源507-1～507-4发送来的光信号分类之后，发送给各个频率多路复用型缓存508-1～508-4。
频率多路复用型缓存508-1～508-4内的时间选择器581，根据来自控制电路505的信号进行时间分离。另外，频率多路复用型缓存508-1～508-4内的波长选择器582，根据来自控制电路505的控制信号，进行光信号的波长分离。这样，控制电路505向时间选择器581、波长选择器582发送控制信号。受光器504-1～504-4，将从频率多路复用型缓存508-1～508-4发送来的光信号变换成电信号并输出。
这里，对必须有频率多路复用型缓存508-1～508-4的理由进行说明。由于光信号的切换中，用各个可变波长光源507-1～507-4变换为任意的波长，因此有时一个输出端口中同时到达了多个光信号。故而，用时间选择器581进行时间分离，同时用波长选择器582进行波长分离，并通过分离光信号实施输出，来避免数据的拥挤。因此，必须有频率多路复用型缓存508-1～508-4。
该光开关500的优点是，能够构成可以实现高吞吐量的输出缓存型切换系统。但是，频率多路复用型光缓存，需要与目前还处于研究阶段的昂贵的光存储器相当的部件，实现能够对应高速传输信号的这种大规模光存储器还很困难。另外，为了进行波长分离而需要可变波长滤光器等装置，导致了结构上复杂程度增加的结果。
再有，还需要可变波长光源507的输出波长的高速控制，必须同时控制电流值与温度，此外，因到达频率多路复用型光缓存中的光信号数量，导致光强度大幅改变，设计变得困难等，存在许多问题。
为了解决这些问题，在例如特开平10-243424号公报的技术中，在波长路由器的输入输出前后组装光开关，实现了功能上的简化。但是，如果导入光开关，光布线组装方法就会复杂化，同时由于还需要光开关的控制电路，因此导致装置复杂化，因此还是不理想。
另外，例如特开平10-200540号公报的技术中，通过使用光调制器预先根据时隙(time slot)来对各个波长限定发送的时间，实现简化。但是，这也增加了硬件上的难度，此外，还存在对应装置工作时间的损耗较大的缺点。
另一方面，通过本实施方式的光功能设备100，能够构建一种避免了这种问题的光开关。也即，由于不需要频率多路复用型光缓存，因此也不需要光存储器，再有，由于即使不通过特定的控制电路让各个系统级封装10同步来控制也能够工作，因此也不需要可变波长光源的输出波长的高速控制等。因此，本实施方式的光功能设备100中，具有能够维持高速动作，同时简化装置结构的优点。
另外，由于如果使用将各个SiP11、12、13、14的内部输入端子通过光传输路径21与其他任意的SiP的光输出端子相连接的内部网络20，即图15所示的内部网络20，形成所有的SiP直接互相光连接的结构，因此能够从图12中所示的结构中省略波长路由器22。另外，在图15中所示的结构中，也不需要滤光器27。即，图15中所示的示例中，将各个SiP10之间直接光连接，另外由于也没有进行光信号的多路复用，因此能够省略波长路由器22以及滤光器27，从而，能够实现简单的结构。
但是，由于若SiP数量增加，将它们互相连接起来的光传输路径21的数量变得过于庞大，因此，在SiP的数量较少的情况下(例如为4个或不满4个)，可以采用图15中所示的结构；在SiP的数目较多的情况下(例如为4个或5个以上，则优选采用图11或图12所示的使用波长路由器22的结构。但是，由于SiP的数量是多是少的判断，因装置的空间量、传输速度、光布线手段等而不同，因此要根据具体装置的结构·条件来决定。另外，由于图15中所示的结构中，布线数目以n的2次方增加；另一方面，图11以及图12所示的结构中，布线数目以2×n增加，因此最好将其作为一个指标来进行决定。
接下来，对各个SiP之间的数据交接的方法进行说明。如上所述，本实施方式的光功能设备100中，不需要图14中的控制电路505之类的部件，能够让各个SiP10不同步地异步工作，执行各种处理(切换处理等)。另外，本实施方式中，让各个SiP10同步工作是指，控制电路产生通用的时钟信号，各个SiP10按照该通用的时钟信号，通过控制电路的控制来进行工作。另外，本实施方式中，让各个SiP10异步工作(不同步地工作)是指，不使用上述的通用时钟信号，再有，也不使用上述控制电路地让各个SiP10进行工作。
这里，对照图16，对系统整体不同步地进行处理的步骤的一例进行说明。首先，集中对具有信息处理能力(以下简称作“处理能力”)x的SiP11、和具有处理能力y的SiP12之间的关系进行说明。
本实施方式的SiP11，具有如下功能：在被委托了处理量i的处理1时，根据处理能力x，判断自身是否能够完成处理量i的处理。具体来说，可在SiP11中设置对处理量i与处理能力x进行比较的运算器。而且，SiP11具有如下功能：在判断为无法完成上述处理的情况下，将从处理量i中减去基于处理能力x的信息处理量所得到的处理量(i-x)，输出给SiP11以外的SiP12、13、14的至少一个。
从而，能够在处理1中的处理量i较少时(例如i≤x)，让SiP11单独工作；在处理量i较大时(例如i＞x)，让SiP11以外的SiP11也协助工作，来进行并行运算。再有，虽然图16中表示的是从SiP11向SiP12输出的例子，但也可以采用从SiP11向SiP12、13、14的全部或任意两个输出的这种步骤。
再者，若这里的处理量i，定义为表示处理的信息量和允许的处理时间的数据集；而且，处理能力x，定义为表示一定时间中的能够处理的信息量，则更能够反应出时间轴下的实际的处理。另外，在将从处理量i中减去基于处理能力x的信息处理量所得到的处理量(i-x)，输出给其他SiP12、13、14时，并非一定要从i中减去处理能力x的值的100％，也可以从i中减去不满100％的x(例如90％或80％的值)后，输出给其他的SiP12、13、14。这是由于，即使由SiP11处理的处理量减少，如果能够由其他的SiP10处理，就系统整体而言处理也不会延迟。相反，如果SiP11的处理速度与其他SiP10相比明显快，则可以不从i中减去处理能力x的值的100％，而从i中减去超出x的值的100％若干的值(例如110％或120％的值)后，将其输出给其他的SiP12、13、14。
本实施方式的光功能设备100中，由于各个SiP11、12、13、14光连接，因此，能够大幅提高各个SiP间的数据传输速度，因此，能够防止各个SiP10间的数据传输速度成为运算处理的速度限制。接下来，以下对具体的例子进行说明。
首先，给负责发送某个信号的输入端口设置对应于处理量的计数器A、以及对应于数据量的计数器B。另一方面，给负责接收某个信号的的SiP12设置电存储器缓存。
现在，在被委托了处理量为i的处理1的情况下，接收到该处理1的SiP11(处理能力x)判断是否能够用自己的处理能力完成。在无法在SiP11内完成处理的情况下，令初始值为“i”，在向SiP12发送数据时，令计数器为“i-x”，即减去x。
SiP12中接收到来自SiP11的信号时，在用SiP12自身能够处理的情况下，在接收完成时刻，将计数量y作为接收确认信号发送给SiP11。在SiP11接收到该信号时，SiP11将计数器-y，即减去y。
另外，SiP12中，在接收信号时，在用系统自身不能够处理的情况下，在接收完成的时刻，将y作为接收确认信号来将计数量-(i-x)发送给发送侧。接收到该信号时，SiP11停止对SiP12的发送。
在上述装置中判断为可以发送的情况下，接下来，将给SiP11设置的数据量所对应的计数器B的初始值设为0。另外，数据发送时，令计数器B为+1、即加1。SiP12一侧，在信号接收时，在接收完成时刻将接收确认信号发送给发送侧。此时，令计数器B为-1、即减去1。
通过该步骤，监视SiP12的电缓存的数据量来与阈值进行比较，在该数据量一致的情况下，即在计数器＝阈值1(y)停止发送。在发送缓存内的内容之后，在计数器＜阈值2，再次发送数据。通过该步骤，能够对数据的拥堵进行监视。
从而，如果使用该方式，能够令系统整体不同步地完成处理步骤，从而，能够提高同一个内部网络的利用效率。
接下来，对照图17以及图18，对SiP为3个以上的结构中的信息处理方法进行说明。图17为SiP11处于上游、并随时向下游的SiP12及其后级交付数据的方式。另一方面，图18为SiP11处于上游，SiP12、SiP13作为支流来分流交付数据的方式。虽然对哪种方式都以3个SiP的结构为例进行说明，但即使是4个以上其基本原理也相同。另外，对于任何一个方式，都能够让各个SiP10异步工作来进行处理。
首先，对图17中所示的信息处理方法进行说明。
首先，产生处理量i的处理1(S1701)，将其导入给SiP11(S1702)。
接下来，SiP11根据处理能力x，判断是否能够完成处理量i的处理1(S1703)。SiP11根据处理能力x，在自身能够完成处理量i的处理1的情况下(x≥i)，SiP11实施处理(S1704)，并将其导出(S1705)并输出(S1706)。
另一方面，在SiP11根据处理能力x，判断为无法完成处理量i的处理1的情况下(x＜i)，SiP11将处理量(i-x)作为处理1’，导出给具有处理能力y的SiP12(S1707)。同时，SiP11根据处理能力x，在处理1之中对处理量x进行处理(S1707a)。之后等待输出，直到由其他SiP群完成处理1’的处理。
将其导入给SiP12之后(S1708)，SiP12根据处理能力y，判断是否能够完成处理1’的处理量(i-x)(S1709)。
SiP12在自身能够对处理1’的处理量(i-x)进行处理的情况下(y≥i-x)，如前所述，将计数量y输出给SiP11，且SiP11将计数器A的计数量减去y(S1710)。同时，SiP12执行处理(S1710a)，并将其导出(S1711)，与SiP11的处理一并(i＝x+y)输出到外部(S1706)。
再者，在SiP12根据处理能力y，判断为无法完成处理1’的处理量(i-x)的情况下(y＜i-x)，SiP12将处理量y-(i-x)作为处理1”，导出给具有处理能力z的SiP13(S1712)。同时，SiP12根据处理能力y，在处理1’中对处理量y进行处理。之后，将处理量y的处理结果输出给SiP11。
将其导入给SiP13之后(S1713)，SiP13根据处理能力z，判断是否能够完成处理量为y-(i-x)的处理11’(S1714)。SiP13，在根据处理能力z自身能够对处理量为y-(i-x)的处理1”进行处理的情况下(z≥y-(i-x))，如前所述，将计数量y输出给SiP11，SiP11将计数器A的计数量减去z。同时，SiP13实施处理(S1715)并将其导出，若与SiP11、SiP12的处理合并起来处理量i＝x+y+z(S1718)，则输出给外部，否则循环进行S1718。
再者，在判断为用SiP13无法完成处理的情况下，如果存在SiP14，则由其来继承。在没有SiP14的情况下，实施将i-(x+y+z)的处理量再次导入给SiP11的处理。另外此处，如果外部网络中存在具有多个内部网络的SiP群，则SiP11通过上述的步骤来向其他SiP群实施处理委托。另外，这里的SiP群，是指具有1个以上SiP的群。
SiP11，确认了处理1的处理量i全部完成之后，即计数器A变成0时，对被委托的外部网络进行输出。
接下来，对图18所示的信息处理方法进行说明。
与图17的情况相同，首先产生处理量i的处理1(S1801)，将其导入给SiP11(S1802)。接下来，SiP11判断自己是否能够完成处理量i的处理1(S1803)，在能够对其进行处理的情况下(x≥i)，SiP11实施处理(S1804)，并导出(S1805)输出(S1806)。
在判断为SiP11无法完成处理量i的处理1的情况下(x＜i)，SiP11将处理量x那部分作为处理1”来实施处理(S1807)。平行于S1807，SiP11将处理量(i-x)中的一部分(j)导出给SiP12(S1808)，同时将从处理量(i-x)中减去该部分(j)之后的剩余(i-x-j)导出给SiP13(S1809)。进行该步骤时，优选将处理量(i-x-j)定义得使得处理时间最小。
接下来，处理量j以及处理量i-x-j，分别被导入给SiP12以及SiP13(S1810、S1811)，并与各自的处理能力进行比较(S1812、S1813)，根据该比较结果，在各个处理能力y、z为处理量j、i-x-j以上的情况下，各自执行处理(S1814、S1815)并进行导出(S1816、S1817)。各个SiP对SiP11的计数器A发送其各自的处理量，SiP11确认处理1的处理量i全部完成之后、即计数器A变成0时，对被委托的外部网络进行输出(S1818)。
再者，图18的S1814、S1815中只表示了用SiP12、SiP13这两者能够完成处理的情况，而在无法完成处理的情况下，如果存在SiP14，SiP11将剩余的处理量(i-x-y-z)并行导出给SiP14。该方式中，优选令SiP11除了自己的处理能力x之外，还事先识别出(或存储)了SiP12、SiP13的处理能力y、z。根据同样的理由，在处理量非常多时，优选还事先识别出(或存储)了SiP14的处理能力。另外，与图17的信息处理方法相同，在没有SiP14的情况下，进行将i-(x+y+z)的处理量再次导入给SiP11的这种处理。另外此处，如果外部网络中存在具有多个内部网络的SiP群，SiP11与上述的步骤同样对其他SiP群实施处理委托。再者，这里的SiP群是指具有1个以上SiP的群。
通过本实施方式的信息处理方法，在信息处理量(i)较少时，能够用1个SiP11完成处理，在信息处理量(i)较多时，能够用多个的SiP11、12、13协动来并行完成运算处理。从而，能够实现自由度较高的信息处理方法。
由于现有技术下的并行运算处理中采用的是，预先决定电路结构从而对某个用途以最佳效率来求解的方式，因此，不是像本实施方式的方法这种有弹性的处理，所以自由度较低。本发明的信息处理方法中，可以再增加SiP10来提高处理能力，即便如此，由于基本的处理方法(基本概念)没有发生变化，因此富于应用性以及扩展性。即，现有的并行运算处理中，在增加电路构成要素时，需要重新预先决定电路结构从而以最佳效率求解，而由于本实施方式的方法中，执行例如图17或图18所示的处理，因此不需要进行这种决定，即使需要也较少。
再者，虽然上述的实施方式1中，较多表示的是让多个SiP异步工作的例子，但也可以令其同步工作。图11所示的结构中，虽然在令光功能设备100作为光切换系统工作的情况下，新设置控制电路(参照图14的“505”)，让各个SiP同步的价值并不太大，但让各个运算处理部中的控制部(例如图8的“31”)同步，可以构建图4以及图5中所说明的这种运算电路300。即，通过程序部305对每个用途决定SiP11、12、13、14的组合，通过该组合的SiP群，可以构建能够进行并行运算处理的装置。由于各个SiP10之间的传输速度，与电气布线相比极大，因此，能够实现将各个SiP10实时协动来执行的并行运算处理。另外，通过程序部305来对各个用途决定SiP11、12、13、14的组合，通过该组合的SiP群来进行并行运算处理时，也可以异步地进行动作。换言之，即使在某个SiP10(例如11)以1GHz工作、另一个SiP10(例如12)以2GHz工作的情况下，也可以令它们不同步地执行并行运算处理。
(实施方式2)
接着，对照图19至图24，对本发明的实施方式2进行说明。本实施方式中，主要说明的是上述实施方式1的应用例乃至扩展例，特别说明的是，本发明的实施方式中的技术显示出了较高的自由度、且富于应用性及扩展性的特点。为了简化说明，省略与上述实施方式1相同的点。
虽然上述实施方式1中，都是在一个制品之中设置多个SiP，来构建光功能设备100，但并不仅限于此。如果将多个SiP相互光连接起来，即使脱离一个制品的形态，也能够构建作为本实施方式的光功能设备的光功能系统或并行运算系统。该例子如图19所示。
图19中所示的结构中，通过网络50各个终端等(个人终端、影像终端、音频终端、娱乐终端、家庭服务器、工作终端、其他网络)中所包括的SiP10被光连接起来，从而构建成光功能设备。虽然网络50，常识上为外部网络，但在这里，具备内部网络20的功能。
如上所述，各个SiP10的扩展性非常优秀，如图20所示，可以不断的只增加DSP。这也是作为SiP的优点之一，如果是SoC，即使只是增加DSP功能，若考虑到掩膜的再设计等也难以实现。
再有，如图3(a)以及图3(b)所述，要构建对应于多个用途的模块(芯板等)还存在问题。另一方面，如果使用本实施方式的光功能设备100，通过总线宽度(传输能力)的提高，能够充分发挥比较廉价的模块的能力，因此能够低价地制造高性能的超高功能模块(图3(b)中的210)。从而，能够提供一种能够对应如图21所示的各种用途(例如数字电视、DVD、数字复印机/FAX、计算机)的通用芯片。即，能够廉价地制造对应于图21所示例子中作为光功能设备所进行的信息处理的通信、广播、图像处理等的超高功能模块，进而，如果能够实现通用芯片化，在量产效果下能够进一步降低成本。
另外，本实施方式的光功能设备100能够应用于高性能·高速的图像传输开关。例如，电视台内对图像数据在非压缩状态下进行处理，为了与其相对应，需要非常高价的高速数据传输开关。如果使用本实施方式的光功能设备100于该用途，无论功能上还是造价上都优势都很明显。
再有，未来，远程医疗很有可能以孤岛·远程地点为中心展开，而将本实施方式的光功能设备100应用于这里的远程医疗图像传输的用途也非常理想。这是因为，由于用于医疗，因此要求高级的图像处理，本实施方式的光功能设备100非常适用于该高级的处理。此外，互联网等中影像内容传输的要求也在提高，本实施方式的光功能设备100，也能构适用于这种视频点播等大容量的数据库(data library)的用途。
另外，在网络对应数字复印机·打印机中，在对应高速扫描的高功能模块的用途中，也能够使用本实施方式的光功能设备100。例如，可以用于在高速扫描的同时进行数字传输的用途。而且，在高精度(例如2000万像素级)的大屏幕监视器中进行图像处理的情况下，也能够使用本实施方式的光功能设备100。
以上通过理想实施方式对本发明进行了说明，但当然也不限于上述说明，还可以进行各种改变。
例如，虽然上述的实施方式中，以构成光功能设备100的各个功能模块是SiP的情况为例进行了说明，活用了SiP的优点，但有时也并不有意排除SoC方式。例如，图7中所示的结构中，列举出了使用控制部31、存储部32及/或用途处理器部33被设置在一个芯片内的SoC(系统LSI芯片)的SiP(MCM)10等。由于若提高该SoC(系统LSI芯片)的通用性，则该芯片的利用就较容易，因此不需要特意避免使用SoC的形态。
另外，虽然还在研究阶段尚未实现，但如果开发出在1个芯片内还组装有半导体激光部等的SoC(系统LSI芯片)，则通过图7所示的结构，也可能得到包含有运算部31、存储部32、用途处理器部33以及内部输入输出端子(半导体激光器、受光器件)36的芯片，如果能够被量产，也无需特意排除该芯片的使用。
根据以上的本发明，例如作为一种并行运算装置，具备功能模块和内部网络。功能模块，具有光输入输出端子、和与上述光输入输出端子相连接的运算电路。内部网络，由连接多个上述功能模块的每一个的上述光输入输出端子的光传输路径构成。上述多个功能模块中，具有第1信息处理能力的第1功能模块，具有在被输入第1信息处理量时，根据上述第1信息处理能力，判断是否能够完成上述第1信息处理量的处理的功能，并具有在判断为无法完成上述处理的情况下，将从上述第1信息处理量中减去基于上述第1信息处理能力的信息处理量所得到的第2信息处理量，输出给上述第1功能模块以外的上述多个功能模块中的至少一个的功能。
优选上述多个功能模块的至少一个，具有用来连接外部网络的外部端子。
优选上述功能模块，由系统级封装构建。
某个理想实施方式中，上述功能模块，分别能够异步工作。
另外，例如作为一种光功能设备，具有多个系统级封装。系统级封装包括：至少1个发射多个波长的光的激光器件；对上述多个波长的光进行滤光来形成给定波长的光的滤光器；及，接收上述给定波长的光的受光器件。上述系统级封装，具有：连接上述光传输路径的内部输入输出端子；以及，与上述内部输入输出端子相连接的运算处理部。上述运算处理部，由控制部、存储部以及执行信息处理的用途处理器部构成。上述多个系统级封装，通过波长路由器用光传输路径互相连接。
某个理想实施方式中，上述波长路由器具有多个输入端口以及多个输出端口。上述波长路由器具有如下功能：根据输入到上述多个之中的一个输入端口中的光的波长，对上述多个之中、唯一决定的任意一个输出端口进行输出。
另外，例如作为一种光功能设备，具有多个系统级封装。系统级封装包括：至少1个发射多个波长的光的激光器件；以及，接收来自上述激光器件的光的受光器件。
上述系统级封装，具有：连接上述光传输路径的内部输入输出端子；以及，与上述内部输入输出端子相连接的运算处理部。上述运算处理部，由控制部、存储部以及执行信息处理的用途处理器部构成。任意的上述系统级封装的上述内部输入端子，通过光传输路径与其他任意一个上述系统级封装的上述光输出端子相连接。
优选上述系统级封装，还具有与上述运算处理部相连接的外部输入输出端子。
某个理想的实施方式中，上述功能模块，分别能够异步工作。
另外，例如作为信息处理方法，使用包括多个形成有运算电路的系统级封装的信息处理系统，包括：向具有第1信息处理能力的第1系统级封装，输入第1信息处理量的工序(a)；根据上述第1信息处理能力，判断上述第1系统级封装是否能够完成上述第1信息处理量的处理的工序(b)；以及，在上述工序(b)中判断为无法完成上述处理的情况下，将从上述第1信息处理量中减去基于上述第1信息处理能力的信息处理量所得到的第2信息处理量，输出给具有第2信息处理能力的第2系统级封装的工序(c)。
某个理想实施方式中，包括：在上述工序(c)之后，向上述第2系统级封装，输入第2信息处理量的工序(d-1)；根据上述第2信息处理能力，判断上述第2系统级封装是否能够完成上述第2信息处理量的处理的工序(d-2)；以及，在上述工序(d-2)中判断为无法完成上述处理的情况下，将从上述第2信息处理量中减去基于上述第2信息处理能力的信息处理量所得到的第3信息处理量，输出给具有第3信息处理能力的第3系统级封装的工序(d-3)。
另外，例如作为信息处理方法，使用包括多个形成有运算电路的系统级封装的信息处理系统，包括：向具有第1信息处理能力的第1系统级封装，输入第1信息处理量的工序(a)；根据上述第1信息处理能力，判断上述第1系统级封装是否能够完成上述第1信息处理量的处理的工序(b)；以及，在上述工序(b)中判断为无法完成上述处理的情况下，将从上述第1信息处理量中减去基于上述第1信息处理能力的信息处理量所得到的第2信息处理量的一部分，输出给具有第2信息处理能力的第2系统级封装，同时，将上述第2信息处理量中减去该部分之后的剩余部分的至少一部分，输出给具有第3信息处理能力的第3系统级封装的工序(c)。
某个理想的实施方式中，上述信息处理系统中的上述系统级封装互相光连接。
优选让上述系统级封装，互相异步地进行工作。
另外，例如作为信息处理方法，各个功能模块通过由光传输路径构成的内部网络连接起来，同时，由于具有在被输入第1信息处理量时，判断具有第1信息处理能力的第1功能模块是否能够完成上述第1信息处理量的处理的功能，并且，还具有在判断为无法完成上述处理的情况下，将从上述第1信息处理量中减去基于上述第1信息处理能力的信息处理量所得到的第2信息处理量，输出给上述第1功能模块以外的、多个功能模块之中的至少一个的功能，因此，与将各个功能模块之间电连接的情况相比，能够大幅提高各个功能模块间的数据传输速度，此外，由于具有判断第1功能模块能否完成上述第1信息处理量的处理的功能，因此在信息处理量较少时，可以只让单个功能模块工作，另一方面，在信息量较多时，可以让多个功能模块协动来进行并行运算。因此，不但能够通过进行并行运算来提高运算速度，还能够通过提高各个功能模块之间的数据传输速度来提高处理速度。这种情况下，由于采用的是使用多个功能模块，并通过光传输路径将它们连接起来的结构，而非SoC的结构，因此富于应用性以及扩展性，在用系统级封装(SiP)构建功能模块的情况下，还能够获得成本上的优势。
另外，例如作为光功能设备，具有多个系统级封装。系统级封装包括：至少1个发射多个波长的光的激光器件、滤光器、以及受光器件。各个系统级封装，具有：内部输入输出端子；以及，由控制部、存储部以及执行信息处理的用途处理器部构成的运算处理部，并且，由于各个系统级封装，通过波长路由器用光传输路径互相连接，因此即使不通过特定的控制电路使各个系统级封装同步来控制，也能够执行光切换处理以及并行运算处理。另外，由于通过多个系统级封装构建光功能设备，因此用途处理器部(例如DSP等)的增设较容易，应用性以及扩展性优秀。另外，能够使用通用芯片等成本上的优势也很突出。作为波长路由器，可以使用具有如下功能的器件：根据输入到多个之中的一个的输入端口中的光的波长，对多个输出端口之中、唯一确定的任意一个输出端口进行输出。
再者，如果任意的系统级封装的内部输入端子，通过光传输路径与其他任意一个系统级封装的光输出端子相连接，则能够由包含有激光器件与受光器件的系统级封装来构建光功能设备，因此还能够省略滤光器以及波长路由器。
这样，向第1系统级封装输入第1信息处理量时，判断第1系统级封装是否能够完成第1信息处理量的处理，之后，在判断为无法完成上述处理的情况下，将从上述第1信息处理量中减去基于上述第1信息处理能力的信息处理量所得到的第2信息处理量，输出给第2系统级封装的工序，因此，在使用包含有多个系统级封装的信息处理系统进行信息处理的情况下，即使不令各个系统级封装同步来控制，也能够执行1个系统级封装的单独运算处理以及多个系统级封装的并行运算处理，因此能够提供一种自由度较高的信息处理方法。即，在信息处理量较少时，能够用第1系统级封装来完成处理，在信息处理量较多时，能够用多个系统级封装并行地完成处理。
由于在使用现有、包含有多个系统级封装的信息处理系统来进行信息处理的情况下，采用的是预先决定电路结构从而对某个用途以最佳效率求解的方式，因此，没有进行如上所述的这种有弹性的处理，所以自由度较低。另一方面，由于上述结构能够进行有弹性的处理，因此自由度较高，且富于应用性及扩展性。
在向第2系统级封装输出之后，判断第2系统级封装是否能够完成第2信息处理量的处理，并在判断为无法完成上述处理的情况下，可以将从上述第2信息处理量中减去基于上述第2信息处理能力的信息处理量所得到的第3信息处理量，输出给具有第3信息处理能力的第3系统级封装。
或者，在根据第1信息处理能力，判断第1系统级封装是否能够完成上述第1信息处理量的处理之后，在判断为无法完成上述处理的情况下，将第2信息处理量的一部分，输出给具有第2信息处理能力的第2系统级封装，同时，将从上述第2信息处理量之中减去该部分之后的剩余部分的至少一部分，输出给具有第3信息处理能力的第3系统级封装，通过这种处理，也能实现：即使不使各个系统级封装同步来控制，也能够执行1个系统级封装的单独运算处理以及并行运算处理。
本发明中的多重处理器，就系统整体而言，具有较高的数据传输能力以及运算处理能力，例如可以作为能够用作并行运算装置、以及光功能设备的多重处理器等。

Claims (11)

1.一种多重处理器，其特征在于，具备：
具有光通信功能且能够互相协动的多个处理器；以及，
将上述多个处理器彼此连接的光传输路径。
2.如权利要求1所述的多重处理器，其特征在于：
还具备波长路由器，其设置在上述光传输路径上，对上述多个处理器间的光通信进行控制。
3.如权利要求1所述的多重处理器，其特征在于：
上述处理器具有：
至少一个激光器件，发射多个波长的光；
滤光器，对上述多个波长的光进行过滤，形成给定波长的光；以及，
受光器件，接收上述给定波长的光。
4.如权利要求3所述的多重处理器，其特征在于：
上述波长路由器，具有多个输入端口以及多个输出端口；
上述波长路由器，具有如下功能：根据输入到上述多个输入端口的任意一个中的光的波长，将该输入进来的光，输出给上述多个输出端口之中、唯一决定的任意一个。
5.如权利要求1所述的多重处理器，其特征在于：
上述光传输路径，按照针对上述多个处理器而独立的数量设置。
6.如权利要求1所述的多重处理器，其特征在于：
上述多个处理器的全部或者一部分，彼此异步工作。
7.如权利要求1所述的多重处理器，其特征在于：
上述处理器，具有：系统级封装结构，其具有在其内部相互电通信的多个部件。
8.如权利要求7所述的多重处理器，其特征在于：
上述系统级封装，具有：连接上述光传输路径的内部输入输出端子；以及，连接在上述内部输入输出端子上的运算处理部，
上述运算处理部，具有：控制部、存储部、以及执行信息处理的用途处理器部。
9.如权利要求7所述的多重处理器，其特征在于：
上述系统级封装，还具有连接在上述运算处理部上的外部输入输出端子。
10.如权利要求1所述的多重处理器，其特征在于：
上述多个处理器之中、具有第1信息处理能力的第1处理器，具有如下功能：在被输入第1信息处理量时，根据上述第1信息处理能力，判断是否能够完成上述第1信息处理量的处理，
且具有如下功能：在判断为无法完成上述处理的情况下，将从上述第1信息处理量中减去基于上述第1信息处理能力的信息处理量所得到的第2信息处理量，输出给上述第1处理器以外的、上述多个处理器之中的至少一个。
11.如权利要求10所述的多重处理器，其特征在于：
被输入上述第2信息处理量的、上述第1处理器以外的上述多个处理器的至少一个，具有如下功能：根据自己的第2信息处理能力，判断是否能够完成上述第2信息处理量的处理，
且具有如下功能：在判断为无法完成上述处理的情况下，将从上述第2信息处理量中减去基于上述第2信息处理能力的信息处理量所得到的第3信息处理量，输出给除自己以及上述第1处理器以外的、上述多个处理器之中的至少一个。
CNA2005100914070A 2004-08-10 2005-08-10 多重处理器 Pending CN1734436A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004233454A JP2006053662A (ja) 2004-08-10 2004-08-10 多重プロセッサ
JP2004233454 2004-08-10

Publications (1)

Publication Number Publication Date
CN1734436A true CN1734436A (zh) 2006-02-15

Family

ID=35801359

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100914070A Pending CN1734436A (zh) 2004-08-10 2005-08-10 多重处理器

Country Status (4)

Country Link
US (1) US7689129B2 (zh)
JP (1) JP2006053662A (zh)
KR (1) KR20060050305A (zh)
CN (1) CN1734436A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001869A (zh) * 2012-12-11 2013-03-27 中国科学院计算技术研究所 一种基于端口偏射的云路由数据处理方法及系统
CN109417041A (zh) * 2016-02-01 2019-03-01 欧克特沃系统有限责任公司 用于制造电子器件的系统和方法
CN110730988A (zh) * 2017-06-02 2020-01-24 超极存储器股份有限公司 半导体模块

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053662A (ja) * 2004-08-10 2006-02-23 Matsushita Electric Ind Co Ltd 多重プロセッサ
SG139570A1 (en) * 2006-07-13 2008-02-29 Avago Technologies General Ip A miniature composite assembly that incorporates multiple devices that use different wavelengths of light and a method for making the composite assembly
SG139568A1 (en) * 2006-07-13 2008-02-29 Avago Technologies General Ip Remote control receiver device and ambient light photosensor device incoporated into a single composite assembly
SG139569A1 (en) * 2006-07-13 2008-02-29 Avago Technologies General Ip A composite assembly that incorporate multiple devices that use different wavelengths of light and method for making same
US7827515B2 (en) * 2007-03-15 2010-11-02 Oracle America, Inc. Package designs for fully functional and partially functional chips
US8041230B2 (en) * 2008-12-12 2011-10-18 Fujitsu Limited System and method for optoelectrical communication
US8041229B2 (en) * 2008-12-12 2011-10-18 Fujitsu Limited System and method for optoelectrical communication
WO2011067896A1 (en) 2009-12-02 2011-06-09 Mush-A Co., Ltd. Data processing apparatus, data processing system, packet, recording medium, storage device, and data processing method
JP5057256B2 (ja) 2009-12-02 2012-10-24 株式会社Ｍｕｓｈ−Ａ データ処理装置、データ処理システムおよびデータ処理方法
US20120290615A1 (en) * 2011-05-13 2012-11-15 Lamb Andrew Allinson Switching algorithms during a run time computation
US8508029B2 (en) * 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US8954712B2 (en) * 2011-12-07 2015-02-10 International Business Machines Corporation Computer system including an all-to-all communication network of processors connected using electrical and optical links
DE112012005991T5 (de) * 2012-03-07 2015-01-29 Intel Corporation Skalierbare gemeinsame Referenztaktungsarchitektur unter Verwendung einer getrennten, einzigen Taktquelle für Blade- und Rack-Server
US9052880B2 (en) * 2012-04-18 2015-06-09 International Business Machines Corporation Multi-level interconnect apparatus
CN105122833B (zh) * 2014-03-20 2018-10-30 华为技术有限公司 一种光片上网络、动态调整光链路带宽的方法及装置
US9749723B2 (en) * 2015-03-05 2017-08-29 Huawei Technologies Co., Ltd. System and method for optical network

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3684579B2 (ja) 1993-04-27 2005-08-17 富士通株式会社 分散型並列計算機のプロセッサエレメント
JPH07141312A (ja) 1993-11-16 1995-06-02 Canon Inc 情報処理装置
JP3345143B2 (ja) * 1993-12-27 2002-11-18 株式会社日立製作所 光導波路の製造方法
JPH07295843A (ja) 1994-04-21 1995-11-10 Nippon Telegr & Teleph Corp <Ntt> 負荷分散化プラットフォーム及びその負荷分散処理方法
JP3308770B2 (ja) * 1994-07-22 2002-07-29 三菱電機株式会社 情報処理装置および情報処理装置における計算方法
US5802338A (en) * 1996-10-01 1998-09-01 International Business Machines Corporation Method of self-parallelizing and self-parallelizing multiprocessor using the method
US5937117A (en) * 1996-12-27 1999-08-10 Nippon Telegraph And Telephone Corporation Optical cross-connect system
JP3349938B2 (ja) 1996-12-27 2002-11-25 日本電信電話株式会社 光クロスコネクトシステム
JPH10200540A (ja) 1997-01-13 1998-07-31 Hitachi Ltd 光スイッチ
US6160653A (en) * 1997-03-26 2000-12-12 Sun Microsystems, Inc. Optical computer bus with dynamic bandwidth allocation
JP3622509B2 (ja) 1998-06-05 2005-02-23 富士ゼロックス株式会社 光信号伝送装置および信号処理装置
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
JP3275862B2 (ja) 1998-12-28 2002-04-22 日本電気株式会社 光受信装置および光スイッチ網
JP3971535B2 (ja) * 1999-09-10 2007-09-05 株式会社リコー Ｓｉｍｄ型プロセッサ
US7020400B2 (en) * 1999-12-24 2006-03-28 Altera Corporation Multi-wavelength optical communication system
JP2002286959A (ja) * 2000-12-28 2002-10-03 Canon Inc 半導体装置、光電融合基板、及びそれらの製造方法
US20020154354A1 (en) 2001-04-20 2002-10-24 Kannan Raj Optically interconnecting multiple processors
US7200144B2 (en) * 2001-10-18 2007-04-03 Qlogic, Corp. Router and methods using network addresses for virtualization
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
JP2003150954A (ja) * 2001-11-14 2003-05-23 Fuji Photo Film Co Ltd 周期的パターン抑制処理方法および装置
JP2003188351A (ja) 2001-12-17 2003-07-04 Hitachi Ltd 半導体集積回路
US6964047B2 (en) * 2001-12-20 2005-11-08 Lucent Technologies Inc. Method and apparatus for a fast process monitor suitable for a high availability system
US6768827B2 (en) * 2002-01-16 2004-07-27 The Regents Of The University Of California Integrated optical router
EP1347581A3 (en) * 2002-03-22 2004-11-17 Kabushiki Kaisha Toshiba Radio communication apparatus and method
EP1514182A2 (en) * 2002-06-20 2005-03-16 Matsushita Electric Industrial Co., Ltd. Multitask control device and music data reproduction device
KR100442699B1 (ko) * 2002-07-19 2004-08-02 삼성전자주식회사 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지
US6855572B2 (en) * 2002-08-28 2005-02-15 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
KR100457188B1 (ko) * 2002-10-07 2004-11-16 한국전자통신연구원 확산 방식 전환이 가능한 적응형 다중반송파코드분할다중접속 장치 및 그 방법
JP4095404B2 (ja) * 2002-10-25 2008-06-04 キヤノン株式会社 光接続装置、光電気混載装置、及びこれを用いた電子機器
JP2004171234A (ja) 2002-11-19 2004-06-17 Toshiba Corp マルチプロセッサシステムにおけるタスク割り付け方法、タスク割り付けプログラム及びマルチプロセッサシステム
US7309999B2 (en) * 2002-11-27 2007-12-18 Inapac Technology, Inc. Electronic device having an interface supported testing mode
US7466160B2 (en) * 2002-11-27 2008-12-16 Inapac Technology, Inc. Shared memory bus architecture for system with processor and memory units
JP2004191392A (ja) * 2002-12-06 2004-07-08 Seiko Epson Corp 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP4708716B2 (ja) * 2003-02-27 2011-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路装置、半導体集積回路装置の設計方法
US7286770B2 (en) * 2003-07-18 2007-10-23 International Business Machines Corporation Fiber optic transmission lines on an SOC
US7343059B2 (en) * 2003-10-11 2008-03-11 Hewlett-Packard Development Company, L.P. Photonic interconnect system
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
KR20060096161A (ko) * 2003-11-25 2006-09-07 콸콤 인코포레이티드 향상된 링크 동기화를 제공하는 고속 데이터 레이트인터페이스
US7248890B1 (en) * 2004-02-06 2007-07-24 Vativ Technologies, Inc. Channel power balancing in a multi-channel transceiver system
US7373111B2 (en) * 2004-02-19 2008-05-13 Marvell International Ltd. Communication access apparatus, systems, and methods
US20050255722A1 (en) * 2004-05-07 2005-11-17 Salmon Peter C Micro blade assembly
JP2006053662A (ja) * 2004-08-10 2006-02-23 Matsushita Electric Ind Co Ltd 多重プロセッサ
JP4652204B2 (ja) * 2005-10-06 2011-03-16 日本電気株式会社 光バックプレーン及び光伝送方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001869A (zh) * 2012-12-11 2013-03-27 中国科学院计算技术研究所 一种基于端口偏射的云路由数据处理方法及系统
CN103001869B (zh) * 2012-12-11 2015-04-29 中国科学院计算技术研究所 一种基于端口偏射的云路由数据处理方法及系统
CN109417041A (zh) * 2016-02-01 2019-03-01 欧克特沃系统有限责任公司 用于制造电子器件的系统和方法
CN110730988A (zh) * 2017-06-02 2020-01-24 超极存储器股份有限公司 半导体模块
CN110730988B (zh) * 2017-06-02 2023-07-11 超极存储器股份有限公司 半导体模块

Also Published As

Publication number Publication date
JP2006053662A (ja) 2006-02-23
US20060036831A1 (en) 2006-02-16
KR20060050305A (ko) 2006-05-19
US7689129B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
CN1734436A (zh) 多重处理器
CN100340102C (zh) 摄像装置、相位控制方法以及同步确立方法
CN1182674C (zh) 用于异构光通信网络的操作、保护和恢复的方法和设备
CN1076558C (zh) 适于快速信号传输的信号传输装置，电路块和集成电路
CN1166198C (zh) 通过有线电视系统的返回路径发送数据的系统和方法
CN1269049C (zh) 数据传送控制装置及电子设备
CN1832629A (zh) 光传送网中的信号调度方法和系统
CN1251327C (zh) 半导体集成电路、信号传输装置、光电装置和电子仪器
CN101055866A (zh) 光学装置用模块和光学装置用模块的制造方法
CN1081053A (zh) 交叉连接通信网络中选择连接路径的方法
CN1790309A (zh) 多处理器系统
CN1770446A (zh) 带有接口模块的lsi封装、传输线路安装体和带状光传输线路
CN1196004C (zh) 光信息处理设备
CN1542483A (zh) 光学模块及其制造方法
Suhir The future of microelectronics and photonics and the role of mechanics and materials
CN102402710A (zh) Usb光学薄卡结构
WO2024146424A1 (zh) 一种双向光组件及光模块
CN1759489A (zh) 双向光学模块及光传输装置
CN1749788A (zh) 可重新配置的光交换系统
CN1099045C (zh) 光学分路与插入装置及光学传输系统
CN1216495C (zh) 视频图像亚像素插值的方法和装置
CN1097341C (zh) 插件式电子调谐器
CN1949824A (zh) 机顶盒epg应用移植开发接口系统
CN1540537A (zh) 具有高速以太网入口的mpeg传输流再复用方法及装置
CN1166088C (zh) 可调谐分插复用的方法及其配置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060215