JP5057256B2 - データ処理装置、データ処理システムおよびデータ処理方法 - Google Patents
データ処理装置、データ処理システムおよびデータ処理方法 Download PDFInfo
- Publication number
- JP5057256B2 JP5057256B2 JP2010199711A JP2010199711A JP5057256B2 JP 5057256 B2 JP5057256 B2 JP 5057256B2 JP 2010199711 A JP2010199711 A JP 2010199711A JP 2010199711 A JP2010199711 A JP 2010199711A JP 5057256 B2 JP5057256 B2 JP 5057256B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- processing
- instruction
- data
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 9
- 238000003860 storage Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 33
- 238000004364 calculation method Methods 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 22
- 239000000872 buffer Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 17
- 238000004891 communication Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 230000006870 function Effects 0.000 description 4
- 238000009827 uniform distribution Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/82—Architectures of general purpose stored program computers data or demand driven
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
Description
また、前述した課題を解決するその他の主たる本発明は、データごとに、当該データを識別する識別情報および当該データに対する1つ以上の処理命令を示す命令情報を含む拡張識別情報が付加されたパケットを処理する複数の処理部と、前記拡張識別情報の少なくとも前記命令情報のビット列に基づいて、前記パケットの宛先情報を算出する宛先情報算出部と、を備え、前記複数の処理部は、前記パケットのうち、前記宛先情報が当該処理部を示すパケットのみを取得する入出力部と、前記入出力部によって取得された前記パケットの前記処理命令を実行する演算部と、前記パケットを記憶する記憶部と、前記入出力部によって取得された前記パケットの前記拡張識別情報と前記記憶部に記憶されている前記パケットの前記拡張識別情報とを比較して、当該取得されたパケットおよび当該記憶されているパケットから前記演算部に入力するパケットを選択する比較・選択部と、をそれぞれ有し、前記処理命令は、2つのパケットの前記データをそれぞれ左側および右側オペランドとする2項演算を行う処理命令を含み、前記比較・選択部は、前記入出力部によって取得された前記パケットの最初に実行されるべき処理命令が前記2項演算を行う処理命令である場合に、前記命令情報の所定の部分および前記識別情報が当該取得されたパケットと一致するパケットが前記記憶部に記憶されているときには、当該所定の部分および識別情報が一致する2つのパケットの前記データをそれぞれ前記左側および右側オペランドとして前記演算部に入力し、前記命令情報の前記所定の部分および前記識別情報が当該取得されたパケットと一致するパケットが前記記憶部に記憶されていないときには、当該取得されたパケットを前記記憶部に記憶させることを特徴とするデータ処理装置である。
以下、図2を参照して、データ処理装置を備えたデータ処理システム全体の構成の概略について説明する。
図2に示されているデータ処理システムは、データ処理装置1を備えた並列コンピュータシステムであり、データ処理装置1以外に、記憶装置6、入力装置7、出力装置8、およびバス9を含んで構成されている。また、データ処理装置1、記憶装置6、入力装置7、および出力装置8は、バス9を介して互いに接続されている。なお、データ処理装置1の構成についての詳細な説明は後述する。
次に、データ処理システム全体の動作の概略について説明する。
記憶装置6は、RAM(Random Access Memory)やROM(Read Only Memory)などで構成され、プログラム(実行コード)や当該プログラムの実行に用いられるデータなどを記憶している。また、データ処理装置1は、コンピュータシステムのCPUに相当し、記憶装置6に記憶されているプログラムを実行する。なお、データ処理装置1の動作についての詳細な説明は後述する。
入力装置7は、キーボードやマウスなどで構成され、データやプログラム(ソースプログラムまたは実行コード)を含む情報を外部から当該データ処理システムに入力する。一方、出力装置8は、ディスプレイやプリンタなどで構成され、情報を文字や画像などとして外部に出力する。
なお、上記データ処理装置1、記憶装置6、入力装置7、および出力装置8の分類は、固定的なものではない。例えば、ハードディスクドライブや光ディスクドライブなどの補助記憶装置は、記憶装置6として用いられるが、外部との間で情報を入出力する入力装置7および出力装置8に分類してもよい。
以下、図3を参照して、本発明の一実施形態におけるデータ処理装置の構成について説明する。
図3に示されているデータ処理装置1は、PE(Processor/Processing Element:処理要素/処理素子)100ないし115、MCE(Memory Control/Controlling Element:メモリ制御要素/メモリ制御素子)300ないし303、キャッシュメモリ400、および通信路(伝送路)500を含んで構成されている。
通信路500は、PE間やPEおよびMCE間の情報伝達媒体であり、当該情報伝達には、電気配線による電気信号の伝達以外に、光ファイバによる光信号の伝達や、自由空間における電磁波の伝達も含まれる。ここで、電磁波、特に光を用いて情報伝達を行う場合の通信路500の構成の一例を図13に示す。この場合、各PEは、発光素子を備えた少なくとも1つの送信部、および受光素子を備えた少なくとも1つの受信部を含む。また、図13において、発光素子212は情報伝達元のPEに含まれ、受光素子213は情報伝達先のPEに含まれる。
次に、図4ないし図8を適宜参照して、本実施形態におけるデータ処理装置の動作について説明する。
キャッシュメモリ400は、キャッシュを行いつつ、MCE300ないし303と記憶装置6との間の入出力を制御する。したがって、記憶装置6に記憶されているプログラムやデータなどは、キャッシュメモリ400を介してMCE300ないし303に読み込まれる。
2つのデータ(AおよびB)の加算結果(A+BまたはB+A)を出力する加算命令に対しては、記号「+」と16進表記10Hとが設定されている。一方、2つのデータ(LおよびR)の減算結果(L−R)を出力する減算命令の場合、減算は交換法則が成立しない非可換演算であるため、各データを左側または右側オペランドの何れとするかを示す左右情報(方向情報)を必要とする。そのため、減算命令に対する記号「−」には、さらに左右情報「L」または「R」が付加され、それぞれ16進表記12Hまたは13Hが設定されている。
記号「NOP」と16進表記00Hとが設定されているNOP命令は、何もしない命令である。また、記号「read」と16進表記02Hとが設定されている読み出し命令は、データ(A)が示す記憶装置6のアドレスに記憶されているデータ(*A)を読み出す命令である。なお、命令ではないが、パケットの終端を示すヌル文字として、例えば16進表記FFHが設定されている。
以下、図1を参照して、本実施形態におけるPEの構成について説明する。
図1に示されているPE100ないし115は、入出力部210、比較・選択部230、バッファメモリ240、オペランドバッファ250a、250b、およびALU(Arithmetic Logic Unit:算術論理演算部)260をそれぞれ含んで構成されている。
なお、光を用いて情報伝達を行う場合には、例えば、図13の発光素子212は、各出力ポートに設けられ、受光素子213は、各入力ポートに設けられる。
次に、図9ないし図11を適宜参照して、本実施形態におけるPEの動作について説明する。
入出力部210は、まず、宛先情報算出部211が入力されたパケットの宛先情報を算出する。宛先情報は、パケットを処理すべきPEを示す情報であり、当該パケットの拡張識別情報部分から求めることができる。ここで、図9を参照して、図8においてMCE ID=1、かつ処理ID=1である、最初の5パケットの宛先情報の算出方法について説明する。以下、図9に示すように、当該5パケットをそれぞれパケットP1ないしP5とする。
ここで、図12を参照して、図9に示したパケットP1ないしP5に対するデータ処理装置1の動作の具体例について説明する。
図7に示したパケットの構成は、処理命令部分に5個までの命令しか含むことができない。そのため、より複雑な処理を行うためには、パケットの処理命令部分に命令を追加する必要がある。
図16において、D11ないしD18はデータを示しており、Iaは、命令追加命令を示しており、I11ないしI17は命令追加命令以外の命令を示している。加算命令I16は、データD11(dp)およびデータD12(ii)を加算し、データdp+iiを出力し、加算命令I11は、データD13(sp)およびデータD14(ii)を加算し、データsp+iiを出力する。
次に、乗算命令I13は、データ*(sp+ii)にデータD16(4)を乗算し、データ*(sp+ii)*4を出力する。
次に、加算命令I14は、データ*(sp+ii)*4にデータD17(1)を加算し、データ*(sp+ii)*4+1を出力する。
次に、除算命令I15は、データ*(sp+ii)*4+1をデータD18(2)で除算し、データ[*(sp+ii)*4+1]/2を出力する。
以上のデータフローによって、配列sp[1024]の1つの要素に4を乗算したうえで1を加算し、さらに2で除算した値が配列dp[1024]に格納される。図17は、図16に示したデータフロー図に基づいて生成された基本パケット列に対して、forループを展開した後のパケット列のうち、MCE ID=1、かつ処理ID=1である、最初の8パケットP11ないしP18を示している。
図7において、データ処理装置1によって処理されるパケットの構成を示したが、これに限定されるものではない。ここで、データ処理装置1によって処理されるパケットの他の構成例を図19に示す。なお、図19においては、図17に示したパケットP11ないしP18と同じ実行結果を得られるパケットP31ないしP38が示されている。
パケットP31およびP32は、同一の宛先情報が算出されるため、当該同一の宛先情報が示すPEまで伝達され、命令数情報が示す最初に実行されるべき加算命令I16が実行される。そして、実行結果のデータdp+0に、命令数情報から1を減算した拡張識別情報が付加され、新たなパケットP39が生成される。なお、パケットP39は、命令数情報が「1」となるため、残存している加算命令I16は、宛先情報の算出に用いられない。
6 記憶装置
7 入力装置
8 出力装置
9 バス
100〜115 PE(処理要素)
210 入出力部
211 宛先情報算出部
212 発光素子
213 受光素子
214a〜214d 出力ポート
215a〜215d 入力ポート
230 比較・選択部
231 ハッシュ値算出部
240 バッファメモリ
250a、250b オペランドバッファ
260 ALU(算術論理演算部)
300〜303 MCE(メモリ制御要素)
400 キャッシュメモリ
500 通信路(伝送路)
501 透過材(コア)
502 反射材(クラッド)
503 吸収材
Claims (23)
- データごとに、当該データを識別する識別情報および当該データに対する1つ以上の処理命令を示す命令情報を含む拡張識別情報が付加されたパケットを処理する複数の処理部と、
前記拡張識別情報の少なくとも前記命令情報のビット列に基づいて、前記パケットの宛先情報を算出する宛先情報算出部と、
を備え、
前記複数の処理部は、
前記パケットのうち、前記宛先情報が当該処理部を示すパケットのみを取得する入出力部と、
前記入出力部によって取得された前記パケットの前記処理命令を実行する演算部と、
をそれぞれ有し、
前記宛先情報算出部は、前記命令情報が複数の処理命令を示す場合には、少なくとも当該複数の処理命令を示すビット列に基づいて前記宛先情報を算出することを特徴とするデータ処理装置。 - データごとに、当該データを識別する識別情報および当該データに対する1つ以上の処理命令を示す命令情報を含む拡張識別情報が付加されたパケットを処理する複数の処理部と、
前記拡張識別情報の少なくとも前記命令情報のビット列に基づいて、前記パケットの宛先情報を算出する宛先情報算出部と、
を備え、
前記複数の処理部は、
前記パケットのうち、前記宛先情報が当該処理部を示すパケットのみを取得する入出力部と、
前記入出力部によって取得された前記パケットの前記処理命令を実行する演算部と、
前記パケットを記憶する記憶部と、
前記入出力部によって取得された前記パケットの前記拡張識別情報と前記記憶部に記憶されている前記パケットの前記拡張識別情報とを比較して、当該取得されたパケットおよび当該記憶されているパケットから前記演算部に入力するパケットを選択する比較・選択部と、
をそれぞれ有し、
前記処理命令は、2つのパケットの前記データをそれぞれ左側および右側オペランドとする2項演算を行う処理命令を含み、
前記比較・選択部は、前記入出力部によって取得された前記パケットの最初に実行されるべき処理命令が前記2項演算を行う処理命令である場合に、
前記命令情報の所定の部分および前記識別情報が当該取得されたパケットと一致するパケットが前記記憶部に記憶されているときには、当該所定の部分および識別情報が一致する2つのパケットの前記データをそれぞれ前記左側および右側オペランドとして前記演算部に入力し、
前記命令情報の前記所定の部分および前記識別情報が当該取得されたパケットと一致するパケットが前記記憶部に記憶されていないときには、当該取得されたパケットを前記記憶部に記憶させることを特徴とするデータ処理装置。 - 前記宛先情報算出部は、前記拡張識別情報の少なくとも前記命令情報のビット列から生成される擬似乱数に応じて前記宛先情報を算出することを特徴とする請求項1または請求項2に記載のデータ処理装置。
- 前記宛先情報算出部は、前記命令情報の前記所定の部分および前記識別情報のビット列から生成される擬似乱数に応じて前記宛先情報を算出することを特徴とする請求項2に記載のデータ処理装置。
- 前記宛先情報算出部は、予め生成された擬似乱数テーブルを参照して前記宛先情報を算出することを特徴とする請求項3または請求項4に記載のデータ処理装置。
- 前記複数の処理部は、前記宛先情報算出部をそれぞれ有することを特徴とする請求項1ないし請求項5の何れかに記載のデータ処理装置。
- 前記演算部は、前記入出力部によって取得された前記パケットの前記処理命令のうち最初に実行されるべき処理命令を実行し、当該実行によって生成されるデータに、実行された前記処理命令の次に実行されるべき処理命令を最初に実行されるべき処理命令とする前記拡張識別情報が付加されたパケットを生成して前記入出力部に入力することを特徴とする請求項1ないし請求項6の何れかに記載のデータ処理装置。
- 前記演算部は、前記入出力部によって取得された前記パケットの前記処理命令のうち最初に実行されるべき処理命令を実行し、当該実行によって生成されるデータに、実行された前記処理命令を除く前記拡張識別情報が付加されたパケットを生成して前記入出力部に入力することを特徴とする請求項7に記載のデータ処理装置。
- 前記処理命令は、2つのパケットの前記データをそれぞれ左側および右側オペランドとする2項演算を行う処理命令を含み、
前記複数の処理部は、
前記パケットを記憶する記憶部と、
前記入出力部によって取得された前記パケットの前記拡張識別情報と前記記憶部に記憶されている前記パケットの前記拡張識別情報とを比較して、当該取得されたパケットおよび当該記憶されているパケットから前記演算部に入力するパケットを選択する比較・選択部と、
をそれぞれさらに有し、
前記比較・選択部は、前記入出力部によって取得された前記パケットの最初に実行されるべき処理命令が前記2項演算を行う処理命令である場合に、
前記命令情報の所定の部分および前記識別情報が当該取得されたパケットと一致するパケットが前記記憶部に記憶されているときには、当該所定の部分および識別情報が一致する2つのパケットの前記データをそれぞれ前記左側および右側オペランドとして前記演算部に入力し、
前記命令情報の前記所定の部分および前記識別情報が当該取得されたパケットと一致するパケットが前記記憶部に記憶されていないときには、当該取得されたパケットを前記記憶部に記憶させることを特徴とする請求項1に記載のデータ処理装置。 - 前記処理命令は、1つのパケットの前記データをオペランドとする単項演算を行う処理命令を含み、
前記比較・選択部は、前記入出力部によって取得された前記パケットの最初に実行されるべき処理命令が前記単項演算を行う処理命令である場合には、当該取得されたパケットを前記演算部に入力することを特徴とする請求項2または請求項9に記載のデータ処理装置。 - 前記処理命令は、前記2項演算が非可換演算である場合に前記データを前記左側または右側オペランドの何れとするかを示す左右情報を含み、
前記命令情報の前記所定の部分は、当該命令情報のうち最初に実行されるべき処理命令の前記左右情報以外の部分であることを特徴とする請求項2、請求項9および請求項10の何れかに記載のデータ処理装置。 - 前記記憶部は、前記パケットが格納されるハッシュテーブルを含み、
前記比較・選択部は、前記入出力部によって取得された前記パケットの前記命令情報の前記所定の部分および前記識別情報に基づいてハッシュ値を算出するハッシュ値算出部を含み、当該取得されたパケットを前記記憶部に記憶させる場合には、当該取得されたパケットを前記ハッシュ値と対応付けて前記ハッシュテーブルに格納することを特徴とする請求項2、請求項9、請求項10および請求項11の何れかに記載のデータ処理装置。 - 前記入出力部は、前記パケットのうち前記宛先情報が当該処理部を示さないパケットを他の処理部に転送することを特徴とする請求項1ないし請求項12の何れかに記載のデータ処理装置。
- 前記入出力部は、前記パケットのうち前記宛先情報が当該処理部を示さないパケットを、当該処理部に隣接する処理部に転送することを特徴とする請求項13に記載のデータ処理装置。
- 前記複数の処理部は、行列状に配置され、
前記入出力部は、前記パケットのうち前記宛先情報が当該処理部を示さないパケットを、前記宛先情報が示す処理部に近づく方向に隣接する処理部に転送することを特徴とする請求項14に記載のデータ処理装置。 - 記憶装置に記憶されているプログラムから前記パケットを生成する制御部をさらに備えることを特徴とする請求項1ないし請求項15の何れかに記載のデータ処理装置。
- 前記制御部は、前記識別情報が当該制御部を示す発行元情報を含む前記パケットを生成して、前記複数の処理部の何れかに発行し、
前記入出力部は、前記パケットが、処理されるべき前記処理命令を含まない場合には、当該パケットを前記発行元情報が示す制御部に戻すように転送することを特徴とする請求項16に記載のデータ処理装置。 - 請求項16または請求項17に記載のデータ処理装置と、
前記プログラムが記憶されている前記記憶装置と、
前記データおよび前記プログラムを含む情報を入出力する入出力装置と、
を備えることを特徴とするデータ処理システム。 - データごとに、当該データを識別する識別情報および当該データに対する1つ以上の処理命令を示す命令情報を含む拡張識別情報が付加されたパケットを処理するデータ処理方法であって、
前記命令情報が複数の処理命令を示す場合には、少なくとも当該複数の処理命令を示すビット列に基づいて、前記パケットの宛先情報を算出し、
複数の処理部が、それぞれ、
前記パケットのうち、前記宛先情報が当該処理部を示すパケットのみを取得し、
当該パケットの前記処理命令を実行することを特徴とするデータ処理方法。 - データごとに、当該データを識別する識別情報および当該データに対する1つ以上の処理命令を示す命令情報を含む拡張識別情報が付加されたパケットを処理するデータ処理方法であって、
前記拡張識別情報の少なくとも前記命令情報のビット列に基づいて、前記パケットの宛先情報を算出し、
複数の処理部が、それぞれ、
前記パケットのうち、前記宛先情報が当該処理部を示すパケットのみを取得し、
当該パケットの最初に実行されるべき処理命令が2つのパケットの前記データをそれぞれ左側および右側オペランドとする2項演算を行う処理命令である場合には、前記命令情報の所定の部分および前記識別情報が一致する2つのパケットの前記データをそれぞれ前記左側および右側オペランドとして、当該2項演算を行う処理命令を実行することを特徴とするデータ処理方法。 - 前記拡張識別情報の少なくとも前記命令情報のビット列から生成される擬似乱数に応じて前記宛先情報を算出することを特徴とする請求項19または請求項20に記載のデータ処理方法。
- 前記命令情報の前記所定の部分および前記識別情報のビット列から生成される擬似乱数に応じて前記宛先情報を算出することを特徴とする請求項20に記載のデータ処理方法。
- 前記複数の処理部が、それぞれ、前記パケットのうち、前記宛先情報が当該処理部を示すパケットのみを取得し、当該パケットの少なくとも1つの処理命令を実行し、前記命令情報が当該実行された残りの処理命令を示すパケットを生成し、
前記複数の処理部によってそれぞれ生成されたパケットの前記残りの処理命令が複数存在する場合には、少なくとも当該複数の残りの処理命令を示すビット列に基づいて、当該パケットの前記残りの処理命令を実行する処理部を示す前記宛先情報を算出することによって、
前記複数の処理部によってそれぞれ生成されたパケットのうち、少なくとも前記残りの処理命令を示すビット列の所定の部分が一致する2つのパケットが同一の処理部によって取得され、前記残りの処理命令が実行されることを特徴とする請求項19に記載のデータ処理方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010199711A JP5057256B2 (ja) | 2009-12-02 | 2010-09-07 | データ処理装置、データ処理システムおよびデータ処理方法 |
EP10834352.6A EP2507718A4 (en) | 2009-12-02 | 2010-11-10 | Data processing apparatus, data processing system, packet, recording medium, storage device, and data processing method |
PCT/JP2010/006593 WO2011067896A1 (en) | 2009-12-02 | 2010-11-10 | Data processing apparatus, data processing system, packet, recording medium, storage device, and data processing method |
CN201080055008.8A CN102770855B (zh) | 2009-12-02 | 2010-11-10 | 数据处理设备、数据处理系统、包、记录介质、存储装置和数据处理方法 |
KR1020127014546A KR101450675B1 (ko) | 2009-12-02 | 2010-11-10 | 데이터 처리 장치, 데이터 처리 시스템, 패킷, 기록 매체, 기억 장치, 및 데이터 처리 방법 |
TW099139208A TWI533208B (zh) | 2009-12-02 | 2010-11-15 | Data processing device, data processing system, packet, recording medium, memory device and data processing method |
US13/486,876 US9535671B2 (en) | 2009-12-02 | 2012-06-01 | Parallel data processing apparatus and method |
US15/359,127 US10025594B2 (en) | 2009-12-02 | 2016-11-22 | Parallel data processing apparatus, system, and method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009274033 | 2009-12-02 | ||
JP2009274033 | 2009-12-02 | ||
JP2010199711A JP5057256B2 (ja) | 2009-12-02 | 2010-09-07 | データ処理装置、データ処理システムおよびデータ処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012132973A Division JP2012194992A (ja) | 2009-12-02 | 2012-06-12 | データ処理装置、データ処理システム、パケット、記録媒体、記憶装置およびデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011138479A JP2011138479A (ja) | 2011-07-14 |
JP5057256B2 true JP5057256B2 (ja) | 2012-10-24 |
Family
ID=44114874
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010199711A Active JP5057256B2 (ja) | 2009-12-02 | 2010-09-07 | データ処理装置、データ処理システムおよびデータ処理方法 |
JP2011544227A Pending JPWO2011068018A1 (ja) | 2009-12-02 | 2010-11-11 | データ処理装置、データ処理システムおよびデータ処理方法 |
JP2012132973A Pending JP2012194992A (ja) | 2009-12-02 | 2012-06-12 | データ処理装置、データ処理システム、パケット、記録媒体、記憶装置およびデータ処理方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011544227A Pending JPWO2011068018A1 (ja) | 2009-12-02 | 2010-11-11 | データ処理装置、データ処理システムおよびデータ処理方法 |
JP2012132973A Pending JP2012194992A (ja) | 2009-12-02 | 2012-06-12 | データ処理装置、データ処理システム、パケット、記録媒体、記憶装置およびデータ処理方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8817793B2 (ja) |
EP (2) | EP2507718A4 (ja) |
JP (3) | JP5057256B2 (ja) |
KR (1) | KR101450675B1 (ja) |
CN (1) | CN102770855B (ja) |
TW (2) | TWI533208B (ja) |
WO (1) | WO2011068018A1 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10698859B2 (en) | 2009-09-18 | 2020-06-30 | The Board Of Regents Of The University Of Texas System | Data multicasting with router replication and target instruction identification in a distributed multi-core processing architecture |
US9021241B2 (en) | 2010-06-18 | 2015-04-28 | The Board Of Regents Of The University Of Texas System | Combined branch target and predicate prediction for instruction blocks |
TW201346749A (zh) * | 2012-02-08 | 2013-11-16 | Mush A Co Ltd | 資料處理裝置、資料處理系統、資料結構、記錄媒體、記憶裝置及資料處理方法 |
WO2013141290A1 (ja) * | 2012-03-23 | 2013-09-26 | 株式会社Mush-A | データ処理装置、データ処理システム、データ構造、記録媒体、記憶装置およびデータ処理方法 |
US9792252B2 (en) | 2013-05-31 | 2017-10-17 | Microsoft Technology Licensing, Llc | Incorporating a spatial array into one or more programmable processor cores |
JP6298937B2 (ja) * | 2013-10-14 | 2018-03-20 | 武者野 満 | データ処理装置 |
US9952867B2 (en) | 2015-06-26 | 2018-04-24 | Microsoft Technology Licensing, Llc | Mapping instruction blocks based on block size |
US10169044B2 (en) | 2015-06-26 | 2019-01-01 | Microsoft Technology Licensing, Llc | Processing an encoding format field to interpret header information regarding a group of instructions |
US10409599B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Decoding information about a group of instructions including a size of the group of instructions |
US9720693B2 (en) | 2015-06-26 | 2017-08-01 | Microsoft Technology Licensing, Llc | Bulk allocation of instruction blocks to a processor instruction window |
US10191747B2 (en) | 2015-06-26 | 2019-01-29 | Microsoft Technology Licensing, Llc | Locking operand values for groups of instructions executed atomically |
US9946548B2 (en) | 2015-06-26 | 2018-04-17 | Microsoft Technology Licensing, Llc | Age-based management of instruction blocks in a processor instruction window |
US11755484B2 (en) | 2015-06-26 | 2023-09-12 | Microsoft Technology Licensing, Llc | Instruction block allocation |
US10409606B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Verifying branch targets |
US10346168B2 (en) | 2015-06-26 | 2019-07-09 | Microsoft Technology Licensing, Llc | Decoupled processor instruction window and operand buffer |
US9940136B2 (en) | 2015-06-26 | 2018-04-10 | Microsoft Technology Licensing, Llc | Reuse of decoded instructions |
US10175988B2 (en) | 2015-06-26 | 2019-01-08 | Microsoft Technology Licensing, Llc | Explicit instruction scheduler state information for a processor |
KR102182198B1 (ko) * | 2015-08-11 | 2020-11-24 | 아브 이니티오 테크놀로지 엘엘시 | 데이터 처리 그래프 컴파일 |
US10095519B2 (en) | 2015-09-19 | 2018-10-09 | Microsoft Technology Licensing, Llc | Instruction block address register |
US10452399B2 (en) | 2015-09-19 | 2019-10-22 | Microsoft Technology Licensing, Llc | Broadcast channel architectures for block-based processors |
US10719321B2 (en) | 2015-09-19 | 2020-07-21 | Microsoft Technology Licensing, Llc | Prefetching instruction blocks |
US10031756B2 (en) | 2015-09-19 | 2018-07-24 | Microsoft Technology Licensing, Llc | Multi-nullification |
US10061584B2 (en) | 2015-09-19 | 2018-08-28 | Microsoft Technology Licensing, Llc | Store nullification in the target field |
US10768936B2 (en) | 2015-09-19 | 2020-09-08 | Microsoft Technology Licensing, Llc | Block-based processor including topology and control registers to indicate resource sharing and size of logical processor |
US10180840B2 (en) | 2015-09-19 | 2019-01-15 | Microsoft Technology Licensing, Llc | Dynamic generation of null instructions |
US11126433B2 (en) | 2015-09-19 | 2021-09-21 | Microsoft Technology Licensing, Llc | Block-based processor core composition register |
US20170083327A1 (en) | 2015-09-19 | 2017-03-23 | Microsoft Technology Licensing, Llc | Implicit program order |
US10936316B2 (en) | 2015-09-19 | 2021-03-02 | Microsoft Technology Licensing, Llc | Dense read encoding for dataflow ISA |
US11016770B2 (en) | 2015-09-19 | 2021-05-25 | Microsoft Technology Licensing, Llc | Distinct system registers for logical processors |
US10871967B2 (en) | 2015-09-19 | 2020-12-22 | Microsoft Technology Licensing, Llc | Register read/write ordering |
US11681531B2 (en) | 2015-09-19 | 2023-06-20 | Microsoft Technology Licensing, Llc | Generation and use of memory access instruction order encodings |
US10678544B2 (en) | 2015-09-19 | 2020-06-09 | Microsoft Technology Licensing, Llc | Initiating instruction block execution using a register access instruction |
US10776115B2 (en) | 2015-09-19 | 2020-09-15 | Microsoft Technology Licensing, Llc | Debug support for block-based processor |
US10198263B2 (en) | 2015-09-19 | 2019-02-05 | Microsoft Technology Licensing, Llc | Write nullification |
MA44821A (fr) * | 2016-02-27 | 2019-01-02 | Kinzinger Automation Gmbh | Procédé d'allocation d'une pile de registres virtuels dans une machine à pile |
US11106467B2 (en) | 2016-04-28 | 2021-08-31 | Microsoft Technology Licensing, Llc | Incremental scheduler for out-of-order block ISA processors |
US11531552B2 (en) | 2017-02-06 | 2022-12-20 | Microsoft Technology Licensing, Llc | Executing multiple programs simultaneously on a processor core |
US10963379B2 (en) | 2018-01-30 | 2021-03-30 | Microsoft Technology Licensing, Llc | Coupling wide memory interface to wide write back paths |
US10824429B2 (en) | 2018-09-19 | 2020-11-03 | Microsoft Technology Licensing, Llc | Commit logic and precise exceptions in explicit dataflow graph execution architectures |
WO2020251170A1 (ko) * | 2019-06-13 | 2020-12-17 | 엘지전자 주식회사 | 무선랜 시스템에서 무선 광통신을 통한 상향 링크 전송 기법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689647A (en) * | 1989-03-14 | 1997-11-18 | Sanyo Electric Co., Ltd. | Parallel computing system with processing element number setting mode and shortest route determination with matrix size information |
JP2568452B2 (ja) * | 1990-02-27 | 1997-01-08 | シャープ株式会社 | データフロー型情報処理装置 |
JP2003162514A (ja) * | 2001-11-27 | 2003-06-06 | Nec Corp | 複数プロセッサによる並列分散制御方式 |
US7590397B2 (en) * | 2003-09-10 | 2009-09-15 | Sony Corporation | Signal processing apparatus and signal processing method, program, and recording medium |
JP2005108086A (ja) * | 2003-10-01 | 2005-04-21 | Handotai Rikougaku Kenkyu Center:Kk | データ処理装置 |
JP2005198267A (ja) * | 2003-12-10 | 2005-07-21 | Japan Telecom Co Ltd | 中央演算処理装置、制御センタ装置、それらを用いたネットワークシステム、及びその通信制御方法 |
US7324605B2 (en) * | 2004-01-12 | 2008-01-29 | Intel Corporation | High-throughput multicarrier communication systems and methods for exchanging channel state information |
JP2005202873A (ja) | 2004-01-19 | 2005-07-28 | Sony Corp | 分散処理システム、分散処理制御端末、分散処理方法、及び分散処理プログラム |
JP2005259030A (ja) * | 2004-03-15 | 2005-09-22 | Sharp Corp | 性能評価装置、性能評価方法、プログラムおよびコンピュータ読取可能記録媒体 |
JP2006053662A (ja) | 2004-08-10 | 2006-02-23 | Matsushita Electric Ind Co Ltd | 多重プロセッサ |
JP4923240B2 (ja) | 2006-01-17 | 2012-04-25 | 国立大学法人東京工業大学 | プログラム処理装置、並列処理プログラム、プログラム処理方法、並列処理コンパイラ、並列処理コンパイラを格納した記録媒体およびマルチプロセッサシステム |
KR101399361B1 (ko) * | 2006-08-25 | 2014-05-26 | 삼성전자주식회사 | 무선 통신 방법 및 장치 |
US7441099B2 (en) * | 2006-10-03 | 2008-10-21 | Hong Kong Applied Science and Technology Research Institute Company Limited | Configurable SIMD processor instruction specifying index to LUT storing information for different operation and memory location for each processing unit |
JP2008130712A (ja) | 2006-11-20 | 2008-06-05 | Hitachi Maxell Ltd | 3端子型結晶シリコン素子 |
-
2010
- 2010-09-07 JP JP2010199711A patent/JP5057256B2/ja active Active
- 2010-11-10 EP EP10834352.6A patent/EP2507718A4/en not_active Withdrawn
- 2010-11-10 KR KR1020127014546A patent/KR101450675B1/ko active IP Right Grant
- 2010-11-10 CN CN201080055008.8A patent/CN102770855B/zh active Active
- 2010-11-11 EP EP10834470A patent/EP2509002A1/en not_active Withdrawn
- 2010-11-11 JP JP2011544227A patent/JPWO2011068018A1/ja active Pending
- 2010-11-11 WO PCT/JP2010/070097 patent/WO2011068018A1/ja active Application Filing
- 2010-11-15 TW TW099139208A patent/TWI533208B/zh active
- 2010-11-16 TW TW099139370A patent/TW201131381A/zh unknown
-
2012
- 2012-06-01 US US13/486,927 patent/US8817793B2/en active Active
- 2012-06-12 JP JP2012132973A patent/JP2012194992A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN102770855B (zh) | 2015-06-17 |
KR101450675B1 (ko) | 2014-10-14 |
TW201131381A (en) | 2011-09-16 |
WO2011068018A1 (ja) | 2011-06-09 |
EP2507718A1 (en) | 2012-10-10 |
CN102770855A (zh) | 2012-11-07 |
KR20120101433A (ko) | 2012-09-13 |
JP2011138479A (ja) | 2011-07-14 |
EP2509002A1 (en) | 2012-10-10 |
US20130028260A1 (en) | 2013-01-31 |
US8817793B2 (en) | 2014-08-26 |
JP2012194992A (ja) | 2012-10-11 |
TWI533208B (zh) | 2016-05-11 |
JPWO2011068018A1 (ja) | 2013-04-18 |
TW201120745A (en) | 2011-06-16 |
EP2507718A4 (en) | 2017-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5057256B2 (ja) | データ処理装置、データ処理システムおよびデータ処理方法 | |
US10025594B2 (en) | Parallel data processing apparatus, system, and method | |
JP5512803B2 (ja) | ベクトル命令を取り扱うためのデータ処理装置および方法 | |
KR101851439B1 (ko) | 충돌 검출을 수행하고, 레지스터의 콘텐츠를 다른 레지스터의 데이터 구성요소 위치들로 브로드캐스트하기 위한 시스템들, 장치들 및 방법들 | |
JP2006509306A (ja) | 関係アプリケーションへのデータ処理システム相互参照用セルエンジン | |
JP6066423B2 (ja) | データ処理装置、データ処理システム、データ構造、記録媒体、記憶装置およびデータ処理方法 | |
US20140351563A1 (en) | Advanced processor architecture | |
CN107851013B (zh) | 数据处理装置和方法 | |
JP6807073B2 (ja) | 高速ベクトルによる動的なメモリ競合検出 | |
JP3835764B2 (ja) | プロセッサおよび記録媒体 | |
JP3692793B2 (ja) | コンパイラ、プロセッサおよび記録媒体 | |
JP4444305B2 (ja) | 半導体装置 | |
EP0545927B1 (en) | System for preparing instructions for instruction parallel processor and system with mechanism for branching in the middle of a compound instruction | |
JP6353359B2 (ja) | データ処理装置、データ処理システム、データ構造、記録媒体、記憶装置およびデータ処理方法 | |
US20140365751A1 (en) | Operand generation in at least one processing pipeline | |
CN112947999B (zh) | 一种精简指令集计算机指令功能扩展的方法及装置 | |
JP6347629B2 (ja) | 命令処理方法及び命令処理装置 | |
JP3915019B2 (ja) | Vliwプロセッサ、プログラム生成装置、および記録媒体 | |
JP4703735B2 (ja) | コンパイラ、コード生成方法、コード生成プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110415 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110415 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5057256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |