WO2011068018A1 - データ処理装置、データ処理システムおよびデータ処理方法 - Google Patents

データ処理装置、データ処理システムおよびデータ処理方法 Download PDF

Info

Publication number
WO2011068018A1
WO2011068018A1 PCT/JP2010/070097 JP2010070097W WO2011068018A1 WO 2011068018 A1 WO2011068018 A1 WO 2011068018A1 JP 2010070097 W JP2010070097 W JP 2010070097W WO 2011068018 A1 WO2011068018 A1 WO 2011068018A1
Authority
WO
WIPO (PCT)
Prior art keywords
packet
processing
unit
data
information
Prior art date
Application number
PCT/JP2010/070097
Other languages
English (en)
French (fr)
Inventor
武者野　満
Original Assignee
株式会社Mush-A
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Mush-A filed Critical 株式会社Mush-A
Priority to EP10834470A priority Critical patent/EP2509002A1/en
Priority to JP2011544227A priority patent/JPWO2011068018A1/ja
Publication of WO2011068018A1 publication Critical patent/WO2011068018A1/ja
Priority to US13/486,927 priority patent/US8817793B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/82—Architectures of general purpose stored program computers data or demand driven
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8023—Two dimensional arrays, e.g. mesh, torus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory

Definitions

  • the present invention relates to a data processing device, a data processing system, and a data processing method.
  • a Neumann architecture As a computer architecture, a Neumann architecture is generally known in which instructions are sequentially read from a storage device (memory), fetched, decoded, and executed.
  • the Neumann architecture is an instruction-centric processing system in which the execution order of instructions is determined in advance and processing is performed while collecting operands (operation target data) each time.
  • a superscalar processor is known as a CPU (Central Processing Unit) architecture for processing a plurality of instructions in parallel.
  • the superscalar processor is capable of out-of-order processing in which instructions are issued to and executed by execution nodes in the order of arrival of operands.
  • the scheduler since the scheduler rearranges the execution results in the correct order while checking the data dependency, the increase in the number of instructions that can be executed at the same time causes the complexity of the scheduler.
  • a data driven type architecture in which processing is performed according to a data flow (data flow) while paying attention to data dependency.
  • the data driven architecture fires when an execution node has all the operands, and can transfer many instructions in parallel by transferring the execution result of the instruction to the next execution node.
  • Patent Document 1 discloses a multiprocessor system that uses a data driven type (data flow machine type in Patent Document 1) architecture for control between processors and a Neumann architecture for control within a processor.
  • the multiprocessor system can perform parallel processing based on the execution code generated by being divided into threads without using a complicated hardware configuration by using a combination of a data driven type and a Neumann type architecture. .
  • Non-Patent Document 1 discloses a TRIPS (Tera-op Reliable Intelligently Advanced Processing System) architecture.
  • the TRIPS architecture is a combination of a chip architecture called tile processor and an ISA (Instruction Set Architecture) called EDGE (Explicit Data Graph Execution).
  • the tile processor can avoid the problem of wiring delay by wiring only between adjacent cores, and can keep the operation speed high even if the number of cores increases.
  • the EDGE architecture maximizes the parallelism of processing by allocating instructions statically to execution nodes and executing them when the operands are aligned in the execution nodes, similar to the data flow type architecture. want to be.
  • a parallel computer can process many instructions in parallel by using the above data driven architecture. Furthermore, by using a tile processor architecture in which execution nodes are arranged in a matrix, many execution nodes can be operated at high speed.
  • the overhead can be reduced by limiting the movement range of each operand. However, in this case, bias in the operand distribution is likely to occur, and the use efficiency of the execution node is reduced. In addition, overhead can be reduced by directly connecting all execution nodes. In this case, however, the problem of wiring delay cannot be avoided, and wiring becomes more difficult as the number of execution nodes increases.
  • the main present invention for solving the above-described problem is that a plurality of packets for processing packets in which different frequency bands are set and processing information including command information indicating one or more processing commands for the data is added to each data.
  • An arithmetic unit that executes the processing instruction of the packet, and the input / output unit includes a receiving unit that receives only the electromagnetic wave in the frequency band set in the processing unit and acquires the packet.
  • transmission side view which shows an example of a structure of the data processor provided with the light emitting element common to each PE (processing element) and each MCE (memory control element). It is a figure which shows an example of a structure of a transmission part provided with a some channel. It is a figure explaining an example of the transmission / reception operation
  • the data processing system shown in FIG. 1 is a parallel computer system including a data processing device 1, and includes a storage device 6, an input device 7, an output device 8, and a bus 9 in addition to the data processing device 1. It is configured.
  • the data processing device 1, the storage device 6, the input device 7, and the output device 8 are connected to each other via a bus 9. A detailed description of the configuration of the data processing apparatus 1 will be given later.
  • the storage device 6 includes a RAM (Random Access Memory), a ROM (Read Only Memory), and the like, and stores a program (executable code), data used for executing the program, and the like.
  • the data processing device 1 corresponds to a CPU of a computer system and executes a program stored in the storage device 6. A detailed description of the operation of the data processing apparatus 1 will be described later.
  • the input device 7 is composed of a keyboard, a mouse, and the like, and inputs information including data and programs (source program or execution code) from the outside to the data processing system.
  • the output device 8 is configured by a display, a printer, or the like, and outputs information to the outside as characters or images.
  • the classification of the data processing device 1, the storage device 6, the input device 7, and the output device 8 is not fixed.
  • an auxiliary storage device such as a hard disk drive or an optical disk drive is used as the storage device 6, but may be classified into an input device 7 and an output device 8 that input / output information to / from the outside.
  • the data processing device 1 shown in FIG. 2 includes PE (Processor / Processing Element) 100 to 115, MCE (Memory Control / Controlling Element) 300 to 303, The cache memory 400 is included.
  • PE Processor / Processing Element
  • MCE Memory Control / Controlling Element
  • the cache memory 400 is included.
  • the data processing apparatus 1 includes a plurality of PEs corresponding to processing units.
  • the data processing device 1 includes 16 PEs 100 to 115 arranged in a matrix of 4 rows and 4 columns, and each of the PEs 100 to 115 includes 0 to 0 as shown in FIG. It is assumed that 15 identification numbers are set.
  • Each PE includes a light emitting element LE and a light receiving element LR. A detailed description of the configuration of each PE will be given later.
  • the data processing apparatus 1 includes at least one MCE corresponding to a control unit.
  • the data processing apparatus 1 includes four MCEs 300 to 303, and identification numbers 0 to 3 are set in the MCEs 300 to 303, respectively, as shown in FIG. To do.
  • each MCE includes a light emitting element LE and a light receiving element LR similarly to PE.
  • the cache memory 400 is connected to the MCEs 300 to 303.
  • the cache memory 400 is connected to the storage device 6 outside the data processing device 1 via the bus 9 (not shown).
  • FIG. 3 shows an example of the configuration of a communication path between PEs or between PEs and MCEs when information transmission is performed using electromagnetic waves, particularly light.
  • FIG. 3 is a transparent view (transparent side view) of the data processing apparatus 1 as viewed from the MCE 303 and PE 103, 107, 111, 115 side (lower side in FIG. 2).
  • the communication path shown in FIG. 3 includes a transmitting material 501 that transmits light, a reflecting material 502 that reflects light, and an absorbing material 503 that absorbs light, and each PE, each MCE, and the cache memory 400 are formed.
  • the semiconductor substrate 504 is disposed above.
  • the transmitting material 501 and the reflecting material 502 correspond to a core and a cladding in the optical fiber, respectively, and quartz glass, plastic, or the like is used. Further, by using silicon or silicon nitride as the transmitting material 501 and using silicon oxide as the reflecting material 502, these can be formed on the semiconductor substrate 504.
  • the light emitting element LE and the light receiving element LR included in each PE and each MCE are arranged.
  • the transmissive material 501 has a higher refractive index than the reflective material 502, and the reflective material 502 is disposed so as to sandwich the transmissive material 501 from above and below.
  • the absorber 503 is disposed so as to surround at least each light emitting element LE and each light receiving element LR in order to prevent the waveform of the optical signal from being destroyed by reflection.
  • each light receiving element LR is subjected to an optical filter using an OCF (On-chip Color Filter) or a ring oscillator. It is configured to receive only light in the set wavelength range.
  • OCF On-chip Color Filter
  • the wavelength ranges ⁇ 0 to ⁇ 15 are set for the PEs 100 to 115, respectively, and the wavelength ranges ⁇ 16 to ⁇ 19 are set for the MCEs 300 to 303, respectively. To do.
  • Each light emitting element LE can transmit information to one selected PE or MCE by emitting an optical signal in a wavelength region set in the information transmission destination PE or MCE.
  • Patent Document 2 discloses a method of controlling the wavelength by a potential applied to a control electrode of a three-terminal crystal silicon element. The wavelength can also be made variable by switching and using a plurality of light emitting elements that emit light in different wavelength ranges.
  • each PE and each MCE is referred to as PE (a) and MCE (a) in association with the set identification number a.
  • the data processing apparatus 1 of the present embodiment as will be described later, information transmission between PEs and between PEs and MCEs is performed by transmitting and receiving packets. Moreover, in the information transmission using the light of this embodiment, when packets are simultaneously transmitted from a plurality of PEs or MCEs to one PE or MCE, these are transmitted using light in the same wavelength band. Therefore, the data processing apparatus 1 has an arbitration function for arbitrating (arbitration) so that information is not lost or changed due to competition.
  • RTS Request to Send: transmission request
  • PE (0) is transmitted from PE (4).
  • the RTS packet is received first.
  • PE (0) transmits a CTS (Clear-to-Send: transmission permission) packet to PE (4) with light in the wavelength band ⁇ 4.
  • CTS Common-to-Send: transmission permission
  • PE (4) transmits a normal (data) packet to PE (0) with light in the wavelength band ⁇ 0 in the data transfer phase.
  • RTS packets are transmitted from PE (2) and PE (3) with light in the wavelength band ⁇ 0, and PE (0) first receives the RTS packet from PE (2). ing.
  • PE (0) transmits a CTS packet to PE (2) with light in the wavelength band ⁇ 2.
  • the PE (2) transmits a normal (data) packet to the PE (0) with light in the wavelength band ⁇ 0 in the data transfer phase.
  • each light emitting element LE transmits a packet with light in the wavelength range set in the information transmission destination PE or MCE, and each light receiving element LR receives only light in the set wavelength range, Packets can be acquired.
  • normal (data) packets other than RTS / CTS packets are simply referred to as packets.
  • any wavelength region from the ultraviolet region to the infrared region may be used as the wavelength region set for each PE and each MCE.
  • the transmitting material 501 and the reflecting material 502 it absorbs ultraviolet rays and lowers the transmittance. Therefore, it is desirable to use wavelengths from the visible light region to the infrared region.
  • the arrangement of the PEs in the data processing apparatus 1 is not limited to the matrix arrangement similar to the tile processor.
  • a cache memory 400 having a large area may be arranged in the center, and PEs and MCEs may be arranged around it.
  • the distance from the issuing MCE to the issuing PE can be averaged.
  • the cache memory 400 controls input / output between the MCEs 300 to 303 and the storage device 6 while performing caching. Therefore, programs, data, and the like stored in the storage device 6 are read into the MCEs 300 to 303 via the cache memory 400.
  • FIG. 6 an example of the relationship between the source program and the program (execution code) processed by the data processing device 1 is shown in FIG.
  • the source program P0 described in a high-level language is compiled in advance into the execution code P1 and stored in the storage device 6, and the execution code P1 is read into the MCEs 300 to 303.
  • FIG. 6 as an example of the source program P0, a process of storing, in the array dp [1024], a value obtained by dividing each element of the array sp [1024] by 2 described in the C ++ language.
  • the execution code P1 may be a program described in an assembly language that has a one-to-one correspondence with the machine language instead of the machine language program.
  • the MCEs 300 to 303 generate a packet sequence to be described later from the read execution code P1 based on the data flow diagram.
  • Each MCE does not need to generate a data flow diagram itself, but in this embodiment, for convenience of explanation, first, a data flow diagram is generated, and then a packet sequence is generated based on the data flow diagram.
  • each instruction is roughly divided into a 2-input / 1-output instruction and a 1-input / 1-output instruction.
  • the 2-input / 1-output instruction is an instruction for performing a binary operation using the two input data as the left and right operands, respectively.
  • the 1-input / 1-output instruction is an instruction for performing a unary operation using one input data as an operand.
  • symbols corresponding to operators (operators) and hexadecimal notation in machine language are set for each command.
  • the left / right information “L” indicates data to be the left operand
  • the left / right information “R” indicates data to be the right operand.
  • the LSB (Least Significant Bit) of each instruction is assigned exclusively for left and right information. Therefore, in the following instructions (excluding the null character), the LSB of the instruction having the left / right information “L” and the instruction having no left / right information is 0, and the LSB of the instruction having the left / right information “R” is 1. .
  • the write command in which the symbols “writeL” and “writeR” to which the left and right information are added and the hexadecimal notations 18H and 19H are set is the data stored in the address of the storage device 6 indicated by the data (L) ( This is an instruction to write data (R) to * L). Note that “*” is an indirect reference operator.
  • the data addition instruction in which the symbols “app1L” and “app1R” to which the left and right information are added and the hexadecimal notations 50H and 51H are set is the data portion of the packet (R) described later in the data portion of the packet (L). Is an instruction to add. Further, an instruction addition instruction in which the symbols “app2L” and “app2R” to which left and right information are added and hexadecimal notation 52H and 53H are set includes a packet (R) in the processing instruction portion of the packet (L) described later. This is an instruction to add the data part.
  • the 1-input / 1-output command will be described. Note that the 1-input / 1-output instruction has only one data as an operand, and therefore has no left / right information.
  • the NOP instruction in which the symbol “NOP” and hexadecimal notation 00H are set is an instruction that does nothing.
  • the read command in which the symbol “read” and hexadecimal notation 02H are set is a command for reading data (* A) stored at the address of the storage device 6 indicated by the data (A).
  • hexadecimal notation FFH is set as a null character indicating the end of the packet, for example.
  • Each MCE generates a data flow diagram using the instruction set shown in FIG. 7 as in the case of a general data driven architecture.
  • FIG. 8 shows a data flow generated from the execution code P1, and corresponds to the processing in the for loop of the source program P0 shown in FIG.
  • D1 to D5 indicate data
  • I1 to I5 indicate instructions.
  • Add instruction I4 adds data D1 (dp) and data D2 (ii) and outputs data dp + ii
  • add instruction I1 adds data D3 (sp) and data D4 (ii) and outputs data sp + ii To do.
  • the read instruction I2 reads data * (sp + ii) from the storage device 6.
  • the division instruction I3 divides the data * (sp + ii) by the data D5 (2) and outputs the data * (sp + ii) / 2.
  • the write instruction I5 writes the data * (sp + ii) / 2 to the data * (dp + ii) in the storage device 6.
  • FIG. 9 shows a basic packet sequence generated based on the data flow diagram shown in FIG.
  • Each packet consists of a data part (data section) and an extended identification information part (extended identification information section).
  • the extended identification information part includes an identification information part (identificationidentinformationidentsection) and a processing instruction part (processing instructions section).
  • Each packet may be appropriately encoded for the purpose of encryption or compression.
  • the data part includes the data length information of the data in addition to the data body.
  • the data length information indicates, for example, the number of bytes of data, but is not necessary when the data processing apparatus 1 handles only fixed length data.
  • the identification information part includes, for example, an MCE ID and a processing ID.
  • the processing ID since the processing ID is set for each basic packet sequence, it is empty (null character) in FIG. 9, and is set when the for loop is expanded.
  • the MCE ID corresponds to issuer information indicating the MCE that generated the basic packet sequence, and for example, identification numbers 0 to 3 shown in FIG. 2 are used.
  • the MCE ID may be empty and the MCE ID may be set together with the process ID when the for loop is expanded.
  • the processing instruction part includes instruction number information in addition to up to five instructions 1 to 5. Also, the instructions are arranged in the reverse order of the execution order, and the instruction to be executed first is arranged at the end and is empty thereafter. Furthermore, although the instruction number information indicates the number of unprocessed instructions, it may be counted each time.
  • the basic packet sequence is obtained by reconstructing the data flow diagram shown in FIG. 8 for each of the five pieces of data D1 to D5. Generated by adding instructions. Further, each MCE develops a control command for a basic packet sequence such as repetitive processing, and then issues each packet to the issuing PE.
  • FIG. 10 shows a packet sequence after the for loop is expanded with respect to the basic packet sequence shown in FIG.
  • the same processing ID from 1 to 1024 is included for every 5 packets, and each of the 5 packets corresponds to the basic packet sequence shown in FIG.
  • the MCE ID is 1, indicating that each packet is generated by the MCE 301.
  • Each packet issued from the MCE 301 is transmitted via the communication path to the PE indicated by destination information described later among the PEs 100 to 115.
  • Each PE corresponds to an execution node that executes a processing instruction included in the packet. A detailed description of the operation of each PE will be described later.
  • the data processing apparatus of this embodiment is greatly different from the above-described conventional computer architecture in that a packet in which operand data and operator instructions are integrated is a processing target.
  • the data processing apparatus of the present invention is not limited to a configuration including an MCE that generates a packet sequence from an execution code P1 described in a machine language or an assembly language, as shown in the present embodiment.
  • the storage device 6 may store a program expressed by a syntax tree as an intermediate code generated at an intermediate stage when compiling from the source program P0 to the execution code P1.
  • the syntax tree has a tree structure in which operands are placed in leaf nodes (leaf node) and operators are placed in internal nodes (internal node). Is easily generated.
  • the storage device 6 may store a basic packet sequence (sequences of base packets) generated in advance by an external device including a compiler and a packet sequence after expansion (sequences of expanded packets).
  • a basic packet sequence sequences of base packets
  • each MCE expands the control instruction for the read basic packet sequence, sets the MCE ID and processing ID, and issues each packet to the issuing PE.
  • each MCE can issue each packet as it is to the issuing PE.
  • the storage device 6 stores an intermediate packet sequence (sequences of interim packets) in which a part or all of the identification information portion is omitted from the expanded packet sequence or a null character is stored. Good.
  • each MCE sets the omitted MCE ID and processing ID, and then issues each packet to the issuing PE.
  • the expanded packet sequence may be directly input from the external device to the data processing device.
  • the external device in this case may include other data processing devices operating in parallel.
  • FIG. 1 Another example of the relationship between the source program and the program (execution code) processed by the data processing device 1 is shown in FIG.
  • the compiler generates a basic packet sequence based on the data flow diagram from the source program P0 described in a high-level language, and further develops a control instruction for the basic packet sequence. Further, the expanded packet sequence is appropriately encoded and stored in the storage device 6 as the execution code P2. The execution code P2 is read into the MCEs 300 to 303.
  • an input / output unit 210 includes an input / output unit 210, a comparison / selection unit 230, a buffer memory 240, operand buffers 250a and 250b, and an ALU (Arithmetic Logic Unit). It is configured.
  • ALU Arimetic Logic Unit
  • the input / output unit 210 includes a destination information calculation unit 211, a transmission unit 212, and a reception unit 213.
  • the transmission unit 212 and the reception unit 213 include a light emitting element LE and a light receiving element LR, respectively, through which a packet in the data transfer phase and an RTS / CTS packet in the arbitration phase are transmitted and received. Further, the transmission unit 212 and the reception unit 213 transmit and receive data read from the storage device 6 by a read command, data written to the storage device 6 by a write command, and the like as packets in the data transfer phase.
  • the MCEs 300 to 303 also include an input / output unit similar to the input / output unit 210 in order to transmit and receive packets between the PE and the MCE.
  • each PE and each MCE of the data processing apparatus 1 is not limited to the configuration including one light emitting element LE as shown in the present embodiment.
  • each PE and each MCE transmits only the wavelength region set in the information transmission destination PE or MCE by the optical filter FL, and performs modulation such as OOK by the optical switch SW. Then, the modulated optical signal is guided to the region of the transmission material 501 through the optical waveguide WG. In FIG. 13, an optical signal from another PE or MCE is also incident on the light receiving element LR via the optical waveguide WG.
  • each PE and each MCE may include a plurality of light emitting elements LE, and a plurality of channels may be used to transmit and receive packets between PEs and between PEs and MCEs.
  • each transmitting unit in addition to including a plurality of wavelength-tunable light emitting elements, includes a fixed wavelength light emitting element that emits light in a set wavelength range ⁇ 0 to ⁇ 19, as shown in FIG. 14, for example. It can also be set as the structure used.
  • each PE and each MCE includes at least four modulation means such as optical switches and uses four channels at the same time.
  • the arbitration phase includes an RTS frame that transmits and receives RTS packets and a CTS frame that transmits and receives CTS packets.
  • the CTS frame is further time-divided into time slots corresponding to each PE and each MCE.
  • RTS packets are transmitted from PE (0) with light in the wavelength band ⁇ 1 to ⁇ 4, and these RTS packets are received by PE (1) to PE (4), respectively.
  • PE (1) to PE (4) PE (2) and PE (4) are CTS packets with light in the wavelength region ⁇ 0 with respect to PE (0) in the time slot corresponding to each of the CTS frames. Is sending.
  • PE (0) transmits the packet with light in the wavelength bands ⁇ 2 and ⁇ 4 to PE (2) and PE (4) in the data transfer phase, respectively.
  • the packet acquired by the reception unit 213 is input to the comparison / selection unit 230.
  • the comparison / selection unit 230 includes a hash value calculation unit 231 and inputs / outputs packets to / from the buffer memory 240 corresponding to the storage unit. Further, from the comparison / selection unit 230, packets having data serving as left and right operands are input to the ALU 260 corresponding to the calculation unit via the operand buffers 250a and 250b, respectively. A packet newly generated by the ALU 260 is input to the destination information calculation unit 211.
  • wavelength region information WL corresponding to destination information described later is input together with the newly generated packet.
  • the reception unit 213 receives the RTS packet
  • the wavelength region information WL set in the PE or MCE that is the transmission source of the RTS packet is input from the reception unit 213 to the transmission unit 212.
  • the receiving unit 213 receives the CTS packet
  • the CTS packet is input from the receiving unit 213 to the transmitting unit 212. From the transmission unit 212, a packet or an RTS / CTS packet newly generated with light in the wavelength range indicated by the wavelength range information WL is transmitted.
  • the packet is input from the destination information calculation unit 211 to the comparison / selection unit 230.
  • the receiving unit 213 of the input / output unit 210 receives only light in the wavelength band ⁇ n set in the PE and acquires a packet.
  • each packet is transmitted by light in a wavelength region corresponding to the destination information calculated by the destination information calculation unit 211 of the source PE or MCE, and only the PE or MCE for which the wavelength region is set is transmitted. Can be received. Therefore, each PE and each MCE can transmit the packet only to the PE that should process each packet indicated by the destination information.
  • the destination information can be obtained from the extended identification information part of each packet.
  • the five packets are referred to as packets P1 to P5, respectively.
  • the destination information calculation unit 211 extracts only the extended identification information portion from each packet (middle in FIG. 16), and masks the left and right information of the instruction to be executed first in each extended identification information (lower in FIG. 16). ).
  • the instruction to be executed first is arranged at the tail of the packet, and the LSB of each instruction is assigned exclusively for left and right information. Therefore, the last 1 bit of the extended identification information may be masked with 0 or 1 (0 in FIG. 16).
  • a null character may be included in the extended identification information, and in this case, it is only necessary to mask one bit after the null character.
  • the destination information calculation unit 211 generates a pseudo (pseudo) random number based on the masked extended identification information, and calculates the destination information according to the pseudo random number. For example, when a 4-bit value of 0 to 15 is calculated as the destination information, the destination information can be associated with the identification number set for each PE shown in FIG. In the lower part of FIG. 16, the identification numbers are a1 to a3, and the destination information is represented in association with these.
  • the same pseudo-random numbers are reproducible unlike physical random numbers, the same pseudo-random numbers are generated from packets with the same masked extended identification information, and the same destination information is calculated. For example, as shown in the lower part of FIG. 16, the same destination information PE (a1) is calculated from the packets P1 and P2 having the same masked extended identification information. Similarly, the same destination information PE (a2) is calculated from the packets P3 and P4.
  • LCG Linear Congruential Generator
  • LFSR Linear Feedback Shift Register
  • the destination information calculation unit 211 may be configured to calculate the destination information with reference to a pre-generated pseudo random number table. In this case, the destination information calculation unit 211 does not need to generate a pseudo-random number for each packet, so that the destination information calculation time can be shortened. In such a configuration, it is necessary that the destination information calculation unit of each PE has the same pseudo random number table, or the destination information calculation unit of each PE needs to read a common pseudo random number table.
  • pseudo-random numbers that are close to a uniform distribution so that the calculation time of the destination information does not become too long. For example, it is not desirable that the calculation time of the destination information is longer than the calculation time of a hash value described later.
  • PEs corresponding to execution nodes are arranged in a matrix like the tile processor, but the processing target packet is dynamically arranged based on the bit string itself. Is significantly different from the EDGE architecture.
  • the comparison / selection unit 230 inputs a processable packet from the packets acquired by the receiving unit 213 (hereinafter referred to as an acquisition packet) to the ALU 260.
  • the comparison / selection unit 230 stores packets that cannot be processed in the buffer memory 240 and reads packets stored in the buffer memory 240 (hereinafter referred to as storage packets).
  • the comparison / selection unit 230 stores only the acquisition packet in the operand buffer 250a or 250b. To the ALU 260.
  • the comparison / selection unit 230 determines that the masked extended identification information matches the acquired packet. Is retrieved from the stored packet. When there is a matching stored packet, the comparison / selection unit 230 sets the two matching packets as a set and inputs them to the ALU 260 via the operand buffers 250a and 250b. When there is no matching stored packet, the comparison / selection unit 230 stores the acquired packet in the buffer memory 240.
  • the buffer memory 240 includes a hash table in order to efficiently search for a stored packet in which the masked extended identification information matches the acquired packet.
  • the hash value calculation unit 231 calculates a hash value from the acquired packet. The hash value is calculated based on the masked extended identification information of the acquired packet, as in the case of the destination information. Then, when storing the acquired packet in the buffer memory 240, the comparison / selection unit 230 stores the acquired packet in the hash table in association with the hash value.
  • FIG. 17 shows an example of a hash table implemented in the buffer memory 240.
  • an open addressing method (open ⁇ addressing) is used as a hash collision resolution method
  • a linear search method (linear probing) is used as a rehashing procedure.
  • FIG. 17 shows, as an example, a case where packets 2 to 5 having a hash value n are stored after packet 1 having a hash value n + 3 is stored.
  • the packet 1 is stored at the position of the element n + 3 of the route array [256], and the flag “1” and the count value “1” are set.
  • Packets 2 to 5 are stored at the positions of elements n, n + 1, n + 2, and n + 4, respectively, and a flag “1” and a count value “4” are set at the position of element n.
  • the ALU 260 performs arithmetic operation (integer operation and / or floating point operation), logical operation, etc. on the operands input via the operand buffers 250a and 250b, and outputs the operation result. More specifically, the ALU 260 executes an instruction to be executed first (at the end) on the input packet data, and the extended identification excluding the executed instruction in the execution result data. The information is added to generate a new packet, which is input to the destination information calculation unit 211.
  • the destination information calculation unit 211 calculates destination information of a newly generated packet by the method described above. In addition, when the calculated destination information indicates the PE, the destination information calculation unit 211 inputs the newly generated packet again to the comparison / selection unit 230, and the comparison / selection unit 230 The packet is processed as an acquisition packet. On the other hand, when the calculated destination information does not indicate the PE, the destination information calculation unit 211 sends the wavelength region information WL corresponding to the calculated destination information to the transmission unit 212 together with the newly generated packet. input.
  • the transmission unit 212 When a newly generated packet is input, the transmission unit 212 first transmits an RTS packet with light in the wavelength range indicated by the wavelength range information WL in the arbitration phase. Then, in the data transfer phase after the reception unit 213 receives the CTS packet for the RTS packet, the transmission unit 212 transmits a packet newly generated with light in the wavelength range indicated by the wavelength range information WL.
  • each PE receives only the light of the wavelength band ⁇ n set for the PE, acquires the packet, and issues the (last) command to be executed first to the acquired packet data. Execute. Then, extended identification information excluding the executed instruction is added to the execution result data to generate a new packet, which is transmitted by light in the wavelength band corresponding to the destination information of the generated packet.
  • the packet when the destination information of the generated packet indicates the PE, the packet is not transmitted from the transmission unit 212 but is processed as an acquired packet.
  • a packet whose destination information indicates the PE may also be transmitted from the transmission unit 212 and acquired by the reception unit 213 of the PE.
  • each packet can be encoded as appropriate, but encoding and decoding can be performed by, for example, the transmission unit 212 and the reception unit 213, respectively. That is, the packet acquired by the receiving unit 213 is input to the comparison / selection unit 230 after being decoded. On the other hand, a packet newly generated by the ALU 260 is subjected to calculation of destination information in the destination information calculation unit 211, and is then encoded and transmitted by the transmission unit 212.
  • the packets P1 and P2 are acquired by the PE in which the identification number a1 is set, and the last addition instruction I4 is executed. Then, the extended identification information excluding the addition instruction I4 is added to the execution result data dp + 0, and a new packet P6 is generated.
  • the destination information calculated from the packet P6 is PE (a4).
  • the packets P3 and P4 are acquired by the PE in which the identification number a2 is set, and the last addition instruction I1 is executed. Then, the extended identification information excluding the addition instruction I1 is added to the execution result data sp + 0, and a new packet P7 is generated.
  • the destination information calculated from the packet P7 is PE (a5).
  • the packet P7 is acquired by the PE in which the identification number a5 is set, and the last read command I2 (1 input / 1 output command) is executed. Then, extended identification information excluding the read command I2 is added to the execution result data * (sp + 0), and a new packet P8 is generated.
  • the packet P8 has the same masked extended identification information as the packet P5, and therefore the same destination information PE (a3) as the packet P5 is calculated.
  • Packets P8 and P5 are acquired by the PE in which the identification number a3 is set, and the last division instruction I3 is executed. Then, the extended identification information excluding the division instruction I3 is added to the execution result data * (sp + 0) / 2, and a new packet P9 is generated.
  • the packet P9 has the same masked extended identification information as the packet P6, and therefore the same destination information PE (a4) as the packet P6 is calculated.
  • instructions such as a read instruction I2 and a write instruction I5 that input / output data to / from the storage device 6 are executed not by the PE but by the MCE connected to the cache memory 400. Also good.
  • the packet P7 whose read instruction I2 is the last instruction and the packets P6 and P9 which are the write instructions I5 are set with the identification number 1 indicated by the MCE ID, similarly to the packet P10 not including the processing instruction. It can be sent to the MCE 301. Also, for example, it can be transmitted to the MCE in which the identification number indicated by the lower 2 bits of the calculated 4-bit destination information is set. In this case, the correspondence between the destination information and the MCE can be appropriately changed according to the number of PEs and MCEs included in the data processing apparatus.
  • each PE when the buffer memory and the operand buffer are full and the acquired packet cannot be processed, it is desirable to return the packet to the MCE indicated by the MCE ID.
  • the exception processing in this case may be, for example, setting the instruction number information of the packet to a value larger than the maximum instruction number, and calculating the destination information of such a packet as MCE (MCE ID).
  • MCE ID MCE ID
  • each MCE stop issuing a packet with a new processing ID while any PE is busy.
  • a control signal line connected to all PEs and MCEs may be provided, and a busy signal indicating the busy state may be transmitted via the control signal line.
  • each PE excludes an instruction executed from the extended identification information part when generating a new packet.
  • the instruction number information indicating the number of unprocessed instructions
  • 1 is subtracted from the instruction number information without removing the executed instruction from the extended identification information part, and a new A packet may be generated.
  • the instruction to be executed first may not be arranged at the end.
  • each MCE generates a packet to which extended identification information corresponding to processing information is added for each data, and each PE is an electromagnetic wave in a frequency band set for the PE.
  • each packet is transmitted without using the electrical wiring, so the overhead can be reduced and the overall processing speed can be improved.
  • the packet can be transmitted only to the PE that should process each packet.
  • the packet to be processed is dynamically arranged based on the bit string itself, and the processing Parallelism can be further improved.
  • the packet distribution can be made to be a uniform distribution, and the PE usage efficiency can be improved.
  • Each PE executes an instruction to be executed first in the acquisition packet, and sets an instruction to be executed next to the executed instruction in the extended identification information as an instruction to be executed first.
  • the extended identification information can be added to the execution result data to generate a new packet.
  • the overhead associated with transmission / reception in this case can be reduced by processing the packet as an acquired packet without transmitting the packet.
  • an arbitration function can be realized by first transmitting an RTS / CTS packet.
  • Each PE includes a light emitting element LE and a light receiving element LR.
  • Each light receiving element LR receives only light in the wavelength range set for the PE to obtain a packet, and each light receiving element LR is set as a destination PE. By transmitting a packet with light in the wavelength range, information transmission can be performed using light from the ultraviolet region to the infrared region.
  • the extended identification information includes the processing instruction and the identification information
  • a packet having the same part of the processing instruction and the identification information is acquired by the same PE, and the binary input is performed by the PE.
  • An output instruction can be executed.
  • each MCE has the same input / output unit as each PE, and by transmitting packets with electromagnetic waves in the frequency band set for the destination PE, information is transmitted between the PEs and the MCEs using electromagnetic waves, Each packet can be issued to the issuing PE.
  • each MCE of the data processing apparatus 1 can construct a parallel computer system of an interpreter type or a compiler type by sequentially generating packets or reading a packet sequence generated in advance.
  • each PE receives only electromagnetic waves in the frequency band set for the PE, acquires a packet to which extended identification information corresponding to processing information is added for each data, and acquires the packet.
  • each packet is transmitted without using electrical wiring, so that overhead can be reduced and the overall processing speed can be improved.
  • each PE can transmit a packet only to the PE that should process each packet by transmitting the packet using electromagnetic waves in the frequency band set for the destination PE determined according to the extended identification information.
  • Each PE calculates destination information according to a pseudo-random number generated based on the extended identification information, and transmits the packet using electromagnetic waves in a frequency band corresponding to the destination information, so that the packet to be processed has its bit string. It is dynamically arranged based on itself, and the parallelism of processing can be further improved, and the packet distribution can be made closer to a uniform distribution, and the use efficiency of PE can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Multi Processors (AREA)
  • Devices For Executing Special Programs (AREA)
  • Logic Circuits (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

　並列コンピュータのオーバーヘッドを小さくし、全体としての処理速度を向上させる。　互いに異なる周波数帯域が設定され、データごとに、当該データに対する１つ以上の処理命令を示す命令情報を含む処理情報が付加されたパケットを処理する複数の処理部を備え、前記複数の処理部は、前記パケットのうち、前記処理情報に応じて定まる宛先が当該処理部を示すパケットのみを取得する入出力部と、前記入出力部によって取得された前記パケットの前記処理命令を実行する演算部と、をそれぞれ有し、前記入出力部は、当該処理部に設定された周波数帯域の電磁波のみを受信して、前記パケットを取得する受信部を含む。

Description

データ処理装置、データ処理システムおよびデータ処理方法
　本発明は、データ処理装置、データ処理システム、およびデータ処理方法に関する。
　コンピュータアーキテクチャとして、記憶装置（メモリ）から命令を順次読み出して（fetch）、解読し（decode）、実行する（execute）、ノイマン型アーキテクチャが一般に知られている。当該ノイマン型アーキテクチャは、命令の実行順序を予め定め、オペランド（演算対象のデータ）をその都度集めながら処理を行う、命令中心の処理体系となっている。
　また、ノイマン型コンピュータにおいて、複数の命令を並列処理するＣＰＵ（Central Processing Unit：中央処理装置）アーキテクチャとして、スーパースカラ・プロセッサが知られている。当該スーパースカラ・プロセッサは、オペランドの到着順に、実行ノードに対して命令を発行し（issue）、実行する、アウト・オブ・オーダ処理が可能となっている。しかしながら、スーパースカラ・プロセッサにおいては、スケジューラがデータ依存性を検査しながら実行結果を正しい順序に並べ替えるため、同時に実行可能な命令数の増加は、スケジューラの複雑化を招くこととなる。
　一方、非ノイマン型アーキテクチャとして、データ依存性に着目し、データフロー（データの流れ）に従って処理を行う、データ駆動型アーキテクチャが知られている。当該データ駆動型アーキテクチャは、実行ノードにオペランドが揃った時点で発火し（fire）、次の実行ノードに命令の実行結果を転送することによって、多くの命令を並列処理することができる。
　例えば、特許文献１では、プロセッサ間の制御にデータ駆動型（特許文献１においてはデータフローマシン型）アーキテクチャを、プロセッサ内の制御にノイマン型アーキテクチャを、それぞれ用いるマルチプロセッサシステムが開示されている。当該マルチプロセッサシステムは、データ駆動型およびノイマン型アーキテクチャを組み合わせて用いることによって、複雑なハードウェア構成を用いることなく、スレッドに分割されて生成された実行コードに基づいて並列処理を行うことができる。
　また、例えば、非特許文献１では、ＴＲＩＰＳ（Tera-op Reliable Intelligently advanced Processing System）アーキテクチャが開示されている。当該ＴＲＩＰＳアーキテクチャは、タイルプロセッサと呼ばれるチップアーキテクチャと、ＥＤＧＥ（Explicit Data Graph Execution）と呼ばれるＩＳＡ（Instruction Set Architecture：命令セットアーキテクチャ）とを組み合わせたものとなっている。これらのうち、タイルプロセッサは、隣接するコア間のみを配線することによって、配線遅延の問題を回避し、コア数が増加しても動作速度を高速に保つことができる。一方、ＥＤＧＥアーキテクチャは、命令を実行ノードに静的に配置し、データフロー型アーキテクチャと同様に、実行ノードにオペランドが揃った時点で実行することによって、処理の並列性を最大限に高めることを目指している。
　このようにして、上記のようなコンピュータアーキテクチャを単独で、または組み合わせて用いることによって、複数の命令を並列処理することができる。
特開２００７－１９３４３０号公報 特開２００８－１３０７１２号公報
Doug Burger, et al., "Scaling to the End of Silicon with EDGE Architectures," IEEE Computer, vol. 37, no. 7, pp. 44-55, July 2004
　並列コンピュータは、上記のデータ駆動型アーキテクチャを用いることによって、多くの命令を並列処理することができる。さらに、実行ノードを行列状に配置したタイルプロセッサアーキテクチャを用いることによって、多くの実行ノードを高速に動作させることができる。
　しかしながら、タイルプロセッサアーキテクチャでは、隣接する実行ノード間のみが接続されているため、全体の実行ノード数が増加するほど、オペランドが移動する際に経由する平均的な実行ノード数も増加することとなる。したがって、タイルプロセッサアーキテクチャによって各実行ノードを高速に動作させることができるものの、各オペランドの処理時間全体に占めるオーバーヘッド（移動時間）の割合が大きくなってしまう。
　当該オーバーヘッドは、各オペランドの移動範囲を制限することによって、小さくすることができる。しかしながら、この場合には、オペランドの分布に偏りが発生しやすくなるため、実行ノードの使用効率が低下してしまう。また、すべての実行ノード間を直接接続することによっても、オーバーヘッドを小さくすることができる。しかしながら、この場合には、配線遅延の問題を回避できないだけでなく、実行ノード数が増加するほど配線が困難となる。
　そのため、並列コンピュータ全体としての処理速度を向上させるためには、これらの要素がトレードオフの関係となる。
　前述した課題を解決する主たる本発明は、互いに異なる周波数帯域が設定され、データごとに、当該データに対する１つ以上の処理命令を示す命令情報を含む処理情報が付加されたパケットを処理する複数の処理部を備え、前記複数の処理部は、前記パケットのうち、前記処理情報に応じて定まる宛先が当該処理部を示すパケットのみを取得する入出力部と、前記入出力部によって取得された前記パケットの前記処理命令を実行する演算部と、をそれぞれ有し、前記入出力部は、当該処理部に設定された周波数帯域の電磁波のみを受信して、前記パケットを取得する受信部を含むことを特徴とするデータ処理装置である。
　本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
＜関連出願の相互参照＞
　この出願は、２００９年１２月２日に出願された日本特許出願第２００９－２７４０３３号に基づく優先権を主張し、その内容を本願に援用する。
　本発明によれば、並列コンピュータのオーバーヘッドを小さくし、全体としての処理速度を向上させることができる。
データ処理装置を備えたデータ処理システム全体の構成の概略を示すブロック図である。 本発明の一実施形態におけるデータ処理装置の構成を示すブロック図である。 電磁波（光）を用いて情報伝達を行う場合の通信路の構成の一例を示す図である。 電磁波（光）を用いて情報伝達を行う場合のパケットの送受信動作の一例を説明する図である。 ＰＥ（処理要素）、ＭＣＥ（メモリ制御要素）、およびキャッシュメモリの他の配置例を示す図である。 ソースプログラムとデータ処理装置で処理されるプログラム（実行コード）との関係の一例を示す図である。 データ処理装置で用いられる命令セットの一例を示す図である。 ＭＣＥ（メモリ制御要素）によって生成されるデータフロー図の一例を示す図である。 ＭＣＥ（メモリ制御要素）によって生成される基本パケット列の一例を示す図である。 ＭＣＥ（メモリ制御要素）によって生成される展開後のパケット列の一例を示す図である。 ソースプログラムとデータ処理装置で処理されるプログラム（実行コード）との関係の他の例を示す図である。 本発明の一実施形態におけるＰＥ（処理要素）の構成を示すブロック図である。 各ＰＥ（処理要素）および各ＭＣＥ（メモリ制御要素）に共通の発光素子を備えたデータ処理装置の構成の一例を示す透過側面図である。 複数のチャネルを備える送信部の構成の一例を示す図である。 各ＰＥ（処理要素）および各ＭＣＥ（メモリ制御要素）が複数のチャネルを使用する場合のパケットの送受信動作の一例を説明する図である。 本発明の一実施形態における宛先情報の算出方法を説明する図である。 バッファメモリに実装されるハッシュテーブルの一例を示す図である。 本発明の一実施形態におけるデータ処理装置の動作を説明する図である。
　本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
＝＝＝データ処理システム全体の構成の概略＝＝＝
　以下、図１を参照して、データ処理装置を備えたデータ処理システム全体の構成の概略について説明する。
　図１に示されているデータ処理システムは、データ処理装置１を備えた並列コンピュータシステムであり、データ処理装置１以外に、記憶装置６、入力装置７、出力装置８、およびバス９を含んで構成されている。また、データ処理装置１、記憶装置６、入力装置７、および出力装置８は、バス９を介して互いに接続されている。なお、データ処理装置１の構成についての詳細な説明は後述する。
＝＝＝データ処理システム全体の動作の概略＝＝＝
　次に、データ処理システム全体の動作の概略について説明する。
　記憶装置６は、ＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）などで構成され、プログラム（実行コード）や当該プログラムの実行に用いられるデータなどを記憶している。また、データ処理装置１は、コンピュータシステムのＣＰＵに相当し、記憶装置６に記憶されているプログラムを実行する。なお、データ処理装置１の動作についての詳細な説明は後述する。
　入力装置７は、キーボードやマウスなどで構成され、データやプログラム（ソースプログラムまたは実行コード）を含む情報を外部から当該データ処理システムに入力する。一方、出力装置８は、ディスプレイやプリンタなどで構成され、情報を文字や画像などとして外部に出力する。
　なお、上記データ処理装置１、記憶装置６、入力装置７、および出力装置８の分類は、固定的なものではない。例えば、ハードディスクドライブや光ディスクドライブなどの補助記憶装置は、記憶装置６として用いられるが、外部との間で情報を入出力する入力装置７および出力装置８に分類してもよい。
＝＝＝データ処理装置の構成＝＝＝
　以下、図２を参照して、本発明の一実施形態におけるデータ処理装置の構成について説明する。
　図２に示されているデータ処理装置１は、ＰＥ（Processor/Processing Element：処理要素／処理素子）１００ないし１１５、ＭＣＥ（Memory Control/Controlling Element：メモリ制御要素／メモリ制御素子）３００ないし３０３、およびキャッシュメモリ４００を含んで構成されている。
　データ処理装置１は、処理部に相当するＰＥを複数備えている。本実施形態では、一例として、データ処理装置１は、４行４列の行列状に配置された１６個のＰＥ１００ないし１１５を備え、ＰＥ１００ないし１１５には、図２に示すように、それぞれ０ないし１５の識別番号が設定されているものとする。また、各ＰＥは、発光素子ＬＥおよび受光素子ＬＲを備えている。なお、各ＰＥの構成についての詳細な説明は後述する。
　データ処理装置１は、制御部に相当するＭＣＥを少なくとも１つ備えている。本実施形態では、一例として、データ処理装置１は、４個のＭＣＥ３００ないし３０３を備え、ＭＣＥ３００ないし３０３には、図２に示すように、それぞれ０ないし３の識別番号が設定されているものとする。また、各ＭＣＥは、ＰＥと同様に、発光素子ＬＥおよび受光素子ＬＲを備えている。
　キャッシュメモリ４００は、ＭＣＥ３００ないし３０３と接続されている。また、キャッシュメモリ４００は、前述したバス９（不図示）を介して、データ処理装置１外の記憶装置６と接続されている。
＝＝＝通信路の構成および動作の一例＝＝＝
　本実施形態では、前述した配線遅延やオーバーヘッドなどの問題を回避するため、ＰＥ間やＰＥおよびＭＣＥ間の情報伝達は、電磁波を用いて行われる。ここで、電磁波、特に光を用いて情報伝達を行う場合における、ＰＥ間やＰＥおよびＭＣＥ間の通信路の構成の一例を図３に示す。なお、図３は、データ処理装置１をＭＣＥ３０３、およびＰＥ１０３、１０７、１１１、１１５側（図２において下側）から見た透過図（透過側面図）である。
　図３に示されている通信路は、光を透過する透過材５０１、光を反射する反射材５０２、および光を吸収する吸収材５０３からなり、各ＰＥ、各ＭＣＥ、およびキャッシュメモリ４００が形成される半導体基板５０４の上方に配置されている。なお、透過材５０１および反射材５０２は、それぞれ光ファイバにおけるコア（core）およびクラッド（cladding）に相当し、石英ガラスやプラスチックなどが用いられる。さらに、透過材５０１としてシリコンや窒化シリコンを用い、反射材５０２として酸化シリコンを用いることによって、これらを半導体基板５０４上に形成することが可能となる。
　透過材５０１の領域には、各ＰＥおよび各ＭＣＥが備える発光素子ＬＥおよび受光素子ＬＲが配置されている。また、透過材５０１は、反射材５０２より屈折率が高く、反射材５０２は、透過材５０１を上下から挟むように配置されている。さらに、吸収材５０３は、反射によって光信号の波形が崩れるのを防止するため、少なくとも各発光素子ＬＥおよび各受光素子ＬＲを囲むように配置されている。そして、このような構成によって、発光素子ＬＥから出射された光信号は、反射材５０２によって全反射されながら透過材５０１中を伝達され、各受光素子ＬＲに入射する。
　ここで、各ＰＥおよび各ＭＣＥには、互いに異なる波長域（周波数帯域）が設定されており、各受光素子ＬＲは、ＯＣＦ（On-chip Color Filter）やリング発振器などを用いた光学フィルタによって、設定された波長域の光のみを受光するように構成されている。本実施形態では、一例として、図２に示すように、ＰＥ１００ないし１１５には、それぞれ波長域λ０ないしλ１５が設定され、ＭＣＥ３００ないし３０３には、それぞれ波長域λ１６ないしλ１９が設定されているものとする。
　そして、各発光素子ＬＥは、情報伝達先のＰＥまたはＭＣＥに設定された波長域の光信号を出射することによって、選択した１つのＰＥまたはＭＣＥに情報を伝達することができる。なお、発光素子が出射する光の波長を可変とする方法として、例えば特許文献２では、３端子型結晶シリコン素子の制御電極に印加する電位によって波長を制御する方法が開示されている。また、互いに異なる波長域の光を出射する複数の発光素子を切り替えて用いることによっても、波長を可変とすることができる。
　ここで、図４を参照して、図３に示した通信路において、光を用いて情報伝達を行う場合における、データ処理装置１の送受信動作の具体例について説明する。以下、各ＰＥおよび各ＭＣＥを、設定されている識別番号ａと対応付けて、ＰＥ（ａ）およびＭＣＥ（ａ）のように称することとする。
　本実施形態のデータ処理装置１において、後述するように、ＰＥ間やＰＥおよびＭＣＥ間の情報伝達は、パケットを送受信することによって行われる。また、本実施形態の光を用いた情報伝達においては、１つのＰＥまたはＭＣＥに対して複数のＰＥまたはＭＣＥから同時にパケットが送信される場合、これらは同じ波長域の光で送信される。そのため、データ処理装置１は、競合によって情報が失われたり、変更されたりしないように調停（仲裁）する、アービトレーション機能を備えている。
　図４の最初のアービトレーションフェーズにおいて、ＰＥ（２）およびＰＥ（４）から波長域λ０の光でＲＴＳ（Request to Send：送信要求）パケットが送信され、ＰＥ（０）は、ＰＥ（４）からのＲＴＳパケットを先に受信している。この場合、ＰＥ（０）は、ＰＥ（４）に対して波長域λ４の光でＣＴＳ（Clear to Send：送信許可）パケットを送信することとなる。そして、ＰＥ（４）は、ＣＴＳパケットを受信した後、データ転送フェーズにおいて、ＰＥ（０）に対して波長域λ０の光で通常の（データ）パケットを送信する。
　さらに、次のアービトレーションフェーズにおいては、ＰＥ（２）およびＰＥ（３）から波長域λ０の光でＲＴＳパケットが送信され、ＰＥ（０）は、ＰＥ（２）からのＲＴＳパケットを先に受信している。この場合、ＰＥ（０）は、ＰＥ（２）に対して波長域λ２の光でＣＴＳパケットを送信することとなる。そして、ＰＥ（２）は、ＣＴＳパケットを受信した後、データ転送フェーズにおいて、ＰＥ（０）に対して波長域λ０の光で通常の（データ）パケットを送信する。
　このようにして、各発光素子ＬＥが情報伝達先のＰＥまたはＭＣＥに設定された波長域の光でパケットを送信し、各受光素子ＬＲが設定された波長域の光のみを受光することによって、パケットを取得することができる。以下、ＲＴＳ／ＣＴＳパケット以外の通常の（データ）パケットを、単にパケットと称することとする。
　なお、各ＰＥおよび各ＭＣＥに設定される波長域は、紫外領域から赤外領域までのいずれを用いてもよい。しかしながら、透過材５０１および反射材５０２に用いられる材料によっては、紫外線を吸収し、透過率が低下するため、可視光領域から赤外領域までの波長を用いることが望ましい。
　また、データ処理装置１における各ＰＥの配置は、タイルプロセッサと同様の行列状の配置に限定されるものではない。例えば図５に示すように、面積が大きいキャッシュメモリ４００を中央に配置し、周囲にＰＥおよびＭＣＥを配置してもよい。この場合、後述するように、パケットは各ＭＣＥから発行されるため、発行元のＭＣＥから発行先のＰＥまでの距離を平均化することができる。
＝＝＝データ処理装置の動作＝＝＝
　次に、図６ないし図１１を適宜参照して、本実施形態におけるデータ処理装置の動作について説明する。
　キャッシュメモリ４００は、キャッシュを行いつつ、ＭＣＥ３００ないし３０３と記憶装置６との間の入出力を制御する。したがって、記憶装置６に記憶されているプログラムやデータなどは、キャッシュメモリ４００を介してＭＣＥ３００ないし３０３に読み込まれる。
　ここで、ソースプログラムとデータ処理装置１で処理されるプログラム（実行コード）との関係の一例を図６に示す。高級言語で記述されたソースプログラムＰ０は、実行コードＰ１に予めコンパイルされたうえで記憶装置６に記憶されており、ＭＣＥ３００ないし３０３には、実行コードＰ１が読み込まれる。なお、図６においては、ソースプログラムＰ０の一例として、Ｃ＋＋言語で記述された、配列ｓｐ［１０２４］の各要素を２で除算した値を配列ｄｐ［１０２４］に格納する処理が示されている。また、実行コードＰ１は、機械語プログラムではなく、機械語と略１対１に対応するアセンブリ言語で記述されたプログラムとしてもよい。
　ＭＣＥ３００ないし３０３は、読み込まれた実行コードＰ１から、データフロー図に基づいて、後述するパケット列を生成する。なお、各ＭＣＥは、データフロー図自体を生成する必要はないが、本実施形態においては、説明の便宜上、まずデータフロー図を生成し、次にデータフロー図に基づいてパケット列を生成するものとする。
　ここで、データ処理装置１で用いられる命令セットの一例を図７に示す。図７において、各命令は、２入力・１出力命令と１入力・１出力命令とに大別されている。これらのうち、２入力・１出力命令は、入力された２つのデータをそれぞれ左側および右側オペランドとして２項演算を行う命令である。一方、１入力・１出力命令は、入力された１つのデータをオペランドとして単項演算を行う命令である。また、図７に示すように、各命令に対して、オペレータ（演算子）に相当する記号と機械語における１６進表記とが設定されており、これらはデータフロー図やパケット列についての説明で用いられる。
　まず、２入力・１出力命令について説明する。
　２つのデータ（ＡおよびＢ）の加算結果（Ａ＋ＢまたはＢ＋Ａ）を出力する加算命令に対しては、記号「＋」と１６進表記１０Ｈとが設定されている。一方、２つのデータ（ＬおよびＲ）の減算結果（Ｌ－Ｒ）を出力する減算命令の場合、減算は交換法則が成立しない非可換演算であるため、各データを左側または右側オペランドの何れとするかを示す左右情報（方向情報）を必要とする。そのため、減算命令に対する記号「－」には、さらに左右情報「Ｌ」または「Ｒ」が付加され、それぞれ１６進表記１２Ｈまたは１３Ｈが設定されている。
　なお、左右情報「Ｌ」は、左側オペランドとなるデータを示し、左右情報「Ｒ」は、右側オペランドとなるデータを示している。また、当該命令セットにおいては、各命令のＬＳＢ（Least Significant Bit：最下位ビット）が左右情報専用に割り当てられている。したがって、以下の命令（ヌル文字を除く）においても、左右情報「Ｌ」を有する命令および左右情報を有しない命令のＬＳＢは０、左右情報「Ｒ」を有する命令のＬＳＢは１となっている。
　２つのデータ（ＡおよびＢ）の乗算結果（Ａ×ＢまたはＢ×Ａ）を出力する乗算命令に対しては、左右情報を有しない記号「×」と１６進表記１４Ｈとが設定されている。一方、２つのデータ（ＬおよびＲ）の除算結果（Ｌ÷Ｒ）を出力する除算命令に対しては、左右情報が付加された記号「÷Ｌ」および「÷Ｒ」と、１６進表記１６Ｈおよび１７Ｈとが設定されている。
　左右情報が付加された記号「ｗｒｉｔｅＬ」および「ｗｒｉｔｅＲ」と、１６進表記１８Ｈおよび１９Ｈとが設定されている書き込み命令は、データ（Ｌ）が示す記憶装置６のアドレスに記憶されているデータ（＊Ｌ）にデータ（Ｒ）を書き込む命令である。なお、「＊」は間接参照演算子である。
　左右情報が付加された記号「ａｐｐ１Ｌ」および「ａｐｐ１Ｒ」と、１６進表記５０Ｈおよび５１Ｈとが設定されているデータ追加命令は、後述するパケット（Ｌ）のデータ部分にパケット（Ｒ）のデータ部分を追加する命令である。また、左右情報が付加された記号「ａｐｐ２Ｌ」および「ａｐｐ２Ｒ」と、１６進表記５２Ｈおよび５３Ｈとが設定されている命令追加命令は、後述するパケット（Ｌ）の処理命令部分にパケット（Ｒ）のデータ部分を追加する命令である。
　次に、１入力・１出力命令について説明する。なお、１入力・１出力命令は、１つのデータのみをオペランドとするため、いずれも左右情報を有しない。
　記号「ＮＯＰ」と１６進表記００Ｈとが設定されているＮＯＰ命令は、何もしない命令である。また、記号「ｒｅａｄ」と１６進表記０２Ｈとが設定されている読み出し命令は、データ（Ａ）が示す記憶装置６のアドレスに記憶されているデータ（＊Ａ）を読み出す命令である。なお、命令ではないが、パケットの終端を示すヌル文字として、例えば１６進表記ＦＦＨが設定されている。
　各ＭＣＥは、図７に示した命令セットを用いて、一般的なデータ駆動型アーキテクチャの場合と同様に、データフロー図を生成する。図８は、実行コードＰ１から生成されたデータフロー図を示しており、図６に示したソースプログラムＰ０のｆｏｒループ内の処理に対応している。
　図８において、Ｄ１ないしＤ５はデータを示しており、Ｉ１ないしＩ５は命令を示している。加算命令Ｉ４は、データＤ１（ｄｐ）およびデータＤ２（ｉｉ）を加算し、データｄｐ＋ｉｉを出力し、加算命令Ｉ１は、データＤ３（ｓｐ）およびデータＤ４（ｉｉ）を加算し、データｓｐ＋ｉｉを出力する。また、読み出し命令Ｉ２は、記憶装置６からデータ＊（ｓｐ＋ｉｉ）を読み出す。さらに、除算命令Ｉ３は、データ＊（ｓｐ＋ｉｉ）をデータＤ５（２）で除算し、データ＊（ｓｐ＋ｉｉ）／２を出力する。そして、書き込み命令Ｉ５は、記憶装置６のデータ＊（ｄｐ＋ｉｉ）にデータ＊（ｓｐ＋ｉｉ）／２を書き込む。
　以上のデータフローによって、配列ｓｐ［１０２４］の１つの要素を２で除算した値が配列ｄｐ［１０２４］に格納される。図９は、図８に示したデータフロー図に基づいて生成された基本パケット列を示している。
　各パケットは、データ部分（data section）と拡張識別情報部分（extended identification information section）とからなる。また、拡張識別情報部分は、識別情報部分（identification information section）と処理命令部分（processing instructions section）とからなる。なお、各パケットは、暗号化や圧縮などの目的で適宜符号化されていてもよい。
　データ部分は、データ本体のほか、当該データのデータ長情報を含む。また、データ長情報は、例えばデータのバイト数を示すが、データ処理装置１が固定長データのみを扱う場合には、不要となる。
　識別情報部分は、例えばＭＣＥ　ＩＤおよび処理ＩＤを含む。これらのうち、処理ＩＤは、基本パケット列ごとに設定されるため、図９においては空（ヌル文字）であり、ｆｏｒループを展開する際に設定される。一方、ＭＣＥ　ＩＤは、当該基本パケット列を生成したＭＣＥを示す発行元情報に相当し、例えば、図２に示した０ないし３の識別番号が用いられる。また、基本パケット列においては、図９に示すように、ＭＣＥ　ＩＤを空とし、ｆｏｒループを展開する際に、ＭＣＥ　ＩＤを処理ＩＤとともに設定するようにしてもよい。
　本実施形態では、一例として、処理命令部分は、５個までの命令１ないし５のほか、命令数情報を含む。また、各命令は、実行順序とは逆順に配列されており、最初に実行されるべき命令が最後尾に配置され、以降は空となっている。さらに、命令数情報は、未処理の命令数を示すが、その都度計数するようにしてもよい。
　図９から明らかなように、当該基本パケット列は、図８に示したデータフロー図を５個のデータＤ１ないしＤ５ごとに再構成したものであり、各パケットは、当該データに識別情報および処理命令を付加して生成される。さらに、各ＭＣＥは、繰り返し処理などの基本パケット列に対する制御命令を展開したうえで、各パケットを発行先のＰＥに発行する。図１０は、図９に示した基本パケット列に対して、ｆｏｒループを展開した後のパケット列を示している。
　図６に示したように、当該ｆｏｒループは、ｉｉ＝０からｉｉ＝１０２３までの繰り返し処理であるので、展開することによって、５×１０２４パケットが生成されることとなる。また、図１０に示すように、５パケットごとに１から１０２４までの同一の処理ＩＤを含んでおり、当該５パケットがそれぞれ図９に示した基本パケット列に対応している。なお、図１０においては、一例として、ＭＣＥ　ＩＤは１となっており、各パケットがＭＣＥ３０１によって生成されたことを示している。
　ＭＣＥ３０１から発行された各パケットは、ＰＥ１００ないし１１５のうち、後述する宛先情報が示すＰＥまで、通信路を介して伝達される。また、各ＰＥは、パケットに含まれる処理命令を実行する実行ノードに相当する。なお、各ＰＥの動作についての詳細な説明は後述する。
　以上のように、本実施形態のデータ処理装置は、オペランドとなるデータとオペレータとなる命令とが一体となったパケットを処理対象としている点で、前述した従来のコンピュータアーキテクチャと大きく異なっている。
　なお、本発明のデータ処理装置は、本実施形態に示したように、機械語やアセンブリ言語で記述された実行コードＰ１からパケット列を生成するＭＣＥを備える構成に限定されるものではない。
　例えば、記憶装置６には、ソースプログラムＰ０から実行コードＰ１にコンパイルする際の中間の段階で生成される中間コードとして、構文木（syntax tree）で表現されたプログラムが記憶されていてもよい。構文木では、オペランドが葉ノード（leaf node）に配置され、オペレータが内部ノード（internal node）に配置された木構造となっているため、機械語やアセンブリ言語の場合に比べて、データフロー図の生成が容易となる。
　また、例えば、記憶装置６には、コンパイラを備える外部装置によって予め生成された基本パケット列（sequences of base packets）や展開後のパケット列（sequences of expanded packets）が記憶されていてもよい。基本パケット列が記憶されている場合には、各ＭＣＥは、読み込まれた基本パケット列に対する制御命令を展開し、ＭＣＥ　ＩＤや処理ＩＤを設定したうえで、各パケットを発行先のＰＥに発行する。一方、展開後のパケット列が記憶されている場合には、各ＭＣＥは、各パケットをそのまま発行先のＰＥに発行することができる。
　また、例えば、記憶装置６には、展開後のパケット列のうち、識別情報部分の一部または全部を省略した、またはヌル文字とした中間パケット列（sequences of interim packets）が記憶されていてもよい。この場合には、各ＭＣＥは、省略されたＭＣＥ　ＩＤや処理ＩＤを設定したうえで、各パケットを発行先のＰＥに発行する。
　さらに、例えば、展開後のパケット列が外部装置からデータ処理装置に直接入力されてもよい。この場合の外部装置には、並列に動作している他のデータ処理装置も含まれ得る。
　ここで、ソースプログラムとデータ処理装置１で処理されるプログラム（実行コード）との関係の他の例を図１１に示す。この場合、コンパイラは、高級言語で記述されたソースプログラムＰ０から、データフロー図に基づいて基本パケット列を生成し、さらに、当該基本パケット列に対する制御命令を展開する。また、記憶装置６には、当該展開後のパケット列が適宜符号化されたうえで、実行コードＰ２として記憶される。そして、ＭＣＥ３００ないし３０３には、実行コードＰ２が読み込まれる。
＝＝＝ＰＥ（処理要素）の構成＝＝＝
　以下、図１２を参照して、本実施形態におけるＰＥの構成について説明する。
　図１２に示されているＰＥ１００ないし１１５は、入出力部２１０、比較・選択部２３０、バッファメモリ２４０、オペランドバッファ２５０ａ、２５０ｂ、およびＡＬＵ（Arithmetic Logic Unit：算術論理演算部）２６０をそれぞれ含んで構成されている。
　入出力部２１０は、宛先情報算出部２１１、送信部２１２、および受信部２１３を含む。また、送信部２１２および受信部２１３は、それぞれ発光素子ＬＥおよび受光素子ＬＲを備えており、これらを介して、データ転送フェーズにおけるパケットおよびアービトレーションフェーズにおけるＲＴＳ／ＣＴＳパケットを送受信している。さらに、送信部２１２および受信部２１３は、読み出し命令によって記憶装置６から読み出されたデータや、書き込み命令によって記憶装置６に書き込まれるデータなども、データ転送フェーズにおいてパケットとして送受信することとなる。
　なお、パケットを送受信する際の光信号の変調方式としては、例えばＯＯＫ（On-Off Keying：オン・オフ変調）などを用いることができる。また、ＰＥおよびＭＣＥ間でパケットの送受信を行うため、ＭＣＥ３００ないし３０３も、入出力部２１０と同様の入出力部を備えている。
　また、データ処理装置１の各ＰＥおよび各ＭＣＥは、本実施形態に示したように、１つの発光素子ＬＥを備える構成に限定されるものではない。
　例えば図１３に示すように、各ＰＥおよび各ＭＣＥに共通の発光素子ＬＥを備えた構成としてもよい。図１３において、発光素子ＬＥから出射された広い波長域の光が光導波路ＷＧを介して各ＰＥおよび各ＭＣＥに導かれている。また、各ＰＥおよび各ＭＣＥは、光学フィルタＦＬによって情報伝達先のＰＥまたはＭＣＥに設定された波長域のみを透過させ、光スイッチＳＷによってＯＯＫなどの変調を行う。そして、変調された光信号が光導波路ＷＧを介して透過材５０１の領域に導かれる。なお、図１３においては、他のＰＥまたはＭＣＥからの光信号も、光導波路ＷＧを介して受光素子ＬＲに入射する構成となっている。
　また、各ＰＥおよび各ＭＣＥが複数の発光素子ＬＥを備え、複数のチャネルを使用して、ＰＥ間やＰＥおよびＭＣＥ間でパケットを送受信する構成としてもよい。この場合、波長可変の発光素子を複数備えるほか、例えば図１４に示すように、各送信部が、設定された波長域λ０ないしλ１９の光を出射する波長固定の発光素子を備え、これらを切り替えて用いる構成とすることもできる。
　ここで、図１５を参照して、各ＰＥおよび各ＭＣＥが複数のチャネルを使用して情報伝達を行う場合における、データ処理装置１の送受信動作の具体例について説明する。なお、図１５においては、一例として、各ＰＥおよび各ＭＣＥは、光スイッチなどの変調手段を少なくとも４つ備え、同時に４つのチャネルを使用している。また、アービトレーションフェーズは、ＲＴＳパケットを送受信するＲＴＳフレームとＣＴＳパケットを送受信するＣＴＳフレームとからなり、ＣＴＳフレームは、さらに、各ＰＥおよび各ＭＣＥに対応するタイムスロットに時分割されている。
　図１５のＲＴＳフレームにおいて、ＰＥ（０）から波長域λ１ないしλ４の光でＲＴＳパケットが送信され、これらのＲＴＳパケットは、それぞれＰＥ（１）ないしＰＥ（４）によって受信されている。また、ＰＥ（１）ないしＰＥ（４）のうちＰＥ（２）およびＰＥ（４）は、ＣＴＳフレームのそれぞれに対応するタイムスロットにおいて、ＰＥ（０）に対して波長域λ０の光でＣＴＳパケットを送信している。この場合、ＰＥ（０）は、それぞれのＣＴＳパケットを受信した後、データ転送フェーズにおいて、ＰＥ（２）およびＰＥ（４）に対してそれぞれ波長域λ２およびλ４の光でパケットを送信することとなる。
　受信部２１３によって取得されたパケットは、比較・選択部２３０に入力されている。また、比較・選択部２３０は、ハッシュ値算出部２３１を含み、記憶部に相当するバッファメモリ２４０との間でパケットを入出力している。さらに、比較・選択部２３０からは、オペランドバッファ２５０ａおよび２５０ｂを介して、それぞれ左側および右側オペランドとなるデータを有するパケットが、演算部に相当するＡＬＵ２６０に入力されている。そして、ＡＬＵ２６０によって新たに生成されたパケットは、宛先情報算出部２１１に入力されている。
　宛先情報算出部２１１から送信部２１２には、新たに生成されたパケットとともに、後述する宛先情報に対応する波長域情報ＷＬが入力されている。また、受信部２１３がＲＴＳパケットを受信した場合には、受信部２１３から送信部２１２に、当該ＲＴＳパケットの送信元のＰＥまたはＭＣＥに設定された波長域情報ＷＬが入力されることとなる。さらに、受信部２１３がＣＴＳパケットを受信した場合には、受信部２１３から送信部２１２に、当該ＣＴＳパケットが入力されることとなる。そして、送信部２１２からは、波長域情報ＷＬが示す波長域の光で新たに生成されたパケットやＲＴＳ／ＣＴＳパケットが送信されている。
　なお、新たに生成されたパケットの宛先情報が当該ＰＥを示している場合には、当該パケットは、宛先情報算出部２１１から比較・選択部２３０に入力されることとなる。
＝＝＝ＰＥ（処理要素）の動作＝＝＝
　次に、図１６ないし図１７を適宜参照して、本実施形態におけるＰＥの動作について説明する。
　入出力部２１０の受信部２１３は、当該ＰＥに設定された波長域λｎの光のみを受光して、パケットを取得する。ここで、各パケットは、送信元のＰＥまたはＭＣＥの宛先情報算出部２１１によって算出された宛先情報に対応する波長域の光で送信されており、当該波長域が設定されたＰＥまたはＭＣＥのみが受信することができる。したがって、各ＰＥおよび各ＭＣＥは、宛先情報が示す、各パケットを処理すべきＰＥのみにパケットを伝達することができる。
　なお、宛先情報は、各パケットの拡張識別情報部分から求めることができる。ここで、図１６を参照して、図１０においてＭＣＥ　ＩＤ＝１、かつ処理ＩＤ＝１である、最初の５パケットの宛先情報の算出方法について説明する。以下、図１６に示すように、当該５パケットをそれぞれパケットＰ１ないしＰ５とする。
　宛先情報算出部２１１は、まず、各パケットから拡張識別情報部分のみを抽出し（図１６中段）、各拡張識別情報のうち、最初に実行されるべき命令の左右情報をマスクする（図１６下段）。前述したように、本実施形態では、最初に実行されるべき命令がパケットの最後尾に配置され、各命令のＬＳＢが左右情報専用に割り当てられている。したがって、拡張識別情報の最後の１ビットを０または１（図１６においては０）でマスクすればよい。なお、拡張識別情報にヌル文字を含めてもよく、この場合には、ヌル文字直前の１ビット以降をマスクすればよい。
　宛先情報算出部２１１は、次に、上記のマスクされた拡張識別情報に基づいて擬似（疑似）乱数を生成し、当該擬似乱数に応じて、宛先情報を算出する。例えば、０ないし１５の４ビットの値を宛先情報として算出すると、当該宛先情報は、図２に示した各ＰＥに設定されている識別番号と対応付けることができる。図１６下段においては、当該識別番号をａ１ないしａ３とし、これらと対応付けて宛先情報を表している。
　擬似乱数は、物理乱数と異なり、再現性があるため、マスクされた拡張識別情報が同一のパケットからは同一の擬似乱数が生成され、同一の宛先情報が算出される。例えば、図１６下段に示すように、マスクされた拡張識別情報が同一であるパケットＰ１およびＰ２からは、同一の宛先情報ＰＥ（ａ１）が算出されている。また、同様に、パケットＰ３およびＰ４からは、同一の宛先情報ＰＥ（ａ２）が算出されている。
　なお、擬似乱数の生成には、公知の方法を用いることができる。宛先情報の算出時間の観点からは、ＬＣＧ（Linear Congruential Generator：線形合同法）やＬＦＳＲ（Linear Feedback Shift Register：線形帰還シフトレジスタ）など、高速な生成方法を用いることが望ましい。
　また、宛先情報算出部２１１は、予め生成された擬似乱数テーブルを参照して宛先情報を算出する構成としてもよい。この場合、宛先情報算出部２１１は、パケットごとに擬似乱数を生成する必要がないため、宛先情報の算出時間を短縮することができる。なお、このような構成においては、各ＰＥの宛先情報算出部が同一の擬似乱数テーブルを備えるか、各ＰＥの宛先情報算出部が共通の擬似乱数テーブルを読み出す必要がある。
　一方、ＰＥの使用効率の観点からは、パケット分布が一様となるよう、擬似乱数が一様分布に近いほど望ましい。また、確率変数族が予測不可能であることは、一様分布であることと等価であるので、ＣＳＰＲＮＧ（Cryptographically Secure Pseudo-Random Number Generator：暗号論的擬似乱数生成器）を用いることによって、ＰＥの使用効率の向上を図ることができる。しかしながら、命令によっても各パケットの処理時間は異なるため、実際には、擬似乱数が一様分布であっても、パケット分布が一様とはならないこともある。
　そのため、宛先情報の算出時間が長くなり過ぎない程度で、一様分布に近い擬似乱数を用いることが望ましい。例えば、宛先情報の算出時間が、後述するハッシュ値の算出時間よりも長くなることは望ましくない。
　以上のように、本実施形態のデータ処理装置は、実行ノードに相当するＰＥがタイルプロセッサと同様に行列状に配置されているものの、処理対象のパケットがそのビット列自体に基づいて動的に配置される点で、ＥＤＧＥアーキテクチャと大きく異なっている。
　比較・選択部２３０は、受信部２１３によって取得されたパケット（以下、取得パケットと称する）のうち、処理可能なものをＡＬＵ２６０に入力する。また、比較・選択部２３０は、処理可能でないパケットをバッファメモリ２４０に記憶させるとともに、バッファメモリ２４０に記憶されているパケット（以下、記憶パケットと称する）の読み出しを行う。
　より具体的には、取得パケットの最初に実行されるべき（最後尾の）命令が１入力・１出力命令である場合、比較・選択部２３０は、取得パケットのみを、オペランドバッファ２５０ａまたは２５０ｂを介してＡＬＵ２６０に入力する。
　一方、取得パケットの最初に実行されるべき（最後尾の）命令が２入力・１出力命令である場合、比較・選択部２３０は、前述したマスクされた拡張識別情報が取得パケットと一致するパケットを、記憶パケットから検索する。そして、一致する記憶パケットが存在するときには、比較・選択部２３０は、当該一致する２つのパケットを組にして、オペランドバッファ２５０ａおよび２５０ｂを介してＡＬＵ２６０に入力する。また、一致する記憶パケットが存在しないときには、比較・選択部２３０は、取得パケットをバッファメモリ２４０に記憶させる。
　なお、マスクされた拡張識別情報が取得パケットと一致する記憶パケットの検索を効率よく行うため、本実施形態では、バッファメモリ２４０は、ハッシュテーブルを含む。また、比較・選択部２３０は、まず、ハッシュ値算出部２３１が、取得パケットからハッシュ値を算出する。当該ハッシュ値は、宛先情報の場合と同様に、取得パケットのマスクされた拡張識別情報に基づいて算出される。そして、比較・選択部２３０は、取得パケットをバッファメモリ２４０に記憶させる場合には、取得パケットをそのハッシュ値と対応付けてハッシュテーブルに格納する。
　なお、ハッシュテーブルには、公知の実装方法を用いることができる。図１７は、バッファメモリ２４０に実装されるハッシュテーブルの一例を示している。当該ハッシュテーブルでは、ハッシュ衝突の解決方法として、オープンアドレス法（open addressing）を用い、再ハッシュ手順として、線形探索法（linear probing）を用いている。
　図１７においては、一例として、ハッシュ値がｎ＋３となるパケット１が格納された後に、ハッシュ値がｎとなるパケット２ないし５が格納された場合を示している。パケット１は、ルート配列［２５６］の要素ｎ＋３の位置に格納され、フラグ「１」およびカウント値「１」が設定されている。また、パケット２ないし５は、それぞれ要素ｎ、ｎ＋１、ｎ＋２、ｎ＋４の位置に格納され、要素ｎの位置にフラグ「１」およびカウント値「４」が設定されている。
　ＡＬＵ２６０は、オペランドバッファ２５０ａおよび２５０ｂを介して入力されるオペランドに対して、算術演算（整数演算および／または浮動小数点演算）や論理演算などを行い、演算結果を出力する。より具体的には、ＡＬＵ２６０は、入力されたパケットのデータに対して、最初に実行されるべき（最後尾の）命令を実行し、実行結果のデータに、実行された命令を除いた拡張識別情報を付加して新たなパケットを生成し、宛先情報算出部２１１に入力する。
　宛先情報算出部２１１は、前述した方法によって、新たに生成されたパケットの宛先情報を算出する。また、宛先情報算出部２１１は、算出された宛先情報が当該ＰＥを示している場合には、新たに生成されたパケットを再び比較・選択部２３０に入力し、比較・選択部２３０は、当該パケットを取得パケットとして処理することとなる。一方、宛先情報算出部２１１は、算出された宛先情報が当該ＰＥを示していない場合には、新たに生成されたパケットとともに、算出された宛先情報に対応する波長域情報ＷＬを送信部２１２に入力する。
　送信部２１２は、新たに生成されたパケットが入力されると、まず、アービトレーションフェーズにおいて、波長域情報ＷＬが示す波長域の光でＲＴＳパケットを送信する。そして、送信部２１２は、当該ＲＴＳパケットに対するＣＴＳパケットを受信部２１３が受信した後のデータ転送フェーズにおいて、当該波長域情報ＷＬが示す波長域の光で新たに生成されたパケットを送信する。
　なお、受信部２１３は、アービトレーションフェーズにおいて、他のＰＥまたはＭＣＥからのＲＴＳパケットを受信した場合、当該ＲＴＳパケットの送信元のＰＥまたはＭＣＥに設定された波長域を示す波長域情報ＷＬを送信部２１２に入力する。そして、送信部２１２は、当該アービトレーションフェーズにおいて、当該波長域情報ＷＬが示す波長域の光でＣＴＳパケットを送信する。
　このようにして、各ＰＥは、当該ＰＥに設定された波長域λｎの光のみを受光してパケットを取得し、取得パケットのデータに対して最初に実行されるべき（最後尾の）命令を実行する。そして、実行結果のデータに実行された命令を除いた拡張識別情報を付加して新たなパケットを生成し、生成されたパケットの宛先情報に対応する波長域の光で送信する。
　なお、本実施形態では、生成されたパケットの宛先情報が当該ＰＥを示している場合には、当該パケットは、送信部２１２から送信されず、取得パケットとして処理される。しかしながら、宛先情報が当該ＰＥを示すパケットも送信部２１２から送信し、当該ＰＥの受信部２１３によって取得されるようにしてもよい。
　また、前述したように、各パケットは適宜符号化され得るが、符号化および復号は、例えば、それぞれ送信部２１２および受信部２１３において行うことができる。すなわち、受信部２１３によって取得されたパケットは、復号されたうえで比較・選択部２３０に入力される。一方、ＡＬＵ２６０によって新たに生成されたパケットは、宛先情報算出部２１１において宛先情報の算出が行われた後、送信部２１２によって符号化されたうえで送信される。
＝＝＝データ処理装置の動作の具体例＝＝＝
　ここで、図１８を参照して、図１６に示したパケットＰ１ないしＰ５に対するデータ処理装置１の動作の具体例について説明する。
　前述したように、パケットＰ１およびＰ２は、同一の宛先情報ＰＥ（ａ１）が算出されているため、識別番号ａ１が設定されているＰＥによって取得され、最後尾の加算命令Ｉ４が実行される。そして、実行結果のデータｄｐ＋０に、加算命令Ｉ４を除いた拡張識別情報が付加され、新たなパケットＰ６が生成される。なお、パケットＰ６から算出される宛先情報をＰＥ（ａ４）とする。
　同様に、パケットＰ３およびＰ４は、同一の宛先情報ＰＥ（ａ２）が算出されているため、識別番号ａ２が設定されているＰＥによって取得され、最後尾の加算命令Ｉ１が実行される。そして、実行結果のデータｓｐ＋０に、加算命令Ｉ１を除いた拡張識別情報が付加され、新たなパケットＰ７が生成される。なお、パケットＰ７から算出される宛先情報をＰＥ（ａ５）とする。
　パケットＰ７は、識別番号ａ５が設定されているＰＥによって取得され、最後尾の読み出し命令Ｉ２（１入力・１出力命令）が実行される。そして、実行結果のデータ＊（ｓｐ＋０）に、読み出し命令Ｉ２を除いた拡張識別情報が付加され、新たなパケットＰ８が生成される。なお、パケットＰ８は、マスクされた拡張識別情報がパケットＰ５と同一になるため、パケットＰ５と同一の宛先情報ＰＥ（ａ３）が算出される。
　パケットＰ８およびＰ５は、識別番号ａ３が設定されているＰＥによって取得され、最後尾の除算命令Ｉ３が実行される。そして、実行結果のデータ＊（ｓｐ＋０）／２に、除算命令Ｉ３を除いた拡張識別情報が付加され、新たなパケットＰ９が生成される。なお、パケットＰ９は、マスクされた拡張識別情報がパケットＰ６と同一になるため、パケットＰ６と同一の宛先情報ＰＥ（ａ４）が算出される。
　パケットＰ６およびＰ９は、識別番号ａ４が設定されているＰＥによって取得され、最後尾の書き込み命令Ｉ５が実行される。そして、実行結果のデータ＊（ｄｐ＋０）＝＊（ｓｐ＋０）／２に、書き込み命令Ｉ５を除いた拡張識別情報が付加され、新たなパケットＰ１０が生成される。なお、パケットＰ１０は、処理命令を含まないため、例外処理を行い、ＭＣＥ　ＩＤが示す識別番号１が設定されているＭＣＥ３０１に送信され、発行元のＭＣＥまで戻される。
　なお、読み出し命令Ｉ２や書き込み命令Ｉ５のように、記憶装置６との間でデータの入出力を行う命令については、ＰＥではなく、キャッシュメモリ４００と接続されているＭＣＥで実行されるようにしてもよい。例えば、最後尾の命令が読み出し命令Ｉ２であるパケットＰ７や、書き込み命令Ｉ５であるパケットＰ６およびＰ９を、処理命令を含まないパケットＰ１０と同様に、ＭＣＥ　ＩＤが示す識別番号１が設定されているＭＣＥ３０１に送信することができる。また、例えば、算出された４ビットの宛先情報の下位２ビットが示す識別番号が設定されているＭＣＥに送信することもできる。この場合、宛先情報とＭＣＥとの対応は、データ処理装置に含まれるＰＥおよびＭＣＥの個数に応じて適宜変更され得る。
　また、各ＰＥにおいて、バッファメモリやオペランドバッファが満杯となり、取得パケットを処理できないビジー状態の場合にも、当該パケットをＭＣＥ　ＩＤが示すＭＣＥまで戻すことが望ましい。この場合の例外処理は、例えば、パケットの命令数情報を最大命令数より大きな値とし、このようなパケットの宛先情報もＭＣＥ（ＭＣＥ　ＩＤ）と算出すればよい。さらに、何れかのＰＥがビジー状態の間、各ＭＣＥは、新たな処理ＩＤのパケットの発行を停止することが望ましい。このようなビジー状態の制御には、例えば、すべてのＰＥおよびＭＣＥに接続された制御信号線を設け、当該制御信号線を介してビジー状態を示すビジー信号を送信すればよい。
　また、本実施形態では、各ＰＥは、新たなパケットを生成する際に、拡張識別情報部分から実行された命令を除いている。しかしながら、未処理の命令数を示す命令数情報によって最初に実行されるべき命令を示すことによって、拡張識別情報部分から実行された命令を除かず、命令数情報から１を減算して、新たなパケットを生成してもよい。この場合、最初に実行されるべき命令が最後尾に配置されない場合もある。
　前述したように、データ処理装置１において、各ＭＣＥは、データごとに、処理情報に相当する拡張識別情報が付加されたパケットを生成し、各ＰＥは、当該ＰＥに設定された周波数帯域の電磁波のみを受信してパケットを取得し、取得パケットの命令を実行することによって、電気配線を用いないで各パケットが伝達されるため、オーバーヘッドを小さくし、全体としての処理速度を向上させることができる。
　また、拡張識別情報に応じて定まる宛先のＰＥに設定された周波数帯域の電磁波でパケットを送信することによって、各パケットを処理すべきＰＥのみにパケットを伝達することができる。
　また、拡張識別情報に応じて宛先情報を算出し、宛先情報に対応する周波数帯域の電磁波でパケットを送信することによって、処理対象のパケットがそのビット列自体に基づいて動的に配置され、処理の並列性をより向上させることができる。
　また、拡張識別情報に基づいて擬似乱数を生成し、当該擬似乱数に応じて宛先情報を算出することによって、パケット分布を一様分布に近づけ、ＰＥの使用効率の向上を図ることができる。
　また、各ＰＥは、取得パケットの最初に実行されるべき命令を実行し、拡張識別情報のうち、実行された命令の次に実行されるべき命令を最初に実行されるべき命令とすることによって、当該拡張識別情報を実行結果のデータに付加して新たなパケットを生成することができる。
　また、生成されたパケットの宛先情報が当該ＰＥを示している場合には、当該パケットを送信することなく、取得パケットとして処理することによって、この場合の送受信に伴うオーバーヘッドを削減することができる。
　また、各パケットを送信する際にアービトレーションを行うことによって、競合によって情報が失われたり、変更されたりするのを防止することができる。特に、データ処理装置全体に共通のアービタ（調停手段）を設けるのではなく、各ＰＥの送信部と受信部との協調機能としてアービトレーション機能を実現することによって、アービタとの通信がボトルネックとなるのを防止することができる。
　また、各パケットを送信する際に、まず、ＲＴＳ／ＣＴＳパケットを送信することによって、アービトレーション機能を実現することができる。
　また、各ＰＥが発光素子ＬＥおよび受光素子ＬＲを備え、各受光素子ＬＲが当該ＰＥに設定された波長域の光のみを受信してパケットを取得し、各受光素子ＬＲが宛先のＰＥに設定された波長域の光でパケットを送信することによって、紫外領域から赤外領域までの光を用いて情報伝達を行うことができる。
　また、拡張識別情報が処理命令および識別情報を含むことによって、処理命令および識別情報の所定の部分が同一のパケットが同一のＰＥによって取得され、当該ＰＥにおいて、２項演算を行う２入力・１出力命令を実行することができる。
　また、各ＭＣＥが各ＰＥと同様の入出力部を備え、宛先のＰＥに設定された周波数帯域の電磁波でパケットを送信することによって、ＰＥおよびＭＣＥ間においても電磁波を用いて情報伝達を行い、各パケットを発行先のＰＥに発行することができる。
　また、データ処理システムにおいて、データ処理装置１の各ＭＣＥが、パケットを逐次生成する、または予め生成されたパケット列を読み込むことによって、インタプリタ型またはコンパイラ型の並列コンピュータシステムを構成することができる。
　また、前述したように、各ＰＥは、当該ＰＥに設定された周波数帯域の電磁波のみを受信して、データごとに、処理情報に相当する拡張識別情報が付加されたパケットを取得し、取得パケットの命令を実行することによって、電気配線を用いないで各パケットが伝達されるため、オーバーヘッドを小さくし、全体としての処理速度を向上させることができる。
　また、各ＰＥは、拡張識別情報に応じて定まる宛先のＰＥに設定された周波数帯域の電磁波でパケットを送信することによって、各パケットを処理すべきＰＥのみにパケットを伝達することができる。
　また、各ＰＥは、拡張識別情報に基づいて生成される擬似乱数に応じて宛先情報を算出し、宛先情報に対応する周波数帯域の電磁波でパケットを送信することによって、処理対象のパケットがそのビット列自体に基づいて動的に配置され、処理の並列性をより向上させることができるとともに、パケット分布を一様分布に近づけ、ＰＥの使用効率の向上を図ることができる。
　なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。
　　１　　　　　データ処理装置
　　６　　　　　記憶装置
　　７　　　　　入力装置
　　８　　　　　出力装置
　　９　　　　　バス
　　１００～１１５　ＰＥ（処理要素）
　　２１０　　　入出力部
　　２１１　　　宛先情報算出部
　　２１２　　　送信部
　　２１３　　　受信部
　　２３０　　　比較・選択部
　　２３１　　　ハッシュ値算出部
　　２４０　　　バッファメモリ
　　２５０ａ、２５０ｂ　オペランドバッファ
　　２６０　　　ＡＬＵ（算術論理演算部）
　　３００～３０３　ＭＣＥ（メモリ制御要素）
　　４００　　　キャッシュメモリ
　　５０１　　　透過材（コア）
　　５０２　　　反射材（クラッド）
　　５０３　　　吸収材
　　５０４　　　半導体基板
　　ＬＥ　　　　発光素子
　　ＬＲ　　　　受光素子
　　ＦＬ　　　　光学フィルタ
　　ＳＷ　　　　光スイッチ
　　ＷＧ　　　　光導波路

Claims (15)

  1. 　互いに異なる周波数帯域が設定され、データごとに、当該データに対する１つ以上の処理命令を示す命令情報を含む処理情報が付加されたパケットを処理する複数の処理部を備え、
    　前記複数の処理部は、
    　前記パケットのうち、前記処理情報に応じて定まる宛先が当該処理部を示すパケットのみを取得する入出力部と、
    　前記入出力部によって取得された前記パケットの前記処理命令を実行する演算部と、
    　をそれぞれ有し、
    　前記入出力部は、当該処理部に設定された周波数帯域の電磁波のみを受信して、前記パケットを取得する受信部を含むことを特徴とするデータ処理装置。
  2. 　前記入出力部は、前記処理情報に応じて定まる宛先の処理部に設定された周波数帯域の電磁波で前記パケットを送信する送信部をさらに含むことを特徴とする請求項１に記載のデータ処理装置。
  3. 　前記入出力部は、前記処理情報に応じて、前記パケットの宛先の処理部を示す宛先情報を算出する宛先情報算出部をさらに含み、
    　前記送信部は、前記宛先情報に対応する周波数帯域の電磁波で前記パケットを送信することを特徴とする請求項２に記載のデータ処理装置。
  4. 　前記宛先情報算出部は、前記処理情報から生成される擬似乱数に応じて前記宛先情報を算出することを特徴とする請求項３に記載のデータ処理装置。
  5. 　前記演算部は、前記受信部によって取得された前記パケットの前記処理命令のうち最初に実行されるべき処理命令を実行し、当該実行によって生成されるデータに、実行された前記処理命令の次に実行されるべき処理命令を最初に実行されるべき処理命令とする前記処理情報が付加されたパケットを生成して前記宛先情報算出部に入力することを特徴とする請求項３または請求項４に記載のデータ処理装置。
  6. 　前記宛先情報算出部は、前記演算部によって生成された前記パケットのうち、前記宛先情報が当該処理部を示すパケットの前記処理命令を前記演算部に実行させ、前記宛先情報が当該処理部を示さないパケットを前記送信部から送信させることを特徴とする請求項５に記載のデータ処理装置。
  7. 　前記入出力部は、当該処理部の前記受信部に対する複数の送信要求を調停することを特徴とする請求項２ないし請求項６の何れかに記載のデータ処理装置。
  8. 　前記送信部は、
    　前記パケットを送信する場合には、当該パケットの宛先の処理部に設定された周波数帯域の電磁波でＲＴＳ（Request to Send：送信要求）パケットを送信して、当該送信したＲＴＳパケットに対するＣＴＳ（Clear to Send：送信許可）パケットを前記受信部が受信した後に前記パケットの送信を開始し、
    　前記受信部が前記ＲＴＳパケットを受信した場合には、当該受信したＲＴＳパケットの送信元の処理部に設定された周波数帯域の電磁波で前記ＣＴＳパケットを送信することを特徴とする請求項７に記載のデータ処理装置。
  9. 　前記電磁波は、紫外線、可視光線、もしくは赤外線、またはそれらの組み合わせの光であり、
    　前記複数の処理部には、互いに異なる波長域が設定され、
    　前記受信部は、当該処理部に設定された波長域の光のみを受光して、前記パケットを取得し、
    　前記送信部は、前記処理情報に応じて定まる宛先の処理部に設定された波長域の光で前記パケットを送信することを特徴とする請求項２ないし請求項８の何れかに記載のデータ処理装置。
  10. 　前記処理情報は、前記データを識別する識別情報をさらに含むことを特徴とする請求項１ないし請求項９の何れかに記載のデータ処理装置。
  11. 　前記パケットを前記複数の処理部の何れかに発行する制御部をさらに備え、
    　前記制御部は、前記パケットを発行する場合に、前記パケットの宛先の処理部に設定された周波数帯域の電磁波で前記パケットを送信することを特徴とする請求項１０に記載のデータ処理装置。
  12. 　請求項１１に記載のデータ処理装置と、
    　前記制御部によって前記パケットに変換されるプログラム、前記パケットのうち前記識別情報の少なくとも一部が前記制御部によって付加される中間パケット、または前記パケットが記憶されている記憶装置と、
    　前記データ、および前記プログラム、前記中間パケット、または前記パケットを含む情報を入出力する入出力装置と、
    　を備えることを特徴とするデータ処理システム。
  13. 　互いに異なる周波数帯域が設定された複数の処理部が、それぞれ、
    　当該処理部に設定された周波数帯域の電磁波のみを受信して、データごとに、当該データに対する１つ以上の処理命令を示す命令情報を含む処理情報が付加されたパケットを取得し、当該パケットの前記処理命令を実行することを特徴とするデータ処理方法。
  14. 　前記複数の処理部が、それぞれ、
    　前記処理情報に応じて定まる宛先の処理部に設定された周波数帯域の電磁波で前記パケットを送信することを特徴とする請求項１３に記載のデータ処理方法。
  15. 　前記複数の処理部が、それぞれ、
    　前記処理情報から生成される擬似乱数に応じて、前記パケットの宛先の処理部を示す宛先情報を算出し、前記宛先情報に対応する周波数帯域の電磁波で前記パケットを送信することを特徴とする請求項１４に記載のデータ処理方法。
PCT/JP2010/070097 2009-12-02 2010-11-11 データ処理装置、データ処理システムおよびデータ処理方法 WO2011068018A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP10834470A EP2509002A1 (en) 2009-12-02 2010-11-11 Data processing device, data processing system and data processing method
JP2011544227A JPWO2011068018A1 (ja) 2009-12-02 2010-11-11 データ処理装置、データ処理システムおよびデータ処理方法
US13/486,927 US8817793B2 (en) 2009-12-02 2012-06-01 Data processing apparatus, data processing system, and data processing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009274033 2009-12-02
JP2009-274033 2009-12-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/486,927 Continuation US8817793B2 (en) 2009-12-02 2012-06-01 Data processing apparatus, data processing system, and data processing method

Publications (1)

Publication Number Publication Date
WO2011068018A1 true WO2011068018A1 (ja) 2011-06-09

Family

ID=44114874

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/070097 WO2011068018A1 (ja) 2009-12-02 2010-11-11 データ処理装置、データ処理システムおよびデータ処理方法

Country Status (7)

Country Link
US (1) US8817793B2 (ja)
EP (2) EP2507718A4 (ja)
JP (3) JP5057256B2 (ja)
KR (1) KR101450675B1 (ja)
CN (1) CN102770855B (ja)
TW (2) TWI533208B (ja)
WO (1) WO2011068018A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10698859B2 (en) 2009-09-18 2020-06-30 The Board Of Regents Of The University Of Texas System Data multicasting with router replication and target instruction identification in a distributed multi-core processing architecture
US9021241B2 (en) 2010-06-18 2015-04-28 The Board Of Regents Of The University Of Texas System Combined branch target and predicate prediction for instruction blocks
TW201346749A (zh) * 2012-02-08 2013-11-16 Mush A Co Ltd 資料處理裝置、資料處理系統、資料結構、記錄媒體、記憶裝置及資料處理方法
WO2013141290A1 (ja) * 2012-03-23 2013-09-26 株式会社Mush-A データ処理装置、データ処理システム、データ構造、記録媒体、記憶装置およびデータ処理方法
US9792252B2 (en) 2013-05-31 2017-10-17 Microsoft Technology Licensing, Llc Incorporating a spatial array into one or more programmable processor cores
JP6298937B2 (ja) * 2013-10-14 2018-03-20 武者野　満 データ処理装置
US10191747B2 (en) 2015-06-26 2019-01-29 Microsoft Technology Licensing, Llc Locking operand values for groups of instructions executed atomically
US10346168B2 (en) 2015-06-26 2019-07-09 Microsoft Technology Licensing, Llc Decoupled processor instruction window and operand buffer
US10409599B2 (en) 2015-06-26 2019-09-10 Microsoft Technology Licensing, Llc Decoding information about a group of instructions including a size of the group of instructions
US11755484B2 (en) 2015-06-26 2023-09-12 Microsoft Technology Licensing, Llc Instruction block allocation
US9720693B2 (en) 2015-06-26 2017-08-01 Microsoft Technology Licensing, Llc Bulk allocation of instruction blocks to a processor instruction window
US9952867B2 (en) 2015-06-26 2018-04-24 Microsoft Technology Licensing, Llc Mapping instruction blocks based on block size
US10175988B2 (en) 2015-06-26 2019-01-08 Microsoft Technology Licensing, Llc Explicit instruction scheduler state information for a processor
US10409606B2 (en) 2015-06-26 2019-09-10 Microsoft Technology Licensing, Llc Verifying branch targets
US10169044B2 (en) 2015-06-26 2019-01-01 Microsoft Technology Licensing, Llc Processing an encoding format field to interpret header information regarding a group of instructions
US9946548B2 (en) 2015-06-26 2018-04-17 Microsoft Technology Licensing, Llc Age-based management of instruction blocks in a processor instruction window
US9940136B2 (en) 2015-06-26 2018-04-10 Microsoft Technology Licensing, Llc Reuse of decoded instructions
EP3335116A1 (en) * 2015-08-11 2018-06-20 AB Initio Technology LLC Data processing graph compilation
US11016770B2 (en) 2015-09-19 2021-05-25 Microsoft Technology Licensing, Llc Distinct system registers for logical processors
US11977891B2 (en) 2015-09-19 2024-05-07 Microsoft Technology Licensing, Llc Implicit program order
US10719321B2 (en) 2015-09-19 2020-07-21 Microsoft Technology Licensing, Llc Prefetching instruction blocks
US10198263B2 (en) 2015-09-19 2019-02-05 Microsoft Technology Licensing, Llc Write nullification
US10936316B2 (en) 2015-09-19 2021-03-02 Microsoft Technology Licensing, Llc Dense read encoding for dataflow ISA
US10061584B2 (en) 2015-09-19 2018-08-28 Microsoft Technology Licensing, Llc Store nullification in the target field
US10678544B2 (en) 2015-09-19 2020-06-09 Microsoft Technology Licensing, Llc Initiating instruction block execution using a register access instruction
US10031756B2 (en) 2015-09-19 2018-07-24 Microsoft Technology Licensing, Llc Multi-nullification
US10095519B2 (en) 2015-09-19 2018-10-09 Microsoft Technology Licensing, Llc Instruction block address register
US11126433B2 (en) 2015-09-19 2021-09-21 Microsoft Technology Licensing, Llc Block-based processor core composition register
US10452399B2 (en) 2015-09-19 2019-10-22 Microsoft Technology Licensing, Llc Broadcast channel architectures for block-based processors
US10871967B2 (en) 2015-09-19 2020-12-22 Microsoft Technology Licensing, Llc Register read/write ordering
US10776115B2 (en) 2015-09-19 2020-09-15 Microsoft Technology Licensing, Llc Debug support for block-based processor
US11681531B2 (en) 2015-09-19 2023-06-20 Microsoft Technology Licensing, Llc Generation and use of memory access instruction order encodings
US10768936B2 (en) 2015-09-19 2020-09-08 Microsoft Technology Licensing, Llc Block-based processor including topology and control registers to indicate resource sharing and size of logical processor
US10180840B2 (en) 2015-09-19 2019-01-15 Microsoft Technology Licensing, Llc Dynamic generation of null instructions
MA44821A (fr) * 2016-02-27 2019-01-02 Kinzinger Automation Gmbh Procédé d'allocation d'une pile de registres virtuels dans une machine à pile
US11106467B2 (en) 2016-04-28 2021-08-31 Microsoft Technology Licensing, Llc Incremental scheduler for out-of-order block ISA processors
US11531552B2 (en) 2017-02-06 2022-12-20 Microsoft Technology Licensing, Llc Executing multiple programs simultaneously on a processor core
US10963379B2 (en) 2018-01-30 2021-03-30 Microsoft Technology Licensing, Llc Coupling wide memory interface to wide write back paths
US10824429B2 (en) 2018-09-19 2020-11-03 Microsoft Technology Licensing, Llc Commit logic and precise exceptions in explicit dataflow graph execution architectures
WO2020251170A1 (ko) * 2019-06-13 2020-12-17 엘지전자 주식회사 무선랜 시스템에서 무선 광통신을 통한 상향 링크 전송 기법
US20220338320A1 (en) * 2021-04-16 2022-10-20 Tivoli, Inc. Three channel led control for color and white light performance in lighting strands

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202873A (ja) * 2004-01-19 2005-07-28 Sony Corp 分散処理システム、分散処理制御端末、分散処理方法、及び分散処理プログラム
JP2006053662A (ja) * 2004-08-10 2006-02-23 Matsushita Electric Ind Co Ltd 多重プロセッサ
JP2007193430A (ja) 2006-01-17 2007-08-02 Tokyo Institute Of Technology プログラム処理装置、並列処理プログラム、プログラム処理方法、並列処理コンパイラ、並列処理コンパイラを格納した記録媒体およびマルチプロセッサシステム
JP2008130712A (ja) 2006-11-20 2008-06-05 Hitachi Maxell Ltd ３端子型結晶シリコン素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689647A (en) * 1989-03-14 1997-11-18 Sanyo Electric Co., Ltd. Parallel computing system with processing element number setting mode and shortest route determination with matrix size information
JP2568452B2 (ja) * 1990-02-27 1997-01-08 シャープ株式会社 データフロー型情報処理装置
JP2003162514A (ja) * 2001-11-27 2003-06-06 Nec Corp 複数プロセッサによる並列分散制御方式
US7590397B2 (en) * 2003-09-10 2009-09-15 Sony Corporation Signal processing apparatus and signal processing method, program, and recording medium
JP2005108086A (ja) * 2003-10-01 2005-04-21 Handotai Rikougaku Kenkyu Center:Kk データ処理装置
JP2005198267A (ja) * 2003-12-10 2005-07-21 Japan Telecom Co Ltd 中央演算処理装置、制御センタ装置、それらを用いたネットワークシステム、及びその通信制御方法
US7324605B2 (en) * 2004-01-12 2008-01-29 Intel Corporation High-throughput multicarrier communication systems and methods for exchanging channel state information
JP2005259030A (ja) * 2004-03-15 2005-09-22 Sharp Corp 性能評価装置、性能評価方法、プログラムおよびコンピュータ読取可能記録媒体
KR101399361B1 (ko) * 2006-08-25 2014-05-26 삼성전자주식회사 무선 통신 방법 및 장치
US7441099B2 (en) * 2006-10-03 2008-10-21 Hong Kong Applied Science and Technology Research Institute Company Limited Configurable SIMD processor instruction specifying index to LUT storing information for different operation and memory location for each processing unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202873A (ja) * 2004-01-19 2005-07-28 Sony Corp 分散処理システム、分散処理制御端末、分散処理方法、及び分散処理プログラム
JP2006053662A (ja) * 2004-08-10 2006-02-23 Matsushita Electric Ind Co Ltd 多重プロセッサ
JP2007193430A (ja) 2006-01-17 2007-08-02 Tokyo Institute Of Technology プログラム処理装置、並列処理プログラム、プログラム処理方法、並列処理コンパイラ、並列処理コンパイラを格納した記録媒体およびマルチプロセッサシステム
JP2008130712A (ja) 2006-11-20 2008-06-05 Hitachi Maxell Ltd ３端子型結晶シリコン素子

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DOUG BURGER ET AL.: "Scaling to the End of Silicon with EDGE Architectures", IEEE COMPUTER, vol. 37, no. 7, July 2004 (2004-07-01), pages 44 - 55, XP011115169, DOI: doi:10.1109/MC.2004.65
HIDEKI HAYASHI: "A Distributed Multiple-protocol Router for All-Optical Networks", IPSJ SIG NOTES, vol. 2001, no. 80, 27 July 2001 (2001-07-27), pages 1 - 6, XP008170785 *
TAKAFUMI AOKI: "Parallel Computing Architectures Using Optical Wave-Casting", THE TRANSACTIONS OF THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS, (J79-D-I), vol. J79-D-I, no. 7, 25 July 1996 (1996-07-25), pages 437 - 445, XP008170786 *

Also Published As

Publication number Publication date
KR101450675B1 (ko) 2014-10-14
JP2012194992A (ja) 2012-10-11
JP5057256B2 (ja) 2012-10-24
JP2011138479A (ja) 2011-07-14
CN102770855B (zh) 2015-06-17
EP2507718A4 (en) 2017-12-27
US20130028260A1 (en) 2013-01-31
TWI533208B (zh) 2016-05-11
KR20120101433A (ko) 2012-09-13
US8817793B2 (en) 2014-08-26
CN102770855A (zh) 2012-11-07
TW201131381A (en) 2011-09-16
EP2507718A1 (en) 2012-10-10
TW201120745A (en) 2011-06-16
JPWO2011068018A1 (ja) 2013-04-18
EP2509002A1 (en) 2012-10-10

Similar Documents

Publication Publication Date Title
WO2011068018A1 (ja) データ処理装置、データ処理システムおよびデータ処理方法
US10025594B2 (en) Parallel data processing apparatus, system, and method
JP5918287B2 (ja) 演算マスクのマスクされていない要素をコンソリデートする命令処理装置、方法、システム、及びプログラム
KR101640295B1 (ko) 정규 표현을 컴파일하기 위한 방법 및 장치
JP6066423B2 (ja) データ処理装置、データ処理システム、データ構造、記録媒体、記憶装置およびデータ処理方法
JP6466388B2 (ja) 方法及び装置
KR101970597B1 (ko) Snow 3g 무선 보안 알고리즘을 가속화하기 위한 명령어
JP2014506693A (ja) オートマトンの入次数および／または出次数を制御するための数量化の展開
JP2015528610A (ja) リードマスク及びライトマスクにより制御されるベクトル移動命令
US20050257027A1 (en) Processing apparatus, processing method and compiler
JP6807073B2 (ja) 高速ベクトルによる動的なメモリ競合検出
JP6347629B2 (ja) 命令処理方法及び命令処理装置
JP6353359B2 (ja) データ処理装置、データ処理システム、データ構造、記録媒体、記憶装置およびデータ処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10834470

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011544227

Country of ref document: JP

REEP Request for entry into the european phase

Ref document number: 2010834470

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010834470

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE